TWI303763B - Device and method for controlling refresh rate of memory - Google Patents
Device and method for controlling refresh rate of memory Download PDFInfo
- Publication number
- TWI303763B TWI303763B TW095102920A TW95102920A TWI303763B TW I303763 B TWI303763 B TW I303763B TW 095102920 A TW095102920 A TW 095102920A TW 95102920 A TW95102920 A TW 95102920A TW I303763 B TWI303763 B TW I303763B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- temperature
- memory module
- temperature sensing
- module
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
- G06F13/1636—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40626—Temperature related aspects of refresh operations
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4061—Calibration or ate or cycle tuning
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
Description
九、發明說明: 【發明所屬之技術領域】 本案係為-種記憶體刷新速度之控制裝置,尤 於電腦系統中之記憶體刷新速度之控制裝置。 …用 【先前技術】 請簽見第 π41返機存取記憶體模矣 (RAMmodule)中—記憶單元之電路示㈣,其五、. ::楚看出,其主要由一電晶體u與一電容12 ;斤 其中當電容I2儲存滿電荷時,代表其儲存㈣料是= :¾合I2未儲存有電荷時,代表其儲存的資料是 =容U巾之電荷在㈣《取時钱失,麵是未= 但經過-段時間後也會自己漏電,因此每隔 ^ 需要進行資料刷新(她esh)動作一次,一般而言; 至少每64毫秒(ms)對全部的動態隨機存取記憶體撞^ DRAM module)刷新—次,以確保資料之正確性。 方塊=再Γ見第二圖’其係為習用電腦系統之功能 21:叫,,,、中主要包含有中央處理單元20、北橋晶片 晶片22以及透過匯流排21〇與北橋晶片21相連 待I城機存取記憶體模組23。而現今電腦系統皆具有 中央;T^SuspendmGde),當電腦系統間置—段時間後, 處理早元20便會將一些必要資料透過匯流排210轉存 1303763 至動態隨機存取記憶體模組23後與北橋晶片η、南橋曰 =一併關閉電:,僅留下動態隨機存取記憶體模組: 之電源,即所謂暫存至隨她 機存取記《模組23^用=^源’因此動態隨 , + ^ 々π用自身的時脈產生器(本圖未 來進行上述資料刷新(她_ = 我刷新(Sdf-refresh)。 所°月自
上升:;=!容12漏電之速度會隨著溫度而改變,當溫度 未12㈣之速度增加,因此有可能導致在 =_顺流失過多電荷而導致資料錯誤 ΰΓ姑A _目聽喊機存取記憶體模組23巾之電子 Γ :=唯讀記憶體(EEPR〇M) 230便設有溫度福 動態隨财取記憶體模 、-,23之植度,用以於電腦系統進入省電模〜曰 都已進入休眠狀態時,仍可讓動能产、 ,、匕曰曰片 ((Self'refreSh) ㈤二 當溫度下降時便降低自我刷新 resh)的速度以有效節省電力。但 中,對於電腦系統處於正常供電而非省電模式時^夫^ 二能,有效因應溫度變化而對動態隨取= 中之動態隨機存取記憶體模組23仍有吏^ = 3式 風險’因此如何利用現有系統之元件來改善此一 缺失,係為發展本案之主要目的。 【發明内容】 本案係為一種記憶體刷新速度之控制裝置,應用於一 電腦系統中,電腦系統包含一記憶體模組,而控制裝置包 含··一溫度感測元件,其係設置於記憶體模組上,其係因 應€憶體模組之溫度變化而主動發出一溫度變化信號;以 及一控制電路,電連接於記憶體模組以及溫度感測元件, 其係每隔一設定時間來對記憶體模組進行資料刷新動作, 而設定時間之紐仙應溫度錢元件主動發出之溫度變 化信號而改變。 本案之另一方面係為一種記憶體刷新速度之控制裝 置,應用於-電腦系統中,電腦系統包含—動態隨機存取 記憶麵組,控姆置包括:— 溫絲祝件,其係設置 於動態隨機存取記憶體模組上,當動態隨機存取記憶=模 組:之-電容因溫度上升導致漏電速度增加時,溫^測 凡件即因應動態隨機存取記憶體模組之溫度 = =發出-溫度變化信號;以及—控制電路,電連ς 隨機存取記憶體模組以及溫度感測元件,其二= 存取記憶體模組進行資料刷新:作二 係因應溫度感測元件主動發出之溫度變化 方法,應用 本案另外提供一種記憶體刷新速度之控制 1303763 ;二,^、’4中’ 统包含—動態隨機存取記憶體模 ^及-控制魏’動態隨機存取記赌餘設置有一溫度 感測兀件’且控制電路設置於一晶片組中,控制方法包括 下列步驟:當動態隨機存取記憶體模組中之一電容因溫度 上升導致漏電速度增加時,温度感測元件因應動態隨機存 取,己憶職組之溫度上升變化而主動發出—溫度變化信 號’以及控制電路因應該溫度變化信號而每隔一設定時間 % 絲減隨機存取記《模組進行資料麟動作,當被接 收之狐度交化域表不溫度上升時,設定時間會隨著溫度 t并而诚少。 【實施方式】 請先參見第三圖,其係本案為改善習用缺失所發展出 來關於-種記憶體刷新速度之控制裝置之—較佳實施例功 能方塊示意圖’其係應用於-電腦系統3巾,電腦系統3 包含一記憶體模組33以及一中央處理單元3〇,而控制裝 置包含有/JEL度感測元件3300以及一控制電路Μ。本案 之記憶體模組33可為雙同軸記憶體模組(Dual Inlh^ Me励ry Module,簡稱DIMM)形式之動態隨機存取記憶 體模組(DRAM Module) ’而溫度感測元件μ⑻其係可設 置於記憶體模組33所具有之一電子可抹除程式化唯讀記 憶體330之中’其功旎主要疋因應記憶體模組%之溫度變 化而主動發出一溫度變化信號。 9 1303763 工你之’當電腦系統3財央處理單元3G皆處於正常 吴工而非待機模式(SusPend mode),而記憶體模組 33,散熱手段無法有效發揮(例如散熱風扇效料足甚至 故障)而導致溫度升高時,溫度感測元件3300便主動發出 一溫度上升信號,使得記憶體模組33外之控制電路 知道記憶體模組33過埶产
33之、'、、、之^兄反之,而當記憶體模組 m ^溫度_元件删壯動發出一溫度 下牛㈣至記憶體模組33外之控制電路31。而本實施例 度感測το件33GG係完成於-電子可抹除程式化唯讀 此體330中’而電子可抹除程式化唯讀記憶體33〇可用 一系統管理匯流排(SMBus)m與可由―晶片組來完成 之#工制屯路31中之南橋晶片312完成連接,而為能主動發 出f號’本案之電子可抹除程式化唯讀記憶體330需以^ 、先b理匯机排32中之一主控裝置(麵咏device)型態存 在。 心 如此一來,當電腦系統正常供電而處於正常工作模式 (normal mode)中之控制電路31中之南橋晶片312接收 ^電子可抹除程式化唯讀記憶體33〇主動透過系統管理匯 流排32所傳送之溫度變化信號時,便根據其内容而再發出 «又疋日^•間雙化k號至北橋晶片311,使得北橋晶片3n 3應南橋晶片3 i 2傳送之設定時間變化信號而改變—設 定日^間之長短,而處於正常工作模式(normal mode)中之 =橋晶片311便每隔該設定時間就依據動態存取記憶體匯 机排310所傳來的控制信號,進而對記憶體模組幻進行資 1303763 料刷新(refresh)。
換言之,當記憶體模組33之溫度升高時,北橋晶片 3Π便將設定時間縮短,而當記憶體模組33之溫度下降 時’北橋晶片311便將設定時間拉長。如此一來,即使是 處於其他非省電模式之電腦系統也可因應溫度之變化而來 調整資料刷新的速度,有效避免資料錯誤(data error)發 生’而且本案不需藉由作業系統等軟體之介入,而是運用 已存在於習用構造中的溫度感測元件便可有效改善習用手 段之缺失’進而達成發展本案之主要目的。 再請參見第四圖,其係本案為改善習用缺失所發展出 來關於記憶體刷新速度之控制裝置之另一較佳實施例功能 方塊示意圖,其亦應用於電腦系統3中,電腦系統3包含 吕己憶體模組33以及一中央處理單元30,而控制裝置則包 含有溫度感測元件3300以及控制電路31。本案之記憶體 模組33可為雙同轴記憶體模組(Dual Inline Memory Module’簡稱DIMM),而溫度感測元件33〇〇其係可設置 於記憶體模組33所具有之電子可抹除程式化唯讀記憶體 330之中,其功能主要是因應記憶體模組33之溫度變化而 主動發出溫度變化信號。 同木κ的,當記憶體模組33之溫度升高時,溫度感測元 件3300便主動發出溫度上升信號,而當記憶體模組μ之 溫度降低時,溫度感測元件3300則主動發出—溫度下降信 號而本貝施例之溫度感測元件33的亦完成於電子可抹除 程式化唯讀記憶體330中,比較不同的是,本例之電子^ 11 ί3〇3763 係用_理匯流排(_-) 成連接,而為能主動發出信號,本例之 2 唯_憶體330亦需以系統管理匯流排…之—二= 型恶存在。 彳工衣置 如此一來,處於正常工作模式(n〇maim〇de) 制電路31中之北細便可__電子可抹除程植 唯填讀體㈣主動透過系統管理匯流排42所傳送之 變化信號而不需經過南橋晶片312之轉傳,使得北橋= 311可因應溫度變化信號而直接改變設定時間之長短,而 處於正常工作模式(n()rmaIm()de)中之北橋晶片犯便可 每隔該設定時間就透過動態存取記憶體匯流排3ι〇來發出 控制信號,進而對記憶體模組33進行資料刷新 (refresh)。因此,當系統處於正常工作模式(職-— 而記憶體餘33之溫度升高時,本案將可讓位於記憶體模 組33外之北橋晶片311獲知記憶體模組幻之溫度升高而 能將該設定時間縮短;反之,當記憶體模組33之溫度下降 時,北橋晶片311便將該設定時間拉長。故本例同樣不需 藉由作業系統等軟體之介入,便可讓處於其他非省電模式 之电私系統也能因應溫度之變化而來從外部調整記憶體模 組33資料刷新的速度,有效避免資料錯誤(dataerr〇r)發 生,進而達成發展本案之主要目的。 而上述步驟可依第五圖所示之方法流程圖來執行,首 先當電腦系統進入步驟501 “正常工作模式,,後,便接著 12 Ϊ303763 進仃步驟502 “利用溫度感測元件來感測動態隨機存取記 ,,模纽之溫度”,再湘步驟5。3 “溫度是否上升超過 〜第一門檻值,,來判斷溫度是否上升超過一預設程度,若 是則進行步驟504 “溫度感測元件主動發出一'溫度^化信 2至控制電路,,以及步驟505 “控制電路因應該溫度變^ 二遽而每隔_設定時間來對該動態隨機存取記憶體模组進 =料刷新_,當簡收之該溫錢化信絲示溫度上 外盼,該設定時間會隨著溫度上升而減少”。 過一預設程度則再利用步驟5〇6 “溫度是否^超 ^弟-門櫃值”來判斷溫度是否下降超過 行步驟5〇7 “溫度感測^件主動發出二^化 至控制電路,,以及步驟5〇8 “控 又文化 化信號而每隔一今宕± 口應该溫度變 進行資料刷新動隨機存取記憶體模組 =4錢時間會隨著溫度下㈣增加”。 本案Si:的用手段缺失’進而她 所完成之等效改變::飾=:=揭:之精神下 圍内。 3在下述之申請專利範 【圖式簡單說明】 第一圖,其係一常見 元之電路示意圖。 動態隨機存取記憶體模 組中一記憶單 13
Claims (1)
1303763 十、申請專利範圍: 1·一種記憶體刷新速度之控制裝置,應用於一電腦系統 中,該電腦系統包含一記憶體模組,該控制裝置包括: 一溫度感測元件,其係設置於該記憶體模組上,其係 因應該記憶體模組之溫度變化而主動發出一溫度變化信 號;以及
一控制電路’電連接於該記憶體模組以及該溫度感測 元件,其係每隔一設定時間來對該記憶體模組進行資料刷 新動作,而該設定時間之長短係因應該溫度感測元件主動 發出之該溫度變化信號而改變。 2·如申請專利範圍第1項所述之記憶體刷新速度之控制裝 置’其中該溫度感測元件係完成於一電子可抹除程式化唯 讀記憶體(EEPROM)晶片中,而該電子可抹除程式化唯 讀記憶體晶片係以一系統管理匯流排(SMBUS)與該控制 電路完成連接,該電子可抹除程式化唯讀記憶體 (EEPHOM )晶片為該系統管理匯流排中之—主控裝置。 3·如申明專利範圍第1項所述之記憶體刷新速度之控制裝 f、i其中當該溫度感測元件主動發出之該溫度變化信號為 上:度上升^號時,該控制電路便將該設定時間縮短,而 感’心件主動發出之該溫度變化信號為-溫度下降 口 控制電路便將舰定時間拉長。 4·如申請專利範 署甘士a 阁弟1項所述之記憶體刷新速度之控制裝 ’、及&制電路係為一晶片組,該晶片組包含: 15 1303763 、 南橋曰曰片,電連接至該溫度感測元件,用以因應該 /皿度义化U之μ化來產生―設定時間變化信號;以及 一北日κ ,卜^m ’電連接至該南橋晶片與該記憶體模組, 其係每Ik j/又疋時間來對該記憶體模組進行資料刷新動 作亚因應。亥南橋晶片傳送之該設定時間變化信號而改變 該設定時間之長起。 5·如申請專利範#
㈤弟1項所述之記憶體刷新速度之控制裝 ΐ 〃1:亥拴制電路係為-晶片組,該晶片組包含-北橋 斤片^連m“溫度感測元件與該記憶體模組,其係 :=、:::間!對該記憶體模組進行資料刷新動作,並 6 之變化來改變該設定時間之長短。 置,其中所應料上」=之記憶體刷新速度之控制裝 係為-雙同軸記憶體^^錢所包含之該記憶體模組 7·如申請專利範圍第1 置,其中該控制電路係於己憶體刷新速度之控制裝 間來對該記憶II模組進行吊:作模式中每隔該設定時 長短係因應該溫度_元件主2動作’而該設定時間之 改變。 動兔出之該溫度變化信號而 8· 一種記憶體刷新速度之控制裝 中,該電腦系統包含—動態隨;’應用於-電腦系統 襞置包括: 子取絕憶體模組,該控制 一溫度感測元件,其係設置於哕^ 模組上,當該動態隨機存取記恃辨二動悲隨機存取記憶體 思體模組Φ T之—電容因溫度 16 1303763 上升導致漏電速度增加時,該溫度感測元件即因應該動態 隨機存取記憶體模組之溫度上升變化而主動發出一溫度變 化信號;以及 一控制電路’電連接於該動態隨機存取記憶體模組以 及該溫度感測元件,其係每隔一設定時間來對該動態隨機 存取記憶體模組進行資料刷新動作,而該設定時間之長短 係因應該溫度感測元件主動發出之該溫度變化信號而改
變。 9·如申印專利範圍第8項所述之記憶體刷新速度之控制裝 置,其中該溫度感測元件以一系統管理匯流排(SMBus) 與該控制電路完成連接。 10·如申明專利範圍第8項所述之記憶體刷新速度之控制裝 置’其中當該溫度感測元件主動發出之該溫度變化信號為 一溫度上升信號時,控制電路便將該設定時間縮短,而該 溫度感測元縣動發出之該溫度變化信號為-溫度下降ί 號時,控制電路便將該設定時間拉長。 π·如申明專利粑圍第8項所述之記憶體刷新速度之控制j 置’ f中4控制電路係為-晶片組,該晶片組包含: 溫度變變=至該温度感測元件’用以因應1 一 欠化來產生一設定時間變化信號;以及 記憶體係接至該南橋晶片與該動態隨機存] 憶體模組進行資料:= 亥設定時間來對該動態隨機存取^ #定睥動作,並因應該南橋晶片傳送之1 5又疋•純號而改變該設定時間之長短。 17
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW095102920A TWI303763B (en) | 2006-01-25 | 2006-01-25 | Device and method for controlling refresh rate of memory |
US11/425,653 US7489579B2 (en) | 2006-01-25 | 2006-06-21 | Device and method for controlling refresh rate of memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW095102920A TWI303763B (en) | 2006-01-25 | 2006-01-25 | Device and method for controlling refresh rate of memory |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200728976A TW200728976A (en) | 2007-08-01 |
TWI303763B true TWI303763B (en) | 2008-12-01 |
Family
ID=38285406
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW095102920A TWI303763B (en) | 2006-01-25 | 2006-01-25 | Device and method for controlling refresh rate of memory |
Country Status (2)
Country | Link |
---|---|
US (1) | US7489579B2 (zh) |
TW (1) | TWI303763B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7719876B2 (en) * | 2008-07-31 | 2010-05-18 | Unity Semiconductor Corporation | Preservation circuit and methods to maintain values representing data in one or more layers of memory |
US8132032B2 (en) * | 2009-04-10 | 2012-03-06 | MSI Computer (Shenzhen) Co. Ltd. | Electronic device for reducing power consumption during sleep mode of computer motherboard and motherboard thereof |
JP2011170943A (ja) * | 2010-02-22 | 2011-09-01 | Sony Corp | 記憶制御装置、記憶装置、記憶装置システム |
CN102314209B (zh) * | 2010-07-06 | 2014-08-27 | 南京亚士德科技有限公司 | 主机板电源控制电路 |
US8775725B2 (en) | 2010-12-06 | 2014-07-08 | Intel Corporation | Memory device refresh commands on the fly |
CN105684089A (zh) * | 2013-08-28 | 2016-06-15 | 慧与发展有限责任合伙企业 | 刷新速率调整 |
KR20170024307A (ko) | 2015-08-25 | 2017-03-07 | 삼성전자주식회사 | 내장형 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치 |
TWI613668B (zh) * | 2016-05-27 | 2018-02-01 | 海盜船電子股份有限公司 | 感溫情境模式雙列記憶體模組 |
GB2579120B (en) * | 2018-11-20 | 2021-05-26 | Cirrus Logic Int Semiconductor Ltd | Inference system |
KR20220062756A (ko) | 2020-11-09 | 2022-05-17 | 삼성전자주식회사 | 메모리 장치, 스토리지 모듈, 호스트 및 이들의 동작 방법 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5508971A (en) * | 1994-10-17 | 1996-04-16 | Sandisk Corporation | Programmable power generation circuit for flash EEPROM memory systems |
US5596532A (en) * | 1995-10-18 | 1997-01-21 | Sandisk Corporation | Flash EEPROM self-adaptive voltage generation circuit operative within a continuous voltage source range |
JP3339443B2 (ja) * | 1999-01-18 | 2002-10-28 | 日本電気株式会社 | 機密保護機能付データ保持装置 |
WO2004095465A1 (ja) | 2003-04-23 | 2004-11-04 | Fujitsu Limited | 半導体記憶装置 |
US7370186B1 (en) * | 2003-12-01 | 2008-05-06 | Nvidia Corporation | Multi-tasking bootstrap system and method |
US7110298B2 (en) * | 2004-07-20 | 2006-09-19 | Sandisk Corporation | Non-volatile system with program time control |
TWI247218B (en) * | 2004-11-24 | 2006-01-11 | Via Tech Inc | Computer system and power state switching method thereof |
TWI280487B (en) * | 2004-12-15 | 2007-05-01 | Via Tech Inc | Power-on method for computer system with hyper-threading processor |
-
2006
- 2006-01-25 TW TW095102920A patent/TWI303763B/zh active
- 2006-06-21 US US11/425,653 patent/US7489579B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US7489579B2 (en) | 2009-02-10 |
US20070171751A1 (en) | 2007-07-26 |
TW200728976A (en) | 2007-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI303763B (en) | Device and method for controlling refresh rate of memory | |
TWI691958B (zh) | 用於節省記憶體刷新功率的部分刷新技術 | |
JP6730453B2 (ja) | 細かい粒度のリフレッシュ | |
KR102031661B1 (ko) | 데이터 저장 장치 및 컨트롤러, 그리고 데이터 저장 장치의 동작 방법 | |
TWI517150B (zh) | 可變動態記憶體刷新 | |
TWI420304B (zh) | 資料搬移引擎和記憶體控制方法 | |
CN105760309B (zh) | 用于节能的统一存储器组织 | |
CN102890620B (zh) | 非易失性临时数据处理 | |
TWI418987B (zh) | 藉由細微間隔之預充電管理使記憶體處理量增加之技術 | |
JP7007102B2 (ja) | 不揮発性メモリモジュール、及び格納装置の動作方法 | |
TW201214446A (en) | Dynamic allocation of power budget for a system having non-volatile memory | |
WO2015039422A1 (zh) | 一种存储***掉电数据备份方法及存储***控制器 | |
KR20090051276A (ko) | 부분 메모리 리프레시를 위한 방법, 장치 및 시스템 | |
TW544676B (en) | Semiconductor memory device and refresh control circuit | |
Cui et al. | DTail: a flexible approach to DRAM refresh management | |
US20190004723A1 (en) | Throttling components of a storage device | |
KR102525229B1 (ko) | 메모리 모듈 및 이를 포함하는 시스템 | |
CN109872735A (zh) | 存储器装置训练方法、执行该方法的计算***和***芯片 | |
US20190074053A1 (en) | Storage device and refresh method thereof | |
Wang et al. | Enabling high-performance LPDDRx-compatible MRAM | |
Chandrasekar et al. | System and circuit level power modeling of energy-efficient 3D-stacked wide I/O DRAMs | |
KR20200137981A (ko) | 하드 기입 스로틀 다운을 갖는 nvram 메모리 모듈 | |
US20140281148A1 (en) | Memory system | |
JP2000021162A (ja) | 揮発性メモリおよびエンベッデッド・ダイナミック・ランダム・アクセス・メモリ | |
Liu et al. | Fast cacheline-based data replacement for hybrid DRAM and STT-MRAM main memory |