TWI297042B - Copper alloy thin films, copper alloy sputtering targets and flat panel displays - Google Patents

Copper alloy thin films, copper alloy sputtering targets and flat panel displays Download PDF

Info

Publication number
TWI297042B
TWI297042B TW94132886A TW94132886A TWI297042B TW I297042 B TWI297042 B TW I297042B TW 94132886 A TW94132886 A TW 94132886A TW 94132886 A TW94132886 A TW 94132886A TW I297042 B TWI297042 B TW I297042B
Authority
TW
Taiwan
Prior art keywords
film
content
copper alloy
atomic percent
alloy film
Prior art date
Application number
TW94132886A
Other languages
English (en)
Other versions
TW200619401A (en
Inventor
Toshihiro Kugimiya
Katsufumi Tomihisa
Katsutoshi Takagi
Junichi Nakai
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of TW200619401A publication Critical patent/TW200619401A/zh
Application granted granted Critical
Publication of TWI297042B publication Critical patent/TWI297042B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/225—Material of electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)

Description

1297042 (1) 九、發明說明 【發明所屬之技術領域】 本發明關於銅合金薄膜、銅合金濺射靶和平面顯示器 °具體地說，本發明關於的銅合金薄膜，甚至在熱處理後 ’也能在保持它們的低電阻率的同時減少空隙（void )、 亦關於用來沈積銅合金薄膜的濺射靶、和使用銅合金薄膜 作爲聯結線路薄膜和/或電極膜的平面顯示器。
【先前技術】
以液晶顯示器、電漿顯示板、場發射顯示器和電致發 光顯示器爲代表的平面顯示器已經尺寸擴大化。爲了減少 信號隨顯示器尺寸增加而在信號線中延遲，在平面顯示器 的聯結線路中必須使用具有較低電阻率的材料。在顯示器 中，液晶顯示器在它們的用於驅動像素的聯結線路中，例 如在薄膜電晶體（TFT)的閘極線和源極·汲極線（source-drain lines) 中， 還需要 較低的 電阻率 。現 在使用 具有熱 穩定性的鋁合金，例如Al-Nd作爲用於它們的聯結線路的 材料。 由於以液晶電視的顯示器爲代表的液晶顯示器已經擴 大到40英寸（對角線）或更大，必須避免隨擴大產生的信 號延遲，所以具有比純鋁更低電阻率的Ag和Cu (即，低於 3.3 μΩ· cm的電阻率：薄膜中的試驗値）作爲液晶顯示器 的聯結線路用材料受到了注意。但是，應用到液晶顯示器 時，Ag和玻璃基片和/或SiN絕緣膜的黏附是差的，不能用 <1297042 ^ (2) 濕蝕刻充分地製作成聯結線路，並且因Ag元素凝聚使絕緣 失敗。相比之下，Cii已經用在大型積體電路（LSI )中， 比Ag更加實際地適用於液晶顯示器。實際上，已經提出了 ' 使用Cii作聯結線路用材料的顯示板和液晶設備（例如，曰 ， 本專利申請公開（JP-A )第2002-2025 1 9號和第1 0-25 3 9 76 號）。 但是，聯結線路用的銅材料必須在某些方面進行改進 φ 。其中之一是抑制稱爲空隙的晶間斷裂。製作液晶顯示器 中的TFT (此後稱爲“液晶TFT”）用之聯結線路的方法包 括熱處理方法，其中在製作閘極絕緣膜或層間絕緣膜時利 用濺射沈積薄膜之後，將工件加熱到約3 00 °C。在熱處理 的降溫過程，金屬聯結線路（Cu聯結線路）經歷由於玻璃 基片和金屬聯結線路之間的熱膨脹係數差產生的拉應力。 所述拉應力在金屬聯結線路的晶界上產生稱爲空隙的細裂 縫’這又降低了聯結線路的可靠性，例如防止應力遷移引 Φ起的破裂的能力（SM抗性）或防止電遷移引起的破裂的 能力（EM抗性）。 不同於鋁，Cu視其晶體取向而具有顯著變化的楊氏模 ^ 量和剛性模量。因此，在熱處理之後的降溫時，多晶銅聯 結線路受到不同晶體取向間的很大應變，這經常導致晶界 % 分層（空隙或裂縫）。 另外，Cu容易氧化，當Cu用作聯結線路用材料時，必 須抑制內部氧化和它伴生的晶界分層（空隙或裂縫）。晶 界包括大量的原子空位的晶體缺陷，稱爲“空位，，，這使氧 -6- (3) ，1297042 化加速。當晶界氧化形成CuOx時，CuOx在製作的清洗過 程中腐蝕，沿晶界形成空隙或裂縫，從而增加銅聯結線路 的電阻率。除增加電阻率外，由於伴隨有晶界分層的內部 氧化引起，例如，聯結線路的斷裂，所以明顯不利地影響 聯結線路的可靠性。 【發明內容】
在這些情況下，本發明的目的是提供一種銅合金薄膜 ，甚至在平面顯示器的典型製作過程中暴露於高溫之後它 也能維持比純鋁更低的電阻率和抑制空隙形成。本發明的 另一個目的是提供一種用於沈積銅合金薄膜的濺射靶、和 使用所述銅合金薄膜作爲聯結線路薄膜和/或電極膜的平 面顯示器。 具體地，本發明提供： (a) —種含有Fe和P以及剩餘者基本上是Cii的銅合金 f 薄膜，其中Fe和P的含量滿足所有下列條件（1 )〜（3 ) 1.4NFe + 8Np < 1.3 ( 1 ) NFe + 48NP >1.0 ( 2 ) 12Npe + Np > 0.5 ( 3 ) 其中，NFe表示Fe的含量（原子百分比）；NP表示P的 含量（原子百分比）； (b ) —種含有C 〇和P以及剩餘者基本上是C u的銅合金 薄膜，其中C 〇和P的含量滿足所有下列條件（4 )〜（6 ) (4) ，1297042 1.3Nc〇 + 8NP < 1.3 ( 4 )
Nc〇 + 73NP > 1.5 ( 5 ) ’ 12Nc〇 + NP > 0.5 ( 6 ) 、 其中，Nc。表示Co的含量（原子百分比）；NP表示P的 含量（原子百分比）；和 (c ) 一種含有Mg和P以及剩餘者基本上是Cu的銅合 ^金薄膜，其中Mg和P的含量滿足所有下列條件（7 )〜（9 0.67NMg + 8NP <1.3 ( 7 ) 2NMg + 197NP > 4 ( 8 ) 16NMg + NP > 0.5 ( 9 ) 其中，NMg表示Mg的含量（原子百分比）；NP表示P 的含量（原子百分比）。
所述銅合金薄膜最適合用作平面顯示器的聯結線路薄 膜和/或電極膜。甚至在200〜50CTC下熱處理1〜120分鐘 之後，Fe2P、C〇2P和Mg3P2分別沈澱在銅合金薄膜（a)、 (b )和（c )的晶界上，以維持它們的低電阻率和抑制空 隙形成的作用。 本發明還包括沈積這些銅合金薄膜用的濺射靶。具體 地，可以使用含有Fe和P以及剩餘者基本上是Cu的濺射靶 來沈積銅合金薄膜（a)，其中Fe和P的含量滿足所有下列 條件（10 )〜（12 ): (10) 1.4NFe + 1 ·6ΝΡ，< 1 .3 1297042
(5) NFe + 9.6NPf > 1.0 ( Η ) 1 2NFe + 0·2ΝΡ，> 〇·5 ( 1 2 ) 其中，NFe表示Fe的含量（原子百分比） ;NP’表示P 的含量（原子百分比）。 可以使用含有C 〇和P以及剩餘者基本上是c u的饑射革巴 來沈積銅合金薄膜（b)，其中Co和P的含量滿足所有下列 條件（1 3 )〜（15 ):
1 .3NC0 + 1 ·6ΝΡ丨 < 1 .3 (13)
Nc。+ 14·6ΝΡ，> 1.5 ( 14 ) 12NC0 + 0·2ΝΡ，> 0.5 ( 15 )
其中，Nc。表示Co的含量（原子百分比）；N，表示P 的含量（原子百分比）。 可以使用含有Mg和P以及剩餘者基本上是Cii的濺射靶 來沈積銅合金薄膜（c)，其中Mg和P的含量滿足所有下列 條件（1 6 ) 〜（1 8 ) ·· 0.67Njs 4g + 1.6NP? < 1.3 ( 16) 2NMg — -39.4NP' > 4 ( 17 ) 1 6NMg + 0.2NP? > 0.5 ( 18 )
N p *表示P 其中，NMg表示Mg的含量（原子百分比） 的含量（原子百分比）。 本發明還包括各含有上述銅合金薄膜中任一個作爲聯 結線路薄膜和電極膜中至少一個的平面顯示器。 本發明的銅合金薄膜能生產銅合金聯結線路薄膜，其 甚至於200 °C或更高的溫度下進行熱處理而沈積閘極絕緣 (6) 1297042 膜和/或層間絕緣膜之後，也能維持比純鋁薄膜低的電阻 率和具有滿意的可靠性，且不產生大量的空隙。所得到的 聯結線路薄膜和/或電極膜用於大尺寸平面顯示器，例如 液晶顯示器、電漿顯示板、場發射顯示器和電致發光顯示 器0 參照附圖從下列較佳方案的說明中將清晰地看到本發 明的目的、特點和優點。
〔較佳方案的描述〕 本案發明人對甚至暴露於液晶TFT的生產過程中的200 °C或更高的高溫後也能維持比純鋁薄膜低的電阻率和顯著 地減少“空隙”的銅合金薄膜進行了透徹的硏究。在使用純 Cu薄膜的聯結線路薄膜的製作中發生這些空隙。他們還深 入地硏究了沈積銅合金薄膜用的濺射靶的組成。
結果，他們發現，含有P和選自Fe、Co和Mg中至少一 種的銅基薄膜能維持低電阻率和比純Cu薄膜更顯著地抑制 空隙。進一步硏究之後，他們發現，通過控制銅合金中P 和Fe、Co或Mg的比例能有效地、可靠地表現出這些作用 和優點。基於這些發現完成了本發明。下面描述導致本發 明的細節。 起初，本案發明人認爲P藉由捕獲Cu薄膜中含有的雜 質氧而有助於抑制內部氧化，對含P的銅基薄膜（即Cu-P 合金薄膜）中P的含量和熱處理後產生的空隙量的關係進 行了硏究。 •10- (7) ‘1297042 具體地，使用濺射設備在玻璃基片（# 1 73 7玻璃，$ 自Corning Inc·)上沈積一系列含有0〜〇·5原子％的卩和具 有3 00nm膜厚度的Cii-P合金薄膜或純Cu薄膜。用光刻法和 用混合酸蝕刻劑（含有硫酸、硝酸和乙酸的混合酸）的g • 蝕刻在其上製作出ΙΟμηι線寬的聯結線路圖案，然後在300 °C下真空熱處理30分鐘。計數在聯結線路圖的表面上觀察 到的空隙以決定空隙密度。考慮到在製作液晶TFT的過程 φ 中滯後的熱處理溫度在閘極絕緣膜的製作過程中一般最高 達到3 5 0 °C和在源極·汲極聯結線路薄膜的製作過程中一般 最高達到3 00 °C，進行上述熱處理。 在Cu-P合金薄膜中熱處理後的空隙密度和p含量的關 係的試驗結果表示在圖1中。圖1表明，隨著P含量的增加 ，空隙的密度下降，爲了控制空隙密度爲1·0χ101()ηΓ2或更 低，即實務上可接受的程度，應該加入0.2原子％或更高 量的Ρ。
作爲參考，圖2表示在3 00 °c下真空熱處理後Cu-0.1原 子％ P合金薄膜的掃描電子顯微鏡（SEM )圖。在這裏， 沈積Cu合金薄膜，進行光鈾刻和用混合酸蝕刻劑濕蝕刻以 形成ΙΟμηι線寬的聯結線路圖案，在3 0 0 °C下真空熱處理30 分鐘。圖2表示用混合酸蝕刻劑蝕刻聯結線路圖案的表面 以易於辨認熱處理後的晶界的照片。圖2中箭頭指出的黑 色區域是空隙。 本案發明人還硏究了 Cu-P合金薄膜中P含量對電阻率 的影響。具體地，使用濺射設備在玻璃基片（# 1 73 7玻璃 11 - (8) • 1297042
，來自Corning Inc·)上沈積一系列具有0.03原子％或0.09 原子％的卩含量和具有3 00nm膜厚度的Cii-P合金薄膜，在 3 00 °C下真空熱處理30分鐘。測定熱處理後的Cii-P合金薄 膜的電阻率。也考慮到在液晶TFT的製作中熱處理溫度的 滯後，進行了上述熱處理。另外，沈積不加P的純Cu薄膜 ，進行熱處理，測定它的電阻率。 這些試驗結果表示在圖3中，表爲Cu-P合金薄膜中電 阻率和P含量的關係。圖3表明和純Cu薄膜相比，加入〇. 1 原子％的卩增加了 0.8μΩ·(：ηι的電阻率。 進行與上述類似試驗的結果發現純Α1薄膜在熱處理後 具有3.3 μΩ· cm的電阻率。圖3表示Ρ含量必須是0.1 6原子％ 或更低（包括〇原子％ )以生產具有比純A1薄膜低的電阻 率的Cii-P合金薄膜。
Cu-P合金薄膜的這些試驗結果表明，P含量必須是0.2 原子％或更高以抑制熱處理產生的空隙，但是它必須是 0.1 6原子％或更低（包括〇原子％ )以得到比純A1薄膜低 的電阻率，控制Cu-P合金薄膜中的P含量不能同時降低電 阻率和抑制空隙。 本案發明人製作了含有Fe的銅基合金薄膜，即Cu-Fe 合金薄膜，證明Fe含量和空隙形成的關係。因爲Fe沈積在 晶界處，所以認爲Fe對於加強晶界是有用的。 具體地，使用濺射設備在玻璃基片（# 1 73 7玻璃，來 自Corning Inc.)上沈積一系列含有0〜1.0原子％Fe和具有 3 0 0nm膜厚度的Cu-Fe合金薄膜。用光刻法光刻和用混合酸 -12- (9) ^ 1297042 倉虫刻劑濕餘刻薄膜以製作出丨0μηι線寬的聯結線路圖案，然 後在3 00 °C下真空熱處理3 〇分鐘。計數在聯結線路圖的表 面上觀察到的空隙以決定空隙密度。考慮到在液晶TFT的 製作過程中滯後的熱處理溫度在閘極絕緣膜的製作過程中 一般最高達到3 5 0 °C和在源極-汲極聯結線路薄膜的製作過 程中一般最高達到3 00t，進行上述熱處理。
在Cu-Fe合金薄膜中，熱處理後的空隙密度和Fe含量 的關係的試驗結果表示在圖4中。圖4表明，隨著Fe含量的 增加’空隙的密度下降，Fe含量應該較佳爲1.0原子％或 更高以得到1·0χ1 01()ηΓ2或更低的實務上可接受的空隙密度 作爲參考，圖5表示在3 00 °C下真空熱處理後Cu-0.28 原子％ Fe合金薄膜的掃描電子顯微鏡（S EM)圖。在這裏 ’沈積Cu合金薄膜，進行光蝕刻和用混合酸餓刻劑濕蝕刻 以形成ΙΟμπι線寬的聯結線路圖案，在3 00 °C下真空熱處理 3 0分鐘，如同圖2—般。圖5表示用混合酸蝕刻劑蝕刻聯結 線路圖案的表面以容易辨認熱處理後的晶界的照片。圖5 中箭頭指出的黑色區域是空隙。圖5表示，當加入0.2 8原 子％的少量的Fe時，發生大量的空隙。 本案發明人還硏究了在Cu-Fe合金薄膜中Fe含量與電 阻率的關係。具體地，使用濺射設備在玻璃基片（#1737 玻璃，來自Corning Inc.)上沈積一系列具有0.3原子％或 0.9原子％的Fe含量和具有300nm膜厚度的Cu-Fe合金薄膜 ，在3 00 °C下真空熱處理30分鐘。測定熱處理後的Cu-Fe合 •13- (10) •1297042 金薄膜的電阻率。也考慮到在液晶TFT的製作過程中熱處 理溫度的滯後，進行了上述熱處理。另外，沈積不加Fe的 純Cxi薄膜，進行熱處理，測定它的電阻率。
這些試驗結果表示在圖6中，表爲Cu_Fe合金薄膜中電 阻率和Fe含量的關係。圖6表明和純Cu薄膜相比，加入0.1 原子％的1^增加了 0·14μΩ·(：πι的電阻率。圖6也表明Fe含量 必須控制在〇·93原子％或更低（包括0原子％ )以生產具 有比純Α1薄膜低的電阻率的Cu-Fe合金薄膜。
Cu-Fe合金薄膜的這些試驗結果表明，Fe含量必須是 1 .〇原子％或更高以抑制熱處理產生的空隙，但是它必須 是〇·93原子％或更低（包括0原子％ )以得到比純A1薄膜 低的電阻率，控制Cu_Fe合金薄膜中的Fe含量不能同時降 低電阻率和抑制空隙。 接著，本案發明人硏究對純Cu中組合地加入Fe和P的 作用。起初地，沈積一系列含有恒定量的P和變化量的Fe 的Cn-P-Fe合金薄膜，在變化的溫度下進行真空熱處理以 硏究熱處理溫度和Fe含量對熱處理後的Cn-P-Fe合金薄膜 的電阻率的影響。 具體地，使用濺射設備在玻璃基片（# 1 73 7玻璃，來 自Corning Inc.)上沈積一系列具有0.1原子％恒定量的P和 0〜0.5原子％變化量的Fe以及具有300nm膜厚度的Cu-Fe-P 合金薄膜。分別在200〜50(TC的不同溫度下保持30分鐘的 同時進行真空熱處理。測定熱處理後的Cu-Fe-P合金薄膜 的電阻率。 -14- (11) 1297042 熱處理溫度和Fe含量與電阻率的關係的結果表示在圖 7中。圖7表明在2 0 0 °C或更高的溫度下熱處理得到基本恒 定的低電阻率，不依賴於Fe含量。
由於純A1薄膜和純Cu薄膜之間的電阻率的差爲 1 · 3 μ Ω · c m，所以純c u中力Π入F e和P所增力[]的電阻率必須低 於1 · 3 μΩ · cm。從圖3和圖6的結果確定出電阻率的增加比例 作爲係數，得到下列條件（1 )，其中，在Cu合金薄膜中 ，NFe表示Fe的含量（原子百分比）；NP表示P的含量（原 子百分比）。控制Cu合金薄膜中的Fe和P的含量滿足下列 條件（1 )，以得到比純AI薄膜低的電阻率。 1.4NFe + 8Np < 1.3 ( 1 ) 接著硏究了在Cu-Fe-P合金薄膜中Fe和P含量與熱處理 後發生的空隙密度的關係。在試驗中，沈積Cu-Fe-P合金 薄膜，用光刻法蝕刻和用混合酸蝕刻劑濕蝕刻，從而製作 出ΙΟμιη線寬的聯結線路圖案，然後在3 00 °C下真空熱處理 f 30分鐘。計數在具有ΙΟμπι線寬的聯結線路圖案上的空隙數 以決定空隙密度。具有實務上可接受程度（即ι·〇χ1()1ί)ιτΓ2 或更低）的空隙密度的樣品薄膜評價爲“合格”（在圖# 用“〇，，表示），具有超過l.〇xl〇1Gm·2空隙密度的樣品薄膜 評價爲“不合格”（在圖中用“X”表示）。 ’ Cn-Fe-P合金薄膜中Fe和P含量與熱處理後的空隙密度 的關係的結果表示在圖8中。圖8表明設定Cu-Fe-P合金薄 膜中的Fe和P含量滿足下列條件（2 )和（3 )可以抑制空 隙的形成： -15- (12) •1297042 NFe + 4 8 N p > 1.0 ( 2) 12NFe + N p > 0.5 ( 3 ) 另外，結果表明控制Cxi-Fe-P合金薄膜中的Fe和P含量 以滿足所有的下列條件（2 )和（3 )以及保證低電阻率所 必需的條件（1 )可以同時得到低電阻率和抑制空隙，如 圖8所示。 1.4Nf e + 8 N p <1.3 ( 1 ) NFe + 48NP > 1.0 ( 2 ) 12NFe + N p > 0.5 ( 3 )
於Cu中單獨地加入Fe或P不能同時地得到這些優點“低 於純A1薄膜的電阻率”和“抑制空隙”。還不能充分地解釋 爲什麽組合地加入適量的Fe和P至Cxi中可以同時得到“低於 純A1薄膜的電阻率”和“抑制空隙”的原因。這可能是因爲 在200°C或更高溫度下熱處理Cu-Fe-P合金薄膜的結果使細 金屬間化合物Fe2P沈積在Cu的晶界處，加強了晶界，從而 抑制了熱應力（拉應力）導致的空隙形成。可能因爲所述 金屬間化合物不是沈積在Cu晶粒上而是沈積在其晶界處， 所以維持了低電阻率。 本案發明人還硏究了除Fe外形成P化合物的其他元素 ，發現Co和Mg表現出類似的效果，組合地加入選自Fe、 Co和Mg組成的組中的兩種或多種元素表現出類似的效果 。下面詳細地描述含有與Co或Mg結合的P的Cu合金薄膜。 初始地，沈積一系列含有變化量的Co和P的Cu-Co-P合 金薄膜，測定得到的薄膜的電阻率，以圖8的相同方式確 -16- (13) •1297042 定Cu-Co-P合金薄膜中Co和P的含量與電阻率的關係。結果 表明，藉由設定Cu-Co-P合金薄膜中Co和P的含量以滿足下 列條件（4 )可以保證比純A1薄膜低的電阻率。 ' 1.3Nc〇 + 8NP < 1.3 ( 4 ) . 另外，硏究了在Cu-Co-P合金薄膜中Co和P的含量與熱
處理後發生的空隙的密度的關係。在試驗中，沈積Cii-Co-P合金薄膜，進行光刻和用混合酸蝕刻劑濕蝕刻，從而製 f 作出ΙΟμιη線寬的聯結線路圖案，然後在300 °C下真空熱處 理3 0分鐘。計數在具有10 μιη線寬的聯結線路圖案上的空隙 數以決定空隙密度。具有實務上可接受程度（即1.0 X 101Gm_2或更低）的空隙密度的樣品薄膜評價爲“合格”（在 圖中用“〇”表示），具有超過1·〇Χΐ〇1()ηΓ2空隙密度的樣品 薄膜評價爲“不合格”（在圖中用“X”表示）。
Cu-Co-P合金薄膜中Co和Ρ含量與熱處理後的空隙密度 的關係的結果表示在圖9中。圖9表明藉由設定Cu-Co-P合 金薄膜中的Co和P含量滿足下列條件（5 )和（6 )可以抑 制空隙的形成=
Nc〇 + 73Np〉1.5 ( 5 ) 12Nc〇 + NP > 0.5 ( 6 ) 另外，結果表明控制Cn-Co-P合金薄膜中的Co和P含量 滿足所有的下列條件（5 )和（6 )以及保證低電阻率所必 需的條件（4 )可以同時達到低電阻率和抑制空隙，如圖9 所示。在這種情況中’在晶界處沈積C〇2P可能同時得到低 電阻率和抑制空隙。 -17- 1297042 (14) 1.3Nc〇 + 8NP < 1.3 ( 4) Ν〇〇 + 73Np > 1.5 ( 5 ) 12NC0 + NP > 0.5 ( 6) 接著，本案發明人對含有Mg以代替Fe或Co的Cu_Mg-P * 合金薄膜進行了硏究。初始地，沈積一系列含有變化量的 Mg和P的Cu-Mg-P合金薄膜，測定薄膜的電阻率，決定Cu-Mg-P合金薄膜中Mg和P的含量與電阻率的關係，如同圖8 φ 和9般。結果表明，藉由設定Cu-Mg-P合金薄膜中Mg和P的 含量使得滿足下列條件（7 )可以保證比純A1薄膜低的電 阻率。
0.67NMg + 8Np < 1.3
另外，硏究了 Mg和P的含量與熱處理後的空隙密度的 關係。在試驗中，沈積Cu-Mg-P合金薄膜，進行光刻和用 混合酸蝕刻劑濕蝕刻，從而製作出1 Ομιη線寬的聯結線路圖 案，然後在300 °C下真空熱處理30分鐘。計數在具有1〇 μιη 線寬的聯結線路圖案中的空隙數以決定空隙密度。具有實 務上可接受程度（即1·0χ101()πΓ2或更低）的空隙密度的樣 品薄膜評價爲“合格”（在圖中用“0”表示），具有超過1.0 χ101()ηΓ2空隙密度的樣品薄膜評價爲“不合格”（在圖中用 “X”表示）。
Cu-Mg-P合金薄膜中Mg和Ρ含量與熱處理後的空隙密 度的關係的結果表示在圖10中。圖10表明藉由設定Cu-Mg-P合金薄膜中的Mg和P含量滿足下列條件（8 )和（9 )可 以抑制空隙的形成： -18- (15) 1297042 2NMg + 197NP > 4 ( 8 ) 16NMg + NP > 0.5 ( 9 ) 另外，結果表明控制C u - M g - P合金薄膜中的M g和P含 量滿足所有的下列條件（8 )和（9 )以及保證低電阻率所 必需的條件（7 )可以同時達到低電阻率和抑制空隙’如 圖10所示。在這種情況中’在晶界處沈積Mg3P2有助於同 時得到低電阻率和抑制空隙。
0.67NMg + 8NP < 1 .3 ( 7 )
2NMg + 197NP > 4 16NMg + NP > 0.5 ( 9 ) 不特別地限定本發明的Cu合金薄膜的膜厚度’但是’ 例如，就下面提及的平面顯示器的聯結線路薄膜而言，一 般是約1 〇〇至約400nm。 本發明的Cu合金薄膜適用於不具體地限定的任何應用 ，例如平面顯示器的聯結線路薄膜和/或電極膜。充分地 表現出優點的特別合適的薄膜應用是液晶顯示器中的閘極 絕緣膜和源極-汲極聯結線路薄膜。 “剩餘者基本上是Cu”一詞指除P、Fe、Co和Mg外的剩 餘者包括Cu和不可避免的雜質。作爲不可避免的雜質，所 述薄膜可以含有含量各爲lOOppm或更低的Si、Al、C、Ο 和/或N。 本發明還包括沈積Cu合金薄膜的濺射靶。當沈積含P 的Cu合金薄膜時，所得Cu合金薄膜中p含量約爲濺射靶中 P含量的20 %。因此，本發明使用的濺射靶必須具有約爲 -19- (16) 1297042 目的Cu合金薄膜中的P含量的5倍的P含量。本發明的濺射 靶的組成說明如下。 具體地，可以使用含有Fe和P以及剩餘者基本上是Cu 的Cu合金濺射靶沈積含有Fe和P以及剩餘者基本上是Cu的 Cu合金薄膜，其中Fe和P的含量滿足所有下列條件（1〇 ) 〜（12 )，P含量約爲沈積的Cu合金薄膜的5倍： 1.4NFe + 1 ·6ΝΡ，< 1 .3 (10)
12NFe + 0·2ΝΡ，> 0.5 ( 12 ) 其中，NFe表示Fe的含量（原子百分比）；NP’表示P 的含量（原子百分比）。 可以使用含有Co和P以及剩餘者基本上是Cu的Cu合金 濺射靶來沈積含有Co和P以及剩餘者基本上是Cu的Cu合金 13 )〜（15
薄膜，其中Co和P的含量滿足所有下列條件 )，P含量約爲待沈積的Cu合金薄膜的5倍： 1.3Nc〇 + 1·6ΝΡ，< 1.3 ( 13 )
Nc〇 + 14.6Np'> 1.5 ( 14 ) 12NC0 + 0·2ΝΡ，> 0.5 (15)
其中，Nc。表示Co的含量（原子百分比）；NP’表示P 的含量（原子百分比）。 可以使用含有Mg和P以及剩餘者基本上是Cu的Cu合金 濺射靶沈積含有Mg和P以及剩餘者基本上是Cu的銅合金薄 膜，其中Mg和P的含量滿足所有下列條件（16 )〜（18 ) ，P含量約爲待沈積的Cii合金薄膜的5倍： -20- (17) 1297042 0.67Ν^ 丨 g + 1 · 6 Ν ρ ’ <1.3 ( 16) 2 Ν μ g + 39.4NPf > 4 ( 17 ) 1 6Νμ e + 0 · 2 Ν ρ ’〉 0.5 ( 18 ) 其中，NMg表示Mg的含量（原子百分比）；N〆表示P 的含量（原子百分比）。 【實施方式】
下面參考幾個實施例進一步詳細地解釋本發明，但其 決不是用於限定本發明的範圍。在不脫離本發明範圍的情 況下這些實施例的任何修改都在本發明的技術範圍內。 實施例1 用真空熔融方法製備包含含有0.28原子％Fe和0.25原 子％ P以及剩餘者爲Cu和不可避免雜質的Cu合金的濺射靶 。使用該濺射靶，在具有50.8mm的直徑和〇.7mm的厚度的 玻璃基片（# 1 73 7玻璃，來自Corning Inc·)上使用直流磁 控管濺射方法沈積具有3 00nm厚度的Cu-Fe-P合金薄膜。用 感應耦合電漿（ICP)原子發射光譜測定法分析Cu_Fe-P合 金薄膜的組成，發現Fe含量是0.28原子％，p含量是0.05原 子％。在薄膜沈積時，因爲P具有高的蒸汽壓，所以約80 %的P不可能生產出。 接著，在Cu-0.28原子％Fe-0.05原子％p合金薄膜上形 成正型光阻劑（厚1 μ m )的圖案，用混合酸触刻劑触刻， 用光阻劑去除劑除去光阻劑。觀察最小線寬爲i 0μιη的聯結 -21 - (18) 1297042 線路圖案以確定是否存在晶界分層和/或小丘（異常突起 )。結果，既沒有觀察到晶界分層，也沒有觀察到小丘。 另外，以聯結線路圖案的電流-電壓性能爲基礎計算確定 * 樣品的電阻率。 • 在真空熱處理爐中於3 0 0 °C下將樣品加熱3 0分鐘後再 次確定樣品的電阻率，發現它是2·73μΩ·〇ηι。用SEM詳細 地觀察樣品的表面，結果表示在圖1 1中。甚至於熱處理後 φ ，樣品薄膜也沒有表現出晶界分層和小丘，具有4·5χ109πΓ 2的空隙密度，符合1·0χ101()ηΓ2或更低的實務上可接受的 程度。 實施例2
用真空熔融方法製備包含含有0.35原子％Co和0.25原 子％ P以及剩餘者爲Cu和不可避免雜質的Cxi合金的濺射靶 。使用該濺射耙，在具有5 0 · 8 mm的直徑和0.7 mm的厚度的 玻璃基片（# 1 73 7玻璃，來自Corning Inc.)上使用直流磁 控管濺射方法沈積具有3 00nm厚度的Cu-Co-P合金薄膜。用 感應耦合電漿（ICP)原子發射光譜測定法分析Cu-Co-P合 金薄膜的組成，發現Co含量是0.35原子％，p含量是0.05原 子％。在薄膜沈積時，因爲P如實施例1中那樣具有高的蒸 汽壓，所以約80%的P不可能生產出。 接著，在Cu-0.35原子％C〇-0.05原子合金薄膜上形 成正型光阻劑（厚1 μιη )的圖案，用混合酸蝕刻劑蝕刻， 用光阻劑去除劑除去光阻劑。觀察最小線寬爲1 〇μπι的聯結 -22- (19) 1297042 線路圖案以確定是否存在晶界分層和/或小丘（異常突起 )。結果既沒有觀察到晶界分層，也沒有觀察到小丘。另 外’以聯結線路圖案的電流-電壓性能爲基礎計算確定樣 品的電阻率。
在真空熱處理爐中於300 °C下加熱樣品30分鐘後再次 確定樣品的電阻率，發現它是2 · 5 7 μ Ω · c m。用S E Μ詳細地 觀察樣品的表面。甚至在熱處理後，樣品薄膜也沒有表現 出晶界分層和小丘，具有5·5χ1 09ηΓ2的空隙密度，符合1.〇 χ101()ηΓ2或更低的實務上可接受的程度。 實施例3 用真空熔融方法製備包含含有〇.5原子％]\4§和0·25原 子％ Ρ以及剩餘者爲Cu和不可避免雜質的Cu合金的濺射耙 。使用該濺射靶，在具有50.8mm的直徑和0.7mm的厚度的 玻璃基片（# 1 73 7玻璃，來自Corning Inc.)上使用直流磁 控管濺射方法沈積具有300nm厚度的Cu-Mg-P合金薄膜。 用感應耦合電漿（ICP)原子發射光譜測定法分析Cn-Mg-P 合金薄膜的組成，發現Mg含量是0·5原子％，p含量是〇.〇5 原子％。在薄膜沈積時，如實施例1和2，因爲Ρ具有高的 蒸汽壓，所以約80%的Ρ不可能生產出。 接著，在（：11-0.5原子％]\^-0.05原子％?合金薄膜上形 成正型光阻劑（厚1 μηι )的圖案，用混合酸蝕刻劑鈾刻， 用光阻劑去除劑除去光阻劑。觀察最小線寬爲1 Ομηι的聯結 線路圖案以確定是否存在晶界分層和/或小丘（異常突起 -23- (20) 1297042 )。結果既沒有觀察到晶界分層，也沒有觀察到小丘。另 外，以聯結線路圖案的電流-電壓性能爲基礎計算確定樣 品的電阻率。 " 在真空熱處理爐中於3 00 °C下加熱樣品30分鐘後再次 ^ 確定樣品的電阻率，發現它是2.77μΩ·(：πι。用SEM詳細地 觀察樣品的表面。即使熱處理後，樣品薄膜也沒有表現出 晶界分層和小丘，具有5·0χ109πΓ2的空隙密度，符合Ι.Οχ φ 101GnT2或更低的實務上可接受的程度。 雖然參考目前認爲是較佳方案的的內容描述了本發明 ，但是應該理解本發明不局限於這些公開的方案。相反， 本發明將意圖覆蓋包括在所附申請專利範圍的精神和範圍 內的各種修改和均等安排。所附申請專利範圍的範疇符合 最寬的解釋使得包括所有這樣的修改和均等結構和功能。 【圖式簡單說明】
圖1是表示Cu-p合金薄膜熱處理後的空隙密度和P含量 的關係圖； 圖2是在300 °C下真空熱處理後Cii-0.1原子合金薄 膜的掃描電子顯微鏡（SEM)圖； 圖3是表示Cu-P合金薄膜中電阻率和P含量的關係圖； 圖4是表示Cu-Fe合金薄膜熱處理後的空隙密度和Fe含 量的關係圖； 圖5是在300 °C下真空熱處理後Cu-0.28原子％Fe合金 薄膜的掃描電子顯微鏡（SEM)圖； -24- (21) 1297042 圖6是表示Cu-Fe合金薄膜中電阻率和Fe含量的關係圖 j 圖7是表示在Cu-P合金薄膜和Cu-Fe-P合金薄膜中電阻 - 率和熱處理溫度的關係圖； • 圖8是表示在Cu-Fe-P合金薄膜中Fe和P的含量和熱處 理後的空隙密度的關係圖； 圖9是表示在Cu-Co-P合金薄膜中Co和P的含量和熱處 f 理後的空隙密度的關係圖； 圖10是表示在Cu-Mg-P合金薄膜中Mg和P的含量和熱 處理後的空隙密度的關係圖； 圖11是在300 °C下真空熱處理後Cu-0.28原子％Fe-0.05 原子％ P合金薄膜的掃描電子顯微鏡（SEM)圖。
-25-

Claims (1)

1297042 十、申請專利範圍
附件： 第94 1 3 2 8 86號專利申請案 中文申請專利範圍修正本
民國96年12月7日修正 1 · 一種用作爲液晶顯示器的聯結線路/電極薄膜之銅 合金薄膜，含有Fe和P以及剩餘者基本上是Cu，其中Fe和P 的含量滿足所有下列條件（1 )〜（3 ): 1.4Npe + 8Np < 1.3 ( 1 ) Npe + 48Np > 1.0
12Npe + Np > 0.5
其中，NFe表示Fe的含量（原子百分比）；NP表示P的 含量（原子百分比）。 2· —種用作爲液晶顯示器的聯結線路/電極薄膜之銅 合金薄膜’含有Co和P以及剩餘者基本上是Cu，其中Co和 P的含量滿足所有下列條件（4)〜（6): 1 .3NC0 + 8NP < 1 .3 ( 4 ) Nc〇 + 73NP > 1.5
12Nc〇 + NP > 0.5 ( 6 ) 其中，Nc。表示Co的含量（原子百分比）；NP表示P的 含量（原子百分比）。 3 . —種用作爲液晶顯示器的聯結線路/電極薄膜之銅 合金薄膜，含有Mg和P以及剩餘者基本上是Cu，其中Mg和 P的含量滿足所有下列條件（7 )〜（9 ): ¥ 1297042 0· 67Njvig + 8Np < 1.3 (7 ) 2NMg + 197NP > 4 (8 ) 16Njvig + Np > 0.5 (9) 其 中，NMg表示Mg的含量（ 原子百分比） ；N p表示P 的 含 量 (原子百分比）。 4. 根據申請專利範圍第1項 之銅合金薄膜， 其 中 Fe2P 沈 澱 在 Cu的晶界處。 5. 根據申請專利範圍第2項 之銅合金薄膜， 其 中 Co2P 沈 澱 在 Cu的晶界處。 6. 根據申請專利範圍第3 項之銅合金薄 膜 y 其中 Mg3P2沈澱在Cii的晶界處。 7. 一種用於沈積Cu合金薄丨 膜之濺射靶，該 濺 射 靶包 含 Fe 和 P以及剩餘者基本上是Cu， 其 中Fe和P的含量滿足所有· 下列條件（1 〇 ) ( 12 )
1.4NFe + 1·6ΝΡ丨 < 1·3 ( 10) NFe + 9·6ΝΡ，> 1.0 (11) 12NFe + 〇·2Νρ' > 0.5 (12) 其中，NFe表示Fe的含量（原子百分比）；NP’表示P 的含量（原子百分比）。 8. —種用於沈積Cu合金薄膜之濺射靶，該濺射靶包 含Co和P以及剩餘者基本上是Cu， 其中Co和P的含量滿足所有下列條件（1 3 )〜（1 5 ) -2- 1297042 1.3NC0 + 1·6ΝΡ丨 < 1·3 ( 13 ) Nc〇 + 14.6NP'> 1.5 ( 14 ) 12Nc〇 + 〇.2NP，> 0.5 (15) 其中，NCc)表示Co的含量（原子百分比）；NP’表示P 的含量（原子百分比）。 9. 一種用於沈積Cu合金薄膜之濺射靶，該濺射靶包 含Mg和P以及剩餘者基本上是Cu， 其中Mg和P的含量滿足所有下列條件（16 )〜（18 ) 〇.67NMg + 1 .6NP' < 1 .3 (16) 2NMg + 39·4ΝΡ，> 4 (17) 1 6NMg + 〇·2ΝΡ，> 0.5 (18) 其中，NMg表示Mg的含量（原子百分比）；NP’表示P 的含量（原子百分比）。 1 0 . —種平面顯示器，具有聯結線路薄膜和電極薄膜
中至少之一，且該聯結線路薄膜和電極薄膜各包含申請專 利範圍第1項之銅合金薄膜。 1 1 . 一種平面顯示器，具有聯結線路薄膜和電極薄膜 中至少之一，且該聯結線路薄膜和電極薄膜各包含申請專 利範圍第2項之銅合金薄膜。 1 2. —種平面顯示器，具有聯結線路薄膜和電極薄膜 中至少之一，且該聯結線路薄膜和電極薄膜各包含申請專 利範圍第3項之銅合金薄膜。
TW94132886A 2004-11-02 2005-09-22 Copper alloy thin films, copper alloy sputtering targets and flat panel displays TWI297042B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004319644A JP4330517B2 (ja) 2004-11-02 2004-11-02 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ

Publications (2)

Publication Number Publication Date
TW200619401A TW200619401A (en) 2006-06-16
TWI297042B true TWI297042B (en) 2008-05-21

Family

ID=36261023

Family Applications (1)

Application Number Title Priority Date Filing Date
TW94132886A TWI297042B (en) 2004-11-02 2005-09-22 Copper alloy thin films, copper alloy sputtering targets and flat panel displays

Country Status (5)

Country Link
US (2) US20060091792A1 (zh)
JP (1) JP4330517B2 (zh)
KR (1) KR100716322B1 (zh)
CN (1) CN100392505C (zh)
TW (1) TWI297042B (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4330517B2 (ja) * 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP4117001B2 (ja) 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
US7683370B2 (en) 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
US7411298B2 (en) * 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
US7781767B2 (en) 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP5125112B2 (ja) * 2006-07-31 2013-01-23 三菱マテリアル株式会社 熱欠陥発生のない液晶表示装置用配線および電極並びにそれらを形成するためのスパッタリングターゲット
JP2008098611A (ja) * 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP4280277B2 (ja) * 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
WO2008047726A1 (en) 2006-10-13 2008-04-24 Kabushiki Kaisha Kobe Seiko Sho Thin film transistor substrate and display device
JP2008127623A (ja) * 2006-11-20 2008-06-05 Kobelco Kaken:Kk Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP4377906B2 (ja) * 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法
JP4170367B2 (ja) 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
JP4355743B2 (ja) * 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
JP4705062B2 (ja) * 2007-03-01 2011-06-22 株式会社神戸製鋼所 配線構造およびその作製方法
JP2009004518A (ja) * 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
US20090001373A1 (en) * 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP2009008770A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
JP2009010052A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
JP5143649B2 (ja) * 2007-07-24 2013-02-13 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｓｉ系Ａｌ合金スパッタリングターゲットおよびその製造方法
JP4611417B2 (ja) * 2007-12-26 2011-01-12 株式会社神戸製鋼所 反射電極、表示デバイス、および表示デバイスの製造方法
JP4469913B2 (ja) 2008-01-16 2010-06-02 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
KR101163329B1 (ko) * 2008-02-22 2012-07-05 가부시키가이샤 고베 세이코쇼 터치 패널 센서
JP5432550B2 (ja) * 2008-03-31 2014-03-05 株式会社コベルコ科研 Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP5139134B2 (ja) 2008-03-31 2013-02-06 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｃｕ系Ａｌ基合金スパッタリングターゲットおよびその製造方法
WO2009123217A1 (ja) * 2008-03-31 2009-10-08 株式会社神戸製鋼所 表示装置、その製造方法およびスパッタリングターゲット
JP5475260B2 (ja) * 2008-04-18 2014-04-16 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
JP5368867B2 (ja) * 2008-04-23 2013-12-18 株式会社神戸製鋼所 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
WO2010001998A1 (ja) * 2008-07-03 2010-01-07 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
JP2010065317A (ja) * 2008-08-14 2010-03-25 Kobe Steel Ltd 表示装置およびこれに用いるＣｕ合金膜
JP4567091B1 (ja) 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
DE102009002894A1 (de) 2009-05-07 2010-11-18 Federal-Mogul Wiesbaden Gmbh Gleitlagermaterial
KR101361303B1 (ko) 2009-07-27 2014-02-11 가부시키가이샤 고베 세이코쇼 배선 구조 및 배선 구조를 구비한 표시 장치
JP2011222567A (ja) 2010-04-02 2011-11-04 Kobe Steel Ltd 配線構造、表示装置、および半導体装置
JP2012027159A (ja) 2010-07-21 2012-02-09 Kobe Steel Ltd 表示装置
JP2012180540A (ja) 2011-02-28 2012-09-20 Kobe Steel Ltd 表示装置および半導体装置用Ａｌ合金膜
JP5171990B2 (ja) 2011-05-13 2013-03-27 株式会社神戸製鋼所 Ｃｕ合金膜および表示装置
JP5524905B2 (ja) 2011-05-17 2014-06-18 株式会社神戸製鋼所 パワー半導体素子用Ａｌ合金膜
JP2013084907A (ja) 2011-09-28 2013-05-09 Kobe Steel Ltd 表示装置用配線構造
CN102409147B (zh) * 2011-11-14 2013-12-11 余姚康富特电子材料有限公司 靶材热处理方法
JP5912046B2 (ja) * 2012-01-26 2016-04-27 株式会社Ｓｈカッパープロダクツ 薄膜トランジスタ、その製造方法および該薄膜トランジスタを用いた表示装置
KR102030875B1 (ko) 2013-03-01 2019-10-10 제이엑스금속주식회사 고순도 구리 코발트 합금 스퍼터링 타깃
DE102013208497A1 (de) 2013-05-08 2014-11-13 Federal-Mogul Wiesbaden Gmbh Kupferlegierung, Verwendung einer Kupferlegierung, Lager mit einer Kupferlegierung und Verfahren zur Herstellung eines Lagers aus einer Kupferlegierung
CN104118852B (zh) * 2014-08-06 2016-02-03 济南大学 一种过渡金属磷化物Co2P的制备方法
CN112289532B (zh) * 2020-09-23 2023-09-01 贵州凯里经济开发区中昊电子有限公司 以铜合金为材料制备纳米晶薄膜电极的方法及应用

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59140339A (ja) * 1983-01-29 1984-08-11 Furukawa Electric Co Ltd:The リ−ドフレ−ム用銅合金
JPH0635633B2 (ja) * 1986-10-29 1994-05-11 株式会社神戸製鋼所 電気および電子部品用銅合金及びその製造方法
JPS63203737A (ja) * 1987-02-17 1988-08-23 Kobe Steel Ltd 耐摩耗性に優れた鋼連続鋳造用管型モ−ルド材料
US4908275A (en) * 1987-03-04 1990-03-13 Nippon Mining Co., Ltd. Film carrier and method of manufacturing same
JPH0673474A (ja) * 1992-08-27 1994-03-15 Kobe Steel Ltd 強度、導電率及び耐マイグレーション性が優れた銅合金
JP2733006B2 (ja) * 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
EP0751567B1 (en) * 1995-06-27 2007-11-28 International Business Machines Corporation Copper alloys for chip interconnections and method of making
JP3365954B2 (ja) * 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜および半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜形成用スパッタリングターゲット
JP4458563B2 (ja) * 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP4663829B2 (ja) * 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
JP3886303B2 (ja) * 1999-08-25 2007-02-28 株式会社神戸製鋼所 電気・電子部品用銅合金
US20040072009A1 (en) * 1999-12-16 2004-04-15 Segal Vladimir M. Copper sputtering targets and methods of forming copper sputtering targets
KR100396696B1 (ko) * 2000-11-13 2003-09-02 엘지.필립스 엘시디 주식회사 저저항 배선을 갖는 액정 디스플레이 패널
JP4159757B2 (ja) * 2001-03-27 2008-10-01 株式会社神戸製鋼所 強度安定性および耐熱性に優れた銅合金
JP2003064432A (ja) * 2001-08-27 2003-03-05 Kobe Steel Ltd 接続部品の接点構造
JP4783525B2 (ja) * 2001-08-31 2011-09-28 株式会社アルバック 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
JP2003105463A (ja) * 2001-10-02 2003-04-09 Kobe Steel Ltd 電気接続部品
JP2003221632A (ja) * 2002-01-28 2003-08-08 Kobe Steel Ltd 耐アーク性に優れた電気接続部品用銅合金板・条及びその製造方法
US7514037B2 (en) * 2002-08-08 2009-04-07 Kobe Steel, Ltd. AG base alloy thin film and sputtering target for forming AG base alloy thin film
JP3940385B2 (ja) * 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
EP1602747B1 (en) * 2003-03-17 2011-03-30 Nippon Mining & Metals Co., Ltd. Process for producing copper alloy sputtering target
JP2005303003A (ja) * 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
JP4541787B2 (ja) * 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP4330517B2 (ja) * 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP4579709B2 (ja) * 2005-02-15 2010-11-10 株式会社神戸製鋼所 Ａｌ−Ｎｉ−希土類元素合金スパッタリングターゲット
JP4117001B2 (ja) * 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP4542008B2 (ja) * 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
US7411298B2 (en) * 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
US7683370B2 (en) * 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
US7781767B2 (en) * 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP4280277B2 (ja) * 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
JP4377906B2 (ja) * 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法
JP2008127623A (ja) * 2006-11-20 2008-06-05 Kobelco Kaken:Kk Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP2009004518A (ja) * 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
US20090001373A1 (en) * 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP2009010052A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法

Also Published As

Publication number Publication date
JP2006131925A (ja) 2006-05-25
US20090133784A1 (en) 2009-05-28
CN100392505C (zh) 2008-06-04
KR20060052390A (ko) 2006-05-19
TW200619401A (en) 2006-06-16
JP4330517B2 (ja) 2009-09-16
US20060091792A1 (en) 2006-05-04
CN1769985A (zh) 2006-05-10
KR100716322B1 (ko) 2007-05-11

Similar Documents

Publication Publication Date Title
TWI297042B (en) Copper alloy thin films, copper alloy sputtering targets and flat panel displays
JP4197579B2 (ja) スパッタリングターゲットとそれを用いたＡｌ配線膜の製造方法および電子部品の製造方法
JP4730662B2 (ja) 薄膜配線層
JP4237742B2 (ja) スパッタリングターゲットの製造方法
JP2003089864A (ja) アルミニウム合金薄膜及びその薄膜を有する配線回路並びにその薄膜を形成するターゲット材
JP4022891B2 (ja) 配線膜用Ａｌ合金膜および配線膜形成用スパッタリングターゲット材
KR102549527B1 (ko) 알루미늄 합금 막, 그 제조방법, 및 박막 트랜지스터
JP4237743B2 (ja) スパッタリングターゲット用インゴットの製造方法
JP3619192B2 (ja) アルミニウム合金薄膜及びターゲット材並びにそれを用いた薄膜形成方法
TWI247812B (en) Aluminum alloy film for wiring and sputter target material for forming the film
JP2006077295A (ja) Ｃｕ合金配線材料及びＣｕ合金スパッタリングターゲット
CN113423858B (zh) 铝合金靶材、铝合金布线膜以及铝合金布线膜的制造方法
JP6735930B2 (ja) アルミニウム合金ターゲット及びその製造方法
JP2007224397A (ja) 平面表示パネル及びＣｕスパッタリングターゲット
JP2006179881A (ja) 配線・電極及びスパッタリングターゲット
JP2004103695A (ja) フラットパネルディスプレイ用Ａｌ合金薄膜およびＡｌ合金薄膜形成用スパッタリングターゲット
JP4213699B2 (ja) 液晶表示装置の製造方法
JP7133727B2 (ja) 金属配線構造体及び金属配線構造体の製造方法
JPH09228035A (ja) 薄膜配線用Ａｌ合金膜およびＡｌ合金スパッタリングターゲット材
JP5368806B2 (ja) 表示装置用Ａｌ合金膜および表示装置
JP2007186779A (ja) Ａｌ−Ｎｉ−Ｂ合金配線材料及びそれを用いた素子構造
JP2009282504A (ja) 表示デバイス
JP2010248623A (ja) 配線膜用Ｃｕ合金膜および配線膜形成用スパッタリングターゲット材