TWI278987B - Complementary electronic system for lowering electric power consumption - Google Patents
Complementary electronic system for lowering electric power consumption Download PDFInfo
- Publication number
- TWI278987B TWI278987B TW091134635A TW91134635A TWI278987B TW I278987 B TWI278987 B TW I278987B TW 091134635 A TW091134635 A TW 091134635A TW 91134635 A TW91134635 A TW 91134635A TW I278987 B TWI278987 B TW I278987B
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- terminal
- output
- stage
- voltage
- Prior art date
Links
- 230000000295 complement effect Effects 0.000 title description 2
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 230000010287 polarization Effects 0.000 claims description 31
- 238000012546 transfer Methods 0.000 claims description 20
- 230000000875 corresponding effect Effects 0.000 claims description 14
- 230000002079 cooperative effect Effects 0.000 claims description 7
- 239000002019 doping agent Substances 0.000 claims description 7
- 230000008859 change Effects 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- 230000006798 recombination Effects 0.000 claims description 3
- 238000005215 recombination Methods 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims 1
- 230000007704 transition Effects 0.000 abstract description 8
- 230000000694 effects Effects 0.000 abstract description 2
- 230000006399 behavior Effects 0.000 abstract 1
- 230000003321 amplification Effects 0.000 description 36
- 238000003199 nucleic acid amplification method Methods 0.000 description 36
- 239000003990 capacitor Substances 0.000 description 28
- 229910052732 germanium Inorganic materials 0.000 description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 5
- 239000012212 insulator Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 206010036790 Productive cough Diseases 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 210000003802 sputum Anatomy 0.000 description 2
- 208000024794 sputum Diseases 0.000 description 2
- 108091006146 Channels Proteins 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/618—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series and in parallel with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
1278987 A7 ____B7 _ 五、發明説明(彳) 技術領域 本發明係有關一種電子系統,該電子系統至少包含具 有若干半導體組件之一第一電子裝置,而各半導體組件至 少包含一輸入端、一輸出端、造成一高電位.Vdd之一高 電位供應端、以及造成一低電位Vss之一低電位供應端, 該高電位供應端及該低電位供應端界定了一供應電壓 VDD -Vss,而當該系統與某些傳統的電路相關聯時,該系統可 降低該等電路之電力消耗。 先前技術 事實上,具有半導體組件的電子電路尤其具有工作狀 況係隨著施加到該等半導體組件的供應電壓的變化而有所 不同之特性。此種電路的使用者通常希望能夠對供應電壓 有足夠寬廣的使用範圍,以便尤其可避免供應電壓突然變 化的風險。因此,使用具有半導體組件的電子電路之一般 領域經常是明確地限於被認爲是對應於穩定工作狀況的低 供應電壓區域內。 電子學的領域正持續地尋找降低電路的電力消耗之解 決方案,尤其是尋找經由降低該等電路可以一種穩定的方 式工作之最低可行之供應電壓而降低電力消耗之解決方案 。一種目前正在使用的且經常會有改良的解決方案即是: 修改半導體組件的諸如幾何形狀等的物理特性,且修改所 用的摻雜劑之本質或量,使半導體組件的臨界電壓値降低 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝- 訂 經濟部智慧財產局員工消費合作社印製 -5- 1278987 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(2) 圖1以非限制性例子之方式示出一常見的電子電路, 更明確地說是一常見類型的放大電路(100)(此處其增益 等於1),且放大電路(100)尤其包含若干半導體元件( 圖中未示出)。放大電路(100)尤其包含兩個輸入端( 101)及(102)、一個輸出端(103)、以及兩個電位供應 端(亦即,一個高電位供應端(104 )及一個低電位供應端 (105))。一輸入信號 Vi係施加到輸入端(101),而 輸入端(102)係連接到輸出端(103),因而形成一回授 迴路。此外,輸出端(103)上有一輸出電位 V2。商電位 供應端(104)係連接到一高電位 VDD,而低電位供應端( 1〇5)係連接到一低電位 Vss。 圖 2示出當將具有恆定振幅的一電位 Vi施加到輸 入端(101)而改變電位差 VDD - VSS ( 201)時圖1所示 放大電路或放大級之行爲。圖2所示曲線上的縱座標之標 度對應於輸出電壓與輸入電壓間之比率 WVi,換言之, 對應於圖1所示放大級的增益或轉移函數H2。因此,請 注意,增益H2的値在電位差 VDD - Vss ( 201 )的値較低 時是可忽略的,但增益H2的値自電位差 VDD - VSS到達 一標記値 VT ( VT是用於建構放大級的半導體組件之臨界 電壓)時開始迅速地增加。該曲線然後界定用來構成放大 級(100)運作狀態中的一過渡區(transition zone)之一 部分( 202 )。圖 2所示增益 H2曲線上位於 VC1之的 區域中亦標示出一最後部分(2〇3 ),而在該最後部分( 2〇3)中,電位差 VDD - VSS的値係遠大於 VT。在該最後 I---------襄II (請先閱讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準(CNS ) A4規格(210X29*7公釐) -6- 1278987 A7 B7 •五、發明説明(3) 部分(203 )中,放大增益 H2的値大致保持恆定。一般 而言,VC1對應於大於2VT的一値(或爲2.5 VT)。 易於自圖2的分析中推論出:若一些不同的供應電壓 値充分地高於所用的半導體組件之臨界電壓,而係在該曲 線部分(203 )的位準,則可將諸如圖1所示的一放大級 用來作爲在該等不同的供應電壓値下具有一恆定增益H2 的一放大器。 然而,需要修改半導體的物體特性的該解決方案經常 有下列的缺點:使對應的製程複雜許多,因而其成本比傳 統的製程更高。 發明內容 本發明的主要目的在於··改善具有先前技術的半導體 組件的電子電路之電力消耗,且克服了先前技術的前文所 述之缺點。 因此,本發明係有關一種前文所述類型之電子系統, 其特徵在於:該電子裝置具有一係爲該供應電壓的一函數 之轉移函數 H1,該轉移函數 H1的圖形表示法包含三個 連續的區域,第一區域的範圍係自 VDD - Vss的較低値至 被稱爲該等半導體組件的臨界値的一値VT,且該區域對應 於一高且大致恆定的H1値,第二區域的範圍係自 VT至 一値 VC2,且該區域對應於H1中斜率的突然降低,以及 第三區域係延伸到 VC2之外,且係對應於一低且大致恆定 的 H1値。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) .裝. 訂 經濟部智慈財產局員工消費合作社印製 -7 - 1278987 A7 B7 五、發明説明(4) 更精確而言,本發明之一主要目的在於提供一種前文 所述類型之電子系統,該電子系統的輸出端至少可被連接 到具有若干半導體組件的一第二電子裝置,亦係將電壓 VDD-VSS施加到該等半導體組件,且該等半導體組件具有 一係爲該供應電壓的一函數之轉移函數H2,該轉移函數 H2的圖形表示法包含三個連續的範圍,第一範圍的範圍係 自 VDD- VSS的較低値至被稱爲該等半導體組件的臨界電 壓的一値 VT,且該第一範圍對應於一低且大致恆定的H2 値,第二範圍的範圍係自 VT至一値 VC1,且該範圍對應 於 H2中斜率的突然增加,以及第三範圍係延伸到 VC1 之外,且係對應於一高且大致恆定的H2値,該電子系統 之特徵在於:該第一電子裝置具有一隨著供應電壓 VDD-VSS的變化而變的一轉移函數 HI,因而該電子系統具有 一隨著供應電壓 VDD-VSS的變化而變的一轉移函數 H3 ,以便自低於 VC1的一供應電壓 VC3値開始大致保持恆 定。 爲了達到該結果,最好是將該第一電子裝置製造成使 其至少包含一電容型分壓級,該分壓級一方面係連接到該 等兩個供應電壓端中之一第一供應電壓端,且該分壓級另 一方面係連接到該輸入端,該分壓級包含以絕緣層上覆矽 (SOI)技術製造的至少一個電晶體,該電晶體包含一閘極 ,該閘極尤其係連接到該第一電子裝置的該輸出端,且該 電晶體包含一源極及一汲極,該源極及該汲極係相互連接 ,且係連接到該第一供應電壓端,該第一電子裝置亦包含 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) --------^—— (請先閱讀背面之注意事項再填寫本頁) -訂 經濟部智慧財產局員工消費合作社印製 1278987 A7 ___B7 五、發明説明(5) 使該電晶體極化之裝置,該極化裝置一方面係連接到該等 兩個供應電壓端中之第二供應電壓端,且該極化裝置另一 方面係連接到該電晶體的閘極。 當前文所述的該第二裝置包含自其中包括具有半導體 組件的放大器及振盪器的一組電子電路中選出的至少一個 電子電路,只要這些電子電路大致具有圖2所示類型的轉 ' 移函數曲線即可。 當然,熟習此項技術者將在不會有任何特別困難的狀 況下知道如何實施根據本發明的該系統,以便降低前文所 述的那些半導體電路以外的但具有前文所述類型的特性之 任何半導體電路之電力消耗。 在一較佳實施例中,該第一裝置進一步包含一第二輸 出端及一第二電容型分壓級,該分壓級一方面係連接到該 等兩個供應電壓端中之第二供應電壓端,且該分壓級另一 方面係連接到該輸入端,該第二分壓級包含其摻雜劑的類 \ 型不同於該第一級的電晶體的摻雜劑之至少一個第二 SOI 型電晶體,該電晶體包含一閘極,該閘極尤其係連接到該 第二輸出端,且該電晶體包含一源極及一汲極,該源極及 該汲極係相互連接,且係連接到該第二供應電壓端,該第 二裝置亦包含使該第二電晶體極化之裝置,該極化裝置一 方面係連接到該等兩個供應電壓端中之第一供應電壓端, 且該極化裝置另一方面係連接到該第二電晶體的閘極。 在此種情形中,可將該第二電子裝置的該輸入端連接 到該第一電子裝置的兩個輸出端中之第一輸出端或第二輸 本紙張尺度適用中國國家標準(CMS ) A4規格(210X 297公釐) (請先聞讀背面之注意事項再填寫本頁) •裝· 訂 經濟部智慧財產局員工消費合作社印製 -9 - 1278987 Α7 Β7 五、發明説明(6) 出端。根據本發明的電子系統亦可包含一第三電子裝置, 該第三電子裝置包含自與該第二裝置相同的一組電子電路 中選出的一電子電路,且該第三電子裝置係連接到該第一 電子裝置的該等輸出端中之另一輸出端。 在前述實施例的一較佳變形中,可在該第二及第三裝 置的輸出端與整個系統的輸出端之間加入一輸出級,該輸 出級確保了該等兩個輸出端所分別傳送的信號之重新結合 〇 舉例而言,我們將考慮前文已說明過的在該第二裝置 中採用的電子電路是圖1所示的一傳統放大器的不同實施 例之一特定情形。由於其特性,根據本發明的電子系統因 而可在一恆定的增益下將一信號放大,同時可降低高與低 供應電位(亦即電路的供應電壓)間之必要差異,因而降 低了該電路的電力消耗。事實上,爲了在放大模式下工作 ,必須以大約等於被稱爲臨界電壓的一特定値之電壓將設 於該等放大級的該等電晶體加上偏壓。該臨界電壓通常隨 著各電晶體的各別幾何及物理參數之狀況而有所變化。一 放大模式中所用的一電晶體之轉移函數曲線係隨著該電晶 體的極化電壓而變,而該轉移函數曲線在該臨界電壓附近 有一過渡區。因此,設有電晶體的一放大級具有當該電路 供應電壓在該臨界電壓附近變化時隨之而變的一增益β當 該電路供應電壓的値充分地超過該臨界電壓的値時,該放 大級所得到的增益變成固定。因此,通常係將遠離對應的 臨界電壓之供應電壓施加到先前技術的固定增益放大器, 本纸張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) •裝. -訂 經濟部智慧財產局員工消費合作社印製 -10- 1278987 A7 B7 五、發明説明(7) 以避免前文所述之問題。 根據本發明的電子系統在一第一電子裝置中包含一分 壓電路,該分壓電路包含具有可變電容値之若干電容元件 ,以便考慮到且甚至補償了擎第二裝置中所用的電子電路 的放大增益在所用電晶體的過渡區中隨著供應電壓的變化 而造成的變化。更精確而言,當系統供應電壓自該臨界電 壓値開始增加時,一放大電路的增益將大幅增加。在此同 時,該可變電容値也按照相同的比率而增加,因而自該分 壓級進入該放大電路的送出信號具有一較小的振幅。因此 ,我們可藉由該分壓器與各放大電路間之一簡單的補償效 應,而得到一並不隨著其供應電壓的變化而變之整體性系 統增益。 當尤其係以絕緣層上覆政(Silicon On Insulator ;簡稱 SOI)型技術製造的電晶體之形成製作該等電容元件時,根 據本發明的系統尤其是有利的。事實上,一 SOI電晶體 的電容値隨著施加到該電晶體的極化電壓之變化而有顯著 的變化。當該極化電壓小於或等於該電晶體之臨界電壓 VT 時,該電晶體的電容値是低的,但是當該極化電壓自 VT 增加而到達超過該極化電壓的某一値之一較高的固定値時 ,該電容値將迅速地增加。因此,可利用可變的電容値來 調整這些電容元件的物理特性,使這些電容元件的行爲隨 著施加到該系統的供應電壓之變化而變,而補償涉及該放 大電路的該等元件之瞬時行爲。因此,可根據本發明而將 一比先前技術的放大電路的情形中之電壓低的一電壓供應 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 批衣-- (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -11 - 1278987 A7 B7 五、發明説明(8) 到該系統,同時又可使放大增益保持在一固定値。 (請先閱讀背面之注意事項再填寫本頁) • 實施方式 如前文所述,本發明提供了 一種解決方案,該解決方 案將諸如圖1所示的放大電路(100)等的一傳統之電子 電路與一額外的電子裝置結合,使圖2所示的部分(203 )自一低於 VC1 (或低於2VT)的値 VC3 (示於圖8)開 始。因此,對於一特定的放大電路及放大增益H2而言, 根據本發明的整個系統之使用者可使用比先前技術的放大 電路的情形中的供應電位差低之一供應電位差。該特徵可 有利地在一特定的放大增益下消耗比一先前技術的電路低 之電力。 經濟部智慧財產局員工消費合作社印製 本發明的基本原理在於:限制進入放大電路的進來信 號的隨著供應電壓的變化而變之振幅,且因而限制了放大 增益 H2的對應之增加。因此,對於取自圖 2所示部分 ( 202 )的兩個不同的供應電壓而言,放大級 H2的增益 在這兩個不同的値上是固定的,且將要被放大的信號之振 幅因而係根據本發明而在這兩種情形中有不同的衰減程度 ,使整個系統的整體增益H3在該等兩個供應電壓値下都 是相同的。 實際上,爲了執行該放大電路中的進來進號之此種振 幅限制,我們可諸如將一電容型分壓器電橋用來作爲一額 外的電子裝置。在此種情形中,構成該分壓器電橋的該等 電容元件中之一電容元件可具有一可變電容値,且此種情 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -12- 經濟部智慧財產局員工消費合作社印製 1278987 A7 B7 五、發明説明(9) 形可能直接取決於爲該電路供應電壓所選擇的値。 在本發明的一較佳實施例中,將在一積體電路中所佔 用的空間比一傳統電容少的一電晶體用來執行該可變電容 元件之功能。事實上,源極及汲極被短路的一電晶體之行 爲就像一電容,而該電容之電容値係隨著施加到該電晶體 的極化電壓之變化而變。一般而言,此種特徵在電子晶片 製造領域中被視爲一種缺點,這是因爲此種特徵就供應電 壓而論係將該電晶體的使用範圍限制爲一電容。 對應於一竜晶體的隨著施加到該電晶體的極化電壓的 變化而變的電容行爲之曲線具有與圖2所示曲線大致相同 之曲線。在此種情形中,該曲線的部分(20 1 )將對應於該 電容的一較低値 Cb,部分(202 )將對應於過渡區,且部 分(2〇3)將對應於該電容的一較低値Ch。 —般而言,以互補金屬氧化物半導體(Complementary Metal Oxide Semiconductor;簡稱 CMOS)技術製造的一 電晶體之 Ch/Cb比率很少會到達 2,而以絕緣層上覆矽 (SOI)技術製造的一電晶體之該比率可高至15的値。 可採用這兩種類型的電晶體來實施本發明,但是以 SOI 技術製造的電晶體顯然可提供較大的使用彈性。 圖3示出諸如美國專利6,1 72,3 78所揭示的一 SOI 型電晶體(3 00 )的一實施例之橫斷面圖,若要得知進一步 的細節,可參閱該專利。 圖3示出以 S 01技術製造的一晶片之簡化傳統結構 ,亦即,在基材(3 〇 1 )上配置由諸如二氧化矽製造的一絕 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁)
-13- 1278987 經濟部智慧財產局員工消費合作社印製 A7 B7
五、發明説明(A 緣層(3〇2),且在該絕緣層(302 )上配置一用來整合各 組件之矽層( 303 )。在該晶片中用來整合該電晶體(300 )的一區域附近配置若干塡充有絕緣體之溝槽( 3 04 )。係 根據矽層(3 03 )的位置,而以不同的摻雜劑來摻雜矽層( 3.03)。在該區域的表面上配置與該第二矽層接觸的兩個金 屬接點,而界定了電晶體(3 00 )的源極(3 05 )及汲極( 306 )。以一薄氧化物層( 3 07 )覆蓋該第二矽層的未使用 部分,且在該氧化物層( 307 )上而於該源極與該汲極之間 配置一 N摻雜的矽層,以便形成該電晶體的閘極(3 08 ) 〇 當將該電晶體(300 )用來作爲一電容時,係將源極( 3 05 )及汲極(3 06 )短路,而形成該電容的一第一端,而 閘極( 3 08 )則形成該電容的第二端。由圖3可淸楚地看 出,該電晶體的通道(P-型的通道係位於矽層(3 03 )中 )之物理特性係隨著施加到該電容的該等兩端的電壓而被 修改,因而造成對應的電容値之修改。 當然,前文對該電晶體的說明亦適用於具有與圖3所 示電晶體類似的結構之P型電晶體,兩者之間只有很小的 差異,而該差異尤係係與摻雜區有關。 圖4a是電容型的一簡單分壓器電橋之一電氣圖,該 分壓器電橋包含兩個具有各別電容値C1及C2之傳統電 容,後文中將把這兩個電容分別稱爲電容 C1及電容 C2 。電容 C 1 一方面係連接到用來施加一輸入信號 Ve之一 輸入端,且電容 C1另一方面係連接到電容 C2的一第一 本紙張尺度適用中國國家標準(CMS ) A4規格(210乂29?公釐) (請先閱讀背面之注意事項再填寫本頁)
-14- 1278987 A7 B7 五、發明説明(1)1 (請先閱讀背面之注意事項再填寫本頁) .端,而電容C2的第二端係連接到一固定電位Vss。在該 等兩個電容之間配置一輸出端,且係經由該輸出端而恢復 輸出信號Vs。我們可經由一簡單的計算而決定該電路的轉 移函數k,該轉移函數k具有如下式所表示的一値: k = Vs/Ve = Ci/(Ci + C2)。 圖4b示出與圖4a所示者類似的一分壓器電橋之一 電氣圖,其中已以一電晶體 Qi取代電容 C2,以便形成 如同圖3所示的具有一電容値 CT1的一電容。請注意, 一額外的部分出現在圖4b中,該部分對應於電晶體的一 傳統極化電路,且本申請案中將不更詳細地說明該部分。 對於該電路而言,轉移函數H1變成下式: HI = Vs/Ve = Ci/(Ci-fCTi) 0 經濟部智慧財產局員工消費合作社印製 如前文所述,當電位差 VDD - Vss改變時,CT1的値 亦隨之改變,且 H1的値也改變。 圖 5示出在一固定輸入電壓値 Ve下H1的行爲係 爲 Vdd- Vss的一*函數之曲線。請注意,對於 Vdd- Vss 値低於 VT (對應於電晶體 Ch的一非傳導狀態)而言, 該分壓器電橋的轉移函數 H1是固定的,且等於 hi。亦 請注意,當 VDD - Vss値自 VT增加到一値 VC2 (對應 於電晶體 Qi的過渡區)時,H1値逐漸減小,直到 H1 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) -15- 1278987 A7 B7 五、發明説明()2 (請先閱讀背面之注意事項再填寫本頁) 値等於一値 h2爲止,此時該電晶體係處於穩態狀況。因 而可在圖5中區分出三個部分,部分(501)對應於VDD -Vss値小於VT之情形,部分(502 )對應於VDD - VSS 値係在 VT與 VC2之間的情形,且部分( 503 )對應於 VDD-VSS値大於VC2的情形。 經濟部智慧財產局g(工消費合作社印製 可利用諸如電晶體Qi或放大電路(1〇〇)等的半導體 組件之物理特性而大致精確地界定這些半導體組件之工作 特性,並可於製造這些半導體組件期間調整其工作特性。 因此,亦可界定這些物理特性,使電晶體 Qi及放大電路 (100)的組件之臨界電壓 VT大致保持相同,且使 VC1 大致等於 Vc2。因itl:,圖2所示曲線的部分(202 )及圖 5所示曲線的部分( 502 )係重疊的,且放大電路增益的逐 漸增加至少部分地補償了自分壓電路送出的信號的振幅之 逐漸減少。在此種方式下,循序地包含該分壓電路及該放 大電路的整個系統之轉移函數在 VDD- Vss値的範圍中對 應於半導體組件的過渡區狀況之一較大部分中具有大致固 定的値。也易於在一較高的精確度下調整該電容之電容値 ,使該補償至少在曲線的部分(2〇2 )中位於部分(203 ) 旁邊的最後部分上幾乎是完美的。 此種特性可根據本發明而界定圖6所示的電子系統( 6〇〇 )之一般性結構。該電子系統(600 )包含可接收一輸 入信號 Vin的至少一個輸入端(6〇1)、用來傳送一輸出 信號 V。^的一輸出端(6〇2)、提供一電位 VDD的高電 位供應端、以及提供一電位Vss的低電位供應端。該系統 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -16· 1278987 Α7 Β7 五、發明説明(蚌 進一步包含一第一電子裝置D1,該第一電子裝置D1尤 其係連接到系統( 600 )的輸入端(601)、及該等電位供 應端。裝置D1尤其包含具有與圖5所示者類似特性的 該類型之一電子電路,例如,包含至少一個圖4b所示之 分壓級。裝置D1進一步包含一輸出端(603 ),該輸出 端(6〇3)係連接到一第二電子裝置D2、及系統( 600 )的 該等電位供應端。裝置DT尤其包含具有與圖2所示者 類似特性的該類型之一電子電路,例如,包含圖1所示之 一放大級、或一傳統類型的振盪器(圖中未示出)。 電子系統( 600 )亦可包含一第三電子裝置D3,該第 三電子裝置D3係連接到第一電子裝置D1的一第二輸 出端(604 )、及系統(600 )的該等電位供應端。裝置D3 包含與前文中參照第二電子裝置D2所述者相同類型之一 電子電路,且裝置D1最好是包含具有與圖8所示者類 似的特性之一額外的電子裝置。在此種情形中,裝置D2 及D3分別包含至少一個輸出端( 605 )及(6〇6),欲以 界定系統(600 )的兩個輸出端。然而,可加入一可能被連 接到系統(600)的該等電位供應端之輸出級( 607 ),用 以執行將來自輸出端(605 )及(606 )的信號之結合,以 便界定一單一的輸出信號 。 已將圖6所示的該電子系統之一般性結構用來設計電 子系統( 700 ),以便確保根據圖7所示的本發明之該實 施例而有一固定增益的放大。請務必注意,係因其簡單而 慎重地選出圖7所示之實施例,以便示出本發明的必要特 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X 297公釐) I---------^-- (請先聞讀背面之注意事項再填寫本頁) 、1Τ 經濟部智慧財產局員工消費合作社印製 -17… 1278987 Α7 Β7 五、發明説明(1)1 徵。在只是爲了解說而說明的該實施例中,該固定增益的 放大系統包含兩個子電路Bi及B2,這兩個子電路都以該 系統的主輸入(701)作爲其輸入。 子電路B!的輸入端係連接到一電容C!的一第一端 ( 702 ),而該電容 Q的第二端(7〇3)係連接到一最好 是類似於圖3所示者之N型電晶體Qi的閘極( 704 ) 。電晶體 Qi的閘極(704 )也係連接到如同諸如圖 4b 所示者之極化裝置( 705 )。電晶體Q!的源極及汲極係短 路,且係連接到一電源(圖中未示出)的低電位 Vss。電 容 Ci及在此處係執行一電容功能的電晶體Qi因而構成 一電容性分壓器電橋,而位於該電容的該第二端(703 )與 電晶體 Q!的閘極( 704 )間之該分壓器電橋的輸出(706 )係連接到如同圖1所示者的一放大級( 708 )‘之一第一 輸入(707 )。該放大級(708 )的輸出(709 )係連接到第 二輸入(710),以便形成一回授迴路,且該輸出( 709 ) 又係連接到一第二 P型電晶體 Q’i的閘極(71 1 )。電 晶體Q’i的源極(712)係連接到該電源的高電位 VDD, 而電晶體Q、的汲極(713)係連接到該放大系統的輸出 端(714) 〇 子電路B2的結構與子電路Bi的結構之間有某一對 稱性。事實上.,子電路B2的輸入(701 )係連接到一電容 C2的一第一端(715),而該電容C2的第二端(716)係 連接到一 P型電晶體Q2的閘極(717)而該電晶體Q2 最好是與電晶體Q1對稱。電晶體Q 2的閘極(7 1 7 )亦 Μ氏張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 Ρ. 經濟部智慧財產局員工消費合作社印製 -18 - 1278987 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明( Q、及電晶體 Q’2而分別地合倂該等成分 Si及 S2的 對應之放大後的一部分,以便在放大系統( 700 )的輸出上 提供一純粹對應於具有放大增益H3的放大後輸入信號之 單一輸出信號 Vout。 根據前文中對曲線2的說明,我們當了解,如果我們 現在將根據先前技術的一供應電壓電路之供應電壓固定在 2VT,則該系統的工作點係位於過渡區(202 ),且除了 4VT的一供應電壓之外,該系統的放大增益不再是相同的 〇 .然而,根據本發明的放大系統之特性,甚至稍微小於 2Vt的一供應電壓即足以得到一大致等於諸如固定在4VT 的一供應電壓下而得到之增益。 由圖 8所示之曲線 a及 b可看出該結果,圖中分 別示出根據先前技術及根據本發明的放大增益H3隨著該 放大系統的供應電壓的變化而變之行爲。 如前文所述,自圖8的曲線 a可看出:根據先前技 術的電路之放大增益自大於 VC1(VC1在此處係大於 2VT )的一 VDD - Vss値開始變爲固定。此外,請注意圖8 之曲線b :根據本發明的放大增益自大於 VC3 ( VC3在此 處係小於2VT)的一 VDD - Vss値開始變爲固定。 因此,可推論出:根據本發明的放大系統在供應電壓 上比先前技術的電路有 △VzVcn-Vu的一値之優勢。 具體而言,該優勢意指根據本發明的放大系統之供應 電壓節省了大約 〇. 5伏至1伏,因而使根據本發明的放 氏張尺度適用中國國家標準(CNS ) A4規格(210X297公楚) (請先聞讀背面之注意事項再填寫本頁)
-20- 1278987 經濟部智慧財產局員工消費合作社印製 A7 _ B7五、發明説明(1> 大系統特別適用於諸如可攜式裝置等需要低電力消耗的應 用。 前文之說明係與本發明的一較佳實施例有關,且不可 將該說明視爲在諸如用來放大信號所用的元件之本質、用 來整合該等組件之技術類型、或用來結合來自兩個子電路 B1及B2的信號以便得到一單一輸出信號 V〇ut的該放大 級輸出端上所採用之組件等方面上對本發明加以限制。 當然,可利用本發明的揭示事項而選擇諸如將該等兩 個放大級的各別增益固定在不同的値,而執行輸入信號的 非對稱放大。 根據本發明的電子系統之可能應用有許多,且熟習此 項技術者當然知道如而進行必要的改作而將該電子系統整 合到諸如一振盪器電路等的一更一般性之系統。我們尤其 可想到將該系統用來製造一振盪器,用以管制由諸如專利 文件 CH 597 636、ΕΡ 0 239 820、或 ΕΡ 0 679 968 中揭 示的類型之一微型電源產生器(microgenerator )供電的一 機電手錶之工作。 圖式簡單說明 若參照前文中對一實施例之說明,並配合各附圖,將 可易於了解本.發明,這些附圖有: 圖1示出先前技術所習知的由一供應電壓 VDD - Vss 供電的一簡單放大級; 圖2示出用來描述圖1所示放大級的隨著施加到該 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇X29*7公釐) (請先聞讀背面之注意事項再填寫本頁) -21 - 1278987 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(1务 104 :高電位供應端 105 :低電位供應端 201 :電位差 VDD - Vss 202,50 1,5 02, 503 ··部分 203 :最後部分 300 :電晶體 301 :基材 3 02 :絕緣層 3 0 3 :矽層 3 04 :溝槽 305.7 12,724 :源極 3 06,7 1 3,725 :汲極 3 07 :氧化物層 308,704,711, 7 1 7,723 :閘極 600,700 :電子系統 607 :輸出級 7 〇 1 :主輸入 702.7 1 5 :第一端 703.7 1 6 :第二端 705 :極化裝置 706.709.7 1 8, 721 :輸出 (請先閱讀背面之注意事項再填寫本頁) .裝. 訂 私紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) - 23- 1278987 A7 B7 五、發明説明(2办 707.719 :第一輸入 708.720 :放大級 710,722 ··第二輸入 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
Claims (1)
1278987 A8 B8 C8 D8 (更)正替換頁 六、申請專利範圍 i 附件4A ·· 第9 1 1 34635號專利申請案 中文申請專利範圍替挺本 民國95年12月25日修正 1 · 一種電子系統,該電子系統包含具有若干半導體組 件之至少一第一電子裝置D1、至少一輸入端、一輸出端、 造成一高電位 VDD之一高電位供應端、以及造成一低電 位Vss之一低電位供應端,該高電位供應端及該低電位供 應端界定了一供應電壓VDD - Vss,其中該電子裝置D1 具有一係爲該供應電壓的一函數之轉移函數H1,該轉移函 數Η 1的圖形表示法包含三個連續的範圍,第一範圍的範 圍係自VDD - Vss的較低値至被稱爲該等半導體組件的臨 界値的一値 V τ,且該範圍對應於一高且大致恆定的 H! 之一値 hi,第二範圍的範圍係自 VT至一値 VC2,且該 範圍對應於Η 1中斜率的突然降低,以及第三範圍係延伸 到 VC2之外,且係對應於一低且大致恆定的hi之一値 h2 〇 2. —種電子系統,該電子系統包含具有若干半導體組 件之至少一第一電子裝置D1,各半導體組件包含至少一輸 入端、一輸出端、造成一高電位 VDD之一高電位供應端 、以及造成一低電位 Vss之一低電位供應端,該高電位供 應端及該低電位供應端界定了一供應電壓 VDD- Vss,該輸 出端至少可被連接到具有若干半導體組件的一第二電子裝 置D2,亦係將電壓 VDD - Vss施加到該等半導體組件, 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) (請先聞背背面之注意Ϋ項再填窝本頁) 訂· 經濟部智慧財產局員工消費合作社印製 1278987 A8 B8 C8 D8 六、申請專利範圍 2 且該等半導體組件具有一係爲該供應電壓的一函數之轉移 函數 H2,該轉移函數 H2的圖形表示法包含三個連續的 範圍,第一範圍的範圍係自 VDD - Vss的較低値至被稱爲 該等半導體組件的臨界電壓的一値 Vt,且該第一範圍對應 於一低且大致恆定的 H2値,第二範圍的範圍係自 VT至 一値 VC1,且該範圍對應於H2中斜率的突然增加,以及 第三範圍係延伸到 VC1之外,且係對應於一高且大致恆定 的 H2値,其中該第一電子裝置 D1具有一隨著供應電 壓 VDD - Vss的變化而變的一轉移函數 H1,因而該電子 系統具有一隨著供應電壓 Vdd- Vss的變化而變的一轉移 函數 H3,以便自低於 VC1的一供應電壓 VC3値開始大 致保持恆定。 3 .如申請專利範圍第1或 2項之電子系統,其中 該第一裝置 D1包含一電容型分壓級,該分壓級一方面係 連接到該等兩個供應電壓端中之一第一供應電壓端,且該 分壓級另一方面係連接到該輸入端,且其中該分壓級包含 至少一個具有可變電容値之電容元件。 4.如申請專利範圍第 3項之電子系統,其中具有可 變電容値之該電容元件是一電晶體,該電晶體包含一閘極 ,該閘極尤其係連接到該第一電子裝置D 1的該輸出端, 且該電晶體包含一源極及一汲極,該源極及該汲極係相互 連接,且係連接到該第一供應電壓端。 5 .如申請專利範圍第 4項之電子系統,其中係以絕 緣層上覆矽(SOI )技術製造該電晶體。 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) —II (請先《·«背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -2- A8 B8 C8 D8 1278987 ~、申請專利範圍 3 6. 如申請專利範圍第5項之電子系統,其中該第一 裝置 D1亦包含使該電晶體極化之裝置,該極化裝置一方 面係連接到該等兩個供應電壓端中之第二供應電壓端,且 該極化裝置另一方面係連接到該電晶體的閘極。 7. 如申請專利範圍第 2項之電子系統,其中該第一 裝置 D1包含至少一電容型分壓級,該分壓級一方面係連 接到該等兩個供應電壓端中之一第一供應電壓端,且該分 壓級另一方面係連接到該輸入端,其中該分壓級包含以 SOI技術製造的至少一個電晶體,該電晶體包含一閘極, 該閘極尤其係連接到該第一電子裝置D1之該輸出端,且 該電晶體包含一源極及一汲極,該源極及該汲極係相互連 接,且係連接到該第一供應電壓端,其中該第一裝置 D1 亦包含該電晶體之極化裝置,該極化裝置一方面係連接到 該等兩個供應電壓端中之第二供應電壓端,且該極化裝置 另一方面係連接到該電晶體的閘極,且其中該第二電子裝 置D2包含自其中包括具有半導體組件的放大器及振盪器 的一組電子電路中選出的至少一個電子電路。 8. 如申請專利範圍第 7項之電子系統,其中該電晶 體是 N型的電晶體,且其中該電晶體的源極及汲極係連 接到該低電位供應端。 9. 如申請專利範圍第7項之電子系統,其中該電晶 體是P型的電晶體,且其中該電晶體的源極及汲極係連接 到該尚電位供應端。 1 〇.如申請專利範圍第6項之電子系統,其中該第一 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) ί ! — — (請先閲,背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -3- 1278987 A8 B8 C8 D8 A、申請專利範圍 4 裝置D1進一步包含一第二輸出端及一第二電容型分壓級 ,該分壓級一方面係連接到該等兩個供應電壓端中之第二 供應電壓端,且該分壓級另一方面係連接到該輸入端,其 中該第二分壓級包含其摻雜劑的類型不同於該第一級的電 晶體的摻雜劑之至少一個第二 SOI型電晶體,該電晶體 包含一閘極,該閘極尤其係連接到該第二輸出端,且該電 晶體包含一源極及一汲極,該源極及該汲極係相互連接, 且係連接到該第二供應電壓端,且其中該第一裝置D 1亦 包含該第二電晶體之極化裝置,該極化裝置一方面係連接 到該等兩個供應電壓端中之第一供應電壓端,且該極化裝 置另一方面係連接到該第二電晶體的閘極。 1 1 .如申請專利範圍第 1 0項之電子系統,其中該第 一分壓級的該電晶體是 N型的電晶體,該電晶體的源極 及汲極係連接到該低電位供應端,且該電晶體的極化裝置 尤其係連接到該高電位供應端,而該第二分壓級的該電晶 體是P型的電晶體,該電晶體的源極及汲極係連接到該高 電位供應端,且該電晶體的極化裝置係連接到該低電位供 應端,且其中該第一分壓級的該電晶體之該極化裝置尤其 包含一電流源及一 P型電晶體,該P型電晶體之閘極及 源極係相互連接,且係同時連接到該電流源的一第一端、 及該高電位供應端,而該電流源的第二端係連接到該低電 位供應端,且其中該第二分壓級的該電晶體之該極化裝置 尤其包含一電流源及一 N型電晶體,該 N型電晶體之 閘極及汲極係相互連接,且係同時連接到該電流源的一第 本紙張尺度適用中國國家標準(CNS ) A4規格(210Χ297公釐) — I !il_ (請先聞·«背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -4- 1278987 A8 B8 C8 D8_ __ 六、申請專利範圍 5 一端、及該低電位供應端,而該電流源的第二端係連接到 該阔電位供應端。 12.如申請專利範圍第 10項之電子系統,進一步包 含一輸出級,該輸出級包含兩個輸入端及一個輸出端,該 等兩個輸入端係分別連接到該第一電子裝置 D1的該等兩 個輸出端,以便將一對應於該第一電子裝置 D 1的該等兩 個各別端所傳送的信號之重新結合的信號傳送到該輸出級 的該輸出端。 1 3 .如申請專利範圍第 1 1項之電子系統,進一步包 含一輸出級,該輸出級包含兩個輸入端及一個輸出端,該 等兩個輸入端係分別連接到該第一電子裝置 D1的該等兩 個輸出端,以便將一對應於該第一電子裝置 D 1的該等兩 個各別端所傳送的信號之重新結合的信號傳送到該輸出級 的該輸出端。 14.如申請專利範圍第 7項之電子系統,其中該第一 裝置 D1進一步包含一第二輸出端及一第二電容型分壓級 ,該分壓級一方面係連接到該等兩個供應電壓端中之第二 供應電壓端,且該分壓級另一方面係連接到該輸入端,其 中該第二分壓級包含其摻雜劑的類型不同於該第一級的電 晶體的摻雜劑之至少一個第二 SOI型電晶體,該電晶體 包含一閘極,該閘極尤其係連接到該第二輸出端,且該電 晶體包含一源極及一汲極,該源極及該汲極係相互連接, 且係連接到該第二供應電壓端,且其中該第二裝置 D2亦 包含該第二電晶體之極化裝置,該極化裝置一方面係連接 本紙張尺度適用中國國家楯準(CNS ) A4規格(210X297公釐) — I — — — (請先聞部背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -5- 1278987 as B8 C8 _ _D8_. 六、申請專利範圍 6 -----1^! (請先閲讚背面之注意事項再填寫本頁} 到該等兩個供應電壓端中之第一供應電壓端,且該極化裝 置另一方面係連接到該第二電晶體的閘極,其中該第二裝 置D2的該電子電路尤其包含一輸入端及一輸出端,該輸 入端係連接到該第一裝置D1的該等兩個輸出端之一第一 輸出端。 15. 如申請專利範圍第I4項之電子系統,進一步包 含一第三電子裝置 D3,該第三電子裝置 D3尤其包含自 其中包括放大器及振盪器的一組電子電路中選出的一電子 電路,該電子電路包含一輸入端及一輸出端,該輸入端係 連接到該第一電子裝置D1的該等兩個輸出端中之第二輸 出端。 16. 如申請專利範圍第 15項之電子系統,進一步包 含一輸出級,該輸出級尤其包含兩個輸入端及一輸出端, IP-· 該等輸入端係分別連接到該第一裝置D1的未使用之輸出 端、及該第二裝置D2的輸出端,或者分別連接到該第二 及第三裝置 D2及 D3之輸出端,該輸出級執行由該等 兩個輸出端所分別傳送的信號之重新結合。 經濟部智慧財產局員工消費合作社印製 17. 如申請專利範圍第 16項之電子系統,其中該輸 出級包含至少兩個電晶體,該等電晶體的閘極係分別連接 到該輸出級的該等輸入端,該等電晶體的源極係分別連接 到該系統的該等供應電壓端,且該等電晶體的汲極係連接 到該輸出級的該輸出端。 18. —種電容分壓電路,該分壓電路一方面係連接到 一輸入端,另一方面係連接到提供一第一基準電位的一端 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -6- 1278987 as B8 C8 _ D8 六、申請專利範圍 Ί ,該電路包含一輸出端,其中該電路包含一 SOI型電晶 體,§亥電晶體包含一聞極,該閘極尤其係連接到該電路的 該輸出端,該電路又包含一源極及一汲極,該等源極及汲 極係相互連接,且係連接到提供該第一基準電位的該端, 且其中該電路進一步包含該電晶體的極化裝置,該極化裝 置一方面係連接到該電晶體的該閘極,該極化裝置另一方 面係連接到提供一第二基準電位的一端。 19. 如申請專利範圍第18項之分壓電路,其中該電 晶體是 N型之電晶體,其中提供一第一基準電位的該端 是一低電位供應端,其中提供一第二基準電位的該端是一 高電位供應端,且其中該電晶體的該極化裝置尤其包含一 電流源及一 P型電晶體,該P型電晶體的源極及閘極係 相互連接,且係連接到該電流源。 20. 如申請專利範圍第 18項之分壓電路,其中該電 晶體是P型之電晶體,其中提供一第一基準電位的該端是 一高電位供應端,其中提供一第二基準電位的該端是一低 電位供應端,且其中該電晶體的該極化裝置尤其包含一電 流源及一 N型電晶體,該 N型電晶體的汲極及閘極係 相互連接,且係連接到該電流源。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公嫠) ----— (請先閱脅背面之注意事項再填寫本頁) 訂 f 經濟部智慧財產局員工消費合作社印製
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CH22092001 | 2001-12-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200301962A TW200301962A (en) | 2003-07-16 |
TWI278987B true TWI278987B (en) | 2007-04-11 |
Family
ID=4568009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW091134635A TWI278987B (en) | 2001-12-04 | 2002-11-28 | Complementary electronic system for lowering electric power consumption |
Country Status (3)
Country | Link |
---|---|
US (1) | US6867633B2 (zh) |
JP (1) | JP4316865B2 (zh) |
TW (1) | TWI278987B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7061308B2 (en) * | 2003-10-01 | 2006-06-13 | International Business Machines Corporation | Voltage divider for integrated circuits |
US20060017948A1 (en) * | 2004-07-22 | 2006-01-26 | Sharp Laboratories Of America, Inc. | Open source printer driver |
JP2006086477A (ja) * | 2004-09-17 | 2006-03-30 | Fujitsu Ltd | 半導体装置 |
BRPI0700844A (pt) * | 2007-03-20 | 2008-11-04 | Whirlpool Sa | sistema de controle de um compressor acionado por um motor elétrico, conjunto de motor elétrico de indução e controle eletrÈnico, arranjo para motor-compressores e método de controle de um motor elétrico |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CH597636B5 (zh) * | 1972-11-21 | 1978-04-14 | Ebauches Sa | |
US3816811A (en) * | 1973-01-12 | 1974-06-11 | R Cmelik | Fluid mixture analyzer using a capacitive probe and voltage divider |
US3887881A (en) * | 1974-01-24 | 1975-06-03 | American Micro Syst | Low voltage CMOS amplifier |
CH450474A4 (zh) * | 1974-04-01 | 1976-02-27 | ||
SE379461B (zh) * | 1974-07-26 | 1975-10-06 | Ericsson Telefon Ab L M | |
IT1239643B (it) | 1990-02-22 | 1993-11-11 | Sgs Thomson Microelectronics | Amplificatore audio ad alta efficienza per uso in alta fedelta' |
US5796296A (en) * | 1996-10-07 | 1998-08-18 | Texas Instruments Incorporated | Combined resistance-capacitance ladder voltage divider circuit |
DE19713916B4 (de) * | 1997-04-04 | 2014-08-28 | Abb Schweiz Ag | Kapazitiver Spannungswandler für eine metallgekapselte, gasisolierte Hochspannungsanlage |
US6040744A (en) * | 1997-07-10 | 2000-03-21 | Citizen Watch Co., Ltd. | Temperature-compensated crystal oscillator |
US6172378B1 (en) * | 1999-05-03 | 2001-01-09 | Silicon Wave, Inc. | Integrated circuit varactor having a wide capacitance range |
US6518814B1 (en) * | 1999-12-28 | 2003-02-11 | Koninklijke Philips Electronics N.V. | High-voltage capacitor voltage divider circuit having a high-voltage silicon-on-insulation (SOI) capacitor |
US6515903B1 (en) * | 2002-01-16 | 2003-02-04 | Advanced Micro Devices, Inc. | Negative pump regulator using MOS capacitor |
-
2002
- 2002-11-28 TW TW091134635A patent/TWI278987B/zh not_active IP Right Cessation
- 2002-12-03 US US10/308,108 patent/US6867633B2/en not_active Expired - Lifetime
- 2002-12-04 JP JP2002352134A patent/JP4316865B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
TW200301962A (en) | 2003-07-16 |
JP2003209442A (ja) | 2003-07-25 |
US20030102853A1 (en) | 2003-06-05 |
US6867633B2 (en) | 2005-03-15 |
JP4316865B2 (ja) | 2009-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI460996B (zh) | 具有寬電壓和溫度範圍的振幅控制石英振盪器 | |
US6836148B2 (en) | Versatile high voltage outputs using low voltage transistors | |
JP4361500B2 (ja) | 電圧制御型発振器 | |
CN110663181A (zh) | 瞬态稳定的绝缘体上硅场效应晶体管 | |
KR101185425B1 (ko) | 박막 트랜지스터에서의 임계 전압 조정 방법 및 장치 | |
US10054974B1 (en) | Current mirror devices using cascode with back-gate bias | |
US20130076400A1 (en) | Comparator circuit | |
US6320473B1 (en) | Integrated oscillator circuit apparatus with capacitive coupling for reducing start-up voltage | |
TW449961B (en) | Active operation-point adjustment for a power amplifier | |
TWI278987B (en) | Complementary electronic system for lowering electric power consumption | |
KR100278608B1 (ko) | 문턱전압 보상회로 | |
EP0398331B1 (en) | Oscillator circuit incorporated in a semiconductor circuit | |
US6630717B2 (en) | CMOS semiconductor circuit with reverse bias applied for reduced power consumption | |
US20100289563A1 (en) | Method and Mechanism to Reduce Current Variation in a Current Reference Branch Circuit | |
US20150280716A1 (en) | Buffer circuit with reduced static leakage through controlled body biasing in fdsoi technology | |
US7106139B2 (en) | Amplification circuit and oscillation circuit including inverter circuits having a same threshold voltage | |
US20190393846A1 (en) | Common gate amplifier with high isolation from output to input | |
US20070085576A1 (en) | Output driver circuit with multiple gate devices | |
TW296505B (zh) | ||
US5164616A (en) | Integrated sample and hold circuit with feedback circuit to increase storage time | |
US6087896A (en) | Compensation technique using MOS capacitance | |
JP4137510B2 (ja) | 差動増幅回路を有する半導体装置 | |
JPH10270956A (ja) | オペアンプ位相補償回路およびそれを用いたオペアンプ | |
TW382800B (en) | Semiconductor memory device having a plurality of power voltages | |
TW559858B (en) | Power supply standby circuit of low threshold MOS transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MK4A | Expiration of patent term of an invention patent |