TWI258210B - Method for wafer level package of sensor chip - Google Patents

Description

1258210 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種晶片封裝方法，特別是有關於一種 感測晶片的晶圓級封裝方法。 【先前技術】

當積體電路(Integrated Circuit，1C)晶片被設計製造出 來之後，一般來說還必須經過封裝的步驟。封裝之目的是 為了完成積體電路晶片和其他必要之電路零件間的組合， 以達到（1)傳輸電源；（2)傳遞電路訊號；（3)提供散熱途徑； 及(4)承載並保護積體電路晶片等功能。 、心著電子產品的個人化，單晶片時代的來臨，以及可 攜式數位影音產品的興起，為滿足微電子系餘、薄、短、 =新、迷、價廉及環料需求，使得縣技術的發展多 =目前已進衫^尺度的峨ChlpSealePackage, 傳統積體電路晶片的封穿赞 腳 將曰叙在^線木上，以銀膠使其黏著固定，再 以芦由導以極細的金線連接到導線架上之内引 製程密封，以防止外㈣气^亚再經由膜封膠陶_) 刷電路板上，碰枝频紐“黏著於印 完整的積體電路林、π，、成型及去織，即可製成 Β 疋 件。H此’傳統的積體電路晶片封裝 5 1258210 以單顆晶粒進行封裝，而晶圓級的封裝（Wafer-Level Package，WLP)製程則完全不同於傳統的方式，其係將整 片晶圓直接進行封裝，然後再將已封裝完成之晶圓切割成 單顆晶片，以此種晶圓級封裝製程封裝後的晶片尺寸幾乎 和原有晶粒的大小相同。 光電衫像感測為（例如’電荷輕合元件(Charge Coupled Device，CCD)、互補性氧化金屬半導體（Complementary

Metal-Oxide Semiconductor，CMOS))之感測晶片主要著重 在接收電磁輻射的訊號。一般而言，其晶片表面上具有一 用以接收電磁輻射之主動區(ActiveArea)，以及一圍繞於主 動區周圍的電性接腳(例如，銲墊(pad))。當有外來的電磁 輻射抵達此主動區時，該晶片便會將電磁輻射的光訊號轉 變為電訊號，並由銲墊傳出。 上述習知的感測晶片之封裝設計，大多是以打線(Wire Bonding)的方式來做電性連接，然後將晶片以玻璃及結構 物（支承)封裝在其内部，以達到保護及透光的 目的。但由 於此種❹彳晶#在其封裝過程巾必須在料度很高(class 100)的無塵室内進行，因此設備要求及成本較高。此外， 因其封裝結構物佔有—定的體積，因此使得經封裝後之晶 片的封裝結構尺寸無法有效的減小。為此，美國專利第 US=，396，Q43號中，揭露了一種藉由覆晶接合㈣pCh⑻的 封衣方式’其係直接以麵作絲板及透光層，藉以有效 縮減封裝結構的厚度，以及克服覆晶接合法巾晶片透光方 向受限的問題。但其#仍有封裝後的面積較大，以及晶片 6 1258210 需要個別封裝等缺點。 美國專利第US6,528,857號中，揭露了 一種具有晶片 尺寸大小之凸塊(Bump)封裝結構。該封裝結構包含一影像 感測晶片，其上表面上設有一主動區及位於該主動區周圍 之銲墊、一窗口（Wmdow)，其藉由一窗口支承支撐於感測 區上、一步升環（Step Up Ring (Multi-layer Laminated

Structure)) ’其形成於影像感測晶片的上表面上，且位於感 測區及銲墊之間的區域、一導電線路(外引線)形成於此步 升環上，藉由打線連接至位於影像感測晶片上表面上之銲 墊。藉此，訊號便可經由影像感測晶片上之銲墊、打線、 外引線，傳遞至錫球(SolderBall)。除了打線外，該專利中 亦才曰出了使用覆晶接合的方式，利用凸塊連結步升環下方 之内引線與晶片之銲塾，使得訊號可經由晶片上之銲墊、 凸塊、内引線、孔、外引線至鍚球，最後再利用表面接合 技術(Surface Mount Technology，SMT)將訊號傳至印刷電 路板(PCB)上。藉此，即可使其封裝後之尺寸大致相等於讀 影像感測晶片原有的大小。該專利中所指出之製程係適用 於封裝的批次處理，其可用於同時製造一整批陣列的封事 結構，於晶圓上完成植錫球(Ball Attachment)後再做切巧 (Dicing)。但其仍具有體積較厚、製程複雜及凸塊電極易因 應力造成斷損等缺點。 另外，於美國專利第US6,646,289號中，則揭露了〜 種類似三明治的玻璃夾層晶圓級封裝結構，其係將晶圓正 面與絕緣覆蓋板(玻璃'板)接合後，然後從晶圓背面予以听 1258210 磨，磨薄後之sa圓再以習知钮刻製程處理，以形成一個個 分離的單一晶元(Die)。接著，再以接合劑將第二絕緣封裝 層（玻璃板)接合於該晶圓的背面，以將晶元封裝於兩絕緣 層中。之後，使用特殊的切割工具，於兩相鄰晶元間自第 二絕緣封裝層上切割形成一 V型溝槽，深度恰好至使位於 晶圓上的銲墊邊緣得以露出。再於V型溝槽中形成一金屬 導電層，使銲墊得以電性連接(T-c〇ntact)延伸至第二絕緣封 裝層上，作重分布(Redistribud〇n)與植錫球，最後將每個晶 元進一步切割開以完成晶片的封裝結構。美國專利第 腸，6紙289號中所揭露的封裝方法為一典型之晶圓級封 裝方式’ ^而其仍具有成本較冑(财法紐用兩層玻璃且 須藉由特殊切割工具來執行）、精密切割不易、誤差大、錯 誤率高、糊過程容易污染，以及凸塊電極易因應力糾 斷損箄缺It。

【發明内容】 本發明之目的即在於提 ，藉以進行大量生產並 為解決前述習知技術之缺點， 供一種感測晶片之晶圓級封裝方法 降低晶片封裝成本。 根據本發騎指出之晶圓級封裝方法其步驟包含： ⑻提供-晶圓，其中該晶圓包含有複數個晶元區 域，且於該晶圓的第一表面上每個該晶元區域内 分別包含-主動區及—位於該主動區周圍的銲 執： 、 8 1258210 (b) 接合一透光保護層於該晶圓的該第一表面上； (c) 形成一應力緩衝層於該晶圓的該第二表面上； (d) 於兩該晶元區域間的一預設位置上，藉由蝕刻或 雷射鑽孔形成一通孔貫穿該應力緩衝層與該晶 圓’以露出該銲墊或預設於兩該相鄰銲墊間之導 線；以及 (e) 形成複數個凸塊電極於該應力緩衝層上，藉由該 通孔電性連接至該銲墊。 根據本發明所指出之通孔可藉由濕蝕刻（例如，化學蝕 刻）或乾钱刻（例如，反應離子蝕刻（Reactive

Ion Etching, RIE)、電感|馬合電漿離子I虫刻（inductively Coupled Plasma Reactive Ion Etching，ICP))或雷射鑽孔獲得，根據本發明所 指出之方法因無需使用US6,646,289號專利中所指出的高 精密度切割工具，因此較該方法更為簡單方便且精準，並 可有效降低製造成本，此外尚可避免US6,646,289號專利 中於切割過程所造成之污染。 本發明將藉由以下更詳細的解說，進一步說明本發明 的貫施方式。 應理解的是，下述實施方式係用以闡明本發明，並非 用以限定本發明之範圍，任何熟習此技藝者，在不脫離本 發明之精神和範圍内，當可做些許更動與潤飾，因此本發 明之保護範圍當視後附之申請專利範圍所界定者為準。 【實施方式】 9 1258210 參閲第一圖及弟 圃，很據本發明所指出一 晶片的晶圓級封裝方法，首先將一包含有 一種感測 H)的晶圓·，於其第-表面102上藉由H固晶元區域 々曰屯黏合劑J 8拔人

的至少-表面上接合-分色鏡(DiehlOie)、光柵或光波過遽 層，而達到師遙特殊波長電磁波之效果。 可應用於本發明中的黏合劑，在此可舉出的例子包含 環氧樹酯(Epoxy)，但並不僅限於此。作為本發明之較佳實 軛例，该透光保護層16與黏合劑18係為輻射可穿透的。 本發明中該透光保護層16於製程一開始時，即覆蓋於 晶圓100的第一表面102上予以保護，故於後續的製程中 不需要嚴苛之無塵環境要求，且若晶圓需重工(ReW〇rk) -透光保護層16,其中該晶圓第—表面ι〇2上的每^固 該晶疋區域=，分別包含有—主動區12及—位於主動 區η周圍的料Μ。其中，該銲塾！4係作為電性連接用， 以使該主祕12得以經由該銲墊14電性連接至晶元 Κ)的外部。該晶圓100的第一表面1〇2係指晶圓⑽上星 有主動區12關面。可應用於本發明巾作為透光保護層 16的材質包含玻璃、石英、藍寶石(S—)或其他習知適 當的輪射可穿透之絕緣材料，於本發日种並無特別的限 制’但較佳為玻璃。當作為光譜濾波器時，此透光保護層 16亦可被著色或染色。另_方面，亦可於透光保護層π 裝配時，該透光保護層16亦可提供完整之保護，不致使主 動區12受到污染。 另如第二圖所示，作為本發明之另一實施例，可於晶 1258210 圓1θ〇〇接合透光保護層16前，先於兩相鄰晶元區域1〇中 的杯墊14間預設—導線22，然後以透光之黏合劑接合 1光保4層16。其中，該導線22可藉由習知任何可用 、電之物貝所組成’只要是可使該銲墊Μ向晶元區域 ⑺外4做電性連接者，均可被應用於本發 有特別的限制。 ^本發明在此即以含有導線22設計的封裝結構作為一 κ ,例(如圖十六⑷）’用以說明本發明感測晶片之晶圓級 封裝方法的後續製程。錢第三圖至軒五圖，為本發明 晶圓級封裝方法的製程之連續動作實施示意圖。如前所 述L於晶圓100與透光保護層16完成接合後，為使所製得 之晶片有較薄的厚度，可將晶圓100的第二表面104(相對 於第-表面1G2的另-側面)予以研磨至較薄之厚度，例如 100微米。接著，於晶圓1〇〇的第二表面1〇4上形成一第 一應力緩衝層24，然後利用黃光製程之光阻26於第一應 力緩衝f 24上，兩相鄰晶元區域1〇間，定義出通孔2〇 的預定實施位置，如第四圖所示。其中，於第二表面刚 上形成第一應力緩衝層24的方法，可藉由例如習知之旋轉 塗佈(Spin Coating)法來實施。作為上述第一應力緩衝層的 物質’只要是可於晶片組裝時用以減緩晶片與基板⑼二， 有機基板)之間因熱膨脹係數差異所產生之應力，皆可被應 用於本發明中，於本發明中並沒有特別的限制。在此可舉 出的例子’包含聚亞醯胺（P〇lyimide，PI)、笨并環丁院 (Benzocydobutane，BtB)、矽膠或其他可塗佈的高分子材 1258210 料等，但並不僅限於此。於設置完光阻2 M吏，接著以 方式於預設位置上形成—通孔2Q貫穿第—應力緩衝層^ 與晶圓100，以使銲塾Μ或位於相鄰兩銲塾14間的曰 22得以露出’如第五圖所示。在此，根據本發明所指出: 通孔20可藉由濕韻刻或乾姓刻來達成。其中，做為本 濕钱刻關子’包含化學侧，但並不舰於此。做^本 發明乾侧的例子’包含反麟子侧(RIE)及電感輕人带 漿料㈣（ra>)，但並不舰於此。於本發日种通孔= 除可藉由濕_或乾_來達成外，熟f本發明技術領域 者可藉由參考本發明說㈣巾之記載，以其他習知的方式 來達成’可舉出關子包含雷_孔，但並不僅限於此。 接著，於通孔20内壁上形成一絕緣層（未顯示）。之後 移除光阻26 ’濺鑛-第一導電物質28(例如，鈦或銅），如 第六圖所示。然後再以光阻26定義出線路的預定實施位 置’之後电錄第二導電物質3〇(例如，銅)並將通孔2〇填平， 用以增加導電物質厚度並佈線，如第七圖所示。接著如第 =圖所示，移除光阻26及多餘的第一導電物f 28，以於 第一應力緩衝層24上形成預設線路。接著，再於第一廡力 緩衝層24上形成m緩衝層32,並覆蓋先前㈣ =導電物質30於第-應力緩衝層24上所形成之線路，如 第九圖所示。於第一應力缓衝層24上形成第二應力緩衝層 32的方法，可藉由例如習知之旋轉塗佈(SpinC〇atin幻法來 實施。作為上述第二應力缓衝層的物質，只要是可於晶片 組裝時用，緩晶❻基板(例如，有機基板)之間^膨 1258210 祕數差f所產生之應力，皆可被應用於本發明中，於本 西在月ο 1 · · 1 ^ 包含聚亞 月女（Polyimide，PI)、絮并读 τ a 本开壞丁烷（Benzocyclobutane， BCB)、矽膠或其他可塗佑 土佈的同分子材料等，但並不僅限於 此0 以光阻26定義出凸塊底層金屬層（Under Bump Metallurgy，、UBM)34的預定實施位置，並㈣第二應力緩

衝層32 — 以使作為線路的第二導電物質μ得以露出，如 第十圖射。之後，移除光阻％於預定實紐置上形成凸 塊底層至屬層34 ’如第十_圖所示。該凸塊底層金屬層科 係與作為線路的第二導電物質3〇電性連接。 熟習本發明技術領域之技藝者，根據本發明之說明亦 可了解柄a月之導電物質在此並沒有特別的限制，只要 疋可用以提供電性連接g卩可，做為本發明實施方式的例 子^含麵(Sputter)、電錢(Electr〇plate)、蒸卿叫 及無電鑛(Electroless plate)等，但並不僅限於此。此外，做 為本發明導電物質材料的例子，包含鈦、銅、鉻、金、鋁、 鎳、釩及銀等，但並不僅限於此。 接著，如第十二至十四圖所示，再以光阻26定義出錫 錯凸塊(Solder Bump)36的預定實施位置。之後，於凸塊底 層金屬層34上形成錫鉛凸塊36。最後，移除光阻％，然 後回銲(Reflow)。做為本發明錫鉛凸塊之一實施例，包含 高溫錫鉛合金、低溫錫鉛合金或無鉛錫球，但並不僅限於 此。此外，於凸塊底層金屬層34上形成錫鉛凸塊36的方式 1258210 電鍍及印刷等，於本發明中亦無任

元區域五圖所示’將晶圓100切割成個別的晶 法所4，Γ可完成晶片之封裝。根據本發明所指出之方 後，晶片封裝結構，正面於接受電磁輻射38的照射 子；曰曰片中的主動區12會將此電磁輻射38轉變為電 經由銲墊14、連接銲墊14的導線22、通孔2〇、 ρ導電物f28和第二導電物㈣及錫錯凸 旅 遞至連結於晶片背面的印刷電路板40上。由於本 月日日片月面a又有錫鉛凸塊36，故可方便於 刷電路板40。 1 在此，進一步說明本發明通孔20其形成位置之幾種型

(植錫球），包含蒸鑛 何特別的限制。 參閱第十六(a)圖，為本發明通孔2〇實施時的一實施 例在此自晶圓1〇〇第二表面1〇4蝕刻形成之通孔2〇係位 於！干墊14正下方的位置上，通孔2()的面積區域係可大於 或小於該銲墊14，以露出鮮墊14 ;在此則、於該銲墊14 為例此日^位於晶片背面的錫錯凸塊36即可經由通孔20 與銲墊14電性連接。 芩閱第十六(b)圖，為本發明通孔2〇實施時的另一實 施例，在此自晶圓100第二表面1〇4蝕刻之通孔2〇，係位 於|干墊14之周圍，以使部分之銲墊14得以露出。藉此， 位於晶片背面的錫錯凸塊36即可經由通孔2〇與銲墊14 電性連接。 ' 1258210 ^參閱第十六(c)圖，為本發明通孔20實施時的又一實 軛例，在此自晶圓100第二表面1〇4蝕刻之通孔2〇，係位 2相鄰兩晶以域Π)之銲墊14間，並使兩相鄰輝塾14 抬有部份或全部得以露出。藉此，位於晶片背面的錫錯凸 鬼36即可經由通孔20與銲墊14電性連接。 〃參閱第十六⑷圖，為本發明通孔20實施時的再 自晶圓100第二表面104钱刻之通孔20,係位 日日元_ H)的銲塾14之間，但並不使辉塾Μ 路，而疋使位於兩相鄰銲墊14間之導線22露出。蕤 ::晶;—凸塊亀由通孔2。二 装:製22 t接至銲墊14。本發明前述後續封 P疋以此種貫施例用以說明。 另外’由於根據本發明所指 她具有-應力緩衝層，因此可二 緩晶片與基板(例如，有機美杯、…曰曰片、，且病有效減 產生 有機基板)之間因熱膨脹係數差異所 作用。〜錢晶片與基板間可維持電性連接發揮應有 >本發明方法中通孔係藉由飯刻方式 订，本發明之晶圓級封裳方法不 ^t二 的製具（Tooling)，妗 、、先封衣而要許夕繁複 (Mask)，以形成所^、甬孔不同的產品設計不同的光罩 由調控_或雷射_::::制开果可藉 特殊工具執行者為古 文，、良率可頭者較以 法無須使用特殊易實施。此外，由於本發明方 具東執行’故可降低晶片封裝的製造成 1258210 本本电明之感測晶片的晶圓級封裝方法，具有防止粒子 污=、增進組裝便利性及解決晶片於直接黏著至印別電路 板時的應力問題等優點。 譜如上所述，由於本發明晶片封裝方法，包含有透光保 ㈢應力_層及觀之設計，故本發明㈣有效避免 術所遭遇之問題。亦即’藉由使用本發明之晶圓級 造裝配1可以防止粒子㈣、增進組裝便糖、降低製 接二=:力圓::裝结構之可靠度及解決晶片直

16 !25821〇 【圖式簡單說明】 •圖為根據本發明所指出之感測晶片的封 、 之晶圓與晶元區域示意圖； '"方法 圖為根據本發明所指出之感測晶片的封壯 之晶圓與透光保護層接合的示意圖；衣方法 圖至第十五目為根據本發明所指出之感列 — 的封裝方法之連續動作實施示意圖； 第十”⑷圖為根據本發明 方法之通孔的-實施方式示㈡:曰片的封裝 第十六帽輕縣糾 方法之通孔的另一實施方式的封裝 第十六⑷方圖法;=Γ所指出之感測晶片的封裝 方法之通孔的再一實施方式示意圖。衣 第 第 第 【主要元件符號說明】 100晶圓 102第一表面 104第二表面 10 晶凡區域 12 主動區 14 銲墊 16 透光保護層 1258210 18 黏合劑 20 通孔 22 導線 24 第一應力緩衝層 26 光阻 28 第一導電物質 30 第二導電物質 32 第二應力緩衝層 34 凸塊底層金屬層（UBM) 36 錫錯凸塊 38 電磁輻射 40 印刷電路板

Claims (1)

1258210 、申請專利範圍·· 丨.7種，測晶片之晶圓級封裝方法，其步驟包含： )提供-晶圓’其中該晶圓包含有複數個晶元區域，且 料晶圓的第—表面上每個該晶元區域内分別包含 主動區及—位於該主動區周圍的銲墊； ⑻接合-透光保護層於該晶圓的該第—表面上； (〇形成-應力緩衝層於該晶圓的該第二表面上； ⑻於兩該晶元區域__預設位置上，藉由侧形成一 通孔貫穿該應力緩衝層與該晶圓，以露出該鲜塾；以 及 (e)形成複數個凸塊電極於該應力緩衝層上，藉由該通孔 電性連接至該銲墊。 2·如申凊專利範圍第}項所述之晶圓級封裝方法，其中該蝕 刻係為濕蝕刻。 3·如申请專利範圍第2項所述之晶圓級封裝方法，其中該濕 餘刻為化學姓刻。 4·如申4專利fell第1項所述之晶圓級封裝方法，其中該钱 刻係為乾蝕刻。 5·如申請專利範圍第4項所述之晶圓級封裝綠，其中該乾 姓刻為反應離子蝕刻（Reactive Ion Etching，RIE)。 6·如申請專利範圍第4項所述之晶圓級封裝方法，其中該乾 蝕刻為電感耦合電漿離子蝕刻（Inductivdy c〇upled Plasma Reactive Ion Etching，ICP)。 19 透 8·如申請專利範圍第1項所述之晶圓級封裝方法， 光保護層至少一表面上包含有一鐘膜。

1258210 7·如申請專利範圍第1項所述之晶圓級封裝方法，其中▲亥 光保護層係選自玻璃、石英及藍寶石所組成之埃群。^ 其中該逯 9·如申請專利範圍第1項所述之晶圓級封裝方法，其中兮、 光保護層至少一表面上包含有一为色鏡(Dichroic)。 10·如申請專利範圍第1項所述之晶圓級封裝方法，其中兮 透光保護層至少一表面上包含有一光栅。 11·如申請專利範圍第1項所述之晶圓級封裝方法，其中兮 透光保護層至少一表面上包含有一光波過濾層。 12·如申請專利範圍第1項所述之晶圓級封裝方法，其中該 應力緩衝層之組成物係選自I亞胺(pi)、本并環丁貌 (BCB)及石夕膠所組成之族群。 13·如申請專利範圍第1項所述之晶圓級封裝方法，其中該 通孔中進一步包含一導電物質。 14·如申請專利範圍第13項所述之晶圓級封裝方法，其中該 導電物質係選自鈦、銅、鉻、金、鋁、鎳、釩及銀所組 成之族群。 15·如申請專利範圍第13項所述之晶圓級封裝方法，其中該 導電物質係藉由濺鍍(Spu«ei〇方式形成於該通孔中。 16·如申請專利範圍第13項所述之晶圓級封裝方法，其中該 導電物質係藉由電鍍(Electr〇plate)方式形成於該通孔 中〇 1258210 17. 如申請專利範圍第13項所述之晶圓級封裝方法，其中該 導電物質係藉由蒸鍍(Evaporation)方式形成於該通孔 中0 18. 如申請專利範圍第13項所述之晶圓級封裝方法，其中該 導電物質係藉由無電鍵(Electroless plate)方式形成於該 通孔中。 19. 一種感測晶片之晶圓級封裝方法，其步驟包含： ⑴提供一晶圓，其中該晶圓包含有複數個晶元區域，且 於該晶圓的第一表面上每個該晶元區域内分別包含 一主動區及一位於該主動區周圍的銲墊； (ii) 於兩相鄰晶元區域的銲墊間設置一導線 (iii) 接合一透光保護層於該晶圓的該第一表面上； (iv) 形成一應力緩衝層於該晶圓的該第二表面上； (v) 於兩該晶元區域間的一預設位置上，藉由蝕刻形成一 通孔貫穿該應力緩衝層與該晶圓，以露出該導線； 以及 (vi) 形成複數個凸塊電極於該應力缓衝層上，藉由該通孔 與導線電性連接至該銲墊。 20. 如申請專利範圍第19項所述之晶圓級封裝方法，其中該 蚀刻係為濕钱刻。 21. 如申請專利範圍第20項所述之晶圓級封裝方法，其中該 濕蝕刻為化學蝕刻。 22. 如申請專利範圍第19項所述之晶圓級封裝方法，其中該 I虫刻係為乾敍刻。 1258210 23·如申請專利範圍第22項所述之晶圓級封裝方法，其中該 乾蝕刻為反應離子蝕刻（Reactive Ion Etching, RIE)。 24·如申請專利範圍第22項所述之晶圓級封裝方法，其中該 乾姓刻為電感|馬合電漿離子蚀刻（Inductively Coupled Plasma Reactive Ion Etching, ICP)。 25·如申請專利範圍第19項所述之晶圓級封裝方法，其中該 透光保護層係選自玻璃、石英及監賃石所組成之族群。 26·如申請專利範圍第19項所述之晶圓級封裝方法，其中該 透光保護層至少一表面上包含有一鍍膜。 27·如申請專利範圍第19項所述之晶圓級封裝方法，其中該 透光保護層至少一表面上包含有一分色鏡(Dichroic)。 28·如申請專利範圍第19項所述之晶圓級封裝方法，其中該 透光保護層至少一表面上包含有一光柵。 29·如申請專利範圍第19項所述之晶圓級封裝方法，其中該 透光保護層至少一表面上包含有一光波過濾層。 30·如申請專利範圍第19項所述之晶圓級封裝方法，其中該 應力緩衝層之組成物係選自聚亞醯胺(PI)、苯并環丁燒 (BCB)及矽膠所組成之族群。 31·如申請專利範圍第19項所述之晶圓級封裝方法，其中該 通孔中進一步包含一導電物質。 32·如申請專利範圍第31項所述之晶圓級封裝方法，其中該 導電物質係選自鈦、銅、鉻、金、鋁、鎳、釩及銀所組 成之族群。 1258210 • 33.如申請專利範圍第31項所述之晶圓級封裝方法，其中該 導電物質係藉由濺鍍(Sputter)方式形成於該通孔中。 34. 如申請專利範圍第31項所述之晶圓級封裝方法，其中該 導電物質係藉由電鍍(Electroplate)方式形成於該通孔 中。 35. 如申請專利範圍第31項所述之晶圓級封裝方法，其中該 導電物質係藉由蒸鍍(Evaporation)方式形成於該通孔 中0 B 36.如申請專利範圍第31項所述之晶圓級封裝方法，其中該 導電物質係藉由無電鍍(Electroless plate)方式形成於該 通孔中。 37· —種感測晶片之晶圓級封裝方法，其步驟包含： (1) 提供一晶圓，其中該晶圓包含有複數個晶元區域，且 於該晶圓的第一表面上每個該晶元區域内分別包含 一主動區及一位於該主動區周圍的銲墊； (2) 接合一透光保護層於該晶圓的該第一表面上； ® (3)形成一應力緩衝層於該晶圓的該第二表面上； (4) 於兩該晶元區域間的一預設位置上，藉由雷射鑽孔形 成一通孔貫穿該應力缓衝層與該晶圓，以露出該銲 墊；以及 (5) 形成複數個凸塊電極於該應力緩衝層上，藉由該通孔 電性連接至該銲墊。 23 1258210 38.如申請專利範圍第37項所述之晶圓級封裝方法，其中該 步驟（1)與步驟(2)之間進一步包含一於兩松鄰晶元區域 的銲墊間設置一導線之步驟。

24