TWI251346B - Semiconductor device and driving circuit for semiconductor device - Google Patents

Semiconductor device and driving circuit for semiconductor device Download PDF

Info

Publication number
TWI251346B
TWI251346B TW093116835A TW93116835A TWI251346B TW I251346 B TWI251346 B TW I251346B TW 093116835 A TW093116835 A TW 093116835A TW 93116835 A TW93116835 A TW 93116835A TW I251346 B TWI251346 B TW I251346B
Authority
TW
Taiwan
Prior art keywords
electrode
transistor
gate
diffusion region
type
Prior art date
Application number
TW093116835A
Other languages
English (en)
Other versions
TW200514257A (en
Inventor
Tomohide Terashima
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of TW200514257A publication Critical patent/TW200514257A/zh
Application granted granted Critical
Publication of TWI251346B publication Critical patent/TWI251346B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/0406—Modifications for accelerating switching in composite switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Description

1251346 五、發明說明（i) 【發明所屬之技術領域】 此發明是有關於内含絕緣閘極型雙載子電晶體 (IGBT(Insulated Gate Bipolar Transistor))的半導體 裝置及半導體裝置的驅動電路。 【先前技術】 在非專利文獻1中所揭示的半導體裝置中說明了附加 有控制用PM0S電晶體來使内含在n型IGBT内的PNP雙载子電 晶體的基極與射極間在關閉時短路的半導體裝置的一個 [非特許文獻] Η. P. Yee, P. 〇. Lauritzen and Robert B.
Darling, "The Fast Turn Off Advanced IGBT, a New
Dev ice Concept, The 6th International Symposium on Power Semiconductor Devices and Ics, pp. 63-67 1 994 5 【發明内容】 發明所欲解決的課題： 但疋’在附加P Μ 0 S電晶體來控制的構成中的問題點是 很難維持低等效阻抗及低開關損失來驅動IGBT。 此發明疋為了解決上述問題點而被發明，目的是要得 到動作控制簡單且確實的元件構造的IGBT的半導體裝置， Π日寸維持低專效導通阻抗及低開關損失來驅動半導體裝置
1251346 五、發明說明（2) 的半導體裝置的驅動電路 解決課題的手段： 包括此=:及的第；第1 連項:第，^導雜裝” 閘極型電晶體與第2冑電型^等///1導電型❾第1絕緣 -BT ； , , ^ ^ 基極與射極間短路的第2 $ ^雙載子電晶體的 將上述第2絕緣閘枉Λ ί電型的第2絕緣閘極型電晶體； 4罘ζ '巴、.冬閘極型電晶體的閘極 滿足上述IGBT的元件耐壓以 _水膜的膜厚叹疋成 至Μ上的特疋疋件耐壓的膜厚。 發明的效果： 此發明中的申請專利範圍第i 將第2絕緣閘極型電晶俨& „ & ^ 4妁牛導體裝置， T「RT沾-处W 的閘極氧化膜的膜厚設定成滿足 、兀而、堊以上的特定元件耐壓的膜厚。由於 用與加到IGBT的第1與第2主電極上同杵 絕緣閘極型電晶體的動作， 』冤I來控制弟2 實現本發明中的半導體:置比較簡單的結構來 【實施方式】 〈前提技術〉 圖1 2是說明在N型（笙】憎兩…λ + ΡΝΡ雔葡早雷日弟導電型）的1GBT(NM0S電晶體 又 電日日體）上附加上控制用的P型（第2導雷 電晶體的半導體裝置的1構造的剖的面^(。弟2導電型则 第7頁 2108-6381-PF(N2);Ahddub.ptd 1251346 五、發明說明（3) 如同圖中所示，在P-基板1上形成N_磊晶層2(基極 層）。在N-磊晶層2的下層部上選擇性地形成p擴散區域3， 在N-磊晶層2的上層部上形成電極用擴散區域之p擴散區域 4。P擴散區域4的一部份在深度方向上與與p擴散區域3相 鄰接來形成。電極用擴散區域之N+擴散區域7在p擴散區域 4的表面上選擇性地被形成。 、 一 另一方面，在N-磊晶層2的上層部上與p擴散區域4獨 立地，分別選擇性地形成電極用擴散區域之p擴散區域5及 P擴政區域6。在P擴散區域5與P擴散區域6之間的磊晶層 2上經由閘極氧化膜17來形成導電膜1〇，在導電膜1〇的上曰 面設置第2閘極電極15。在p擴散區域5上設置集極電極 1 2 (第1主電極）。 此外，在N-磊晶層2的上層部上，與p擴散區域6相鄰 接來形成輔助擴散區域之N+擴散區域8，從p擴散區域6的 一部分到N+擴散區域8的一部分上形成浮動電極13。 另一方面，從N+擴散區域7的一部分，到p擴散區域4 ΓΓΠΓ及N—蟲晶層2的一部分上面，形成間極氧化膜 1門朽化膜16上形成導電膜9，在導電膜9上形成第 ί閑極電極14。此外，與導電膜9獨立地，從p擴散區剌的 一部分到N+擴散區域7的一部分上形成射極電極u (第2主 電極）。 第1閘極端子P1與第1閘極電極14在電性上 閑極端子P2與第2閘極電極15在電性上連接，射極端子p3 與射極電極11在電性上連接，集極端子P4與集極電極财 2108-6381-PF(N2);Ahddub.ptd 第8頁 1251346 五、發明說明（4) 電性上連接。 P擴散區域3從平面上來看時，是包圍著N—磊晶層2來 形成’一般來說是成為以N _磊晶層2的右端作為圓心之同 心圓構造。 圖13是說明圖12中所示的半導體裝置的等效電路之電 路圖。如該圖中所示，是由PNP雙載子電晶體T1 0，NMOS電 晶體Q11，以及PMOS電晶體Q12所形成。 PNP雙載子電晶體T1〇的主要部分是由p擴散區域5 (射 極區域）’ Ν—磊晶層2(基極層），及ρ擴散區域4(第1集極區 域）所構成，輔助部分是由Ρ擴散區域5(射極區域），Ν一磊 晶層2(基極層），及ρ擴散區域6(第1集極區域）所構成。在 ΡΝΡ雙載子電晶體no的ρ擴散區域5上設置IGBT的集極電極 12 ’在PNP雙載子電晶體T1〇的ρ擴散區域4上設置IGBT的射 極電極11。 NMOS電晶體Qii基本上是由N+擴散區域7，N—磊晶層 2(源極與汲極區域），及電1閘極電極14所構成。pM〇s電晶 體Q12基本上是由ρ擴散區域5與6(源極與汲極區域），及第 2閘極電極1 5所構成。 在PNP雙載子電晶體τιο的射極與第2集極之間*** PMOS電晶體Q12，在PNP雙載子電晶體T1〇的第2集極與第1 集極之間***NMOS電晶體Qi 1。 圖3中，在第1閘極端子ρ丨（參照圖丨2 )上加入第i閘極 Vgl，在第2閘極端子P2(參照圖12)上加入第2閘極“2。在 射極端子P3(參照圖12)上加上射極電壓^，在集極端子
第9頁 五、發明說明（5) P 4 (參照圖1 2 )上加上集極電塵v c的情況。 在此-構成的半導體裝置中，當在關閉 1閘極電壓Vgl為0V ’使MOS電晶體Q11關閉來維梏于^吏第 這時空乏層會從P-基板1延伸到N_磊晶層2，使 X ’ 達N -磊晶層2的表面來實現高耐壓。一般將其 工 曰1 RESURFUEduced SURFace)效果。此外，又為了 壓，可以圈住P擴散區域5與6來形成N井，以防止:7电 (Punch Through)到P擴散區域5與6，或者也可以二 :區。:。散區域5左侧的…層2的表面上另外形成廣 m #1打開狀態時’將们閘 到正的特定電麼，藉由供給PNP雙載子電晶 以 流，使PNP雙載子電晶體T1〇動作來驅動IGBT。的丞柽電 此處的MP雙載子電晶體T1〇是具有们及第2集極 集極構造，在PM0S電晶體Q12上所流的成分會經由ν+擴散 區域8，最後流到NM0S電晶體Q11，對“訂的動作沒幫 ^因此，可以抑制在PM〇s電晶體㈣上所流的電流成 但是，當IGBT動作時，需要使pM〇s電晶 閉狀態。其原因是當IGBT動作時1是PM 二以 打開的狀態’PNP雙載子電晶體n〇的 ？為 路，使得爾雙載子電晶體T1G的動作停止 1 = ?=電二？12會成為電性上串聯連接^^ 作，使付導通阻抗變得非常大。 1251346 五、發明說明（6) 禮道2GBT在打開狀態時，N_蟲晶層2的大部分因為受到 又§周變，當打開狀態時，第！閘極電壓Vgl回到〇v的情 Ϊ \ ί之後殘存載子流*的時間内會維持在打開的狀 心以上所述地，空乏層會擴張而成為關閉狀態。 隼2 ^說明圖12及圖13中所示的1咖的關閉動作時的 關Pit，中:斤示，當在關閉期間，蘭電晶體Q12成為 =狀心，P擴散區域5與^蟲晶層2之間的pN接面 者雙載子電晶體T i 0上所流的電流而一直維持在正向偏 壓，使得集極電流卜要經過一些時間才會成為"〇"， 是所謂的開關損失。 圖15是說明IGBT在關閉動作時的集極電流 電壓（Vc)理想波形的說明圖。 ）及集極 若是在關閉期㈤，PM0S電晶體Q12成為打開狀態時， 殘存的載子會經由PMOS電晶體Q12流動，可以避免上 接面成為正向偏壓的現象。因此，如圖15所示，在
存载子的同時，集極電壓Vc會上升，可以抑制開關損失。 因此，在IGBTCPNP雙載子電晶體T1〇 + NM〇S 上附加PMOS電晶體Q12後的構成的半導體裝置的情況^ PM0S電晶體Q12的閘極驅動（開關控制）非常重要。， P Μ 0 S電晶體Q1 2的閘極驅動會有困難。 其原因S ’ PM0S電晶體Q12的閘極通常是以集極電極 12作為基準之閘極電壓來㈣’需要以相對 的閘極電壓來驅動。 τ π % @ v e m 2108-6381-PF(N2);Ahddub.ptd 1251346 五、發明說明（7) 圖16是說明第1閘極電壓Vgl及第2閘極電壓Vg2的驅動 例子之電路圖。如該圖所示，在集極電極12與"〇3電晶體 Q12的閘極電極之間***有二極體D1〇(正極是pM〇s電晶體 Q12的閘極電極側），在題⑽電晶體QU與…⑽電晶體Q12的 閘極電極之間***電容(；丨〇。 在此種構成中，因為第1閘極電壓Vgl與集極電極12是 以電容輕合，由於集極電壓Vc的"/(11：，所以無法避免電 流流到第1閘極電壓Vgi的驅動電路，而容易造成第j閘極 電壓Vgl的驅動電路的造成誤動作。 本發明便是要改良上述的先前技術，來實現具有動作 控制簡單且確實的元件構造的1(;訂之半導體裝置，以及維 持低專效導通阻抗及低開關損失來驅動上述半導體裝置的 半導體裝置的驅動電路。 〈實施形態1 > 圖1是說明具有本發明的實施形態1之IGBT的半導體裝 置^構成剖面圖。如該圖中所示，pM〇S電晶體Q2是由p擴 散區域5，P擴散區域6，及P擴散區域5與1)擴散區域6之間 的N-磊晶層2的表面上隔著閘極氧化膜21的導電膜丨〇及第2 閘極電極1 5所構成。 閘極氧化膜21如通常的厚氧化膜等一般，是以具有 IGBT，元件耐壓以上的閘極耐壓的膜厚來形成。亦^，將 閘極氧化膜21的膜厚設定成滿足IGBT的元件耐壓以上的特 定耐壓的膜厚。因此，當在IGBT動作時，可以用與射極電 極11與集極電極12之間所產生的電位差相同電位的電位差
1251346 五、發明說明（8) 來驅動PMOS電晶體Q2的閘極電極也不會有問題。其他的構 成則與圖1 2中所示的先前技術相同。 圖2是說明圖1中所示的半導體裝置的驅動電路的電路 圖。如同圖中所示，實施形態1的半導體裝置是由PNP雙載 子電晶體Tl，NMOS電晶體Q1，及PMOS電晶體Q2所構成。 PNP雙載子電晶體T1與先前技術（圖1 2，圖1 3)中所說 明的Μ P雙載子電晶體τ 1 0相同地，主要的部份是由p擴散 區域5(射極區域），Ν -磊晶層2(基極層）及Ρ擴散區域4(第1 集極區域）所構成，補助部份是由ρ擴散區域5(射極區 域），Ν_蠢晶層2(基極層），及ρ擴散區域第2集極區域） 所構成。 / NMOS電晶體Q1與先前技術（圖12，圖13)所說明的nm〇s 電晶體Ql 1相同地，基本上是由Ν+擴散區域7，Ν—磊晶層 2(源極與汲極區域），第！閘極電極14，閘極氧化膜16 7及 Ρ擴散區域4所構成。 ' 如圖2中所示，在ΡΝΡ雙載子電晶體η的射極及第2集 極間***PMOS電晶體Q2，在PNP雙載子電晶體n的第2集極 及第1集極之間***NM0S電晶體Q1。 在圖2中’在第丨閘極端子P1(參照圖丨）上加上
Vg2在射極编子P3(參照圖丨）上加上射極電壓^， 端子P 4 (參照圖1 )上加上集極電壓v c。 ” 11 另-方面’用來驅動實施型態！的半導體裝置的反 裔驅動電路18經由信號線41 (第丨控制信號賦予裝置）來將
1251346
第1閘極電壓Vgl賦予到NM〇s電晶體Q1的閘極電極上。 此外’反相器驅動電路18是藉由NMOS電晶體Q3與Q4， PMOS電晶體Q5與Q6，電源線19，及反相器31來構成第2控 制信號賦予裝置。在電源線丨9與接地電位之間，分別串聯 ***PMOS電晶體Q5與NMOS電晶體Q3，以及PMOS電晶體Q6盥 NMOS電晶體Q4。 ^ 在NMOS電晶體Q3的閘極上加上第1閘極電壓“1，在 NMOS電晶體Q4的閘極上加上第1閘極電壓以1經反相器31後 所得到之第1閘極電壓Vgl的反轉信號。PM〇s電晶體q5的閘 極與PM0S電晶體Q6的沒極相連接，pm〇s電晶體Q6的閘極與 PM0S電晶體Q5的汲極相連接。pm〇s電晶體⑽的汲極（nm〇S 電晶體Q4的汲極）與PMOS電晶體Q2的閘極電極相連接。 在電源線19上加上與集極電壓yc同程度或者集極電壓 Vc以上的定電壓Vh。當使定電壓Vh與集極電壓Vc相同程度 時’也可以在電源線1 9上加上集極電壓v c。 此外’ NMOS電晶體Q3與Q4是使用與閘極氧化膜耐壓非 常大的NMOS電晶體Ql，PMOS電晶體q5及Q6相同程度元件耐 壓的NMOS電晶體。 在此種構成中，當IGBT在打開狀態時（經由信號線41 加上正的特定電壓的第1閘極電壓Vgl時），反相器驅動電 路18内的第2控制信號賦予裝置，對第1閘極電壓“1反 應，來將第2閘極電壓Vg2設定成定電壓Vh(使pM〇s電晶體 Q2關閉之第1電壓）’所以可以使pmos電晶體Q2確實地成為 關閉狀態。這時’如以上所述，因為使PM〇s電晶體q2的閘
2108-6381-PF(N2);Ahddub.ptd 第14頁 1251346 五、發明說明αο) 極氧化膜2 1的膜厚充分地加厚來加強耐壓，所以即使以比 較高電壓的定電壓Vh來驅動PMOS電晶體Q2也不會破壞ρΜΩς 電晶體Q 2的閘極氧化膜2 1。 另一方面，當IGBT關閉時（經由信號線41所得的第1閘 極電壓Vgl從正的特定電壓變化到ov時），在反相器驅 ^ 路1胃8内的上述第2控制信號賦予裝置，因為可以將第2閘極 電壓Vg2没疋在接地電位（使pm〇s電晶體Q2打開的第2電° 壓），所以可以使PMOS電晶體Q2確實地打開。 如此地，實施形態1的反相器驅動電路丨8會對第！閘極 電壓Vgl反應來產生第2閘極電壓“2，當1(^7在打開狀態 時，驅動PMOS電晶體Q2成為關閉狀態，當IGBT在關閉狀離 時，驅動PMOS電晶體Q2成為打開狀態，所以可以維持低g 等效導通阻抗及低的開關損失來驅動實施形態丨的 裝置。 圖3是說明本發明的實施形態2中的半導體裝置的驅動 電路的電路圖。如同圖中所示，對實施形態1中的半導體 裝置（PNP雙載子電晶體π，NMOS電晶體Q1，及pm〇S電晶體 Q 2)加上新的線圈l 1。 藉由控制信號賦予裝置之信號線42，在NM〇s電晶體Q1 =閘極上加上第閘極電壓V g 1，藉由固定電位賦予裝置之 f波線43 ’在PMOS電晶體Q2的閘極上加上接地電位來作為 第2閘極電壓vg2。在線圈L1的一端上加上定電壓vh，另一 端則與PNP雙載子電晶體T1的射極及pM〇s電晶體Q2的源極 相連接。線圈L1的阻抗可以是例如1〇〇mH。
五、發明說明（11) 在圖3中說明在第i閘極端子？1(參照圖丨）上加上第1閘 極電壓vgi，在第2閘極端子？2(參照圖丨）上加上第2閘極電 ，Vg2(接地電位），在射極端子p3(參照圖u上加上射極電 ，在集極端子P4(參照圖丨）上加上集極電壓以的情 、在此種構成中，當IGBT在關閉狀態時（第工閘極電壓 vgi為ον)，因為集極電壓Vc與定電壓几 ? = = ;為同電位，所以閘極電位接地使 日日體Q2確貝地成為打開的狀態。其原 使歷電晶體Q2向打開的方向，使定電㈣=曰 Vth以上移動的電位。 电登 ㈣打開時（第1開極電叫1從0v向正的特定電壓 ΐ化W，因為在打開狀態_S電晶體Q2上會流動 ^所=圈L1上以咖的成分來消耗大曰部^ 使侍集極電壓VC快速地降低到接地電位附告 極電壓VC低於P雷曰辦虽集 ㈣2合杰Γ二的間值電壓Vth的同時，0S電曰 細會成為關閉，使得IGBT開始動作。 電日日 另方面MIGBT關閉時（第；i閘極電壓yi 定電壓向0V變化時），古？•丨M石B 电反Vgl攸正的特 被排出為止，會維持在―二層2的大部分的殘存載子 極電壓Vc再度開妗上并二盔恕，當殘存載子減少而集
電晶體= 間值電壓Vth以上時，PM0S 載子幾乎完全消失，當集極電壓時之；歹;存 經沒有電洞供給’所以會非常快地變成關閉=因為已 1251346 五、發明說明（12) ---- ^此地，在PNP雙載子電晶體n的射極側上設置線圈 L1，藉著加上固疋電壓（接地電位）來作為第2閘極電壓 之實施形態2的驅動電路’與實施形態丨的反相器驅動電路 18相同地，可以對實施形態i的半導體裝置，維持低的等 效導通阻抗及低開關損失來加以驅動。 〈實施形態3> 基本上，因為是以PMOS電晶體Q2的閾值電壓Vth與集 極電壓Vc之間的電位差來決定pm〇s電晶體q2的打開或關 閉，所以可以選擇使得PMOS電晶體Q2的閥值電壓vth最佳 化，或者不將閾值電壓Vth最佳化，而是使第2閘極電壓 Vg2不像實施形態2 —般地成為固定電壓，而是當1(；^打開 與關閉時會改變的可變電壓來進行調整。本實施型態3便# 是使用比較簡單的電路結構來使得第2閘極電壓“2成為可 變電壓。 # 圖4是說明此發明的實施形態3中的半導體裝置的驅動 電路的電路圖。如同圖中所示，與實施形態2相同地，對 實施形態1的半導體裝置附加上新的線圈L1。 如圖4所示，藉由控制信號賦予裝置之信號線44，在 NMOS電晶體Q1的閘極上加上第1閘極電壓Vgi，在pM〇s電晶 體Q2的閘極上也加上第1閘極電壓vgi來作為第2閘極電壓03 Vg2。在線圈L1的一端上加上定電壓Vh，另一端則與pNp雙 載子電晶體T1的射極及PMOS電晶體Q2的源極相連接。 在圖4中說明了在第1閘極端子P1上加上第1閘極電壓 Vgl，在第2閘極端子P2上加上第1閘極電壓Vgi，在射極端
1251346 五、發明說明（13) 上射極電壓k ’在集極端子Μ上加上集極電壓^ v 1 jvl種構成中’當1GBT在關閉狀態時（第1閘極電壓 ®集極電壓〜與定電®Vh(>Vth(PM0S電晶體 & 成為同電位’所以PM0S電晶體Q2會確實地 成為打開的狀態。 胃^ s t r山當I(?T打開時（從第1閘極電MVgl的GV向正的特定電 Λ疋i.5V)變化時），因為在打開狀態的PM0S電晶體 定電；=J Γ…ί線圈U的的成分來消耗掉 ^ σ卩为’使得集極電壓V c快速地降低到接地電 0^ :占k 1集極電壓化低於Vth + 15V的同時，PM0S電晶體 W會成為關閉，而IGBT開始動作。 另方面，當1GBT關閉時（第1閘極電壓Vgi從1 5V變化 直到…層2的大部…殘存載g子被丄 止，a維持在打開狀態，當殘存載子減少，而集極電壓Vc 升到超過閥值電壓vth時，PM0S電晶體的會成為打 開狀悲而遮斷電洞的供給。然後，殘存載子幾乎完全、肖 失，當集極電壓Vc快速地上升時，因為已經沒有g二的供 給’所以會非常快速地變成關閉狀態。 如此地，藉著在PNP雙载子電晶體T1的射極側上設置 線圈L1，賦予第}閘極電壓Vgl來作為第2閘極電壓Vg2之實 施形態3的驅動電路，也可以與實施形態丨及實施形離2相、 同地，對實施形態1的半導體裝置，維持低的等效導通阻 抗與低的開關損失來加以驅動。 2108-6381-PF(N2);Ahddub.ptd 1251346 画丨· 五、發明說明（14) 此外，當PMOS電晶體Q2打開時，集極電屢yc = i5V十 V t h以下時會關閉’當在關閉時，則當集極電遷v。= y丨匕以 上時打開。因為當PMOS電晶體Q2在打開狀態時，i(jBT動作 會停止，所以最好是在較高電位的集極電壓。時關閉pM〇s 電晶體Q9。另一方面，因為PM〇s電晶體Q2在關閉狀態時 IGBT會開始動作，所以最好在較低電位的集極電壓以時使 PM0S電晶體Q2打開。 因此，實施形態3藉著使用第1閘極電壓Vgl來作為第2 閘極電MVg2 ’可以滿足上述的要求，具有改善在第^^閉極 電壓Vgl開關時的電位差（15V)的效果。 此外，藉著將閥值電壓Vth設定在〇v附近，因為當使 第2閘極電壓Vg2(第1閘極電壓Vgl )在〇¥時，pM〇s電晶體的 會很快地成為打開狀態，對於降低關閉損失相當有效。 在本實施形態中，因為使用第1閘極電壓Vgl來作為第 2閘極電壓Vg2完全沒有問題，所以是使用第丨閘極電壓^ 來作為第2閘極電壓Vg2的構成，但也可以藉著調整㈣⑽電 ，體Q2的閥值電壓Vth或者與第！閘極電壓Vgl無關的第2閘 極電壓V g 2來得到同樣的效果。 :如說，可以在打開時用正的特定電壓，在 負的特定電壓…偏μ驅動來作冑第2問極 制，以進一步改善上述的兩難。 t 〈實施形態4> 圖5是說明具有本發明的實施形態4中的I(JBT的半導體 裝置構成之剖面圖。如同圖中所示，在N_磊晶層2的上層 2108-6381-PF(N2);Ahddub.ptd 第19頁 1251346
部的P擴散區域4與5之間，進一步形成有作為補助擴散區 域之P擴散區域22及P-擴散區域23。 P-擴散區域23夾著導電膜9下的N—磊晶層2被形成在擴 散區域4對面，P擴散區域22與p—擴散區域23相鄰接，且與 P擴散區域4分開，被形成在p擴散區域“與卩擴散區域4之 間的N -蠢晶層2的上層部上。 在P擴散區域22上形成有導電膜25，導電膜25與射極 知子P3在電性上連接。因此，射極電極丨丨與導電膜9會成 為短路。其他的構成則與圖i所示的半導體裝置相同。 、此種構成的實施型態4的半導體裝置，當丨GBT在關閉 狀態時，隨，N-磊晶層2的空乏化，p—擴散區域23也會同 時空乏化’藉此可以得到耐高壓的雙RESURF構造。因此， 較先前的RESURF構造的導通阻抗低，當在關閉時，由於可 =經由P-擴散區域23來排出電洞電流，所以對於降低開關 才貝失也相當有效。 此外’P擴散區域22是被設置來作為使p—擴散區域23 ΐί化的電極（導電膜25)連接區域。藉著將P擴散區域22 口又疋為較Ρ -擴散區域2 3高濃度，除了可以降低接觸阻抗， 也可以阻止貫通電流（punch thr〇ugh)流入電極。 〈實施形態5> 圖6是說明具有本發明的實施形態5 iIGBT之半導體裝 置的構成的剖面圖。如同圖中所示，在N_磊晶層2的上層 ^上覆蓋上P擴散區域6及N+擴散區域全體，來形成補助擴 散區域之N擴散區域26。此外，其他的構成與圖1中所示的
1251346 五、發明說明（16) 半導體裝置相同。 在實施形態5 Φ，l ^ IGBT的PNP雙載子電日二圖2的等效電路圖中所示，構成 晶體Q2側所^的隼極曰曰Λ ,為多集極構造，因為在剛8電 姑宝知a 果極電對IGBT的動作沒有幫助，所以會 妨¥ IGBT動作的效率。 N擴散區域2 6因為备# a 的電位障礙，所以可W成為從？擴散區域5所注入的電洞 . . . M 斤了以抑制電洞流入P擴散區域6。亦即， 口為存在N擴散區诚？β PMOS雷曰驊η9 士 、由 以降低與ΡΝΡ雙載子電晶體T1的 曰曰—Q相連接的第2集極側的電流放大率hFE：，使得 原本的IGBT的動作更有效率的進行。 〈實施形態6> 圖7疋巩明具有此發明的實施形態6之丨gbt的半導體裝 成之剖面圖。如同圖中所示，另外設置獨立於p—基板 ，在1"—基板51上設置相當於PM0S電晶體Q2的 =電曰曰體構造，可以從P基板1上除去上述PMOS電晶體構 在P基板1側上，在N—磊晶層2 (第i基極層）的上層部 上，獨立於P擴散區域4選擇性地形成p擴散區域5。在磊 晶層2的上層部上，獨立於p擴散區域5來形成^擴散區域 8、’$在P擴散區域5上設置集極電極1 2，在N+擴散區域8上形 成導電膜27。此外，NMOS電晶體Q1的構造（第i閘極電極 14，P擴散區域4等）的構造與圖！所示的實施形態1相同。 在P-基板51側上，在p-基板51上形成N—磊晶層52(第2 基極層），在N-磊晶層52的上層部上選擇性地分別形成電
2108-6381-PF(N2);Ahddub.ptd 第21頁 1251346 五、發明說明（17) 極用擴散區域之P擴散區域5a，6a，6b，5b。然後，在P擴 散區域5a與6a之間的N-磊晶層52上，經由閘極氧化膜21a 來形成導電膜10a，在導電膜1〇8上設置第2閘極電極15&。 而，’在P擴散區域5b與6b之間的N -磊晶層52上，經由閘 極氧化膜21b來形成導電膜，在導電膜1〇上設置第2閘 極電極15b。
在N-蠢晶層52的上層部的p擴散區域以與⑼之間，與p ，散區域6a及6b兩者相鄰接來形成N+擴散區域8〇，從p擴 散區域6a的一部份開始到…擴散區域8〇上及p擴散區域⑽ 的一部份上為止，形成導電膜33。 / 、在P擴散區域5a上形成導電膜32a，在p擴整區域5b上 形成導電膜32b。接著，第2閘極電極15a與15b共通地與第 2閘極端子P2在電性上相連接，p—基板ι側的集極電極與 P一基板5 1側的導電膜32a及321)共通地與集極端子p4在電性 ^相連接。而且’ P—基板i側的導電膜27與？—基板51側的 導電膜33短路。
亦即’在1"—基板51側，藉著將複數個PM0S電晶體構造 =擴散區域5a，6a與第2閘極電極丨5a所形成的pM〇s電晶 胁及P擴散區域“，6b與第2閘極電極所形成的電晶 體）加以，f連接來實現一個單位的⑽⑽電晶體。 圖8疋祝明圖7中所示的實施形態6的半導體裝置的等 ^路之電路圖。如同圖中所#，實施形態6的半導體裝 二由PNP雙载子電晶體T2，NM〇s電晶體，及pM〇s晶 體Q7所槿点。
1251346 五、發明說明（18) m雙載子電晶飢2是在P_基板丨上，pmos電晶體 γ疋在P-基板51上被分別獨立地形成，所以PNP雙載子電 BB體T2成為單射極構造。而pM〇s電晶體Q7則是如圖7所、 示，是將複數PMOS電晶體並列連接所構成之一單位的pM〇s 電晶體。 如圖8所示，在PNP雙載子電晶體T2的射極及集極之 間，串聯***PMOS電晶體Q7及MOS電晶體Q1，PM〇s電晶體 Q7的源極與PNP雙載子電晶體T2的射極，NM〇s電晶體曰的 源極與PNP雙載子電晶體T2的集極相連接。 如此地，實施的形態6的半導體裝置是將pNp雙載子電 晶體T2及PMOS電晶體Q7，在相互獨立地設置的基極層之\一 磊晶層2及N-磊晶層52上形成。因此，來自p擴散區域5的 電洞全部用在IGBT的動作上，由於電洞會流到pM〇s電晶體 Q7，所以不會有損耗。這便意味著除去圖8的等效電路中 的點線上所流的電流成分。 〈實施的形態7> 圖9是說明具有此發明的實施形態7之丨GBT的半導體裝 置的構成之剖面圖。如同圖中所示，在N—磊晶層2的上層、 部的P擴散區域4與P擴散區域5之間的p擴散區域5的附近區 域上’形成第2補助擴散區域之N+擴散區域8&，在N+擴散 區域8a上設置浮動電極13a，浮動電極13a與第}補助擴散 區域之N+擴散區域8上所形成的浮動電極丨3以鋁配線34來 加以短路。此外的其他構成與圖1所示的半導體裝置相 同0
2108-6381-PF(N2);Ahddub.ptd 第23頁 1251346
五、發明說明（19) 圖1 〇是說明考慮了寄生阻抗後的實施形態1的半導體 裝置的等效電路圖。如同圖中所示，在實施形態1的半導 體裝置中，從P擴散區域5的正下方開始到糾擴散傾城8 止’存在有寄生阻抗R 1 (在圖9中以模式來記載）。因此: 會使得PMOS電晶體Q2的導通阻抗惡化，使得導通狀態時’、 PMOS電晶體q2的短路機能減弱。因此，最好是能 ^柄= 生阻抗R1。 低寄 在實施形態7的半導體裝置中，藉著設置n+擴散區域 8a，可以確保從n+擴散區域仏到“擴散區域8之間直接的 電流路徑（鋁配線34)，可以達到實質上去除上述寄 R1的效果。 ^ N+擴散區域8a在耐壓保持狀態時，由於具有防止空乏 層到達P擴散區域5之空乏層抑制功能，所以只要設置有n + 擴散區域8a，便可以同時達到抑制空乏層的效果及去除寄 生阻抗的效果。亦即，藉著形成N+擴散區域“，便可以很 有效率地達到上述的2個效果。 〈實施形態8> 另 圖11是說明具有此發明的實施形態8之I GBT的半導體 ，置構^之剖面圖。如同圖中所示，在N_磊晶層2的上層 4上從平面上來看時’使P擴散區域5與6迁迴地，從P擴 散區域4與P擴散區域5之間的p擴散區域5的附近區域之N+、 擴散區域部81a(相當於圖9的N+擴散區域8a)，延伸到與P 擴政區域6相鄰接來形成的“擴散區域部81b(相當於圖9的 N+擴放區域8) ’ 一體地形成“擴散區域81(共通補助擴散
1251346 五、發明說明（20) ' ·^一 區域）。其他的構成則與圖9中所示的實施形態7的構造相 同。 如此地，在實施形態8中，藉著設置N+擴散區域81， 可以與實施形態7相同地，具有實質上去除寄生阻抗R1的 效果。 此外，藉著形成N+擴散區域部81a與81b所一體構成的 N+擴散區域81，可以不需要實施形態7中所需的鋁配線 34，使得構造更簡單化。 〈其他〉 此外，若是將實施形態1的反相器驅動電路1 8以及實 施形態2及實施形態3的驅動電路，應用在實施形態4〜實 施形態8的半導體裝置上，當然也可以得到相同的效果。
2108-6381-PF(N2);Ahddub.ptd 第25頁 1251346 圖式簡單說明 [圖1 ]說明具有此發明的實施形態1之I GBT的半導體裝 置的構成剖面圖。 [圖2 ]說明圖1中所示的半導體裝置的驅動電路之電路 圖。 [圖3 ]說明此發明的實施形態2中的半導體裝置的驅動 電路之電路圖。 [圖4 ]說明此發明的實施形態3中的半導體裝置的驅動 電路之電路圖。 [圖5 ]說明具有此發明的實施形態4之I GBT的半導體裝 置的構成剖面圖。 [圖6 ]說明具有此發明的實施形態5之I GBT的半導體裝 置的構成剖面圖。 [圖7 ]說明具有此發明的實施形態6之I GBT的半導體裝 置的構成剖面圖。 [圖8 ]說明圖7中所示的實施形態6的半導體裝置的等 效電路之電路圖。 [圖9 ]說明具有此發明的實施形態7之I GBT的半導體裝 置的構成剖面圖。 [圖1 0 ]說明考慮了寄生阻抗後的實施形態1的半導體 裝置的等效電路之電路圖。 [圖1 1 ]說明具有此發明的實施形態8之I GBT的半導體 裝置的構成剖面圖。 [圖12]說明在IGBT上附加上控制用PMOS電晶體後的半 導體裝置的一般構造之剖面圖。
2108-638I-PF(N2):Ahddub..pid 第 26 頁 1251346 圖式簡單說明 [圖1 3 ]說明圖1 2中所示的半導體裝置的等效電路之電 路圖。 [圖1 4 ]說明圖1 2及圖1 3中所示的I GBT的關閉動作之說 明圖。 [圖1 5 ]說明理想之I GBT的關閉動作的說明圖。 [圖1 6 ]說明第1閘極電壓及第2閘極電壓的驅動例子之 電路圖。 【符號說明】 1、51 P-基板； 2、52 N-磊晶層； 1 8 反相器驅動電路； 2 2 P擴散區域； 23 P-擴散區域； 26 N擴散區域； ΤΙ、T2雙載子電晶體； 80 N+擴散區域；
Ql、Q3、Q4 NMOS 電晶體； L1 線圈； 7、8、8a、81 N+擴散區域； Q2、Q5、Q6、Q7 PMOS 電晶體； 1 6、2 1、2 1 a、2 1 b 閘極氧化膜； 4〜6、5a、5b、6a、6b P擴散區域。
2108-6381-PF(N2);Ahddub.ptd 第27頁

Claims (1)

  1. 拍.i.u Mi ? * -r ' - -一.· ·· * i ' - ------- ^ 1251346 -1 案號一9册1七835 修正: 六、申請專利範圍 1· 一種半導體裝置，包括： 第1導電型的絕緣閘極型替 及第2主電極之間，連接第丨莫雙雷載f電晶體dGBT)，在第1 體與第2導電型的雙载子電晶體而里的·第1絕緣閘極型電晶 第2導電型的第2絕緣閘θ3極型 ’ A IGBT關閉時，使上述雙載子 j ，加上來使當該 路； 卞冤日日體的基極與射極之間短 其特徵在於： 將上述苐2絕緣閘極型雷#雜 定成滿足上述IG_元件耐壓緣膜的膜厚^ 厚。 T T座以上的特定元件耐壓之膜 2.如申請專利範圍第丨項戶斤述 雙載子電晶體包括：第1導電型的 表1 ，、中該 層的上層部上被選擇性地形成的]及在上述基極 極用擴散區域； 成的第2導電型的第1及第2電 抒門層的上層部的上述第1及第2電極用擴散區 域間权有弟2導電型的補助擴散區域。 狀 3·如申請專利範圍第i項所述的 雙載子電晶體包括··第!導電型的基極層，U上述：： 層的上層部上被選擇性地形成之第2土 極用擴散區域； n # z $ 該第2絕緣閘極型電晶體包括··上述基極層 電極用擴散區域，在上述基極層的上層部上被選擇性地 成之第2導電型的第3電極用擴散區域，及在上述第2與第g
    2108-6381-PFl(N2).ptc 第28頁 Ϊ251346
    案號9311( 六、申請專利範圍 1極用擴散區域之間的上述基極層上’經由上述閘極絕緣 膜所形成的閘極電極； 散的/層部上’覆蓋著上述第3電極用擴 域’权置有第丨導電型的不純物濃度較上述基極層高 之第1導電型的補助擴散區域。 4. 如申請專利範圍第i項所述的半導體裝置，苴 雙載子電晶體包括：第i導電型的第i基極層，及在上述^ 1基極層的上層部上被選擇性地形成之第2導電型的第，及 第2電極用擴散區域； 該第2絕緣閘極型電晶體包括：第j導電型的第2基極 層，在該第2基極層的上層部上被選擇性地形成之第2 及第4電極用擴散區域，在±述第3與第4 f區域之間的上述第2基極層上經由上述間極絕緣膜所形、 成的閘極電極； 上述第1及第2基極層是相互獨立地來設置。 5. 如申請專利範圍第丨項所述的半導體裝置，其 樓第1導電型的基極層，及在上述基極 層的上層部上被選擇性地形成之第2導電型的第丨及 極用擴散區域； 电 該第1絕緣閘極型電晶體包括：上述基極層，在該 電極用擴散區域的上層部上被選擇性地形成之第丨導^ 的第3電極^廣散區域，在上述基極層及上述第3電極用 政區域之間的該第i電極用擴散區域上，與該閘極絕緣膜八 經由不同的閘極絕緣膜來形成之第丨閘極電極； 、
    2108-6381-PF1(N2).ptc 第29頁 1251346 案號 93116835 六、申請專利範圍 該第2絕緣閘極型電晶體包括··上述基極層，上述第2 電極用擴散區域’在上述基極層的上層部上被選擇性地形 成之第2導電型的第4電極用擴散區域，及在上述第2與第4 電極用擴散區域之間的上述基極層上，經由上述 膜所形成的第2閘極電極； ' V 在該基極層的上層部上與上述第4電極用擴散區域相 鄰接所形成，第1導電型的不純物濃度較上述基極層高之 第1導電型的第1補助擴散區域； 曰 在上述基極層的上層部的上述第1與第2電極用擴散區 域之間，進一步具有第1導電型的不純物濃度較上述基極 層高之第1導電型的第2補助擴散區域； 上述第1及第2補助擴散區域具有相互在電性上連接的 關係。 6·如申請專利範圍第5項所述的半導體裝置，其中更 具有使該第1及第2補助擴散區域之間在電性上連接之金屬 配線。
    7·如申請專利範圍第5項所述的半導體裝置，其中該 第1及第2補助擴散區域包括··在上述基極層的上層部上， 從平面來看’從上述第1與第2電極用擴散區域間的區域延 伸到與上述第4電極用擴散區域相鄰接的區域，被一體地 形成的共通補助擴散區域。 8. —種半導體裝置的驅動電路，係對半導體裝置的驅 動電路，其中該半導體裝置包括： 第1導電型的絕緣閘極型雙載子電晶體（IGBT)，在第i
    1251346 修正 案號931168邡 六、申請專利範圍 及第2主電極之間’連接第1導電型的第1絕緣閘極型電晶 體與，2導電型的雙載子電晶體而成；及 第2導電型的第2絕緣閘極型電晶體，附加上來使當該 I GBT關閉時’使上述雙載子電晶體的基極與射極之間短 路， 將違第2絕緣閘極型電晶體的閘極絕緣膜的膜厚設定 成滿足上述IGBT的元件耐壓以上的特定元件耐壓之膜厚； 該驅動電路包括： 第1控制信號賦予裝置，在上述第1絕緣閘極型電晶體 的閘極電極上賦予第1控制信號；以及 第2控制信號賦予裝置，將對上述第1控制信號反應所 得到之第2控制信號，賦予到上述第2絕緣閘極型電晶體的 閘極電極上； 該第2控制信號賦予裝置，當上述第1控制信號指示上 述第1絕緣閘極型電晶體打開時，產生用來關閉上述第2絕 緣閘極型電晶體的第1電壓，及當上述第丨控制信號指示上 述第1絕緣閘極型電晶體關閉時，產生使上述第2絕緣閘極 型電晶體打開之第2電壓來作為上述第2控制信號。 9. 一種半導體裝置的驅動電路，係對半導體裝置的驅 動電路，其中該半導體裝置包括： 第1導電型的絕緣閘極型雙載子電晶體（IGBT)，在第丄 及第2主電極之間，連接第1導電型的第丨絕緣閘極塑電晶 體與第2導電型的雙載子電晶體而成；及 第2導電型的第2絕緣閘極型電晶體，附加上來使當該
    1251346 Ά 修正 曰 ---——_案號 fmiifi奶ς 六、申請專利範圍 』Β;Τ關閉時’使上述雙载子電晶體的基極與射極之間短 成滿二緣:極/電晶⑽ 該驅;電路包的：件❹以上的特定元件耐屋之膜厚； 的射=到…，另-端與上述雙載子電晶體 門朽ΞΓ信號賦予裝置’對上述第1絕緣間極型電曰體的 間極電極賦予第1控制信號，·以Λ m電曰曰體的 =定電壓賦予裝置，在上述第2 閘極電極上，加上由上述定電壓 窀阳體的 極型電晶辦打卩卩夕士 a / 者使传上述第2絕緣閘 尘*€ BB體打開之方向位移而得之固定電位。 10· —種半導體裝置的驅動電路 驅動電路，其中該半導體裝置包括·予對牛導體裝置的 第1導電型的絕緣閘極型雙載子 及第2主電極之間，連接第1導電型的第T)，在第1 體與第2導電型的雙載子電晶體而成的第』、、、邑緣閉極型電晶 第2導電型的第2絕緣閘極型雷曰 IGBT關閉時，使上述雙載子電曰 |寸加上來使當該 路； 〖雙戰子電-體的基極與射極之間短 將該第2絕緣閘極型電晶體的間極 成滿足上述I GBT的元件耐壓以上的彳_ 、的膜厚s又疋 該驅動電路包括： 上的特疋疋件耐壓之膜厚； 線圈，-端接到定電壓，另—端與上述雙載子電晶體 第32頁 2108-6381-PFl(N2).ptc 1251346 案號93116835, 年月日 修正_ 六、申請專利範圍 … ^ 的射極電極相連接；以及 控制信號賦予裝置，對上述第1絕緣閘極型電晶體及 上述第2絕緣閘極型電晶體的閘極電極共通地賦予相同的 控制信號。
    2108-6381-PFl(N2).ptc 第33頁
TW093116835A 2003-10-02 2004-06-11 Semiconductor device and driving circuit for semiconductor device TWI251346B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003344314A JP4437655B2 (ja) 2003-10-02 2003-10-02 半導体装置及び半導体装置の駆動回路

Publications (2)

Publication Number Publication Date
TW200514257A TW200514257A (en) 2005-04-16
TWI251346B true TWI251346B (en) 2006-03-11

Family

ID=34386305

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093116835A TWI251346B (en) 2003-10-02 2004-06-11 Semiconductor device and driving circuit for semiconductor device

Country Status (6)

Country Link
US (1) US7071516B2 (zh)
JP (1) JP4437655B2 (zh)
KR (1) KR100659384B1 (zh)
CN (1) CN100389499C (zh)
DE (1) DE102004042149B4 (zh)
TW (1) TWI251346B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4440040B2 (ja) 2004-08-27 2010-03-24 三菱電機株式会社 半導体装置
JP4632068B2 (ja) * 2008-05-30 2011-02-16 三菱電機株式会社 半導体装置
DE102008028452B4 (de) * 2008-06-14 2012-10-25 X-Fab Semiconductor Foundries Ag Leistungstransistor für hohe Spannungen in SOI-Technologie
JP4822292B2 (ja) 2008-12-17 2011-11-24 三菱電機株式会社 半導体装置
JP2011018809A (ja) * 2009-07-09 2011-01-27 Panasonic Corp 半導体装置およびその製造方法
CN103579230A (zh) * 2012-07-26 2014-02-12 无锡维赛半导体有限公司 半导体功率器件
CN103579231A (zh) * 2012-07-26 2014-02-12 无锡维赛半导体有限公司 半导体功率器件
JP6947915B6 (ja) 2017-11-01 2021-11-10 蘇州東微半導体股▲ふん▼有限公司 Ｉｇｂｔパワーデバイス
FR3085530B1 (fr) * 2018-08-31 2020-10-02 St Microelectronics Rousset Circuit integre comportant au moins une cellule memoire avec un dispositif anti-fusible.
CN115714138B (zh) * 2022-11-10 2023-08-15 上海功成半导体科技有限公司 Igbt器件及其制备方法
CN117012773B (zh) * 2023-09-26 2023-12-05 上海功成半导体科技有限公司 一种igbt器件及其制备方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4102099A1 (de) * 1990-02-13 1991-08-14 Asea Brown Boveri Abschaltbares leistungshalbleiter-bauelement
JP2903749B2 (ja) * 1991-03-29 1999-06-14 富士電機株式会社 伝導度変調型ｍｉｓｆｅｔを備えた半導体装置
JP3163677B2 (ja) * 1991-09-24 2001-05-08 富士電機株式会社 Ｍｉｓｆｅｔ制御型サイリスタを有する半導体装置
US5459339A (en) * 1992-02-03 1995-10-17 Fuji Electric Co., Ltd. Double gate semiconductor device and control device thereof
US5321281A (en) * 1992-03-18 1994-06-14 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device and method of fabricating same
JP2796470B2 (ja) * 1992-05-06 1998-09-10 三菱電機株式会社 自己消弧型サイリスタおよびその製造方法
US5396087A (en) * 1992-12-14 1995-03-07 North Carolina State University Insulated gate bipolar transistor with reduced susceptibility to parasitic latch-up
JP3163850B2 (ja) * 1993-03-23 2001-05-08 富士電機株式会社 半導体装置
DE69434937D1 (de) * 1994-06-23 2007-04-19 St Microelectronics Srl Verfahren zur Herstellung von Leistungsbauteilen in MOS-Technologie
US5548133A (en) * 1994-09-19 1996-08-20 International Rectifier Corporation IGBT with increased ruggedness
DE19534388B4 (de) * 1994-09-19 2009-03-19 International Rectifier Corp., El Segundo IGBT-Transistorbauteil
DE4433796A1 (de) * 1994-09-22 1996-03-28 Daimler Benz Ag Steuerbares Halbleiterbauelement
GB9423424D0 (en) * 1994-11-14 1995-01-11 Fuji Electric Co Ltd Semiconductor device
US5705835A (en) * 1994-11-25 1998-01-06 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the same
US5903034A (en) * 1995-09-11 1999-05-11 Hitachi, Ltd. Semiconductor circuit device having an insulated gate type transistor
JPH1154748A (ja) * 1997-08-04 1999-02-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3431467B2 (ja) * 1997-09-17 2003-07-28 株式会社東芝 高耐圧半導体装置
KR100374243B1 (ko) * 1998-10-08 2003-03-03 미쓰비시덴키 가부시키가이샤 반도체장치 및 그의 제조방법과 반도체장치 보호회로
JP3660566B2 (ja) * 2000-06-30 2005-06-15 新電元工業株式会社 過電流制限型半導体素子
JP4091785B2 (ja) * 2001-12-13 2008-05-28 三菱電機株式会社 半導体回路
US7063975B2 (en) * 2002-10-28 2006-06-20 Ixys Corporation Shallow trench power MOSFET and IGBT

Also Published As

Publication number Publication date
KR100659384B1 (ko) 2006-12-19
JP4437655B2 (ja) 2010-03-24
US7071516B2 (en) 2006-07-04
DE102004042149B4 (de) 2013-08-22
DE102004042149A1 (de) 2005-05-04
CN100389499C (zh) 2008-05-21
CN1604338A (zh) 2005-04-06
US20050072990A1 (en) 2005-04-07
KR20050033004A (ko) 2005-04-08
TW200514257A (en) 2005-04-16
JP2005109394A (ja) 2005-04-21

Similar Documents

Publication Publication Date Title
JP5217849B2 (ja) 電気回路のスイッチング装置
US9912329B2 (en) Semiconductor device and driving system
JP4357127B2 (ja) 半導体装置
KR101332589B1 (ko) 우회 경로를 갖춘 양방향 트랜지스터 및 그를 위한 방법
US7986005B2 (en) Short circuit limiting in power semiconductor devices
US10135445B2 (en) Semiconductor integrated circuit device
TWI251346B (en) Semiconductor device and driving circuit for semiconductor device
JP2009065026A (ja) 電気回路のスイッチング装置
JPH0823098A (ja) 双方向電流阻止ｍｏｓｆｅｔ及び双方向電流阻止ｍｏｓｆｅｔのオン抵抗を低減する方法
CN104347626A (zh) 包括控制电路的半导体器件
JP4971848B2 (ja) 低スイッチング損失、低ノイズを両立するパワーｍｏｓ回路
JP2011035292A (ja) 半導体装置及び電源回路
JP7038531B2 (ja) 電源逆接続保護機能を備えた負荷駆動回路
JPH0231506B2 (zh)
Toyoda et al. 60V-class power IC technology for an intelligent power switch with an integrated trench MOSFET
JP6370952B2 (ja) 半導体装置
US10659039B2 (en) Semiconductor device
JP5737509B2 (ja) スイッチング回路
JP2023176955A (ja) 半導体装置、および電源装置
JP2023166727A (ja) 半導体装置および半導体モジュール
JPH11186569A (ja) 横型ダイオード
JPS6231503B2 (zh)
JP2014167978A (ja) 半導体装置
JPH07183497A (ja) Ｍｏｓトランジスタ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees