DE4102099A1 - Abschaltbares leistungshalbleiter-bauelement - Google Patents
Abschaltbares leistungshalbleiter-bauelementInfo
- Publication number
- DE4102099A1 DE4102099A1 DE4102099A DE4102099A DE4102099A1 DE 4102099 A1 DE4102099 A1 DE 4102099A1 DE 4102099 A DE4102099 A DE 4102099A DE 4102099 A DE4102099 A DE 4102099A DE 4102099 A1 DE4102099 A1 DE 4102099A1
- Authority
- DE
- Germany
- Prior art keywords
- doped
- base layer
- emitter
- region
- main electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 238000001465 metallisation Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 18
- 230000005611 electricity Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 210000003811 finger Anatomy 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000012549 training Methods 0.000 description 2
- 102100025272 Monocarboxylate transporter 2 Human genes 0.000 description 1
- 108091006604 SLC16A7 Proteins 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 238000010079 rubber tapping Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0839—Cathode regions of thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
- H01L29/7408—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a capacitor or a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
- H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Description
Die vorliegende Erfindung bezieht sich auf das Gebiet der
Leistungselektronik. Sie betrifft insbesondere ein ab
schaltbares Leistungshalbleiter-Bauelement, umfassend
- a) innerhalb eines Halbleitersubstrats zwischen einer ersten Hauptelektrode und einer zweiten Hauptelek trode eine Vielzahl von nebeneinander angeordneten und parallelgeschalteten ersten Einheitszellen;
- b) innerhalb jeder der ersten Einheitszellen eine Folge unterschiedlich dotierter Schichten, welche Folge, von der Seite der zweiten Hauptelektrode ausgehend, eine Emitterschicht, eine zur Emitterschicht entgegengesetzt dotierte erste Basisschicht, eine zur ersten Basisschicht entgegengesetzt dotierte zweite Basisschicht und ein zur zweiten Basisschicht entgegengesetzt dotiertes, in die zweite Basis schicht eingebettetes und mit einer ersten Haupt elektroden-Metallisierung in Verbindung stehendes Emittergebiet einschließt, und eine Thyristorstruk tur bildet; und
- c) innerhalb jeder der ersten Einheitszellen wenigstens einen Emitter-Ballastwiderstand, welcher in die Ver bindung zwischen dem Emittergebiet und der ersten Hauptelektroden-Metallisierung eingefügt ist.
Ein solches Bauelement ist z. B. aus der DE-A1-38 02 050
bekannt.
Der Gate-Turn-Off-Thyristor (GTO) ist heutzutage das
"Arbeitspferd" in all den anspruchsvollen Anwendungen der
modernen Leistungselektronik, in denen abschaltbare Lei
stungshalbleiter-Bauelemente benötigt werden. Gleichwohl
ist der GTO noch weit davon entfernt, ein idealer Schal
ter zu sein.
Sein sicherer Betrieb erfordert beispielsweise aufwendige
und damit platzraubende und teure Ansteuerungen und
Schutzkonzepte. Ein besonderes Problem stellt das Ab
schalten des Bauelements aus einem Betriebszustand hoher
Stromdichte in einen neuen mit hoher Sperrspannung dar.
In dieser Situation beobachtet man das Phänomen der
Stromfilamentierung. Man versteht darunter die Ausbildung
von Inhomogenitäten der flächenhaften Stromdichtevertei
lung während des Abschaltvorgangs. Diese können ohne ge
eignete Schutzmaßnahmen ein derartiges Ausmaß annehmen,
daß das Bauelement durch die entstehende exzessive
Stromwärme geschädigt oder ganz zerstört wird.
Um gerade dies zu verhindern, werden in den Schaltkreisen
aufwendige und je nach Leistungsklasse auch sehr volumi
nöse Schutzschaltungen vorgesehen, welche den Spannungs
anstieg am Bauelement während des Abschaltens so weit be
grenzen, daß die unerwünschten Effekte mit Sicherheit
nicht auftreten.
Neben den GTOs haben in der Leistungselektronik weiterhin
die MOS-gesteuerten Thyristoren (MCTs) große Beachtung
gefunden (siehe dazu z. B. den Artikel von M. Stoisiek und
H. Strack, IEDM Technical Digest, S.158-161, 1985). Sie
werden derzeit als potentielle Nachfolger der GTOs ange
sehen.
Die MCTs besitzen wie die GTOs eine echte Thyristorstruk
tur. Daher ist auch bei ihnen a priori nicht auszu
schließen, daß es - wie bereits oben im Zusammenhang
mit dem GTO beschrieben - beim Abschalten zur Ausbildung
von Stromfilamenten kommen kann.
Es ist nun bekannt, daß sogenannte Emitter-Ballastwider
stände zwischen dem eigentlichen n⁺-Emitter und der Ka
thodenmetallisierung angeordnet werden können, um eine
bereits im Bauelement befindliche, inhomogene
Stromdichteverteilung zu homogenisieren, d. h., zu verhin
dern, daß hieraus ein Stromfilament mit katastrophalen
Folgen entstehen kann.
In einer praktischen Realisierung wird jedem Emitterfin
ger, d. h. jedem der vielen Elementar-Thyristoren, ein
Ballastwiderstand zugeordnet. Falls sich dann an einem
Finger ein Stromfilament - oder eine Zunahme der Strom
dichte - ausbildet, wächst dort lokal der Spannungsabfall
über dem Ballastwiderstand. Damit entsteht innerhalb der
p-Basisschicht ein Potentialungleichgewicht, welches das
entstehende Stromfilament daran hindert, weiter an Strom
dichte zuzunehmen.
Für den GTO sind derartige Ballastwiderstände in der ein
gangs genannten Druckschrift vorgeschlagen worden. Sie
werden dort verwirklicht als vergleichsweise hochohmige
Schichten, die zwischen den n⁺-Emittern und der Kathoden
metallisierung eingefügt sind. Die Schichten können dabei
beispielsweise aus niedrig dotiertem Polysilizium beste
hen.
Derartige Ballastwiderstände in Form von Widerstands
schichten haben jedoch einen wesentlichen Nachteil: Es
ist problematisch, für korrekt dimensionierte Widerstände
hinreichend dicke Schichten auf dem Substrat abzuschei
den.
Aufgabe der vorliegenden Erfindung ist es nun, ein ab
schaltbares Leistungs-Halbleiterbauelement mit Emitter-
Ballastwiderständen zu schaffen, welches die Nachteile
der bekannten Bauelemente vermeidet.
Die Aufgabe wird bei einem Bauelement der eingangs ge
nannten Art dadurch gelöst, daß
- d) das Emittergebiet ring- oder streifenförmig ausgebil det ist und ein gleichsinnig, aber schwächer dotier tes Zentralgebiet einschließt; und
- e) das Zentralgebiet in die Verbindung zwischen dem Emittergebiet und der ersten Hauptelektroden-Metal lisierung eingefügt ist und als Emitter-Ballastwi derstand wirkt.
Durch die Integration des Ballastwiderstandes in das
Halbleitersubstrat wird einerseits eine homogenere Wider
standsverteilung erreicht; andererseits wird die Herstel
lung des Bauelements vereinfacht.
Ein erstes Ausführungsbeispiel zeichnet sich dadurch aus,
daß das Bauelement die Struktur eines MOS-gesteuerten
Thyristors MCT aufweist.
Ein weiteres Ausführungsbeispiel ist dadurch gekennzeich
net, daß
- a) innerhalb des Halbleitersubstrats zwischen der er sten Hauptelektrode und der zweiten Hauptelektrode eine Vielzahl von zweiten Einheitszellen vorgesehen sind;
- b) die ersten und zweiten Einheitszellen abwechselnd nebeneinander angeordnet und parallelgeschaltet sind;
- c) jede der zweiten Einheitszellen die Emitterschicht, die erste Basisschicht und ein auf der Seite der er sten Hauptelektrode in die erste Basisschicht eingelassenes, zur ersten Basisschicht entgegenge setzt dotiertes Kontaktgebiet umfaßt;
- d) außerhalb des Emittergebietes die zweite Basis schicht, und daran angrenzend zwischen den Ein heitszellen die erste Basisschicht an die auf der Seite der ersten Hauptelektrode liegende Oberfläche des Halbleitersubstrats treten; und
- e) in diesem Bereich auf der Seite der ersten Haupt elektrode über dem Halbleitersubstrat eine isolierte Gateelektrode angeordnet ist.
Weitere Ausführungsbeispiele ergeben sich aus den Un
teransprüchen.
Die Erfindung soll nun nachfolgend anhand von Ausfüh
rungsbeispielen im Zusammenhang mit der Zeichnung näher
erläutert werden. Es zeigen
Fig. 1 ein erstes Ausführungsbeispiel für die Erfin
dung in Form eines p-Kanal-MCT mit ringförmigem
Emittergebiet und einfachem Zentralgebiet;
Fig. 2 ein aus Fig. 1 abgeleitetes zweites Ausführungs
beispiel mit zusätzlichem Kontaktgebiet und
Kurzschlußgebiet innerhalb des Zentralgebie
tes;
Fig. 3 ein drittes Ausführungsbeispiel in Form eines
n-Kanal-MCT; und
Fig. 4 ein weiteres Ausführungsbeispiel mit zwei ab
wechselnd angeordneten, unterschiedlichen Ein
heitszellen.
Fig. 1 zeigt ein erstes Ausführungsbeispiel des erfin
dungsgemäßen Bauelements in Form eines p-Kanal-MCT. In
einem Halbleitersubstrat 1 ist zwischen einer ersten
Hauptelektrode H1 (die in diesem Fall als Kathode K
dient) und einer zweiten Hauptelektrode H2 (die in diesem
Fall als Anode A dient) eine Folge von durchgehenden, un
terschiedlich dotierten Schichten angeordnet, die eine
p⁺-dotierte Emitterschicht 12, eine n⁻-dotierte erste Ba
sisschicht 11 und eine p-dotierte zweite Basisschicht 10
umfaßt.
Das Bauelement ist lateral in eine Vielzahl von gleichar
tigen ersten Einheitszellen unterteilt, die nebeneinander
angeordnet und parallelgeschaltet sind. Eine von diesen
ersten Einheitszellen ist in Fig. 1 dargestellt. Die Ein
heitszelle kann einen quadratischen, rechteckigen oder
hexagonalen Grundriß haben. Sie kann aber auch in Form
eines länglichen Streifens aufgebaut sein.
Zu jeder der ersten Einheitszellen gehört kathodenseitig
ein dem Zellengrundriß entsprechendes ring- oder strei
fenförmiges n⁺-dotiertes Emittergebiet 8, welches in die
zweite Basisschicht 10 eingelassen ist. Am Außenrand des
Emittergebietes 8 schließen sich MOS-gesteuerte Kurz
schlüsse an, die ein p⁺-dotiertes Sourcegebiet 6, ein n-
dotiertes Kanalgebiet 7, eine über dem Kanalgebiet 7 iso
liert angeordnete Gateelektrode 4 und eine erste Kurz
schluß-Metallisierung 5 umfassen.
Bei geeigneter Vorspannung an der Gateelektrode 4 bzw.
dem damit verbundenen Gate G wird im Kanalgebiet 7 ein p-
Kanal erzeugt, der die zweite Basisschicht 10 mit dem
Sourcegebiet 6 leitend verbindet. Da das Sourcegebiet 6
seinerseits über die erste Kurzschluß-Metallisierung 5
mit dem benachbarten Emittergebiet 8 in direkter Verbin
dung steht, bildet sich in diesem Fall ein Kurzschluß
zwischen der zweiten Basisschicht 10 und dem Emitterge
biet 8 aus.
Die Gateelektrode 4 ist - ebenso wie die erste Kurz
schluß-Metallisierung 5 - von einer Gateisolierung 3 um
geben und wird von einer ersten Hauptelektroden-Metalli
sierung 2 überdeckt, die mit der Kathode K bzw. der er
sten Hauptelektrode H1 in Verbindung steht. Anodenseitig
ist eine zweite Hauptelektroden-Metallisierung 13 vorge
sehen, die mit der Anode A bzw. der zweiten Hauptelek
trode H2 verbunden ist.
Während beim herkömmlichen p-Kanal-MCT (siehe den ein
gangs zitierten Artikel von M. Stoisiek und H. Strack)
die erste Hauptelektroden-Metallisierung 2 das kathoden
seitige Emittergebiet direkt kontaktiert, geschieht dies
beim Ausführungsbeispiel der Fig. 1 indirekt über ein zwi
schengeschaltetes n-dotiertes Zentralgebiet 9, welches
von dem ring- bzw. streifenförmigen Emittergebiet 8 ein
geschlossen wird.
Nur dieses Zentralgebiet 9 wird von der ersten Hauptelek
troden-Metallisierung 2 kontaktiert und bildet so wegen
seiner relativ niedrigen Dotierung einen räumlich ver
teilten, integrierten Emitter-Ballastwiderstand, der zwi
schen das Emittergebiet 8 und die erste Hauptelektroden-
Metallisierung 2 geschaltet ist (in Fig. 1 angedeutet
durch die eingezeichneten Widerstands-Symbole).
Die Ausführung des Emittergebietes in Ring- bzw. Strei
fenform steigert für sich genommen bereits die Abschalt
fähigkeit des MCT, da sie der Stromkonzentration im In
nenbereich der Einheitszelle entgegenwirkt. Ihr Zusammen
wirken mit dem integrierten Ballastwiderstand erhöht
diese Sicherheit vor einer Stromfilamentierung noch wei
ter.
Die Kombination aus Ring- oder Streifenemitter und inte
griertem Ballastwiderstand kann bei einem p-Kanal-MCT be
sonders einfach und elegant realisiert werden: Werden die
Kanalgebiete 7 als Teile eines sich über die ganze Ein
heitszelle erstreckenden n-dotierten Gebietes in das
Halbleitersubstrat 1 eingebracht, steht im Inneren des
Emittergebietes von vornherein ein n-dotiertes Gebiet zur
Verfügung, welches als Zentralgebiet 9 verwendet werden
kann. Die Bahnwiderstände des Zentralgebietes 9 überneh
men dann die Funktion von Emitter-Ballastwiderständen,
wenn das Emittergebiet 8 - wie in Fig. 1 gezeigt - von der
Kontaktierung durch die erste Hauptelektroden-Metallisie
rung 2 ausgenommen wird.
Es ist allerdings dabei zu beachten, daß das Sourcege
biet 6 des Emitterkurzschlusses und das Emittergebiet 8
sehr effizient, d. h. durch eine Metallschicht (aus Alumi
nium oder einem Metallsilizid), nämlich die Kurzschluß-
Metallisierung 5 kurzgeschlossen sein sollten. Man benö
tigt daher bei der Realisierung dieser Struktur eine
Zweilagen-Metallisierung.
An dieser Stelle soll noch angemerkt werden, daß bei dem
Bauelement gemäß Fig. 1 auf der Anodenseite zusätzlich
auch Anodenkurzschlüsse (in Form von in die Emitter
schicht 12 eingelagerten, lokalen n⁺-Gebieten) oder eine
n-dotierte Stoppschicht vorgesehen werden können, wie
dies aus dem Stand der Technik grundsätzlich bekannt ist.
Im Ausführungsbeispiel der Fig. 1 liegt die erste Haupt
elektroden-Metallisierung 2 direkt auf dem vergleichs
weise niedrig n-dotierten Zentralgebiet 9. Damit ist die
Gefahr einer nicht-ohmschen Strom-Spannungs-Charakteri
stik dieses Kontaktes gegeben. Falls dadurch die Funktion
des Bauelements beeinträchtigt werden sollte, kann Ab
hilfe geschaffen werden, indem die Oberfläche des Halb
leitersubstrats 1 auf dieser Seite innerhalb des Kontakt
loches verstärkt n-dotiert wird (Fig. 2).
Es ist dann allerdings notwendig, innerhalb des so ent
stehenden, n⁺-dotierten Kontaktgebietes 14 Shorts in Form
von p⁺-dotierten Kurzschlußgebieten 15 anzuordnen, die
eine parasitäre Wirkung des Kontaktgebietes als Emitter
verhindern.
Während sich die bisher erläuterten Ausführungsbeispiele
der Fig. 1 und 2 auf einen p-Kanal-MCT bezogen, ist es ge
nausogut denkbar, die Erfindung bei einem an sich bekann
ten n-Kanal-MCT mit integriertem Elektron-Loch-Aus
tauschmechanismus anzuwenden. Ein Beispiel für einen sol
chen n-Kanal-MCT mit integrierten Emitter-Ballastwider
ständen ist in Fig. 3 dargestellt.
Struktur und Dotierung des Emittergebietes 8 und des vom
Emittergebiet 8 umfaßten Zentralgebietes 9, sowie die
Kontaktierung des Zentralgebietes 9 durch die erste
Hauptelektroden-Metallisierung 2 sind in gleicher Weise
ausgeführt, wie beim p-Kanal-MCT der Fig. 1. Entsprechend
kann auch im Fall des n-Kanal-MCT - wie beim p-Kanal-MCT
der Fig. 2 - die Kontaktierung des Zentralgebietes 9 durch
Einführung eines mit Kurzschlußgebieten durchsetzten,
stärker dotierten Kontaktgebietes (vergleichbar mit den
Gebieten 14, 15 in Fig. 2) modifiziert werden.
Die MOS-gesteuerten Kurzschlüsse werden beim Bauelement
der Fig. 3 in bekannter Weise durch das Emittergebiet 8,
die an die Oberfläche tretende zweite Basisschicht 10,
ein außenliegendes, n⁺-dotiertes Draingebiet 17 und die
über der zweiten Basisschicht 10 angeordnete Gateelek
trode 4 gebildet. Auch hier ist eine Kurzschluß-Metalli
sierung 16 vorgesehen, die das Draingebiet 17 mit der
zweiten Basisschicht 10 direkt verbindet und den Elektro-
Loch-Austausch bewirkt.
Im übrigen kann auch der n-Kanal-MCT der Fig. 3 anodensei
tig durch Anodenkurzschlüsse oder eine Stoppschicht er
weitert werden, wie dies im Zusammenhang mit den p-Kanal-
MCTs der Fig. 1 und 2 oben bereits erwähnt worden ist.
Die erfindungsgemäßen Emitter-Ballast-Widerstände können
nicht nur - wie bisher beschrieben - bei den herkömmli
chen MCTs (p-Kanal oder n-Kanal) mit Vorteil eingesetzt
werden, sondern auch bei einem MOS-gesteuerten Bauelement
mit neuartiger Struktur, welches Gegenstand der älteren
Schweizer Patentanmeldung CH-2945/89-4 vom 10.08.89 ist
und dem Ausführungsbeispiel der Fig. 4 zugrundeliegt.
Dieses Bauelement zeichnet sich dadurch aus, daß
- a) innerhalb des Halbleitersubstrats 1 zwischen der er sten Hauptelektrode H1 und der zweiten Haupt elektrode H2 eine Vielzahl von zweiten Einheits zellen vorgesehen sind;
- b) die ersten und zweiten Einheitszellen abwechselnd nebeneinander angeordnet und parallelgeschaltet sind;
- c) jede der zweiten Einheitszellen die Emitterschicht 12, die erste Basisschicht 11 und ein auf der Seite der ersten Hauptelektrode H1 in die erste Basis schicht 11 eingelassenes, zur ersten Basisschicht 11 entgegengesetzt dotiertes Kontaktgebiet 18 umfaßt;
- d) außerhalb des Emittergebietes 8 die zweite Basis schicht 10, und daran angrenzend zwischen den Ein heitszellen die erste Basisschicht 11 an die auf der Seite der ersten Hauptelektrode H1 liegende Oberflä che des Halbleitersubstrats 1 treten; und
- e) in diesem Bereich auf der Seite der ersten Haupt elektrode H1 über dem Halbleitersubstrat 1 eine iso lierte Gateelektrode 4 angeordnet ist.
Im Ausführungsbeispiel der Fig. 4 ist die Emitterschicht
12 p⁺-dotiert, die erste Basisschicht 11 n⁻-dotiert, die
zweite Basisschicht 10 p-dotiert, das Emittergebiet 8 n⁺-
dotiert, das Kontaktgebiet 18 p⁺-dotiert und das Zentral
gebiet 9 n-dotiert.
Die Dotierung der zweiten Basisschicht 10, welche der p-
Basis eines normalen Thyristors entspricht, muß so ge
wählt werden, daß ein sicheres Sperren des Bauelements
gewährleistet ist. Dazu darf die Raumladungszone nicht
durch die zweite Basisschicht 10 bis zum Emittergebiet 8
hindurchgreifen (Punch Through) .
Die Dotierung muß desweiteren so gewählt werden, daß an
der Oberfläche des Halbleitersubstrats 1 entlang der Pe
ripherie der ersten Einheitszelle (in der zweiten Basis
schicht 10) ein n-Kanal durch Anlegen typischer
Gatespannungen erzeugt werden kann.
Jede zweite Einheitszelle ist durch die niedrig dotierte
erste Basisschicht 11 von der jeweils benachbarten ersten
Einheitszelle getrennt. Mit einem entsprechenden nega
tiven Gatepotential können die Oberflächengebiete der er
sten Basisschicht 11 zwischen den Einheitszellen inver
tiert werden (Bildung eines p-Kanals).
Zur Erklärung der Funktion des in Fig. 4 dargestellten
Bauelements sei zunächst angenommen, daß sich das Bau
element im Sperrzustand befindet. Bei einer Erhöhung der
Gatespannung am Gate G (bzw. der Gateelektrode 4) von 0
auf positive Werte (die über der mit dem n-Kanal in der
zweiten Basisschicht 10 assoziierten Schwellspannung lie
gen) fließen Elektronen aus dem Emittergebiet 8 durch
den n-Kanal in die erste Basisschicht 11.
Bei entsprechender Auslegung des Diffusionsprofils für
die zweite Basisschicht 10 ist die Verstärkung des
zugehörigen n-p-n-Bipolartransistors hinreichend groß,
sodaß die Vierschichtstruktur in der ersten Einheits
zelle wie bei einem Thyristor einrasten und infolge
Ladungsträger-Überschwemmung einen sehr kleinen Wider
stand einnehmen kann (im Gegensatz zu der Struktur eines
typischen IGBT ist hier das Einrasten erwünscht, da so
ein niederohmiger Zustand des Bauelementes erzielt werden
kann).
Für das Ausschalten des Bauelementes wird an dieselbe
Gateelektrode 4 ein negatives Potential (im Bezug auf die
Kathode K) angelegt; es sollte betragsmäßig größer sein
als die Schwellspannung, welche mit den p-Kanälen zwi
schen den Einheitszellen assoziiert ist. Unter dieser Be
dingung existieren die n-Kanäle in den oberflächennahen
Bereichen der zweiten Basisschicht 10 nicht mehr.
Natürlich emittieren die Emittergebiete 8 der ersten Ein
heitszellen, da die Thyristorstruktur ja eingeschaltet
ist. Durch das Einschalten der p-Kanäle in der ersten Ba
sisschicht 11 unterhalb der Gateelektroden 4 werden die
zweite Basisschicht 10 und die zweiten Einheitszellen po
tentialmäßig gekoppelt.
Durch die Kopplung der ersten und zweiten Einheitszellen
über einen niederohmigen p-Kanal wird die zweite Basis
schicht 10 über das Kontaktgebiet 18 mit dem Emitterge
biet 8 praktisch kurzgeschlossen. Eine Vielzahl von Lö
chern können nun direkt aus der zweiten Basisschicht 10
über die p-Kanäle und die zweiten Einheitszellen abge
führt werden, ohne über das Emittergebiet 8 zu fließen.
Durch das Abzapfen dieser Löcher kann die eingeschaltete
Thyristorstruktur der ersten Einheitszelle ihren ON-Zu
stand nicht weiter aufrechterhalten: Das gesamte Bau
element geht in den Sperrzustand über.
Emittergebiet 8, Zentralgebiet 9 und die Kontaktierung
des Zentralgebietes 9 durch die erste Hauptelektroden-Me
tallisierung 2 sind bei diesem Bauelement wiederum in der
gleichen Weise ausgeführt, wie bei den MCTs der Fig. 1 und
3. Entsprechend kann auch hier wieder die Modifikation
des Kontaktes gemäß Fig. 2 vorgesehen werden.
Schließlich sei noch darauf hingewiesen, daß anstelle
der in den Ausführungsbeispielen gewählten Dotierungsfol
gen jeweils auch die dazu inversen Dotierungsfolgen ver
wendet werden können.
Claims (9)
1. Abschaltbares Leistungshalbleiter-Bauelement, umfas
send
- a) innerhalb eines Halbleitersubstrats (1) zwischen ei ner ersten Hauptelektrode (H1) und einer zweiten Hauptelektrode (H2) eine Vielzahl von nebeneinander angeordneten und parallelgeschalteten ersten Ein heitszellen;
- b) innerhalb jeder der ersten Einheitszellen eine Folge unterschiedlich dotierter Schichten, welche Folge, von der Seite der zweiten Hauptelektrode ausgehend, eine Emitterschicht (12), eine zur Emitterschicht (12) entgegengesetzt dotierte erste Basisschicht (11), eine zur ersten Basisschicht (11) entgegenge setzt dotierte zweite Basisschicht (10) und ein zur zweiten Basisschicht (10) entgegengesetzt dotiertes, in die zweite Basisschicht (10) eingebettetes und mit einer ersten Hauptelektroden-Metallisierung (2) in Verbindung stehendes Emittergebiet (8) ein schließt, und eine Thyristorstruktur bildet; und
- c) innerhalb jeder der ersten Einheitszellen wenigstens einen Emitter-Ballastwiderstand, welcher in die Ver bindung zwischen dem Emittergebiet (8) und der er sten Hauptelektroden-Metallisierung (2) eingefügt ist;
dadurch gekennzeichnet, daß
- d) das Emittergebiet (8) ring- oder streifenförmig aus gebildet ist und ein gleichsinnig, aber schwächer dotiertes Zentralgebiet (9) einschließt; und
- e) das Zentralgebiet (9) in die Verbindung zwischen dem Emittergebiet (8) und der ersten Hauptelektroden-Me tallisierung (2) eingefügt ist und als Emitter-Bal lastwiderstand wirkt.
2. Bauelement nach Anspruch 1, dadurch gekennzeichnet,
daß das Bauelement die Struktur eines MOS-gesteuerten
Thyristors MCT aufweist.
3. Bauelement nach Anspruch 2, dadurch gekennzeichnet,
daß
- a) die Emitterschicht (12) p⁺-dotiert, die erste Basis schicht (11) n⁻-dotiert, die zweite Basisschicht (10) p-dotiert, das Emittergebiet (8) n⁺-dotiert und das Zentralgebiet (9) n-dotiert ist; und
- b) die erste Hauptelektrode (H1) die Kathode (K) und die zweite Hauptelektrode (H2) die Anode (A) bildet.
4. Bauelement nach Anspruch 3, dadurch gekennzeichnet,
daß auf der Kathodenseite MOS-gesteuerte Emitterkurz
schlüsse in Form von p-Kanal-MOSFETs angeordnet sind,
welche aus dem Emittergebiet (8), einem außen an das
Emittergebiet (8) angrenzenden, n-dotierten Kanalgebiet
(7), einem in das Kanalgebiet (7) eingebetteten und mit
dem Emittergebiet (8) über eine erste Kurzschluß-Metal
lisierung (5) verbundenen, p⁺-dotierten Sourcegebiet (6)
und einer über dem Kanalgebiet (7) isoliert angeordneten
Gateelektrode (4) gebildet werden.
5. Bauelement nach Anspruch 3, dadurch gekennzeichnet,
daß auf der Kathodenseite MOS-gesteuerte Emitterkurz
schlüsse in Form von n-Kanal-MOSFETs angeordnet sind,
welche aus dem Emittergebiet (8), einem außerhalb des
Emittergebiets (8) in die zweite Basisschicht (10) einge
betteten und mit der zweiten Basisschicht (10) über eine
zweite Kurzschluß-Metallisierung (16) verbundenen, n⁺-
dotierten Draingebiet (17), der zwischen Emittergebiet
(8) und Draingebiet (17) an die kathodenseitige Oberflä
che des Halbleitersubstrats (1) tretenden zweiten Basis
schicht (10) und einer in diesem Bereich über der zweiten
Basisschicht (10) isoliert angeordneten Gateelektrode (4)
gebildet werden.
6. Bauelement nach Anspruch 1, dadurch gekennzeichnet,
daß
- a) innerhalb des Halbleitersubstrats (1) zwischen der ersten Hauptelektrode (H1) und der zweiten Haupt elektrode (H2) eine Vielzahl von zweiten Einheits zellen vorgesehen sind;
- b) die ersten und zweiten Einheitszellen abwechselnd nebeneinander angeordnet und parallelgeschaltet sind;
- c) jede der zweiten Einheitszellen die Emitterschicht (12), die erste Basisschicht (11) und ein auf der Seite der ersten Hauptelektrode (H1) in die erste Basisschicht (11) eingelassenes, zur ersten Basis schicht (11) entgegengesetzt dotiertes Kontaktgebiet (18) umfaßt;
- d) außerhalb des Emittergebietes (8) die zweite Basis schicht (10), und daran angrenzend zwischen den Ein heitszellen die erste Basisschicht (11) an die auf der Seite der ersten Hauptelektrode (H1) liegende Oberfläche des Halbleitersubstrats (1) treten; und
- e) in diesem Bereich auf der Seite der ersten Haupt elektrode (H1) über dem Halbleitersubstrat (1) eine isolierte Gateelektrode (4) angeordnet ist.
7. Bauelement nach Anspruch 6, dadurch gekennzeichnet,
daß
- a) die Emitterschicht (12) p⁺-dotiert, die erste Basis schicht (11) n⁻-dotiert, die zweite Basisschicht (10) p-dotiert, das Emittergebiet (8) n⁺-dotiert, das Kontaktgebiet (18) p⁺-dotiert und das Zentralge biet (9) n-dotiert ist; und
- b) die erste Hauptelektrode (H1) die Kathode (K) und die zweite Hauptelektrode (H2) die Anode (A) bildet.
8. Bauelement nach einem der Ansprüche 1-7, dadurch ge
kennzeichnet, daß
- a) in das Zentralgebiet (9) ein gleichsinnig, aber stärker dotiertes Kontaktgebiet (14) eingelassen ist, welches mit der ersten Hauptelektroden-Metalli sierung (2) direkt verbunden ist; und
- b) dieses Kontaktgebiet (14) im Innern durch wenigstens ein entgegengesetzt und stark dotiertes Kurz schlußgebiet (15) unterbrochen wird, welches die oberhalb des Kontaktgebietes (14) angeordnete erste Hauptelektroden-Metallisierung (2) mit dem unterhalb des Kontaktgebietes (14) angeordneten Zentralgebiet (9) verbindet.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CH46190 | 1990-02-13 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4102099A1 true DE4102099A1 (de) | 1991-08-14 |
Family
ID=4187545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4102099A Withdrawn DE4102099A1 (de) | 1990-02-13 | 1991-01-25 | Abschaltbares leistungshalbleiter-bauelement |
Country Status (3)
Country | Link |
---|---|
US (1) | US5144400A (de) |
DE (1) | DE4102099A1 (de) |
SE (1) | SE9100415L (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4207569A1 (de) * | 1991-03-14 | 1992-09-17 | Fuji Electric Co Ltd | Steuerbarer thyristor mit isoliertem gate und verfahren zu seiner herstellung |
DE4210071A1 (de) * | 1992-03-27 | 1993-09-30 | Asea Brown Boveri | MOS-gesteuerter Thyristor MCT |
WO1995021461A1 (de) * | 1994-02-01 | 1995-08-10 | Daimler-Benz Aktiengesellschaft | Abschaltbares leistungshalbleiterbauelement |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3119931B2 (ja) * | 1992-03-31 | 2000-12-25 | 株式会社東芝 | サイリスタ |
US5357120A (en) * | 1992-07-14 | 1994-10-18 | Hitachi Ltd. | Compound semiconductor device and electric power converting apparatus using such device |
US5293054A (en) * | 1992-11-23 | 1994-03-08 | North Carolina State University At Raleigh | Emitter switched thyristor without parasitic thyristor latch-up susceptibility |
US5488536A (en) * | 1993-04-01 | 1996-01-30 | Simmonds Precision Engine Systems, Inc. | Exciter circuit using gated switches |
DE4343900A1 (de) * | 1993-12-22 | 1995-07-06 | Abb Management Ag | Halbleiterbauelement |
US5412228A (en) * | 1994-02-10 | 1995-05-02 | North Carolina State University | Multifunctional semiconductor switching device having gate-controlled regenerative and non-regenerative conduction modes, and method of operating same |
JP4437655B2 (ja) * | 2003-10-02 | 2010-03-24 | 三菱電機株式会社 | 半導体装置及び半導体装置の駆動回路 |
JP4269941B2 (ja) * | 2004-01-08 | 2009-05-27 | 株式会社日立製作所 | 風力発電装置およびその制御方法 |
US8148748B2 (en) * | 2007-09-26 | 2012-04-03 | Stmicroelectronics N.V. | Adjustable field effect rectifier |
AU2008249215A1 (en) * | 2008-11-26 | 2009-07-09 | Tuff Trailers (Qld) Pty Ltd | A ramp arrangement for a land vehicle |
RU2474925C1 (ru) * | 2011-06-08 | 2013-02-10 | Российская Федерация, От Имени Которой Выступает Министерство Промышленности И Торговли Российской Федерации | Силовой тиристор |
US10325908B2 (en) * | 2017-04-26 | 2019-06-18 | Alpha And Omega Semiconductor Incorporated | Compact source ballast trench MOSFET and method of manufacturing |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3427511A (en) * | 1965-03-17 | 1969-02-11 | Rca Corp | High frequency transistor structure with two-conductivity emitters |
EP0064613B1 (de) * | 1981-04-30 | 1986-10-29 | Kabushiki Kaisha Toshiba | Halbleiteranordnung mit einer Verschiedenheit von Elementen, die parallel funktionieren |
EP0219995B1 (de) * | 1985-09-30 | 1994-03-02 | Kabushiki Kaisha Toshiba | Mittels Steuerelektrode abschaltbarer Thyristor mit unabhängigen Zünd-/Lösch-Kontrolltransistoren |
US4717940A (en) * | 1986-03-11 | 1988-01-05 | Kabushiki Kaisha Toshiba | MIS controlled gate turn-off thyristor |
DE58901063D1 (de) * | 1988-03-10 | 1992-05-07 | Asea Brown Boveri | Mos-gesteuerter thyristor (mct). |
JP2771172B2 (ja) * | 1988-04-01 | 1998-07-02 | 日本電気株式会社 | 縦型電界効果トランジスタ |
-
1991
- 1991-01-25 DE DE4102099A patent/DE4102099A1/de not_active Withdrawn
- 1991-02-01 US US07/649,068 patent/US5144400A/en not_active Expired - Fee Related
- 1991-02-12 SE SE9100415A patent/SE9100415L/ not_active Application Discontinuation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4207569A1 (de) * | 1991-03-14 | 1992-09-17 | Fuji Electric Co Ltd | Steuerbarer thyristor mit isoliertem gate und verfahren zu seiner herstellung |
DE4210071A1 (de) * | 1992-03-27 | 1993-09-30 | Asea Brown Boveri | MOS-gesteuerter Thyristor MCT |
WO1995021461A1 (de) * | 1994-02-01 | 1995-08-10 | Daimler-Benz Aktiengesellschaft | Abschaltbares leistungshalbleiterbauelement |
US5731605A (en) * | 1994-02-01 | 1998-03-24 | Daimler-Benz Aktiengesellschaft | Turn-off power semiconductor component with a particular ballast resistor structure |
Also Published As
Publication number | Publication date |
---|---|
US5144400A (en) | 1992-09-01 |
SE9100415L (sv) | 1991-08-14 |
SE9100415D0 (sv) | 1991-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0566639B1 (de) | Integrierte leistungsschalterstruktur | |
EP0340445B1 (de) | Abschaltbares Leistungshalbleiterbauelement | |
EP0621640B1 (de) | Leistungshalbleiterbauelement | |
EP0438700A1 (de) | Abschaltbares, MOS-gesteuertes Leistungshalbleiter-Bauelement sowie Verfahren zu dessen Herstellung | |
DE69331312T2 (de) | Leistungshalbleiteranordnung mit Schutzmittel | |
DE4102099A1 (de) | Abschaltbares leistungshalbleiter-bauelement | |
DE102007019561A1 (de) | Halbleitervorrichtung und Herstellungsverfahren derselben | |
EP1175700A1 (de) | Halbleiter-bauelement | |
DE19528998C2 (de) | Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung | |
EP0030274B1 (de) | Thyristor mit steuerbaren Emitter-Kurzschlüssen und Verfahren zu seinem Betrieb | |
EP0520355B1 (de) | Mittels Steuerelektrode abschaltbares Leistungshalbleiter-Bauelement sowie Verfahren zu dessen Herstellung | |
EP0507974B1 (de) | Abschaltbares, MOS-gesteuertes Leistungshalbleiter-Bauelement | |
DE1464983C2 (de) | in zwei Richtungen schaltbares und steuerbares Halbleiterbauelement | |
WO2008037650A1 (de) | Halbleiteranordnung mit gekoppelten sperrschicht- feldeffekttransistoren | |
DE19638769C1 (de) | Emittergesteuerter Thyristor | |
DE4022022A1 (de) | Hochspannungshalbleitervorrichtung | |
EP0487869B1 (de) | Abschaltbares Leistungshalbleiter-Bauelement | |
DE69426565T2 (de) | Schaltung zur Verhinderung des Durchschaltens von parasitären Bauelementen in integrierten Schaltungen bestehend aus einer Leistungsstufe un einer Niederspannungssteuerschaltung | |
EP0017980B1 (de) | Thyristor mit Steuerung durch Feldeffekttransistor | |
CH679962A5 (de) | ||
DE102005029263B4 (de) | Halbleiterbauelement mit verbesserter dynamischer Belastbarkeit | |
EP0433825A1 (de) | Abschaltbares Leistungshalbleiter-Bauelement | |
EP0559945B1 (de) | Abschaltbares Leistungshalbleiter-Bauelement | |
DD154049A1 (de) | Steuerbares halbleiterbauelement | |
DE4403429A1 (de) | Abschaltbares Halbleiterbauelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |