TWI251283B - Semiconductor device and method for forming the same - Google Patents

Description

1251283 (Ο 玖、發明說明 (發明說明應敘明：發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明) 1. 技術領域 本發明係關於包含電容器的半導體裝置及其形成方 法，特定言之，係關於包含電容器的半導體裝置及其形成 方法，該電容器藉由形成一多層堆疊型電容器，使一單元 電容器之投影面積增加，達到3F2至12F2。 2. 先前技術 在千兆級動態隨機存取記憶體的具體實施例的其中一 個重要因素是形成一電容器，以供高度整合使用的足夠電 容。 具體而言，在該動態隨機存取記憶體中，（其中，一單 位單元包括一 MOS電晶體和一電容器），需要增加該電容 器的電容，並減少該電容器所佔用的面積以獲得高度整合 效果。 所以，提出了 一種增加一儲存節點（其為一較低電極） 的表面積之方法，以增加該電容器的電容，其滿足等式（Eo xErxA)/T (其中，Eo代表真空介電常數，Er代表介電膜 的介電常數，A代表該電容器的面積，T代表該介電膜的 厚度）。 不管是第幾代的動態隨機存取記憶體，讀取存儲資訊所 需要的電容均為每單元2 5至3 0 fF。然而，由於增加了該動 態隨機存取記憶體的整合密度，所以會減小分配給電容器 的區域面積。 上述問題出現在一千兆級的動態隨機存取記憶體區域 1251283 (2) 内。對該電容器的； 膜材料，以增加電 決定該動態隨機 面積、介電材料的 圖1是一傳統半_ 折疊位元線結構動 表不最小間距尺寸 5 F乘1 F長寬的矩 基板10上。寬度為 該活性區域1 2上。 域1 2的兩侧。此處 該半導體基板10上 圖2是依據一儲名 荷曲線圖。該曲線 疊結構且F為〇·7奈 電容器所需要的儲 存節點圖案化程序 積。 如果該儲存節點 為0.5奈米；如果： 米，才能形成電容 高介電常數的材料 然而，在處理過 使用。 洁構已經作了大量研究，並開發了絕緣 容。 存取記憶體電容的要素包括：電容器的 介電常數以及等效氧化物厚度（Ε〇τ)。 μ體裳置之配置圖，其中係以一般的5ρ2 態隨機存取記憶體單元為例。此處，F 〇 形活性區域1 2交替配置在一個半導體 1 F的字組線1 4以1 F的間隔垂直配置在 寬度為3F的電容器16形成於一活性區 ’ M電容器1 6係通過接點1 8電性連接到 〇 ^ #點和一 EOT的高度所繪製的積累電 固說明在圖1中的電容器為一個單一堆 米時，要獲得每單元25至30fF電容，該 存節點高度以及EOT。考慮到該單元儲 中的邊緣環繞效果，可計算出其表面 高度的長寬比是10，該EOT至少必須約 矣長t比是20，該EOT至少必須為1奈 I 的電容器。因此，必須使用具有 〇 程中，多數具有高介電常數的材料不易 1251283

(3) 尤其，在使用諸如以釕（Ru)金屬電極作儲存電極以及板 電極時，就不易使用具有高介電常數的膜。在這種情況下， 由於熱預算（thermal budget)，該裝置的性能將會惡化。 而且，在隨後的熱退火處理過程中，會降低具有高介電 常數材料的性能，或者由於高的長寬比，間隙填充特性會 降低。 發明内容 因此，本發明的一個目的是藉由在不同的層上形成相鄰 電容器，而又不必增加儲存節點的高度，提供一種半導體 裝置之電容器，其具有足夠的電容量，且佔用面積小。 本發明的另一個目的是：提供形成一種半導體電容器的 方法，該電容器可提供足夠的電容，以供半導體裝置高度 整合使用，而又不需增加儲存節點的高度。 為了達到本發明上述之目的，提供具有折疊位元線結構 的半導體裝置。在該半導體裝置中，一第一電容器與一第 二電容器連接到一活性區域，其中，該第一電容器與該第 二電容器分別形成於不同的高度，並且彼此電性絕緣。 此外，該第一與第二電容器分別均為5F2，並且彼此重 疊 1F2。 依據本發明的另一特徵，一種半導體裝置的電容器包 括：一 5 F乘1 F長寬的矩形活性區域；兩個1 F長的字組線， 其穿過一活性區域；以及在一活性區域内，形成於不同高 度的兩個電容器彼此電性絕緣，其中，該二電容器均為 5F2，且依照一預定尺寸重疊。 1251283 (4)

其中，該二電容器依照F2彼此重疊。 依據本發明的另一特徵，一種半導體裝置的電容器包 括：一 5 F乘1 F長寬的矩形活性區域；兩個1 F長的字組線， 其穿過一活性區域；以及兩個2F乘6F長寬的電容器，其 連接到一活性區域上，其中該二電容器形成於不同的高 度，且彼此電性絕緣，並依照一預定寬度重疊。 此處，該二電容器依照2F乘2F尺寸彼此重疊。 依據本發明的另一特徵，形成半導體裝置之電容器的一 種方法包括以下步騾：形成裝置絕緣氧化膜，界定半導體 基板上的活性區域；在該合成基板的整個表面上，形成一 第一層間絕緣膜；有選擇地圖案化該第一層間絕緣膜，以 形成一第一與一第二接觸插塞（contact plug)接觸該活性區 域；形成一第三接觸插塞接觸該第二接觸插塞；在該第三 接觸插塞的侧壁上，形成一第一絕緣間隔，藉此產生一第 一接觸孔，以曝露該第一接觸插塞；在該第一接觸孔中， 形成一第一電容器，其具有一儲存節點、介電膜以及一板 電極；在合成極板上，形成一第四接觸插塞連接到該第一 電容器的該板電極上；在該第四接觸插塞的侧壁上，形成 一第二絕緣間隔，使該第二絕緣間隔能覆蓋該第一電容器 的曝露表面，藉此產生一第二接觸孔，以曝露該第三接觸 插塞；以及在該第二接觸孔上，形成一第二電容器。 此外，形成該第一電容器之後，該方法還包含一個步騾： 在該合成基板上，形成一第二絕緣膜，以使該第一電容器 與該第二電容器絕緣。 (5) 1251283 ::明的原理在於：提供-多層堆疊單元電容器，以辦 加動恐隨機存取記憶體的電容。 曰 實施方式 現在’將依照本發明之較佳具體實施例並參考附圖，以 詳細說明形成半導體裝置的電容器及其形成方法。 ϋ“配置說明了依照本發明之第-項具體實施例的 5F:。骹裝置。在-折疊位元線結構中，電容器的面積為 ㈣1F長寬的矩形活性區域22 ’以_間隔配置在半 導體基板2〇上。複數個字組線24垂直配置在活性區域22 上，其中，兩個字組線穿過—個活性區域22。兩個矩㈣ 的電谷益25和26,長均為5F’寬均為if，形成於一活性 區域22的不同兩個層上。其中，通過接點27和28,電容器 2 5和2 6電性連接到活性區域2 2上。 圖、^與批所示剖面圖說明了沿著圖3中的直線A_A與 私谷态’其_ ’未顯示裝置絕緣氧化膜與字組線。 如圖4a所示，裝置絕緣氧化膜21呈淺溝渠狀，其界定半 導體基板20上的活性區域。第一電容器以，尺寸為}^^， 形成於第一層間絕緣膜23上，以通過接點27接觸活性區域 22。形成第二層間絕緣層膜23]，以填充第一電容器^之 間的間隔，並且在在第一電容器25和第二層間絕緣膜 上，形成第三層間絕緣膜29。在第三層間絕緣膜29上，形 成第二電容器26，以通過接點28接觸活性區域22。其中， 第二電客器26的長軸方向端與第一電容器25的長軸方向 1251283 (6)

端重疊IF2。 如圖4b所描述，形成的第一與第二電容器25和26與鄭近 的電容器相隔1 F。應該注意的係這些電容器是依據傳统 鑲嵌與圖案化程序形成的。 圖5是依據本發明的第二具體實施例之半導體裝置的配 置視圖，其中，電容器面積為12F2，比圖3中的電容器大。 5F乘1F長寬的矩形活性區域32，以1F的間隔配置在半 導體基板3 0上。複數個字組線3 4垂直配置在活性區域22 上，其中，兩個字組線穿過一活性區域3 2。第一與第二電 容器35與36形成於一活性區域32的兩個不同層上，寬均為 2F，長均為6F。其中，第一與第二電容器35與36通過接 點3 7和3 8電性連接到活性區域3 2上。第一電容器3 5和第一 電容器3 6的區段相對應於圖4a和4b，但比其大。 由於第一電容器35與第二電容器36的接觸部分之間的 間隔小於1F，所以不能使用傳統的圖案化程序。圖案化 需要使用間隔的程序。 圖6&至6g所示的剖面視圖係說明，依照本發明所形成圖 5中電容器之方法的序列步驟。 參考圖6a，在半導體基板50上，較佳為带晶圓，形成較 低結構，其包含活性區域(未顯示）、裝置絕緣氧化膜5] 與間極電極(未顯示）。在其上’立即形成第一層間絕緣膜 2’其包含第一接觸插塞叫與第二接觸插塞53_2,以供 儲存節點使用。 ^ 隨後， 在合成基板的整個表面上，形成第 一蝕刻停止層 -10- 1251283

⑺ 5 4與第二層間絕緣膜55，兩者均由氧化膜組成。 如圖6b所示，移除部分第二層間絕緣膜5 5和部分第一蝕 刻停止層54，形成一開口，以曝露第二接觸插塞53-2，並 且用接觸插塞材料填充該開口，以形成第三接觸插塞 53-3。 如圖6 c所描述，移除第二層間絕緣膜5 5，以突出第三接 觸插塞53-3，並且，在第三接觸插塞53-3的侧壁上，形成 第一絕緣間隔5 7。其中，第一絕緣間隔的寬度小於1F， 大於0.5F。第一絕緣間隔57的寬度小於0.5F時，鄰近的上 面與下面的電容器之間就會出現短路，並且當第一絕緣間 隔57的寬度大於1F時，鄰近電容器的尺寸會減少。而且， 間隔形成程序會曝露第一接觸插塞53-1的上部。 如圖6d所示，形成第一電容器61，接觸曝露的第一接觸 插塞53-1，該電容器61包含儲存節點電極58、介電膜59以 及板電極60。其中，第一電容器61和第三接觸插塞53-3的 高度相同。 參考圖6e，相繼在合成結構的整個表面上，形成第二蚀 刻停止層62和第三層間絕緣膜63，然後，形成接觸孔64， 以供板電極6 4的外部連接。 如圖6f所示，為板電極形成一第四接觸插塞65，以填充 接觸孔6 4。然後，移除第三層間絕緣膜6 3，以曝露第二蚀 刻停止層62，並且在第四接觸插塞65的侧壁上，形成第二 絕緣間隔6 6。其中，第二絕緣間隔6 6與第一絕緣間隔5 7 受相同的尺寸限制。另外，間隔形成程序會曝露第三接觸 -11 - !251283

(8) 插塞53·3的上部。 如圖6g所描述，形成第二電容器7〇，以接觸第三接觸插 塞53_3 ’該電容器7 0包含一儲存節點67、介電膜68與板電 極6 9。 第電谷器61與第二電容器70的寬均為2F，長均為0F。 ，圖7是依照本發明第三具體實施例中的半導體裝置，繪 製的剖面視圖。 參考圖7，藉由另外的光學蝕刻程序，移除蝕刻停止層 為第一電容器曝露接觸插塞5 6的上部，然後執行後續 勺心序之方式’利用第一與第二絕緣間隔5 7與6 6，使上面 與下面的電容器相互絕緣。 如上所述’依據本發明，儘管採取堆疊單元電容器之方 式、、隹持長見比，因此，降低了資料讀/寫錯誤率，改善了 I ’並增加刷新時間以減小功率消耗，但是，半導體裝 置的電容器及其形成方法仍然將傳統電容器的單元電容 提高了四倍。 而且’也有可能製造低電壓、低功率、高性能的動態隨 機存取記憶體。在使用依據本發明的結構，形成與傳統電 表器有相同電容的電容時，長寬比減小到1 / 4，並且簡化 裝置的形成程序，以改善裝置的產量。 因此’該半導體裝置的電容器及其形成方法提供了改良 的裝置操作性能，增加了装置的產量，並提高了其生產率， 以致提高了該裝置的高度整合密度。 由於可以用多種方式鼻體化本發明，而又不背離本發明 -12- 1251283 Μ (9) 的精神及其基本特性，所以，應了解上述具體實施例並不 受限於前述說明的任一項細節，除非另有特殊說明，否 則，應該在隨附申請專利範圍所界定之精神與範圍内，廣 泛地解釋本發明，且隨附申請專利範圍也應包含所有在申 請專利範圍或者同等範圍之内的改變與更改。 圖式簡單說明 參考附圖將更能理解本發明，附圖僅供示意說明，並不 受限於本發明，其中： 圖1是一種傳統半導體裝置之配置圖； 圖2是依據一儲存節點的高度和一等效氧化物厚度繪製 的積累電荷曲線圖， 圖3是一種半導體裝置的配置圖，其與本發明的第一項 具體實施例中的半導體裝置一致； 圖4a所示係沿著圖3的直線Α-Α之斷面圖； 圖4b所示係沿著圖3的直線B -B之斷面圖； 圖5是一種半導體裝置的配置圖，其與本發明之第二項 具體實施例中的半導體裝置一致； 圖6 a至6 g所示的斷面圖說明了依照本發明所形成電容 器之方法的序列步騾； 圖7是依照本發明之第三項具體實施例中的半導體裝置 之斷面圖。 圖式代表符號說明 10 矩形活性區域 12 半導體基板 -13 - 1251283

(10) 14 字組線 16 電容器 18 接點 20 半導體基板 2 1 裝置絕緣氧化膜 22 矩形活性區域 23 第一層間絕緣膜

23-1 第二層間絕緣膜 2 4 字組線 25 電容器 26 電容器 27 接點 28 接點 29 第三層間絕緣膜 30 半導體基板

3 2 矩形活性區域 34 字組線 3 5 第一電容器 36 第二電容器 37 接點 38 接點 50 半導體基板 5 1 裝置絕緣氧化膜 5 2 第一層間絕緣膜 -14- 1251283 (ii) 53-1 第 一 接 觸 插 塞 53-2 第 二 接 觸 插 塞 53-3 第 三 接 觸 插 塞 54 第 一 蚀 刻 停 止 層 55 第 二 層 間 絕 緣 膜 57 第 一 絕 緣 間 隔 58 儲 存 即 點 電 極 59 介 電 膜 60 板 電 極 6 1 第 一 電 容 器 62 第 二 蝕 刻 停 止 層 63 第 三 層 間 絕 緣 膜 64 接 觸 孔 65 第 四 接 觸 插 塞 66 第 二 絕 緣 間 隔 67 儲 存 即 點 68 介 電 膜 69 板 電 極 70 第 電 容 器

-15-

Claims (1)

1251283 拾、申請專利範園 1. 一種半導體裝置，其具有折疊位元線結構，其中一第 一電容器與一第二電容器連接到一活性區域上，其中 該第一電容器與該第二電容器係分別形成於不同的高 度，且彼此電性絕緣。 2. 如申請專利範圍第1項之半導體裝置，其中該第一與該 第二電容器均為5F2，且彼此重疊1F2。

3. —種半導體裝置，其包括： 一 5F乘1F長寬的矩形活性區域； 兩個1F長的字組線，穿過一活性區域；及 位於一不同高度的兩個電容器，其連接到一活性區 域上，並且該二電容器彼此電性絕緣，其中該二電容 器尺寸分別為5F2，並以一預定尺寸重疊。 4. 如申請專利範圍第3項之半導體裝置，其中該二電容器 以F 2的面積重疊。

5. —種半導體裝置，其包括： 一 5F乘1F長寬的矩形活性區域； 兩個1F長的字組線，其穿過一活性區域；及 兩個潯F乘6F長寬的電容器，其連接到一活性區域， 其中該二電容器形成於一不同的高度，彼此電性絕 緣，且以一預定寬度重疊。 各如申請專利範圍第5項之半導體裝置，其中該二電容器 以2F乘2F長寬彼此重疊。 7· —種形成半導體裝置之方法，其包含以下步騾： 1251283

形成一裝置絕緣氧化膜，以界定一半導體基板上的 活性區域； 在所形成基板的整個表面上形成一第一層間絕緣 膜； 選擇性地圖案化該第一層間絕緣膜以分別形成一第 一與一第二接觸插塞，接觸該活性區域； 形成一第三接觸插塞，接觸該第二接觸插塞； 在該第三接觸插塞的侧壁上形成一第一絕緣間隔， 藉此產生一第一接觸孔，以曝露該第一接觸插塞； 在該第一接觸孔中形成一第一電容器，其包含一儲 存節點、一介電膜以及一板電極； 在該合成結構上形成一第四接觸插塞，連接到該第 一電容器的該板電極上； 在該第四接觸插塞的侧壁上形成一第二絕緣間隔， 以使該第二絕緣間隔能覆蓋該第一電容器的曝露表面， 藉此產生一第二接觸孔，以曝露該第三接觸插塞；及 在該第二接觸孔中形成一第二電容器。 8.如申請專利範圍第7項之方法，在形成該第一電容器 後，進一步包括在所形成結構上形成一第二絕緣膜， 以使得該第一電容器與該第二電容器絕緣。