TWI243411B - Semiconductor memory device, display device, and portable electronic apparatus - Google Patents
Semiconductor memory device, display device, and portable electronic apparatus Download PDFInfo
- Publication number
- TWI243411B TWI243411B TW093103334A TW93103334A TWI243411B TW I243411 B TWI243411 B TW I243411B TW 093103334 A TW093103334 A TW 093103334A TW 93103334 A TW93103334 A TW 93103334A TW I243411 B TWI243411 B TW I243411B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- film
- gate
- unit
- semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 205
- 230000015654 memory Effects 0.000 claims abstract description 415
- 238000009792 diffusion process Methods 0.000 claims abstract description 84
- 230000006870 function Effects 0.000 claims abstract description 53
- 230000006386 memory function Effects 0.000 claims description 165
- 230000014759 maintenance of location Effects 0.000 claims description 49
- 238000003860 storage Methods 0.000 claims description 22
- 238000009413 insulation Methods 0.000 claims description 17
- 230000005611 electricity Effects 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 42
- 238000000034 method Methods 0.000 description 38
- 229910052581 Si3N4 Inorganic materials 0.000 description 33
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 33
- 239000000758 substrate Substances 0.000 description 30
- 230000000694 effects Effects 0.000 description 25
- 150000004767 nitrides Chemical class 0.000 description 23
- 230000008859 change Effects 0.000 description 22
- 238000004519 manufacturing process Methods 0.000 description 19
- 239000012535 impurity Substances 0.000 description 18
- 230000005684 electric field Effects 0.000 description 16
- 230000008569 process Effects 0.000 description 16
- 230000003446 memory effect Effects 0.000 description 15
- 125000006850 spacer group Chemical group 0.000 description 15
- 239000000463 material Substances 0.000 description 14
- 239000004020 conductor Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 239000004973 liquid crystal related substance Substances 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 10
- 230000010354 integration Effects 0.000 description 10
- 238000007667 floating Methods 0.000 description 9
- 239000004575 stone Substances 0.000 description 9
- 239000012528 membrane Substances 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 239000002356 single layer Substances 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 238000013461 design Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000009467 reduction Effects 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 239000010419 fine particle Substances 0.000 description 4
- 239000002784 hot electron Substances 0.000 description 4
- 230000010287 polarization Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 210000000746 body region Anatomy 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 241001674048 Phthiraptera Species 0.000 description 2
- 229910052778 Plutonium Inorganic materials 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- VYFYYTLLBUKUHU-UHFFFAOYSA-N dopamine Chemical compound NCCC1=CC=C(O)C(O)=C1 VYFYYTLLBUKUHU-UHFFFAOYSA-N 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- OYEHPCDNVJXUIW-UHFFFAOYSA-N plutonium atom Chemical group [Pu] OYEHPCDNVJXUIW-UHFFFAOYSA-N 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000005549 size reduction Methods 0.000 description 2
- 239000002689 soil Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- 241000611750 Coregonus kiyi Species 0.000 description 1
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 241000238814 Orthoptera Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 235000008331 Pinus X rigitaeda Nutrition 0.000 description 1
- 235000011613 Pinus brutia Nutrition 0.000 description 1
- 241000018646 Pinus brutia Species 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 229960003638 dopamine Drugs 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 239000002305 electric material Substances 0.000 description 1
- 239000011263 electroactive material Substances 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 230000008029 eradication Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000016507 interphase Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- IDBFBDSKYCUNPW-UHFFFAOYSA-N lithium nitride Chemical compound [Li]N([Li])[Li] IDBFBDSKYCUNPW-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- VMGAPWLDMVPYIA-HIDZBRGKSA-N n'-amino-n-iminomethanimidamide Chemical compound N\N=C\N=N VMGAPWLDMVPYIA-HIDZBRGKSA-N 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000003348 petrochemical agent Substances 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- BOLDJAUMGUJJKM-LSDHHAIUSA-N renifolin D Natural products CC(=C)[C@@H]1Cc2c(O)c(O)ccc2[C@H]1CC(=O)c3ccc(O)cc3O BOLDJAUMGUJJKM-LSDHHAIUSA-N 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 210000000952 spleen Anatomy 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7923—Programmable transistors with more than two possible different levels of programmation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Description
1243411 玫、發明說明： 【發明所屬之技術領域】 本發明有關於—半導體記憶元件、-顯示元件、斑-可 攜式電子裂置有關。更明確而言，本發明有關半導體記憶 70件，其中每個包括具有電荷或極性保持功能的-記憶功 能單元的場效電晶體可配置，及有關—顯示元件與一可攜 式電子裝置，其每個具有此—半導體記憶元件。 【先前技術】 用 專先 决閃5己憶體典型是當作_非揮發性記憶體使 如圖28所示，在一快閃記憶體中，-浮動間9〇2、一絕 膜907與一字線(控制間)9〇3是經由一閑絕緣膜而在一半 體基板901上形成。在浮動 卞靭闲川2的兩鳊，一源極線904盥 位元線905是透過一擴散區 ， 一 - ^ m 猎此構成一記憶單元 一疋件隔離區域906是在記情置分游+ γ ^ 己^早兀形成（參考例如日本未」 查專利案號 ΗΕΙ 5(1993)_304277)。 記二單元可根據在浮動間9〇2的有些電荷量而保持〗 7 過配置記憶單元構成的一記憶 選擇一特殊字線盘一特硖仞〜括β 早幻f 透义 > ^寺殊位疋線及應用一預定電壓，重寫 項取一想要記憶單元的操作可執行。 ”’、 在此一快閃記憶體中，告 -,^ 田在子動閘的電荷量變化時，顯 不如圖29所示的一汲極 ” ^ 電級（Id)_閘極電壓（Vg)特性。當在 子動閘的負電荷量增加時 幾丰盥撿4 λ, 一 值曰i曰加，且1d-Vg曲線是 成子舁i曰加Vg方向平行而改變。
O:\9I\9I174.DOC -6 - 1243411 ,《而，在此一快閃記憶體中，需要配置絕緣膜907,用以 攸功能觀點將浮動閘902從字線9〇3分開。此外，不容易減 少閘絕緣膜的厚度’為了要避免浮動閘902的漏電荷。因 ，、，、不容易有效減少絕緣膜9()7與閘絕緣膜的厚度，而且會 疋減少§己憶單元尺寸的障礙。 【發明内容】 本么明7C以考慮、能提供一較佳帛導體記憶元件與一較佳 可攜式電子裝置的問題及其目的而達成。 本1明可提供-半導體記憶元件，其包括·· 一記憶單元， 其具有經由一閘絕緣膜而在半導體層上形成的一問極·，一 通道區域’其是配置在閘極下面；一擴散區域，其是配置 在通道區域的兩端，並具有與通道區域相反的-傳導類 里，及。己隐功此單7C，其是在閘極兩端形成，並具有保持 電何功I ’及-放大n ’記憶單元與放大器是彼此連接， 所以記憶單元的一輸出是輸入放大器。 隨著此一結構，既然記憶單元的一輸出是輸入放大器， 所以能讀取在記憶單元巾儲存的資訊。在記憶單元中，記 憶功能單元的記憶體功能、與閘絕緣膜的一電晶體操作功 能是從彼此分開。結果，透過減少閘絕緣膜尺寸而可容易 抑制短通道影響，而能保毅夠記憶功能。此外，當與 EEPROM的情況相比較，透過重寫而在擴散區域之間流動 的電流值會改變較大。因此，有助於在半導體記憶元件的 寫狀態與抹除狀態之間區別。 隨著此一結構，記憶單元可透過與—正常電晶體形成處
O:\91\91174.DOC 1243411 理非常相容的一處理形成。因此，當與透過將一傳統快閃 記憶體當作一非揮發性記憶單元使用、及形成記憶單元結 a t $由電晶體製成的放大器情況相比較，光罩數量與 處理數1可明顯減少。結果，在記憶單元與放大器上的一 曰曰片良率可形成並改善。因為此，所以可減少製造成本， 並可獲得一非常可靠、便宜半導體記憶元件。 k另觀點，本發明亦提供一半導體記憶元件，該半導 體記憶元件包括：一記憶單元，其具有經由一閘絕緣膜而 在半導體層上形成的—閘極；—通道區域，其是配置在閑 極下面；-擴散區4，其是配置在通道區域的兩端，並且 有與通道區域相反的—料類型；及記憶功能Μ，盆是 在閘極的兩端形成，並具有保持電荷功能；及一放大器， 該等記憶單元是成對，I兮笪 疋风对且该荨成對記憶單元的輸出是輸入 相同放大器。 隨著此一結構’類似前述半導體記憶元件的效果可獲 得。此外，既然成對的記憶單元輸出是輸入相同放大器； 所以在具有類似裝置結構的兩個記憶單元中流動電流之間 的差可偵測。因此，讀握你认π Α 一 貝釭作的可信度能獲改善。 此外，本發明亦提供合併兪 σ併則述+導體記憶元件的一顯示 元件與一可攜式電子裝置。 隨著此一結構，例如，扃制 … __ 在1造—顯示器面板之後使用本 發明半導體記憶元件來儲在狄 一 乡正纟、、員示器變化資訊的情況 中，一致的影像品質可在產品或顯示元件中獲得。而且’ 用以同時形成記憶單元與—邏輯電路的處理是簡單的，所
O:\91\91174.DOC 1243411 以可抑制製造成本。操作速度可透過高速讀操作而獲改 口 便且與咼效率顯示元件、與一便宜高效率可攜式電 子裝置可獲得。 本發明的這些及其他目的可從下列詳細描述而變得更顯 然。然而，可了解到，既然在本發明的精神與範圍中的各 種不同憂化與修改能使熟諳此技者從此詳細描述變得更顯 斤本鲞明較佳具體實施例的詳細描述與特殊範例提 供只是說明。 【實施方式】 本發明的一半導體記憶元件主要是由一記憶單元盥一放 大器構成。 ' 圯憶早兀主要是由一半導體層、一閘絕緣膜、一閘極、 「通道區域、一擴散區域與一記憶功能單元構成。在此， 通道區域正常是與半導體層相同的傳導類型區，並表示在 閘極下面的一區域。擴散區域表示與通道區域的傳導類型 相反的傳導類型區。 、 而言，本發明的記憶單元是由下列構成：當作掮 區域的一第一傳導類型區、當作通道區域的一第二傳導 型的區域、在第-與第二傳導類型區邊緣上沉積的，己惰 能單元、與經由I絕緣膜或—絕緣膜提供的—電極。本 :記憶單it是由下列構成：纟閘絕、緣膜形成的閘極、^ 憶功能單元閘極相反端上沉積的兩個擴散區域、與在間 下面沉積的一通道區域。 在本發明的半導體元件中，半導體層是在當作半導儀
O:\91\91174.DOC 1243411 的半導體基板形成（最好是在半導體形成的第一傳導類型 的井區上）。 ' 只要半導體基板用於一半導體元件’它便未被特別限 制，而且其範例包括由例如矽、鍺或類似材料的一元件半 導體、或例如石夕鍺、GaAs、InGaAs、ZnSe、或咖的一複 合半導體製成的一 出結構基板。t-基板在它表面上具 有一半導體層時，例如隔離物上矽（s〇I)基板、—藍寶石矽 (SOS)基板、與-多層SOI基板、或其上具有_半導體層的 玻璃或塑膠基板之各種不同基板可使用。特別是，一矽基 板與一 SOI基板在它的表面上具有一半導體層是較好。雖然 從其流過的有些電流量會變化，但是半導體基板或半導體 層可以是單晶（例如由形成晶膜生長）、複晶、或無定形晶。 在半導體層上，最好是形成―元件隔離區域。此外，單 層或多層結構可由例如一電晶體、一電容器與一電阻的元 件、由-些元件形成的電路、—半導體元件、與—層間絕 緣膜組合。元件隔離區域可由例如一 [〇(：〇8膜、一溝渠氧 化物膜與一 STI膜的各種不同元件絕緣膜的任一者形成。半 導體層可以是？朗傳導類型。在半導體層中，最好是形成 第-傳導類型（P或N型）的至少—井區。在此領域的一已知 範圍中的雜質濃度能當作在半導體層與井區中的雜質濃度 使用。在將SQI基板當作半導體層使用的情況中，井區可在 表面半導體層形成，而且一主體區可在通道區域下面提供。 只要閘絕緣膜或絕緣膜通常用於半導體元件，它便不會 特別被限制，而且其範例包括例如一矽氧化物膜或一矽氮
O:\9I\91174.DOC -10- 1243411 化物膜的一絕緣膜的單層膜 一 且θ膜或例如一鋁氧化物 Μ、一鈦氧化物膜、一鈕氧 ^ ^ π ^ 虱化物膑或一鈐氧化物膜的高誘 電性固定膜。特別是，一矽 虱化物膜疋較佳。閘絕緣膜具 有例如大約1至2〇毫微米的厚 古 又1岡雖而且最好是大約1至ό 笔被米。閘絕緣膜是在閘極下 你甲』位卜面形成、或以大（寬）於閘極形 成0 一半導體元件、或在閘絕緣膜 的底端部分具有一凹部形狀中形成。閑極最好是以整體形 式形成μ整體形式形成的閑極係表示閑極包含不是分開 及以整體形式形成的單層或多層傳導膜。閘極在它側壁具 有-側壁絕緣膜。通常，只要它側壁用於半導體元件，它 便不會特別受限制，且其範例包括—傳導膜，例如由多晶 碎製成的單層或多展胺 /丨丄 、 ㈢飞夕層膑例如鋼或鋁的金屬、例如鎢、鈦 或金屬元素的—高耐火金屬、及具高对火金屬的石夕化物。 閘極的適當厚度是例如大約5〇至4〇〇毫微米。一通道區域能 在閘極下面形成。 換5话說，記憶功能單元包含一膜（以下，稱為，，電荷保 持功此膜）、或具有保持電荷功能的一通道區域、累積與 保持電何的功能、電荷陷井功能或保持一電荷極化狀態的 功能。具有前述功能的元件範例包括：矽氮化物；石夕；一 石夕S欠鹽玻璃’其包括例如磷或硼的雜質；矽碳化物；礬土； 一问誘電性材料’例如銓氧化物、誥氧化物或金屬元素氧 化物’鋅氧化物，鐵電；金屬#。因此，記憶功能單元可 透過例如下列單層或疊層結構形成：包括矽氮化物膜的一
O:\9I\91174.DOC -11 - 1243411 緣膜’具有傳導膜或半導體層的—、絕緣膜，·包括至少一 討體或半導體點的-絕緣膜；或者，包括鐵電膜的一絕緣 膜，其中内部電荷係透過一電場而極化，且極化狀態可以 保持^寺別是，既然存在許多電荷陷井位準，所以石夕氮化 物膜最好是用於石夕氮化物膜可獲得一大磁滞特性的理由。 此外’電荷保持時間能較長，且由於漏路徑的發生而不致 使電荷浅漏的問題發生，所以保持特性是很好。此外，石夕 風化物是在LSI處理中當作標準使用的材料。 儲存與保持的可信度可透過使用絕緣膜而提升，其中該 絕緣膜具有例如可當作記憶功能單元的石夕氮化物膜的電荷 保持功能。既_氮化物膜是__隔離物，即使在 漏發生在部分石夕氮化物膜的情況，在整個石夕氮化物膜中的 電荷不會立即遺失。在配置複數個記憶單元的情況中，即 使當在記憶單元之間的距離縮短’且相鄰記憶功能單元彼 此接觸ϊ不像是fp倍六合b @ 9 ^力此早兀疋由導體製成的情況，在記 憶功能單元中儲存的資訊不會遺失。此外，一接觸塞子可 配置接近記憶功能單元。在某些情況’接觸塞子能與記憶 功能早π重疊配置。因此，有助於記憶單元尺寸減少。 具有電荷保持功能的膜不會始終必須具有一膜定形，為 了=增加儲存與保持的可信度。最好是，偏具有電荷保持 力二膜月匕在絶緣腰上不連續存在。具體而言，材料在點 减中具有電荷保持功能，其中該等點是散佈在不容易將 電荷保持在例如矽氧化物的材料。 最好是使用具有傳導膜、或當作—記憶功能單元的半導
O:\91\91174.DOC -12- 1243411 體層的絕緣膜，其理由是將電荷量注入導體或半導體可任 意控制，並可容易獲得多位準值。 此外，最好是使用包括至少一導體、或當作記憶功能單 元料導體點的絕緣膜，其理由是透過電荷的直接隨通而 更谷易執行寫與抹除，並可達成將功率消耗減少。 或者，如同一記憶功能單元，極化方向根據電場而改變 的例如PZT或PLZT鐵電膜可使用。在此情況，電荷是透過 極化而實質在鐵電膜的表面產生，並保持在此狀態。因此， 最好是既然鐵電膜可獲得一磁滞現象，且此磁滞現象是類 似電荷從具有記憶功能及電荷陷㈣膜外部供應的一膜， 所以因此它是最好的。此外’不需要將電荷從膜外部注入， 為了要將電荷保持在鐵電膜，而且磁滯現象特性只可透過 將在膜中的電荷極化而獲得，所以寫/抹除能以高速執行。 當絕緣膜構成記憶功能單元時’具有抑制電荷跳脫的一 區域或功能的膜是適當的。具有抑制電荷跳脫功能的膜範 例包括矽氧化物膜。 在記憶功能單元中包括的電荷保持膜是直接或經由一絕 緣膜而配置在閘極的兩端’並直接或經由―閘絕緣膜而配 置在半導體層(半導體基板、井區、主體區或源極/汲極區、 或擴散區域）。最好是，在閘極兩端的電㈣持膜的形成能 直接或經由-絕緣膜而覆蓋閘極的所有或—部分閘極的。 應用範例中，在閘極在它下端具有一凹部的情況，電 何保持膜的形成可直接或經由—絕緣膜而完全 凹部。
O:\91\91174.DOC -13- 1243411 如稍後的描述，閘極最好是只在記憶功能單元的側壁上 形成，或不覆蓋記憶功能單元的頂部。透過此配置，一接 觸基子可配置接近閘極，所以有助於減少記憶單元尺寸。 可容易具有此簡單配置的記憶單元製造，所以可改善製造 良率。 在將一傳導膜當作電荷保持膜使用的情況中，最好是， 傳‘膜疋經由一絕緣膜配置，所以電荷保持膜不會直接與 半導體層（半導體基板、井區、主體區、源極/汲極區或擴散 區域）或一閘極接觸。例如，傳導膜與絕緣膜的疊層結構； 點形式的傳導膜散佈在絕緣膜的結構；傳導膜配置在閘側 壁上形成的一部分侧壁絕緣膜中的結構將描述。 源極/汲極區可當作源極與汲極區的功能，並具有與半導 體層或井區相反的傳導_。在接合中，最好是，在源極/ 汲極區（擴散區域）與半導體層或井區的雜質濃度之間的差 車父大，《了使熱電子或熱電洞能以低電壓有效產生，且高 速知作肖b以低電壓執行。源極/汲極區的接合深度不會受到 特別限制，❻I可根據獲得料導體記憶元件效率或類似 而予以適當調整。在將一 S0I基板當作一半導體基板使用的 情況中，源極/汲極區的接合深度小於表面半導體層的厚 度。最好是，擴散區域的接合深度幾乎是與表面半導體層 相同。 源極/汲極區的配置能與閘極的一端重疊，如此能符合閘 極的一端，或從閘極的一端偏移。根據在記憶功能單元中 累積的電荷S，因為在電荷保持相同下面的偏移區域反轉
O:\91\91174.DOC •14- 1243411 容易會明顯改變，所以偏移的情況是特別好，當電壓運用 在閘極時，記憶效果能增加，且一短通道效果能減少。然 而§擴散區域偏移較大時，在源極與汲極之間的驅動電 流會顯著減少。因此，最好是偏移量，即是，接近在閘長 度方向的該等閘極端之一者的源極/汲極區距離是短於在 與閘長度方向平行的方向中擴充電荷保持膜的厚度。特別 重要的是具有記憶功能單元中電荷保持功能的至少一部分 膜或區域是與一部分源極/汲極區重疊。此是因為當作半導 體記憶裝置元件的記憶單元的本質可透過一電場而將的資 汛的貧訊重寫，其中電場能根據只存在記憶功能單元側壁 部分的閘極、與源極/汲極區之間的電壓差而應用在記憶功 能單元。 一部分的源極/汲極區能以高於通道區域表面或低於閘 臉隔離面的位準來擴充。於此情況，在半導體基板中形成 的源極/汲極區上，源極/汲極區與傳導膜的整合是疊層是較 適當。傳導膜是由例如多晶矽或無定形矽、矽化物、前述 金屬、高耐火金屬等的半導體製成。特別是，多晶矽是最 好。既然多晶矽的雜質擴散速度較快於半導體層，所以容 易在半導體層的源極/汲極區接合深度較淺，並可抑制短通 道影響。在此情況，最好是，一部分源極/汲極區的配置能 ***與閘極合作的至少一部分記憶功能單元。 本發明的記憶單元可透過一正常半導體處理而形成，例 如類似在閘極側壁上形成具有單層或疊層結構的側壁間隔 物之一方法。該方法的具體範例包括：一方法是用以形成 O:\91\91174.DOC -15 - 1243411 問極或電極，·其後，形成包括電荷保持膜的單層 膜’例如=荷歸膜、電荷則m轉、絕緣膜/電; 保持膜+或、％緣膜/電荷保持膜/絕緣膜，·及在適當情況下將 形成的膜钱刻回，如此债*t ^ 、 …、川如此便此在-側壁間隔物形狀中留下 版’方法疋用㈣成-絕緣臈或電荷保持膜 ?:編刻回，以在側壁間隔物形狀中留下媒，·一方： 置、巴、«材科，其中由—電荷 的微粒是散佈在包括閉極的半導體層上，並 = 將材料蝕刻回，如此會在一 i兄下 UU·Μ. 土間隔物形狀中留下絕緣膜 膜、、’疋用以形成一閘極，其後，形成單層膜或 :層膜，亚使用一光罩將膜圖案化。根據另一方法，在形 :閘極或電極之前，電荷保持膜、電荷 緣膜/電料㈣、、—電荷保制W會形成 開口疋在變成這些膜通道區域的—區域上， 材料膜是在開口的整個表 一 ^ 表面上形成，且閘極材料是在包括 開口的一形狀中圖案化， 憶功能單元。 切開口’歧形錢極與記 在透過配置本發明記丨咅置 α χ月己f思早兀而構成記憶單元的情況中， :早：的最好模式能滿足所有需求：例如，①整合複數 ==早凡閘極’並具有—字線的功能；②記憶功能單元 , 隔離物，特別是一矽氮化物膜 2何保持，記憶功能單元；④記憶功能單元是由一氧化 閘絕緣^乳化物-(〇N〇)膜構成，且石夕氮化物膜具有幾乎與 甲、、巴、、、'面平行的一表面；⑤在記憶功能單元中的石夕氮
O:\91\91174.DOC -16 - 1243411 化物膜是經由，化物膜而從 盘 離；⑥具有保持電荷的區域（例如，且古、Γ通道區域隔 與在記憶功能單元的-擴散區域重疊;：二物膜的區域) 與閘絕緣膜表面平行的石夕氮化物膜^通二將具有幾乎 分開的絕緣膜厚度與閑絕 、…或半導體層 記憶翠元的操作是透過單一彼此是’·⑧寫/抹除- 在記憶功能單元上用於寫/抹⑨電極(字線)不具有 W… 抹除知作的功能，·及⑩在與記情 的：::：的擴散區域接觸部分中，可提供與擴散區域 足任1Γ反的高雜質濃度區域。足以使記憶單元可滿 足任何需求。 在記憶單元使能滿足需求③與⑨的情況中，其對於下列理 由疋非*有用。1·先’位元線接觸能配置接近在字線側壁 上的記憶功能單元、或甚至當在記憶單元之間距離縮短， 複數個記憶功能單元不會彼此干擾，並可保存儲存的資 訊二因此’有助於減少記憶單元尺寸。在記憶功能單元中 電荷保持區域是由一導體製成的情況，當在記憶單元之間 的距離減少牯，由於電容耦合所以干擾會在電荷保持區域 之間發生，使得可保存儲存的資訊。 在記憶功能單元中的電荷保持區域是由一隔離物（例 如，矽氮化物膜）製成的情況中，它會使記憶功能單元的產 生於母個§己憶單元是無關。例如，在經由複數個記憶單元 共用的單一字線兩端上形成的記憶功能單元於每個記憶單 元是不必然要被隔離。在一字線兩端上形成的記憶功能單 元是由共用字線的複數個記憶單元所共用。結果，不需要 O:\91\91174.DOC -17- 1243411 用以隔離記憶功能單元的光學與餘刻，並簡化製造處理。 此外，用於放置於光顯影處理的最低限度、與透過钱刻用 以減少膜的最低限度能減少。因此，當與在記憶功能單元 中的電荷保持區域是由一導體(例如，多晶石夕膜)製成的情況 相比較，即使當記憶功能單^在相同微製造位準上形 成，佔用區域的-記憶單元能減少。在記憶功能單元中的 電荷保持區域是由-導體製成的情況，需要用以隔離每個 記憶單元的記憶功能單元的光學與蝕刻處理，且需要用以 放置在光學顯影處理的最低限度及透過兹刻而將膜減 最低限度。 而且’既然具有輔助寫與抹除操作功能的電極不存在纪 憶功能單元，且裝置結構簡#，處理數量減少，所以製造 良率可提升。因此。有助於一電晶體能以—邏輯電路或一 類比電路的元件構成’並可獲得便宜的半導體記憶元件。 本發明在不僅能滿足需求③與⑨的情況，而且在需求⑥的 情況是更有用。 明確而言，寫與抹除可透過將在記憶功能單元的電荷保 持q域與擴散.區域重疊而以非常低電壓執行。具體而言， 隨著5伏或更少的低電塵，寫與抹除操作可執行:、動作：電 Γ計的觀點亦是一非常大的效果。既然不需要在不像似 =己憶體的晶片中產生高電壓’所以需要佔用大區域的 山何泵電路可省略’或者它的比例大小可減少。特別是， 當小規模容量的記憶體於邏輯LSI中為了調整而提供時，至 ;在己隐。P刀0 #用區域，用以驅動—記憶單元的週邊
O:\91\91174.DOC -18 - 1243411 電路佔用區域會超過一記憶單元的佔用區域。結果，一記 憶單元的電荷泵電路省略或減少大小對於減少晶片尺 最有效。 另-方面，在不能滿足需求③的情況中，即是，在 體將電荷保持在記憶功能單元的情況，即使在不能滿足需 长/月確而5 ’即使當在記憶功能單元的導體與擴散區 域不彼此重疊’但是寫操作能以高速執行。此是因為在記 憶功能單元的導體可透過電容與閘極耦合而有助於寫操 作。 在不能滿足需求⑨的情況中’明確而言，在具有輔助寫 與抹除操作功能的電極存在於記憶功能單元的情況中，即 使當不能滿足需求⑥’明確而言’即使當在記憶功能單元 :隔離物與擴散區域是不彼此重疊，但是寫操作能以高速 執行。 簡而言之’在不能滿足需求③或⑨的情況中，即使當不能 滿足需求⑥’但是寫操作能以高速執行。然而，不:滿: 需求③或⑨會始-記憶單元的佔用區域增加。從前述可清楚 看出，能同時滿足需求③、⑥與⑨是較好。 ㈣㈣+’—電晶體能與—記憶單 疋的-端或兩端串聯；或者’記憶單元能安裝在具一邏輯 電晶體的相同晶片i。在此本發明半導體元件，特別是記 憶單元可透過具有高相容性的處理、與形成例如_電:體 或-邏輯電晶體的正常標準電晶體處理而形成的情況曰，曰他 們可同時形成。因此，用以形成記憶單元與_電晶體戋一
OA91\9U74.DOC -19- 1243411 邏輯電晶體的處理是非常簡單，且結果能獲得一便宜的植 入裝置。 在本發明的半導體記憶元件中，記憶單元能將兩個或多 個值的資訊儲存在一記憶功能單元。因此，記憶單元能當 作用以儲存四個或多個值資訊的一記憶單元使用。記憶單 元/、此儲存一進位資料。依據記憶功能單元的一可變電(I且 放應，€憶單元亦允許當作具有一選擇電晶體與一記憶電 晶體功能的記憶單元使用。 本發明的半導體記憶元件可透過與一邏輯裝置、一邏輯 免路等的組合而廣泛使用’其類似：一資料處理系統，例 如-個人電腦、—筆記型規模的電腦、—膝上型電腦… 個人辅助/發射器、一迷你電腦、—工作站、一主訊框… 器/電腦、任何其他類型的一電腦系統等；當作資料 =糸、，“相—電子料，例如—巾 :體、或—資料記憶元件；一通信裝置，例如-電話…
Hs 數據機或一路由器；一影像# 干而& +、 〜像顯不裝置，例如一顯 描胸一、、 辦至凌置，例如-印表機、-掃 "?是P機；一影像拾取裝置，你I 4 、 一數位攝麥^. 例如一視訊攝影機或 聽攝〜機，一娛樂裝置，例如 放器；一資# Μ 逛戲栈斋或一音樂播 貝口fl、、冬端機，例如一可推 或一電子字並 r柘式貧訊終端機、一手錶 東子予典；一車輛安裝裝置， —汽車音響系統；一 /飞車導航系統或 一動書影像、4^-衣 从將資訊記錄/再生，例如 勒旦如像、—靜態影像或音樂；— 一微波、一電、i γ ^列如一洗衣機、 .相、一_、—盤塾、-真空吸塵器或—
O:\91\91174.DOC -20- 1243411 或壓力計；及一可推钕卑衣置、一浴室刻度 了 b式β己憶元件，例如一丨 特別是，能右4收1 C卡或一圮憶卡。 冑效將半導體記憶元件應 置，例如可鞞★+ ^ ^式電子裝 可攜式資訊終端機、1C卡、π卡 “…可攜式遊戲機器、數 播放器、可择彳立你κ 』攜式動晝 半導體计放器、電子字典與手錶。本發明的 …件可依需要以電子裝置之可分離的至 刀控制電路或資料儲存路提供。 邛 以下’本發明的半導體記憶元件、顯示元件與可 +裝置的具體實施例將參考附圖詳細描述。 第一具體實施例 如圖1所示的記 第一具體實施例的半導體記憶元件具有 憶單元1。 記憶單元1具有在p型井區1〇2形成的一閘極1〇4，其中該p 型井區102是經由一閘絕緣膜1〇3而在丨導體基板1〇1表面 形成。在閘極104上面與側面配置保持電荷的陷入位準及當 作一電荷保持膜使用的矽氮化物膜1〇9。在矽氮化物膜1〇9 中，閘極104的兩側壁的一些部分是當作實際保持電荷的記 憶功能單元105a與105b使用。記憶功能單元可視為電荷是 貫際透過記憶功能單元或電荷保持膜的重寫操作累積。在 閘極104兩端的P型井區1 〇2，分別當作一源極區與一沒極區 功能的N型擴散區域l〇7a與l〇7b可形成。該等擴散區域1〇7a 與107b的每一者具有一偏移結構。明確而言，擴散區域1〇7a 與107b不會到達在閘極104下面的區域121、與在通道區域 O:\91\91174.DOC -21 - 1243411 電荷保持膜結構部分下面的偏移區域120。 用以貝貝保持電荷的記憶功能單元l〇5a與l〇5b是在閘極 104的兩側土的—些部分。因此，矽氮化物膜1〇9只在對應 一些部分的區域中形忐 成（ > 考圖2A)。該等記憶功能單元 105a與105b的每—去目士 者具有一結構，其中每個是由一導體或 半導體製成，且具有一 ^ Ά -L· Ο 毛从水尺寸的一些細微粒1 i 1是在一 絕緣膜112以類似非】查诗# \ & a 声連、、，貝點刀佈（參考圖2B)。當細微粒u i 具有小於1毫微米尺寸時，_ 丁 里化效應會太大，所以它會變 成不谷易使電荷到（隧通）小點。當尺寸超過⑺毫微米時，一 顯著量化效應不會在室溫出|。因Λ，細微粒⑴的直徑最 子疋在彳之1毛微米到1 〇氅微米的範圍。當作一電荷保持膜使 用的石夕氮化物膜⑽可在閘極側面以—側壁間隔物形狀予 以形成（看圖3)。 ⑽記憶單元寫操作的原理將在圖3與4描述。所有記憶功能 早兀13 la與131b具有保持電荷功能的情況將描述。 ，’寫”在此表示當記憶單元是N通道類型時，將電子注入記 憶功能早7C 131a與13 lb。以下，假設記憶單元是_道類型 將描述。 如圖3所示，N型的第一擴散區域1〇以是設定成一源極， 且N型的第二擴散區域1〇71)是設定成一汲極，為了要將電子 注入（寫）第=記憶功能單元131b。例士口，〇伏特1運用在第 一擴散區域107a與P型井區1〇2，+5伏特是運用在第二擴散 區域107b，且+5伏特是運用在閘極ι〇4。在此電壓參數下， 一反轉層226是從第一擴散區域1〇7a(源極）擴充，但是不會
O:\91\91174.DOC •22- 1243411 弟於放5域〗〇7b(汲極），且一夹 透過一高雷p ^ ^ + 人止點會發生。電子能 極），廿絲士 a j弟一擴散區域107b(汲 亚、又成所明熱電子（高能量傳 熱電子注入_專¥电子）。寫入是透過將 合在笛.广己feW7Ll31b而執行。既然熱電子不 曰在弟一錢功能單元131晴近產生，所以寫不會執行。 如則述，透過將電子注入第 能執行。 弟。“…早兀mb，寫便 極另二方面，如圖4所示’第二擴散區域咖是設定成源 弟擴散區域107a是設定成汲極，為了要將電子注 入(寫)第-記憶功能單元131。例如，〇 散區域⑺几與？型井區102，+5伏 在弟一擴 ^ 3伙特疋運用在第一擴散區域 二a，且+5伏特是運时閘極1G4。電子會注人第-記憶功 此早το 131a ’且寫可透過將源極與汲極區交換而執行，如 此不同於將電子注入第二記憶功能單元13比的情況。 記憶單元抹除操作的原理現將參考圖5與6描述。 在第一記憶功能單元ΠΙα中所儲存抹除資訊的第一方法 中，在第一擴散區域10乃與1>型井區1〇2之間的？1^接合是逆 偏壓；此外，.如圖5所示，透過將正電壓（例如，+5伏特）應 用到第一擴散區域107a及將〇伏特應用到p型井區1〇2，負電 壓（例如，-5伏特）便能運用在閘極1〇4。此時，在pN接合閘 極104附近，由於應用負電壓的閘極影響，特別是電位梯度 會變成尖銳。結果，熱電洞（高能量的正電洞）能透過帶間隧 通而在PN接合的P型井區102端產生。熱電洞會被吸引到具 有一負電位的閘極104 ;結果，電洞會注入第一記憶功能單 O:\91\91174.DOC -23- 1243411 士3U。如此，在第一記憶功能單元131a的資訊會被抹除。 ^充夠將0伏特應用到第二擴散區域107b。 斤在抹除第二記憶功能單元131b儲存資訊的情況中，當將 第擴政區支或#電位與第二擴散區域的電位交換 操作便會執行。 ]迷 在抹除第一記憶功能單元131a儲存資訊的第二方法中， 如圖6所示，正電壓（例如，+4伏特）是運用在第一擴散區域 、 〇伏特疋運用在第二擴散區域107b，負電壓（例如，一4 伏特）是運用在閘極104，且正電壓（例如，+0 8伏特）是運用 在P型井區102。此時，順向電壓是在P型井區102與第二擴 散區域107b之間應用，且電子會注入？型井區1〇2。注入的 電子會擴散到在P型井區102與第一擴散區域1〇乃之間的PN 接合，其中電子是透過一強電場而加速，藉此變成熱電子。 透過熱電子，一電子_電洞對便可在pN接合產生。明確而 吕，在P型井區102中注入的電子會變成一觸發器，且熱電 洞能透過在在P型井區1〇2與第二擴散區域1〇7b之間應用順 向電壓而在放置於相反端的pN接合中產生。在？]^接合中產 生的熱電洞會被吸引到具有負電位的閘極丨〇4 ;結果，正電 洞會注入第一記憶功能單元131a。 根據方法’而且是透過帶間隧通只將不足以產生熱電洞 運用在P型井區與第一擴散區域107a之間的PN接合情況，從 第二擴散區域107b注入的電子會變成一觸發器，以在pn接 合產生一正電子電洞對，藉此產生熱電洞。因此，在抹除 操作的電壓會減少。特別是，在偏移區域12〇(參考圖〇存在
O:\91\91174.DOC -24- 1243411 的情況中’ PN接合的可透過應用負電位的閘極而變得尖銳 的衫響能較低。結果，雖然不容易透過帶間隧通產生熱電 洞’但是透過第二方法，可克服缺點，並可使用低電壓實 施抹除操作。 在抹除第一記憶功能單元13 la儲存資訊的情況中，+5伏 特必須以第一抹除方法而運用在第一擴散區域107a，然而 +4伏特在第二抹除方法是足夠的。如前述，根據第二方法， 抹除時的電壓會減少，所以功率消耗可減少，並可抑制由 於熱載體而使記憶單元惡化。 在任何抹除方法中，過度抹除不會在記憶單元中容易發 生。在此的過度抹除係表示增加記憶功能單元所累積正電 /同數里的一現象，臨界減少而不會飽和。過度抹除在一快 閃記憶體所代表EEPR〇M中是一大問題。特別是，在臨界 變成負值的情況，變成不能選擇一記憶單元的重要故障會 發生。另一方面，在本發明半導體記憶元件的記憶單元中， 而且在大量正電洞累積在記憶功能單元的情況，只有電子 會在記憶體功能單元下面感應，但是影響不容易影響到在 閘絕緣膜下面的通道區域電位。既然在抹除時的臨界值是 由在閑絕緣膜下面的電位決定，所以可抑制過度抹除的發 生。 此外’ §己fe單元的讀操作原理是在圖7描述。 在讀取如圖7所示第-記憶功能單元ma中儲存資訊的 情況中，第-擴散區域107&是設定成一源極，第二擴散區 域l〇7b是設定成-；:及極，且電晶體允許在飽與區域操作。
O:\91\91174.DOC -25- 1243411 例如，〇伏特是運用在第一擴散區域⑺化與？型井區102， + 1·8伏特是運用在第二擴散區域1〇7b，且+2伏特是運用在 閘極104。在此時電子不會累積於第一記憶功能單元13 “的 情況中，汲極電流會流動。另一方面，在電子累積於第一 記憶功能單元13 la的情況，一反轉層不會容易在第一記憶 功能單元13 la附近形成，所以汲極電流不會流動。因此， 透過偵測汲極電流，可讀取在第一記憶功能單元131&中儲 子勺資σίΙ既然夾止點是在汲極附近的區域發生，所以在 第二記憶功能單元l31b中是否出現累積的電荷不會影響汲 極電流。 a 在靖取於第二記憶功能單元13 lb中儲存資訊的情況中， 第一擴散區域107b是設定成一源極，第一擴散區域1〇以是
設定成一汲極，且電晶體是在飽和區域操作。足以例如將Q 伏特應用到第二擴散區域1071)與1>型是充份井區102，+18 伏特應用到第一擴散區域107a，及將+2伏特應用到閘極 104。在第二記憶功能單元131b中儲存的資訊可透過讀交換 讀取在第一記憶功能單元131a中儲存資訊的情況的源極與 没極區而讀取。 在未使用閘極104覆盍的一通道區域（偏移區域12〇)保留 在未使用閘極104覆蓋的通道區域情況，一反轉層可根據在 記憶功能單元13 la與13 lb是否出現過度電荷而銷散或形 成；結果是，會獲得磁滯現象（臨界變化）。然而，當偏移區 域120太寬時，汲極電流便會明顯減少’且讀速度會變成較 慢。因此，最好是決定偏移區域120的寬度，以獲得足夠2 O:\91\91174.DOC -26- 1243411 滯現象與讀取速度。 而且在擴散區域l〇7a與l〇7b到達閘極104端的情況中，即 是’擴散區域與咖是與閘極104重疊，電晶體的臨界 值便不容易受到寫操作而變化。然而，在源極/汲極端的寄 生阻抗會明顯改變，且汲極電流會明顯少（等於或超過—數 位）。因此，讀取可透過偵測汲極電流而執行，並可獲得如 同一圮憶功能。在需要大記憶磁滯現象效果的情況，最好 是擴散區域1〇7&與107b與閘極1〇4是不重疊（偏移區域12〇 存在）。 透過前述操作方法’兩個位元可以是每_電晶體選擇性 寫入/抹除。一記憶單元陣列能透過將一字線貨^連接到記 憶單元的閘極1()4、將—第—位元線BL1連接到第—擴散區 域l〇7a、將-第二位元線虹2連接到第二擴散區域觸、及 配置記憶單元而構成。 、在：述操作方法中，每一電晶體的二位元寫入與抹除可 透過父換源極與；^極而執行。或者’電晶體可透過固定源 極與汲極而以1位元記憶操作。在此情況，共同固定電壓能 運用在源極與沒極區之—，所以連接到源極/没極區的位元 線數量可減少到一半。 從前述可明_菩山 一 員看出，在本發明半導體記憶元件的記憶單 几> 中’記 ’('δ'工士 At — ^犯早凡可以是閘絕緣膜獨立地形成，而且是 在閘極的兩端开彡士、 h ^成，所以可做2位元運算。既然每個記憶功 月b早元是由閘極 ^離，所以可有效抑制重寫時的干擾。此 外，既然閘絕绫瞪3 //χ二 緣膜疋攸記憶功能單元隔離，所以它能以較
O:\91\91174.DOC -27- 1243411 缚形成，ϋ可抑制—短通道影響。因此，可減少記憶單元 尺寸；因此’可容易達成半導體記憶元件。 弟一具體貫施例 :了如圖8所示该等記憶功能單元％ 1與每一者是由 $電何保持區域（其是_電荷累積區域且可以是具有保持 電荷力此的膜）與用以抑制電荷跳脫的一區域（或具有抑 制電荷跳脫功能的一膜U盖& ^ a ^ 膜）構成之外，根據弟二具體實施例的 半導體記憶元件的一記憶單元具有實質類似圖1記憶單元i 的結構。 從改善記憶體保持特性的觀點，最好是記憶功能單元包 括：具有保持電荷功能的—電荷保持膜；及—絕緣膜。在 第一具體實施例中，具有電荷陷井位準的矽氮化物膜M2是 當作電荷保持膜使用，及具有避免在電荷保持所累積電荷 消散功能的矽氧化物膜241與243是當作絕緣膜使用。記憶 功此單元包括電荷保持膜與絕緣膜，藉使避免電荷消散， 並改善保持特性能。當與記憶功能單元只由電荷保持膜構 成的情況相比較，電荷保持膜量可適當減少，在電荷保持 膜中的電荷運動可調整，及由在資訊保持期間的電荷運動 而舍生的特性變化能被抑制。此外，在重寫操作時，電荷 注入效率可透過使用矽氮化物膜242是由矽氧化物膜241與 2 4 3***的結構而變得較高，所以可執行較高速操作。在記 憶單元中’矽氮化物膜242能使用一鐵電取代。 用以保持在記憶功能單元261與262中電荷（矽氮化物膜 242)的區域是與擴散區域212與213重疊。重疊在此是表示
O:\91\91174.DOC -28- 1243411 用以保持電荷（石夕氮化物膜242)的一部份至少是存在至少一 部分的擴散區域212與213。一參考數字211表示一半導體基 板，一參考數字214表示一閘絕緣膜，一參考數字217表示 一閘極，及一參考數字271表示在閘極217與擴散區域212與 213之間的一偏移區域。雖然未顯示，但是在閘絕緣膜214 下面的半導體基板211表面是當作一通道區域使用。 將描述在當作一些區域以將電荷保持在記憶功能單元 261與262的矽氮化物膜242與擴散區域212與213重疊時，效 果可獲得。 ^ 汝圖9所示，在δ己憶功能單元262附近的區域中，當在閘 極217與擴散區域213之間的偏移量是|丨，且在閘極通道長 f方向截面的記憶功能單元262寬度是冒2時，在記憶功能 單7G262與擴散區域213之間的重疊量能以W2_W1表示。它 重要的是透過矽氧化物膜242構成的記憶功能單元是與 擴散區域213的重疊，即是，可滿sW2>wl的關係式。 在圖9中，在遠離記憶功能單元262的矽氮化物膜242的閘 極217端上的一末端能符合在遠離閘極217端上的記憶功能 單元262端，所以記憶功能單元262的寬度是定義為w2。 如圖ίο所示，當在遠離記憶功能單元262a的矽氮化物膜 242a的閘極端上的一末端不符合在遠離閘極端上的記憶功 月匕單元262端，W2可疋義為從閘極端到遠離矽氮化物膜μ] 閘極端上一端的距離。 圖11顯示當記憶功能單元262的寬度W2固定在1〇〇毫微 米，且偏移量W1是在圖9記憶單元的結構中改變時的汲極
O:\91\91174.DOC -29- 1243411 電流Id。在此，汲極電流是由裝置模擬獲得，此假設記憶 功能單元262是在抹除狀態（累積電洞），且擴散區域212與 2 1 3是分別當作源極與汲極使用。 從圖11可明顯看出，在W1是1 〇〇毫微米或更大的範圍（即 疋’石夕氮化物膜2 4 2與擴散區域213不彼此重疊）中，汲極電 流會明顯減少。既然汲極電流值是幾乎與讀操作速度成比 例’所以記憶效率能以100毫微米或更大的Wi而明顯惡 化。另一方面’在矽氮化物膜242與擴散區域213彼此重疊 的範圍中，汲極電流的減少是溫和的。因此，在考慮亦是 大眾製造變化的情況，如果當作具有保持電荷功能膜的至 少一部分矽氮化物膜242未與源極與汲極區重疊，便不容易 獲得實際記憶功能。 在I置模擬結果的基礎上，記憶單元陣列可透過將W2固 定在100毫微米，並將W1設定成如設計值的6〇毫微米與100 毫微米而製造。在W1是60毫微米的情況，矽氮化物膜242 與擴散區域212與2 13是以如設計值4〇毫微米而彼此重疊。 在W1是1〇〇毫微米的情況，沒有如同一設計值的重疊。記 憶單元陣列的讀時間可測量，且最壞情況考慮變化是彼此 相比較在W1 δ又定成如一設計值60毫微米，讀存取時間便 能如同另一情況一樣快1〇〇倍。實際上，讀存取時間最好是 每-位元是職微秒或更少。當Wl，2時，情況便不能 達成在亦考慮產品變化的情況，最好是毫微 米。 右要以類似第-具體實施例的方式來讀取在記憶功能單
O:\91\91174.DOC -30- 1243411 元261(區域281)中館存的資4 田 7貝Λ 瑕好是將擴散區域212設定 成一源極，將擴散區域2 η机 匕又疋成一汲極區，及在較接近在 通道區域的汲極區踹报士、 , ? 鳊形成一夾止點。明確而言，在讀取兩 個記憶功能單元之一中綠左从次 、、、 心中儲存的貧訊時，最好是在較接近通 l區域的# 3己&功能單元的—區域中形成夾止點。隨著 配置’而不管記憶功能單元262的儲存狀態，在記憶功能單 兀261中儲存的資訊能以高靈敏度偵測，且它是一大因素以 達成2位元運算。 另方® S將貝訊只儲存在兩個記憶功能單元之一的 情況、或在相同儲存狀態使用兩個記憶功能單元的情況， 不是始終需要在讀取時形成夾止點。 雖然未在圖8顯示，但是最好是在半導體基板2ιι的表面 形成-井區（在N通道裝置的情況是p型井）。透過形成井 區’當在記憶操作最適宜的通道區域中設定雜質濃度（重寫 操作與讀操作）時，它會變成容易控制其他電特性（抗電壓、 接合電容與短通道效應）。 從改善一記憶體保持特性的觀點，最好是記憶功能單元 々包括具有保持電荷功能的—電荷保持膜；及-絕緣膜。在 =二具體實施例中，具有電荷陷井績準的錢化物膜⑷ 是當作電荷保持膜使用’且具有避免在電荷保持中所累積 電荷消散功能的矽氧化物膜241與243是當作絕緣膜使用。 ，憶功能單元包括電荷減膜與絕緣膜，藉使避免電荷消 散，並改善保持特性。當與只由電荷保持膜構成的記憶功 能單元的情況相比較，電荷保持膜量能適當減少，在電荷
O:\91\91174.DOC -31- 1243411 保持膜中的電荷運動可調整 的電荷運動而發生特性變化 並抑制由於在資訊保持期間 己U功此早TL最好包括在幾乎與閘絕緣膜表面平行配 的電荷保持膜。換句話說，最好是在記憶功能單元中電荷 保持膜的上表面位準的放置是與閘絕緣膜的上表面位平 行。具體而言’如圖12所示，當作記憶功能單元262電荷保 氮化_ 242a具有幾乎與閘絕緣膜214表面平行 的表面。換句話說，最好是矽氮化物膜242a是在與對應 閘絕緣膜214表面位準平行的一位準形成。 Μ移d域2 71的反轉層的構成容易度可根據在石夕氮化 :_42a中累積的有些的電荷量而受到幾乎與在記憶功能 早元262的閘絕緣膜214表面平#的石夕氮化物膜2仏有效控 制。因此，記憶效果可增加。即使在偏移量（W1)變化的情 况’透過形成幾乎與閘絕緣膜214表面平行的矽氮化物膜 242a，記憶效果的變化可維護相當小，且記憶效果的變化 可被抑制。而且，在矽氮化物膜24。的向上電荷運動可受 抑制，並可抑㈣由於在資訊保持期間的電荷運動發生的特 性變化。 最好是，記憶功能單元262包括一絕緣膜（例如，在矽氧 化物膜244偏移區域271上的部分），以將幾乎與閘絕緣膜 214表面平行的矽氮化物膜24仏從通道區域（或井區）分開。 透過絕緣膜，可抑制在電荷保持膜中累積的電荷消散，並 獲得具有較佳保持特性的一記憶單元。 從半導體基板的表面到電荷保持膜中所累積電荷的距離 O:\91\91174.DOC -32- 1243411 可透過控㈣氮化物臈2仏的厚度及控制切氮化物膜 24^(在石夕氧化物膜244偏移區域⑺上的部分）下面的絕緣 膜厚度而幾乎維護不變1心t，從半導體基板的表面 到在電荷保持膜中所累積電荷的距離能控制在從錢化物 膜242a下面的絕緣膜最小厚度值到在錢化物賴&下面 的絕緣膜最大的厚度值與錢化物膜2仏的最大厚度值加 總的-耗圍。結果’透過在錢化物膜⑷中所累積電荷產 生的電力線雄度可幾乎受控制，並明顯減少記憶單元的記 憶效果變化。 第三具體實施例 在第三具體實施例的半導體記憶元件的記憶功能單元 262具有一形狀，其中當作一電荷保持膜的矽氮化物膜242 成乎具有一致性厚度，且幾乎與如圖13(區域281)所示的閘 絕緣膜214的表面平行配置，且進一步幾乎與閘極217(區域 282)的側面平行。在正電壓運用在閘極217的情況，在記憶 功旎單元262的電力線283會如如箭所示通過矽氮化物膜 242兩次（區域282與281)。當負電壓運用在閘極217時，電力 線的方向會變成相反。在此，矽氮化物膜242的誘電性常數 是大約6，且矽氧化物膜241與243的誘電性常數是大約4。 口此在電力線2 8 3方向的§己憶功能單元2 6 2的有效誘電性 常數是較高，且在電力線兩端的電位差當與只存在電荷保 持膜區域28 1相比較更能減少。換句話說，應用在閘極2 i 7 的大部分電壓是用來提高在偏移區域271的電場。 電荷在重寫操作中注入矽氮化物膜242的為什麼理由是 O:\91\91174.DOC -33 - 1243411 因為產生的電荷能被在偏移區域271的電場所吸弓卜因此， 注入記憶功能單元262的電荷會在重寫操作增加，且速 度可透過包括由箭號282所示的電荷保持膜而增加。’’’’、 在石夕氧化物膜243部分亦是石夕氮化物膜的情況，即是，在 電荷保持膜的位準不與對應閘絕緣膜214表面的位準平行 的情況，在魏化物膜中的電荷向上運動會變得較明顯， 且保持特性會惡化。 最好是’電荷保持膜是以例如具有-非常高誘電性常數 的姶氧化物的高電介體製成，而不是由石夕氮化物製成。 最好是記憶功能單元進一步包括一絕緣膜(在石夕氧化物 膜241偏移區域271上的部分），用以將幾乎平行於閘絕緣膜 的表面的電荷保持膜從通道區域（或井區）分開。透過絕緣 膜，可抑制在電荷保持膜中累積的電荷消散坷，並可進一 步改善保持特性。 最好是’記憶功能單元進一步包括一絕緣膜（與在石夕氧化 物膜2 41的閘極217接觸部分）1以將間極從幾乎與閘極側 面平行的擴充的電荷保持膜分開。絕緣膜可避免電荷從閘 極注入電荷保持膜，因此可避免電特性的變化。因此，能 改善記憶單元的可信度。 此外在類似第二具體實施例的方式中，最好是將在矽 虱化物膜242(在矽氧化物膜24丨中偏移區域27丨的部分）下面 的絕緣膜厚度控制在常數，並將在間極側面（與梦氧化物膜 241的間極2 1 7接觸的部分）上的絕緣膜厚度控制在常數。結 果，透過在矽氮化物膜242中累積的電荷所產生的電力線密
O:\9I\91174.DOC -34- 1243411 度可幾乎受控制’並可避免電荷洩漏。 第四具體實施例 在苐四具體實施例中蔣 J ^將“述閘極、記憶功能單元、盥 在一半導體記憶元件 ^ ^ σ己隐早70的源極與汲極區之間距離 的最佳化。 如圖14的顯示，一表考车 一 /号子το Α表不長在通道長度方向的_ 切口表面中的閘極長度’一參考字元B表示在源極與没極區 (通道長度)之間的距離，及-參考字元C表示從該等記憶功 ，早凡之—者—端到另—記憶功能單元-端的距離，即 是，在通道長度方向的切口表面中，在該等記憶功能單元 之其中一者具有保持電荷功能的一膜端(在遠離閘極的— 端）到另-記憶功能單元具有保持電荷功能的—膜端（在遠 離閘極的一端）之間的距離。 在此-記憶單元中，B<C是最好。透過滿A此一關係式， 偏移區域27i會存在通道區域閘極2ητ面部分與擴散區域 212與213之間。結果，反轉的容易度可透過在記憶功能單 元261與262⑼氮化物膜242)中累積的電荷而在整個偏移區 域271有效擺動。因此，記憶效果能增加，特別是可實施較 高速讀操作。 在閘極217與擴散區域212與213是從彼此偏移的情況，即 是，在滿足A<B關係式的情況中，當電壓運用在閘極時， 在偏移區域的反轉容易度可根據在記憶功能單元中累積的 電荷量而明顯變化，所以記憶效果可增加，並可減少短通 道影響。 O:\91\91174.DOC -35- 1243411 然而，只要記憶效果出現，偏移區域271不會始終必須存 在。而且，在偏移區域271不存在的情況中，如果在擴散區 域212與213的雜質濃度是相當低，記憶效果便會呈現在記 憶功能單元261與262(矽氮化物膜242). 因此，最好是A<B<C。 第五具體實施例 除了一 SOI基板當作如圖1 5所示第二具體實施例中的半 導體基板使用之外，在第五具體實施例的半導體記憶元件 的記憶單元具有一實質類似第二具體實施例的結構。 在記憶單元中，一嵌埋氧化物膜288是在一半導體基板 286形成，且一 SOI層疋在肷埋氧化物膜288形成。在;soi層， 擴散區域212與213可形成，且另一區域是一主體區287。 亦透過記憶單元’可獲得類似第二具體實施例記憶單元 這些的動作與效果。此外，在擴散區域212與213與主體區 287之間的接合能力會明顯著降低，所以可達成元件的較高 速操作與較低功率消耗。 第六具體實施例 如圖16所示，.除了一p型高濃度區域291加入相鄰於N型擴 散區域212與2 1 3的通道端之外，在第六具體實施例的半導 體記憶元件中的一記憶單元具有實質類似第二具體實施例 記憶單元的結構。 明確而言，在P型高濃度區域291的一 P型雜質（例如，硼） 的濃度是咼於在區域292的一 P型雜質的濃度。在p型高濃度 £域2 91的適當p型雜質濃度是例如大約$ χ 1 〇 17至1 χ 1 〇 19 O:\91\91174.DOC -36- 1243411 cnT。區域292的p型雜質濃度可設定成例如5xi〇le至 cm'3 〇 透過提供Ρ型高濃度區域291，在擴散區域212與213與半 導體基板211之間的接合在記憶單元261與262下面會變成 銳利。結果，熱載體能在寫與抹除操作中容易產生，寫與 抹除操作的電壓能減少；或者，寫操作與抹除操作能以高 速執行。而且，既然在區域292的雜質濃度是相當低，所以 當記憶體是在抹除狀態時，臨界值會較低，而且沒極電流 會較大。結果’可改善讀取速度。以，可獲得具低重寫L 電壓或高重寫速度與高讀取速度的記憶單元。 在圖16中’透過在源極/没極區附近與記憶功能單元下面 (即是’不在閘極下面）提供ρ型高濃度區域291，所有電曰 體的臨界值會明顯增加。增加的程度會高於p型高濃度區^ 位在閘極下面的十月況。在寫電荷（當電晶體是N通道類型 電子時）累積在記憶功能單元的情況中，差會變得較大。、另 在足夠抹除电荷（當電晶體是N通道類型的正電洞） 累積在記憶功能單元的情況’所有電晶體的臨界值會減少 到由在閘極下面通道區域（區域292)中的雜質濃度所決定的 。界值gp疋，在抹除操作的臨界值不是因ρ型高濃度區 域291的雜質漢度而定’然而在寫操作的臨界值會明顯受影 a 口此/、有在寫才木作的臨界值會明顯受擺動，而且記 憶效果(在寫操作的臨界值與在抹除操作的臨界值之間的 差）可透過在。己f思功月b早π下面、與在源極/没極區附近配置 Ρ型高濃度區域291而明顯增加。
O:\91\91174.DOC '37- 1243411 弟七具體貫施例 除了如圖17所示之外，纟第七具體實施例的半導體記憶 儿件中的一記憶單元具有實質類似帛三具體實施例的結 構’將電何保持膜（石夕氮化物膜242)從通道區域或井區分開 的矣巴緣膜厚度（Τ1)是比問絕緣膜厚度（丁2)更小。 。閉絕緣膜214的厚度丁2在重寫記憶體操料具有從抗電 [要求的下限值。然而，絕緣膜的厚度τι能以小於丁2達成， 而與抗電壓的要求無關。 對於下列理由而言，在記憶單元會有較高與T1有關的彈 性設計。 在記憶單元中，用以將電荷保持膜從通道區域或井區分 開的絶緣膜不會Φ閘極與通道區域或井區插人。結果，對 :用以將電荷保持膜從通道區域或井區分開的絕緣膜而 a，在閘極與通道區域或井區之間動作的一高電場不會直 接動作’但是從側面方向的閘極散佈的一相當低電場會動 作、纟σ果，T1旎夠以小於T2達成，而不管隔閘離膜對抗電 壓的要求。 透過使T1車父薄’將電荷注入記憶功能單元會變得更容 易，β寫操作與抹除操作的電壓可減少；或者，寫操作與抹 ㈣作能以高速執行。既然當電荷累積切氮化物膜242 時’在通道區域或井區中感應的電荷量會增加，所以可增 加記憶效果。 曰 在記憶功能單元中的-些電力線包括不會通過如在圖i 3 的-箭號284所示錢化物膜242的一短電力線。在相當短
O:\91\91174.DOC -38- 1243411 電力線上，電場強度是相當高，所以沿著電力線的電場在 重寫操作上會扮演一重要角色。透過減少T1，矽氮化物膜 242是配置在圖的下方，且透過箭號283表示的電力線會通 過矽氮化物膜。結果，在沿著電力線284的記憶功能單元中 的有效誘電性常數會增加，且在電力線兩端的電位差能進 一步減少。因此，應用到閘極2丨7的一大部分電壓可用來增 加在偏移區域的電場，而且寫操作與抹除操作會變得較快。 對照下，例如，在由一快閃記憶體所象徵的EEPR〇M中， 將、/于動閘與通道區域或井區分開的絕緣膜是由從通道區域 或井區的閘極（控制閘）***，所以來自閘極的一高電場可直 接動作。因此，在EEPROM中，將浮動閘從通道區域或井 區分開的絕緣膜厚度可受控制，並可禁止記憶單元功能的 最佳化。從前述可清楚看出，用以增加T1彈性的必要理由 疋將電何保持膜從通道區域或井區分開的絕緣膜不會在閘 極與通道區域或井區之間***。 從前述可清楚看出，透過設定T1<T2，寫與抹除操作的電 壓旎減少，會寫操作與抹除操作能以高速執行，此，記憶 效果可增加，而不致使記憶的抗電壓性能惡化。 更明確而言，絕緣膜厚度丁1是0.8毫微米或更大，且此透 過製程達成的一致性或相等厚度可維持在一預定位準，並 限制使保持特性不會非常惡化。 具體而g，在設計規則中需要高抗電壓的一液晶驅動器 LSI的情况中，若要驅動液晶面板TFT，正常需要最大15至 1 8伏特電壓，所以閘氧化物膜正常不能變薄。在液晶驅動
O:\91\91174.DOC -39- 1243411 LSI上安l用於影像調整的一非揮發性記憶體的情況，在 本發明的記憶單元中’將電荷保持膜（石夕氮化物膜242)從通 道區域或井區分開的絕緣膜厚度可最佳設計，而與閘絕緣 膜厚度無關。例如’厚度可於具有毫微米閘極長度(字 線見度）的一圮憶單元以Tl==2〇毫微米與τ2=ι〇毫微米個別 °又疋所以具有鬲寫效率的記憶單元可實施（當Τ1大於一正 系鋒輯電晶體的厚度時，為什麼短通道效應不會產生的理 由是因為源極與汲極區是從閘極偏移）。 第八具體實施例 除了如圖18所示之外，在第八具體實施例的半導體記憶 兀件中的一圮憶單元具有實質類似第二具體實施例的結 構’將電何保持膜(矽氮化物膜242)從通道區域或井區分開 的、、、巴緣膜厚度（Τ1)是大於問絕緣膜的厚度（丁2)。 由於避免單το的短通道影響，所以閘絕緣膜214的厚度丁2 具有-上限值。然而’絕緣膜的厚度^能以大於Τ2達成， 而不管避免短通道影響的要求。明心言，當比例處理減 少（當閘絕緣膜厚度減少進展）時，將電荷保持膜（石夕氮化物 膜242)從通道區域或井區分開的絕緣膜厚度的最佳設計是 與閘中離膜厚度無關。因此，可獲得記憶功能單元不擾亂 比例化的效果。 如前述，設計Τ1的彈性在記憶單元中較高的為什麼理由 是’將電荷保持膜從通道區域或井區分開的絕緣膜是不會 由閘極與通道區域或井區***。結果’丁㈣厚度會大於丁 2， 而不顧避免閘絕緣膜的短通道影響是否要求。
O:\91\91174.DOC -40- 1243411 λ透過使T1較厚，可避免在記憶功能單元中累積的電荷消 散，並可改善記憶體的保持特性。 因此，透過设定T1>T2，保持特性可改善，而不致使記憶 體的短通道影響惡化。 在考慮重寫速度減少方面’絕緣膜的厚度^^最好是2〇毫 微米或更小。 具體地’在由-快閃記憶體所象徵的傳統非揮發性記憶 體中&擇閘極是當作—寫抹除閘極使用，且對應寫抹 除閘極的-閘絕緣膜（包括一浮動閘）亦當作一電荷累積膜 使用。既然尺寸減少（一膜變薄是抑制短通道影響不可缺少 的）的要求與確保可信度（以抑制保持電荷茂漏，將浮動間從 井區的通道區域分開的絕緣膜厚度不能減少到大約7毫微 米或更小）的要求是否定的，所以是不容易將尺寸減少。實 際上，根據國際半導體技術發展藍圖（ITRS)，不能預期減 少大約G.2微米或更小的實際閘長度。在記憶單元中，既然 T1與T2能如前述個別設計，所以尺寸減少是可能的。 时例如，對於具有45毫微米的_閘極長度（字線寬度）的記憶 單元而s，T2=4t微米與Tl=7毫微米是個別設定，並可實 施不會產生短通道效應的一記憶單元。短通道效應在甚至 當Τ 2設定成比一比正常邏肖電晶冑的厚纟更厚的為什麼理 由是原因源極/汲極區會從閘極偏移。 既然源極/汲極區會從記憶單元的閘極偏移，所以當與一 正常邏輯電晶體相比較時，有進一步助於尺寸減少。 既然用以協助寫與抹除的電極不存在記憶功能單元的上 O:\91\91I74.DOC -41 - 1243411 面部分，所以在用以協助寫與抹除的電極與通道區域或井 區之間的-高電場是不會直接在將電荷保持膜從通道區域 或井區分開的絕緣膜上動作，但是只有散佈在從間極水平 方*向的-相低電場會動作。結果，記憶單元的閘長度減少 到等於或小於相同處理產生的—邏輯電晶體閘長度是可實 第九具體實施例 。第九具體實施例是有關在重寫一半導體記憶元件的記憶 單元時的電特性變化。 " 在N通道類型記憶單元中，當在一 ^ 田牡 口己憶功能早兀的電荷量 匕化時’如圖19所#的一汲極電流⑽閘極電壓㈤特性 (實際測量值）便會呈現。 k圖19可明顯看出，在從一抹除狀態（實線嵐行—寫操作 的情況，不僅臨界值會增加，而且—㈣梯度會在子林界 =域中明顯減少。結果，而且在—閘極電壓（vg)相當高的 一區域中’在抹除狀態與寫狀態之間的沒極電流比會較 南。例如，而且在Vg=2.5伏特，可維持兩個數位或更多的 電流比。特性是明顯不同於一快閃記憶體(圖29)的情況。 ，然閑極與擴散區域是從彼此補償，所以此一特性的外 觀會是一發生的奇特現象，而且閘 且閘冤场不容易到達偏移區 域。當記憶單元是在一寫狀帶時， T 即使當一正電壓運用在 閘極，一反轉層會非常不 J %你尤隐功能早兀下面在偏 移區域形成。此是Id_v曲線梯度 、、 不又牡馬狀怨中的子臨界值區 域是溫和的原因。
O:\91\91174.DOC •42- 1243411 一 一方面，當記憶單元是在一抹除狀態時，高密度電子 會在偏移區域感應。此外，當〇伏特運用在閘極（即是，當 1極疋在一關閉狀態）時，電子不會在閘極下面的通道中感 應（結果，一關閉狀態電流會較小）。此是Id_Vg曲線梯度在 抹除狀恶中的子臨界區域是銳利的原因，而且目前增加的 率（電導）在臨界或更大的區域是較高。 從前述可了解，在本發明半導體記憶元件的記憶單元 中，在寫操作與抹除操作之間的汲極電流比特別可以較高 達成。 ^ 第十具體實施例 第十具體實施例是與加入重寫與讀取電路的配置第一至 第八具體實施例任一者的複數個記憶單元的半導體記憶元 件有關，且有關半導體記憶元件的操作方法。 此半導體記憶元件包括：如圖20的電路圖所示，一記憔 單元陣列區域321; —電路部分，用以將一預定重寫或讀電' 壓應用到記憶單元的每一者；一感測放大器；及一電路部， 用以連接感測放大器與記憶單元。其他週邊電路並未顯°示。 在配置記憶單元的區域321中，記憶單元3〇laA至 3〇UD、…、與301nA至301nD表示在第一至第八具體實施 例任-者描述的記憶單元。記憶單元具有兩個記憶功能單 元。在圖20中，只有箭號A與B是顯示在記憶單元3〇iaA， 為了要從彼此區別記憶功能單元。箭號並未顯示在其他圮 憶單元。 兩個選擇電晶體是連接在每個記憶單元的兩端。例如， O:\91\91174.DOC -43 - 1243411 k擇電aa體302 a A與3 Ο 3 a A是分別與記憶單元3 〇 l a A串聯。 。己丨思單元3 01 a A至3 01 aD的閘極是經由一字線3 〇 § a而彼此 連接。其他記憶單元的閘極亦經由一字線而同樣彼此連 接。選擇電晶體302aA至302aD是經由一選擇電晶體字線 309a而彼此連接，且選擇電晶體3〇3aA至3〇3aD是經由一選 擇電晶體字線310而彼此連接。其他選擇電晶體的閘極是亦 經由選擇電晶體字線而同樣彼此連接。 该等選擇電晶體302aA至302nA的每一者連接到一第位 元線316A1，且該等選擇電晶體3〇3&八至3〇311八的每一者連 接到第二位元線3 16A2。其他選擇電晶體的每一者同樣連接 到第一或第二位元線。 一對工作選擇電晶體304與305連接到每個位元線。工作 選擇電晶體304與305連接到第一電壓輸入端317A1至 317D1或第二電壓輸入端317a2至317D2。工作選擇電晶體 304與305的閘極是分別連接到工作選擇線312與313。隨著 使用此配線，在選取工作選擇線3 12的情況中，例如，第一 位元線3 1 6 A1連接到第一電壓輸入端3丨7 a丨，且第二位元線 3 1 6A2連接到第二電壓輸入端3丨7A2。在選取工作選擇線 313的情況，例如，第一位元線316A1連接到第二電壓輸入 端317A2，且第二位元線316八2連接到第一電壓輸入端 3 1 7A1即疋，對位元線3 16A1與3 1 6A2連接到不同電壓 輸入端。透過改變選取一工作選擇線，連接的一電壓輸入 端可改變。 兩對位元線（例如，一對位元線316八1與316八2、及一對位 O:\91\91174.DOC -44- 1243411 元線316B1與316B2)是經由開關電晶體而連接到具有兩個 輸入端感測放大器的輸入端之一與另一輸入端。更明確而 言，他們是依下列連接。 第一位元線3 16A1至3 16D1連接到第一開關電晶體306。 第二位元線316A2至316D2連接到第二開關電晶體307。開 關電晶體306與307的閘極分別連接到開關電晶體選擇線 314與315。在此配線，在選取開關電晶體選擇線314的情 況，例如一感測放大器3 18 AB的該等輸入端之一是連接到 苐位元線3 1 6 A1 ’且感測放大裔318AB的另一輸入端連接 到第一位元線3 16B。在選取開關電晶體選擇線3丨5的情況， 例如感測放大器3 1 8 AB的該等輸入端之一是連接到第二位 元線3 16 A2 ’且感測放大态3 1 8 AB的另一輸入端連接到第一 位元線316B2。 如一感測放大器，偵測來自記憶單元輸出電流的一放大 器可使用。例如，可使用一差動放大器。 在圖20中，配置有四對位元線。然而，任意數量對位元 線能配置使用。在圖20中，兩雙位元線於此理由可連接到 一感測放大器，如稍後描述，選取的兩個記憶單元可成對， 並連接到一感測放大器的輸入端之一、或另一輸入端。 在記憶單it到此-半導體記憶元件應用的另—範例中， 一記憶單元連接到一感測放大器的輸入端之一，且一外部 參考單元連接到感測放大器的另一輸入端。 使半導體記憶元件操作的一方法將扣、+、 . ^ 不次將掐述。半導體記憶元 件的操作包括-重寫操作與-讀操作。此外，^寫操作包
O:\91\91174.DOC -45- 1243411 括一寫操作與一讀操作。 首先寫操作的方法將描述。如一寫操作範例，將資訊 寫到圮憶單元3 〇 1 a a的情況將描述。 $工作選擇線312可選取，且工作選擇電晶體3〇4是設定成 ‘通狀悲。例如，第一位元線316入1連接到第一電壓輸入端 7A1且第一位元線3 16A2連接到第二電壓輸入端 3 1 7A2。其他位元線同樣連接。 此外，選擇電晶體字線3〇9&與31如可選取。記憶單元 3〇laA的擴散區域（源極與汲極）之一（在記憶功能單元a的 一端）因此是連接到第一電壓輸入端317八丨，且另一區域（在 記憶功能單元B端）連接到第二電壓輸入端317八2。連接到字 線308a的記憶單元3〇laB至3〇UD是以類似前述方式連接。 用於寫的預定電壓是應用到字線3〇8a及第一.與第二電壓 輸入端317八1與317八2的每一者。首先’例如，”伏特是運 用在字線3〇8a。此外，+5伏特是運用在第一電壓輸入端 ，且〇伏特是運用在第二電壓輸入端3i7A2,藉此執 行選擇性寫到記憶單元301aA的記憶功能單元端。曰 當預定電壓此時運用在其他電壓輸人端時，資訊亦可寫 到記憶單元301aB至3〇laI^對於資訊未寫入的一記憶單2 而言，足以將0伏特應用到電壓輸入端或設定一開啟狀態凡 在記憶單元301aA的記憶功能單元8端上寫入資訊的情 況中，足以選取選擇線313，以取代選取工作選擇線Η]，月 並在類似電壓應用情況下執行類似選擇操作。亦可交換、 用在第一電壓輸入端317A1的電壓、與運用在第二電壓輪2
O:\91\91174.DOC -46- 1243411 端3 1 7A2的電遷。 抹除紅作的方法現將描述。在此，如一抹除操作範例， 抹除在記憶單㈣laAtf訊的情況將描述。 技在類似寫知作的方式中，工作選擇線312可被選取，工作 選擇電晶體304是設定成—導通狀態，且選擇電晶體字線 a” 3 l〇a可被選取。用以抹除的預定電壓是應用字線 3〇8a及第與第二電壓輸入端317A1與317A2的每一者。首 先例士 5伏特疋運用在字線308a，+5伏特是運用在第 -電壓輸入端317A1，且〇伏特是運用在第二電慶輸入端 317A2 ’藉此的在記憶單元3〇UA的記憶功能單元端上執行 選擇性抹除。 輸入端時’在記憶單元 對於資訊不被抹除的一 當預定電壓此時運用在其他電壓 3 01 aB至3 01 aD中的資訊亦可抹除。 記憶單元而言，足以將〇伏特應用到電壓輸入端或設定一開 啟狀態。 在記憶單元301aA的記憶功能單元B端上抹除資訊的# 況中，足以選取選擇線313，以取代選取工作選擇線Η] ' 並在類似電壓應用下，執行類似選擇操作。亦可交換運用 在第一電壓輸入端317A1的電壓與運用在第二電壓輸入綠 3 1 7A2的電塵。 讀操作的方法現將描述。在此，如一讀操作範例，在圮 憶單元301aA中儲存的讀取資訊的情況將描述。 ° 在圮憶單元301 aA的記憶功能單元a端上讀取儲存次二 的情況中，工作選擇線3 13是選擇使工作選擇 貝° ^干电日日體3〇5導 O:\91\91174.DOC -47- 1243411 通，且開關電晶體選擇線3 14是選擇使第一開關電晶體3〇6 導通。此外，適於讀操作的例如+2伏特電壓是運用在字線 308a。其後，例如，+1.8伏特是運用在第一電壓輸入端 317A1。第二電壓輸入端317八2是設定成一開啟狀態。 根據則述選擇操作與電壓應用情況，電流是從第一電壓 輸入端317A1經由記憶單元3〇laA而流到感測放大器3i8ab 輸入端之一。透過偵測電流值，在記憶單元3〇4八中儲存的 資訊可決定。在此範例中，記憶單元3〇laA的記憶功能單元 A端是當作源極使用，所以在記憶功能單元中累積的有些的 電何置會影響到在記憶單元3〇laA中流動的電流值。因此， 只有在記憶功能單元端上儲存的資訊可選擇性讀被取。 如第九具體實施例的描述，在本發明的半導體記憶單元 中，在§己憶單元，在寫入時間的汲極電流與在抹除時的汲 極電流之間的汲極電流比能以特別高達成。因此，它變成 較容易從彼此區別寫狀態與抹除狀態。 在讀取記憶單元301 aA的記憶功能單元B端上所儲存資 汛的情況中，工作選擇線312可選取，以取代選取工作選擇 線313，開關電晶體選擇線315的選取可取代選取開關電晶 體選擇線3 14，且其他選擇操作與電壓應用情況可類似前述 操作與情況而執行。 在項操作時，透過將例如+1.8伏特的一讀取電壓應用到 第一電壓輸入端3 17B1，根據在記憶單元301 aB中儲存資訊 的電流可輸入感測放大器3 18 AB的另一輸入端。因此，在 具體貫施例中，在記憶單元301 aA的流動電流與在記憶單元
O:\91\9im.DOC -48- 1243411 3 Ο 1 aB的流動電流之間的差可透過感測放大器3 l 8 AB彳貞 測。在此情況，1位元或2位元資訊是由兩個記憶單元儲存。 如讀操作的說明中提到，在記憶單元中流動電流的方向是 相反，且在記憶功能單元A與B中儲存的資訊在讀操作時是 個別讀取，2位元運算可透過兩個記憶單元執行。另_方 面，當在記憶單元中流動電流方向的每一者於讀操作時是 限制在一方向，1位元運算便由兩個記憶單元執行。 圖21A至21D顯示由兩個記憶單元執行2位元運算的觀令 圖。在圖21A至21D中，例如，記憶單元601A與601B與一减 測放大器61 8AB 1(618AB2)是分別對應在圖20中的記憶單 元301aA與301aB及感測放大器318AB。存在記憶單元與感 測放大器之間的裝置並未顯示。雖然兩個感測放大考 618AB1與618AB2是在圖21A至21D顯示，類似圖20的半導 體記憶元件，在一感測放大器與記憶單元之間的連接可透 過使用一開關電晶體與一工作選擇電晶體而轉變。 圖2 1A至21D顯示兩個記憶單元的四可可能狀態（兩位 元）。在任何情況，對應類似”L與Η，，或”H與L”相對資訊的電 流輸入感測放大器的兩個輸入端。透過偵測電流差，儲存 的資訊便可讀取。 圖22A與22B顯示由兩個記憶單元執行的i位元運算觀念 圖。在此情況，在記憶單元中流動的電流方向在讀操作時 不疋相反，所以只有一感測放大器618AB會寫入。圖22A與 22B顯示兩個記憶單元的兩個可能狀態（1位元）。在任何情 況，對應類似” L與H”或” Η與L”的相反資訊的電流是輸入感 O:\91\91174.DOC -49- 1243411 測放大器的兩個輸入媳 一 π iu铷八螭。取好是，如圖22a與22B所示，相 同資訊是儲存在每個印倍@ _ 。己U早兀的兩個記憶功能單元。透過 配置，可改善讀操作的可信声。 _ #貝αΚ此透過使用一記憶單元連接到感測放大器的 輸入端之―、及一外部參考單元連接到感測放大器的^一 輸入端的結構而儲存在一記憶單元。 類似具體實施例，然曰 — 、 取好疋兩個記憶單元（成對記憶 早 輸出能輸人相同感測放大器。在此-結構情況 中，透過偵測在具有相同裝置結構的兩個記憶單元中流動 電流之間的差來讀取在圮愔 貝％仕Z fe早兀中儲存的資訊。另一方 =’例如，在使用具有如同一外部參考的正常結構的一電 =二况’在記憶單元溫度特性與正常結構電晶體溫度特 間=差會變成使讀操作可信度惡化的原因。因此，讀 操作可“度可透過將成對 — 測放大器而改善。 ⑤70、雨+以輸入相同感 在具體實施例的半導體記憶元件中， 分別連接到每個記憶單元的每一端^曰曰體疋 , J母舳因此，在重寫操作時， .―位7"線的重寫電a是只應用在選取的單-記憶單 =而不是運用在連接到相同位_對的其他記憶單元。 ，—非選擇單元的錯誤重寫可在重寫操作中避免。 擇ΐ讀操^夺、’可減少一非選擇單元的關閉狀態加入-選 單7c的項電流、及讀摔作邊際、读小&好目 η木作遭卜、減）的問題。當字線數量 特別^ 相同位元線的單元數量較大時，此效果會 寻別、員者。而且，在一撰遥雪日 * &擇電曰曰體只在每個記憶單元的一
O:\91\91174.DOC -50- 1243411 端提供的情況，一非選擇單元的關閉狀態電流可在讀操作 中減少。 字線308a至308η可透過使用一上面金屬線連接到記憶單 元的閘極而形成。然而，最好是記憶單元（至少成對的記憶 單)的閘極是完全當作一字線功能，且成對的記憶單元可 在閘極的兩端共用記憶功能單元。例如，當一線性多晶矽 電極在複數個半導體層的主動區域、與多晶矽電極的主動 區域上擴充，且半導體層的主動區域是由一閘絕緣膜分開 % ’多晶矽可當作在每個主動區域上的閘極功能使用，且 線性多晶矽電極本身具有一字線的功能。在此情況，用以 連接閘極與上面金屬線的接觸可明顯減少，且半導體記憶 元件的整合度可增加。既然閘極可共用記憶功能單元，所 以不需要隔離每個記憶單元的記憶功能單元。因此，製造 處理可簡化，並可獲得一便宜、非常可靠的半導體記憶元 件。 最好是，在具體實施例的半導體記憶元件中，一邏輯電 晶體亦安裝在相同半導體晶片上。 既然用以形成具體實施例記憶單元的程序是高度與一正 常標準電晶體形成處理相容，所以用以安裝半導體記情元 件的處理，即是，記憶單元與邏輯電晶體是非常簡單。如 圖25顯不，在如同一邏輯電路部分或一類比電路部分元件 的標準電晶體，通常，在它側壁上具有由一絕緣膜製成的 側壁間隔物714的一閘極713是經由一閘絕緣膜712而在一 半導體基板711形成，且一源極區717與一汲極區718是在間 O:\91\91174.DOC -51 - 1243411 極71 3的兩端形成。源極區7 17與汲極區71 8的每一者具有一 輕度、/儿積汲極（LDD)區域719。因此，標準電晶體的結構是 類似在半導體記憶元件中的一記憶單元。為了要將標準電 晶體改變成記憶單元，例如，充份將記憶功能單元的功能 加入側壁間隔物714，且不形成LDD區域719。 更具體而言’充份改變側壁間隔物714以具有類似例如圖 8記憶功能單元261與262每一者的結構。在此情況，矽氧化 物膜241與243與矽氮化物膜242的膜厚度結構比可適當調 整，所以冗憶單元可適當操作。即使當構成一標準邏輯部 刀的電日日體側壁間隔物具有類似例如圖8記憶功能單元 261與262的結構，只要側壁間隔物的總厚度（即是，矽氧化 物膜241與243與矽氮化物膜242的總厚度）適當，且操作可 在重寫操作不會開始的一電壓範圍内執行，電晶體效率便 不會惡化。 充伤庄入雜質以在形成一閘極之後與在形成記憶功能單 側壁間隔物）之前形成LDD區域，為了要纟當作一標準邏 輯部分元件的電晶體中形成㈣區域。gut，在用以形成 LDD區域而注人雜質時，只透過使用光阻將記憶單元遮 罩，記憶單元與標準電晶體可同時及容易形成。 根據先前技術的-快閃記憶體的形成處理是明顯不同於 標準邏輯處理。因此，當與快閃記憶體#作_非揮發性記 憶體使用，且使用-邏輯電路與—類比電路—起形成的傳 統情況相比較時’在本發明的半導體記憶元件中，光罩數 量與處理數量可明顯減少。結果，一非揮發性記憶單元與
O:\91\91174.DOC -52- 1243411 一邏輯電路與一類比電路一起形成的一晶片良率可獲改 善，降低製造成本，並可獲得一便宜、非常可靠的半導體 記憶元件。 在具體貫施例的半導體記憶元件中’最好是，彼此不同 的值是儲存在連接到一感測放大器的兩個記憶單元，且在 讀取時’在兩個記憶單元中流動的電流值之間的差可透過 感測放大器而發現。在彼此不同的值儲存在連接到一咸測 放大器的兩個記憶單元的情況中，讀取的可信度能高於一 δ己憶單元與一外部參考單元連接到一感測放大器的情況。 讀取速度可改善，且一讀取電流值可減少。理由是為什麼 當彼此不同值儲存在連接到一感測放大器的兩個記憶單元 4 ,凟取的可#度能增加是如下述。既然兩個記憶單元的 重寫次數能彼此一致，即使在一特性變化的發生是與裝置 惡化有關的情況，所以在兩記憶單元的特性變化是幾乎相 同，且在兩個記憶單元中流動的電流值之間的差是不容易 改變。對於一類似的理由而纟，在兩個記憶單元中流動的 電抓值之間的差可維持較大，所以可改善讀取速度。對於 類似的理由而3 ’容易達成高造感測放大器的靈敏度， 並減少讀取電流值。如果讀取的電流值減少，記憶單元的 閘I度便此減y，且一記憶單元陣列的整合可提升。將彼 此不同值儲存在連接到_感測放大器的兩個記憶單元的操 及在項取日守，透過感測放大器偵測在兩個記憶單 元中流動電流值 間的差在使用本發明半導體記憶元件的 情況是較好。
O:\91\91174.DOC -53 · 1243411 ，第九具體實施例的描述，在本發明的記憶單元中，特 別是在寫操作的汲極電流與在抹除操作的汲極電流之間的 比率會較高。結果，在兩個記憶單元中流動的電流值：會 車父大，並可實施高速讀取。或者，即使當記憶單元的間宽 度減少，所需的電流值的差可獲得。結果，透過減少記憶 早疋的閘寬度，增加記憶單元陣列的整合度是特別容易。 在連接到一感測放大器的兩個記憶單元中，該等記憶功 能單元之一⑷與另一記憶功能單元（b)可獨立重寫·（操: 圖2m21D顯示的方法）。在此情況，最好是將彼此不同的 值儲存在記憶功能單元⑷，及將彼此不同的值儲存在記憶 功能單元（B)。2位元資訊可藉由兩個記憶單元而儲存。初 步形成在記憶單元中流動的電流方向能在讀操作時反轉的 結構是必需的。 或者’連接到一感測放大器的兩個記憶單元可操作，所 以記憶功能單元⑷與（B)的儲存狀態會變成相同（操作在圖 22錢22B顯示的方法）。在此情況，^資訊可透過兩個 記憶單元而儲存。讀操作的可信度可透過在兩端上產生記 憶功能單元儲存狀態而進一步增加。 明確而言’在讀操作，沒極電流能與在源極端的記憶功 能單元電荷量靈敏反應，但是對於在汲極端的記憶功能單 元電荷量是不靈敏。然而’記憶單元的汲極電流是受到在 汲極端的記憶功能單元的電荷量影響。影響會產生一干擾 效應’供應給感測放大器的電流值會擺動，且讀電流的最 低限度增加。因此，能減少供應給感測放大器的電流值變
O:\91\91174.DOC -54- 1243411 步增加，所 一感測放大 化’且讀操作的可信度可透過執行操作而進一 以記憶功能單元（A)與（B)的儲存狀態在連接到 器的兩個記憶單元會變成相同。 如在具體貫施例中所使用的記情置 早7L，最好使用第七具 體實施例的記憶單元。明確而言，脾责w , 將電何保持膜（矽氮化物 膜242)從通道區域或井區分開的絕緣臈厚度（丁1)最好a】 於閉絕緣膜的厚度⑽，而且可以是〇8毫微米或更大？寫 操作與抹除操作的電壓可減少，或寫操作與抹除操作可透 過使用具體實施例的半導體記憶元件的—記憶單元而以較 高速執行。既，然記憶單元的記憶效果可增加，所以可實施 半導體記憶元件的高讀取速度。 如同用於具體實施例的記憶單元，最好是❹第八具體 實施例的記憶單S。明確而言，將電荷保持膜㈣氮化物膜 242)從通道區域或井區分開的絕緣膜厚度（τι)最好是厚於 閘絕緣膜的厚度（Τ2)，而且是2〇毫微米或更小。而不會使 記憶單元的短通道影響惡化’保持特性可透過使用具體實 施例的此-半導體記憶元件的記憶單元而改善。即使當半 導體記憶元件.的整合能增加，但是可獲得充份的儲存與保 持效率。 在具體實施例使用的記憶單元中，如第二具體實施例的 描述，最好是，用將電荷（矽氮化物膜242)保持在記憶功能 單兀261與262的區域是與擴散區域212與213重疊。半導體 記憶兀件的足夠高讀取速度可透過使用具體實施例的此一 半導體記憶元件的記憶單元而達成。
O:\91\91174.DOC -55 - 1243411 在具體實施例使用的記儕 的描述，記憶功能單元最女:包^^在第二具體實施例 配置的—電荷保持膜。去此―、乎㈣、％緣膜表面平行 半導體記憶元件時，可:少:=單元用於具體實施例的 以可抑制在半導體記产思早兀的δ己憶效果變化，所 你干ν體5己饫兀件 在保持資訊的記憶單元中㈣^ ^化。此外，可抑制 記憶元件的儲存與保持特性。<，所以可改善半導體 在用於具體實施例的記憶單元_ 描述，最好是記憶功能單元包 /二』貫施例的 配置的-電荷保持膜，且 囬十仃 的一部分。當此―^單 成乎與間極側面平行擴充 元侔日士 隐早70用於具體實施例的半導體記情 70件4，記憶單元的重寫讳厗奋^ ^ 杜沾舌命 罵迷度會增加，所以半導體記憶元 件的重寫操作能以較高速執行。 如在具體實施例中使用的記憶單元，最好是在最佳 中使用前述的記憶單元。透過記憶單元，可體 憶元件的最好效率。 义 第十一具體實施例 除了選擇電晶體未配置之外，第十—具體實施例的半導 體圯憶7L件是類似第十具體實施例的半導體記憶元件。 圖23疋/、不同於圖2〇的一記憶單元陣列區域π〗的半導 體δ己憶元件電路圖。工作選擇電晶體4〇4與4〇5、工作選擇 線412與413、第一電壓輸入端斗^八丨至‘^叫、第二電壓輸 入端417Α2至417D4、一第一開關電晶體4〇6、一第二開關 電晶體407、開關電晶體選擇線414與415、感測放大器 O:\91\91174.DOC -56- 1243411 η是類似第十具體實施例 418八^舆418(：〇、與字線4〇心至4〇8 的半導體記憶元件（圖2〇)。 …、與401 nA至401 nD是分別直
β。此，需要設計記憶單元，所以除了選擇字線之外， 連接到字線的記憶單元不會重寫。 5己 fe 單元 401aA至 401aD、...、g 接連接到第一位元416AU416D1 在具體實施例的半導體記憶元件中，既然沒有選擇電晶 體，所以整合可大量增加。因此，製造成本可明顯減少， 並可獲得一便宜半導體記憶元件。 在本發明的記憶單元中，EEPR〇M問題的抹除是不會發 生。結果，特別最好是使用一半導體記憶元件的本發明記 憶單元，且該半導體記憶元件具有複數個字線，且沒有類 似有關下列理由的此具體實施例的選擇電晶體。在臨界值 由於。己f思單元（例如，記憶單元4〇丨aA)之一的抹除而變成負 值的情況，第一位元線416A1與第二位元線416A2始終會在 傳導狀態。在位元線之間連接的記憶單元是不會被選取。 弟十一具體貫施例 第十二具體實施例的半導體記憶元件可透過進一步增加 一 5己丨思單元陣列區域5 21的整合而獲得。 在圖24中，參考字元501aA1至5〇laA4、5〇laBi至 501aB4、與501ηΒ1至501nB4表示記憶單元，參考字元5〇8a
O:\91\91174.DOC •57· 1243411 至508η表示字線，且參考字元BA1sba5與BB1至BB5表示 位元線。記憶單元配置在半導體記憶元件的部分是不同於 第十與第十一具體實施例每一者部分是與每一位元線是由 屬於相鄰欄的記憶單元共用的點。具體而言，位元線A〕至 A4與位元線B 2至B 4是共用。雖然在四個攔中的記憶單元 構成在具體實施例中的一區塊，所以本發明並未限制攔數 量° 在半V體a己憶元件，讀操作能透過在例如屬於不同方塊 的圮憶單元501 aAl與501 bBl的兩個記憶單元中流動的電 流供應給輸入端之一與一感測放大器的另一輸入端，並偵 測在電流值之間的差而執行。在此情況，例如，感測放大 器之一輸入端與位元線八丨是彼此連接，且另一輸入端與位 疋線B1是彼此連接。此外，適於讀操作（例如，+ι·8伏特） 的電壓疋運用在位it線Α2與Β2。在圖24的虛線顯示在此時 流動的電流路徑。在路徑中的流動電流是供應給感測放大 器的兩個輸入端，且在電流之間的差可被偵測。在圖24中， 用以連接記憶單元、電壓輸入端與感測放大器的電路並未 顯示。 在具體實k例的半導體記憶元件，位元線是由屬於相鄰 攔的記憶單元共用，所以整合可大量增加。因此，製造成 本可大量減少，並可獲得一便宜半導體記憶元件。 第十三具體實施例 例如，如圖26所示的一半導體記憶元件應用範例，提到 一液晶面板影像調整的可重寫非揮發性記憶體。
O:\91\91174.DOC -58- 1243411 -液晶面板1001是透過—液晶驅動器1〇〇2驅動。在液晶 驅動器1 002中，提供一非揮發性記憶體i 003、- SRAM i _ 與一液晶驅動器電路1 0 0 S。非松A L， 包浴⑽5非揮發性記憶體1003是由本發 明的記憶單元構成，而且最好是由第十至第十三具體實施 例的任何半導體記憶元件構成。非揮發性記憶體则可從 外部重寫。在非揮發性記憶體1〇〇3中儲存的資訊是在一裝 置的電源啟動時轉移給SRAM 1GG4。液晶驅㈣電路祕 可依需要從srAM 1004讀取儲存的資訊。透過提供SRAM， 可達成儲存資訊的高讀取速度。 液晶驅動器贈可如圖26所示外部連接到液晶面板 1001，或在液晶面板1001形成。 ▲在液阳面板中，透過將多級電魔應用到像素而顯示色 凋可改。在特定電遷與顯示色調之間的關係是根據產品 而改變。結果，在產品完成之後，用以修正在每個產品中 變化”訊可儲存，且修正可在資訊的基礎上達成，藉此 使產品的影像品質可—4 ^ ^ 、了致11達成。因此，最吼是構成用以 儲子修正資訊的一可重寫非揮發性記憶體。如非揮發性記 憶體^最，是使用本發明的記憶單元。特別是使用整合本 發明§己憶單元66 ^ ϊ Z： ^ I _ 十至第十三具體實施例的任何半導體記 憶元件。 σ 、、成α己隐單兀與一液晶驅動器等的處理是容易的， 、ΰ字本H㈣吕己憶單元當作液晶面板影像調 性記憶體使用，所LV π收/ & 幻非禪表 …可~低製造成本。第十至第十三具體 貝也1、壬何半導體記憶元件的記憶體比例是相當小，且
O:\9I\91174.DOC -59- 1243411 广。可l度或—疋性重要的情況。既'然兩個記憶單元 (成對的記憶體單元）的輪出是輸入相同感測放大器，且在具 、犬員似4置結構的兩個記憶單元的流動電流之間的差可谓 所以讀操作能穩定與可靠執行。結果，每位元的一區 &可增加。然而，當與另一電路區域相比較，而當記憶體 &例很小k ’逐漸增加比例是允許的。通常，—液晶面板 影像調整的非揮發性記憶體具有例如一些〇㈣的容量， 且其記憶體比例是相當小。因此’特別最好將第十至第十 :具體實施例的任何半導體記憶元件當作液晶面板影像調 正的非揮發性記憶體使用。 第十四具體實施例 圖27顯示如同一可攜式電子裝置的可攜式電話，其中該 可攜式電話裝配有該半導體記憶元件。 可攜式電話主要是由一控制電路811、一電池812、一射 y員(RF)電路813、一顯示器814、一天線815、一信號線…、 電源線817等構成。在控制電路811中，裝配本發明的半 :體記憶元件。控制電路811最好使用具有與一記憶體電路 單70相同結構單凡、與如第十具體實施例描述的一邏輯電 路單元的積體電路。此有助於積體電路的製造，而且可 攜式電子裝置的製造成本可特別減少。 可攜式電子裝置的操作速度能增加，並透過使用可執行 南速讀才呆作的半導體記憶元件而降低製造成本，且其同時 安裝-記憶體部分、與一邏輯電路部分的處理對於一可攜 式電子衣置疋容易的。因此，一便宜高可信度、與高效率
O:\91\91174.DOC -60- 1243411 可攜式電子裝置可獲得。 既然本發明的半導體記憶元件可構成，所以一記憶單元 的一輪出能輸入一放大器，可讀取在記憶單元中儲存的資 訊。 无。己fe單元具有§己憶功能單元的記憶體功能、與閘電 一膜的電aa體操作功能，而不會使記憶體功能惡化，所 从閘絕緣膜可變薄，且短通道效應可被抑制。 、此外，相較於一EEPR0M，在擴散區域之間的電流值可 透過大里重寫而改變。因此，半導體記憶元件的寫狀態與 抹除狀態可從彼此而容易區別，所以能改善可信度。 而且’記憶單元形成處理是高度與正常電晶體形成處理 相容=因此，當與透過將傳統快閃記憶體當作一非揮發性 記：單，形成、並將放大器當作一正常電晶體形成而構成 半導體記憶元件的情況相比較，光罩數量、與處理數量可 :顯減少。因&，放大器與非揮發性記憶單元同時安裂的 晶片良率可改善，並降低成本，且可獲得便宜非常可靠半 ^體σ己ftTL件。在半導體記憶元件中，除了上述效應之外， 成“己隐單兀的輸出會輸入相同放大器，所以在具有相同 裝置結構的兩個記憶單元中電流流動之間的差可_。 因此，讀操作的可信度可改善。 在成對記憶單亓n + X , μ 勺閑極元全如同-字線功能，且成對記 〜早兀兀王八用在閘極兩端記憶功能單元的情況，用以連 1 ★的配線可簡化，半導體記憶元件的整合可增加 而要將母個§己憶單元的記憶功能單元分開，並簡化製造處
O:\91\91174.DOC -61 - 1243411 理。 當記憶單元能在記憶功能單元中累積不同電荷量的第一 ’、弟一儲存狀悲中重寫，且在讀取時，成對記憶是之一是 =儲存狀態，且另-記憶單元允許在第二儲存狀態中 二日二彼此不同的資訊可儲存在連接到一放大器的兩個 §己憶早二結果’當與將-記憶單元與-外部參考單元連 :到運异放大器的情況相比較，讀取的可信度可較高。 靖取速度可改善，並降低讀取電流值。 一—思單元中，當在一閘極兩端形成的兩個記憶功能單 :的每-者能在記憶功能單元所累積不同電荷量的第一與 第儲存狀恶中重寫，在讀取時，屬於相同記憶單元的兩 :記憶：能單元的儲存狀態是相@，且在屬於他成對記憶 單元Ί另—者的記憶功能單元中儲存的資訊是彼此不 同，在讀取時，該等記憶功能單元之-與連接到-放大器 的兩個記憶單元的另—記憶功能單元的儲存狀態是相同， 斤乂 "貝“作的可^度可更增加。在複數個成對記憶單元連 接㈣㈣大器的情況’成對記憶_連接到不同字線， 且一預定成對記憶單元的—輸出是輸人能透過選擇一字線 而輸入放大器，半導體記憶元件的整合便可更增加。 或多個電晶體串聯到記憶單元的情況，在讀取時的 問題是-未選擇記憶單元的關閉狀態電流會加人，以讀取 一選擇記憶單元的電流，且讀操作減少的最低限度可減少。 在記憶功能單元形成而使它的至少-部分與-部分擴散 區域重豐的情况，半導體記憶元件的足夠高讀取速度可達
O:\91\91174.DOC -62- 1243411 成。 在記憶功能單$ ~ 4 而#丄, 包括具有保持電荷功能的m声 面幾乎盘一閜的从1 』 肤 且具表 /、 、、、巴緣膜表面平形的情況，$彳立-- 效應變化可減少， 记丨思早兀的圮憶體 且半V體記憶元件的讀取恭 / 抑制。既然儲存及伴持資1…千〜取⑽變化可雙 所以可改盖半導/的§己憶單元特性變化可減少， 文。丰¥體記憶元件的儲存保持特性。 在具有保持電荷功 況，記憶單元的重寫速度會=因置==面:行的情 的重寫操作會增加。 Ά體3己憶7G件 當記憶功能單元呈古_ π k 0 八有、、、巴緣膜，用以將具有保持雷片# 能的一膜從一通道區蛣弋主 ’、 可力 、匚域或丰ν體層分開，且 閘絕緣膜薄，並具有崎微 斤“合6 又木次更大的厚度，半導體記憶 π件的寫刼作電壓與抹除操 ㈢减 >，或者，寫與抹除握 作能以較高速執行。既秋士时_ y…、 、 仃既然s己丨思早兀的記憶效果可增加，所 以可達成半導體記憶元件的高讀取速度。 在記憶功能單元呈有一绍綠 ，、有、、、巴緣膑，以將具有保持電荷功能 的一膜從通道區域^J丰婁舻思八0日 b U + V體層分開，且絕緣 膜厚，並具有20毫微米或更小 Ί巴緣 的乂子度’而不致使記憔罩开 的短通道影響惡化，可改盖保 心早兀 、 。/、持特性。、、、吉果，即使當增加 記憶元件的整合時’可獲得足夠儲存與保持特性。 既然本發明的-顯^件具有半導體記憶元件，所以在 製造顯示面板之後’非揮發性記憶單元可用來儲存用⑽ ，一——小/ |不口口 ’貞運 性。而且’用以形成一記憶單元與一邏輯電路部分 正顯示變化的資訊’藉此使顯示元件產品的影像品質達成 一致 +士0 品 0 ， m ” TT/ L、
O:\91\91174.DOC -63- 1243411 處理是容易的，所以可將製造成 # # ^ -T -, 成本抑制。因此，可獲得— 便且與可罪顯示元件。既然特 ^ 0 〇 ^ ^ ^ ^ j “式電子裝置的本 ?月電子裝置具有半導體記憶元件，所以可容易形成一己 體部份與一邏輯電路部分的處理’改善電子裝置的操作 速度，、減少製造成本，及獲得便宜與可#的顯示元件。 【圖式簡單說明】 “ 弓（第一具體貫施例）半導體記憶元件的一 記憶單元的主要部分截面圖，· 圖2A與2B疋構成本發明（第一具體實施例）半導體記憶元 件的另一記憶單元的主要部分截面圖； 圖3與4描述構成本發明（第一具體實施例）半導體記憶元 件的記憶單元寫操作； 圖5與6祂述構成本發明（第一具體實施例）半導體記憶元 件的§己憶單元抹除操作圖，· 圖7描述構成本發明（第一具體實施例）半導體記憶元件的 一記憶單元讀操作圖； 圖8是構成本發明（第二具體實施例）半導體記憶元件的— 記憶單元主要部分截面圖； 圖9是在圖8記憶單元的一主要部分放大截面圖； 圖10是使圖8的記憶單元變形的另一單元主要部分放大 截面圖； 圖11顯示構成本發明(第二具體實施例)半導體記憶元件 的一記憶單元電特性圖； 圖12是構成本發明（第二具體實施例）半導體記憶元件的
O:\91\91174.DOC -64- 1243411 另一記憶單元主要部分截面圖； 圖13是構成本發明（第三具體實施例）半導體記憶元件的 一記憶單元主要部分截面圖； 圖14疋構成本發明（往前具體實施例）半導體記憶元件的 一記憶單元主要部分截面圖； 圖1 5是構成本發明（第五具體實施例）半導體記憶元件的 一記憶單元主要部分截面圖； 圖16是構成本發明（第六具體實施例）半導體記憶元件的 一記憶單元主要部分截面圖； 圖17是構成本發明（第七具體實施例）半導體記憶元件的 一記憶單元主要部分截面圖； 圖18是構成本發明（第八具體實施例）半導體記憶元件的 一記憶單元主要部分截面圖； 圖19疋構成本發明（第九具體實施例）半導體記憶元件的 一記憶單元主要部分截面圖； 圖20是本發明（第十具體實施例）的一半導體記憶元件電 路圖； 圖21A至21D顯示本發明（第十具體實施例）半導體記憶元 件的兩個記憶單元執行兩位元運算觀念圖； 圖22 A與22B顯示本發明（第十具體實施例）半導體記憶元 件的兩個記憶單元執行的一位元運算觀念圖； 圖23與24是本發明（第十一與第十二具體實施例）的半導 體記憶元件電路圖； 圖25是一標準電晶體的主要部分截面圖；
O:\91\91174.DOC -65 - 1243411 圖26疋組合成本發明（第十三具體實施例）半導體記憶元 件的一液晶裝置方塊圖； 圖27疋組合成本發明（第十四具體實施例）半導體記憶元 件的一可攜式電子裝置方塊圖； 圖28是先前技術的一快閃記憶體主要部分截面圖； 圖29顯示先前技術的一快閃記憶體的電特性圖。 【圖式代表符號說明】 記憶單元 104 、 713 閘極 103 、 214 、 712 閘絕緣膜 109 > 242 矽氮化物膜 105 記憶功能單元 107 N型擴散區域 120 、 271 偏移區域 121 區域 102 P型井區 101 、 211 、 711 、 901 半導體基板 111 細^教粒 112 > 907 絕緣膜 131 旱兀 226 反轉層 261 、 262 、 301 、 401 、 601 記憶功能單元 281 區域 212 、 212 、 231 擴散區域 O:\91\91174.DOC -66- 1243411 241 、 243 217 317 、 417 302 、 303 、 304 、 305 316 306 、 406 、 307 、 407 318 、 418 、 618 315 416 714 717 718 719 501 508 、 903 1001 1002 1004 1005 1003 815 813 817 812 石夕氧化物膜 閘極 電壓輸入端 選擇電晶體 位元線 開關電晶體 感測放大器 選擇線 第一位元 側壁間隔物 源極區域 >及極區 輕度沉積汲極區域 記憶單元 字線 液晶面板 液晶驅動器 靜態隨機存取記憶體 液晶驅動電路 非揮發性記憶體 天線 射頻電路 電源線 電池 O:\91\91174.DOC -67- 1243411 814 顯示器 816 信號線 811 控制電路 902 浮動閘 906 元件隔離區域 904 源極線 905 位元線 O:\91\91174.DOC -68-
Claims (1)
1243411 第093103334號專利申請案 令文申請專利範圍替換本(94年5月） 拾、申請專利範園： 1.:種半導體記憶元件，該半導體記憶元件包括：一記憶 八有、’’呈由—閘絕緣膜而在一半導體層形成的一 間極；一通道區域，其配置在該閉極下面；-擴散區域， 其配置在該通道區域的兩端，並具有與該通道區域相反 的傳導類型，與s己憶功能單元，其是在該閉極的兩端 形成’並具有保持電荷功能；及一放大器、該記憶單元 與該放大器是彼此連接，所以該記憶單元的一輸出能輸 入該放大器。 2. 如申請專利範圍第i項之半導體記憶元件，其中一或多個 電晶體是串聯到該記憶單元。 3. 如申請專利範圍第i項之半導體記憶元件，其中該記憶功 此早疋能形成’所以至少一部分記憶功能單元能與一部 分擴散區域重叠。 (如申請專利範圍第i項之半導體記憶元件，其中該記憶功 ^早凡包括具有保持電荷功能的一膜，且其表面是幾乎 與一閘絕緣膜的表面平行。 5. ^料利範圍第4項之半導體記憶元件，其中該具有保 持電何功能的臈是配置幾乎與該閑極端面平行。 6. 2請專利範圍第4項之半導體記憶元件，其中該記憶功 =元具有用以將膜分開的-絕緣膜，其中該膜具有保 寺來自該通道區域或該半導體層電荷的功能，且該 膜比該間絕緣膜薄，並具有0.8毫微米或更大的厚度。、、 1243411 7·如申請專利範圍第4項之半導體記憶元件，其中該記憶功 能單元具將膜分開的一絕緣膜，其中該膜具保持來自該 通道區域或該半導體層電荷的功能，具該絕緣膜比該閘 絕緣膜厚，並具有2〇毫微米或更小的厚度。 8·種顯不元件，其係具有顯示面板及顯示面板用驅動器 者’該驅動器具有非揮發性記憶體、SRAM及驅動器電 路，其特徵在於： 該非揮發性記憶體包含如申請專利範圍第1項之半導 體記憶元件，且係配置為可將記憶於該非揮發性記憶體 中之資訊，經該SRAM由該驅動器電路讀出。 9· 一種可攜式電子裝置，其係具有經電源線連接於電池之 控制電路及射頻電路、由信號線連接於該控制電路之顯 不器及該射頻電路、及經該信號線連接於該射頻電路之 天線者，其特徵在於： 該控制電路包含如申請專利範圍第1項之半導體記憶 元件。 10· —種半導體記憶元件，該半導體記憶元件包括··一記憶 單元，其具有經由一閘絕緣膜而在一半導體層形成的一 閘極；一通道區域，其配置在該閘極下面；一擴散區域， 其配置在該通道區域的兩端，並具有與該通道區域相反 的一傳導類型；與記憶功能單元，其是在該閘極的兩端 形成，並具有保持電荷功能；及一放大器、該等記憶單 元是成對’且該等成對記憶單元的輸出被輸入相同放大 器0 O:\91\91174-940512.DOC 1243411 u·如中請專利範圍第1G項之半導體記憶元件，其中該等成 L己隐體單元的閘極的整個功能如同一字線，且該等成 思單元疋元王共用在該等閘極兩端上的該等記憶功 能單元。 心 12·:申請專利範圍第10項之半導體記憶元件，其中該記憶 早元在該等記憶功能單元累積不同電荷量的第一與第二 =存狀i中是可重寫’而且在讀取時’該等成對記憶單 疋之-是在第-儲存狀態，且另—記憶單元允許在第二 儲存狀態操作。 13·如申請專利範圍第10項之半導體記憶元件，其中該記憶 單疋在一閘極兩端形成的兩個記憶功能單元每一者中累 積不同電荷量的第一與第二儲存狀態中是可重寫，在讀 取時，屬於相同記憶單元的兩個記憶功能單元的一儲存 狀態是相同，且在屬於該等成對記憶單元的一與另一者 的記憶功能單元中所儲存的資訊彼此不同。 14·如申請專利範圍第10項之半導體記憶元件，其中複數個 成對記憶單元連接到相同放大器，該等成對記憶單元連 接到不同字線，且一預定成對記憶單元的一輸出能透過 選擇一字線而輸入該放大器。 15.如申請專利範圍第1〇項之半導體記憶元件，其中該等一 或多個電晶體是與該記憶單元串聯。 16·如申請專利範圍第1〇項之半導體記憶元件，其中該記憶 功能單元能形成，所以至少一部分記憶功能單元能與一 部分擴散區域重疊。 O:\91\91174-940512.DOC 1243411 17·如申請專利範圍第丨n 、之半導體記憶元件，：a：中今$ 1音 功能單元包括具有保持 〃中該4 伞彻99 电何功犯的一膜，且其表面是幾 乎/、一閘絕緣膜的表面平行。 18. 如申請專利範圍第17項之半導體記憶元件，其㈣且有 保持電荷功能的膜配置是幾乎與閘極側面平行。〃 19. 如申請專利範圍第17項 、半導體β己憶70件，其中該記憶 單元具有—絕緣膜，用以將具有保電荷功能的膜從 該通道㈣或半導體層分開，而且該絕緣膜是比該閉絕 緣膜薄’且具有0.8毫微来或更大的厚度β 20. 如申請專利範圍第17項之半導體記憶元件，其中該記憶 功能單元具有-絕緣膜，以將具有保持電荷功能的膜從 該通道區域或半導制分開，且該絕制是*該閉絕緣 膜厚，並具有20毫微米或更小的厚度。 21. —種顯示元件，其係包含顯示面板及顯示面板用驅動器 者’該驅動器包含非揮發性記憶體、SRAM及驅動器電 路，其特徵在於： 該非揮發性記憶體包含如申請專利範圍第10項之半導 體記憶元件，且係配置為可將記憶於該非揮發性記憶體 中之資訊，經該SRAM由該驅動器電路讀出。 2 2 · —種可攜式電子裝置，其係包含經電源線連接於電池之 控制電路及射頻電路、由信號線連接於控制電路之顯示 器及該射頻電路、及經該信號線連接於該射頻電路之天 線者，其特徵在於： 該控制電路包含如申請專利範圍第10項之半導體記憶 元件。 O:\91\91174-940512.DOC
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003034307A JP2004247436A (ja) | 2003-02-12 | 2003-02-12 | 半導体記憶装置、表示装置及び携帯電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200428490A TW200428490A (en) | 2004-12-16 |
| TWI243411B true TWI243411B (en) | 2005-11-11 |
Family
ID=32844371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW093103334A TWI243411B (en) | 2003-02-12 | 2004-02-12 | Semiconductor memory device, display device, and portable electronic apparatus |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7177188B2 (zh) |
| JP (1) | JP2004247436A (zh) |
| KR (1) | KR100599231B1 (zh) |
| CN (1) | CN1263141C (zh) |
| TW (1) | TWI243411B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI511237B (zh) * | 2010-08-04 | 2015-12-01 | Semiconductor Energy Lab | 半導體裝置 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6882990B1 (en) * | 1999-05-01 | 2005-04-19 | Biowulf Technologies, Llc | Methods of identifying biological patterns using multiple data sets |
| CN101388396B (zh) * | 2001-11-21 | 2012-07-04 | 夏普株式会社 | 半导体存储器件及其制造和操作方法及便携式电子装置 |
| JP2003332474A (ja) * | 2002-03-04 | 2003-11-21 | Sharp Corp | 半導体記憶装置 |
| JP4370104B2 (ja) * | 2002-03-05 | 2009-11-25 | シャープ株式会社 | 半導体記憶装置 |
| JP4222774B2 (ja) * | 2002-05-20 | 2009-02-12 | 株式会社エヌ・ティ・ティ・ドコモ | 携帯端末およびプログラムの起動方法 |
| JP2004056089A (ja) * | 2002-05-31 | 2004-02-19 | Sharp Corp | Ｉｃカード |
| JP2004348806A (ja) * | 2003-03-26 | 2004-12-09 | Sharp Corp | 半導体記憶装置およびそれを備えた携帯電子機器 |
| JP2004348817A (ja) * | 2003-05-20 | 2004-12-09 | Sharp Corp | 半導体記憶装置、そのページバッファリソース割当方法及び回路、コンピュータシステム並びに携帯電子機器 |
| JP2004349355A (ja) * | 2003-05-20 | 2004-12-09 | Sharp Corp | 半導体記憶装置、その冗長回路及び携帯電子機器 |
| US20060113585A1 (en) * | 2004-03-16 | 2006-06-01 | Andy Yu | Non-volatile electrically alterable memory cells for storing multiple data |
| US20060043462A1 (en) * | 2004-08-27 | 2006-03-02 | Micron Technology, Inc. | Stepped gate configuration for non-volatile memory |
| JP4102790B2 (ja) * | 2004-08-30 | 2008-06-18 | シャープ株式会社 | 半導体記憶装置及び電子機器 |
| JP2006252670A (ja) * | 2005-03-10 | 2006-09-21 | Matsushita Electric Ind Co Ltd | 不揮発性メモリの駆動方法およびこれに用いられる不揮発性メモリ |
| WO2006103734A1 (ja) * | 2005-03-28 | 2006-10-05 | Fujitsu Limited | 不揮発性半導体メモリおよびその読み出し方法並びにマイクロプロセッサ |
| JP4684719B2 (ja) * | 2005-04-07 | 2011-05-18 | パナソニック株式会社 | 半導体記憶装置 |
| JP4594191B2 (ja) * | 2005-08-24 | 2010-12-08 | シャープ株式会社 | 半導体記憶装置及びこれを備えた電子機器 |
| JP5049491B2 (ja) * | 2005-12-22 | 2012-10-17 | パナソニック株式会社 | 電気素子，メモリ装置，および半導体集積回路 |
| KR100911226B1 (ko) * | 2007-09-19 | 2009-08-06 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | 불휘발성 반도체 메모리 및 그 판독 방법 및 마이크로프로세서 |
| US7787282B2 (en) * | 2008-03-21 | 2010-08-31 | Micron Technology, Inc. | Sensing resistance variable memory |
| CN102376652B (zh) * | 2010-08-24 | 2014-01-08 | 中芯国际集成电路制造(北京)有限公司 | 减小写入干扰的分离栅闪存制作方法 |
| US9484072B1 (en) | 2015-10-06 | 2016-11-01 | Nscore, Inc. | MIS transistors configured to be placed in programmed state and erased state |
| US9966141B2 (en) | 2016-02-19 | 2018-05-08 | Nscore, Inc. | Nonvolatile memory cell employing hot carrier effect for data storage |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5728364A (en) * | 1980-07-28 | 1982-02-16 | Fujitsu Ltd | Semiconductor memory device |
| US4733374A (en) | 1985-03-30 | 1988-03-22 | Kabushiki Kaisha Toshiba | Dynamic semiconductor memory device |
| JPS63237580A (ja) | 1987-03-26 | 1988-10-04 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH07120720B2 (ja) * | 1987-12-17 | 1995-12-20 | 三菱電機株式会社 | 不揮発性半導体記憶装置 |
| US4964080A (en) * | 1990-03-09 | 1990-10-16 | Intel Corporation | Three-dimensional memory cell with integral select transistor |
| US5293328A (en) * | 1992-01-15 | 1994-03-08 | National Semiconductor Corporation | Electrically reprogrammable EPROM cell with merged transistor and optiumum area |
| JPH05304277A (ja) | 1992-04-28 | 1993-11-16 | Rohm Co Ltd | 半導体装置の製法 |
| US5424979A (en) * | 1992-10-02 | 1995-06-13 | Matsushita Electric Industrial Co., Ltd. | Non-volatile memory cell |
| US5408115A (en) * | 1994-04-04 | 1995-04-18 | Motorola Inc. | Self-aligned, split-gate EEPROM device |
| US5440158A (en) * | 1994-07-05 | 1995-08-08 | Taiwan Semiconductor Manufacturing Company Ltd. | Electrically programmable memory device with improved dual floating gates |
| US5457061A (en) * | 1994-07-15 | 1995-10-10 | United Microelectronics Corporation | Method of making top floating-gate flash EEPROM structure |
| KR100187656B1 (ko) * | 1995-05-16 | 1999-06-01 | 김주용 | 플래쉬 이이피롬 셀의 제조방법 및 그 프로그램 방법 |
| US5838041A (en) * | 1995-10-02 | 1998-11-17 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device having memory cell transistor provided with offset region acting as a charge carrier injecting region |
| JPH09116119A (ja) | 1995-10-13 | 1997-05-02 | Sony Corp | 不揮発性半導体記憶装置 |
| US5760435A (en) * | 1996-04-22 | 1998-06-02 | Chartered Semiconductor Manufacturing, Ltd. | Use of spacers as floating gates in EEPROM with doubled storage efficiency |
| US6768165B1 (en) | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
| JP2000195974A (ja) | 1998-12-25 | 2000-07-14 | Sony Corp | 半導体不揮発性記憶装置およびその製造方法 |
| JP3973819B2 (ja) | 1999-03-08 | 2007-09-12 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
| US6133098A (en) * | 1999-05-17 | 2000-10-17 | Halo Lsi Design & Device Technology, Inc. | Process for making and programming and operating a dual-bit multi-level ballistic flash memory |
| CN1376313A (zh) | 1999-08-27 | 2002-10-23 | 马克罗尼克斯美国公司 | 用于双位存储的非易失性存储器结构及其制造方法 |
| JP4899241B2 (ja) | 1999-12-06 | 2012-03-21 | ソニー株式会社 | 不揮発性半導体記憶装置およびその動作方法 |
| US6798012B1 (en) * | 1999-12-10 | 2004-09-28 | Yueh Yale Ma | Dual-bit double-polysilicon source-side injection flash EEPROM cell |
| US6384448B1 (en) * | 2000-02-28 | 2002-05-07 | Micron Technology, Inc. | P-channel dynamic flash memory cells with ultrathin tunnel oxides |
| US6838726B1 (en) * | 2000-05-31 | 2005-01-04 | Micron Technology, Inc. | Horizontal memory devices with vertical gates |
| CN101388396B (zh) | 2001-11-21 | 2012-07-04 | 夏普株式会社 | 半导体存储器件及其制造和操作方法及便携式电子装置 |
| JP2003332474A (ja) | 2002-03-04 | 2003-11-21 | Sharp Corp | 半導体記憶装置 |
| JP4370104B2 (ja) | 2002-03-05 | 2009-11-25 | シャープ株式会社 | 半導体記憶装置 |
| JP2004056089A (ja) | 2002-05-31 | 2004-02-19 | Sharp Corp | Ｉｃカード |
| JP2004186663A (ja) | 2002-10-09 | 2004-07-02 | Sharp Corp | 半導体記憶装置 |
| JP2004335056A (ja) * | 2003-05-12 | 2004-11-25 | Sharp Corp | 複数のメモリセルを有する半導体記憶装置をプログラムする方法および消去する方法 |
-
2003
- 2003-02-12 JP JP2003034307A patent/JP2004247436A/ja active Pending
-
2004
- 2004-02-11 US US10/775,254 patent/US7177188B2/en not_active Expired - Fee Related
- 2004-02-12 KR KR1020040009266A patent/KR100599231B1/ko active IP Right Grant
- 2004-02-12 TW TW093103334A patent/TWI243411B/zh not_active IP Right Cessation
- 2004-02-12 CN CNB200410003978XA patent/CN1263141C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI511237B (zh) * | 2010-08-04 | 2015-12-01 | Semiconductor Energy Lab | 半導體裝置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200428490A (en) | 2004-12-16 |
| CN1263141C (zh) | 2006-07-05 |
| JP2004247436A (ja) | 2004-09-02 |
| US20040160828A1 (en) | 2004-08-19 |
| KR100599231B1 (ko) | 2006-07-12 |
| CN1521852A (zh) | 2004-08-18 |
| KR20040073382A (ko) | 2004-08-19 |
| US7177188B2 (en) | 2007-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI243411B (en) | Semiconductor memory device, display device, and portable electronic apparatus | |
| JP7185731B2 (ja) | 半導体装置 | |
| JP6456892B2 (ja) | 半導体装置 | |
| US7359241B2 (en) | In-service reconfigurable DRAM and flash memory device | |
| JP5631753B2 (ja) | 半導体装置 | |
| JP2509433B2 (ja) | 不揮発性ダイナミック・ランダム・アクセス・メモリ | |
| KR101848516B1 (ko) | 반도체 장치 | |
| JP5647537B2 (ja) | 半導体装置の作製方法 | |
| TW201142848A (en) | Semiconductor device | |
| JP2007123830A (ja) | 不揮発性半導体記憶装置 | |
| TW201145274A (en) | Semiconductor device and method of driving semiconductor device | |
| TW201208044A (en) | Semiconductor device | |
| JPH0936264A (ja) | 半導体装置および不揮発性半導体メモリ | |
| TWI248087B (en) | Semiconductor memory device, semiconductor device, and portable electronic apparatus | |
| TWI235383B (en) | Semiconductor storage device and portable electronic equipment | |
| TW200428601A (en) | Semiconductor storage device and portable electronic equipment | |
| TW200406710A (en) | IC card | |
| JPS6322626B2 (zh) | ||
| US7038282B2 (en) | Semiconductor storage device | |
| US20040262665A1 (en) | Semiconductor storage device, method for operating thereof, semiconductor device and portable electronic equipment | |
| JP2001168296A (ja) | 不揮発性記憶装置およびその駆動方法 | |
| JP2002026154A (ja) | 半導体メモリおよび半導体装置 | |
| US8243490B2 (en) | Memory with intervening transistor | |
| JP2002015588A (ja) | 半導体記憶装置及びその駆動方法 | |
| TWI228800B (en) | Non-volatile memory cell and related method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |