TWI234925B - Switched capacitor circuit capable of minimizing clock feedthrough effect in a voltage controlled oscillator circuit and related method - Google Patents
Switched capacitor circuit capable of minimizing clock feedthrough effect in a voltage controlled oscillator circuit and related method Download PDFInfo
- Publication number
- TWI234925B TWI234925B TW93125286A TW93125286A TWI234925B TW I234925 B TWI234925 B TW I234925B TW 93125286 A TW93125286 A TW 93125286A TW 93125286 A TW93125286 A TW 93125286A TW I234925 B TWI234925 B TW I234925B
- Authority
- TW
- Taiwan
- Prior art keywords
- switching element
- node
- positive
- switching
- negative
- Prior art date
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Electronic Switches (AREA)
Description
1234925 九、發明說明: 【發明所屬之技術領域】 本發明提供-翻換式電容電路,尤指—種使麟電壓控制振 盪為内的切換式電容電路,可絲減㈣脈綱效應,也因此可 乂抑制在頻率奴正階段以及頻率合成器鎖相階段時的電壓控制振 运為頻率飄移現象。 【先前技術】 電壓控制振盪器(voltage controlled oscillator,VCO)是一個常使 用於操線通§fl系統(wirelessc〇mmunicati〇nSyStems)中,執行頻 率合成(frequency synthesis)工作的元件。例如Wellan(i等人於美 國專利第6,226,506號的專利中所述,無線通訊系統通常需要在接 收路徑電路(receive path circuitry )以及傳送路徑電路(transmit path circuitry)上執行頻率合成的工作。 第1圖為習知技術一電壓控制振盪器10的示意圖。圖中用於 一頻率合成器(frequency synthesizer)的LC式電壓控制振盪器⑴ 包含有一共振腔(resonator),基本的共振腔結構則包含有一電感 12,輕合於一弟一振盤郎點0SC一P與一弟^一振盈節點〇sc N之 間。一連續式(continuously)可變電容14以及複數個離散式 (discretely)可變電容16與電感12並聯。連續式可變電容14係用 1234925 ^一目標f容健行微_卫作(fine tuning),至於複數個離 放式可16則是用來進行粗調的工作(coarse tuning)。而電 也、私感本身所造成的電阻損失(resistive loss)貝由負電阻值產 生口口(negatlve resistance generat〇r) !⑽ 振盪。 、 一在/等離放式可變電容1δ中的每一個離散式可變電容皆構成 個切換式電容(switched„電路,每 =立的控制訊號(分別叫,N)二 24遠上:N,切換式電容電路2〇可以選擇性地讓一電容 ^ 連上(C_eCt〇rdiS_⑻麵控制顧器10的共 ^、些切換式電容電路料_路/斷路組合可以使此一 π 式共振腔具讀大的電容值變絲圍,因此即可 盪器10可振盪的頻率範圍。 a工x 第2圖為習知技術一切換式電容電路2Ga的示 一一 係耗合於第-振盪節點0.SCJJ以及—節點A之:二一电谷30 %可選擇性崎冑A㈣姐她 係受一控制訊號SW所控制。當開關元件32被導狀 電容3〇的電容值會被加到電壓控制振㊃^1〇把)’ 容值中。當職件32被斷路時(Gpen)r、= 腔之整體電 φ 振盪卽點0SC Ρ 1234925 看進去的電容值就變成電容30之電容值以及.開關元件32在斷路 片、、之可生電容值(Parasitic capacitance )的串聯組合(series combination) 〇 第3圖為習知技術一差動切換式電容電路2〇b的示意圖。由於 差動式的架構具有較好的共模雜訊抑制 (common-mode noise j ction)的此力,因此常被廣泛地使用在高速積體電路的環境 中。在差動切換式電容電路施中,一正端(p〇sitive恤)電容 4〇係轉合於第-振盛節點〇sc_p與一節點a之間。一正端開關 元件(switch element) 42可選擇性地讓節點a連上或不連上接地 點。一負端電容44係輕合於第二振蓋節點〇sc—N以及一節點b 之間。一負端開關元件46可選擇性地讓節點B連上或不連上接地 ”、’占k兩個開關凡件42、46皆受相同的控制訊號sw所控制。當 開關το件42、46被導通時’正端電容4〇與負端電容44之電容值 的串聯組合就會被加到電馳俯器ω的整體電容值。至於各 開關元件42、46 _路時,差動的輸人電容值即變成正端電: 4〇、負端餘44以及其他寄生電容之電顧㈣馳合。整 私電容值在所有的開關元件42、*皆被斷路時會低於所 關元件42、46被導通時的狀態。 幵 第4圖則為習知技術—第二差動切換式電容電路·的示意 1234925 B。弟二是動切換式電容電路2〇c除了包含有鱼第 電容電路2%相同的元件 /絲切換式 低於節點A蛊節點R q 開關元件48,用來降 • t 、、: B之間的開關導通電阻值(如_ switch isance)。故二個開關元皆円 所控制。冬mu 6 48自又相同的控制訊號sw 仏句田開關兀件42 電容44之〜a 破¥通日守’正端電容40與負端 雕# "的串聯組合就會被加到電壓控制振盈器1〇的整 =各值。至於當開關元件42、46、48被斷路時,差動的輸入電 谷值即變成正端電容抓負端電容私以及其他 二的«組合。整體的輸人電容值在所有的開關元件 白被辦路時會低於所有的開關元件C皆被導通時的狀態。 -不响使_是$ 2圖所示的單端式架構或是第3圖及第4圖所 不心動式架構’當切換式電容電路施、施或施被斷路時, 在即點A上(在第3圖及第4圖的差動式架構帽包括節點b) 會產生-瞬時階躍電壓_ (_entaiy她哪_ 。i 述的瞬時階躍賴魏會造成共振腔整體電容值產生不該有變 動’最後,亦造成了賴控制振盪器1G之解產生不該有的飄 移。由於在第2、3、4圖中的例子係使用了 NM〇s開關,因此瞬 時階躍電壓變動係為當開關元件32、42、46、48被斷路時產生的 電壓下降(voltage drop )。 1234925 以乐2圖所示的單端式架構為例,當開關元件32被斷路時, 帶電载子carriers)會被注入(injected)連接於開航件 32第纪與第一端之間的接面電容哪_咖)。帶電 栽子的注人即造成了節點A賴職壓變動。上述的效應即為所 謂的時脈饋通效應(elGek fee論。ugh e_,並且以控制訊號sw… 自開關兀件32的控制端(亦即M〇s電晶體的開極)饋通 (feedthrough)到開關元件32另外兩個端點上(亦即電晶 體的汲極與源極)的形式出現。當開關元件32被導通時,由於節 # 點A係相合於接魅’目此控觀號sw的綱不會造成任何影 響。然而’當開關元件32被斷路時,控制訊號sw的饋通會造成 · -階躍電壓’即節點A上產生的電壓下降。而由於節點A產生了 電壓下降的情形,由開關元件32汲極端的N+擴散子(N+diffusi〇n) 以及P型的基板(Ptypesubstrate)所形成的二極體在斷路狀態下 會有些許_偏壓(fo_d biased)並產絲漏電流〇eakage current)。當接面二極體的洩漏電流緩慢地對節點a進行充電,該 _ 節點電位會恢制接地點電位。於節點A產生的t壓降低以及恢 復的動作會改變電壓控制振盪器10共振腔的負載電容值〇〇ad capacitance),也就造成了電壓控制振盪器1〇產生了不該存在的 頻率飄移(frequency drift )。 至於當第4圖所不的差動式切換式電容電路2〇c被斷路時,其 •10 1234925 於即A及即點B上亦會遇咖同的時脈綱效應的問題。正# 節點A會因為正端關林42树脈饋通效應以及中央開關元二 48的時脈饋通效應產生不該有的階躍電壓。相同的,負端節㈣ 亦會因為負·關元件46科_通效應以及中央_元件48 的時脈镇通效應產生不該有的階躍電壓。上述於節點A及節點B 產生的階躍電壓改變及恢復都纽變賴控制振盪器1()之共振 腔的電容值纟而造成控她B 1G之頻率產輯時的飄移狀 【發明内容】 因此本發明的目的之-,在於提供—種可以減低時脈饋通效庫 的切換式電容電路,萌決f知技術所面臨的問題。 、 依據本《日月之申明專利範圍’係揭露—種可減低時脈饋通效 應的切換式電容電路,包含有:—第—正端開關元件,用來依據 一产第-控制訊號,選擇性地讓—第一正端節點連上或不連上一第 亂』、中》亥第正^喊點係轉合於_正端電容;一第二正蠕 開關元件,用來依據-第二控制訊號,選擇性地讓該第一正端節 點連上或不連上-第二節點;—第三_元件,用來依據一第三 控制訊號’選擇性地讓該第三節點連上或不連上該第二節點’·以 及-序列控制器’搞合於該等開關元件,用來產生該第一控制訊 1234925 號’該第二控制訊號,以及該第三控制訊號。 卞依據本發明之又-㈣專利細,係揭露—種於斷路—切換式 電容電路時’用來減低時脈綱效應的方法,該方法包含有以; =驟··⑻使用—第—正端開關元件分斷―第—正端節點與—第三 ^點,(b)使用—第二正端關元件分斷該第—正端軌與一第二 =點;以及⑻使用-第三正端開關树分斷該第三節點與該第二 即點;其中該第-正端節點係耦合於一正端電容,且步驟⑼、⑷ 的執行順序係為可變的。 本發明的-個览點在於,藉由依照各開關元件的元件大小由大 至小斷路各_元件,勒換式f容電路可峨漸進式地斷路, 如此-來,脈饋通_以及發生於電壓控制 的頻率飄移即可因而被減小。 本發明的另—侧憂點則在於,藉由使用—第三_元件將最大 的開關元件獨立於—接地點或—電源供應節點,當最大的開關元 倾斷路n經最大的開關元件之賴電流會被輯住。上述 額外使用的_元件即可有效地將最大關關元件(具有最大的 賴電流)從—賊點或―電祕應節關対姐。因此於頻率 合成器處於鎖相時期時,共振腔中切換式電容電路的節點A上之 12 Ϊ234925 屯壓變化可以更小,故電壓控制振盪器⑺可更快地穩定於—穩態 頻率。 【實施方式】' 第5圖為本發明切換式電容電路第—實施例示意圖。第5圖中 的切換式電容電路2Gd包含有—電容5(),—第一開關元件52,一 第二開關元件54 ’-第三開_件%,以及—序列控制器 (sequence controller) 58。在這個實施例中,三個開關元件皆為 NMOS電晶體’第―關元件52其元件大小獻於第二開關元件 54,第二開關元件54係大於第三開關元件56。電容5G係輕合於 一第一振盈節點0SC_P以及一節點A之間。第一開關元件Μ用 來依據-第-控舰號SW卜選擇性地讓節點A連上或不連上節 點C。第二開關元件54用來依據—第二控制訊號挪,選擇性地 讓節點A連上或不連上一第二振盪節點〇sc—N,其中第二振盪節 點OSC—N係搞合至接地點。第三開關元件%用來依據一第三押 制訊號SW3,選擇性地讓節點c連上或不連上第二振盈^ 〇SC_N。序列控制器58則用來產生該第一控制訊號sw卜該第 二控制訊號SW2、以及該第三控制訊號SW3。除了可以如第$图 所示的架構實施以外,此處所使用的開關元件亦可以為+ 晶體’此時第m點OSC_N _合至1源供應節^ (VCC)。至於在使用PMOS電晶體的架構之下,則需要使用與 13 1234925 njvtos %晶體架構下反相的控制訊號。 第6圖為配合第5圖各個控制訊號相對於時間的變化圖6〇。為 了要使得切換式電容電路20d被漸進式地切換至一斷路狀態,序 列控制器58會讓開關元件52、54、56被依照元件大小順序,由 大至i ]依序被_路。由於第一開關元件52係大於其他兩個開關元 口此弟開關元件52會於時最先被斷路。由於第二開關元 件54大於第三開關元件56,因此第二開關元件54則於t2時被斷 籲 路。最後,於b時第三開關元件56才會被斷路。由於節點A上肇 因於日嫌饋通效應的電壓改變主要由.與汲極間之寄生電容值 和汲極與源極間之寄生電容值的比值所決定,#酿與汲極間之 私谷值越小日守,控制訊號從高轉低時由於饋通效應所產生的電壓 改文就會越小。本發明的優點就是因為上述原因,會因時脈饋通 效應產生較大賴下降的較大關元件52會最先被斷路。在第二 開關元件54 _路之前,節點a 一直都會輕合於接地點,因此由 修 第-開關70件52所造成的時脈饋通效應並不會有太大的影響。若 是將第二開關元件54作得非常的小,則當第二開關元件M從導 通狀態切換成為斷路__造成的時脈饋通效應就會小到可以 忽略不計。. 、 然而’當第二開關元件54被斷路時,節點A還是會因為時脈 14 1234925 饋通效應喊受·微的負賴下降(negativevdtage_)。由 ;頂元件52 54 56中有戌漏電流(減哪讓伽)通過,節 點A的電位最終會返_地點電位元件越大,茂漏電 流也就會越大,第三開關元件56社要功效就是要將第一開關元 件52 (最大的開關元件),與接地點間獨立開來,以延遲節點a 的電位返贿義電位。藉由在解合成_鎖相_ (phase lockmgperiod) A , f ^ a 位就可以保持於些微的負偏壓(但是電位緩·變化)更長的時 間。因此頻率合成器可以更快地鎖定電壓控制振盪器W的頻率。 第7圖為配合第5圖各個控制訊號相對於時間的變化圖%。為 了要使得切換式電容電路2Gd被漸進式地切換至—斷路狀態,序 列控制器58必須確保第-_元件52被於請最純斷路。第 二開關元# 54以及第三開關元件56制時於t2時被斷路。 第8圖為配合第5圖各個㈣訊號相對於時間的變化圖8〇。相 同的’為了要使得切換式電容電路观被漸進式地切換至一斷路 狀態,序列控制器58必須確保第一開關元件52於心時最先被斷 路。然而為了更進一步減小當節點A並沒有連接於触點時,由 第-開件52的、麟電流導致節點a電位快速變化,第三開關 元件56會於時被斷路,在第一開關元件&與接地點分斷 15 1234925 (disconnect)以後,第二開關元件54才於t3時被斷路。 第9圖為本發明切換式電容電路第二實施例示意圖。第9圖中 的切換式電容電路20e包含有與前述第一實施例中切換式電容電 · 路20d大致上相同的組成元件,且另外包含有一低通濾波器9〇, ' 用來漸進式地斷路第二開關元件54以及第三開關元件56。此時第 一開關元件52係受第一控制訊號SW1所控制,第二開關元件54 與第三開關元件56則同時受到低通濾波器90所輸出的訊號 鲁 (SAV2〜filter)所控制’其中SW2—filter係為第二控制訊號SW2 經過低通濾波後的信號。另外,在第5圖之中,低通濾波器亦可 以被分別加在第二控制訊號SW2以及第三控制訊號SW3的後方。 第10圖為配合第9圖各個控制訊號相對於時間的變化圖1〇〇。 為了要使得切換式電容電路2〇e被漸進式地切換至一斷路狀態, 序列控制器58必須讓第一開關元件52於ti時最先被斷路。低通 φ 濾波為5>0可以使得SW2—fllter(即用來控制第二開關元件%與第 三開關元件56的訊號)漸進式地從-高邏輯值(logichigh)轉變 成一低邏輯值(logic l〇w),故可減少於節點A產生的階躍電壓變 動(讀age卿change)。由於第二開關元件54係被漸進式地斷 · 路’、節點A也會被漸進式地自接地點分斷開來。於第二開關元件 · Μ被漸進式地斷路時,在一段延遲時間中,開關元件%中依舊會 16 1234925 存在有連接至接地歸導通路徑(祕徑的電阻值會隨著時間增 加漸漸變大),故時脈饋通效應可因而減輕。她於習吨術,^ 發明在斷路狀態時,„元件54汲極端卿成的寄生二極體 (parasitic diode)的順偏壓會被減低至最小。於每一個時間點上 的時脈饋通效應都會因崎得更低。如第9騎示,第三開關元 件56亦文到低通滤波器90的輸出訊號所控制(即SW2—驗), 以減低發生於第三«元件本身㈣_通效應。此和第三開 關元件56亦可以直接受第二控制訊號_所控制,而不使舰 過低通濾波後的控制訊號。 第11圖為本發明切換式電容電路第三實施例示意圖。第^圖 中的切換式電容電路20f包含有—正端電容11〇,一負端電容112, -第-正端開關元件114 ’ —第—負端開關元件ιΐ6,—第二正端 開關元件m ’ -第二負端開關树12G,—第三開關元件122, 一中央_元件126,以及-序制器124。在此—實施例中的 開關元件皆為NM0S電晶體,而第—正端開關元件ιΐ4與第一負 端開關元件116實質上具有相_树大小,且皆大於第二正端 開關兀件118與第—貞端開關讀丨取這兩個開關元件實質上亦 -有相同的TL件大小)。另外,第三開關元件⑵實質上具有與第 而開關兀件118以及第二負端開關元件—相同的元件大 小。而中央開關祕126則大於第—正端_元件114與第一負 1234925 端開關元件Γ16。正端電容11G餘合於—第—振盪節點〇父p 與一節點A之間。負端電容112則係耦合於—第二振盈節點 OSC—N與-節點b之間。中央開關元件126用來依據一中央控制 訊號SW—center,選擇性地讓節點a連上或不連上節點b。第一 正端開關元件114用來依據-第一控制訊號sw卜選擇性地 點A連上或不連上節點c。第一負端開關元件ιΐ6用來依據第一 控制訊號sw卜選擇性地讓節點B連上或不連上節點c。第二正 端開關元件118用來依據第二控制訊號SW2,選擇性地讓節點a ^ 連上或不連上接地點,而第二負·關元件12G _來依據第二 控制訊號SW2,選擇性地讓_ B連上或不連上接地點。第三開 · 關7L件122用來依據-第三控制訊號SW3,選擇性地讓節點c連 上或不連上接地點。最後,序列控制器124 _來產生該第一、 第二、第三控制訊號SW1、SW2、SW3以及中央控制訊號 SW center ° 第12圖為配合第11圖各個控制訊號相對於時間的變化圖 128。為了要使得切換式電容電路憲被漸進式地切換至一斷路狀 態’序列控制器124必須使得中央開關元件126於心時最先被斷 路。接下來是第-正端開關元件114以及第—負端開關元件Μ 於t2時被斷路。為了更進—步的防止當節點a、B與接地點分斷 (disconnect)時’由於第一正端開關元件114以及第一負端開關 18 1234925 元件116中洩漏電流的導通而導致負載電容產生變化,因此第三 開關元件122會於t3時被斷路。於·第一正端開關元件114與第_ 負端開關耕116被第三關元件122從接地點分斷之後,第二 正端開關it件118與第二負端開關耕12〇則於㈣被斷路。雖 然第11圖中包含有中央開關元件126,且序列控制器124會產生 中央控制訊號SW—center,實際***開關元件丨26•是一個可選擇 f生加入或不加入的元件,加入此一元件的主要目的是用來降低整 體的開關導it電阻值(tum_Gnswitehfesistanee)。若不加入中央開 關元件126,則切換式電容電路撕本身即為本發明差動切換式電 容電路的另一實施例。 另外,斷路第二與第三正端/負端開關元件的時間點b與U可以 有二種不同的組合。也就是說,時間點〖3可以與h同時、或是b 湏先甚至疋b落後u。對於每一種不同的組合,低通遽波器都 可以分別加入於控制訊號SW2、SW3的後方,以降低各個相對應 開關所造成的時脈饋通效應。 第13圖為本發明切換式電容電路第四實施例示意圖。第圖 中的切換式電容電路2〇g包含有一正端電容⑽,一負端電容 132 ’ 一第一正端開關元件134,—第一負端開關元件,一第 -正端開關το件138,-第二負端開關元件14〇,—第三開關元件 19 1234925 142 、“7^件146 ’―低通濾波ϋ 148,以及一序列控制 益144。在此一實施例中的開關元件皆為PMOS電晶體,第-正 端開關元件m與第-負端難件m實質上具有相同的元件 ,小,亚且皆大於第二正端開關树138與第二負端開關元細 (這兩個開關元件實質上亦具有相同的元件大小)。另外,第三開 ^件142與第二正端開關元件138以及第二負端開關元件⑽ μ貝上亦具有相_元件大小。种央_元件1則大於第一 正端開關元件134與第一負端開關元件136。序列控制器144用 來纽-中央控制訊號SW_ce咖,一第一控制訊號綱,以及 -弟二控制訊號SW2。第二控制訊號連接至低通濾波器⑽的一 輸入端,低通濾、波器148的輸出端則輸出第二控做號眼經過 低通濾、波後的形式,即SW2—flIter。正端電容13〇轉合於一第一振 盧節點OSC—P及一節點A之間。負端電容132輕合於一第二振 盧即點〇SC—N與—節點B之間。中央開槪件146用來依據一 中央控制訊號sw—center,選擇性地讓節點A連上或不連上節點 B。第-正端開關元件134用來依據—第一控制訊號剛,選擇 性地讓節點A連上.或不連上節點c。第一負端開關元件⑽用來 依據第-控制訊號SW1,選擇性地讓節點β連上或不連上節點& 第二正端_元件138絲依據控制職SW—fito,選擇性地讓 節點A連上或不連上一電源供應節點vcc,第二負端開闕元件刚 用來依據控制訊號SWjter,選擇性地讓節點b連上或不連上電 20 1234925 源供應即點vcc。第三開關元件142則絲域控制訊號 SWjito ’選擇性地讓節點c連上或不連上電源供應節點。 士同第11圖使用N]y[〇S的架構’第13圖中的序列控制器可 以產生多個控制職’用來控制巾央關元件146、第—正端/負 ^開關元件’第二正端/負端開關元件,以及第三開關元件。第二 正端/負端開關元件以及第三開關元件使甩的控制訊號可以如先前 所述有多種不同的組合’並且第13圖的架構下亦可以分別於相關 的控制職前加上低職波H,崎—步降低時脈饋通效應。 第Η圖為配合第13圖各個控制訊號相對於時間的變化圖 〇為了要使得七刀換式電谷電路2〇g被漸進式地切換至一斷路狀 態,序列控制器144必須確保中央開關元件146;^時最先被斷 路。接下來是第-正端關元件134以及第—負端_元件136 於t2時被斷路。為了更進-步的防止當節點A與節點B與節點 VCC分斷時’由於第—正端開關元件134以及第—負端開關元件 136中制電流的導通而導致負載電容產生變化,因此第三開關元 件142、第二正端開關元件138、以及第二負端開關元件刚會在 控制訊號SW2Jto雜制下於t3 _斷路。請注意,雖然第13 圖中包含有中央剩元件146 ,且相控制器144會產生中央控 制訊號sw_center ’實際***開關元件146是一個可選擇性加入 1234925 或不加人的元件,加人此—元件社要目的是时降健體的開 關導通電阻值。若不包含有中央_元件146,_換式電容電路 2〇g本身即為本發明差動切換式電容電路的另—實施例。 相較於習糾支術,本發明可漸進式地將—切換式電容電路切換 至一斷路狀態,因此電壓控制紐器财的時脈饋通效庫(合導 致不理想頻率飄移)可被適當地減低。當進行斷路動作時^知 技術的作法會受_脈饋通效應的影響,而於賴控制振盈器⑺ resonator ^ t .. intemal 產生-階躍電動。上述的階躍電壓變動會造成—處於斷路狀 恶的開關元件汲極端所形成的接面二極體被麵的順偏壓,直到 下IV的$_賴電流充電而回到接地點或電源供應電位為止。 依據本U的架構’發生於該内部電容性節點的階躍電壓變動會 n if進仃斷軸辦,本發明的雜可以減低電壓控制振 =:振腔的瞬時電容值改變,因此可降低電壓控制咖1〇 之頻率瞬時飄移。糾,流經最大關關元件的喊電流會被另 二=^開關树所阻擔。上述較小的開關元件即可有效的 ==3(具有最大的'漏電流)從—接地點或-電源供應 〜因此可以在頻率合成器於鎖相期間,維持此振肿 中切換式電容電路内的電容性節點緩慢的電壓變化電: 制減器H)能更為快速達到頻率的鎖定。 吏传电弘 22 1234925 以上所述僅絲發明讀佳實關’凡依本發”請專利範圍 所做之均等變化與修飾,皆應屬本發明專利之涵蓋範圍。 【圖式簡單説明】 第1圖為習知技術一電壓控制振盪器的示意圖。 第2圖為習知技術一切換式電容電路的示意圖。 第3圖為習知技術一差動切換式電容電路的示意圖。 第4圖為習知技術-第二差動切換式電容電路的示意圖。 第5圖為本發明切換式電容電路第一實施例示意圖。 第6圖為配合第5圖各個控制訊號相對於時間的變化圖。 第7圖為配合第5圖各個控制訊號相對於時間的變化圖。 第8圖為配合第5圖各個控制訊號相對於時間的變化圖。 第9圖為本發明切換式電容電路第二實施例示意圖。 第10圖為配合第9圖各個控制訊號相對於時間的變化圖。 第11圖為本發明切換式電容電路第三實施例示意圖。 第12圖為配合第π圖各個控制訊號相對於時間的變化圖。 第I3圖為本㈣城式電容電路第四實補示意圖。 第14圖為配合帛13圖各個控制訊號相對於時間的變化圖。 23 1234925 【主要元件符號說明】 10 電壓控制振盪器 12 電感 14 可變電容 16 離散式可變電容 18 負電阻值產生器 20、20a、20b、20c、20d、20e、 切換式電容電路 20f、20g 24、30、40、44、50 電容 32、52、54、56、122、142 開關元件 40、110、130 正端電容 42、114、118、134、138 正端開關元件 44、112、132 負端電容 46、116、120、136、140 負端開關元件 48、126、146 中央開關元件 90、148 低通滤波器 58、124、144 序列控制器
Claims (1)
1234925 十、申請專利範圍: 1· 一種可減低時脈饋通效應的切換式電容電路,包含有: 第一正端開關元件,用來依據一第一控制訊號,選擇性地讓 一第一正端節點連上或不連上一第三節點,其中該第一 正端節點係耦合於一正端電容; 一第二正端開關元件,用來依據一第二控制訊號,選擇性地讓 該第一正端節點連上或不連上一第二節點; _ 第二開關元件,用來依據一第三控制訊號,選擇性地讓該第 三節點連上或不連上該第二節點;以及 序列控制态,耦合於該等開關元件,用來產生該第一控制訊 . 號,忒苐一控制訊號,以及該第三控制訊號。 2·如申睛專利範圍第J項所述之切換式電容電路,其中該第一 正端開關元件之元件大小係大於該第二正端開關元件。 鲁 3·如申凊專利範圍第!項所述之切換式電容電路,其中該第一 正端開關元件之元件大小係大於該第二正端關元件,該第 二正端開關元件之元件大小係大於該第三_猶,而該彳 · 列控制器可依照開關元件之元件大小順序,由大到小依序斷 路該等開關元件。 25 1234925 4· 5· 6· Γ二=ΙΓ所述之切換式電容電路’其中該切換 ^另包含有—機制’用來使得至少該第二正端 兀件或該第三開關元件被漸進式地斷路。 如申請專利範㈣5項所述之切換式電容電路,其中每—個 開關元件㈣為-電晶體,且可使得該第二正關關元件或 该第三開關元件被漸進式地斷路之機制包含有轉合於該第二 正端開關元件或該第三開關^件之控制端的—低通濾波器了 0申請專利細第1項所述之切換式.t容電路,其中該第二 節點係為接地點,且該等開關元件係_os電晶體。 8·如中4專繼圍第1項所述之切換式電容電路,其中該第二 即點係為-直流f源供麟點,該等關元聽為pM〇s電 電路,其中該切換 如申請專利範圍第1項所述之切換式電容 式電容電路另包含有: 負而開關7L件用來依據該第—控制訊號,選擇性地讓 —第一負端節點連上或不連上該第三節點,其中該第-負端節點係耦合於一負端電容;以及 % 二負端《元件,用細_二控觀號,選擇性地讓 該第-負端節點連上或不連上該第二節點。 、如申請專利細第9項所述之切換式電容電路,其中: 讀第-負關件與該第—正端_元件實f上具有相同 的元件大小;以及 口亥弟二負端開關元件鱼該第- - 11^、Θ乐—正鳊開關儿件實質上具有相同 的元件大小。 U.如中請專利範圍第9項所述之切換式電容電路,其中該切換 式電容電路另包含有·· 一中央開·件,用來依據—中央控制訊號,選擇性地讓該第 一正端節點連上或不連上該第一負端節點; /、中忒序列控制杰係耦合於該中央開關元件,用來產生該中央 控制訊號。 1234925 12.如申請專利範圍第n_述之切換式電容電路,其中該中央 開關元件之元件大小敍於鱗—正端關元相及該第— 負端開關元件。
!3.如申請專利範圍第U項所述之切換式電容電路,其中該第— 正端開關元件之元件大小係大於該第二正端開關元件,則 二正端_元件之元件大小係大於該第三_元件,該第一 負端開關元件與該第一正端開關元件實質上具有相同的元科 =_’該第二負端開關元件與該第二正端_元件實質上具 件nr大小’而該序_器妓斷路該中央開關元 關兀件與該等負端開關元件。
14·==第11項所述之切換式電容電路,其中該第 及該第…物账塊1關元件以 元件實質第—負端開關元件與該第一正端開關 第二正端開關元件’該第二負端開關元件與該 制器最先斷路該中央門I:相同的元件大小,而該序列控 關元件與該第二接下來則斷路該第—正端開 28 1234925 19.如申請專利範圍第16項所述 之方法,其令步驟⑻係於步 驟⑻與(C)之前被執行。 20. 如申細範圍第16項所述之方法,其中該方法另包含有漸 進式也斷路至4第—正端卿元件或該第三開關元件。 21. 如帽專職_2G項所叙方法,射每-_關元件皆 係為一電晶體,_進式__第二正端關元件或該第 :開關轉觀含有於該第二正端開件或該第三開關元 牛之控制端前提供一低通濾波器。: 22·如申請專利範圍第16項所述之方法, 地點’且轉咖元件係為NMOS 其中該第二節點係為接 電晶體。 23.==範園/16項所述之方法,其中該第二節點係為 机电原供應賴,_元件係為刚⑽電晶體。 其中該方法另包含有以 2《如申請專利範圍第ΐδ項所述之方法, 下步驟: (d)使用—^ 〜 、^開關兀件分斷-第-負端節點與該第三 郎點;以及 、 — 30 1234925 (e) 使用一第二負端開關元件分斷該第一負端節點與該第二 節點; 其中該第一負端郎點係耦合於一負端電容。 25·如申請專利範圍第24項所述之方法,其中: 該第一負端開關元件與該第一正端開關元件實質上具有相同 的元件大小;以及 該第二負端關元雌該第二正端_元件實質上具有相同 的元件大小。 26. 如申請專利範圍帛24項所述之方法,其中步驟⑻與步驟 ⑷係被同時執行;步驟(b)與步驟⑹係被同時執行了 27. 如申請補範邮24項所述之方法,其中該方法另包含有以 下步驟: (f) 使用-中央開關元件分斷該第—正端節點與該第_負端節 點。 28·如申咕專利範圍第27項所述之方法,其中該中央開關元件之 元件大J、係大於該第一正端開關元件與該第一負端開關元 件0 31 1234925 29.如申請專利範圍第27項所述之方法,其中步驟(f)係於步驟 (a)前被執行。 十一、圖式:
32
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/605,095 US6815996B1 (en) | 2003-06-03 | 2003-09-09 | Switched capacitor circuit capable of minimizing clock feedthrough effect in a voltage controlled oscillator circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200511715A TW200511715A (en) | 2005-03-16 |
TWI234925B true TWI234925B (en) | 2005-06-21 |
Family
ID=34676944
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW93125286A TWI234925B (en) | 2003-09-09 | 2004-08-20 | Switched capacitor circuit capable of minimizing clock feedthrough effect in a voltage controlled oscillator circuit and related method |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN100385790C (zh) |
TW (1) | TWI234925B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101420211B (zh) * | 2007-10-24 | 2011-06-01 | 佳邦科技股份有限公司 | 具有过电压保护功能的芯片型馈通滤波器 |
JP2010220200A (ja) * | 2009-02-19 | 2010-09-30 | Renesas Electronics Corp | 導通切替回路、導通切替回路ブロック、及び導通切替回路の動作方法 |
TW201246786A (en) * | 2011-05-13 | 2012-11-16 | Realtek Semiconductor Corp | Switched capacitor circuit having switching loss compensation mechanism and compensation method thereof |
CN112671389B (zh) * | 2019-10-15 | 2024-07-05 | 瑞昱半导体股份有限公司 | 多任务器装置与讯号切换方法 |
CN111740736A (zh) * | 2020-06-30 | 2020-10-02 | 深圳市芯天下技术有限公司 | 一种振荡器频率切换的控制方法及电路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58187015A (ja) * | 1982-04-26 | 1983-11-01 | Nippon Telegr & Teleph Corp <Ntt> | スイツチト・キヤパシタ回路 |
-
2004
- 2004-08-20 TW TW93125286A patent/TWI234925B/zh not_active IP Right Cessation
- 2004-09-09 CN CNB2004100785431A patent/CN100385790C/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN100385790C (zh) | 2008-04-30 |
TW200511715A (en) | 2005-03-16 |
CN1595793A (zh) | 2005-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6483358B2 (en) | Low power, charge injection compensated charge pump | |
US7616070B2 (en) | Electronic oscillators having a plurality of phased outputs and such oscillators with phase-setting and phase-reversal capability | |
US7439784B2 (en) | Charge pump for reducing current mismatch | |
KR100985008B1 (ko) | 용량성 전하 펌프 | |
JP2014180213A (ja) | チャージポンプにおいて電流をクランプする回路 | |
US10374512B2 (en) | Switch-timing in a switched-capacitor power converter | |
EP0738438A1 (en) | Cascode switched charge pump circuit | |
US8212596B2 (en) | PLL circuit | |
TW200533058A (en) | Switched capacitor circuit capable of minimizing clock feedthrough effect and having low phase noise and method thereof | |
US20090206936A1 (en) | Voltage-controlled oscillator topology | |
TWI255095B (en) | Switched capacitor circuit capable of minimizing clock feed through effect in a voltage controlled oscillator circuit and method thereof | |
TWI240479B (en) | Switched capacitor circuit capable of minimizing clock feedthrough effect in a voltage controlled oscillator circuit | |
US6426614B1 (en) | Boot-strapped current switch | |
TWI234925B (en) | Switched capacitor circuit capable of minimizing clock feedthrough effect in a voltage controlled oscillator circuit and related method | |
JP5218337B2 (ja) | チャージポンプ回路及びそれを用いるpll回路 | |
TW200832911A (en) | Fast turn on and off speed in PLL cascoded charge pumps | |
US20070170961A1 (en) | Circuit and method for generating circuit power on reset signal | |
KR100914673B1 (ko) | 발진기의 디지털 조절 | |
CN100411305C (zh) | 用于压控振荡器的可消除时钟穿通效应的切换式电容电路 | |
EP1237265A1 (en) | Power efficient integrated charge pump using clock gating | |
US7453313B2 (en) | Charge pumping circuit | |
TWI238602B (en) | Switched capacitor circuit capable of minimizing clock feedthrough effect and having low phase noise and method thereof | |
US7002400B2 (en) | Input circuits including boosted voltage and related methods | |
TW201103242A (en) | Charge pump and charging/discharging method capable of reducing leakage current | |
US7187243B2 (en) | Delay circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |