TWI234704B - Voltage generator circuit and method for controlling thereof - Google Patents

Description

1234704 五、發明說明 本發明係有關於一電壓產生器電路，且更特別有關於 内建於半導體裝置之電壓產生器電路。 -半導體裝置可被提供一電壓產生器電路，1接收一 外部供應電壓以產生一内部供應電壓，其被供應至該 體裝置之内部電路。 在電壓產生器電路内之降壓電路可容納因内部電路之 電力耗用降低及電晶體小型化所致的閘故障與汲極-源極 故障之降低。在欲安裝於具有功率下降模態之系統内的半 10 15 導體裝置中’該電壓產生器電路之操作被解除啟動以切斷 在内部電路内之耗用電流。 第1圖為依據-第-習知技藝例的電壓產生哭電路 100之示意電路圖。該電壓產生器電路1〇〇作用成一降壓 電路’其包括數個N通道M〇s電晶體。一降麼電晶於如 出） 包含一 Ν通道刪電晶體，在—沒極被提供—外部電源 (向電位電源)vcc及在閘極被一基準電壓 產生之一基準電壓Vg。 （禾且 部 體 該降壓電晶體Trl具有一源極被耗合於—内部電 1。當該基準電壓Vg被供應至電晶體Tri之閑極，該内 電路1被供應一内部電壓（内部供應電壓）Vdd，其以電曰 加之一門樓值Vthn由外部電源Vcc之電壓被降低。曰曰 -電容器C1被耦合於電晶體Trl之閘極鱼外呻電原 (低電位電源)Vss間。電容器。降低回應於内部電壓福 波動在基準電壓Vg中所包括的耦合雜訊。 一基準電壓定位電晶體Tr2包含一 N通道m〇s電晶 20 1234704 五、發明說明（2 體，被耗合於電晶體Trl之閘極與外部電源vss間。電曲 體Tr2在閘極被供應一功率下降信號pd。當功率下降信^

Pd在功率下降模態上升至Η位準時，電晶體μ被接通: 將基準電壓Vg定位於外部電源Vss之電壓，造成電晶體 Tr 1切斷。 電容器C2被叙合於電晶體Trl之源極（内部電壓， 與外部電源、VSS I電容器被用以穩定該内部電壓 Vdd。電容器C2包括内部電路i之一寄生電容。 10 15 一内部電壓定位電晶體Tr3包含_N = M0S電晶 體’被耗合於電晶體Trl之源極與外部電源Vss間。電晶 體W在閘極被供應_功率下降信號pd。當功率下降作號 pd在功率下降模態上升^位準時，電晶體Trl被切斷以 將基準電壓〜定位於外部電源Vss之電壓(如第3圖所 不)。此操作切斷在功率下降模態之内部電壓Vdd的供應， 故電流耗用在内部電路丨中被防止。 在電壓產生器電路_中，當功率下降信號pd上升至 位準用於由正令核態轉移至功率下降模態時，電晶體 Tr2 Tr3被接通以如第3圖顯示地降低基準電壓vg盘内 部電壓·。此時由於電容器〇與電晶體川之電容^起 ^體Tr2之驅動能力為非常大，基準電壓々依照⑶時 間常數回應於電晶鮮Tr? + Hz ^ 2之接通緩慢地降低。在此情形， 在基準電壓Vg鱼内邱λ Α 、内邛包壓Vdd破降低至電晶體Trl之門 ln或更低月Ij之期間u内，電晶體，Tr3同步地 被接通以造成—直通電流由外部電源^流至外部電源 20 1234704

Vss °該直通電流造成外部電源vce 路1之故障。 t電壓降低及内部電 10 同樣在電壓產生器電路100中， 就异降壓電晶體Trl 之閘極至源極電壓Vgs在功率下降模 牛俱悲、中為0V，次門檻電 因電晶體之特性流通電晶體Trl之汸枚 及極與源極，且此次 門檻電流經由電晶體Tr3流入外部電源Vss。 當Vgs= 0V，流入n通道MOS電曰雕+ Α ΘΒ Λ > 电日日體之次門檻電流 一般以下列的等式（1)被表達： τ 10 -vct/s = --W· 10

WO 15 20 其中W之電晶體之通道寬度；vtc為當_常數沒極至源極 電流10開始流入具有通道寬度w 0之電晶體時之閘極至源 極電壓；且S為一曳尾常數。 例如由數十至數百微安培（μΑ)為範圍之次門植電流流 入具有由數十至數十萬微米（μη1)為範圍之通道寬度的降壓 電晶體Trl，造成在功率下降模態中之耗用電流增加。 第2圖為依據一第二習知技藝例的電壓產生器電路 2〇〇之示意電路圖。該電壓產生器電路2〇〇作用成一降壓 電路，其具有數個P通道M0S電晶體，包含一 p通道m〇s 电曰日體之一降壓電晶體Tr4在源極被供應外部電源Vcc之 電壓及在閘極被基準電壓產生器電路產生之一基準電壓 Vg。 該基準電壓Vg係被基準電壓產生器電路產生，使得其 在内部電壓Vdd增加時上升及在内部電壓Vdd減少時下 25 1234704 五、發明說明（4 降。同樣地，該基準電壓v §破產生，使得内部電壓Vdd 被設定為以一預設電壓小於々卩 、外口P笔源Vcc之電壓。降嚴帝 晶體Tr4具有一沒極被♦馬人大 ^ 祸°於内部電路1。當基準電壓Vg

被供應至電晶體Tr4之閘極p . A 闲柽4，内部電路丨被供應 電壓Vdd。 ^ # 包含有一 Ρ通道MOS電曰舻夕故、隹午广 aa 兒日日體之一基準電壓定位電路 Tr5被耗合於電晶體Tr4之閑極與外部電源I間。電 號 體化在閘極透過一反相器電路2被供應一功率下降卜 10 15

Pd。當功率下降信號Pd在功率下降模態上升至^㈣， 電晶體Tr5被接通以將基準带 — 丞+包壓Vg定位於外部電壓Vcc 之笔壓’造成電晶體Tr4被切斷。 •降壓電晶體Tr4具有一沒極被叙合於内部電路工。當基 準电壓vg被供應至電晶體Tr4之問極時，内部電路1被 供應内部電壓Vdd。 電合态C4被耦合於電晶體Tr4之汲極（内部電壓 一外W原Vss間。電容！g C4被用以穩定該内部電壓 Vdd。電容器C4包括内部電路}之一寄生電容。 、包含有N通道MOS電晶體之一内部電壓定位電路加 被輕合於電晶體Tr4之間極與外部電源—間。電晶體加 在問極被供應功率下降信號pd。當功率下降信號Μ上升 至Η位準時，電晶體Tr6被接通而電晶體Tr4保持切斷， 以將内部電壓Vdd定位於外部電源Vss之電塵(如第4圖顯 不者）。此操作切斷在功率下降模態之内部電壓vdd的供 應，故電流耗用在内部電路】中被防止。 20 1234704 五、發明說明 在電壓產生器電路200中，當功率下降信號pd上升至 Η位準用於由正常模態轉移至功率下降模態時，電晶體 Tr5，Tr6被接通以如第4圖顯示地提高基準電壓Vg而造 成内部電壓Vdd降低。此時由於電晶體Tr4之電容比起電 晶體Tr5之驅動能力為非常大，基準電壓Vg依照CR時間 常數回應於電晶體Tr5之接通緩慢地上升。後果為在基準 電壓Vg與外部電源Vcc被降低至電晶體ΊΊ*4之門檻值 Vthp或更低前之期間t2内，電晶體Tr4，Tr6同步地被接 通以造成一直通電流由外部電源Vcc流至外部電源Vss。 10 該直通電流造成外部電源Vcc之電壓降低及内部電路1之 故障。 在上面的電壓產生器電路100與200中，若電晶體 Tr2，Tr5在大小上被增加以改善其電流驅動能力，基準電 壓Vg可以較高速度被減少或增加。然而，若電晶體ΤΎ2， 15 Tr5在大小上被增加以確保對應於電容器C1之載入驅動能 力與電晶體Tr 1，Tr4之電容，結果所致之電路面積之增加 將防止較高的整合。 同樣的在電壓產生器電路200中，就算降壓電晶體Tr4 之閘極對源極電壓Vgs為0V，次門檻電流流入電晶體 20 Tr4，造成耗用電流之增加。 例如，電壓產生器電路200曾就在功率下降模態中就 定位内部電壓Vdd至外部電源Vcc之電壓被提出。該電壓 產生器電路200省略第2圖之降壓電晶體的電晶體Tr6， 並在功率下降模態接通電晶體Tr4以定位内部電壓Vdd為 五、發明說明（6 ) 外部電源Vcc之電壓。此電壓產生器電路2〇〇遭到因次門

檻電流流入内部電路1B I見略1之大IN通道MOS電晶體所致的 耗用電流之增加。 本毛明之一第一目標為要提供一電壓產生器電路，其 能防止在轉移至功率下降模態的直通電流之產生以降低電 流耗用。 本發明之-第二目標為要提供一電壓產生器電路，其 能防止在轉移至功率下降模態的次門植電流之產生以降低 電流耗用。 在本發明之一第一層面中，一電壓產生器電路被提 供i其包括一電壓產生器被一基準電壓啟動以產生一輸出 電壓。-基準電壓定位電路被_合於該電壓產生器以在回 應於一功率下降信號下定位該基準電塵至-第一電塵以解 =電壓產生器之啟動。-輸出電Μ位電路㈣合於該 電壓產生器用於定位該輸出電壓至一第二電壓。一控制電 路被耦合於該輸出電壓定位電路用於在該電壓產生器回應 於該功率下降信號解除啟動後使該輸出電壓定位電路賦 能。 在本發明之一第二層面中，一電壓產生器電路被提 供，其包括一電壓產生器藉由使一外部電源降壓而被一基 準電壓啟動以產生-輸出電壓。-基準電壓定位電路被^ 合於該電星產生器以在回應於一功率下降信號下定位該基 準電壓至一第一電壓以解除該電壓產生器之啟動。一輸出 電壓定位電路被耦合於該電壓產生器用於定位該輸出^壓 至一第二電壓。一控制電路被耦合於該輸出電壓定位電路 1234704 五、發明說明（7 用於在該電壓產生器回應於該功率下降信號而電壓產生器 之輸出電麼的產生停止後使該輸出電麼定位電路賦能。

在本發明之-第三層面中，一半導體裝置被提供，其 包括7電壓產生器電路，包括，產生器被-基準· ，乂產生0。[^壓。—基準電塵定位電路被搞合於該 電塵^生器以在回應力一功率下降信號下定位該基準電壓 方、第at以解除该電壓i生器之啟動。—内部電塵定 位電路被耦合於該電壓產生器用於定位該内部電壓於一第 一電壓。一控制電路被耦合於該内部電壓定位電路用於在 该電壓產生H回應於該功率下降信號被解除啟動後使該内 部電敎位電路賦能。_内部電路被M合於該電壓產生器 與該内部電壓定位電路、被該内部電壓賦能、及被該第二 電壓解除啟動。

在本發明之-第四層面中，一半導體裝置被提供，其 包括一電壓產S器電路，包括—電壓產生器被—基準電壓 啟動以降低一外部電源電壓以產生一内部電壓。一基準電 壓定位電路被耦合於該電壓產生器用於回應於一功率下降 k號下定位該基準電壓至一第一電壓以使該電壓產生器解 除啟動。一内部電壓定位電路被耦合於該電壓產生器用於 定位該内部電壓至一第二電壓。一控制電路被耦合於該内 邛電壓疋位電路用於在該電壓產生器之内部電壓的產生回 應於該功率下降信號被停止後操作該内部電壓定位電路。 内。卩甩路被耦合於該電壓產生器與該内部電壓定位電 路、被该内部電壓賦能、及被該第二電壓解除啟動。 在本發明之一第五層面中，控制一電壓產生器電路之 方法被提供。該電路包括一電壓產生器被一基準電壓啟動 10 25 1234704 五、發明說明 =生：内部電壓被供應至—内部電路。該方法包括之步 騌為.在回應於一功率下降信號下定位該基準電壓至 一電壓以啟動該電壓產生器；以及在該電壓產生器被解除 啟動後定位該内部電壓至一第二電壓以使該内部電路解除 啟動。 ’、 ::發明之一第六層面中，一電壓產生器電路被提 仏’其包括一電壓產生器被一基準電壓啟動以產生-輸出 電壓。-基準電壓定位電路被輕合於該產生器用於回 應於-功率下降信號定位該基準電塵至一預設的定位電屢 則吏忒電壓產生器解除啟動。一個次門檻電流降低電路在 該電壓產生器被解除啟動時降低流入該電壓產生器之次門 才監電流。 在本發明之一第七層面中，-半導體裝置被提供，其 包括一電塵產生器電路’包括—電塵產生器被一基準電壓 啟動以產生-輸出電遷。一基準電壓定位電路被耗合於該 電壓產生器用於回應於一功率下降信號定位該基準至 —預設的定位電壓以使該電壓產生器解除啟動。一個次門 檀電流降低電路在該電壓產生器被解除啟動時降低流入該 電壓產生益之次門檻電流。一内部電路被搞合於該電壓產 生器且被該輸出電壓賦能。 在本發明之一第八層面中，控制具有一電壓產生器用 於產生一内部電壓被供應至一内部電路之方法被提供。該 方法包括之步驟為在回應於一功率下降信號下使該電壓產 生器解除啟動；以及設定該電壓產生器之内部電壓為一平 衡電壓’流人該電壓產生器之次，電流使流入該内部電 路之次《電流在該電壓產生H被解除啟動時以此平衡。 11 1234704 五、發明說明（9 在本發明之一第九層面中，控制具有包含一 M〇S電 晶體之一電壓產生器的一電壓產生器電路之方法被提供。 该方法包括之步驟為在回應於一功率下降信號下使該 MOS電晶體解除啟動；以及將一電壓供應至該M〇s電晶 體之一閘極與一背面閘極的至少之一，次門檻電流可在此 於5亥MOS電晶體被解除啟動時被切斷。 本發明之其他層面與優點將由下列描述以說明本發明 之原理為例的方式在配合附圖被讀取下將變成明白的。 10

本么明與其目標及優點在參照目前較佳實施例之描述 及其附圖下會被最佳地了解，其中·· 一第1圖為依據一第一習知技藝例之電壓產生器電路的 示意電路圖； 一第2圖為依據一第二習知技藝例之電壓產生器電路的 示意電路圖； 15 操作； 第3圖為一波形圖，顯示第1圖之電壓產生器電路的 操作； 第4圖為一波形圖，顯示第2圖之電壓產生器電路的

20 第5圖為依據本發明一第一實施例之電壓產生器電路 的示意方塊圖； f 6圖為依據本發明—第二實施例之電壓產生器電路 的不思電路圖； 操作； 第 第7圖為一波形圖，顯示第6圖之電壓產生器電路的 的示意據本發明—第三實施例之電壓產生器電路 12 25 1234704 五、發明說明（10 10 15 20 第9圖為一波形圖，顯示第8圖之電壓產生器電路的 操作； 第1 〇圖為依據本發明一第四實施例之電壓產生器電 路的示意電路圖； 第[11圖為依據本發明一第五實施例之電壓產生器電 路的示意電路圖； 第12圖為一波形圖，顯示第u圖之電壓產生器電路 的操作； 第13圖為依據本發明一第六實施例之電壓產生器電 路的示意電路圖； 第14圖為依據本發明一第七實施例之電壓產生器電 路的示意電路圖； 第15圖為依據本發明一第八實施例之電壓產生器電 路的示意電路圖； 第16圖為依據本發明一第九實施例之電壓產生器電 路的示意電路圖； 第丨7圖為依據本發明一第十實施例之電壓產生器電 路的示意電路圖； 第18圖為依據本發明一第十一實施例之電壓產生器 電路的示意電路圖； 第19圖為依據本發明一第十二實施例之電壓產生器 電路的示意電路圖； 第20圖為依據本發明一第十三實施例之電壓產生器 電路的示意電路圖； 第21圖為依據本發明一第十四實施例之電壓產生器 電路的示意電路圖；

13 25 1234704 五 N發明說明 第 2 ' 雷2圖為依據本發明一第十五實施例之電壓產生器 兒路的示意電路圖； 電路二-立圖為依據本發明—第十六實施例之電壓產生器 包岭的不思電路圖； 電路：二：為依據本發明一第十七實施例之電壓產生器 电峪的不意電路圖； 器 =25圖為依據本發明—第十人實施例之電塵產生 包路的不意電路圖；

承門：二圖顯示在第15圖之產生器電路中電阻與電 麼間之關係圖； ％ 第27圖顯示在第15圖之電壓產生器電路中 命 流間之關係圖； 〃 a 圖之電壓產生為電路中電阻與電 第28圖顯示在第μ 壓間之關係圖； 第29圖顯示在第15圖之電壓產生器電路 流間之關係圖； 與 電

第30圖顯示在第17圖之電壓產生器電路 壓間之關係圖； 〃 第31圖顯示在第17圖之電壓產生器電路中電阻盘“ 流間之關係圖； μ 1 器電路中電阻與電 第32圖顯示在第π圖之電壓產生 壓間之關係圖；以及 第33圖顯示在第π圖之電壓產生器電路中電且 流間之關係圖。 且與 在圖中，相同的編號被用於相同的元件。 路 第5圖為依據本發明第一實施例之電 1屋生器電 14 1234704 五、發明說明（12 的示意方塊圖。該電壓產生器電路包括一電壓產 生為11、-基準電壓定位電路21、一内部電壓定位電路 ”、控制私路12。該電壓產生器電路11接收一基準電 堊Vg亚產生一内部電壓Vdd。基準電壓定位電路21定位 X基準電[Vg至一第一電壓Vss用於在回應於一功率下 降信號Pd下使電壓產生器丨丨解除啟動。㈣電壓定位電 :卩定位該内部電壓

=L Vss)彳工制電路12在電壓產生器η回應於功率下 降㈣Pd被解除啟動後啟動内部電壓^位電路22。由於 電壓產生器11與内部電壓定位電路22永遠不會同時被啟 動=外部電源Vcc至外部電源Vss之直通電流被切斷。

第6圖為依據本發明第二實施例之電壓產生器電路 彻的示意電路圖。一半導體裝置包括一電壓產生器電路 彻，與-内部電路1被_合於該電壓產生器電路彻。該 电壓產生态電路400包括-降壓電路11a、及一控制電路 =用於在功率τ降模態中控制該降壓電路⑴。由於該降 I电路n a之組配類似第1圖之電壓產生器電路100，對 應的元件被指定相同的元件編號。此處”通道以⑽電晶 體加對應於第5圖之電壓產生器n、p通道刪電晶 f Tr2對應於第5圖之電覆產生器21、及^道簡電 晶體Tr3對應於第5圖之内部電壓定位電路22。 内。卩電壓定位電路12a包括一基準電壓偵測器電路 13a與定位^號產生器電路14a。在基準電壓偵測器電路 13:中’其p通道M0S電晶體Trl1具有一源極被耦合於 外部電源VCC及一汲極透過一電阻器R]被耦合於n通道 MOS宅晶體丁r】2、丁rU之汲極。電阻器Ri針對電晶體 15 1234704 五、發明說明

Trl2之〇N電阻具有夠大的電阻值。 兒曰日體TrU、Trl3透過一反相器電路15a被供應功率 下降乜唬pd。電晶體Trl2在閘極被供應基準電壓乂名。 在基準電壓偵測裔電路13a中，當功率下降信號pd 在L位準時，電晶體Trl1被關閉而電晶體Trl3被接通。 所以在電晶體Trl2，TrU(節點Nl)之電壓不管基準電壓 Vg為何都下降為乙。 10

田功率下降信號pd上升至H位準時，若基準電壓Vg 以，晶體丁Γ12之門檻值vthn大於外部電源Μ之電壓， 電晶體Trll被接通，且電晶體Tri2亦被接通。所以在節 點Ν1之電流降至L位準。 當功率下降信號Pd上升至Η位準且基準電麼％下降 ^位準’電晶體Trll被接通，而電晶體ΤΗ2，ΤΗ3被 關閉’造成在節點N1之電壓上升至H位準。 在節點m之電㈣號被供應至反相器電路⑸，且被 反相之電廢信號由反相哭 祜供庙s〜 之—輸出接頭（節點N2) 被ί、應至疋位信號產生器電路14a。

盘一=立=號產生器電路14a包括ΝΑ·電路心，⑽ 麼m目:ί路15C。反相器電路15b的一被反相後之電

電^ =二至!AND電路⑽之—第一輸入接頭。NAND 4 & 下降被供應至NAND電路16b之一第一輸入 接頭且功率下降信號Pd被供應至 二輸二 二輸入接頭。 电略16b之第 _電路16,之一輸出信號被供應 反Γ接頭及至反相器電路…。被反相後二 月J 。5儿 電路】5C之一輪出接頭（節點N3)被供應 16 1234704 五、發明說明（14 至降壓電路11a之内部電壓定位電路Tr3之閘極。 當功率下降信號…在L位準時，NAND電路i6b輸 出Η位準h #b，故在節點N3之電壓被設定為l位準以 關閉電晶體Tr3。 备功率下降信號Pd上升至Η位準且基準電壓Vg下降 至L位準，電晶體Trll被接通，而電晶體Tri2，Tri3被 關閉，造成節點N1之電壓上升至η位準。

田節♦，沾Ν1之電壓上升至Η位準，NAND電路工⑼被 供應二個Η位準之信號，造成NAND電路i6b輸出一個l 位準信號，而設定節點N3之電壓為H位準以接通電晶體 Tr3。 接著，電壓產生裔電路3〇〇之操作將參照第7圖被描 述。

當功率下降信號pd在正常模態為L位準時，電晶體 Tr2被關閉、控制器12a設定節點N3之電壓為l位準、且 電晶體Tr3在降壓電路lla中被關閉。所以，降壓電路丨^ 接收该基準電壓Vg並供應一内部電壓Vdd至内部電路卜 當标作模態由正常模態進行至功率下降模態時，基準 電壓Vg之供應被停止，造成功率下降信號pd上升至H位 準。在降壓電路1U中之電晶體Tr2在回應下被接通以排 放在電谷為c1上累積之電荷，造成被供應至電晶體 之閘極的基準電壓Vg之逐漸下降。當基準電壓Vg與内部 電壓Vdd間之電位差小於或等於電晶體Vthn之門檻值 時’電晶體Trl被關閉。 在基準電壓摘測器電路13a中，電晶體Trll被接通， 而電晶體Trl3被關閉。在此事件中，當基準電壓Vg以電 17 1234704 五、發明說明 =曰體T>12之，值大於外部㈣—之 + ^被維持於接通狀態、節點m之電壓被維持於二曰月: =點N2之電壓被維持於^準。因而，在節點犯 電壓被維持於L位準，造成帝曰轉 ” 之 , 成私日日肢Tr3維持於關閉狀態。 者，當基準電壓vg與外部電源Vss

二=:N1之電壓上升至H位準且節點N2之電壓 ^_〇 準。後果為NAND電路16b被供應二個H位準 之k號，造成節點N 3之電壓上并$ H彳#、、隹 W。然後電曰…二升位準以接通電晶體 曰日4 r3之接通刼作造成内部電壓Vdd下降至 外部電源Vss之電壓。 •依據第二實施例之電壓產生器電路400具有下列的優 點· ()在力率下降模恶中，電晶體Trl被關閉而電晶體Tr3 被接通，故降壓電路Ua降低内部電壓㈣至外部電源— 之兒壓。因而在功率下降模態中，無用的電流耗用在内部 電路1内被節省。

^ (2)田钻作杈恶由正常模態進行至功率下降模態時，控 制電路⑶在電晶體Trl被關閉後接通電晶體Tr3。所以， 由外W電源Vcc至外部電源vss之直通電流在降壓電路 11 a中被切斷。 (3)在正常模態中’基準電壓偵測器電路13a被解除啟 動，故被基準電壓谓測器電路13a耗用之電流被防止。 第8圖為依據本發明之第三實施例之電壓產生器電路 500 έ勺不思电路圖。該電壓產生器電4 5⑻包括一控制電 路1 2b與卜壓電路11 a。該降壓電路n a之組配與第二 1234704 10 15 20 五、發明說明（l6) 實施例者相同。 控制電路12b包括一基準電壓偵測器電路13b與一定 位信號產生器電路14b。該基準電壓偵測器電路13b包括 一差分放大器。差分放大器之P通道MOS電晶體Trl4， ΤΠ5，Trl6具有其源極被耦合於一外部電源Vcc。電晶體 Trl4，Trl5具有其閘極彼此被耦合，且亦被耦合於電晶體 ΤΪ14之一汲極。電晶體Trl4之汲極被耦合於N通道MOS 電晶體Trl7之汲極。 電晶體Trl5，Trl6具有其汲極耦合於N通道MOS電 晶體Trl8之一汲極（節點N4)。電晶體Trl7，Trl8透過一 N通道MOS電晶體Trl9被耦合於一外部電源Vss。 電晶體Trl7在閘極被供應一基準電壓Vg，而電晶體 Trl6，Trl9在其閘極被供應一功率下降信號pd。 一電阻器R2、一電阻器R3與一電晶體Tr20在外部電 源Vcc與外部電源Vss間以串聯被耦合。電晶體Tr 18具有 一閘極被耦合於電阻器R2與電阻器R3間之節點N6。換 言之，電晶體Trl 8經由電阻器R2被耦合於外部電源Vcc 亦經由電阻器R3與N通道MOS電晶體Tr20被耦合於外 部電源Vss。電晶體Tr20在閘極被供應該功率下降信號pd。 當功率下降信號pd上升至Η位準以接通電晶體Tr20 時，電晶體Trl8在其閘極被供應一電壓，其藉由將外部電 源Vcc之電壓與外部電源Vss之電壓間的電位差用電阻器 R2，R3分割而被產生。被分割後之電壓實質地被設定為電 晶體Trl7之一門檻值。 電晶體Trl5, ΤΠ6與電晶體ΤΪ18間之節點N4經由一 反相器電路〗5d被耦合於電晶體Trl 3之閘極。該反相器電

19 25 1234704

1234704 五、發明說明（18

Tr 17被關閉且電晶體τr丨8被接通，造成節點n 4之電壓下 降至L位準。在此方式下，節點N5之電壓上升至h位準 以接通電晶體Tr3。電晶體Tr3之接通操作形成内部電壓 Vdd下降至外部電源vss之電壓的結果。 第三實施例之電壓產生器電路500除了類似於第二實 施例之優點外具有下列的優點。 、 由於基準電壓摘測器電路13b在正常操作模態中被解 除啟動，在正常操作模態中之電流耗用增加被防止。 10

第1 〇圖為依據本發明第四實施例之電壓哭 _的示意電路圖。該第四實施例之一控制電路12:3 一基準電壓仙器電路13c，其包括—電晶體Trl8具有一 間極（節點Ν6)經由電阻器R4被耦合於外部電源Vcc，亦 經由一個以二極體連接之N通道]^〇3電晶體DU被耦合 於外部電源Vss。基準電壓制器電路13〇與定位信號產 生器電路14c之其餘組配與第三實施例者相同。 當外部電源Vcc，Vss被接通時，節點则通常被設定

^電日日體Tr21之門檻值Vthn大於外部電源Μ之電 壓。所以’第四實施例之電壓產生器電路_以類似於第 三實施例般地操作。 第π圖為依據本發明第五實施例之電壓產生器電路 700的示意電路目。第五實施例之一降㈣路nb與第2 圖之降塵電路200的組配相同。電塵產生器電路包括 -控制電4 12d。該控制電路12d包括一基準電壓偵測器 電路13d與一定位信號產生器電路14d。此處，- N通道 MOS電晶體Tr4對應於第5圖之電產產生器^、一 n通 道MOS電晶體Tr5與一反相器2對應於第5圖之基準電堡 21 1234704 10 15 20 五、發明說明（l9) 定位電路21、及一 N通道MOS電晶體Tr6對應於第5圖 之内部電壓定位電路22。 在基準電壓偵測器電路13d中，p通道MOS電晶體 Tr22，Tr23具有其源極被耦合於外部電源Vcc及其極經由 一電阻器R5被耦合於一 N通道MOS電晶體Tr24。該電 晶體Tr24具有一源極被耦合於外部電源Vss。電阻器R5 比起電晶體Tr24之接通電阻具有足夠的電阻值。 電晶體Tr23，Tr24在其閘極被供應一功率下降信號 pd。電晶體Tr22在其閘極被供應一基準電壓Vg。 在基準電壓偵測器電路13d中，當功率下降信號為在 L位準，電晶體Tr24被關閉，而電晶體Tr23被接通。所 以，在電晶體Tr22，Tr23之汲極的電壓（節點N7)不管基準 電壓Vg為何均上升至Η位準。 當功率下降信號pd上升至Η位準時，電晶體Tr24被 接通且電晶體Tr22亦被接通，造成若基準電壓Vg與外部 電源Vcc之電壓間之電位差小於或等於電晶體Tr22之門檻 值Vthn時上升至Η位準。 當功率下降信號pd上升至Η位準時，電晶體Tr24被 接通而電晶體Tr22，Tr23被關閉，造成若基準電壓Vg與 外部電源Vcc之電壓間之電位差小於或等於電晶體ΊΪ22 之門檻值Vthn時下降至L位準。 定位信號產生器電路14d省略在第二實施例之定位信 號產生器電路14a的輸入級之定位信號反相器電路1 5b。 定位信號產生器電路14d被供應在節點N7之一電壓信號 與該功率下降信號pd。一輸出信號由定位信號產生器電路 14d(反相器電路15c)之輸出接頭（節點N8)被供應至電晶體

22 25 五、發明說明（20 )

Tr6之閘極。 。接著依據本發明第五實施例之電壓產生器電路7〇〇的 2作將苓照第12圖被描述。當功率下降信號以在正常模 f 4L位準時’ t晶體Tr5在降壓電路爪内被關閉。同 π疋位乜唬產生益電路丨4d之節點N8的電壓被維持於乙 位準以關閉電晶體Tr6。降壓電路Ub接收基準電麼vg， 並供應内部電壓Vdd至内部電路！。 “當操作模態由正常模態進行至功率下降模態時，基準 電壓Vg之供應被停止，且功率下降信號pd上升至η位 準。在回應下，電晶體Tr5被接通於降壓電路丨lb内，造 成供應至電晶體Tr4之基準電壓Vg的逐漸增加。當基準 電壓Vg與外部電源Vcc之電壓間的電位差小於或等於電 晶體TH之門捏值vthp時，電晶體被關閉。在基準 =壓偵測器電路l3d中，功率下降信號為H位準，造成電 曰曰=Tr24接通且電晶體Tr23關閉。在此事件中，若基準 電壓Vg以電晶體Tr22之門檻值vthp小於外部電源 之電壓時，電晶體Tr22被維持於開狀態，且節點N7被維 持於Η位準。所以，節點N8被維持於L位準，故電晶體 Tr6被維持於關狀態。 阳版 當基準電壓Vg與外部電源Vcc之電壓間的電位差被 降低至電晶體Tr22之門捏值vthp時，電晶體Tr22被關 閉，造成節點Ν7之電μ下降至L位準、節點Ν8之電|上 升至Η位準、及電晶體Tr6接通。電晶體Tr6接通。電晶 體Tr6之接通操作造成内部電壓Vdd下降至外部電源 之電壓。 第五實施例之内部電壓電壓產生器7〇〇具有與第二實 1234704 五、發明說明（2l 施例之内部電壓電壓產生器400相同的優點。 第13圖為依據本發明第六實施例之電壓產生器電路 800的示意方塊圖。該電壓產生器電路_包括一控制電路 12、一延遲電路17與一降壓電路na(或一降壓電路丨^)。 一功率下降信號被供應至控制電路12與延遲電路I?。 該控制電路12可為第二至第五實施例之控制電路心 至12d的任一個，且控制電路12之輸出信號被供應至一

AND電路18之一第一輸入接頭。該延遲電路”以一預設 f間延遲該功率下降信號pd以產生—延遲後之功率下降 信號Pd。該延遲後之功率下降信號pd被供應至該電 路18之-第二輸入接頭。該AND電路之一輸出信號被供 應至該降壓電路lla(或降壓電路Ub)之一内部電壓定位電 晶體。 田备作杈悲由正常模態進行至功率下降模態時，功率 下降仏號pd上升至η位準。當控制電路12與延遲電路j 7 之輸出信號二者均在功率下降信號pd已上升至η位準後

升至Η位準日守，忒内部電壓定位電晶體被電路u 輸出L號接通。因而，藉由適當地設定該延遲電路Η ^遲時間’—直通電流可在降壓電路lla(llb)沒有故障 地被防止。而且該内部電壓定位電晶體可僅被延遲電路P 之輸出信號接通。 第14圖為依據本發明第七實施例之電壓產生器電路 〇〇的不思方塊圖。該電壓產生器電路9〇〇包括一電壓產 2器11、一基準電壓定位電路212、一個次門檻電流降低 ^ 13 °亥兒壓產生為電路11產生一内部電壓Vdd回應 於—基準電壓Vg。基準電壓定位電路212定位該基準電壓 24 1234704

五、發明說明（22 )

Vg至一預設電壓回應於一功率下降信號pd以使電壓產生 器Π解除啟動。該次門檻電流降低電路213在電壓產生器 11被解除啟動時防止次門檻電壓之產生。 第15圖為依據本發明第八實施例之電壓產生器電路 5 1000的示意電路圖。電壓產生器電路1000包含一電阻器

R201取代第1圖之降壓電路100的電晶體Tr3。電阻器201 被耦合於電晶體Trl(内部電壓Vdd之輸出節點Nl)的源極 與外部電源Vss間。電阻器R201之電阻值被設定於1〇1〇Ω 或更高，即10GD或更高。

10 接著，電壓產生器電路1000之操作將被描述。當L 位準之功率下降信號pd在正常模態被供應至電壓產生器 電路1000，該電晶體Tr2被接通。然後外部電源Vcc之電 壓根據基準電壓vg被降低，且内部電壓Vdd被供應至内 部電路1。此時，由於電阻器R201具有極端高之電阻值， 15 電阻裔R2 01不會影響内部電壓之產生。

内部電路1為一控制電路，其在胞元資訊被寫至一動 態隨機存取記憶（DRAM)之一記憶體胞元或由其被讀取時 為#作性的，且包含一慣用的CMOS電路。 §才呆作模悲由正常模態進行至功率下降模態時，基準 20 電壓Vg之供應被停止，且功率下降信號pd上升至H位 準。電晶體Tr2回應於此下被接通以排放在電容器匚丨上 之累積電荷，造成被供應至電晶體Trl之問極的基準電壓 Vg逐漸降低。 當基準電壓Vg與内部電壓Vdd間之電位差小於或等 25於電晶體Tr 1之門棰值Vthn時，電晶體Tr i被關閉。然後 内部電壓Vdd下降至外部電源Vss的電壓。 25 1234704

1234704 五、發明說明（24 流Isl被降低至約〇.〇1μΑ。 (3)電流㈣可在功率下降模態中藉由降低次門植電 流Isl而被減少。 ()第28與29圖顯示當電晶體Trl具有因過程中之變 異所致之電流驅動能力時電壓產生器電路之操作。在此事 件中若節點m在功率下降模態中如習知技藝例般地被連 接於外部電源Vss，大約為3〇〇μΑ之次㈣電流會流動。 糟由在即點m與外部電源Vss間連接一電阻器刪，流 10

入電晶體Trl之次門檻電流Is3被降低至約〇 〇一。此時 内部電壓Vdd大約為0.35v。 第16圖為依據本發明第九實施例之電壓產生器電路 1100的示意電路圖。依據該第九實施例之電壓產生器電路 1100在第八實施例之電壓產生器電路1〇〇〇包含一額外的 電晶體Tr7。 '

被麵合於節點N1與電阻器R201間之電晶體Tr7在閘 極被供應該功率下降信號pd。電晶體了17被[位準之功率 下降信號Pd在正常模態中關閉，且被H位準之功率下降 信號在功率下降模態中被接通。當電晶體Tr7在功率下降 模態被接通時，流入電晶體Trl之次門檻電流以類似於第 八實施例之方式被降低。 由於電晶體Tr7在正常模態中被關閉，透過電阻器 R2〇i由節點N1流至外部電源Vss之電流被切斷以進—步 降低電流耗用。 第17圖為依據本發明第十實施例之電壓產生器電路 1200的不意電路圖。該電壓產生器電路12⑻具有一電阻 β R202被耦合於節點Νι與外部電源Vcc間以取代第八實 27 1234704 五、發明說明（25 施例之電阻器R201。 1在第十實施例中，電阻器R2〇2之電阻值被設定為 1010Ω即ΙΟΟΩ以上。當電阻器R2〇2具有低電阻值時，内 部電壓vdd被設定為功率下降模態中之外部電源vcc的電 壓，造成大約5μΑ之次Η檻電流如第31目顯示地流入而 增加電流耗用。

然而，由於電阻器R202之電阻值被設定為ι〇1〇ω即 10GD以上，内部電壓vdd在電晶體Trl於功率下降模態 被關閉時如第30圖顯示地被設定為約〇·3ν。而且如第3工 f顯示者，流入電晶體Trl之次門檻電流Is5與通過電阻 器R202之電流Tr3平衡流入内部電路1之次門檻電流 Is6,造成大約為〇.〇1μΑ之次門檻電流is5流入電晶體丁 因而，依據第十實施例之電壓產生器電路12〇〇具有類 似依據第八實施例之電壓產生器電路1〇〇〇的優點。 第32與33圖顯示當電晶體丁Γι因過程中變異具有高 的電流，能力時電壓產生器電路12〇〇的操作。在：事：

中曰即點Ν1如習知技蟄例之情形在功率下降模態中被 連接至外部電源Vee，大約為1{)()μΑ之次門㈣流^流 動。在第十實施例中，被輕合於節點N1與外部電源 門之電阻為R2〇l使流入電晶體ΤΗ之次門植電流μ降低 至大約〇·〇1μΑ。此時，内部電壓大約為〇·35ν。 由方、電阻态R202具有極端高的電阻值， 哭 實質蝴共節點N1未被連接於外部電源Vcc的狀；。 弟18圖為依據本發明第十一實施例之電壓產生哭電 路職的示意電路圖。電壓產生器電路13〇〇包含第八實 化例之電阻器R2〇】與第十實施例之電阻器咖2。電阻器 28 1234704 五、發明說明（％ R20l ’ R202具有與第八與第+每 m ^ , 只施例者相同之電阻值，且 不會衫響内部電屢Vdd在正常模態之產生。 加之當^體加在功率下降模態被關閉時，流入電晶體 入二^電流與由外部電源Vcc透過電阻器讀使流 即”，占N1之電流與流入内部 Λ ^ 之次門檻電流平衡。 在此事件中，内部電壓Vdd大約為〇 ·3ν。 ^上述的操作下，第十—實施例亦提供類似於第八與 第十貫施例之優點。

第19圖為依據本發明箆+ _ 乃弟十一貫施例之電壓產生器電 G的示意電路圖。由外部電路50通過電阻器議 之電[破供應至郎.點N1 ’使得内部電壓vdd被產生以在 =率下降模態中降低流入電晶體丁rl之次門捏電流。電阻 ^203具有高電阻以防止次門才監電流在内部電路i中被

由外。P電路50被供應之電壓包括一電壓強迫一外部 基準電壓Vref、—内部電壓VPP大於外部電源Vcc之電 f、-電壓vbb小於外部電源Vss之電壓、一内部基準電 聖Vpr或電壓提供該電晶體Trl之次門檻電流與流入 内部電路之次門檻電流的平衡。 該外部電路50較佳地為具有低電流供應能力之電 路，因而在功率下降模態中耗用較低電力。而且，外部電 路5 〇之月匕力可在正常模態中被控制。 第20圖為依據本發明第十三實施例之電壓產生器電 路1 500的示思電路圖。依據第十三實施例之電壓產生器電 路1 500為依據第八實施例之電壓產生器電路1 〇⑼的釋例 性修改，其中該次門檻電流定位電晶體Tr2在源極由一基 29 1234704 五、發明說明（27 體電位產生器電路70被供應小於外部電源Vss之電壓的一 基體電流vbb。因而被供應之基體電壓Vbb防止電晶體丁“ 之次門檻電流在功率下降模態中的產生。 該第十三實施例省略第八實施例之電壓產生器電路 1000中的電阻器R201。

在正常模態中，以類似於第八實施例的電壓產生器電 路1000之方式操作的電壓產生器電路15〇〇使外部電源 Vcc降壓以產生一内部電壓vdd。

在功率下降模態中，電晶體Tr2被Η位準之功率下降 信號Pd接通以施加基體電壓Vbb至電晶體ΤΗ。該基體電 壓Vbb為-電壓用於設定電晶體Trl之間極對源電壓為υV 以上。在此事件中，沒有次門檻電流流入電晶體Trl且也 ;又有次門插電流流入内部電路1。 該基體電壓產生器70較佳地為在功率下降模態中僅 ^制電晶體Trl之閘電位的電路’且具有極端小的驅動能

該基體電壓Vbb使用一慣常基體電壓產生器被供應。 在此情形中，該基體電壓產生器較佳地在功率下降模態獨 自地具有控制電晶體Trl之閘電位所需的驅動能力。換言 之’基體電壓產生器之驅動能力可在功率下降模態中被降 低。 在第十二實施例中，次門檻電流被防止在功率下降模 態中被產生以降低電流耗用。 第21圖為依據本發明第十四實施例的電壓產生器電 路1 600之不思電路圖。在依據第十四實施例之電壓產生器 電路16GG中，該基體電位產生器電路7ΰ以小於被供應至 30 五 發明說明（28) 電晶體Tr2之源極的外部電源vSS之電屢的基體電歷vbb 供應給電晶體Trl的背面閘極。 §一 N通道M0S電晶體在其背面閉極被供應小於源 極電位的电壓日$，門捏值依照一通道區與一空乏層間之關 係而增加。因而，被供應至該背面閘極之基體電壓造 成電晶體Trl之門檻值增加。因此，當電晶體加之間極 電麼被設定為功率下降模態之外部電源Vss的電塵時，沒 有次門檻電流流入電晶體Trl。 該第十四實施例防止在功率下降模態中電晶體之 ^門松電流與内部雷路1 + P弓拓A e 、1 I电峪1之-人門檻電流的產生以降低電流 耗用。 - 第22圖為依據本發明第十五實施例之電壓產生器電 路的示意電路圖。該電M產生器電路i為第十三實施例 之電壓產生器電路1500與第十四實施例之電壓產生器電 路1 600的組合。 «亥基to電位產生器電路7〇以小於外部電源Vss之基體 電壓vbb供應給電晶體Tr2之源極及電晶體& ι之背面^ 極。在此事件中，t晶體Trl之門捏值比起第十三實施例 與第十四實施例進-步地增加。所以，在功率下降模態中 次門檻電流之產生被防止以降低電流耗用。 第23圖為依據本發明第十六實施例之電壓產生器電 路1刪的示意電路圖。電壓產生器電路_為第2圖^ 示之習知技藝例的改良，其中降壓電晶體Tr4與基準電壓 定位電晶體Tr5包含P通道MOS電晶體。 電晶體Tr5在源極由外部電路8〇被供應一升高電壓 Vpp，其大於外部電源Vcc之電壓。電壓產生器電路（降壓 1234704 五、發明說明（29 電路）1 800以類似於習知技藝例之方彳/ X万式在功率下降模態操 作。 在功率下降模態中，電晶體Tr5被接通，而電晶體τγ4 被關閉。在此事件中，由於電晶體Tr4之閘極電壓上升至 升高電壓Vpp，因而被設定為大於—源極電位，沒有次門 才監電流流入電晶體Tr4。 用於供應升高電壓之電路80可具有獨自驅動功率下 降模態中之閘極的最小能力。或者該電路8G可被控制以在 功率下降模態具有最小能力。 10 15 20 該第十六實施例防止次門檻電流在功率下降模態中產 生以降低電流耗用。 第24圖為依據本發明第十七實施例之電壓產生哭電 路1_的示意電路圖。在電壓產生器電路测中，包含 p通道刪電晶體之降壓電晶體Tr4在背面閘極被供應一 升向電壓。電晶體Tr4之門捏值在回應於此下增加，使得 若電晶體之閑極電位在功率下降模態中被設定為外部 电源Vcc之電壓4该Tr4被關閉。然而在此事件中沒有欠 門檀電流流入電晶H Tr4。而且，由於沒有次_流流 人電故沒有:欠門根電流會流入内部電4卜後果 為该次門檻電流之產生在功率下降模態中被防止以降低電 流耗用。 第25圖為依據本發明第十八實施例之電壓產生器電 ，2000的不思電路圖。該電壓產生器電路綱◦為第十六 貝知例之電壓產生為電路i 8〇〇與第十七實施例之電塵產 生器電路1900的組合。 在°亥第十八貫施例中，該升高電壓Vpp被供應至電晶 32 25 1234704 五、發明說明（3〇 體Tr5之源極與電晶體Tr4之背面閘極。所以在與第十六 實施例與第十七實施例比較下，電晶體Tr4之門襤值被進 一步增加。後果為該次門檻電流之產生在功率下降模態中 被防止以降低電流耗用。 ^ 熟習本技藝者應明白本發明可在很多其他特定形式中 被貝施而不會偏離本發明之精神或領域。特別其應被了解 本發明可在下列形式中被實施。

在電壓產生器電路500中，電晶體Tr2〇可被省略。 在功率下降模態中，該内部電壓Vdd可被設定為一預 設内部電壓與低電位電源電壓間之中間值。在此情形中， 當操作模態由功率下降模態進行至正常模態時，該内部電 壓Vdd可由該低電位電源電壓急迫地被恢復。 一 ί第二至第七實施例中，該基準電麼Vg可被設定為 預叹基準電壓與在功率下降模態的低電位電源電壓間之 ::二！此事件中’當操作模態由功率下降模態進行至 該基準電壓Vg可由該低電位電源電壓急迫

實施例中’該基準電壓Vg可 基準電壓與在功率下降握能^ 浪又 佶。/+重& 士 " 、心的咼電位電源電壓間之中間 。 ，當操作模態由功率下降模態進行至正常 模態時，該基準電壓V "…進仃至正吊 恢復。 了由该鬲電位電源電壓急迫地被 源極電位，止該等::::::::功率下降《之 在第七至第十八膏对^

，内部電路1之p通道M0S 33 1234704 10 15 20

笔日日脰的閘極電位可被設定源極電位，以防止Μ4⑴ 者在功率下降模態之丨方止δ亥寺次門襤電流之產生。 在第20至25圖之各別電壓產 17ΠΠ 10八 )电&座生為電路1500，1600， 1700 ’ 1800 ， 19〇〇 ， 2〇〇〇 中，去+曰N1變成不p „ 田电日日體被關閉，節點义战不fe疋的。所以，一帝曰辨叮、上 冰邡h 电曰日體可破耦合於節點N1與 外部電源V s s間，传得今 “體在回應於功率下降信號pd 被接通以定位節點N1之電壓至外部電源Vss之電壓。 所以，目前的例與實施例係被視為說明性而非限^〗性 的，且本發明不受限於此處被給予之細節，而是在如申請 專利範圍之領域與等值事項内被修改。 月 元件標號對照表 1 内部電路 2 反相器 11 電壓產生器 11a 降壓電路 lib 降壓電路 12 控制電路 12a 控制電路 12b 控制電路 12c 控制電路 15a 反相器電路 15b 反相器電路 15c 反相器電路 15d 反相器電路 12d 控制電路 13a 基準電壓偵測器電路 13b 基準電壓彳貞測器電路 13c 基準電壓偵測器電路 13d 基準電壓/(貞測器電路 14a 定位信號產生器電路 14b 定位信號產生器電路 14c 定位信號產生器電路 14d 定位信號產生器電路 300 電壓產生器電路 400 電壓產生器電路 500 電壓產生器電路 600 電壓產生器電路

-34 25 1234704 10 五、發明說明（32 ) 16a NAND電路 700 電壓產生器電路 16b NAND電路 800 電壓產生器電路 16c NAND電路 900 電壓產生器電路 16d NAND電路 1000 電壓產生器電路 17 延遲電路 1100 電壓產生器電路 18 AND電路 1200 電壓產生器電路 21 基準電壓定位電路 1300 電壓產生器電路 22 内部電壓定位電路 1400 電壓產生器電路 50 外部電路 1500 電壓產生器電路 70 基體電位產生器電路 1600 電壓產生器電路 80 外部電路 1700 電壓產生器電路 100 電壓產生器電路/降壓電路 1800 電壓產生器電路 200 電壓產生器電路 1900 電壓產生器電路 212 基準電壓定位電路 2000 電壓產生器電路 213 次門檻電流降低電路 15

Claims (1)

1234704 六、申請專利範圍 10 15 20 L 一種電壓產生器電路，包含·· 电壓產生裔，被一基準電壓啟動以產生一輪出電 壓； ％ 一基準電壓定位電路，被耦合於該電壓產生器以在 回應方；功率下降信號下定位該基準電壓至一第一電壓 以解除該電壓產生器之啟動； 一輸出電壓定位電路，被耦合於該電壓產生器用於 定位該輸出電壓至一第二電壓；以及 “:控制電路，被耦合於該輸出電壓定位電路用於在 該電壓產生器回應於該功率下降信號解除啟動後使該輸 出電壓定位電路賦能。 2·如申請專利範圍第1項所述之電壓產生器電路，其中該控 制電路包括： 基準電壓偵測為電路，用於檢查該基準電壓之變 化，以在該基準電壓到達一預設位準時產生一偵測信 號；以及 疋位彳5號產生裔電路，被耦j合於該基準電壓彳貞測 器電路用於在回應於該偵測信號下產生一定位信號以便 使該輸出電壓定位電路賦能。 3. 如申請專利範圍第2項所述之電壓產生器電路，其中該電 壓產生器包括一 MOS電晶體用於產生一降壓電壓作為一 電壓產生器回應於該基準電壓，其中該基準電壓偵測器 電路在該基準電壓與該第一電壓間之電位差小於或等於 該MOS電晶體之門檻值時產生該偵測信號。 4. 如申請專利範圍第2項所述之電壓產生器電路，其中該等

-36 - 25 J234704 六、申請專利範圍 第一舆第二電壓為一低電位源極電壓，該電壓產生器包 括一 N通道M0S電晶體用於產生一降覆電愿作為該2 電壓回應於該基準電Μ ’且該基準電㈣;則器電路在該 基準電⑧與該低電位電源電㈣之電位“、於或等於該 Ν通道馗〇3電晶體之門檻值時產生該偵測信號。、^ 5·如申請專利範圍第2項所述之電麼產生器電路，其中該第 -電壓為一高電位電源電壓、該第二電壓為一低電：電

源電壓、δ亥電壓產生器包括一？通道_8電晶體用於產生 、降壓電壓作為該輸出電壓回應於該基準電壓，且該基 準電㈣測器電路在該基準電壓與該高電位電源電麼間 之電位差小於或等於該？通道⑽電晶體之門框值時產 生該偵測信號。 6.—種電壓產生器電路，包含·· 电壓產生為，其藉由使一外部電源降壓而被一基 準電壓啟動以產生一輸出電壓； 土

-基準電壓定位電路，被轉合於該電壓產生器以在 回應於一功率下降信號下定位該基準電塵至一第 以解除該電壓產生器之啟動； 土 =出電麼定位電路’被耗合於該電麼產生器用於 疋位该輸出電壓至一第二電壓；以及 姑㈣、控制電路’被搞合於該輸出電麼定位電路用於在 〆堊產生器回應於該功率下降信號而電壓產生 月1章巳圍弟6項所述之電壓產生器電路，其中該控 制電路包括： -37 - 1234704

1234704 六、申請專利範圍 11·如申請專利範圍第6項所述之電壓產生器電路，其中該控 制電路包括-延遲電路用於延遲該功率τ降信號以產生 一定位信號以便使該輸出電壓定位電路賦能。 12·如申請專利範圍第6項所述之電壓產生器電路，其中該控 5 制電路包括： 基準電壓偵測器電路，用於檢查該基準電壓之變 化，以在該基準電壓到達一預設位準時產生一偵測信號； 一定位信號產生器電路，被耦合於該基準電壓偵測 器電路用於在回應於該偵測信號下產生一定位信號以便 10 使該輸出電壓定位電路賦能； 一延遲電路，用於延遲該功率下降信號以產生一延 遲後之功率下降信號；以及 一邏輯電路，被耦合於該延遲電路與該定位信號產 生器電路用於接收該定位信號與該功率下降信號以產生 15 一預設的邏輯信號。 13. —種半導體裝置，包含： 一電壓產生器電路，包括： 一電壓產生器，被一基準電壓啟動以產生一内 部電壓； 基準黾壓疋位電路，被|馬合於該電壓產生器 以在回應於一功率下降信號下定位該基準電壓至一第一 電壓以解除該電壓產生器之啟動； 内。卩電壓定位電路’被麵合於該電壓產生器 用於定位該内部電壓於一第二電壓；以及 1234704 六、申請專利範圍 一控制電路，被耦合於該内部電屬 於在該電μ生器回應於該功村降信號被解除 使該内部電壓定位電路賦能；以及 一内部電路，被_合於該電壓產±器舆該内部電麼 定位電路、被該内部電壓賦能、及被該第二電壓解除啟 動。 、 14. 一種半導體裝置，包含··

一電壓產生器電路，包括·· 一電壓產生器，被一基準電壓啟動以降低一外 電源電堡以產生一内部電壓； 基準包壓疋位電路，被耦合於該電壓產生器 用於回應於一功率下降信號下定位該基準電壓至一第二 電壓以使該電壓產生器解除啟動； 内部電壓定位電路，被耦合於該電壓產生器 用於定位該内部電壓至一第二電壓；以及 即

一控制電路，被耦合於該内部電壓定位電路用 方:在該電壓產生器之内部電壓的產生回應於該功率下降 信號被停止後操作該内部電壓定位電路；以及 一内部電路，被轉合於該電壓產生器與該内部電壓 定位電路、被該内部電壓賦能、及被該第二錢解除啟 動。 包 被 15.一種控制電壓產生器電路之方法，該電黯生器電路 括一電壓產生器被一基準電壓啟動以產生一内部電壓 供應至-内部電路’該方法包括之步驟為： -40 - 1234704 申請專利範圍 在回應於一功率下降信號下定位該基準電壓至一第 一電壓以啟動該電壓產生器；以及 在該電壓產生器被解除啟動後定位該内部電壓至一 第二電壓以使該内部電路解除啟動。 16.—種電壓產生器電路，包含： 電壓產生為，被一基準電壓啟動以產生一輸出電 壓；

一基準電壓定位電路，被耦合於該電壓產生器用於 回應於一功率下降信號定位該基準電壓至一預設的定位 電壓以使該電壓產生器解除啟動；以及 一個次門檻電流降低電路在該電壓產生器被解除啟 動時降低流入該電壓產生器之次門彳監電流。 17·如申請專利範圍第16項所述之電壓產生器電路，其中該 輸出信號被供應至一半導體裝置之一内部電路，且該次 門檻電流降低電路包括一平衡電壓設定電路用於設定一

平衡電壓，流入該電壓i纟器之次門播電流以此平衡流 入該内部電路之次門檻電流。 士申1專利範圍第1 7項所述之電壓產生器電路，其中該 電壓產生器包括一N通道MOS電晶體具有_汲極接收一 高電位電源電壓、一閘極接收該基準電壓與一源極，且 該平衡電壓設定電路包括一電阻器被耦合於該n通道 MOS電晶體之源極與一外部電源間，其具有一高電阻。 19·如申請專利範圍第18項所述之電壓產生器電路，其中該 兒阻為被耦合於該N通道MOS電晶體之源極與一外部高 -41 六、申請專利範圍 笔位笔源及一外部低電位電源其中之一間。 20.如申請專利範圍第19項所述之電壓產生器電路，進一步包 含一開關用於在該N通道M0S電晶體之源極與一外部高^ 位電源及一外部低電位電源其中之一間連接_電阻。 21·如申請專利範圍第17項所述之電壓產生器電路，其中該 電壓產生器包括一 N通道MOS電晶體具有一汲極接收— 高電位電源電壓、一閘極接收該基準電壓與一源極，且 該平衡電壓設定電路供應該平衡電壓至該N通道m〇S電 晶體之源極。 10 22.如申請專利範圍第16項所述之電壓產生器電路，其中該 次門檻電流降低電路包括一個次門檻電流切斷電路用於 切斷该電壓產生器之次門檻電流的產生。 15 23·如申請專利範圍第22項所述之電壓產生器電路，其中該 電G產生為包括一 MOS電晶體具有一閘極接收該基準電 壓，且該次門檻電流切斷電路包括一定位電壓設定電路 用方、在β亥MOS包晶體之閘極設定一預設定位電壓為該次 門檻電流可被切斷之電壓。 24·如申凊專利範圍第23項所述之電壓產生器電路，其中該 MOS電晶體為一 N通道M0S電晶體，且該定位電壓設定 電路供應小於低電位電源之電壓的—基體電壓至該Ν通 道MOS電晶體之閘極。 25.如申凊專利範圍第23項所述之電壓產生器電路，其中該 MOS電晶體為一 ρ通道M〇s電晶體，且該定位電壓設定電 路供應大於低電位電源之電壓的一升高電壓至該p通道 20 1234704 10 15 20 t、申請專利範圍 MOS電晶體之閘極。 26. 如申請專利範圍第22項所述之電壓產生器電路，其中該 電壓產生器包括一 MOS電晶體具有一閘極接收該基準電 壓與一背面閘極，且該次門檻電流切斷電路包括一背面 閘極電壓供應電路用於以該次門檻電流可被切斷之電壓 供應給該MOS電晶體之背面閘極。 27. 如申請專利範圍第26項所述之電壓產生器電路，其中該 MOS電晶體為一N通道MOS電晶體，且該背面閘極電壓 供應電路以小於一低電位電源之電壓的一基體電壓供應 給該N通道MOS電晶體之背面閘極。 28. 如申請專利範圍第26項所述之電壓產生器電路，其中該 MOS電晶體為一 P通道MOS電晶體，且該背面閘極電壓供 應電路以大於一高電位電源之電壓的一升高電壓供應給 該P通道MOS電晶體之背面閘極。 29. 如申請專利範圍第22項所述之電壓產生器電路，其中該 電壓產生器包括一 MOS電晶體具有一閘極接收該基準電 壓與一背面閘極，且該次門檻電流切斷電路包括： 一定位電壓設定電路，用於設定該MOS電晶體之閘 極的一預設定位電壓為該次門檻電流可被切斷之電壓； 以及 一背面閘極電壓供應電路，用於該次門檻電流可被 切斷之該次門檻電流的電壓供應給該M0S電晶體之背面 閘極。 30. —種半導體裝置，包含：

-43 1234704 六、申請專利範圍 一電壓產生器電路，包括： 一電壓產生器，被一基準電壓啟動以產生一輸 出電壓； 基準电壓疋位電路，被耦合於該電壓產生器 用方、回應方；功率下降信號定位該基準電壓至一預設的 定位電壓以使該電壓產生器解除啟動；

一個次門檻電流降低電路在該電壓產生器被解 除啟動時降低流入該電壓產生器之次門檻電流；以及 一内部電路，被耦合於該電壓產生器且被該輸出電 壓賦能。 31·—種用於控制具有電壓產生器用於產生内部電壓供應至 内部電路的電壓產生器電路之方法，包含下列步驟·· 在回應於一功率下降信號下使該電壓產生器解除啟 動；以及 設定該電壓產生器之内部電壓為一平衡電壓，流入

4電壓產生裔之次門檻電流使流入該内部電路之次門檻 電流在該電壓產生器被解除啟動時以此平衡。 32.—種用於控制具有包#M〇s電晶體之電壓產生器的電壓 產生裔電路之方法，包含下列步驟： 在回應於一功率下降信號下使該MOS電晶體解除啟 動；以及 將一電壓供應至該MOS電晶體之一閘極與一背面閘 極的至少之一’次門檻電流可在此於該MOS電晶體被解 除啟動時被切斷。 44