TWI232496B - Integrated circuits with air gaps and method of making same - Google Patents
Integrated circuits with air gaps and method of making same Download PDFInfo
- Publication number
- TWI232496B TWI232496B TW092131566A TW92131566A TWI232496B TW I232496 B TWI232496 B TW I232496B TW 092131566 A TW092131566 A TW 092131566A TW 92131566 A TW92131566 A TW 92131566A TW I232496 B TWI232496 B TW I232496B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- metal wire
- wire pattern
- patent application
- dielectric layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 143
- 239000002184 metal Substances 0.000 claims abstract description 143
- 238000000034 method Methods 0.000 claims abstract description 60
- 230000008569 process Effects 0.000 claims abstract description 29
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims description 27
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 25
- 239000010931 gold Substances 0.000 claims description 24
- 229910052737 gold Inorganic materials 0.000 claims description 24
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 230000004048 modification Effects 0.000 claims description 2
- 238000012986 modification Methods 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- QUCZBHXJAUTYHE-UHFFFAOYSA-N gold Chemical group [Au].[Au] QUCZBHXJAUTYHE-UHFFFAOYSA-N 0.000 claims 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 154
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 230000005611 electricity Effects 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 241000251468 Actinopterygii Species 0.000 description 1
- 241001327708 Coriaria sarmentosa Species 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- CCAZWUJBLXKBAY-ULZPOIKGSA-N Tutin Chemical compound C([C@]12[C@@H]3O[C@@H]3[C@@]3(O)[C@H]4C(=O)O[C@@H]([C@H]([C@]32C)O)[C@H]4C(=C)C)O1 CCAZWUJBLXKBAY-ULZPOIKGSA-N 0.000 description 1
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 1
- OBNDGIHQAIXEAO-UHFFFAOYSA-N [O].[Si] Chemical compound [O].[Si] OBNDGIHQAIXEAO-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000035622 drinking Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000007775 late Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 150000004760 silicates Chemical class 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
1232496 案號92131566 年月日 修正 五、發明說明（1) 【技術領域】 本發明係提供一種高效能（high performance)積體電路 (integrated circuit, 1C)結構，尤指一種具有空氣間 隔（air gap)之積體電路結構及其製作方法。本發明尤其 適用於需要高運作效能以及高積集度之邏輯I C或整合性 I C (例如系統整合晶片（s y s t e in - ο η - c h i p， S 0 C ))領域。而 本發明形成具有空氣間隔之積體電路結構的方法則提供 半導體製造業者一可達到量產（mass production)規模之 完整解決方案。 【先前技術
I 隨著半導體製造技術的進步，製作於一半導體晶圓上的 半導體元件設計尺寸也持續地縮小，並已經演進到深次 微米世代。然而，積體電路密度不斷地提高的結果，卻 造成各金屬導線間的時間延遲（RC delay )問題對積體電 路的運作效能的影響曰漸顯著，尤其當製程線寬（1 i n e w i d t h )降到0 . 1 5微米以下，甚至0 · 1 3微米以下的半導體 製程時，時間延遲對元件運作效能所造成的影響更為明 顯0 達 導，主 來、 屬»象金J現 用目遲 以U延 可}間 遲(C時 延容線 間電連 時生内 的寄屬 間的金 線間之 連線片 内導晶 屬屬體 金金導 的 兩 朝 與半進 R)少 R C向 1(減 1 值 方 阻r個
1232496 _案號92131566 年月 a 修正_ 五、發明說明（2) 行··第一是使用電阻值較低的金屬材料做為金屬導線， 第二則是降低各金屬導線間的寄生電容，以增加金屬内 連線的傳輸速度同時減少電能消耗。 在習知的作法中，降低:各金屬導線間的寄生電容的方法 主要是採用如FSG、HSQ、FLAREKi或SiLKTM等低介電常數 (k < 3)材料。這些低介電常數材料的特性基本上需包括 有巧介電常數、低.表面導電度（surface conductance， rSiStlVity> 1〇15Ω)、低應力（compressive 埶獐—哇ei)Slle > 3〇MPa)、優異的機械強度及化學鱼
^ ; 7Κ α A ^ ^ ^ ,i( f A compatibUuy)。然而許多 process 可靠度（reliability)以及斑屬*數材料都有嚴重的 此，在新世代的低介電常數/材屬正合後產生的問題。因 製程技術克服時間延遲所造成的ί f問世之前，如何以 成為一值得探討與改進的課題、運作效能降低問題，便 由於空氣的理想介電常數
做為金屬連線的絕緣物質， j ’因此使用空氣（a i r 容的解決方案之一、。雖然斗，是降低金屬導線間寄生’ 性應用於積體電路的技^ α夕利用空氣的低介電常數j 卻都不具有量產價值。例 $，公佈出來，但是大部1 1^11丫.1(.丫66即揭露一種黎^國專利第4 9 2 0 6 3 9號中 方法，其作法是先利用光1且…有空氣間隔之積體電鲜 電層，待完成金屬内連線 1 =金屬内連線間的暫時： 衣作後，再利用溶劑去除^
1232496 修正
_案號92131566 年 月 五、發明說明（3) 份、甚至所有的光阻，而於金屬内連線間开i成大量的空 氣間隔。這種作法會使得金屬内連線幾乎完全被架空t 而無法獲得足夠的支撐，容易造成積體電路受到機械力 而損壞。 此外，美國專利第6 1 3 0 1 5 1號揭露一種形成空氣間隔於金 屬内連線間的矽氧層内的方法，其作法是先形成矽氧層 以及一氮石夕層於金屬層上，然後經由一微影（p h 〇 t 〇 lithography)製程於氮石夕層上定義出複數個開口，再進 行一蝕刻製程沿著前述之開口依序蝕刻矽氧層及氮矽層 或僅蝕刻矽氧層，以形成空氣間隔於矽氧層内。 - 美國專利第5 9 4 9 1 4 3號則揭露一種形成空氣間隔於金屬内 連線間的方法，其作法是先形成一雙鑲嵌金屬連線於介 電層中，然後再沈積一餘刻終止層（e t c h s t ο p 1 a y e r )於 金屬連線及介電層之上，但裸露出部份的介電層，最後 進行一姓刻製程完全地去除未被钱刻終止層覆蓋之介電 層，以於各該金屬連線以及蝕刻終止層之間形成空氣間 隔。其它諸如美國專利案號5 324683、6077767、6083821 與5 4 0 7 8 6 0等，也都分別揭露各式於金屬内連線間形成空 氣間隔的方法’在此不多資述。 然而，上述這些習知技術除了製程過於複雜，難以整合 之外，同時也面臨一些可靠摩問題，例如金屬内連線無 法獲得足夠的支撐。本發明則可以提供一完整的解決方
第8頁 1232496 _案號 92131566_•年 月 曰_i±i-_ · 五、發明說明（4) 案，以解決習知技術無法突破之瓶頸，可達到一量產規 、 模。 【内容】 本發明之主要，目的在提供一種高操作效能之積體電路結 構及其製作方法。 本發明之另一目的在提供一種具有空氣間隔以及足夠支 撐之積體電路結構及其製作方法，以於金屬内連線間製 作大量的空氣間隔，進而達到減少金屬内連線的時間延- 4 遲之功效。 使首導 及構屬 以結金 隔路層 間電一 氣體第 空積一 量能有 大性含 有高包 具之構 時撐結 、同支路 種夠電 一足體 ，備積 的具該 目路。 之線來 明屬出 發金露 本線揭 據連被 依内先 形於 ，成 案形 [S11 ， 線構 導結 屬撐 金支 層一 二； 第方 一上 •，案 上圖 層線 底導 一屬 於金 成層 形一 ，第 案該 圖於 線成 構 之結 案撐 圖支 線該 導中 屬其 金， 層案 二圖 第線 該導 及屬 以金 案層 圖二 線第 導該 屬# 金支 層來 一用 第， 該間 所案 層圖 蓋線 一導 由屬 及金 以層 •,二 層第 電該 介於 之成 刻形 #， 性隔 向間 等氣 非空 過個 經數 一複 有之。 含成間 包形之. 法 方 之 路 體 積 能 性 高 述 上 作 製 Mitsui 種 1 露 揭 時 同 明 發 本 1
i 1 i
1232496 _案號92131566 年月日 修正 五、發明說明（5) 在本發明的最佳實施例中，該方法首先於一基底上形成 一底層，並於該底層上形成一第一層金屬導線圖案。接 著於第一層金屬導線圖案以及底層上形成一介電層，並 於該介電層上形成一第二層金屬導線圖案。隨後利用第 一層金屬導線圖案以及第二層金屬導線圖案作為一蝕刻 遮罩，非等向性蝕刻部份之該介電層以及該底層，以形 成複數個凹槽，同時使剩餘的介電層構成第二層金屬導 線圖案的支撐結構。最後進行一化學氣相沈積（CVD)製 ' . 程，以於各該凹槽表面以及第二層·金屬導線圖案上沈積 一蓋層，並封蓋各該凹槽，形成複數個空氣間隔。 之·進間間路可 案層線時電， 圖電連的體構 層介内線積架 属之屬連的層 金方金内成電 義下於屬形介 定案以金所之 於圖，少法撑 用層刻減方支 或屬#到明夠 、金性達發足 案對向而本的。 圖來等進用或度 層，非，利線靠 屬罩一隔，連可 金遮及間外内的 用刻刻氣此屬路 利#餘空。金電 明為性個效使體 發作向數功有積 本層等複之具高 於阻一成遲構提 由光行形延結以 【實施方法】 » 本發明之結構 請參考圖一，圖一為本發明較佺實施例中具有空氣間隔 (a i r gap )或空氣懸隔（a i r br i dge )之積體電路結構之剖 面示意圖。如圖一所示，半導體晶片10包含有一基底
第10頁
1232496 ___案號 92131566_年 月 日 修正__ 五、發明說明（6) π ’可以為一單晶矽基底或其它半導體基底。在基411 的表面上可以包含有已經製作完成之半導體元件，例如 記憶體單元（m e m 〇 r y c e 1 1 )、Μ 0 S電晶體、電阻或電容等 等。由於這些元件並非本發明之重點，因此並未顯示在 圖示之中。底層1 2形成於基底1 1之上，其中底層1 2可以 為單一介電層所構成，或由多層介電層所構成。三層金 屬圖案層（ΜΙ、M2及M3)、各金屬插塞24a以及26a以及介 電層24、26以及28形成於底層12之上，構成一層疊堆積 之金屬内連線架構。此處，金屬圖案層（Ml、M2及M3)係 指定義於同一層的金屬導線圖案。定義金屬導線圖案 (Ml、M2及M3)以及金屬插塞24a以及26a可以利用傳統的 金脣濺鍍以及蝕刻技術·，介電層2 4、2 6以及2 8則可以利 用一般的化學氣相沈積或旋轉塗佈方式形成。 ' 在圖一中，空氣間隔22a以及22b形成於金屬圖案層M2之 間’並向下延伸至介電層24，甚至更向下延伸至底層12 中。空氣間隔2 3a以及2 3b則形成於金屬圖案層M3之間， 並向下延伸至介電層2 6。其中空氣間隔2 2 a以及2 2 b係由 介電層2 6所包覆形成，並且在空氣間隔2 2 b頂部具有一突 懸（overhang)封閉結構。空氣間隔23a以及23b係由介電 層28所包覆形成。空氣間隔2 2a與空氣間隔2 3a呈現連通 狀態，這是由於形成空氣間隔2 3 a的過程中，非等向性餘 刻挖穿原先由介電層2 6所包覆的空氣間隔2 2 a。在本發明 之其它實施例中，被挖穿的空氣間隔2 2a可以利用介電層 2 8再次被封閉起來，而形成獨立的兩個空氣間隔2 2 a以及
第11頁 1232496 案號 92131566_ 年 月 曰 修」 五、發明說明（7) 2 3 a。這可以藉由調整沈積介電層2 8時的階梯覆蓋（s t e p coverage )程度來達到° 實施例 請參考 間隔之 半導體 上。第 序形成 12上沈 學機械 塞1 3a 之上， 光阻層 圖二至圖六，圖二至圖六為依據本發明具有空氣 積體電路結構的製作方法示意圖。如圖二所示， 晶片10包含有一基底11及一底層12位於基底11之 一層金屬圖案1 3可以經由濺鍍、微影及蝕刻等程 於底層12之上。接著於第一層金屬圖案13與底層 積一介電層1 4，然後經由微影、蝕刻、沈積及化 研磨（CMP)等製程，再於介電層14之内製作金屬插 。隨後形成一金屬層1 5於介電層1 4及金屬插塞1 3 a 並於金屬層15表面形成一經過定義之光阻層ΐβ。-16於金屬層15上定義出一第二層金屬圖案。 接著如圖三所示’利用光阻層1 6為触刻遮罩對金屬層1 5 進行蝕刻，以於介電層14及金屬插塞i3a上方形成一第二 層金屬圖案1 7，並藉由金屬插塞1 3 a作為接觸插塞（v i a Plug)與第一層金屬圖案13電連接。隨後去除光阻層16。 第一金屬層圖案13與第二層金屬圖案17可以由鋁金屬、 紹銅合金或銅金屬所構成。金屬插塞1 3 a可以由嫣（W)、 鈦/氮化鈦（Ti/TiN)所構成。介電層14的組成可以是二氧 化石夕、氟石夕玻璃（fluorinated silicate glass，FSG)、 或其他利用電聚加強化.學氣相沈積法（plasma-enhanced chemical vapor deposition， PECVD)或高密度電漿化學
第12頁 1232496 案號92131566 年月日 修正 五、發明說明（8) 氣相沈積法（high-density plasma chemical vapor deposition， HDPCVD)戶斤形成之介電層。 亦金 構層 結一 路第 電之 體述 積上 之’ 隔時 間此 氣 。 空中 有構 具結 之線 ‘明連 發内 本屬 ，金 是銅 的於 調用 強應 需可 案d為 圖嵌程 屬鑲製
塞 *丄 frt 捅屬 金 > 3 1A 第 及
a W 藝 技 項 該 知 習 喝， Μ介術 金於技 -之 形知 程熟 製所 e)者 雙 用 利 可 亦 7 11 案 圖 嵌。 鑲述 雙贅 。再 中不 之此層因 用 應 地 易 輕 明 發 本 將 而 明 發 本 考 參 可 應 者 藝。 技上 項程 該製 知銅 習在 ，預 槽 行一成的凹 進除形刻的原 ，去以餘中為 罩下，制2現 遮向14控^1曰表 刻直層由底性 蝕垂電藉至電 為，介，伸的 作程之中i件 7製蓋其整元 案刻覆。調響 圖蝕+::内地影 屬}案之當不 金1C圖14適以 層OP屬層X度 二tr金電可深 第so層介P槽 以ni二於de凹 ，(B第18S 一 示性被#le*-此 所向未凹im但 四等度個(t， 圖非深數間度。 如一定複時深則 接著如圖五所示，對凹槽1 8内的介電層1 4進行一等向性 (i s 〇 t r 〇 p i c )乾餘刻或濕餘刻製程，以進一步地擴大凹槽 18之面積，形成一底切輪靡（undercut profile)於第二 層金屬圖案1 7之下。需注意的是，前述之該等向性蝕刻 製程係為一選擇性的步驟，亦即該等向性蝕刻製程亦可 省略不進行，另一方面，進行該等向性蝕刻製程的主要
第13頁 1232496 案號92131566 年月日 修正 五、發明說明（9) 目的乃是選擇性地擴大凹槽1 8之面積，因此只部份移除 位於第二層金屬圖案17下之介電層14。用於支撐第二層 金屬圖案17的支撐結構包含有介電層14及金屬插塞13a。
及)1 8 Γ 1 e 曹 y a 凹1 #a ，C XC 第 層 9 封， 並是 製 間 >声氣 VD一空 (C積-個 積沈數 沈面 相表 氣之 學17 化案 一 圖 行線 進導 槽 凹 住 屬蓋 金 複 成 形 而 同 由 經 量 盡 須 士V 日 9 11 層 蓋 積 沈 在 導 屬 金 層 二 第 於 9 11 層 蓋 讓 而‘ 數 參 程 的製 意的得t值" 氣 a學 8 匕 隔整 將 地情 速的 快内 以8 11 ， 槽 g)凹 an入 rh積 e沈 V V 0 9 κίν 1 懸層 突蓋 成少 形減 份而. 部進 落， 角住 的蓋 7封' 11 案18 1111 槽。 線凹形 實施例二 請參閱圖七與圖八，圖七與圖八為本發明之另一實施例 的製程方法示意圖。其中，圖七係延續圖二的製程步 驟，經過曝光、顯影及蝕刻等製程，於介電層1 4及金屬 插塞13a上形成一第二層金屬圖案17，並且不移除用於定 義第二層金屬圖案1 7的光阻層1 6。如圖八所示，本發明 方法可以光阻層1 6作為蝕刻遮罩，依序進行圖四與圖五 所示之非等向性钱刻及等向性#刻製程，在#刻金屬層 1 5之後隨即於介電層1 4内蝕刻形成複數個凹槽1 8，並凹 槽18形成一底切輪廓（undercut profile)於第二層金屬 圖案17之下。也就是說，在完成第二層金屬圖案17之 後，隨即調整蝕刻氣體的成份，以同時（i η - s i t u )蝕刻介
第14頁 1232496 案號 92131566 _η 曰 修正 五、發明說明（10) 電層14。最後才去除光阻層16，並進行圖六所示之化學 氣相沈積（C V D )製程，於凹槽1 8及第二層金屬導線圖案1 7 之表面沈積一蓋層（cap layer)19，封蓋住凹槽18而形成 複數個空氣間隔1 8 a。 實施例三 依據本發明所揭露於圖四、圖五與圖八所示之製作空氣 間隔1 8 a的製程方法，亦可實施於多重金屬内連線製程的 任一層金屬圖案層或每一層金屬圖案層。請參閱圖九， 連續做完三層金屬圖案層（Ml、M2及M3)以及各金屬插塞 1 3 a之後，再利用最上面的金屬圖案層Μ 3作為蝕刻遮罩， 並利用金屬圖案層Μ 2、金屬圖案層Μ 1作為蝕刻停止層， 以進行一非等向性蝕刻，而於多重金屬内連線間製作大_ 量的空氣凹槽1 8。此外，如圖十所示，本發明可在底層 1 2中加入一阻絕層（s t ο ρ 1 a y e r ) 1 2 a，如此一來便可避免 過度蝕刻，而破壞底層1 2下的元件。 實施例四 為了避免發生當如圖十中第二層金屬圖案17的導線間空 隙過大，以至於不論如何調整化學氣相沈積製程的製程 參數，蓋層1 9皆會沈積入凹槽1 8之内，因而發生空氣間 隔1 8 a之體積減少的情況，可以在金屬導線間空隙較大之 區域上形成虛設圖案（d u mmy pattern)。請參閱圖十一至 圖十四，圖十一至圖十四為於導線間空隙過大的金屬内 連線製作空氣間隔的示意圖。首先如圖十一所示，當第
_111 1 II III 111 1 11 III 画1_1_ 1 ill ill II ill ill 第15頁 1232496 _案號92131566 年 月 五、發明說明（11) 曰 修正 二層金屬圖案1 7的導線·間空隙過大，本發明可適當地加 入虛設圖案（d u m m y . p a 11 e r η ) 1 7 a於過大的導線間空隙中 的介電層14之上。其中，虛設圖案17a的形成方法可在第 二層金屬圖案17之光罩的佈局（layout)中加入複數個虛 設圖案，使第二層金屬圖案17與虛設圖案i7a同時形成於 介電層14之上，藉此縮小第二層金·屬圖案17的導線間空 隙。接著再依序進行圖四至圖六所示之非等向性餘刻、 專向性钱刻及化學氣相沈積製程’以於介電層内形成 複數個空氣間隔1 8 a，如圖十二所示。 如圖十三所示，當第二層金屬圖案1 7的導線間空隙較大. 時’本發明之方法也可在形成第二層金屬周案1 了之後， 先沈積一薄膜層（未顯示）於第二層金屬圖案1 了之上，再 利用一蝕刻製程以於第二層金屬圖案丨7的側邊形成側壁 子（spacer ) 17b。其中，形成側壁子17b的方法為習知該 項技藝者所熟知’因此不再贅述。由於側壁子1 7 b的形 成’因而細小了導線間空隙。接著再依序進行圖三至圖 五所示之非等向性蝕刻、等向性叙刻及化學氣相沈積製 程，以於介電層1 4内形成複數個空氣間隔丨。 如圖十四所示’當第一層金屬圖案1 7的導線間空隙過 大，本發明之方法亦可於形成完第二層金屬圖案17之 後，再利用一光阻層2 0覆蓋於導線間空隙較大的第二層 金屬圖案1 7之上，而僅裸露出導線間空隙較小的第二層 金屬圖案1 7 ’或利用光阻層2 〇而於導線間空隙過大的第
第16頁 1232496 案號.92131566 __年月 修正 _ 五、發明說明（12) 二層金屬圖案1 7間形成至少一個虛設圖案。接著再依序 進行圖四與圖五所示之非等向性钱到、等向性姓刻，以 於未被光阻層20覆蓋之介電層14内形成複數個凹槽18。 然後移除光阻層2 0，並進行圖六所示之化學氣相沈積製 程，以於介電層1 4内形成複數個空氣間隔1 8 a。 -法 導遮刻氣在Γ方義金路線 屬刻蝕空。ye明定的電導 金蝕性個效la發的層體屬 用為向數功er以案各積金 利作等複之nt。圖以在層 接層一成遲(i#線後以各 直阻行形延層支導之，使 是光進間間電的屬案刻夠。 乃之層線時介夠金圖蝕能撐 點案電連的間足層線的時支 特圖介内線層得一導次同的 的線之屬連一獲每屬一又夠 明導方金内·有W著金行而足 發屬下於屬皆連隨層進，層 本金案以金方Θ以數罩隔電 ，義圖，少下屬可成遮間介 法定線刻減正金隔完刻氣得 方於導蝕到的殳間在蝕空獲 的用屬性達線h氣或為的可 知或金向而導1C空，案量皆 習、對等進屬tr之作圖大下 於案來非，金ec成製線成底 較圖，一隔一el形時導形案 相線罩及間每dl所同屬中圖
專涵 1232496 案號92131566 年月日 修正 圖式簡單說明 圖式之簡單說明 積 作的 隔之 製大 懸隔 。。的過 氣間 圖圖路隙 空。氣 意意電空 或圖空 示示體間 隔意有 法法積線 間示具 方方之導 氣面中 程程隔於 空剖例 製製.間成 有之施 的的氣形 具構實 二三空係 中結佳。例例有隔 例路較圖施施具間 施電之意實實作氣 實體明示明明製空 佳積發法發發為此 較之本方本本四而 明e)為作為為十， 發dg六製八十圖圖 本ri圖的圖圖至意。 為b至路與與一示内 一ir二電七九十法域 圖(a圖體圖圖圖方區 圖式之符號說明 10 半 導 體 晶 片 11 基 底 12 底 層 13 第 一 層 金屬圖案 13a 金 屬 插 塞 14 介 電 層 15 第 二 層 金 屬 16 光 阻 層 17 第 二 層 金 屬圖案 17a 虛 設 圖 案 17b 側 壁 子 18 孔 隙 18a 空 氣 間 隔、 19 蓋 層 20 光 阻 層 22a 空 氣 間 隔 22b 空 氣 間 隔 23a 空 氣 間 隔 23b 空 氣 間 隔 24 介 電 層
第18頁 1232496 案號 92131566 年 月 曰 修正 圖式簡單說明 24a 插塞 26 介 電 層 26a 插塞 28 介 電 層 Ml 金屬 圖 案 層 M2 金 屬 圖案層 M3 金屬 圖 案 層 m· 第19頁
Claims (1)
1232496 _ 案號92131566_年月曰 修正_ 六、申請專利範圍 1. 一種具有空氣間隔之積體電路結構，包含有： 一基底，其上具有一底層； 一第一層金屬導線圖案，形成於該底層上； 一第二層金屬導線圖案，形成於該第一層金屬導線圖案 上方； 一支撐結構，形成於該第一層金屬導線圖案以及該第二 層金屬導線圖案之間 '用來支撐該第二層金屬導線圖 案，其中該支撐結構包含有一經過等向性蝕刻之介電 層；以及 由一蓋層所形成之複數個空氣間隔，形成於該第二層金 屬導線圖案之間。 · 2. 如申請專利範圍第1項之積體電路結構，其中該基底為 一石夕基底。
第20頁 1232496 _案號 92131566 _年月日__ 六、申請專利範圍 構另包含有至少一電連接該第一層金屬導線圖案以及該 第二層金屬導線圖案之接觸插塞（via plug)。 6.如申請專利範圍第1項之積體電路結構，其中該蓋層係 利用電漿加強化學氣相沈積法（p i asma-enhanced CVD， P E C V D )或高密度電漿化學氣相沈積法（h i g h density plasma CVD， HDPCVD)形成。 有 具 構 •:結 第撐 圍支 範之 利案 專圖 請線 申導 如 L金 第 該 中 其 構 結 路 體 積 之 項 廓 輪 切 底
案 二 金 圖 第圖 層 線該線 二 : 導 及導 第 有 屬 以屬 該 含；金 案金 於 包上層 圖層 成 ，層一 線二形 構底第 導第 ， 結一該 屬該 隔 路於於 金撐 間 電成成 層支 氣 體形形 一來.空 積，， 第用個 之案案該， 數： •隔圖圖 於.間複 間線線 成之 之。 氣導導 形案 成間 空屬屬 ，圖 形之 有金金 構線 所案 具層層 結導及層圖 種一二；撐屬以蓋線 一 第第方支金；一導 8.一 一 上一層案由屬
第21頁 1232496 _案號92131566 年月日__ 六、申請專利範圍 1 0 .如申請專利範圍第8項之積體電路結構，其中該支撐 結構包含有一經過等向性蝕刻之介·電層。 1 1 .如申請專利範圍第8項之積體電路結構，其中該第二 層金屬導線圖案包含有一虛設圖案（dummy pattern)，使 縮小該第二層金屬導線圖案之金屬導線間空隙。 1 2.如申請專利範圍第8項之積體電路結構，其中該第二 層金屬導線圖案包含有一側壁子形成於該第二層金屬導 線圖案之各側壁上。· 1 3.如申請專利範圍第8項之積體電路結構，其中該蓋層* 係利用電漿加強化學氣相沈積法（PECVD)或高密度電漿化 學氣相沈積法（HDPCVD)形成。 1 4. 一種具有空氣間隔之積體電路的製作方法，該製作方 法包含有： 提供一基底，其上具有一底層； 於該底層上形成一第一層金屬導線圖案； 於該第一層金屬導線圖案以及該底層上形成一介電層； 於該介電層上形成一第二層金屬導線圖案； 利用該第一層金屬導線圖案以及該第二層金屬導線圖案 作為一蝕刻遮罩，非等向性蝕刻該介電層，以形成複數
第22頁 1232496 _案號92131566 年 月 日 修正_ 六、申請專利範圍 個凹槽，同時使剩餘的該介電層構成該第二層金屬導線 圖案之支撐結構；以及 進行一化學氣相沈積（CVD)製程，以於該凹槽表面以及該 第二層金屬導線圖案上沈積一蓋層，以封蓋該凹槽，形 成複數個空氣間隔。 1 5 .如申請專利範圍第1 4項之製作方法，其中該基底為一 矽基底。 1 6 .如申請專利範圍第1 4項之製作方法，其中該第一層金 屬導線圖案係鑲嵌於該底層上。 · 1 7.如申請專利範圍第1 4項的製作方法，其中該第二層金 屬導線圖案係鑲嵌於該介電層上。 1 8.如申請專利範圍第1 4項的製作方法，其中該第一層金 屬導線圖案以及該第二層金屬導線圖案係皆由銅所構 成。 1 9.如申請專利範圍第1 4項的製作方法，其中該第一層金 屬導線圖案以及該第二層金屬導線圖案係皆包含有鋁金 屬。 2 0 .如申請專利範圍第1 4項的製作方法，其中該製作方法
第23頁 1232496 _案號92131566_年月曰 修正_ 六、申請專利範圍 於非等向性蝕刻該介電層以及該底層之後，另包含有等 向性蝕刻該第二層金屬導線圖案之支撐結構，以形成一 底切輪廓，擴大該凹槽之面積。 2 1 . —種具有空氣間隔之積體電路的製作方法，包含有： 提供一基底，其上具有一底層； 於該底層上形成一介電層； 於該介電層上形成一金屬導線圖案；以及 利用該金屬導線圖案作為一蝕刻遮罩，蝕刻該介電層至 一預定深度，以於該介電層中形成複數個凹槽，同時使 剩徐的該介電層構成該金屬導線圖案之支撐結構。 · 2 2.如申請專利範圍第2 1項之製作方法，其中該金屬導線 圖案於該介電層上構成’複數個導線間空隙（inter 1 ine spacing)，且該複數個凹槽係形成於該複數個導線間空 隙内之該介電層中。 2 3.如申請專利範圍第21項的製作方法，其中蝕刻該介電 層的方法係利用一非等向性蝕刻技術。 2 4.如申請專利範圍第2 1項的製作方法，其中該金屬導線 圖案係鑲嵌於該介電層上。 2 5.如申請專利範圍第2 1項的製作方法，其中該製作方法
第24頁 1232496 _案號 92131566_年月日___ 六、申請專利範圍 於蝕刻該介電層之後，.另包含有下列步驟： 等向性（i s 〇 t r 〇 p i c ) ϋ刻該金屬導線圖案之支撐結構，以 形成一底切輪廓（undercut profile)，擴大該凹槽之面 積；以及 進行一 4匕學氣相沈積（chemical vapor deposition, C V D)製程，以於該凹槽表面以及該金屬導線圖案上沈積 一蓋層（c a p 1 a y e r )，同時封蓋該凹槽，形成複數個空氣 間隔。
第25頁
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/295,080 US7138329B2 (en) | 2002-11-15 | 2002-11-15 | Air gap for tungsten/aluminum plug applications |
| US10/295,719 US7449407B2 (en) | 2002-11-15 | 2002-11-15 | Air gap for dual damascene applications |
| US10/295,062 US6917109B2 (en) | 2002-11-15 | 2002-11-15 | Air gap structure and formation method for reducing undesired capacitive coupling between interconnects in an integrated circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200415704A TW200415704A (en) | 2004-08-16 |
| TWI232496B true TWI232496B (en) | 2005-05-11 |
Family
ID=32719000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW092131566A TWI232496B (en) | 2002-11-15 | 2003-11-11 | Integrated circuits with air gaps and method of making same |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2004172620A (zh) |
| CN (1) | CN100372113C (zh) |
| TW (1) | TWI232496B (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6838354B2 (en) * | 2002-12-20 | 2005-01-04 | Freescale Semiconductor, Inc. | Method for forming a passivation layer for air gap formation |
| DE102005039323B4 (de) * | 2005-08-19 | 2009-09-03 | Infineon Technologies Ag | Leitbahnanordnung sowie zugehöriges Herstellungsverfahren |
| US20080265377A1 (en) * | 2007-04-30 | 2008-10-30 | International Business Machines Corporation | Air gap with selective pinchoff using an anti-nucleation layer |
| US7879683B2 (en) * | 2007-10-09 | 2011-02-01 | Applied Materials, Inc. | Methods and apparatus of creating airgap in dielectric layers for the reduction of RC delay |
| US8436473B2 (en) * | 2009-05-06 | 2013-05-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuits including air gaps around interconnect structures, and fabrication methods thereof |
| US8587121B2 (en) * | 2010-03-24 | 2013-11-19 | International Business Machines Corporation | Backside dummy plugs for 3D integration |
| CN102891100B (zh) * | 2011-07-22 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | 浅槽隔离结构及其形成方法 |
| CN102376684B (zh) * | 2011-11-25 | 2016-04-06 | 上海集成电路研发中心有限公司 | 铜互连结构及其制作方法 |
| JP5696679B2 (ja) * | 2012-03-23 | 2015-04-08 | 富士通株式会社 | 半導体装置 |
| CN104425230A (zh) * | 2013-09-09 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 侧墙结构及其形成方法 |
| CN104362172B (zh) * | 2014-10-15 | 2018-09-11 | 杰华特微电子（杭州）有限公司 | 具有终端环的半导体芯片结构及其制造方法 |
| US9653348B1 (en) * | 2015-12-30 | 2017-05-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US10896888B2 (en) * | 2018-03-15 | 2021-01-19 | Microchip Technology Incorporated | Integrated circuit (IC) device including a force mitigation system for reducing under-pad damage caused by wire bond |
| US10818541B2 (en) | 2018-12-27 | 2020-10-27 | Nanya Technology Corporation | Semiconductor structure |
| US11309263B2 (en) * | 2020-05-11 | 2022-04-19 | Nanya Technology Corporation | Semiconductor device structure with air gap structure and method for preparing the same |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0393635B1 (en) * | 1989-04-21 | 1997-09-03 | Nec Corporation | Semiconductor device having multi-level wirings |
| GB2247986A (en) * | 1990-09-12 | 1992-03-18 | Marconi Gec Ltd | Reducing interconnection capacitance in integrated circuits |
| JP2555940B2 (ja) * | 1993-07-27 | 1996-11-20 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JPH07326670A (ja) * | 1994-05-31 | 1995-12-12 | Texas Instr Inc <Ti> | 半導体集積回路装置 |
| JPH08148556A (ja) * | 1994-11-16 | 1996-06-07 | Sony Corp | 半導体装置およびその製造方法 |
| CN1204867A (zh) * | 1997-06-20 | 1999-01-13 | 日本电气株式会社 | 半导体器件及其制造方法 |
| US6184121B1 (en) * | 1997-07-10 | 2001-02-06 | International Business Machines Corporation | Chip interconnect wiring structure with low dielectric constant insulator and methods for fabricating the same |
| JP2000058549A (ja) * | 1998-08-04 | 2000-02-25 | Nec Corp | 集積回路配線の形成方法 |
| JP2000269327A (ja) * | 1999-03-15 | 2000-09-29 | Toshiba Corp | 半導体装置およびその製造方法 |
| US6413852B1 (en) * | 2000-08-31 | 2002-07-02 | International Business Machines Corporation | Method of forming multilevel interconnect structure containing air gaps including utilizing both sacrificial and placeholder material |
-
2003
- 2003-11-07 CN CNB2003101034859A patent/CN100372113C/zh not_active Expired - Lifetime
- 2003-11-11 TW TW092131566A patent/TWI232496B/zh not_active IP Right Cessation
- 2003-11-14 JP JP2003385281A patent/JP2004172620A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN100372113C (zh) | 2008-02-27 |
| TW200415704A (en) | 2004-08-16 |
| JP2004172620A (ja) | 2004-06-17 |
| CN1501492A (zh) | 2004-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI232496B (en) | Integrated circuits with air gaps and method of making same | |
| JP5299703B2 (ja) | フィン及びゲートを含むトランジスタを製造する方法 | |
| JP7192121B2 (ja) | ３次元メモリデバイスにおける階段構造の形成 | |
| CN104054171A (zh) | 用于基板接合的平坦化基板表面 | |
| JPH1074905A (ja) | 半導体装置の製造方法 | |
| US11646223B2 (en) | Metal lead, semiconductor device and methods of fabricating the same | |
| TW200539281A (en) | Wiring structure for integrated circuit with reduced intralevel capacitance | |
| CN109427651A (zh) | 半导体结构及其形成方法 | |
| TW202324662A (zh) | 具有對準標記的半導體元件及其製備方法 | |
| JP2001210645A (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN109273456A (zh) | 三维存储器的制造方法 | |
| TWI722510B (zh) | 半導體結構及其製備方法 | |
| JPH10308498A (ja) | 半導体装置及びその製造方法 | |
| TW202147576A (zh) | 三維記憶體元件的接觸墊結構及其形成方法 | |
| US7678661B2 (en) | Method of forming an insulating layer in a semiconductor device | |
| CN207409478U (zh) | 金属内连线的互连结构及半导体器件 | |
| CN209029384U (zh) | 三维存储器 | |
| TW202218130A (zh) | 三維記憶體件中的同軸階梯結構及其形成方法 | |
| CN105336676B (zh) | 接触插塞的形成方法 | |
| CN102339791A (zh) | 一种半导体器件制作方法 | |
| CN102361019A (zh) | 一种半导体器件制作方法 | |
| CN102592993B (zh) | 提高后栅工程金属插塞化学机械平坦化工艺均匀性的方法 | |
| JP2000124419A (ja) | 半導体装置およびその製造方法 | |
| JP2003273246A (ja) | 半導体記憶装置、及びその製造方法 | |
| JP2024523978A (ja) | 静電容量を増大させる裏面フローティング・メタル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MK4A | Expiration of patent term of an invention patent |