TWI226062B - Flexible redundancy for memories - Google Patents

Flexible redundancy for memories Download PDF

Info

Publication number
TWI226062B
TWI226062B TW092108975A TW92108975A TWI226062B TW I226062 B TWI226062 B TW I226062B TW 092108975 A TW092108975 A TW 092108975A TW 92108975 A TW92108975 A TW 92108975A TW I226062 B TWI226062 B TW I226062B
Authority
TW
Taiwan
Prior art keywords
memory
redundant
patent application
integrated circuit
scope
Prior art date
Application number
TW092108975A
Other languages
English (en)
Other versions
TW200307288A (en
Inventor
Thomas Roehr
Norbert Rehm
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of TW200307288A publication Critical patent/TW200307288A/zh
Application granted granted Critical
Publication of TWI226062B publication Critical patent/TWI226062B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

1226062
發明之領域 更特別地,本發
本發明係關於記憶體積體電路(丨c) 明係關於在記憶體IC中實行冗餘。 發明之背景
鐵電性的金屬氧化物陶兜材料’例如鉛錯酸鈦酸趟 (PTZ)已被研究用於鐵電性的半導體記憶體裝置。其他1鐵 電性的材料’例如亦可使用锶鉍鈕(SBT) ^該鐵電性的材 料係位於兩電極之間,以形成一鐵電性的電容器%,用於儲 存資訊。鐵電性的電容器使用該鐵電性材料的滯後現象極 性化特性,用於儲存資訊。儲存於該記憶體胞元中的邏輯 值取決於該鐵電性電容器之極性化方向。為了改變該電容 器之極性化方向,大於該轉換電壓(強制電壓)之電壓需要 被用於通過其電極。該電容器之極性化取決於所使用電壓 之極性。該鐵電性電容器之優點係在電源移除後,其保持 其極性化狀態,而造成非揮發性的記憶體胞元。
第一圖係說明一對位元線(位元線BL與位元線補 體/BL)。每一位元線包含一組記憶體胞元(π 〇a或11 〇b)。 各自與一電晶體142並聯結合至一電容器144之該記憶體胞 元,係串聯以形成一串鏈。所描述之此記憶體結構,例 如Takashima等人於1998年5月在固態電路之IEEE期刊第33 冊第787至792頁所著「高密度串鏈鐵電性隨機存取記憶體 (串鏈FRAM)」,其係併於此處作為參考文獻。一感應放大 器(未顯示)係結合至該位元線,使得可以存取該記憶體胞 元。
第5頁 1226062
1226062 五、發明說明(3) 效率。為了在多於一塊時修復缺陷,因此需要額外的冗餘 元件。所需要採用於此冗餘系統之熔絲數目係6 (在3 2塊之 1為5且在設定冗餘係為1 )。所以,在串鏈結構中,習用的 冗餘系統係非常沒效率的,且使用很大的晶片區域。此 外,在一冗餘元件中,相對的多數胞元在冗餘元件本身增 加了失敗的可能性。 由上述之討論,本發明欲提供一改良的冗餘於具有串 鏈結構之I C中。 發明之概述 本發明係關於一改善的冗餘系統用以修復有缺陷的記 憶體胞元。在一實施例中,該積體電路包含一記憶體基 質,其係具有複數個記憶體胞元以第一及第二方向相互連 接。該複數個記憶體胞元係被分開至複數個記憶體元件 中。該基質亦包含一冗餘記憶體元件,其係具有複數個冗 餘記憶體胞元。該冗餘記憶體元件係被區分為R段於該第 一方向,其中R係一整數等於或大於2。一冗餘部份可被用 以修復一個或多個缺陷於一記憶體元件部份中。藉由將該 冗餘兀件分為R段,一冗餘元件可被用以修復缺陷上 不同記憶體元件。纟一實施例中,一冗餘元件可被用 不同段中修復缺陷上至r個不同記憶體元件。 發明之詳細說明 = 體塊或陣列增加列冗餘系統之修 復H而不ο額外的冗餘元件ϋ圖係說明本發明 之一實施例。記憶體胞元之矩陣301係藉由字元線盥位元
第7頁 1226062 五、發明說明(4) 線相互連接。例如該矩陣可為一記憶體丨c之陣列的一部 分。此外,該矩陣可為該記憶體丨c的整個陣列。在一實施 例中,該記憶體胞元可為鐵電性記憶體胞元。其他形式的 記憶體胞元,例如快閃記憶體或DRAM亦可使用。 如圖所示,該矩陣係排列於複數個記憶體元件或塊 340以及至少一冗餘元件或塊32〇中。一記憶體元件包含例 如複數個記憶體胞元排列於一串鏈結構中。提供至少一冗 餘元件320用於修復有缺陷的記憶體元件。 在一實施例中,該矩陣係包含32記憶體元件(34〇〇 一 340S1)與2列几餘元件(32 0。- 320!)。亦可提供具有其他數 目塊與冗餘元件之矩陣。該陣列之字元線係排列於垂直方 向^位元線係排列於水平方向。該陣列之一側係二感應放 大姦380排,其係結合至該位元線之端點。其他元件例如 字元線驅動器、字元線解碼器與攔解碼器(未顯示係包 含於此矩陣中。 邱八if本t明之7實施例,該矩陣係被邏輯片段化為X 刀1-X,/、中X係一整數2 2,沿著字元線的方向。不同 部分的字元線並未被物理性分離。不同部分之定位係利用 例如該位址之攔部分。較佳為,x係等於2y,其中一整 佳為y等於1-4 ’甚佳為y係等於卜3:因此,該 相3:二餘7"件係被區分為X區段。各部分的尺寸可為 相寺或不同。 π例中’一冗餘區段可修復位於對應部分中-5己憶體& I又巾的_個或多個有缺陷的胞元。亦可使用一冗
1226062 五、發明說明(5) 餘元件在位於不同部分φ的— 個有缺陷的胞元中的彻區段中修復-個或多 舉:!說明,該矩陣被區分為第一與第二部分 所示,有缺陷的記憶體胞元393係位於該第 -的 憶,元件34G12與34()21巾,或是位於該第二部分中該矩的二 5己k體το件34G8及34018中。第—部分中記憶體區段的缺陷 可被修復,其修復係藉由將其置換為第一部分中冗 的區段。同樣地,帛二部分中記憶體區段的缺陷可被修牛 復,其修復係藉由將其置換為對應的第二部分中之給 段。藉由區分該矩陣為X部分,—冗餘元件可在Μ 修復一有缺陷的記憶體區段。 〇丨刀 一般而言,用於編碼該冗餘元件所需要熔絲數 於xU+B + 1],其中部分的數目為χ,Α係等於編碼記憮髀一 件數目所需之數目位元(例如32記憶體元件需要5位;;篮疋 係等於編碼不同部分所需之位元數目(例如2部分需=,Β 元),以及剩餘之1位元係用以決定冗餘。 而聲1位 如上所述,係藉由將矩陣區分為乂部分而達到姆 復能力的目的。修復能力增加的因數係為χ倍。且^二修 的之達成並不需要提供多餘的冗餘元件。雖然需要—目 炼絲,但是額外的熔絲所需要的區域小於額外^餘^外的 要的區域。此外,即使若該矩陣之一部分係有缺々、鬼所鵷 其他部分係不受影響的。無法修復一個部分的情$的’則 如無足夠的冗餘元件),該1C仍可與該矩陣之(例 行功能。 f之剩餘部份執
第9頁 1226062 五、發明說明(6) 本發明亦可使用於非串鏈的結構中。第四圖係說明一 習用冗餘系統用於非串鏈結構。如圖所示,記憶體胞元之 矩陣40 1係排列於例如摺疊的位元線結構中。亦可使用其 他形式的位元線結構。該矩陣包含複數個列或字元線,藉 由位元線彼此相連。該字元線係排列於垂直方向且該位元 線係排列於水平方向。一感應放大器480係位於該位元線 之一端。 舉例說明,該矩陣包含由8列位址位元所定位之2 5 6字 元線。亦可用其他數目的字元線提供於此矩陣。提供複數 個冗餘列與字元線。在一實施例中係提供8個冗餘列。習 知技藝中’該8個冗餘列可在上至8個不同字元線中,修復 一個或多個有缺陷的胞元。 ^根據本發明之一實施例,該冗餘列係被區分為X個區 丰又如第三圖中所述,以增加修復能力而不須增加冗餘元件 2 :二f於256字元線之矩陣而言,每一冗餘區段需要9 =熔4(8個用於定位該256字元線且1個用於代表冗餘)以 實ϊ ί :餘系 '純。雖然如上所述之該冗餘元件與該記憶體 ^糸專同一字元線,但是亦可使用提供具有複數個字元 線之冗餘與記憶體元件。 #菽雖然本發明以藉由不同之實施例所描述,但是熟知此 =蟲之人士可知本發明仍有其他的修飾與改變但不背離本 X明之精神與範圍。本發明之範圍並不受限於以上之說 明’而是如同以下申請專利範圍所闡述之内容。
1226062 圖式簡單說明 第一圖係說明排列於習用串鏈結構中記憶體胞元之欄。 第二圖係說明習用之冗餘系統於具有串鏈結構之記憶體陣 列。 第三圖係根據本發明之一實施例說明具有冗餘之一記憶體 矩陣。 第四圖係說明在一非串鏈結構記憶體矩陣中的冗餘系統。 元件符號說明 110a 、110b 記 憶 體 胞 元 130a 、130b 選 擇 電 晶 體 144 電 容 器 142 電 晶 體 201 記 憶 體 胞 元 陣 列 220 冗 餘 元 件 280 ^ 380 > 480 感 應 放 大 器 301 記 憶 體 胞 元 矩 陣 320 > 320〇 - - 32 0! 冗 餘 元 件 340 ^ 340〇 - -34 031 記 憶 體 元 件 3 6 4^ 第 一 / ,第二 :分 393 缺 陷 記 憶 體 胞 元 401 記 憶 體 胞 元 矩 陣 BS1 第 二 塊 選 擇 信 號 BSO 第 一 塊 選 擇 信 號
第11頁
1226062 圖式簡單說明 BL 位元線 /BL 位元線補體 PL 、 /PL 串鏈
IIH11 第12頁

Claims (1)

1226062 六、申請專利範圍 " ' —~— --1 1 · 一種積體電路,其具有一記憶體矩陣,1罝 耸—士 丁/、吳頁以第一盘 弟一方向彼此連接之複數個記憶體胞元,該記憶體胞元^ 含: I 複數個5己憶體胞元’其係分組成複數個記憶體元件· 至^、一几餘記憶體元件’其具有複數個冗餘記憶體胞 元;以及 〜 ㈣^個部分,其R係一大於或等於2之整數,該R個部分會 “輯地將該冗餘與§己憶體元件區分為R個區段,直中一冗 餘區段可被使用於該記憶體元件之各區段中,以修復一個 或多個有缺陷的記憶體胞元。 2·=申請專利範圍第1項之積體電路,其中該記憶體胞元 與冗餘記憶體胞元係為鐵電性記憶體胞元。 3 ·如申凊專利範圍第1項之積體電路,其中該記憶體元件 之記憶體胞元與該冗餘記憶體胞元或該冗餘元件係被 於記憶體串鏈中。 4·如申請專利範圍第3項之積體電路,其中該記憶體胞元 與冗餘記憶體胞元係為鐵電性記憶體胞元。 5·如申請專利範圍第丨項至第4項之一的積體電路,其中該 R個部分係於第一方向。 6·如申請專利範圍第丨項至第4項之一的積體電路,其中該 冗餘元件之區段係用於修復位於的該矩陣中對應部分記憶 體元件之有缺陷部分。 °心 7'如申請專利範圍第1項至第4項之一的積體電路,其中該 R係等於2y,其中y係一等於或大於1之整數。
1226062 六、申請專利範圍 8. 如申請專利範圍第5項之積體電路,其中該第一方向係 ·. 沿著該字元線的方向。 9. 如申請專利範圍第8項之積體電路,其中該冗餘元件之 ._ 區段係用於修復位於的該矩陣中對應部分記憶體元件之有 缺陷部分。 10. 如申請專利範圍第9項之積體電路,其中該R係等於2y, 其中y係一等於或大於1之整數。 11. 如申請專利範圍第8項之積體電路,其中該R係等於2y, 其中y係一等於或大於1之整數。
第14頁
TW092108975A 2002-04-26 2003-04-17 Flexible redundancy for memories TWI226062B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/133,919 US6687171B2 (en) 2002-04-26 2002-04-26 Flexible redundancy for memories

Publications (2)

Publication Number Publication Date
TW200307288A TW200307288A (en) 2003-12-01
TWI226062B true TWI226062B (en) 2005-01-01

Family

ID=29249100

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092108975A TWI226062B (en) 2002-04-26 2003-04-17 Flexible redundancy for memories

Country Status (8)

Country Link
US (1) US6687171B2 (zh)
EP (1) EP1500111B1 (zh)
JP (1) JP2005524190A (zh)
KR (1) KR100633426B1 (zh)
CN (1) CN1650371A (zh)
DE (1) DE60323744D1 (zh)
TW (1) TWI226062B (zh)
WO (1) WO2003092012A2 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10157537C2 (de) * 2001-11-23 2003-09-18 Infineon Technologies Ag Integrierter Speicher und Verfahren zur Reparatur eines integrierten Speichers
KR100484254B1 (ko) * 2002-10-31 2005-04-22 주식회사 하이닉스반도체 반도체 메모리 장치의 리던던시 회로 및 그를 이용한 페일구제방법
JP2005182900A (ja) * 2003-12-18 2005-07-07 Sony Corp 半導体記憶装置
JP5019579B2 (ja) * 2007-01-18 2012-09-05 株式会社東芝 半導体記憶装置
JP2010146665A (ja) * 2008-12-19 2010-07-01 Toshiba Corp 抵抗変化型不揮発性半導体メモリ
KR102384864B1 (ko) 2017-11-03 2022-04-08 삼성전자주식회사 불량 스트링을 리페어하는 방법 및 불휘발성 메모리 장치
CN112837736A (zh) * 2021-03-16 2021-05-25 江苏时代全芯存储科技股份有限公司 记忆体装置以及其修补方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5446698A (en) * 1994-06-30 1995-08-29 Sgs-Thomson Microelectronics, Inc. Block decoded redundant master wordline
JP3710002B2 (ja) * 1995-08-23 2005-10-26 株式会社日立製作所 半導体記憶装置
JP3845889B2 (ja) * 1996-02-21 2006-11-15 ソニー株式会社 半導体記憶装置
US5808945A (en) * 1996-02-21 1998-09-15 Sony Corporation Semiconductor memory having redundant memory array
US5774471A (en) * 1996-12-17 1998-06-30 Integrated Silicon Solution Inc. Multiple location repair word line redundancy circuit
US6163489A (en) * 1999-07-16 2000-12-19 Micron Technology Inc. Semiconductor memory having multiple redundant columns with offset segmentation boundaries
US6249465B1 (en) * 2000-02-18 2001-06-19 Hewlett-Packard Company Redundancy programming using addressable scan paths to reduce the number of required fuses
US6314030B1 (en) * 2000-06-14 2001-11-06 Micron Technology, Inc. Semiconductor memory having segmented row repair

Also Published As

Publication number Publication date
CN1650371A (zh) 2005-08-03
EP1500111A2 (en) 2005-01-26
KR100633426B1 (ko) 2006-10-13
US20030202387A1 (en) 2003-10-30
TW200307288A (en) 2003-12-01
DE60323744D1 (de) 2008-11-06
EP1500111B1 (en) 2008-09-24
WO2003092012A3 (en) 2004-02-05
WO2003092012A2 (en) 2003-11-06
JP2005524190A (ja) 2005-08-11
US6687171B2 (en) 2004-02-03
KR20040102154A (ko) 2004-12-03

Similar Documents

Publication Publication Date Title
US9865359B2 (en) Semiconductor device including fuse circuit
US6246616B1 (en) Memory device having redundancy cells
JP4294971B2 (ja) 不揮発性メモリ装置
KR100374733B1 (ko) 퓨즈가없는메모리복구시스템및메모리선택방법
US6751137B2 (en) Column repair circuit in ferroelectric memory
NL9100620A (nl) Redundante middelen voor een halfgeleidergeheugeninrichting en daarop betrekking hebbende werkwijze.
TWI226062B (en) Flexible redundancy for memories
KR960011633B1 (ko) 반도체 판독전용 메모리
JP5119563B2 (ja) 不良メモリセル救済回路を有する半導体記憶装置
US20030179616A1 (en) Reducing Memory Failures in Integrated Circuits
JP2002008390A (ja) 冗長セルを有するメモリデバイス
JP2000268581A (ja) Romデータを保持する強誘電体メモリ装置
TWI292151B (en) Half density rom embedded dram
US6687150B1 (en) Reference voltage generation for memory circuits
US6856535B2 (en) Reference voltage generator for ferroelectric memory
US7102908B2 (en) Reliable ferro fuse cell
KR100575289B1 (ko) 체인 메모리 아키텍처에서의 리던던시
JP2001135073A (ja) 強誘電体メモリ
JPH11120788A (ja) 半導体記憶装置及びその欠陥救済方法
KR101210285B1 (ko) 전기적인 퓨즈 프로그래밍을 이용한 1t-sram의 리던던시 제어 회로
TW487918B (en) Integrated memory with redundance
US6680857B2 (en) Unit-architecture with implemented limited bank-column-select repairability

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees