DE10157537C2 - Integrierter Speicher und Verfahren zur Reparatur eines integrierten Speichers - Google Patents

Description

Die vorliegende Erfindung betrifft einen integrierten Spei­ cher mit ersten Einheiten von Speicherzellen und zweiten, redundanten Einheiten von Speicherzellen zum Ersetzen von er­ sten Einheiten von Speicherzellen sowie ein Verfahren zur Re­ paratur eines derartigen integrierten Speichers.

Integrierte Speicher weisen im allgemeinen zur Reparatur feh­ lerhafter Speicherzellen redundante Speicherzellen auf, die an redundante Reihenleitungen oder redundante Spaltenleitun­ gen angeschlossen sind, die entsprechende reguläre Leitungen mit defekten Speicherzellen adressenmäßig ersetzen können. Dabei wird der integrierte Speicher beispielsweise mit einem externen Testgerät geprüft und anschließend anhand einer so­ genannten Redundanzanalyse eine Programmierung der redundan­ ten Elemente vorgenommen. Eine Redundanzschaltung weist pro­ grammierbare Elemente auf, zum Beispiel in Form von program­ mierbaren Fuses, die zum Speichern der Adresse einer zu er­ setzenden Leitung dienen.

Ein Speicherbaustein wird beispielsweise im Verlauf des Her­ stellungprozesses getestet und repariert. Hierzu werden die Adressen jener getesteter Speicherzellen, welche als fehler­ haft detektiert wurden, in einem sogenannten Fehleradreßspei­ cher des Testgeräts gespeichert, um in einem anschließenden Schritt anhand der gespeicherten Adressen diese Speicherzel­ len durch fehlerfreie redundante Speicherzellen zu ersetzen. Der Speicherbaustein wird dabei im allgemeinen mehreren Tests unterzogen. Nur diejenigen Speicherzellen, welche alle Tests bestehen, gelten dabei als funktionsfähig beziehungsweise fehlerfrei. Besteht eine Speicherzelle einen oder mehrere Tests nicht, so gilt sie als fehlerhaft und muß durch eine fehlerfreie redundante Speicherzelle ersetzt werden. Bei integrierten Speichern mit einem matrixförmigen Speicherzellen­ feld, das Reihenleitungen und/oder Spaltenleitungen aufweist, wird üblicherweise anstelle einer einzelnen Speicherzelle ei­ ne ganze Reihen- oder Spaltenleitung durch entsprechende re­ dundante Reihen- oder Spaltenleitungen ersetzt.

Ein Hauptziel bei der Herstellung von integrierten Speichern ist es, Speicher bestimmter Größe kosteneffizienter herzu­ stellen, das heißt die Herstellungskosten pro Speicherchip zu minimieren. Ein erheblicher Teil der Herstellungskosten ent­ fällt auf die mit dem Speichertest verbundenen Testkosten, die im allgemeinen proportional mit der benötigten Testzeit pro Wafer, auf dem die Speicherschaltungen angeordnet sind, ansteigen. Es ist deshalb von großem Interesse, die Testzeit pro Wafer zu minimieren.

Die Testzeit pro Wafer wird im allgemeinen bestimmt durch die Anzahl der verwendeten Tests pro Speicherchip, die Paralleli­ tät, das heißt der Anzahl an Chips, die gleichzeitig getestet werden, sowie durch die Testgeschwindigkeit. Der Erhöhung von Parallelität und Testgeschwindigkeit ist jedoch unter anderem durch die endliche Größe des von gängigen Testautomaten ver­ wendeten Fail Memories (testerseitiger Fehleradreßspeicher in Form eines SRAM-Speichers, der die Adressen von fehlerhaften Speicherzellen zum Zwecke einer anschließenden Reparaturana­ lyse speichert) eine obere Grenze gesetzt, die bei heutigen Speichergrößen nahezu immer voll ausgeschöpft wird.

Häufig erfolgt eine Speicherreparatur derart, daß mehrere redundante Reihen beziehungsweise Spalten zugleich zur Repa­ ratur eingesetzt werden. In diesem Fall spricht man von soge­ nannter Clusterung. Es wird eine Anzahl von redundanten Rei­ hen beziehungsweise Spalten als zusammengehöriger Cluster zum Ersetzen von einer oder mehreren normalen Reihen oder Spalten programmiert. Auf diese Art entsteht ein Reparaturelement mit einer der Anzahl der redundanten Reihen beziehungsweise Spal­ ten entsprechenden Clustergröße. Ein Reparaturelement der Clustergröße X besteht dann aus X Reihen beziehungsweise Spalten. Ist beispielsweise SC die Speicherkapazität des Speicherchips, CR beziehungsweise CS die Clustergröße der redundanten Reihen- beziehungsweise Spaltenreparaturelemente, so gilt für die Größe der Failbitmap pro Speicherchip

wobei die Failbitmap des Speicherchips reparaturkompatibel um den Kompressionsfaktor k = CR.CS komprimiert werden kann.

Bei gegebener Größe der Failbitmap pro Chip f und gegebener Failmemory-Größe F des Testsystems ist die Anzahl der gleich­ zeitig testbaren Speicherchips höchstens F/f. Andererseits hängt die Größe der Failbitmap pro Speicherchip f, wie oben dargestellt, vom Kompressionsfaktor k ab. Hieran ist ersicht­ lich, daß eine Erhöhung der Clustergröße zu kleinerem f, so­ mit zu höherer Parallelität und schließlich damit zu geringe­ rer Testzeit führt. Daneben impliziert eine Erhöhung von dem Kompressionsfaktor k jedoch im allgemeinen auch eine Ausbeu­ teverringerung, da eine größere Clustergröße bei gleicher An­ zahl an redundanten Reihen beziehungsweise Spalten zu einer Verringerung der Anzahl an redundanten Reparaturelementen führt. Hat man beispielsweise 48 redundante Reihen zur Verfü­ gung, so erhält man mit einer Clustergröße 2 daraus 24 Rei­ henreparaturelemente, während man mit einer Clustergröße 4 nur 12 Reihenreparaturelemente erhält. Eine derartige Situa­ tion ist primär in einem frühen Prozeßstadium des Herstel­ lungsprozesses kritisch, wo üblicherweise jedes redundante Element eingesetzt wird, um überhaupt über eine bestimmte Ausbeutegrenze zu gelangen.

Aus US 5 831 914 A ist ein integrierter Speicher bekannt, welcher zur Reparatur des Speichers redundante Einheiten auf­ weist, die zur Reparatur von Defekten innerhalb des Speichers eingesetzt werden. Es werden Cluster verschiedener Größe von redundanten Einheiten zum Ersetzen von defekten Speicherzel­ len verwendet. Die Cluster verschiedener Größe von redundanten Einheiten umfassen insbesondere eine vorgegebene, unter­ schiedliche Anzahl von redundanten Wortleitungen.

Die Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Reparatur eines integrierten Speichers anzugeben, durch das eine vergleichsweise niedrige Testzeit des Speichers bei weiterhin guter Ausbeute ermöglicht ist.

Weiterhin ist es Aufgabe der vorliegenden Erfindung, einen integrierten Speicher anzugeben, mit dem eine vergleichsweise niedrige Testzeit bei weiterhin guter Ausbeute ermöglicht wird.

Die Aufgabe betreffend das Verfahren wird gelöst durch ein Verfahren zur Reparatur eines integrierten Speichers gemäß Patentanspruch 1. Die Aufgabe betreffend den integrierten Speicher wird gelöst durch einen integrierten Speicher gemäß Patentanspruch 9.

Mit der Erfindung wird ein Reparaturkonzept mit Reparaturele­ menten variabler Clustergröße vorgeschlagen. Der Erfindung liegt dabei die Erkenntnis zugrunde, daß eine größere Clu­ stergröße von Reparaturelementen primär im frühen Prozeßsta­ dium des Herstellungsprozesses kritisch ist, während man im Gegensatz dazu im späten Prozeßstadium häufig nur mehr einen Bruchteil an Reparaturelementen benötigt. Andererseits ist die Länge der Testzeit im frühen Produktstadium nur von ge­ ringerer Bedeutung, da eine Fertigungslinie hier im allgemei­ nen nur wenig Durchsatz haben wird, während die Testzeit in der späteren Hochvolumen-Produktion ein äußerst kritischer Parameter ist. Optimal ist es folglich, die Clustergröße der jeweiligen Reparaturelemente bei der Reparatur des Speichers variabel einzustellen. Im frühen Prozeßstadium kann eine mi­ nimale Clustergröße eingestellt werden, damit ausreichend Re­ paraturmöglichkeiten zum Zwecke der Ausbeutemaximierung zur Verfügung stehen, während im späteren Prozeßstadium eine deutlich erhöhte Clustergröße gewählt wird, um eine möglichst hohe Parallelität beim Testen zu erlangen. Damit können die Ausbeute und die Testzeit zueinander optimiert werden.

Gegenüber Reparaturkonzepten mit fixer Clustergröße erhält man den Vorteil, daß man die jeweiligen spezifischen Vorteile einer geringeren Clustergröße und einer erhöhten Clustergröße der Reparaturelemente in Kombination miteinander nutzen kann. Demgegenüber bestünde die Möglichkeit, eine ausgesprochen große Anzahl an redundanten Elementen vorzusehen, um dadurch eine hohe Anzahl von redundanten Elementen mit großer Clu­ stergröße zu realisieren. Dies führt jedoch aufgrund eines erhöhten Flächenbedarfs für die Redundanz zu einer Vergröße­ rung des Flächenbedarfs pro Chip und damit zu einer Verringe­ rung der Anzahl an Speicherchips pro Wafer, und ist somit kein praktikables Mittel zur Minimierung der Herstellungsko­ sten pro Speicherchip.

Dem vorstehend Genannten Rechnung tragend wird in einer Aus­ führungsform des erfindungsgemäßen Verfahrens zu einem ersten Zeitpunkt eines Test- und Reparaturbetriebs eine erste Clu­ stergröße und zu einem zweiten, späteren Zeitpunkt des Test- und Reparaturbetriebs eine zweite Clustergröße, die größer als die erste Clustergröße ist, eingestellt. Eine Veränderung der Clustergröße kann auch in mehr als zwei Stufen, zum Bei­ spiel in drei oder vier Stufen mit jeweils unterschiedlicher Clustergröße erfolgen. Damit werden die Vorteile sowohl einer minimalen als auch einer erhöhten Clustergröße von Reparatu­ relementen in Kombination miteinander genutzt. Insbesondere in diesem Zusammenhang zeigt sich ein weiterer großer Vorteil einer variablen Clustergröße von Reparaturelementen: Sollte wider Erwarten durch die Erhöhung der Clustergröße ein zu großer Ausbeuteeinbruch im reifen Produktstadium eintreten, kann dem einfach dadurch entgegengewirkt werden, indem die Clustergröße wieder reduziert wird.

Eine weitere Grundidee von Ausführungsformen der vorliegenden Erfindung besteht darin, aus einzelnen Reparaturelementen mit einer kleineren Clustergröße ein Reparaturelement mit einer demgegenüber um einen Faktor x größeren Clustergröße derart aufzubauen, daß das Reparaturelement mit der größeren Clu­ stergröße sich aus x nebeneinander angeordneten Reparaturele­ menten mit der kleineren Clustergröße zusammensetzt.

Weitere vorteilhafte Aus- und Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Die Erfindung wird im folgenden anhand der in der Zeichnung dargestellten Figuren näher erläutert. Es zeigen:

Fig. 1 eine Ausführungsform eines integrierten Speichers mit einem Speicherzellenfeld mit normalen und mit redundanten Reihen und Spalten,

Fig. 2 ein Flußdiagramm zu einem ersten Ausführungsbei­ spiel der Erfindung,

Fig. 3 ein weiteres Flußdiagramm zu dem ersten Ausfüh­ rungsbeispiel der Erfindung,

Fig. 4 eine Ausführungsform eines erfindungsgemäßen inte­ grierten Speichers,

Fig. 5 eine weitere Ausführungsform eines erfindungsgemä­ ßen integrierten Speichers in Verschaltung mit ei­ nem externen Testgerät.

In Fig. 1a ist grob schematisch ein Speicherzellenfeld 1 ei­ nes integrierten Speichers dargestellt, bei dem Speicherzel­ len MC in Kreuzungspunkten von Reihenleitungen in Form von Wortleitungen WL und Spaltenleitungen in Form von Bitleitun­ gen BL angeordnet sind. Der beispielhaft gezeigte Speicher weist außerdem redundante Reihenleitungen in Form von redun­ danten Wortleitungen RWL auf. Üblicherweise weist ein derar­ tiger Speicher außerdem redundante Spaltenleitungen in Form von redundanten Bitleitungen auf, die der Übersichtlichkeit halber jedoch in Fig. 1 nicht dargestellt sind. Die redun­ danten Wortleitungen RWL dienen zum Ersetzen von regulären Wortleitungen WL, bei denen in einem Funktionstest ein Defekt einer oder mehrerer Speicherzellen festgestellt wurde. Bei einem Speicher der dargestellten Art werden anstelle von ein­ zelnen Speicherzellen ganze Einheiten von Speicherzellen, hier in Form ganzer Reihen WL, durch entsprechende redundante Einheiten in Form von redundanten Reihen RWL ersetzt.

Bei dem vorliegenden Speicher erfolgt einer Reparatur derart, daß mehrere redundante Reihen zugleich zur Reparatur einge­ setzt werden. In diesem Fall spricht man von Clusterung, wo­ bei eine Anzahl von redundanten Reihen, im Beispiel RWL1 und RWL2, ein zusammengehöriges Reparaturelement r mit einer der Anzahl der redundanten Reihen entsprechenden Clustergröße, im Beispiel der Größe 2, bildet.

Bei dem vorliegenden Speicher gemäß Fig. 1 kann die Cluster­ größe der jeweiligen Reparaturelemente variabel eingestellt werden. Beispielsweise kann ein gegenüber dem Reparaturele­ ment r vergrößertes Reparaturelement RE in Form eines Reihen­ quadrupels mit vier redundanten Reihen RWL gebildet werden. Es entsteht dadurch ein Reparaturelement der Clustergröße 4. In diesem Fall stehen bei dem vorliegenden Speicher vier Re­ paraturelemente zur Verfügung, während mit Reparaturelementen r der Clustergröße 2 dementsprechend acht Reparaturelemente zur Verfügung stehen.

Wie insbesondere schematisch anhand Fig. 1b dargestellt, werden in einem Verfahren zur Reparatur des integrierten Speichers die regulären Reihen WL in Clustern c1 und c2 auf ihre Funktionsfähigkeit geprüft. Für den Fall, daß in der Reihe WL1 ein Defekt festgestellt wird, wird der Cluster c2 der Clustergröße 2 durch ein Reparaturelement r2, ebenfalls der Clustergröße 2, ersetzt. Werden hingegen die regulären Reihen in Clustern CE mit der Clustergröße 4 geprüft, so wer­ den im Falle eines Defekts in der Reihe WL1 die zum Cluster CE gehörigen Reihen durch das Reparaturelement RE1 ebenfalls der Clustergröße 4 ersetzt. Wie der Fig. 1b zu entnehmen ist, wird aus einzelnen Reparaturelementen mit der Cluster­ größe 2 ein Reparaturelement RE1 mit einer demgegenüber um den Faktor 2 größeren Clustergröße 4 derart aufgebaut, daß das Reparaturelement RE1 sich aus den zwei nebeneinander an­ geordneten Reparaturelementen r1, r2 zusammensetzt.

Im folgenden wird ein erstes Realisierungsbeispiel der Erfin­ dung anhand der Fig. 2 bis 4 näher erläutert.

Es werden hier nur Reihen- beziehungsweise Spalten- Clustergrößen der Form CR(i) = 2ⁱ beziehungsweise CS(j) = 2^j (also 2-er Potenzen) betrachtet. Es sei R die Zahl an redun­ danten Reihen und S die Zahl an redundanten Spalten. Eine Redundanzkonfiguration mit R/2ⁱ Reihenclustern der Größe 2ⁱ beziehungsweise S/2^j Spaltenclustern der Größe 2^j wird in den Fig. 2 und 3 durch

Red(i, j, R/2ⁱ, S/2^j)

symbolisiert. Unter einer Redundanzkonfiguration wird hier nur die Information über die Redundanzarchitektur des Spei­ cherchips verstanden, die der Redundanzanalysator zum Errech­ nen der Reparaturlösung verwendet. Die Redundanzkonfiguration enthält unter anderem Information über die Anzahl der redun­ danten Reihen und Spalten, die Länge der Reparaturelemente und Clustergröße. Die Redundanzkonfiguration kann also durch­ aus eine andere als in Wirklichkeit auf dem Speicherchip rea­ lisierte Redundanzarchitektur beschreiben. Beispielsweise kann der Speicherchip eine Architektur haben, die eine Repa­ ratur in Reihenpaaren vorsieht. Soll jedoch von Paar- auf Quadrupelreparatur übergegangen werden, muß dem Redundanzana­ lysator eine (hypothetische) Redundanzkonfiguration mit Qua­ drupeln vorgegeben werden, obwohl der Speicherchip real mit Paaren repariert wird.

Wie in Fig. 2 skizziert, muß bereits beim Testen des Spei­ cherchips die Redundanzkonfiguration Red(i, j, R/2ⁱ, S/2^j) (hier also insbesondere die Größe und Anzahl der Reihen- be­ ziehungsweise Spaltencluster) bekannt sein, um die redundanz­ kompatible Kompression durchführen zu können und den dementsprechenden Platzbedarf f der Failbitmap des Speicherchips zu kennen. Die im Anschluß an einen Testbetrieb erfolgende Repa­ raturanalyse liefert, für den Fall, daß der Chip mit der ge­ gebenen Redundanzkonfiguration repariert werden kann, dieje­ nigen Reihen- beziehungsweise Spaltenadressen, die repariert werden müssen. Bei Reihen- beziehungsweise Spaltenclustergrö­ ßen 2ⁱ beziehungsweise 2^j haben diese Adressen die Form X_imax . . . X_i beziehungsweise Y_jmax . . . Y_j (X_k, Y_l ∈ {0,1}), sofern die Failbitmap des Speicherchips reparaturkompatibel kompri­ miert ist.

Es seien 2ⁱ⁰ beziehungsweise 2^j0 die minimalen, mit einem so­ genannten Fuse-Konzept des Speichers kompatiblen Clustergrö­ ßen, die je nach Redundanzarchitektur und Fuse-Konzept des Speicherchips nicht notwendigerweise gleich 1 sind (das heißt i0 beziehungsweise j0 sind nicht notwendigerweise gleich 0). Auf dem Speicher vorgesehene Fuses, die programmierbare Ele­ mente, beispielsweise in Form elektrisch programmierbarer Elemente, darstellen, dienen zum Speichern der Adresse eines zu ersetzenden Elements. Sie sind meist Teil einer entspre­ chenden Redundanzschaltung des Speicherchips. Das Fuse- Konzept des vorliegenden Speicherchips verlangt eigentlich eine Verwendung des Redundanzkonzeptes Red(i0, j0, R/2ⁱ⁰, S/2^j0), da der sogenannte Fuse Converter zum Programmieren der Fuses nur Reparaturlösungen Rep(i0, j0, R/2ⁱ⁰, S/2^j0) mit Reparaturadressen der Form X_imax . . . X_i0 beziehungsweise Y_jmax . . . Y_j0 verarbeiten kann. Zu der gewählten Darstellung der Reparaturlösungen in Form von Rep() gilt analog das allgemein zur Redundanzkonfiguration Red() Gesagte.

Für i < i0 beziehungsweise j < j0 läßt sich nun jedoch jede Clu­ stergröße 2ⁱ beziehungsweise 2^j der Reparaturelemente reali­ sieren (falls R durch 2ⁱ beziehungsweise S durch 2^j teilbar ist, was hier vorausgesetzt wird), indem das Redundanzkonzept Red(i, j, R/2ⁱ, S/2^j) benutzt und aus jeder Reihen- bezie­ hungsweise Spaltenreparaturadresse X_imax . . . X_i beziehungsweise Y_jmax . . . Y_j der resultierenden Reparaturlösung Rep(i, j, R/2ⁱ, S/2^j) wie folgt ein Satz von 2^i-i0 Reihenadressen beziehungs­ weise 2^j-j0 Spaltenadressen generiert wird:

X_imax . . . X_i0 → X_imax . . . X_i(2^i-i0 - 1)_bin, . . ., X_imax . . . X_i(0)_bin, und

Y_jmax . . . Y_j0 → Y_jmax . . . Y_j(2^j-j0 - 1)_bin, . . ., Y_jmax . . . Y_j(0)_bin,

wobei (n)_bin die binäre Darstellung der natürlichen Zahl n ist.

Diese Konstruktion bedeutet, daß das Ersetzen eines Clusters von regulären Reihen einer definierten Clustergröße (in Fig. 1 zum Beispiel CE) durch jeweiliges Ersetzen mit mehreren Re­ paraturelementen mit jeweils einer demgegenüber kleineren Clustergröße (in Fig. 1 zum Beispiel r1, r2) erfolgt. Jede Reparatur eines Reihenelements der Clustergröße 2ⁱ wird somit durch 2^i-i0 Reparaturen mit Reihenelementen der Clustergröße 2ⁱ⁰ erzeugt. Analog wird jede Reparatur eines Spaltenelements der Clustergröße 2^j durch 2^j-j0 Reparaturen mit Spaltenelemen­ ten der Clustergröße 2^j0 erzeugt. Das Flußdiagramm gemäß Fig. 2 wird somit gemäß dem Flußdiagramm nach Fig. 3 modifi­ ziert.

Im folgenden wird anhand Fig. 4 eine schaltungstechnische Realisierung für den Fall näher beschrieben, daß Reparatur­ elemente mittels elektrisch programmierbarer Fuses program­ miert werden.

Der Einfachheit halber wird hier nicht mehr in redundante Reihen- und Spaltenelemente unterschieden, sondern nur noch von redundanten Elementen ausgegangen. Diese stehen dann ent­ weder für Reihen- oder für Spaltenelemente. Die im folgenden weiter ausgeführte Ausführungsform besteht im wesentlichen darin, die Verknüpfung von zu reparierenden Elementen mit redundanten Elementen durch elektrisch programmierbare Fuses zu realisieren. Im vorliegenden Ausführungsbeispiel wird da­ von ausgegangen, daß L = 2^N redundante Elemente der minimalen Clustergröße 2ⁱ⁰ vorhanden sind. Das Programmieren eines je­ weiligen Reparaturelements erfolgt derart, daß es über eine Adresse E₀ . . . E_N-1 angesprochen wird und eine Reparaturadresse A_imax . . . A_i0 in Form einer Adresse eines zu ersetzenden Elements angelegt wird. Es wird also immer ein Reparaturelement durch die Adresse E₀ . . . E_N-1 zum Programmieren mit Reparaturadresse A_imax . . . A_i0 freigeschaltet.

Die Adresse des Reparaturelements und die Reparaturadresse werden an eine Redundanzschaltung 2 angelegt. Die genannten Adressen werden dabei von einer Redundanzanalyseeinheit 5 er­ zeugt. Die Redundanzschaltung 2 weist ihrerseits eine Multi­ plexerschaltung 3 und eine Steuerschaltung 4 auf. Die Multi­ plexerschaltung 3 wird in Verbindung mit der Steuerschaltung 4 zum Programmieren von 2^N Reparaturelementen der Clustergrö­ ße 2ⁱ⁰ derart ausgebildet, daß man 2^N-k Reparaturelemente der Clustergröße 2^i0+k erhält, wobei k ≦ N sein muß.

Die Steuerschaltung 4 wird durch Steuersignale S_j mit j = 0, . . ., k - 1 gesteuert. Die Steuerschaltung wird dabei durch die­ se Steuersignale derart gesteuert, daß wenigstens ein nieder­ wertiges Adreßbit der Adresse eines der Reparaturelemente und der Reparaturadresse gegen Zugriff von außen gesperrt wird. Konkret bedeutet dies, daß die Adreßbits A_j+i0 und E_j gegen Zugriff von außen gesperrt werden. Im weiteren wird an das wenigstens eine niederwertige Adreßbit der Adresse des Repa­ raturelements und der Reparaturadresse dasselbe Signal ange­ legt. Das bedeutet, daß A_j+i0 = E_j. Im weiteren werden diejeni­ gen Reparaturelemente, die durch gleiche höherwertige Adreß­ bits E_k . . . E_N-1 angesprochen werden, zum Anlegen und Program­ mieren der Reparaturadresse A_imax . . . A_i0+k freigeschaltet.

Damit erhält man eine Schaltung, die es erlaubt, daß bei ei­ ner Vergrößerung der Clustergröße Teile der Adresse des Repa­ raturelements und Teile der Reparaturadresse, die aufgrund der Vergrößerung der Clustergröße (daraus folgt eine Redukti­ on der Adreßräume) nicht mehr benötigt werden, in vorbestimmter Weise gesetzt werden. Somit kann die Dauer der chipseitig vorgenommenen Redundanz-Adressierung verkürzt werden.

Aus dem oben ausgeführten Ausführungsbeispiel folgt, daß die 2^k Reparaturelemente, die durch die Adressen E₀ . . . E_k-1 ange­ sprochen werden, simultan (als Cluster der Größe 2^i0+k) zur Reparatur eingesetzt werden, wobei der untere Teil der Repa­ raturadresse A_i0+k-1 . . . A_i0 für jedes Reparaturelement durch dessen Adressierung E₀ . . . E_k-1 festgelegt ist. Der obere Teil der Reparaturadresse A_imax . . . A_i0+k wird in konventioneller Wei­ se vom Redundanzanalysator geliefert, welcher im Fall einer Clustervergrößerung mit einer komprimierten Failbitmap (wel­ che die Adressen A_i0+k-1 . . . A_i0 nicht zu berücksichtigen braucht) arbeitet.

Im folgenden wird zur nochmaligen Verdeutlichung des obigen Ausführungsbeispiels der Erfindung ein konkretes Zahlenbei­ spiel näher erläutert.

Es wird dabei der Einfachheit halber auf redundante Spalten verzichtet und angenommen, daß der Speicher R = 16 redundante Reihen besitzt, die in Paaren zur Reparatur defekter Reihen eingesetzt werden können. Das heißt, die minimale mit dem Fu­ se-Konzept zu vereinbarende Reihen-Clustergröße ist c(i0) = 2 (also: 2ⁱ⁰ = 2, i0 = 1). Es liegt also in Bezugnahme auf die oben erwähnte Redundanzkonfiguration Red(i0, j0, R/2ⁱ⁰, S/2^j0) mit i0 = 1, R = 16, S = 0 vor. Weiter wird angenommen, daß der Speicher 8192 = 2¹³ Reihen besitzt, das heißt also 13 Adreßbits einer Reihenadresse X₁₂X₁₁ . . . X₁X₀. Es werden für je­ des Reihen-Reparaturelement r der Clustergröße 2 (r = 1, . . ., 8) zwölf Fuse-Adreßbits F^r ₁₂F^r ₁₁ . . . F^r ₁ benötigt, und die zu speichernden Reihen-Fehleradressen X₁₂X₁₁ . . . X₁ bestehen ebenso aus zwölf Bits. Da in Paaren repariert wird, kann gegenüber der Reihenadresse mit 13 Bits ein Adreßbit gespart werden.

Ausgehend von dieser Situation ist es nun möglich, die Clu­ stergröße der redundanten Reihen von 2 auf c(i) = 4 (also i = 2), 8 (i = 3) oder 16 (i = 4) zu erhöhen, indem künstlich zwei Paare zu einem 4-Tupel oder vier Paare zu einem 8-Tupel oder acht Paare zu einem 16-Tupel zusammengefaßt werden. Da­ bei verringert sich die Anzahl der redundanten Reparaturele­ mente von 8 auf 4 beziehungsweise 2 beziehungsweise 1. Stets muß die Clustergröße c(i) mal Anzahl der redundanten Rei­ henelemente eben dieser Clustergröße gleich 16 sein. Die An­ zahl der Adreßbits der zu speichernden Reihen-Fehleradressen ändert sich hierbei von ursprünglich 12 (im Falle der Paare) auf 11 (im Falle der 4-Tupel) beziehungsweise 10 (im Falle der 8-Tupel) beziehungsweise 9 (im Falle der 16-Tupel).

Man betrachtet nun den Fall, daß statt Paaren 4-Tupel zur Re­ paratur verwendet werden sollen. Das heißt, die Clustergröße wird vergrößert. Dann erhält man also nur mehr 4 Reparatu­ relemente (der Clustergröße c(2) = 4) und muß 11 Adressbits X₁₂X₁₁ . . . X₂ per Reihen-Fehleradresse speichern. Die Redundanz­ analyseeinheit, welche die Gesamtheit der Fehleradressen dar­ aufhin untersucht, ob der Speicher reparierbar ist oder nicht, arbeitet in diesem Falle mit 11 Bit langen Feh­ leradressen X₁₂X₁₁ . . . X₂ statt mit 12 Bit langen X₁₂X₁₁ . . . X₁. Das bedeutet, daß die Reparaturlösung, welche von der Redundanza­ nalyseeinheit errechnet wird (im Falle daß diese existiert) aus zu reparierenden, (das heißt zu fusenden) Adressen der Länge 11 Bit besteht.

Nimmt man zum Beispiel an, daß die Adresse

in der Reparaturlösung existiert, das heißt daß die 4 Reihen mit den Adressen

sowie

durch zwei redundante Reihenpaare r1 und r2 er­ setzt werden müssen. Dies erreicht man dadurch, daß man das redundante Reihenpaar r1 auf die Adresse

pro­ grammiert und das redundante Reihenpaar r2 auf die Adresse

Reihenpaar r1 repariert dann die Adressen

Reihenpaar r2 hingegen repa­ riert die Adressen

Man hat künstlich aus den zwei Paaren r1 und r2 ein 4-Tupel erzeugt.

In Fig. 5 ist eine weitere Ausführungsform eines erfindungs­ gemäßen integrierten Speichers dargestellt, der mit einem ex­ ternen Testgerät 10 verschaltet ist. Der Speicher weist eine Testschaltung 6 auf, die mit dem Speicherzellenfeld 1 zum Auslesen von Testdaten D verbunden ist. Die Daten D werden mit einer zweifachen Taktfrequenz 2TCK übertragen. Mit der Testschaltung 6 werden die aus dem Speicherzellenfeld 1 gele­ senen Daten D mit einem Erwartungswert verglichen und eine Reparaturinformation P/F erzeugt. Dabei kann bereits eine Kompression entsprechend der (minimalen) Clustergröße erfol­ gen.

Eine beliebige Datenkompression der (für das Testsystem) ef­ fektiven Clustergröße kann erzielt werden, indem die Repara­ turinformationen der einzelnen (tatsächlich kleinen) Cluster durch logisches Verknüpfen bereits auf dem Chip komprimiert werden. Das heißt, daß die einzelnen für mehrere geprüfte Cluster anfallenden Reparaturinformationen P/F durch logi­ sches Verknüpfen zu einer komprimierten Reparaturinformation P/Fc komprimiert werden, das gemäß Fig. 5 mit Hilfe einer mit der Testschaltung 6 verbundenen Verknüpfungsschaltung 7 durchgeführt wird. Die Verknüpfungsschaltung 7 mit einem Mul­ tiplexer 71 und einem ODER-Gatter 72 ist ihrerseits mit einer Ausgabeeinheit 8 zur Ausgabe der komprimierten Reparaturin­ formation verbunden. Die Ausgabeeinheit 8, beispielsweise in Form eines Treibers, ist mit einer entsprechenden Empfänger­ schaltung 9 des Testgeräts 10 verbunden, die die komprimierte Reparaturinformation an einen Fehleradreßspeicher AFM des Testgeräts 10 weiterleitet.

Im vorliegenden Ausführungsbeispiel fallen die einzelnen Re­ paraturinformationen für die mehreren geprüften Cluster als sogenannte Pass-/Fail-Informationen je Cluster in serieller Form an. In diesem Fall wird die komprimierte Reparaturinfor­ mation P/Fc durch zeitliches "Multiplexen" der einzelnen Reparaturinformationen P/F mit Hilfe einer entsprechenden Mul­ tiplexschaltung, gesteuert durch das Taktsignal CLK, erzeugt. Dabei erhält man den Vorteil, daß bei konstanter Testge­ schwindigkeit auf dem Speicherchip gleichzeitig die Datenrate zum externen Testgerät reduziert wird. Umgekehrt kann bei konstanter Datenrate zum Testgerät die effektive Testge­ schwindigkeit auf dem Speicherchip vervielfacht werden. Das Ausführungsbeispiel nach Fig. 5 zeigt ein Realisierungsbei­ spiel für eine Verdoppelung der Spaltenclustergröße. Es be­ steht im zeitlichen "Multiplexen" mit logischer Oder- Verknüpfung der anfallenden Pass-/Fail-Information P/F zweier aufeinanderfolgend getesteter Einzelcluster (zum Beispiel c1, c2 in Fig. 1). Der komprimierte Cluster (entsprechend CE in Fig. 1) ist "Fail", wenn ein beliebiger oder beide getestete Einzelcluster "Fail" sind.

Der Einfachheit halber wurde hier ein sogenannter Double Data Rate (DDR) Speicherchip herangezogen, bei dem zur Verdopplung der Spaltenclustergröße zwei aufeinanderfolgende Bits P/Fe, P/Fo (even und odd) einer Reparaturinformation P/F innerhalb eines Read-Burst miteinander verknüpft werden. Eine Verdopp­ lung der Clustergröße führt gleichzeitig zu einer Halbierung der pro Speicherchip benötigten Größe der Failbitmap f sowie zu einer möglichen Verdoppelung der Testfrequenz ohne nach­ teiligen Einfluß auf einen sogenannten Geschwindigkeitsfaktor V. Je nach Testgeschwindigkeit steht unter Umständen effektiv nicht das ganze Fail Memory des Testers zur Verfügung. Diesem Umstand wird im allgemeinen durch einen Geschwindigkeitsfak­ tor V Rechnung getragen. Danach ergänzt sich die einleitend genannte Gleichung zu

Ab einer bestimmten Datenrate ist V < 1.

Mit Verdoppelung der Clustergröße kann die Datenkompression verdoppelt werden. Neben der kleineren Größe der benötigten Failbitmap wird auch die Datenrate halbiert. Damit ist eine Verdoppelung der Testfrequenz ohne nachteiligen Einfluß auf den Geschwindigkeitsfaktor V möglich und somit eine Vervier­ fachung der Testproduktivität erreichbar.

Eine Verallgemeinerung des erfindungsgemäßen Konzepts varia­ bler Clustergrößen ist auf beliebige Clustergrößen und Spei­ cherprotokolle (beispielsweise Single Data Rate, Double Data Rate usw.) problemlos möglich.

Claims (14)

1. Verfahren zur Reparatur eines integrierten Speichers, der erste Einheiten (WL) von Speicherzellen und zweite, redundan­ te Einheiten (RWL) von Speicherzellen zum Ersetzen von ersten Einheiten von Speicherzellen aufweist,
bei dem die ersten Einheiten (WL) von Speicherzellen auf ihre Funktionsfähigkeit geprüft werden,
bei dem im Falle eines festgestellten Defektes in einer der ersten Einheiten eine Anzahl von redundanten Einheiten als zusammengehöriger Cluster (r, r1, r2, RE, RE1) zum Ersetzen von einer oder mehreren der ersten Einheiten programmiert wird, wobei ein Reparaturelement (r, r1, r2, RE, RE1) mit ei­ ner der Anzahl der redundanten Einheiten entsprechenden Clu­ stergröße gebildet ist,
bei dem die Clustergröße von jeweiligen Reparaturelementen variabel eingestellt wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zu einem ersten Zeitpunkt eines Test- und Reparaturbetriebs eine erste Clustergröße und zu einem zweiten, späteren Zeit­ punkt des Test- und Reparaturbetriebs eine zweite Clustergrö­ ße, die größer als die erste Clustergröße ist, eingestellt wird.

3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß aus einzelnen Reparaturelementen (r1, r2) mit einer kleineren Clustergröße ein Reparaturelement (RE1) mit einer demgegen­ über um einen Faktor x größeren Clustergröße derart aufgebaut wird, daß das Reparaturelement (RE1) mit der größeren Clu­ stergröße sich aus x nebeneinander angeordneten Reparaturele­ menten (r1, r2) mit der kleineren Clustergröße zusammensetzt.

4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Ersetzen eines Clusters (CE) von ersten Einheiten von Speicherzellen einer definierten, der Anzahl der ersten Ein­ heiten entsprechenden Clustergröße durch jeweiliges Ersetzen mit mehreren Reparaturelementen (r1, r2) mit jeweils einer demgegenüber kleineren Clustergröße erfolgt.

5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß
das Programmieren eines jeweiligen Reparaturelements derart erfolgt, daß es über eine Adresse (E₀ . . . E_N-1) angesprochen wird und eine Reparaturadresse (A_imax . . . A_i0) in Form einer Adresse eines zu ersetzenden Elements angelegt wird,
bei einer Vergrößerung der Clustergröße Teile der Adresse (E₀ . . . E_k-1) des Reparaturelements und Teile der Reparatur­ adresse (A_i0+k-1 . . . A_i0) in vorbestimmter Weise gesetzt werden.

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß
wenigstens ein niederwertiges Adreßbit der Adresse (E₀ . . . E_k-1) und der Reparaturadresse (A_i0+k-1 . . . A_i0) gegen Zugriff von außen gesperrt wird,
an das wenigstens eine niederwertige Adreßbit der Adresse und der Reparaturadresse ein selbes Signal angelegt wird,
diejenigen Reparaturelemente, die durch gleiche höherwerti­ ge Adreßbits (E_k . . . E_N-1) der Adresse angesprochen werden, zum Anlegen der Reparaturadresse (A_imax . . . A_i0+k) freigeschaltet werden.

7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß
die ersten Einheiten von Speicherzellen in Clustern (c1, c2) auf ihre Funktionsfähigkeit geprüft werden, wobei eine gemeinsame Reparaturinformation (P/F) für eine Anzahl von zu einem Cluster gehörigen ersten Einheiten erzeugt wird,
jeweils eine Reparaturinformation (P/F) für mehrere geprüf­ te Cluster erzeugt wird, wobei die einzelnen Reparatur­ informationen durch logisches Verknüpfen zu einer komprimierten Reparaturinformation (P/Fc) komprimiert werden und die komprimierte Reparaturinformation an eine Ausgabeeinheit (8) weitergegeben wird.

8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die einzelnen Reparaturinformationen (P/F) für die mehreren geprüften Cluster (c1, c2) von ersten Einheiten seriell er­ zeugt werden und die komprimierte Reparaturinformation (P/Fc) durch zeitliches Multiplexen der einzelnen Reparaturinforma­ tionen erzeugt wird.

9. Integrierter Speicher
mit ersten Einheiten (WL) von Speicherzellen und zweiten, redundanten Einheiten (RWL) von Speicherzellen zum Ersetzen von ersten Einheiten von Speicherzellen,
mit einer Redundanzschaltung (2) zum Programmieren einer Anzahl von redundanten Einheiten als zusammengehöriger Clu­ ster (r, r1, r2, RE, RE1) zum Zwecke des Ersetzens von einer oder mehreren der ersten Einheiten, wobei ein Reparaturele­ ment (r, r1, r2, RE, RE1) mit einer der Anzahl der redundan­ ten Einheiten entsprechenden Clustergröße gebildet ist,
bei dem die Redundanzschaltung (2) derart ausgebildet ist, daß die Clustergröße von jeweiligen Reparaturelementen varia­ bel einstellbar ist.

10. Integrierter Speicher nach Anspruch 9, dadurch gekennzeichnet, daß die Speicherzellen in einem matrixförmigen Speicherzellenfeld (1) entlang von Reihen (WL) und Spalten (BL) angeordnet sind, wobei die ersten Einheiten von Speicherzellen und redundanten Einheiten von Speicherzellen durch jeweils eine Reihe oder Spalte gebildet sind.

11. Integrierter Speicher nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß
der Speicher derart ausgebildet ist, daß zum Programmieren eines jeweiligen Reparaturelements dieses über eine Adresse (E₀ . . . E_N-1) angesprochen wird und eine Reparaturadresse (A_imax . . . A_i0) in Form einer Adresse eines zu ersetzenden Elements an die Redundanzschaltung angelegt wird,
die Redundanzschaltung derart ausgebildet ist, daß bei ei­ ner Vergrößerung der Clustergröße Teile der Adresse (E₀ . . E_k-1) des Reparaturelements und Teile der Reparaturadresse (A_i0+k-1 . . . A_i0) in vorbestimmter Weise gesetzt werden.

12. Integrierter Speicher nach Anspruch 11, dadurch gekennzeichnet, daß
die Redundanzschaltung eine Multiplexerschaltung (3) aufweist mit einer Steuerschaltung (4), die
wenigstens ein niederwertiges Adreßbit der Adresse (E₀ . . . E_k-1) und der Reparaturadresse (A_i0+k-1 . . . A_i0) gegen Zugriff von außen sperrt,
an das wenigstens eine niederwertige Adreßbit der Adresse und der Reparaturadresse dasselbe Signal anlegt,
diejenigen Reparaturelemente, die durch gleiche höherwerti­ ge Adreßbits (E_k . . . E_N-1) der Adresse angesprochen werden, zum Anlegen der Reparaturadresse (A_imax . . . A_i0+k) freischaltet.

13. Integrierter Speicher nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, daß
eine Testschaltung (6) vorgesehen ist, die bei einer Über­ prüfung von Clustern (c1, c2) mit ersten Einheiten von Spei­ cherzellen jeweils eine gemeinsame Reparaturinformation (P/F) für eine Anzahl von zu einem Cluster gehörigen ersten Einhei­ ten erzeugt,
eine mit der Testschaltung (6) verbundene Verknüpfungs­ schaltung (7) zur Komprimierung von mehreren der Reparaturin­ formationen zu einer komprimierten Reparaturinformation (P/Fc) vorgesehen ist,
eine nachgeschaltete Ausgabeeinheit (8) zur Ausgabe der komprimierten Reparaturinformation vorgesehen ist.

14. Integrierter Speicher nach Anspruch 13, dadurch gekennzeichnet, daß die Verknüpfungsschaltung (7) eine Multiplexschaltung auf­ weist zum zeitlichen Multiplex von seriell erzeugten Repara­ turinformationen.