CN1650371A - 内存可挠冗余 - Google Patents

内存可挠冗余 Download PDF

Info

Publication number
CN1650371A
CN1650371A CNA038094495A CN03809449A CN1650371A CN 1650371 A CN1650371 A CN 1650371A CN A038094495 A CNA038094495 A CN A038094495A CN 03809449 A CN03809449 A CN 03809449A CN 1650371 A CN1650371 A CN 1650371A
Authority
CN
China
Prior art keywords
memory
redundant
integrated circuit
matrix
redundancy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA038094495A
Other languages
English (en)
Inventor
T·罗伊赫
N·雷赫姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1650371A publication Critical patent/CN1650371A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明系揭露一种用于内存矩阵中改良的冗余***。该内存矩阵具有彼此连接于第一与第二方向之复数内存单元。该内存单元系被分组成内存组件。提供具有复数冗余内存单元之一冗余内存组件。该冗余内存组件系于该第一方向被区分为R个区段，其中R系一大于或等于2之整数。藉由将冗余组件区分为R区段，可用于修复多至R个不同的内存组件中之缺陷。

Description

内存可挠冗余
发明之领域
本发明系关于内存集成电路(IC)。更特别地，本发明系关于在内存IC中实行冗余。
发明之背景
铁电的金属氧化物陶瓷材料，例如铅锆酸钛酸盐(PTZ)已被研究用于铁电的半导体内存装置。其它铁电的材料，例如亦可使用锶铋钽(SBT)。该铁电的材料系位于两电极之间，以形成一铁电的电容器，用于储存信息。铁电的电容器使用该铁电材料的滞后现象极性化特性，用于储存信息。储存于该内存单元中的逻辑值取决于该铁电电容器之极性化方向。为了改变该电容器之极性化方向，大于该转换电压(强制电压)之电压需要被用于通过其电极。该电容器之极性化取决于所使用电压之极性。该铁电电容器之优点系在电源移除后，其保持其极性化状态，而造成非挥发性的内存单元。
第1图系说明一对位线(位线BL与位线补体/BL)。每一位线包含一组内存单元(110a或110b)。各自与一晶体管142并联结合至一电容器144之该内存单元，系串联以形成一串链。所描述之此内存结构，例如Takashima等人于1998年5月在固态电路之IEEE期刊第33册第787至792页所著「高密度串链铁电随机存取内存(串链FRAM)」，其系并于此处作为参考文献。一感应放大器(未显示)系结合至该位线，使得可以存取该内存单元。
该单元晶体管之闸极可为闸极传导器，其系结合至或作为字符线。提供一选择晶体管以选择性结合至该串链之一端至其个别位线。一第一块选择信号BS0系用以控制选择晶体管130a且一第二块选择信号BS1系控制选择晶体管130b。一版线系结合至该串链(例如PL或/PL)之另一端。许多位线对或栏系经由字符线相互连接，以形成一内存块。
可提供一冗余内存组件以修复有缺陷的单元。一种冗余***系指列或字符线冗余。在列冗余中，对应于该有缺陷的单元之该字符线系经由冗余电路，以单元之冗余列而置换。冗余***使得有些有缺陷的UC可被修复，因而增加产量而降低制造成本。
然而，在一串链接构中，块之字符线系相互依赖的。由于此相互依赖，一冗余组件或单元具有与该块相同大小之尺寸。此系指在块中修复有缺陷的单元系需要整块之置换。
请参阅第2图，其系说明一串链接构中所排列之内存单元之数组201。如图所示，该数组之单元系排列于32块240中具有一冗余组件220相等于1块之尺寸。该字符线系排列于垂直方向；该位线系排列于水平方向。感应放大器排280系结合至该数组之一侧，其系结合至该位线。该冗余块系位于该感应放大器排与32内存块间的该数组之边缘。此冗余***可修复仅发生于一块之一或多缺陷。然而，当多于一块时，此冗余***的缺陷修复没效率。为了在多于一块时修复缺陷，因此需要额外的冗余组件。所需要采用于此冗余***之熔丝数目系6(在32块之1为5且在设定冗余系为1)。所以，在串链接构中，习用的冗余***系非常没效率的，且使用很大的芯片区域。此外，在一冗余组件中，相对的多数单元在冗余组件本身增加了失败的可能性。
由上述之讨论，本发明欲提供一改良的冗余于具有串链接构之IC中。
发明之概述
本发明系关于一改善的冗余***用以修复有缺陷的内存单元。在一实施例中，该集成电路包含一内存质，其系具有复数内存单元以第一及第二方向相互连接。该复数内存单元系被分开至复数内存组件中。该基质亦包含一冗余内存组件，其系具有复数冗余内存单元。该冗余内存组件系被区分为R段于该第一方向，其中R系一整数等于或大于2。一冗余部份可被用以修复一或多缺陷于一内存组件部份中。藉由将该冗余组件分为R段，一冗余组件可被用以修复缺陷上至R个不同内存组件。在一实施例中，一冗余组件可被用以在不同段中修复缺陷上至R个不同内存组件。
图标之简单说明
第1图系说明排列于习用串链接构中内存单元之栏。
第2图系说明习用之冗余***于具有串链接构之内存数组。
第3图系根据本发明之一实施例说明具有冗余之一内存矩阵。
第4图系说明在一非串链接构内存矩阵中的冗余***。
发明之详细说明
本发明系关于在内存块或数组增加列冗余***之修复能力，而不需要额外的冗余组件。第3图系说明本发明之一实施例。内存单元之矩阵301系藉由字符线与位线相互连接。例如该矩阵可为一内存IC之数组的一部分。此外，该矩阵可为该内存IC的整个数组。在一实施例中，该内存单元可为铁电内存单元。其它形式的内存单元，例如闪存或DRAM亦可使用。
如图所示，该矩阵系排列于复数内存组件或块340以及至少一冗余组件或块320中。一内存组件包含例如复数内存单元排列于一串链接构中。提供至少一冗余组件320用于修复有缺陷的内存组件。
在一实施例中，该矩阵系包含32内存组件(3400-34031)与2列冗余组件(3200-3201)。亦可提供具有其它数目块与冗余组件之矩阵。该数组之字符线系排列于垂直方向且位线系排列于水平方向。该数组之一侧系一感应放大器380排，其系结合至该位线之端点。其它组件例如字符线驱动器、字符线译码器与栏译码器(未显示)，系包含于此矩阵中。
根据本发明之一实施例，该矩阵系被逻辑片段化为x部分3641-x，其中x系一整数≥2，沿着字符线的方向。不同部分的字符线并未被物理性分离。不同部分之定位系利用例如该地址之栏部分。较佳为，x系等于2y，其中y系一整数≥1。更佳为y等于1-4，甚佳为y系等于1-3。因此，该内存与冗余组件系被区分为x区段。各部分的尺寸可为相等或不同。
在一实施例中，一冗余区段可修复位于对应部分中一内存区段中的一或多有缺陷的单元。亦可使用一冗余组件在位于不同部分中的一内存区段中修复一或多有缺陷的单元。
举例说明，该矩阵被区分为第一与第二部分3641-x。如所示，有缺陷的内存单元393系位于该第一部分中的内存组件34012与34021中，或是位于该第二部分中该矩阵与内存组件3408及34018中。第一部分中内存区段的缺陷可被修复，其修复系藉由将其置换为第一部分中冗余组件的区段。同样地，第二部分中内存区段的缺陷可被修复，其修复系藉由将其置换为对应的第二部分中之冗余区段。藉由区分该矩阵为x部分，一冗余组件可在x不同部分修复一有缺陷的内存区段。
一般而言，用于编码该冗余组件所需要熔丝数目系等于x[A+B+1]，其中部分的数目为x，A系等于编码内存组件数目所需之数目位(例如32内存组件需要5位)，B系等于编码不同部分所需之位数目(例如2部分需要1位)，以及剩余之1位系用以决定冗余。
如上所述，系藉由将矩阵区分为x部分而达到增加修复能力的目的。修复能力增加的因子系为x倍。且此一目的之达成并不需要提供多余的冗余组件。虽然需要额外的熔丝，但是额外的熔丝所需要的区域小于额外冗余块所需要的区域。此外，即使若该矩阵之一部分系有缺陷的，则其它部分系不受影响的。无法修复一部分的情况下(例如无足够的冗余组件)，该IC仍可与该矩阵之剩余部份执行功能。
本发明亦可使用于非串链的结构中。第4图系说明一***方向。一感应放大器480系位于该位线之一端。
举例说明，该矩阵包含由8列地址位所定位之256字符线。亦可用其它数目的字符线提供于此矩阵。提供复数冗余列与字符线。在一实施例中系提供8个冗余列。习知技艺中，该8个冗余列可在上至8个不同字符线中，修复一或多有缺陷的单元。
根据本发明之一实施例，该冗余列系被区分为x个区段如第3图中所述，以增加修复能力而不须增加冗余组件之数目。对于256字符线之矩阵而言，每一冗余区段需要9个熔丝(8个用于定位该256字符线且1个用于代表冗余)以实现该冗余***。虽然如上所述之该冗余组件与该内存组件系等同一字符线，但是亦可使用提供具有复数字元线之冗余与内存组件。
虽然本发明以藉由不同之实施例所描述，但是熟知此技艺之人士可知本发明仍有其它的修饰与改变但不背离本发明之精神与范围。本发明之范围并不受限于以上之说明，而是如同以下申请专利范围所阐述之内容。

Claims (11)

1.一种集成电路，其具有一内存矩阵，其具有以第一与第二方向彼此连接之复数内存单元，该内存单元包含：
复数内存单元，其系分组成复数内存组件；
至少一冗余内存组件，其具有复数冗余内存单元；以及
R个部分，其R系一大于或等于2之整数，该R个部分会逻辑地将该冗余与内存组件区分为R个区段，其中一冗余区段可被使用于该内存组件之各区段中，以修复一或多有缺陷的内存单元。
2.如申请专利范围第1项之集成电路，其中该内存单元与冗余内存单元系为铁电内存单元。
3.如申请专利范围第1项之集成电路，其中该内存组件之内存单元与该冗余内存单元或该冗余组件系被排列于内存串链中。
4.如申请专利范围第3项之集成电路，其中该内存单元与冗余内存单元系为铁电内存单元。
5.如申请专利范围第1项至第4项之一的集成电路，其中该R个部分系于第一方向。
6.如申请专利范围第1项至第4项之一的集成电路，其中该冗余组件之区段系用于修复位于的该矩阵中对应部分内存组件之有缺陷部分。
7.如申请专利范围第1项至第4项之一的集成电路，其中该R系等于2y，其中y系一等于或大于1之整数。
8.如申请专利范围第5项之集成电路，其中该第一方向系沿着该字符线的方向。
9.如申请专利范围第8项之集成电路，其中该冗余组件之区段系用于修复位于的该矩阵中对应部分内存组件之有缺陷部分。
10.如申请专利范围第9项之集成电路，其中该R系等于2y，其中y系一等于或大于1之整数。
11.如申请专利范围第8项之集成电路，其中该R系等于2y，其中y系一等于或大于1之整数。
CNA038094495A 2002-04-26 2003-04-17 内存可挠冗余 Pending CN1650371A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/133,919 US6687171B2 (en) 2002-04-26 2002-04-26 Flexible redundancy for memories
US10/133,919 2002-04-26

Publications (1)

Publication Number Publication Date
CN1650371A true CN1650371A (zh) 2005-08-03

Family

ID=29249100

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA038094495A Pending CN1650371A (zh) 2002-04-26 2003-04-17 内存可挠冗余

Country Status (8)

Country Link
US (1) US6687171B2 (zh)
EP (1) EP1500111B1 (zh)
JP (1) JP2005524190A (zh)
KR (1) KR100633426B1 (zh)
CN (1) CN1650371A (zh)
DE (1) DE60323744D1 (zh)
TW (1) TWI226062B (zh)
WO (1) WO2003092012A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112837736A (zh) * 2021-03-16 2021-05-25 江苏时代全芯存储科技股份有限公司 记忆体装置以及其修补方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10157537C2 (de) * 2001-11-23 2003-09-18 Infineon Technologies Ag Integrierter Speicher und Verfahren zur Reparatur eines integrierten Speichers
KR100484254B1 (ko) * 2002-10-31 2005-04-22 주식회사 하이닉스반도체 반도체 메모리 장치의 리던던시 회로 및 그를 이용한 페일구제방법
JP2005182900A (ja) * 2003-12-18 2005-07-07 Sony Corp 半導体記憶装置
JP5019579B2 (ja) * 2007-01-18 2012-09-05 株式会社東芝 半導体記憶装置
JP2010146665A (ja) * 2008-12-19 2010-07-01 Toshiba Corp 抵抗変化型不揮発性半導体メモリ
KR102384864B1 (ko) 2017-11-03 2022-04-08 삼성전자주식회사 불량 스트링을 리페어하는 방법 및 불휘발성 메모리 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5446698A (en) * 1994-06-30 1995-08-29 Sgs-Thomson Microelectronics, Inc. Block decoded redundant master wordline
JP3710002B2 (ja) * 1995-08-23 2005-10-26 株式会社日立製作所 半導体記憶装置
US5808945A (en) * 1996-02-21 1998-09-15 Sony Corporation Semiconductor memory having redundant memory array
JP3845889B2 (ja) * 1996-02-21 2006-11-15 ソニー株式会社 半導体記憶装置
US5774471A (en) * 1996-12-17 1998-06-30 Integrated Silicon Solution Inc. Multiple location repair word line redundancy circuit
US6163489A (en) * 1999-07-16 2000-12-19 Micron Technology Inc. Semiconductor memory having multiple redundant columns with offset segmentation boundaries
US6249465B1 (en) * 2000-02-18 2001-06-19 Hewlett-Packard Company Redundancy programming using addressable scan paths to reduce the number of required fuses
US6314030B1 (en) * 2000-06-14 2001-11-06 Micron Technology, Inc. Semiconductor memory having segmented row repair

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112837736A (zh) * 2021-03-16 2021-05-25 江苏时代全芯存储科技股份有限公司 记忆体装置以及其修补方法

Also Published As

Publication number Publication date
US6687171B2 (en) 2004-02-03
WO2003092012A2 (en) 2003-11-06
EP1500111B1 (en) 2008-09-24
DE60323744D1 (de) 2008-11-06
TW200307288A (en) 2003-12-01
KR100633426B1 (ko) 2006-10-13
US20030202387A1 (en) 2003-10-30
WO2003092012A3 (en) 2004-02-05
TWI226062B (en) 2005-01-01
KR20040102154A (ko) 2004-12-03
JP2005524190A (ja) 2005-08-11
EP1500111A2 (en) 2005-01-26

Similar Documents

Publication Publication Date Title
CN1136579C (zh) 存储电路以及其中所使用的备份电路
CN1053757C (zh) 半导体存储器装置的晶片老化检测电路
KR930003814B1 (ko) 반도체 메모리 장치
US6707700B2 (en) Nonovolatile ferroelectric memory device and driving method thereof
CN1033344C (zh) 存储单元具有“与非”逻辑结构的非易失性半导体存储器
CN101641747B (zh) 半导体存储器装置
CN1650371A (zh) 内存可挠冗余
US5400344A (en) Semiconductor device with function of testing insulation defect between bit lines and testing method therefor
US5452258A (en) Semiconductor read only memory
CN1305139C (zh) 强电介质存储装置
CN1316505C (zh) 一种用于制造固态存储器装置的方法
EP1535284B1 (en) Reference voltage generation for memory circuits
CA2223222C (en) Data-bit redundancy for semiconductor memories
US6856560B2 (en) Redundancy in series grouped memory architecture
CN1175425C (zh) 具有存储单元和参考单元的集成式存储器
KR100451009B1 (ko) 반도체 집적회로
CN1093662C (zh) 用于多阵列存储器的重新编号阵列结构
KR100546140B1 (ko) 불휘발성 강유전체 메모리 장치 및 그 리페어 방법
CN1048463A (zh) 在测试存贮器装置时写入数据的方法和测试存贮器装置的电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication