TWI220768B - Method of forming a gate and method of forming a contact window - Google Patents
Method of forming a gate and method of forming a contact window Download PDFInfo
- Publication number
- TWI220768B TWI220768B TW92124426A TW92124426A TWI220768B TW I220768 B TWI220768 B TW I220768B TW 92124426 A TW92124426 A TW 92124426A TW 92124426 A TW92124426 A TW 92124426A TW I220768 B TWI220768 B TW I220768B
- Authority
- TW
- Taiwan
- Prior art keywords
- conductive layer
- layer
- etching
- manufacturing
- patent application
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 151
- 238000005530 etching Methods 0.000 claims abstract description 93
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 claims description 39
- 230000002093 peripheral effect Effects 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 7
- 239000004575 stone Substances 0.000 claims description 6
- 238000005496 tempering Methods 0.000 claims description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 4
- 101100515452 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) rca-1 gene Proteins 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 102100021765 E3 ubiquitin-protein ligase RNF139 Human genes 0.000 claims description 2
- 101001106970 Homo sapiens E3 ubiquitin-protein ligase RNF139 Proteins 0.000 claims description 2
- 229910021529 ammonia Inorganic materials 0.000 claims description 2
- 239000008367 deionised water Substances 0.000 claims 2
- 229910021641 deionized water Inorganic materials 0.000 claims 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims 1
- 235000011114 ammonium hydroxide Nutrition 0.000 claims 1
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims 1
- 229910021342 tungsten silicide Inorganic materials 0.000 claims 1
- 238000009826 distribution Methods 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- -1 nitride nitride Chemical class 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 206010052804 Drug tolerance Diseases 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 230000026781 habituation Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Description
1220768 五、發明說明（1) 【發明所屬之技術領域】 本發明是有關於一種半導體製程，且特別是有關於一 種閘極的製造方法以及接觸窗開口的製造方法。 【先前技術】 在現今之金氧半導體元件中，多晶矽化金屬閘極係為 普遍採用的一種閘極結構，一般而言，多晶石夕化金屬閘極 的結構通常是在閘極的多晶矽層上形成耐熱金屬矽化物 (Refractory Metal Silicide)層，例如是石夕化鐵等，並 藉由耐熱金屬矽化物所具有之熔點高、穩定性高、及電阻 率（R e s i s t i v i t y )低等優點，從而提昇金屬與石夕之間的歐 姆式接觸性（0 h m i c C ο n t a c t )，以及增加金氧半導體之閘 極結構的導電特性。 第1 A圖至第1 E圖，其繪示是習知一種多晶矽化金屬閘 極的製造流程剖面示意圖。 請參照第1 A圖，提供具有記憶胞陣列區1 0 2與周邊電 路區103之基底100 ，且基底100上已形成有介電層104、多 晶矽層1 0 6、矽化金屬層1 0 8以及圖案化之罩幕層1 1 0。 接著，請參照第1 B圖，進行蝕刻製程，以移除記憶胞 陣列區1 0 2與周邊電路區1 0 3之多晶矽層1 0 6與矽化金屬層 1 0 8直至裸露出介電層1 0 4為止，並且同時於記憶胞陣列區 102與周邊電路區103分別定義出由介電層104 、多晶矽層 1 0 6 a與矽化金屬層1 0 8 a所構成的閘極1 1 2 a、1 1 2 b。 然而，由於記憶胞陣列區1 0 2所欲定義之閘極1 1 2 a的 分布密度會大於周邊電路區103中所欲定義之閘極112b的
11639twf.ptd 第8頁 1220768 五、發明說明（2) 分布费度，如此會造成不同區域其蚀刻速度不同，此稱為 負載效應（1 〇 a d i n g e f f e c t )，亦即在蝕刻過程中，當周邊 電路區1 〇 3已裸露出介電層1 0 4時，在記憶胞陣列區1 〇 2中 仍有未餘刻的多晶石夕層1 0 6 b。 接著，請參照第1 C圖，繼續進行餘刻製程，以將記憶 胞陣列區1 〇 2中未蝕刻完全的多晶矽層1 0 6 b去除。然而， 由於介電層1 0 4與多晶矽層（1 0 6 a與1 0 6 b )之蝕刻選擇比並 不高，所以在去除記憶胞陣列區1 0 2之殘存的多晶矽層 106b時，還會使得周邊電路區1〇3之部分介電層1〇4被移 除。 接著，請參照第1 D圖，進行矽化金屬層1 〇 8 a之蝕刻步 驟，以移除矽化金屬層1 0 8 a側壁之部分厚度，使得矽化金 屬層108b較其他膜層凹陷。 之後，請參照第1 E圖，進行快速熱回火製程（R ap i d Thermal Annealing ，RTA)/ 快速熱氧化（Rapid Thermal Oxidation，RTO)製程，以穩定矽化金屬層l〇8b，並且同 時在閘極（1 1 2 a與1 1 2 b )之側壁以及未被閘極（1 1 2 a與1 1 2 b ) 覆蓋之基底100表面上形成一襯氧化層（oxide liner)114。由於在先前步驟中已先移除矽化金屬層i〇8a 側壁之部分厚度，因此在上述之熱製程中，可以避免矽化 金屬層108c因晶粒成長而造成側面凸起（lateral extrusion) ° 然而，在上述之製程中具有下述的問題： 雖然利用上述之快速熱回火製程可以使得矽化金屬層
11639twf.ptd 第9頁 1220768 五、發明說明（3) 1 0 8 b之晶格重新排列，並藉此穩定（s t a b 1 i z e )矽化金屬層 108b的性質。但是，在另一方面，在熱製程中所產生之熱 應力卻會造成多晶矽層1 0 6 a形變（如第2圖所示），而多晶 矽層1 0 6 a形變傾斜後，往往會使得後續製程，例如是接觸 窗製程發生插塞與閘極短路的情形。 此外，關於記憶胞陣列區1 0 2與周邊電路區1 0 3的蝕刻 速度不同的問題，雖然可以利用再次蝕刻，來去除記憶胞 陣列區1 0 2未I虫刻完全的多晶石夕層1 0 6 b。但是，再次#刻 的結果可能導致過度蝕刻介電層1 0 4，而造成基底1 0 0的表 面被損傷，特別是在現今欲增加閘極之導電性，而使多晶 矽層1 0 6 a越來越薄的情況下，基底1 0 0表面被損傷的問題 會更為嚴重。因此，在必須同時考慮到不使記憶胞陣列區 1 0 2殘留多晶矽層1 0 6 a，並避免周邊電路區1 0 3被過度蝕刻 而損害基底1 0 0的情況下，必須更精準掌握其蝕刻終點， 從而使得製程裕度非常的小。 【發明内容】 因此，本發明的目的就是提供一種閘極的製造方法以 及接觸窗開口的製造方法，以解決習知在定義閘極時，在 基底之記憶胞陣列區與周邊電路區，因負載效應（1 〇 a d i n g effect)不同而造成蝕刻速率不同，進而導致部分區域之 基底表面被過度蝕刻的問題。 本發明的另一目的就是提供一種閘極的製造方法以及 接觸窗開口的製造方法，能夠提高在定義閘極結構時的製 程裕度。
11639twf.ptd 第10頁 1220768 五、發明說明（4) 本發明的再一目的是提供一種的閘極製造方法以及接 觸窗開口的製造方法，以解決習知在利用熱製程來穩定晶 格時，其所產生之熱應力導致閘極之多晶石夕層產生形變的 問題。 本發明提出一種閘極的製造方法，此方法係首先提供 具有記憶胞陣列區與周邊電路區之基底，此基底上已依序 形成有介電層、第一導電層以及第二導電層。之後，於第 二導電層上形成圖案化之罩幕層。接著，以此罩幕層為蝕 刻罩幕，進行第一蝕刻製程，以移除第二導體層，直到記 憶胞陣列區或周邊電路區之第一導電層之表面裸露出來為 止。然後，進行第二蝕刻製程，以移除第二導電層側壁之 部分厚度，其中第二蝕刻製程對於第二導電層之蝕刻選擇 比大於對第一導電層之蝕刻選擇比。繼之，進行第一熱製 程。隨後，以罩幕層為蝕刻罩幕，進行第三蝕刻製程，以 移除第一導體層，直到記憶胞陣列區與周邊電路區之介電 層之表面裸露出來為止。 本發明提出一種接觸窗開口的製造方法，此方法係首 先提供具有記憶胞陣列區與周邊電路區之基底，此基底上 已依序形成有介電層、第一導電層以及第二導電層。之 後，於第二導電層上形成圖案化之罩幕層。接著，以此罩 幕層為蝕刻罩幕，進行第一蝕刻製程，以移除第二導體 層，直到記憶胞陣列區或周邊電路區之第一導電層之表面 裸露出來為止。然後，進行第二蝕刻製程，以移除第二導 電層側壁之部分厚度，其中第二蝕刻製程對於第二導電層
11639twf.ptd 第11頁 1220768 五、發明說明（5) 之蝕刻選擇比大於對第——導電層之蝕刻選擇比。繼之，進 行第一熱製程。隨後，以罩幕層為蝕刻罩幕進行第三蝕刻 製程，以移除第一導電層，直到記憶胞陣列區與周邊電路 區的介電層之表面裸露出來為止，而形成複數個閘極結 構。之後，進行第二熱製程，以在這些閘極結構的側壁與 裸露之介電層上形成襯層。繼之，於這些閘極結構之側壁 形成間隙壁。接著，於基底上方形成絕緣層，以覆蓋這些 閘極結構。隨後，圖案化絕緣層，以在相鄰之其中二閘極 結構之間形成接觸窗開口。 由於在本發明中，第一次的钱刻製程只餘刻至第一導 電層表面，之後利用對於第二導電層與第一導電層具有高 蝕刻選擇比的濕式蝕刻製程，而能夠在幾乎不對第一導電 層進行蝕刻的情況下，將記憶胞陣列區中未蝕刻完全的第 二導電層去除，並同時移除兩區之第二導電層側壁之部分 厚度，因此兩區之第一導電層的厚度相近，從而能夠避免 習知周邊電路區的第一導電層厚度較薄，而於蝕刻製程中 損害到基底表面的問題。 而且，利用本發明之方法，係能夠使得在移除預定移 除部分之第二導電層後，所預定移除部分之第一導電層具 有相近的厚度，因此後續製程所需移除的第一導電層厚度 相近，且蝕刻終點亦容易偵測，從而能夠有效提高製程的 裕度。 另外，本發明在未圖案化第一導電層之前，就先進行 熱製程，以使第二導電層之晶格可以重新排列，並藉此穩
11639t.wf.ptd 第12頁 1220768 五、發明說明（6) 定其性質，由於此時第一導電層尚為一整層的結構，因此 習知因熱製程所產生之應力不會對第一導電層產生影響， 而能夠避免第一導電層因為對第二導電層進行熱製程所產 生之形變的問題，進而能夠避免在後續的接觸窗製程中產 生插塞與閘極短路的問題。 此外，由於本發明在進行第二導電層的熱製程後還會 進行第一導電層的蝕刻製程，所以，即使熱製程造成第二 導電層的側壁突出，亦能夠藉由餘刻第一導電層的蝕刻製 程將之去除，而能夠避免開口或間距縮小的問題，並同樣 能夠避免在後續的接觸窗製程中產生插塞與閘極短路的問 題。 為讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳 細說明如下： 【實施方式】 第3 A圖至第3 E圖所示，其繪示依照本發明一較佳實施 例的一種閘極的製造流程剖面示意圖。 請參照第3 A圖，本發明之閘極的製造方法係先提供具 有記憶胞陣列區2 0 2與周邊電路區2 0 3之基底2 0 0，此基底 200上已依序形成有介電層204與導電層（206與208)。其 中，介電層2 0 4的材質例如是氧化矽，導電層2 0 6的材質例 如是多晶石夕，導電層2 0 8的材質例如是石夕化金屬，而此石夕 化金屬例如是石夕化鐵。另外，介電層2 0 4的材質例如是氧 化石夕時，其形成的方法例如是熱氧化法，而導電層（2 0 6與
11639t.wf.ptd 第13頁 1220768 五、發明說明（7) 2 0 8 )的形成方法例如是化學氣相沈積法。 之後，於導電層208上形成圖案化之罩幕層210。其 中，罩幕層2 1 0的材質例如是氮化石夕，且其形成方法例如 是先於基底2 0 0上沈積一層氮化矽，然後再利用習知之圖 案化的技術來定義出所欲形成之圖案。 接著，請參照第3 B圖，以罩幕層2 1 0為蝕刻罩幕，進 行蝕刻製程，以移除導電層2 0 8，直至導電層2 0 6之表面裸 露出來為止，而形成圖案化之導電層208a ，其中蝕刻製程 例如進行習知之圖案化的步驟。 此處值得注意的是，由於記憶胞陣列區2 0 2中所欲定 義之閘極的分布密度大於周邊電路區2 0 3中所欲定義之閘 極的分布密度。如此會造成此二區域（2 0 2與2 0 3 )之蝕刻速 度不同，而使得當周邊電路區203已裸露出導電層206時， 記憶胞陣列區2 0 2中仍有未蝕刻完全的導電層2 0 8 b。 然後，請參照第3 C圖，進行另一次的蝕刻製程，以移 除導電層2 0 8 a側壁之部分厚度以形成内縮的導電層2 0 8 c， 並且將上述步驟中之未蝕刻完全的導電層2 0 8 b同時移除。 其中，此蝕刻製程例如是濕式蝕刻，且此濕式蝕刻製程係 以R C A 1作為钱刻液來進行之，而此R C A 1钱刻液係由氨水 (ΝΗ40Η)、雙氧水（H2 02 )與去離子水所構成。由於RCA1蝕刻 液對於導電層（208a與208b)之蝕刻選擇比大於對導電層 2 0 6之蝕刻選擇比，所以在此蝕刻製程中，在幾乎不對周 邊電路區2 0 3之導電層2 0 6表面進行蝕刻的情況下，可以將 記憶胞陣列區2 0 2殘留之導電層2 0 8 b去除，並同時移除記
11639twf.ptd 第14頁 1220768 五、發明說明（8) 憶胞陣列區2 0 2與周邊電路區2 0 3之導電層2 0 8 a側壁之部分 厚度，從而使得兩區202、203的導電層206具有相近的厚 度。 繼之，請參照第3 D圖，進行熱製程，以使導電層2 0 8 c 中的晶格重新排列，並且藉由此熱製程穩定導電層2 0 8 c的 性質。其中，熱製程例如是快速熱回火製程（R T A )。而 且，在熱製程的過程中，導電層2 0 8 c會因晶粒的成長而造 成側面凸起，而將原本凹陷的部分填滿以形成導電層 2 0 8 d ° 隨後，請參照第3 E圖，以罩幕層2 1 0為蝕刻罩幕，進 行再一次蝕刻製程，以移除導電層2 0 6，直到記憶胞陣列 區202與周邊電路區203的介電層204之表面裸露出來為 止，而形成複數個由介電層204、導電層206a、導電層 2 0 8 d所構成的閘極結構2 1 1。其中，此蝕刻製程例如是乾 式蝕刻。 值得一提的是，若在第3 D圖之熱製程中，導電層2 0 8 d 超出原本之凹陷處，則在蝕刻導電層2 0 6的過程中，亦可 以藉由此蝕刻製程同時將側壁之突起物一同去除。 當然，在定義出閘極結構2 1 1之後，更可進行下述之 第3 F圖至第3 Η圖的步驟，以在記憶胞陣列區2 0 2中形成接 觸窗開口。 請參照第3 F圖，進行另一次的熱製程，以在閘極結構 211的側壁與裸露之介電層204上形成襯層214。其中，所 形成之襯層2 1 4例如是氧化矽。
11639twf.ptd 第15頁 1220768 五、發明說明（9) 接著，請參照第3 G圖，在閘極結構2 1 1以及罩幕層2 1 0 之側壁形成間隙壁2 1 8。形成間隙壁2 1 8之方法例如是先在 閘極結構2 1 1表面形成氮化石夕層（未繪示），之後，再以非 等向性蝕刻氮化矽層，即形成氮化矽間隙壁2 1 8。 隨後，請參照第3 Η圖，在基底2 0 0上方形成絕緣層 2 2 0，其形成方法例如是先沈積一絕緣材料層（未繪示）， 此絕緣材料例如是氧化矽。之後，圖案化絕緣材料層。其 中，在記憶胞陣列區2 0 2中相鄰的二閘極結構2 1 1之間係形 成一自動對準接觸窗開口 2 2 2。 後續，更可再於接觸窗開口 2 2 2中填入金屬材料（未繪 示），以形成接觸窗，以使基底2 0 0中之摻雜區與後續所形 成之位元線電性連接。 在上述較佳實施例中，其中熱製程（快速熱回火製程） 是在對導電層2 0 8 a的側壁進行蝕刻之後進行，然而本發明 並不限定於此，本發明亦可以在以第一次的蝕刻製程蝕刻 導電層2 0 8後，先進行熱製程，然後再以例如是濕式蝕刻 法進行導電層2 0 8 a的側壁蝕刻。 由於在本發明中，第一次的蝕刻製程只蝕刻至導電層 206表面，之後利用對於導電層（208a與208b)(矽化金屬 層）與導電層2 0 6 (多晶石夕層）具有高钱刻選擇比的濕式#刻 製程，而能夠在幾乎不對導電層2 0 6進行蝕刻的情況下， 將記憶胞陣列區2 0 2中未蝕刻完全的導電層2 0 8 b去除，並 同時移除兩區（202與203)之導電層208a側壁之部分厚度， 因此兩區之導電層2 0 6的厚度相近，從而能夠避免習知周
11639twf.ptd 第16頁 1220768 五、發明說明（ίο) 邊電路區的導電層厚度較薄，而於蝕刻製程中損害到基底 表面的問題。 而且，利用本發明之方法，係能夠使得在移除預定移 除部分之導電層208a後，所預定移除部分之導電層206具 有相近的厚度，因此後續製程所需移除的導電層2 0 6厚度 相近，且蝕刻終點亦容易偵測，從而能夠有效提高製程的 裕度。 另外，本發明在未圖案化導電層2 0 6之前就先進行熱 製程，以使導電層2 0 8 c之晶格可以重新棑列，並藉此穩定 其性質，由於此時導電層2 0 6尚為一整層的結構，因此習 知因熱製程所產生之應力並不會對導電層206產生影響， 而能夠避免習知導電層2 0 6 a因為對導電層2 0 8 c進行熱製程 所產生之形變的問題，進而能夠避免在後續的接觸窗製程 中產生插塞與閘極短路的問題。 此外，由於本發明在進行導電層2 0 8 c的熱製程後還會 進行導電層2 0 6的蝕刻製程，所以，即使熱製程造成導電 層2 0 8 d的側壁突出，亦能夠藉由蝕刻導電層2 0 6的蝕刻製 程將之去除，而能夠避免開口縮小的問題，並同樣能夠避 免在後續的接觸窗製程中產生插塞與閘極短路的問題。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍内，當可作些許之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。
11639twf.ptd 第17頁 1220768 圖式簡單說明 第1 A圖至第1 E圖是習知一種閘極的製造流程剖面示意 圖。 第2圖是利用習知利用熱製程而造成多晶矽層扭曲形 變之剖面示意圖。 第3 A圖至第3 E圖是依照本發明之一較佳實施例的一種 閘極的製造流程剖面示意圖。 第3 F圖至第3 Η圖是依照本發明之一較佳實施例的一種 接觸窗開口的製造流程剖面示意圖。 【圖式標記說明】 1 00、2 0 0 :基底 1 0 2、2 0 2 :記憶胞陣列區 103、203 :周邊電路區 1 04、2 0 4 :介電層 1 0 6 、1 0 6 a :多晶矽層 108、108a、108b、108c :矽化金屬層 1 1 0、2 1 0 ··罩幕層 1 1 2 a、1 1 2 b :閘極 1 1 4 ··襯氧化層 206 、206a 、208 、208a 、208b 、208c 、208d :導電層 2 1 1 :閘極結構 2 1 4 :襯層 2 1 8 :間隙壁 2 2 0 :絕緣層 2 2 2 :接觸窗開口
11639twf.ptd 第18頁
Claims (1)
1220768 六、申請專利範圍 1 · 一種閘極的製造方法，包括： 提供具有一記憶胞陣列區與一周邊電路區之一基底， 且該基底上已依序形成有一介電層、一第一導電層以及一 第二導電層； 於該第二導電層上形成圖案化之一罩幕層； 以該罩幕層為钱刻罩幕，進行一第一钱刻製程，以移 除該第二導電層，直到該記憶胞陣列區與該周邊電路區其 中之一的該第一導電層之表面裸露出來為止； 進行一第二蝕刻製程，以移除該第二導電層側壁之部 分厚度，其中該第二蝕刻製程對於該第二導電層之蝕刻選 擇比大於對該第一導電層之蝕刻選擇比； 進行一第一熱製程；以及 以該罩幕層為蝕刻罩幕，進行一第三蝕刻製程，以移 除該第一導電層，直到該記憶胞陣列區與該周邊電路區的 該介電層之表面裸露出來為止。 2. 如申請專利範圍第1項所述之閘極的製造方法，其 中該第二I虫刻製程包括進行一濕式餘刻製程。 3. 如申請專利範圍第2項所述之閘極的製造方法，其 中該濕式蝕刻製程所使用之蝕刻液包括一 R C A 1蝕刻液，且 該RCA1餘刻液係由氨水（ΝΗ40Η)、雙氧水（H202 )與去離子水 所構成。 4 ·如申請專利範圍第1項所述之閘極的製造方法，其 中該第一熱製程係進行於該第一蝕刻製程之後與該第二蝕 刻製程之前。
11639t.wf.ptd 第19頁 1220768 六、申請專利範圍 5 ·如申請專利範圍第1項所述之閘極的製造方法，其 中該第一導電層包括一多晶石夕層。 6 .如申請專利範圍苐1項所述之閘極的製造方法，其 中該第二導電層包括一矽化金屬層。 7 .如申請專利乾圍第6項所述之閘極的製造方法，其 中該矽化金屬層的材質包括矽化鎢。 8 ·如申請專利範圍第1項所述之閘極的製造方法，其 中該第一熱製程包括快速熱回火製程。 9 ·如申請專利範圍第1項所述之閘極的製造方法，其 中在該第三蝕刻製程之後，更包括進行一第二熱製程，以 在該開口的側壁與裸露之該介電層上形成一襯層。 1 0 .如申請專利範圍第9項所述之閘極的製造方法，其 中該第二熱製程包括快速熱氧化製程。 11. 一種接觸窗口的製造方法，包括： 提供具有一記憶胞陣列區與一周邊電路區之一基底， 且該基底上已依序形成有一介電層、一第一導電層以及一 第二導電層； 於該第二導電層上形成圖案化之一罩幕層； 以該罩幕層為餘刻罩幕，進行一第一钱刻製程，以移 除該第二導電層，直到該記憶胞陣列區與該周邊電路區其 中之一的該第一導電層之表面裸露出來為止； 進行一第二蝕刻製程，以移除該第二導電層側壁之部 分厚度，其中該第二蝕刻製程對於該第二導電層之蝕刻選 擇比大於對該第一導電層之蝕刻選擇比；
11639twf.ptd 第20頁 1220768 六、申請專利範圍 進行一第一熱製程； 以該罩幕層為#刻罩幕，進行一第三钱刻製程，以移 除該第一導電層，直到該記憶胞陣列區與該周邊電路區的 該介電層之表面裸露出來為止，以形成複數個閘極結構； 進行一第二熱製程，以在該些閘極結構的側壁與裸露 之該介電層上形成一概層； 於該基底上方形成一絕緣層，以覆蓋該些閘極結構； 以及 圖案化該絕緣層，以在相鄰之其中二該些閘極結構之 間形成一接觸窗開口。 1 2 ·如申請專利範圍第1 1項所述之接觸窗口的製造方 法，其中在進行該第二熱製程的步驟之後與於該基底上方 形成該絕緣層之前，更包括於該些閘極結構之側壁形成一 間隙壁。 1 3 .如申請專利範圍第1 1項所述之接觸窗口的製造方 法，其中該第二蝕刻製程包括進行一濕式蝕刻製程。 1 4.如申請專利範圍第1 3項所述之接觸窗口的製造方 法，其中該濕式蝕刻製程所使用之蝕刻液包括一 RC A 1蝕刻 液，且該RCA1蝕刻液係由氨水（ΝΗ40Η)、雙氧水（H2 02 )與去 離子水所構成。 1 5.如申請專利範圍第1 1項所述之接觸窗口的製造方 法，其中該第一熱製程係進行於該第一蝕刻製程之後與該 第二蝕刻製程之前。 1 6 .如申請專利範圍第1 1項所述之接觸窗口的製造方
11639twf.ptd 第21頁 1220768 六、申請專利範圍 法，其中該第一導電層包括一多晶矽層 如申請專利範圍第1 1項所述之接觸窗口的製造方 法，其中該第二導電層包括一石夕化金屬層。 1 8 ·如申請專利範圍第1 7項所述之接觸窗口的製造方 法，其中該石夕化金屬層的材質包括石夕化鶬。 1 9 .如申請專利範圍第1 1項所述之接觸窗口的製造方 法，其中該第一熱製程包括快速熱回火製程。 2 0 .如申請專利範圍第1 1項所述之接觸窗口的製造方 法，其中該第二熱製程包括快速熱氧化製程。
11639twf.ptd 第22頁
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW92124426A TWI220768B (en) | 2003-09-04 | 2003-09-04 | Method of forming a gate and method of forming a contact window |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW92124426A TWI220768B (en) | 2003-09-04 | 2003-09-04 | Method of forming a gate and method of forming a contact window |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI220768B true TWI220768B (en) | 2004-09-01 |
| TW200511399A TW200511399A (en) | 2005-03-16 |
Family
ID=34114735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW92124426A TWI220768B (en) | 2003-09-04 | 2003-09-04 | Method of forming a gate and method of forming a contact window |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI220768B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9123563B2 (en) | 2014-01-17 | 2015-09-01 | Taiwan Semiconductor Manufacturing Company Limited | Method of forming contact structure of gate structure |
-
2003
- 2003-09-04 TW TW92124426A patent/TWI220768B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW200511399A (en) | 2005-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5989987A (en) | Method of forming a self-aligned contact in semiconductor fabrications | |
| US6878598B2 (en) | Method of forming thick metal silicide layer on gate electrode | |
| TWI252512B (en) | Semiconductor device and method of manufacturing the same | |
| KR100299386B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| TWI220768B (en) | Method of forming a gate and method of forming a contact window | |
| JP2002203894A (ja) | 半導体装置の製造方法 | |
| JP4391354B2 (ja) | 側壁方式を用いたフラッシュメモリの形成方法 | |
| KR100243280B1 (ko) | 반도체장치의 게이트패턴 및 그 제조방법 | |
| US7446027B2 (en) | Method for forming gate structure with local pulled-back conductive layer and its use | |
| KR100335274B1 (ko) | 반도체소자의제조방법 | |
| KR100323723B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JP3234144B2 (ja) | シリサイドゲート電極の形成方法 | |
| JP2009212364A (ja) | 半導体装置およびその製造方法 | |
| JP2008053491A (ja) | 半導体装置の製造方法 | |
| JP2007157739A (ja) | Ｃｍｏｓ半導体素子とその製造方法 | |
| JP3780657B2 (ja) | エッチング方法 | |
| JPH10261722A (ja) | 半導体装置の製造方法 | |
| KR100275116B1 (ko) | 반도체소자의커패시터형성방법 | |
| KR100353535B1 (ko) | 트렌치를 이용한 플래쉬 메모리소자 및 그의 제조방법 | |
| JP2822795B2 (ja) | 半導体装置の製造方法 | |
| KR20040049121A (ko) | 디램 장치 트랜지스터의 게이트 스페이서 형성 방법 | |
| KR100290779B1 (ko) | 디램 디바이스의 전하 저장 전극 형성방법 | |
| KR20000040110A (ko) | 반도체 소자의 제조방법 | |
| KR100219514B1 (ko) | 반도체장치의 게이트전극 산화방법 | |
| KR100271791B1 (ko) | 반도체장치의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |