TW594752B - A semiconductor memory device - Google Patents
A semiconductor memory device Download PDFInfo
- Publication number
- TW594752B TW594752B TW090118147A TW90118147A TW594752B TW 594752 B TW594752 B TW 594752B TW 090118147 A TW090118147 A TW 090118147A TW 90118147 A TW90118147 A TW 90118147A TW 594752 B TW594752 B TW 594752B
- Authority
- TW
- Taiwan
- Prior art keywords
- line
- swd
- sense amplifier
- samp
- memory cell
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- BWSIKGOGLDNQBZ-LURJTMIESA-N (2s)-2-(methoxymethyl)pyrrolidin-1-amine Chemical compound COC[C@@H]1CCCN1N BWSIKGOGLDNQBZ-LURJTMIESA-N 0.000 claims description 16
- 229910052738 indium Inorganic materials 0.000 claims 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims 2
- 238000010422 painting Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 11
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Dram (AREA)
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
Description
594752 五、發明説明（2 ) 在第1 1圖中，有GIO之8條線對LIO之4條線。因爲 其在第1 0圖之紙頁的垂直方向中，所以位址不同在感測 放大益列之奇數步進（odd step)及偶數步進（eve n step)。 發明之槪述 在習用陣列部中，GIO之8條線配線在SWD上及在交 叉部上。因此，在S WD上之配線組τ及GIO佔有面積大 於SWD。因此，不容易減小SWD。 本發明之半導體記憶體裝置具有：記憶格；感測放大器 ，用於放大記憶格之資料；第一 10線，連接到感測放大 器；及第二10線，其經開關來連接到第一 10線，其中該 第二10線配置在記憶格上。 上述開關形成在感測放大器所形成之區域。 第二10線連接到資料放大器。 更進一步，本發明之半導體記憶體裝置具有感測放大器 ，用於放大記憶格之資料。而且，半導體裝置也具有10 線，用於自感測放大器來供給資料到資料放大器。至於半 導體記憶體裝置，10線配置在記憶格上。 10線包含第一及第二配線部，且其具有開關元件來連 接第一及第二配線部。 開關元件是在感測放大器形成區域內。 圖式之簡單說明 第1圖表示本發明記憶格陣列部； 第2圖表示在第1圖之X線所取的橫剖面圖； 第3圖表示整個半導體記憶體裝置之簡化圖示； -4 - 五、發明説明（3) 第4圖是本發明記憶格陣列部之圖示； 第5圖是第1圖之局部放大圖示； 第6圖是第4圖之局部放大圖示； 第7圖是感測放大器列之組塊平面圖（bl0c pian); 第8圖是習用記憶格部之圖示； 第9圖是在第8圖之X線上所取的剖面圖； 第1 〇圖是習用記憶體格陣列部之圖示； 第Π圖是交叉部周邊之放大圖示； 第12圖是開關部周邊之放大圖示； 第13圖是SAMP周邊之習用平面圖型圖示；及 第14圖是本發明SAMP周邊之平面圖型圖示。 較佳實施例之說明 第1圖是本發明半導體記憶體裝置之部份陣列部圖示。 如第1圖所示，半導體記憶體裝置具有第一 1〇線局部 1〇(下文稱爲”LI0”），其連接放大記憶格之資料的感測放 大器（下文稱爲nSAMP”）；及第二10線通用1〇(下文稱爲 ”GI0”），其連接LI0及供給資料到資料放大器（DAMP)。 在此結構之半導體記憶體裝置內，習用上GI0配線在 子字驅動器（下文稱爲’’SWD”）。但在本發明中，GI0配線 在記憶格上。第2圖是第1圖以虛線X所切割橫剖面圖之 簡示圖。 如第2圖所示，GI0形成在記憶格區域上。 第3圖是表示本發明整個結構之簡化圖示。半導體晶片 大致組分成陣列部及周線部。陣列部包含：記憶格、記憶 _ 5 _ 594752 五、發明説明（5 ) 第7(b)圖是本發明每一記憶格之SAMP列的簡化圖示。 如第7(b)圖所示，一個感測放大器提供用於每四個 SAMP(S)，總共14組感測放大驅動器（下文稱爲”SAD’’）形 成在SAMP列中，及兩組開關元件1 (下文稱爲”swiπ)形 成在感測放大器列中用於連接LIO及GIO。第7(a)圖是習 知SAMP列之簡化圖示，其不同於本發明在於swi不是 形成在感測放大器列中。 在第7(b)圖中，SAMPS形成總共64組，而兩組SW1形 成在SAMP列區域，其中SW1形成靠近SAMP列中心。 第1 4圖是用於以本發明形成開關元件1之SAMP部罩 幕圖不。 在第1 3圖中，內建驅動器。而且，在電源配線及所連 接到驅動器Tr源極之GND配線兩者間的空間（1)〜（4)內 ，形成配線用於連接驅動器Tr輸出及感測放大器Pch/Nch T r源極。 第1 4圖表示包含開關元件1之驅動器實例。而LIO及 GIO分別地配線在（1)〜（4)之空間內。LIO及GIO經開關 元件1來連接。 其次，說明記憶格中資料之寫入/讀取作業實例的讀取 作業情形。 首先，資料自記憶格來讀取，然後，電壓施加到感測放 大器，同時使得感測放大驅動器來致動’而資料以感測放 大器來放大。在此，因爲開關元件1之輸入信號使用Tr 之輸入信號用於感測放大驅動器，LIO及GIO導通，同時 -7 - 594752 五、發明説明（6 ) 感測放大驅動器及開關元件1致動。 因此，感測放大器所放大之資料以LIO開關元件1、 GIO及資料放大器的次序來傳送。 在習用發明中，8條GIO(s)配線在子字驅動器（SWD)及 在陣列部之交叉部上。但是，在本發明中，8條GI0(S)配 線在記憶格上，而且，佔有SWD及交叉部之配線大小變 成和S WD大小相同。即，S WD及交叉部之大小縮小爲8 條GIO(s)大小。 當GIO寬度定義爲”a’’而GIO之間隔定義爲”b”時，縮小 大表示如下： d=8x(a+b) 本發明可以以其他特定形式來實施，而沒有脫離其基本 特徵之精神。因此，本實施例整個視爲圖示說明而不是限 定，因此，除了上述說明外申請專利項目所示本發明之範 圍、及申請專利等效性之意義及範圍內全部改變，其視爲 包含在本發明內。 日本專利申請案第2000-227683號包括說明書申請專利 範圍、附圖及槪述之整個發明說明倂合在本文做爲其一體 之參考文獻。 符號之說明 LIO 局部ΙΟ SAMP 感測放大器 DAMP 資料放大器 XDEC X解碼器 -8- 594752 五、發明説明（7 ) YDEC Y解碼器 SWD 子字驅動器 SAD 感測放大驅動器 SW1，1 開關元件
Claims (1)
- 5Θ4752 "一 a，：>、 ，* 卜 丨H姻 六、申請專利範圍 第90 1 1 8 1 47號「半導體記憶體裝置」專利案 (92年5月5日修正） 六申請專利範圍： 1 . 一種半導體記憶體裝置，包含： 記憶格 感測放大器，用於放大記憶格之資料；第一 I 0線，連接到該感測放大器；以及 第二I 0線，經開關來連接到該第一 I 0線，其中該 第二I 0線配置在記憶格上，且該開關形成在具有該感 測放大器之區域。 2 .如申請專利範圍第1項之半導體記憶體裝置，其中該 第二I 0線連接到資料放大器。 3 .如申請專利範圍第1項之半導體記憶體裝置，其中該 第二I 0線連接到資料放大器。 4.一種半導體記憶體裝置，包含：感測放大器，用於放大該記憶格之資料；及 1〇線，用於自該感測放大器來供給資料到資料放大 器，其中10線配置在該記憶格上。 5 .如申請專利範圍第4項之半導體記憶體裝置，其中該 I〇線包含第一及第二配線部，該裝置進一步包含： 開關元件，用於連接該第一及該第二配線部。 6 .如申請專利範圍第4項之半導體記憶體裝置，其中該開 關是形成在具有該感測放大器之區域內。 594752 ή . ΡΓ »3画 xlullrui»^ sit 菡is» (SAMP > SWD) -<®ii(YDEC) Y 谲a_(YDEC) nlltts 雲¾¾菡迹碥 N義 (SAMP > SWD) X 谲a骓(XOEC) x 谲atl(XDEC) 7A/Z ¾1¾菡 nllurutt 荼迹麻 Ns (SAM7 SWD) 31_菡a'it 菡逦》 Ns (SAMP > SWD) ¾1蒙 (SAMP > SWD) y 谲—(ydec) -<遨扇骓(YDEC) γ 溫a銦(Ysc) vr ss ss 屮唞饌鎇(SDW) /1 Y谲親龆(ydec) Y 谲·銦(YDEC) Y 谲IIS(YDEC) ¾1¾^ nllllsit^迹® (SAMP > SWD) X 谲a骓(XDEC) # EH DllllnJatsJl» (SAMP > SWD) _S1— nllllnjtt 菡迹® (SAMP - SWD) XIS6I 骓(XDEC)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000227683A JP3415573B2 (ja) | 2000-07-27 | 2000-07-27 | 半導体メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW594752B true TW594752B (en) | 2004-06-21 |
Family
ID=18721094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW090118147A TW594752B (en) | 2000-07-27 | 2001-07-25 | A semiconductor memory device |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6501668B2 (zh) |
| JP (1) | JP3415573B2 (zh) |
| KR (1) | KR100424497B1 (zh) |
| TW (1) | TW594752B (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000049305A (ja) * | 1998-07-28 | 2000-02-18 | Hitachi Ltd | 半導体記憶装置 |
| US6097640A (en) * | 1998-08-05 | 2000-08-01 | Winbond Electronics Corporation | Memory and circuit for accessing data bits in a memory array in multi-data rate operation |
| JP2000150820A (ja) * | 1998-11-09 | 2000-05-30 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP3569727B2 (ja) * | 1999-03-31 | 2004-09-29 | エルピーダメモリ株式会社 | 半導体記憶装置 |
-
2000
- 2000-07-27 JP JP2000227683A patent/JP3415573B2/ja not_active Expired - Fee Related
-
2001
- 2001-07-19 US US09/907,920 patent/US6501668B2/en not_active Expired - Lifetime
- 2001-07-24 KR KR10-2001-0044470A patent/KR100424497B1/ko not_active IP Right Cessation
- 2001-07-25 TW TW090118147A patent/TW594752B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020010495A (ko) | 2002-02-04 |
| US20020024853A1 (en) | 2002-02-28 |
| JP2002043536A (ja) | 2002-02-08 |
| KR100424497B1 (ko) | 2004-03-26 |
| JP3415573B2 (ja) | 2003-06-09 |
| US6501668B2 (en) | 2002-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970067365A (ko) | 반도체 기억장치 | |
| TW508906B (en) | Semiconductor memory device capable of adjusting sensing gain of current sense amplifier | |
| TW399218B (en) | Sense amplifier for complementary or non-complementary data signals | |
| JP2020191149A5 (zh) | ||
| JP2005531875A5 (zh) | ||
| KR960005618A (ko) | 반도체 기억장치 | |
| TWI278010B (en) | Semiconductor memory devices having separate read and write global data lines and associated methods | |
| TW392160B (en) | Semiconductor memory device | |
| TW594752B (en) | A semiconductor memory device | |
| TW523904B (en) | Semiconductor device | |
| CN1240076C (zh) | 半导体存储器件 | |
| JPH0528767A (ja) | 副入出力線を有するデータ伝送回路 | |
| US20060171211A1 (en) | Semiconductor memory device and method for multiplexing write data thereof | |
| JP2859574B2 (ja) | 半導体記憶装置 | |
| TW200721193A (en) | Memory device input buffer, related memory device, controller and system | |
| TWI260642B (en) | Semiconductor memory device | |
| US8130577B2 (en) | Semiconductor memory device | |
| TWI266310B (en) | Memory device and test method thereof | |
| TW201120905A (en) | Sense amplifier and semiconductor memory apparatus including the same | |
| JP3077651B2 (ja) | 半導体記憶装置 | |
| US20080259698A1 (en) | High speed dual port memory without sense amplifier | |
| KR101882854B1 (ko) | 데이터 전달회로 및 이를 포함하는 반도체 메모리 장치 | |
| KR100609555B1 (ko) | 반도체 메모리 장치 및 그 워드라인 구동방법 | |
| TW200814029A (en) | Light-receiving semiconductor device and optical pickup device | |
| JP3769382B2 (ja) | メモリセル駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |