TW591914B - Microcomputer system having upper bus and lower bus and controlling data access in network - Google Patents

Description

591914 五、發明說明（l) 【發明所屬之技術領域】 本發明係有關於在乙太網路（r )等網路使用之微電腦 系統’尤其係有關於將連接主裝置和客戶裝置之串列匯流 排分割成上位匯流排和下位匯流排，控制在網路之資料存 取之微電腦系統。 【先前技術】 近年來，開發各種按照來自主裝置之要求自客戶裝置 讀出資料後輸出之系統，例如使用在乙太網路（R)使用之 MDI〇(Medium Dependent Input/Output)界面之系、統。 _ 圖1係表示和以往之乙太網路（R)對應之網路系統例之 方塊圖。本網路糸統包括係主裝置之MAC(Media Access Control)l〇l、經由串列匯流排1〇4和MAC1〇1連接之 PMACPhysical Media Attachment)105 ' PCS(Physica1 Coding Sublayer)l〇6 以及XGXS(10(X)G extension

Sublayer)107。此外，這些裝置因在構成乙太網路（以之 物理層收發器等之裝置上廣為人知，不詳細說明。 圖2 係用以說明MAC101、PMA105、PCS106 或XGXS107 之 間之資料傳輸之圖。MAC 1 0 1經由串列匯流排1 〇4和裝載了 MDI0界面之PMA105、PCS106以及XGXS107C以下將這些裝置 也總稱為客戶裝置）連接。賦與這些裝置群相同之埠位 址’而賦與客戶裝置之各裝置不同之裝置位址。 MAC1 01藉著傳送埠位址2〇2及裝置位址203，可選擇在 ΡΜΑ105、PCS106以及XGXS107所内藏之暫存器後，向所要

2075-5324-PF(Nl).ptd 第5頁 591914

之暫存器存取。 在MAC101自客戶裝置讀出資料之情況，ΜΑΠ〇ι向客戶 裝置傳送表示資料讀出之命令碼2〇1、埠位址2〇2以及裝置 位址203。客戶裝置參照琿位址2〇2，判定是否是對本^之 客戶裝置之存取。然後，若是對本身之客戶裝置之存取， 參照裝置位址203自和該裝置位址2 〇3對應之客戶·裝置之暫 存器讀出資料205後，向^^(：101傳送。^1八(：101傳送裝置位 址203後，需要在經過該周轉時間2〇4之前取得資料。 一般將該周轉時間204規定為2個週期。例如，若使用⑽^ 之時鐘’系統必須在1 μ s以内向MAC1 01傳回資料2〇5。 此外，在MAC1 01向客戶裝置之暫存器寫入資料之情 況’ MAC101依次傳送表示資料寫入之命令碼2〇ι、埠位址 2〇2、裝置位址2〇3以及資料205，和埠位址202對應之客戶 裝置向和裝置位址2 〇 3對應之暫存器寫入資料2 〇 5。 【發明内容】 如上述所示，MAC1 01傳送裝置位址2〇3後，客戶裝置 必須在周轉時間204内向MAC1 01傳回資料20 5。因此，因系 統内之微電腦系統在收到裝置位址203後，自暫存器讀出”

負料再傳給MAC 1 0 1時來不及，具有必須利用特殊之硬體會 現之問題點。 又，因在以往之乙太網路（R)之裝置位址2〇3上只能指 派0〜3之其中之一之值，除了PMA1〇5、pcsi〇6以及XGXSl〇7 以外’只有一個裝置能和串列匯流排丨〇4連接，具有缺乏

591914 五、發明說明（3) 擴張性之問題點 此外，為了實現1 〇千兆位元•乙太網路（R )需要使用 利用半導體雷射等之光通訊。在該光通訊之控制需要控制 A/DUnalog/Digital)轉換器 33、D/ ACDigital/Analog) 轉換器專周邊裝置之微電腦，但是如上述所示，因無法用 微電腦控制PMA105、PCS106以及XGXS107，具有難將這些 裝置收谷於包括微電腦之一個裝置之問題點。 本發明之目的在於提供一種微電腦系統，微電腦可控 丰 數任意 本 電腦和 若 自主裴 網路使 裝置之 理上不 處理器 該客戶 處 戶裝置 之客戶 發明之別 之裝置和 發明之其 多個客戶 依據本發 置之要求 用，包括 間收發資 同之下位 ，控制該 裝置之間 理器控制 之間之資 裝置。 的目的 串列匯 他目的 裝置收 明之某 在既定 :第一 料；第 匯流排 第一界 之資料 第一界 料傳輪 流排連接 在於提供 容於一個 形態，一 時間内傳 界面，經 一界面， 在和客戶 面及該第 傳輸。 面及第二 ’處理器 一種微電腦系統，可將布 〇 一種微電腦系統，可將稍 晶片。 種微電腦系統，在按照身 送和該要求對應之資料戈 由該上位匯流排在和該兰 經由和該上位匯流排在彩 裝置之間收發資料；以石 二界面，控制該主裝置禾 界面，因控制主裝置和笔 可控制和下位匯流排連名

591914

ΜΙΗΓί ί概略構造之方塊圖。本網路系統包括MAC1、經由 荨上位串列匯流排2和MAC1連接之微電腦系統3、經由 下位串列匯流排4和微電腦系統3連接之pMA5、pcs6以及 圖3係表示本發明之實施例丨之含有微電腦系統之網路 U電腦系統3自MAC1經由上位串列匯流排2接收表示讀 出士命令碼201、埠位址2〇2以及裝置位址203時，自後述 之高速緩衝記憶體（主儲存媒體）高速讀出和裝置位址2〇3 對應之ΡΜΑ5、PCS6或XGXS7(以下將這些總稱為客戶裝置） 之暫存器之内容後，向MAC 1傳送該内容。 圖4係表示本發明之實施例1之微電腦系統3之概略構 造之方塊圖。本微電腦系統3包括控制微電腦系統3整體之 CPU(Central Processing Unit)30、用於執行程式之儲存 或工作區域等之RAM(Random Access Memory)31、和上位 串列匯流排2連接之MDI0界面32、多個A/D轉換器33、多個 D/ A轉換器3 4、快閃記憶體35、定時器3 6、監視用定時器 37 λ I2C(International Institute for Communication )界面38、SI0(Ser ial Input/Output)界面39 以及和下位 串列匯流排4連接之MD 10界面40。此外，微電腦系統3所含 之這些裝置經由内部匯流排41連接，進行資料或控制信號 等之輸出入。 在M D 10界面3 2自M A C1經由上位串列匯流排2接收了表

591914 五、發明說明（5) 示資料讀出之命令碼20 1及埠位址2 02之時刻，CPU30經由 MDIO界面40自PMA5、PCS6以及XGXS7内之暫存器讀出資料 後’儲存於在MDIO界面32内部所設置之高速緩衝記憶體 (主儲存媒體）。然後，在MDIO界面32自MAC1經由上位串列 匯流排2接收了埠位址202之時刻，自高速緩衝記憶體讀出 和其裝置位址對應之資料後，經由MDIO界面32向MAC 1傳 送。 圖5係用以說明MDIO界面32之動作之圖。MDIO界面（串 列外部界面）3 2包括高速緩衝記憶體（主儲存媒體），暫時 5己憶自在微電腦系統3之外部所設置之客戶裝置之暫存器 (輔助儲存媒體）5 0讀出之資料。 ° MDIO界面32自MAC1内之MDIO界面52接受表示資料讀出 之命令碼201，再接收後續之埠位址2〇2後，解碼。然後， 如圖5之所示，向CPU30輸出其解碼結果。若cpu3()自〇1〇 界面3 2所接受之解碼結果相當於客戶裝置之暫存器5 〇，如 圖5之-所示，CPU30自客戶裝置之暫存器5〇讀出和埠位址 202對應之全部裝置位址之資料後寫入高速緩衝記憶體 51 〇 / MDIO界面32接著接受裝置位址2〇3，將裝置位址2〇3解 碼後，向，速緩衝記憶體5丨輸出其解碼結果，如圖5 所 示 $向而速緩衝§己憶體5 1輸出和裝置位址2 〇 3對應之資 料。MDIO界面32將自高速緩衝記憶體51所接受之資料轉換 成串列資料後，經由上位串列匯流排2向❹^内之〇1〇界 面5 2傳送。

2075-5324-PF(Nl).ptd 第9頁 591914 五、發明說明（6) 又，MDIO界面32自MAC1内之MDIO界面52接受表示資料 寫入之命令碼2 0 1，再接收後續之埠位址2 〇 2及裝置位址 203後解碼，向CPU30輸出其解碼結果。若CPU30自MDIO界 面32所接受之解碼結果相當於客戶裝置之暫存器5〇，自 MDIO界面32接受資料2 05後，向與裝置位址203對應之客戶 裝置之暫存器50寫入資料205。 照這樣做，在MAC 1向客戶裝置傳送命令碼201等後令 進行處理之情況，微電腦系統3令客戶裝置替代MAC1進行 處理，使得CPU30虛擬的進行自MAC 1向客戶裝置之存取。 再回到圖4之說明。若CPU30自MDIO界面32接受之埠位 址相當於客戶裝置之暫存器，經由MDI〇界面4〇自客戶裝置 之暫存器讀出資料後，向MDIO界面32内之高速緩衝記憶體 5 1寫入資料。 MD I 〇界面4 0和MD I 0界面3 2相比，在刪除高速緩衝記憶 客戶裝置内之暫存器之資料之功能上不同，只具有經由下 位串列匯流排4在和客戶裝置之間使用MD丨〇收發資料之功 能。如上述所示，因MDI0界面32具有高速緩衝記憶客戶裝 置内之暫存器之資料之功能，MDIO界面40不受周轉時間 2 04限制。因此，CPU30可自和下位串列匯流排4連接之客 戶裝置或其他之裝置以低速收發資料。 又，如上述所示，因在乙太網路（R)之裝置位址2〇3上 只能指派0〜3之其中一個值，MDIO界面32受到此規定限 制’但是MDIO界面40不受此規定限制。即，CPU30可供給 和下位串列匯流排4連接之客戶裝置或其他之裝置任意之

591914

裝置位址，經由MDI 0界面40使用任意之裝置位址可向客戶 裝置或別的裝置存取。 因此，可供給客戶裝置或別的裝置裝置位址〇〜3以外 之裝置位址，變成可將任意數之裝置和下位串列匯流排4 連接。此外，本裝置位址預先儲存於快閃記憶體35， CPU30參照快閃記憶體35所儲存之裝置位址，向和下位串 列匯流排4連接之客戶裝置或別的裝置存取。

CPU30藉著向RAM31傳送在快閃記憶體35等永久性記憶 體所儲存之程式後執行向RAM31所傳送之程式，控制微電〜 腦系統3整體。CPU30藉著在定時器36及監視用定時器”設 定時間丄受理自定時器36及監視用定時器37輸出之中斷要 求’進行既定之處理，控制微電腦系統3整體。 又，在微電腦系統3，為了控制半導體雷射等而裝載 夕個A/D轉換器33及多個D/ A轉換器34，CPU30控制這些 A/D轉換器33及D/ A轉換器34，實現在1〇千兆位元•乙太 網路(R)使用之光通訊。此外，為了微電腦系統3為了令具 有擴張性，具備I2C界面38及S 10界面39，但是因和本發明 無直接關係，不詳細說明。 如以上之說明所示，若依據在本實施例之微電腦系統

’具備與上位串列匯流排2連接之MDI〇界面32和與下位串 歹J [肌排4連接之M D I 〇界面4 〇，c： p u 3 0自M A C1接受給客戶裝 置之命令後，因使得令客戶裝置執行該命令，可將以往經 由MD I 0串列匯流排和MAC丨連接之客戶裝置和下位串流 排4連接。

591914 五、發明說明（8) 又，在自MAC 1有客戶裝置内之暫存器5〇之内容之讀出 要求之情況，因使得向MAC1傳送在MDIO界面32内之高速緩 衝記憶體51所儲存之資料，客戶裝置不受周轉時間2〇4限 制，CPU30可直接控制客戶裝置。 又，因CPU30可供給和下位串列匯流排4連接之客戶裝 置或別的裝置任意之裝置位址，可將個數任意之裝置和 MDIO串列匯流排連接，可追加在以往之乙太二路未規 定之新的功能。 又，因CPU30控制微電腦系統3整體，在相同之晶片内 可内藏A/D轉換器33、D/ A轉換器34等周邊裝置。 實施例2 ^圖6係表示本發明之實施例2之含有微電腦系統之網路 系統之概略構造之方塊圖。本網路系統包括MAC1、崾由 MDIO等上位串列匯流排2*MAC1連接之微電腦系統8、經由 下位串列匯流排4和微電腦系統8連接之周邊裝置9。 ^本實施例之微電腦系統8和圖3所示實施例丨之微電腦 系統相比，在微電腦系統8内藏和下位串列匯流排4連接之 PMA5、PCS6以及XGXS7上不同。因此，不重複重複之構造 及功能之詳細說明。 PMA5、PCS6以及XGXS7和微電腦系統8之内部匯流排41 連接。因而，不必令這些客戶農置具有mdi〇界面，cpu3〇 可向這些客戶裝置内之暫存器直接存取。 又，在下位串列匯流排4連接周邊裝置9，CpU3〇可經

2075-5324-PF(Nl).ptd 第12頁 591914 五、發明說明（9) _0界面40向周邊裝置9存取。因&，可 周邊裝置9和下位串列匯流排4連接。 # 如以上所不，若依據本實施例之微電腦系統8，因使 得微電腦系統8内藏PMA5、PCS6以及XGXS7，除了在實施例 1所說明之效果以外，可在一個晶片内收藏CPU3〇、客戶裝 置、A/D轉換器33以及D/ A轉換器34等，可構築高功能之、 裝置。

第13頁 591914 圈式簡單說明~ ' -----------^ 圖1係表示和以往之乙太網路（R)對應之網路车统例之 方塊圖。 圖2 係用以說明MAC101、PMA105、PCS106 或XGXS107 之 間之資料傳輪之圖。 圖3 i - 1心 牟表不本發明之實施例1之含有微電腦系統之網路 系統之概略構造之方塊圖。 圖4係表示本發明之實施例1之微電腦系統3之概略構 造之方塊圖。 圖5係用以說明MD 10界面32之動作之圖。

圖6係表示本發明之實施例2之含有微電腦系統之網路 系統之概略構造之方塊圖。 符號說明 1 MAC、 3、8微電腦系統、 5 PMA、 7 XGXS 、 31 RAM 、 33 A/D轉換器、 35快閃記憶體、 37監視用定時器、 39 SI0界面、 51高速緩衝記憶體 2上位串列匯流排、 4下位串列匯流排、 6 PCS、 30 CPU 、 32 、 40 、 52 MDI0 界面、 34 D/ A轉換器、 3 6定時器、 38 I2C界面、 50暫存器、

Claims (1)

1. 591914 六、申請專利範圍 日车Fal肉乂由種微電月包糸統’在按照來自主F置之I七士 時間内傳送 ㈢王裝置之要未在既定 第一I ^ ^要未對應貝料之網路使用，包括： 資料； ，經由該上位匯流排在和該主裝置之間收發 匯流排在：：由和該上位匯流排在物理上不同之下位 處=客戶裝置之間收發資料；以& - 置和該客=制該第一界面及該第二界面，控制該主裝 2 I戶裝置之間之資料傳輸。 衣 -界面範圍第1項之微電腦系統，其中，該第 3 ^第二界面係和媒體相依之輸出入界面。第 -界面包括：：：範圍第1項之微電腦系統，其中，該第 匕括阿速緩衝記憶體； 弟 址時n器；該第一界面自該主裝置收到命令碼及璋位 容後；匯；排連接之客戶裝置之暫存器之内 ^ =伴於該尚速緩衝記憶體； λ弟界面在自該主裝置收至丨丨梦署#丄丨士 緩衝記憶體讀出和$缺w ^ ^ 、置位址日守，自該高速 置。 出#该哀置位址對應之資料後傳給該主裝 其中，該處 ’經由該第二 其中，該處 田如t請專利範圍第1項之微電腦系統， 王态畜該第一界面自該主裝置收到命令碼時 界面向該客戶裝置指示執行該命令碼。 5·如申請專利範圍第丨項之微電系 下位匯流排連接之裝置任意之裝、 使用s亥裝置位址在和該下位匯流排連接之裝置之間收發資

   2075-5324-PF(Nl).ptd 第15頁 591914 六、申請專利範圍 料。 6.如申請專利範圍第1項之微電腦系統，其中，該客 戶裝置内藏於該微電腦系統。 IBB 2075-5324-PF(Nl).ptd 第16頁