TW573249B - Semiconductor memory device, information apparatus, and method for determining access period for semiconductor memory device - Google Patents

Description

573249

發明背景 i發明領域 本發明關於一種半導體記憶體裝置，其中進行高速資料 轉移。本發明亦關於一種使用該半導體記憶體裝置的資訊 裝，置，及一種決定該半導體記憶體裝置的存取週期之方法。 2·相關技藝說明 種像是EEPROM (快閃記憶體）的半導體記憶體裝置需 要的貝料寫入時間比一 SRAM (靜態隨機存取記憶體）及一 DRAM (動態隨機存取記憶體）要長得多。習用上，為了加 速這種半導體記憶體裝置的寫人速率，資料係先g積在包 各另種s己憶體70件的一緩衝區域，例如一 SRAM及類似 者，其係引用到該半導體記憶體裝置巾，然後該累積的資 料即一起轉移到該半導體記憶體裝置（一 EEpR〇M等）。 此方法具有以下的缺點。舉例而言，該緩衝區域僅做為 一緩衝的功能，而當該緩衝區域用於其它目的時，有一較 大的限制。基本上’因為寫人到該緩衝區域的資料係事先 展開於另一個記憶體中，該記憶體的使用效率很低。 為了解決這些缺點，本發明人在日本專利申請編號 2000-1761 82中揭示一種半導體記憶體裝置，其中一高速 可寫入記憶體之使用未包含一緩衝器，而且其中在該高速 可寫入記憶體與一非揮發性半導體記憶體元件之間具=一 資料轉移段落，例如一 EEpR〇M及類似者，因而使其有可 能進一步改進寫入速率及該記憶體的使用效率。、 利用這種裝置，資料可由用於正常工作之Ram轉移到一 裝 訂

線 -4 -

573249

f 或_㈣，藉此使其不需要事先將寫人資料展開 •- f的區域，或者對於一EEPR0M或類似者來分別地 控制’藉以寫入資料到一缓衝器。在一系統或類似者的工 作中使用-引人的高速可寫人記憶體，基本上需要一外部 記憶體作業及一資料轉移作業的同時執行。為此目的，做 為該f速可寫入記憶體，較佳地是使用一雙埠記憶體。 是該雙埠5己憶體有缺點，例如大量增加記憶體單元 面積降低了 5己憶體元件的特性，及類似者。再者，增加 記憶體容量會不利地導致成本的增加、由it件佔有面^的 增加及效能的降低等等。 此處所使用的該術語「外部記憶體作業」代表一記憶體 係由該記憶體外部發㈣—命令來操作，㈣資料係輸入 到由該記憶體外部所發出的該記憶體，或輸出到該記憶體 之外。 如此處所使用的，在「外部讀取」、「外部寫入」、「外 部指示」及類似者中的該名詞「外部」係代表這個作業係 由外部發出的命令所控制，戶斤以資料或指令係由該記憶體 之外來轉移。 圖10所不為一習用的半導體記憶體裝置的範例性組態之 =塊圖，其顯示出其主要的部份。該半導體記憶體裝置進 行一第一習用記憶體的記憶體運作，其包含高寫入速率記 憶體元件，及一第二習用記憶體，其包含一低寫入速率圮 憶體元件’以及一資料轉移運作，其在該記憶體之間轉移 資料（該記憶體的内容）。該半導體記憶體裝置將參考圖1〇 -5-

裝 訂

線

573249 A7

來說明。在該資料轉移運作中，資料主要是由該高寫入速 率記憶體轉移到該低寫入速率記憶體。反向資料轉移亦有 用處，因為一外部控制裝置或類似者之負擔可以降低。在 兩個方向之間的該資料轉移運作實質上沒有差異。此處， 將僅描述由該高寫入速率記憶體到該低寫入速率記憶體之 資料轉移。 如圖10所示，一半導體記憶體裝置49〇包含：一控制匯 流排401及一資料匯流排4〇2，其連接於外部；一切換電路 410 (MUX0)，用以根據外部控制指令來轉移資訊到每個 段落，一寫入狀態機器（WSM) 460 ,用以控制資料轉移運 作及類似者，一記憶體430 (MEM1)，例如一 SRAM及類似 者’其包含高速可寫入記憶體元件；一切換電路42〇 (MUX1) ’用以切換於由該WSM 460所指示的該記憶體43〇 之控制與由外部指示的該記憶體4 3 〇之控制之間；一記憶 體450 (MEM2)，例如一快閃記憶體及類似者，其包含可 覆寫記憶體元件；及一切換電路440 (MUX2)，用以切換 於由該WSM 460所指示的該記憶體450之控制與由外部指 示的該記憶體450之控制之間。 控制資訊係由外部經由該控制匯流排4〇丨輸入到該半導 體記憶體裝置490及包含位址匯流排的該資料匯流排4〇2。 當該控制資訊用於該記憶體430時，該切換電路410用於透 過一控制匯流排4 11及一資料輸入/輸出匯流排4丨2轉移該 控制資訊到該切換電路420。當該控制資訊用於該記憶體 450時，該控制資訊係透過一控制匯流排4丨3及一資料輸入 -6 - 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 573249

/輸出匯流排414轉移到該切換電路44〇。再者，當該控制 貧訊關連於一資料轉移運作時，該控制資訊即經由一控制 匯流排4 1 5及一資料輸入/輸出匯流排4丨6轉移到該wsm 460 ° 其必須注意到，一寫入到該記憶體450之運作將需要該 WSM 460，其為需要複雜的控制時，例如寫入到該 。在此例中，該切換電路41〇透過該控制匯流排415及該資 料匯流排4 1 6來提供一覆寫指令到該WSM 46〇，類似一資 料轉移運作。 接下來’將說明該半導體記憶體裝置49〇的一特定運作。 當資料由該記憶體430做外部讀取時，該切換電路41〇被 指示透過該控制匯流排4〇 1來由該記憶體43〇讀取資料.當 控制資訊透過該控制匯流排4〇 1接收到時，代表來自該記 憶體430的一讀取運作，該切換電路41〇透過該控制匯流排 4 11發出一讀取指令到該切換電路42〇 ,而該切換電路42〇 透過一控制匯流排42 1發出一讀取指令到該記憶體43〇。 當該記憶體430透過該控制匯流排42 1指示來執行一讀取 運作時，該記憶體430讀取儲存在指定的記憶體元件中的 資料，並透過一資料匯流排422輸出該資料到該切換電路 420。該切換電路420自該資料匯流排422接收該資料，並 透過該資料匯流排412轉移該資料到該切換電路4 1 〇。 該切換電路410透過該資料匯流排402輸出自該資料匯流 排4 12接收的該資料到該記憶體裝置49〇之外。上述一系列 的運作可允許由外部讀出該記憶體430。 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 裝 訂

)73249 A7

接著’將說明當資料由外部寫入到該記憶體43〇的狀況 。一寫入指令透過該控制匯流排401轉移到該切換電路410 到該記憶體430。要寫入的資料係透過該資料匯流排4〇2輸 入到該切換電路4 1 〇。

當經由該控制匯流排401接收的控制資訊為一寫入運作 1該記憶體430時，該切換電路41〇透過該控制匯流排4ιι 發$ —寫入指令到該切換電路42〇，而要寫入的資料透過 5亥資料匯流排4 12輸入到該切換電路420。 二該切換電路420透過該控制匯流排421發出一寫入指令到 裝 忒記憶體430 ,並透過該資料匯流排422來輸入要寫入的 料到該記憶體430。 當該記憶體430透過該控制匯流排421指示來執行一寫入 $作，資料輸入透過該資料匯流排422寫入到指定的記憶 訂

體元件。U域的運作可達到—外部寫^ 憶體430。 Pd 45〇其：須二意到，在一運作中資料係由外部讀取該記憶體 450時，其類似於資料由外部讀取該記憶體^卜因此 處省略其說明。 接下來，將說明當資料由外部寫入到該記憶體“Ο時, 情況。如果構成該記憶體450的記憶體元件允許一簡單I 寫入運作’這種寫入運作可由類似於寫入運作到 430之控制運作來達成。然而，例如 制夕#涪姊,, 衣兩要使用複雜； f it體，例如_EEP圓，即需要該WSM 4 該寫入運作。 + t 1

573249

A7 B7 五、發明説明（ 在此例中’ 一寫入控制指令由外部透過該控制匯流排 4〇1提供給該記憶體450。當要寫入的資料由該資料匯流排 402寫入時，該切換電路41〇指示該WSM 460來執行透過該 控制匯流排41 5及該資料匯流排416之寫入控制運作。 該寫入控制指令係透過一控制匯流排463轉移到該切換 電路440’而要寫入的資料係由該切換電路41〇直接透過一 貧料匯流排414輸入到該記憶體45〇，或要寫入的資料透過 該資料匯流排416輸入，然後是WSM 46〇 ,然後是一資料 匯流排4 6 4。 該切換電路440使用一控制匯流排441來控制一寫入運作 到該記憶體450，所以要寫入的資料即透過一資料匯流排 442輸入到該記憶體45〇。 當使用該WSM 460時，即使該記憶體45〇為一需要複雜 控制運作的記憶體，例如_EEPR〇M，_系列上述的運作 即允許一寫入運作到該記憶體450。 接著，將說明由該記憶體43〇到該記憶體45〇之一資料轉 :運作。當資料由一高寫入速率記憶體轉移到一低寫入速 憶體時’主要是需要-資料轉移運作。現在將說明此 其必須注意至1卜由-低寫入速率記憶體到一高寫入 速率纟己憶體的資料轉移功能可古田 署㈣并斗㈣力月bT有用地來降低-外部控制裝 置的負載’並可由一習用的技術來實施。因此-控制方法 即類似於當資料由一古宜λt 让利万泛 ”性速率記憶體到-低寫入速率記 it體時之方法’所以在此處省略其說明。 當-資料轉移運作指令（由一控制命令的控制指令）由外 -9 - 573249 A7 B7 五、發明説明（7 ) 部透過該控制匯流排4〇 1及該資料匯流排402提供給該切換 電路410時，該切換電路410即轉移資料轉移所需要的資訊 ，例如在接收該資料轉移運作指令’資料要轉移到的一區 域，以及類似者，而透過該控制匯流排4 1 5及該資料匯流 排416到達該WSM 460。 當該WSM 460透過該控制匯流排41 5及該資料匯流排416 指示來執行由該記憶體430到該記憶體450之資料轉移運作 時，該WSM 460透過一控制匯流排461指示該切換電路420 來讀取要轉移到該記憶體43 0的資料。 該切換電路420由該控制匯流排46 1所指定的該記憶體 43 0讀取資料時，其係透過該控制匯流排42 1及該資料匯流 排422，並透過一資料匯流排462轉移該讀取資料到該 WSM 460 〇 該WSM 460在由該切換電路420接收到要轉移的該資料 時，其使用該控制匯流排463來指示該切換電路440來寫入 該資料到該記憶體450。 要寫入的該資料即透過該資料匯流排464轉移到該切換 電路440。該切換電路440使用該控制匯流排441及該資料 匯流排442來執行一寫入運作到該記憶體450，其係透過該 控制匯流排463及該資料匯流排464所提供的指令。 當轉移複數段的資料時，該WSM 460對於所有指定的資 料進行上述的資料轉移運作，藉此完成該資料轉移運作。 此處，如果來自由該WSM 460所指定的該記憶體430之 讀取運作違反了發出到該記憶體430之外部控制指令，該 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 573249 A7

切換電路420即判定該控制命令資訊之衝突，並使用一判 斷信號425來通知該WSM 460該控制命令資訊的衝突。 如果該半導體記憶體裝置490係設計為允許在一資料轉 移運作其間存取到該記憶體430，其有可能該外部控制資 訊到該記憶體430將與來自該WSM 460之控制資訊相衝突 。如果發生這樣的衝突時，該切換電路42〇的運作將根據 該半V體5己憶體裝置4 9 0的規格而改變。當一外部記恨體 運作係設計來比一資料轉移運作要有較高的優先性，該切 換電路420使用該控制匯流排421及該資料匯流排422來控 制3亥έ己憶體4 3 0轉移讀取資料，例如如果在一讀取運作中 ’係透過該資料匯流排412到該切換電路4 1 〇。 相反地，如果其假設一資料轉移運作具有比一外部控制 命令要高的優先性，當發生與控制資訊的衝突時，該切換 電路420使用該控制匯流排421及該資料匯流排422來進行 一資料轉移運作（一存取運作到該指定的記憶體43〇),並 使用該判斷彳5號4 2 5通知該W S Μ 4 6 0取消一外部記憶體運 作。在此狀況下，因為其有可能外部存取並未正常地進行 ，即需要一裝置來外部檢查一控制是否正常完成。在此例 中’該檢查運作指令係由外部透過該控制匯流排4丨5及該 資料匯流排416提供給該WSM 460。該WSM 460使用該控 制匯流排4 1 5及該資料匯流排4 16來轉移一代表該判斷信號 425的結果之内容到該切換電路41〇，而該内容係透過該資 料匯流排402由該切換電路41〇輸出到該記憶體裝置49〇之 外0 -11- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐)

裝 訂

573249 五、發明説明（ 另外，可達到外部檢查一記憶體運作之完成之裝置描述 於下。該判斷信號425並未轉移到該WSM 46〇，而是該判 斷化號425轉移到該切換電路41〇，並僅使用該切換電路 4 1 〇來外部檢查一記憶體運作之完成。

控制命令到該記憶體450可設計成使得來自該WSM 460之一外部記憶體運作及一資料轉移運作係獨立地執行 因為這種運作係類似於該記憶體43〇之控制，將省略其 說明。 〃 如上所述，在習用的技術中，可獨立地進行一資料轉移 運作及一外部記憶體運作。但是，當一資料轉移運作具有 比一外部記憶體運作要高的優先性時，該外部記憶體運作 會比一典型的記憶體要複雜。當一外部記憶體運作之優先 性高於一資料轉移運作時，即會影響該資料轉移運作，而 訂 會延長該資料轉移運作所需要的時間。特別是，當一外部 兄憶體運作很複雜時，或當一外部記憶體佔有很長時間時 ，該外部記憶體與該資料轉移運作衝突的機率會大為增加 。在這些狀況下，該資料轉移運作即受到很大的影響。9 在一具有在一高寫入速率寫入速率及一低寫入速^記憶 體之間轉移資料的功能之習用半導體記憶體裝置中，該^ 寫入速岸記憶體可用於一系統的工作記憶體，及類似者。 再者，如果在一資料轉移運作期間，下一個 r個要轉移到該低 寫入速率記憶體之資料係暫時地儲存在該高寫入速率記憶 體中的另一個區域，該資料轉移的效能預期可以改善、 在一 SRAM及一 DRAM中，其代表了高京^。 j円馬入速率記憶體 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 573249

五、發明説明（10 ) ’讀取及寫入係在實質上相同的循環中以高速進行。該讀 取及寫入可無關於該裝置的狀態來控制，除了特殊的狀況 之外。再者，在此例中，並未進行該讀取或寫入的驗證。 如果有可能該讀取或寫入由於該裝置之狀態的限制而失敗 % ’其必須輸出該控制的成功或失敗到外部，而例如一外 部控制裝置即接收及顯示該成功或失敗信號。 為了避免這種複雜的運作，該高寫入速率記憶體通常具 有比該外部記憶體運作要高的優先性，而無關於一資料轉 移運作是否正在進行。 但是，在一外部記憶體運作期間的一資料轉移運作之中 斷可造成資料轉移速率的降低。特別是，當一外部記憶體 運作常發生時，或一單一控制運作（記憶體運作）佔用一長 時間時’資料轉移速率的降低即很明顯。 為了避免此狀況，可使用一雙埠記憶體來做為在一資料 轉移末端的記憶體。不幸地是，該雙埠記憶體不可避免地 造成記憶體單元面積的增加，及類似的情況，其進一步直 接造成成本或由元件所佔據的面積之增加，及類似者。 本發明的目的即在於解決上述的問題。 發明概要 根據本發明一方面，一半導體記憶體裝置包含第一及第 二記憶體段落，其包含複數個記憶體元件，及一記憶體控 制段落’用以允許基於一外部控制命令來第一第二 記憶體段落之間的一資料轉移運作，而允許一記憶體運作 到該第一及第二記憶體段落中至少一個。該第一及第二記 -13-

五、發明説明（Μ 憶體段落中至少—個白人 控制段落允許每個該複: 。該記憶體 受一存取運作。藉此，可達到域來獨立及同時接 存取運作的。此處所使用的 k U It體運作，例㈣ 除運作、驗證運作及類似* 肖運作抹 及寫入運作到一記憶體。 ⑼轉移中進-步讀取 複明！ 一具體實施例中’該記憶體控制段落控制該 ㈣’所以—個小記憶體區㈣用於一資 1轉移運作’而另-個小記憶體區域用於-記憶體運^ 二小记憶體區域用於一記憶體運作，而另一個小記憶 4==地用於另—個記憶體運作，藉此同時執㈣ 4轉移運作，及該記憶體運作及/或該等記憶體運作。 =本發明的一具體實施例中，該第一及第二記憶體段落 =各，同的記憶體元件，而具有一較高寫入速率之第一及 第二記憶體段落中的一個包含複數個小記憶體區域。 在本發明的一具體實施例中’該記憶體控制段落具有_ 存取運作匕落，用以限制該第一及第二記憶趙段落中至少 一個的一存取週期到每個存取運作所需要的最少時間，及 一第三記憶體段落1以儲存預冑的記憶體資料在由該存 取運作段落所限制的該存取週期内。 根據本發明的另一方面，一半導體記憶體裝置包含複數 個忑隐體元件的第一及第二記憶體段落，及一記憶體控制 段洛，用以允許基於一外部控制命令來在該第一及第二記 it體ί又落之間的一資料轉移運作，而允許一記憶體運作到 _____ -14- 本紙張尺度適财g @家標準(CNS) Μ規格(⑽公董) 573249

該第一及第二記憶體段落的至少一個。該記憶體控制段落 具有一存取運作段落，用以限制該第一及第二記憶體段落 中至少一個的存取週期到每個存取運作所需要的一最小值 。藉此，可達到上述的目的。 在本發明的一具體實施例中，該半導體記憶體裝置進一 步包含一存取完成信號產生段落，用以當完成一存取時來 產生存取疋成仏號。該存取運作接收該存取完成信號， 並結束由一存取准許信號開始的該存取週期。藉此，可達 到上述的目的。 裝 在本I明的一具體實施例中，該記憶體控制段落具有一 第-e it體段落’ 以儲存預定的記憶體資料在由該存取 運作㈣所限制的該存取週期内，而該記憶體控制段落在 由該存取運作段落所限制的該存取週期内執行一資料讀取 訂 運作’當資料係由該第一及第二記憶體段落中至少一個來 讀取’並儲存該讀取資料到該第三記憶體段落。因此，例 如由-讀取運作請求到該較高寫入速率記憶體所讀取的資 線 :即問鎖，藉此使其有可能來有效率地執行該較高寫入速 率記憶體的一運作。 牌在本發明的一具體實施例中，包含在該第一及第二記憶 :段落中的該記憶體元件為不同的形式，而該記憶體控制 又：由具有-較高寫入速率的該第—及第二記憶體段落之 一讀取資料。 在本發明的-具趙實施例中’該記憶體控制段落在由該 存取運作限制的該存取週期内寫人f料到該第—及第二記 本紙張尺Α4.ϋ1()Χ2;^ 五、發明説明（13 十思體段落中至少一個。 在本發明的一具體實施例 合成一單一半導體晶片。中科導體記憶體裝置係整 根據本發明的另一方面，苴 的半導體記憶體裝置係用來執“供：:貝訊裝置，其中前述 體運作中至少-個，或在料轉移運作及一記憶 運作。 存取週期内的至少兩個記憶體 很艨本發明的另一方面， /、&供一種方法來決定一半導 體记憶體裝置的-存取週期。當完成—存取時，即產生一 存取完成信號，而當接收到該存取完成信號時，由一存取 准許信號開始的該存取週期即結束。 本發明的功能將說明如下。具有-較高的寫人速率之該 第:及第二記憶體段落中之_係由複數個小記憶體區域所 構成其中刀別進行一纪憶體運作及一資料轉移運作。本 發明提供-記憶體控制段落’其構成同時記憶體運作到該 區域’其中-區域係用於資料轉移運作，π另—個區域係 獨立地接受-外部存取運作。因其有可能由—外部控 制〒令同時進行一記憶體運作，及由另一個控制指令平行 執行一資料轉移運作。再者，由個別獨立的控制命令之記 憶體運作可同時平行地進行。 再者’該έ己憶體控制段落限制一存取週期到一記憶體陣 列貫際上啟動的週期。因此，一記憶體運作及一資料轉移 運作’或獨立的記憶體運作，其可在一存取週期中有效率 地進行，其係限於每個存取運作所需要的最小值。因此， 五、發明説明（14 例如回應於一讀取運作之由一离耷 „ 連乍之纟π寫入速率记憶體讀取資料 即被閃鎖，所以該高寫入速率記憶體可有效率地運作。 :者’如果一段落包含複數個區域’其中一高寫入速率 品V可獨立地運作，及用以限制—週期的段落到同時使用 所需要的最小值，其中在該高寫入速率記憶體段落中的一 記憶體陣列即啟動，存取運作即可更有效率地進行。 在任何上述的例子中，可以降低一外部記憶體運作及一 資料轉移運作衝突的機率。因此，其有可能降低—資料轉 移運作之速率可以禁止，而對於一外部記憶體運作給定一 優先性，或-外部記憶體運作被中斷的機率可以降低，而 對於一資料轉移運作給定優先性。 因此’此處所述的發明有可能提供一半導體記憶體裝置 能夠降低-外部記憶體運作與一資料轉移運作之間衝突的 機率’及-使用該半導體記憶體裝置的資訊裝置，及一種 決定該半導體記憶體裝置的存取週期之方法。 士本毛明的k些及其它好處對於本技藝之專業人士將可在 讀取及瞭解以下的詳細說明及參考所附圖面之後而更加瞭 解0 圖式簡單說明 圖1所示為根據本發明的範例丨之半導體記憶體裝置之主 要部份的範例性組態之方塊圖。 圖2所示為根據本發明的範例2之半導體記憶體裝置之範 例性組態之方塊圖，顯示出其主要部份。 圖3所不為圖2的-控制電路的特定範例性組態之電路圖。

本纸張尺度適用中國國家標準(CNS) A4規格(21〇 297公釐)

圖4所示為圖3的控制電路之輸入及輸出終端處的信號波 圖5所示為來自圖3的該控制電路的另一個特定範例性組 態之電路圖。 圖6所示為圖5的控制電路之輸入及輸出終端處的信號波 形。 " 圖7 A及7B所示為當一除能信號CE#重疊該内部轉移信號 時’ 一内部啟動信號之狀態的時序圖。 圖7C所示為在進行一第一記憶體運作中，當一第二記憶 體運作進行數次時，一内部啟動信號之狀態的時序圖。 圖8所示為根據本發明的範例3之半導體記憶體裝置之方 塊圖，顯示出其主要部份。 圖9所示為應用本發明之該半導體記憶體裝置之資訊裝 置的基本組態的方塊圖。 圖10所示為一習用的半導體記憶體裝置的範例性組態之 方塊圖，其顯示出其主要的部份。 較佳具體實施例詳細說明 此後，本發明將藉由說明性範例及參考所附圖面來說明。 (範例1) 圖1所示為根據本發明的範例1之半導體記憶體裝置之主 要。卩伤的犯例性組態之方塊圖。其可注意到，圖1僅顯示 本發明之半導體記憶體裝置之部份，其為解釋本發明所必 要。圖1所示的一半導體記憶體裝置1 9〇之組態為本發明之 半導體記憶體裝置的一範例性組態。其它組態亦有可能， -18 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公爱)_----- 五、發明説明（ 16 ) A7 B7

例如像是一眘祖@ ^ L 、料匯排的至少一部份可區分為一資料輸入 匯凉》排及-->咨> ^*；| iA , 貝料輸出匯流排，經由一資料匯流排之資料内 容可做為一 #告丨I产％ . — &別、就，在一轉移運作及類似者的期間中， 資料可在不i ^ , 卜而要一寫入狀態機器（此後稱之為WSM)之下來 1和。本發明的範例1並不限於圖1之組態。在該半導體記 L體裝置190的特定運作當中，主要係說明與習用半導體 記憶體裝置490中所述為不同的運作。 在圖1中’本發明的該半導體記憶體裝置19〇包含記憶體 區塊130及1 3 1做為一高寫入速率第一記憶體段落，一記憶 版區塊150做為一低寫入速率第二記憶體段落，及一記憶 體控制段落（包含切換電路11〇、12〇及14〇，一 wsM 16〇 , j及其間的控制匯流排與資料匯流排）。該記憶體控制段 落此夠基於外部存取運作來在該記憶體區塊丨3〇及丨3 1與該 記憶體區塊150之間的資料轉移運作。該記憶體控制段落亦 進行記憶體運作’例如讀取、寫入及删除運作，及該記憶 體區塊130及131之另一個的類似者。此處，該記憶體控制 區段可同時進行一資料轉移運作及一記憶體運作，例如使 用一貝料轉移運作（或資料讀取運作）的該記憶體區塊1 30 ，及一記憶體運作（即讀取或寫入）的該記憶體區塊131。 此後，將進一步詳細地說明本發明的該半導體記憶體裝 置 190。 當該切換電路120係由該切換電路丨丨〇透過一控制匯流排 1 11由該切換電路11 〇外部指示，以執行一存取運作到一高 寫入速率§己憶體（記憶體區塊丨3〇及丨3丨），該切換電路丨2〇 -19- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公爱) --- 17 五、發明説明（ 判斷由該存取運作指定的記憶體元件是否包含在該記憶體 區塊130或該記憶體區塊131中，基於包含在該控制匯流排 m中的一位址匯流排上的一位址信號。當該存取運作用 於該記憶體區塊130時，該存取運作的内容使用一控制匯 流排121及該資料匯流排122對於由該存取運作指定的該記 憶體兀件來進行。當該存取運作用於該記憶體區塊丨3丨時 ，一控制命令的内容即使用一控制匯流排123及該資料匯 流排124對於由該存取運作指定的該記憶體元件來進行。 當該指定的存取運作為一讀取運作時（記憶體運作），讀 取資料係由該切換電路120透過一資料匯流排！ 12轉移到該 切換電路110，而該切換電路110透過一資料匯流排1〇2輸 出#亥讀取資料到外部。因此，其可由外部進行一存取運作 到一高寫入速率記憶體（記憶體區塊丨30及丨3丨）。 接著’在一資料轉移運作期間，如果該切換電路丨2〇由 一控制信號1 6 1指示來執行一存取運作到一高寫入速率記 憶體，該切換電路120判斷由該存取運作所指定的記憶體 元件係包含在該記憶體區塊1 3〇或該記憶體區塊1 3 1中，其 係基於包含在該控制匯流排1 6 1中的一位址匯流排上一位 址信號。 當該存取運作運用到該記憶體區塊130時，該指定的運 作係使用一控制匯流排12 1及該資料匯流排122而由該存取 運作指定的該記憶體元件來進行。當該存取運作用於該記 憶體區塊131時，該指定的運作使用一控制匯流排123及一 資料匯流排124來對於由該存取運作指定的該記憶體元件 __ -20- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公爱) 573249 A7 B7

發明説明 來進行。 如果該指定的存取運作為一讀取運作，讀取資料透過一 資料匯机排162由該切換電路12〇轉移到該wsm 160。因此 ’ 一存取運作到一高寫入速率記憶體可在一資料轉移運作 期間來進行。 該記憶體區塊13〇及131可獨立地運作。因此，其可能在 田該A憶體之任何一個（例如該記憶體區塊丨3〇)在一資料 轉移運作期間由該WSM 16〇進行一存取運作，另一個記憶 體（例如該記憶體區塊丨3丨）可使用一控制匯流排丨〇丨及一資 料匯流排102來接受一外部存取運作。 當在存取運作（一資料轉移運作及一讀取運作，或類似 者）之間發生一衝突到該記憶體區塊13〇及131中任何一個 ’該存取運作不能同時進行，其類似於當存取運作到該記 憶體430在該習用半導體記憶體裝置49〇中衝突時。但是， 該切換電路1 20使用該控制匯流排i 2丨及該資料匯流排122 (記憶體區塊130)來進行一具有較高優先性的一控制命令 (例如資料轉移運作或一記憶體運作），或該控制匯流排 123及該資料匯流排124 (記憶體區塊1 3 1 )，並使用一判斷 信號125來轉移到該WSM 160，其有可能一具有較低優先 性的運作並未正常地完成。 如上所述，例如在範例1的半導體記憶體裝置丨9〇中，該 記憶體區塊131接收一外部存取運作（記憶體運作），而該 記憶體區塊130用於一資料轉移運作。因此，例如一高寫 入速率記憶體可做為一工作記憶體，而不會影響一資料轉 -21 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

裝 訂

線 五、發明説明（19 ) 移運作。再者，藉由寫入下一個要轉移到一高寫入速率記 憶體的資料以及一資料轉移運作，該半導體記憶體裝置可 在緊接著完成前一個資料轉移運作之後來開始下一個資料 轉移運作。 如上所述，具有在兩個記憶體區域（該記憶體區塊130及 131與該記憶體區塊150)之間轉移資料的函數之半導體記 憶體裝置中，除了該裝置的通用用途之外，其可達到一更 有效率存取運作到一高寫入速率記憶體（該記憶體區塊13〇 及31)及更有效率的負料儲存到一低寫入速率記憶體（該 記憶體區塊150)。 在範例1中，該第一圯憶體段落為一包含複數個獨立運 作區域（該記憶體區塊130及131)之一高寫入速率記憶體。 其必須注意到，該第二記憶體段落，即一低寫入速率記憶 體（該記憶體區塊150)可具有一類似的組態。利用這種組 態，至少外部記憶體運作到一低寫入速率記憶體資料轉移 運作之，即凟取及寫入，可在不影響一資料轉移運作之 下來進行。 在範例1中，該高寫入速率第一記憶體段落係區分成兩 個小記憶體區域，即該記憶體區塊13〇及131，其可獨立運 作，但可區分為三個或更多的記憶體區塊。 (範例2) 圖2所不為根據本發明的範例2之半導體記憶體裝置之範 例性組態之方塊圖，顯示出其主要部份。其可注意到，圖 2僅顯示本發明之半導體記憶體裝置之部份，其^解釋本 -22- 本纸張尺度適财關家#?^^4規格(21GX297公爱) 573249 五、發明説明（2〇 ) 發明所必要。圖2所示的一半導體記憶體裝置29〇之組態為 本發明之半導體纪憶體裝置的一範例性組態。本發明的範 例2並不限於圖2的組態。在該半導體記憶體裝置29〇的特 定運作之間，其主要說明不同於在該習用半導體記憶體裝 置490中的運作。 在圖2中，本發明的該半導體記憶體裝置29〇包含一記憶 體區塊230做為一高寫入速率第一記憶體段落，一記憶體 區塊250做為一低寫入速率記憶體段落，及一記憶體控制 段落。該記憶體控制段落能夠基於一外部控制指令來在該 記憶體區塊230及該記憶體區塊25〇之間進行資料轉移運作 。該記憶體控制段落亦進行記憶體運作，例如讀取、寫入 、刪除運作，及該記憶體區塊23〇之類似者。 該記憶體控制段落包含切換電路2 1 〇、22〇及24〇，一 WSM 260，及其間的控制匯流排及資料匯流排。該記憶體 控制段落進一步包含一控制電路270做為一時間設定段落 來控制該延遲時序及類似者，一資料閃鎖電路271做為該 切換電路220及該切換電路210之間的一第三記憶體段落， 控制電路272做為一時間設定段落來控制該延遲時序及 類似者，一資料閂鎖電路273做為該切換電路22〇及該 WSM 260之間的一第二圮憶體段落。當該記憶體控制段落 被指示來執行一存取運作到該記憶體區塊23〇時，該存取 運作在經過某段時間之後（受限於每個存取運作所需要的 最小值之存取週期）即内部結束。即使下一個存取運作連 續地跟隨，下一個存取運作可在本發明中進行。為此目的 -23- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 573249 A7 --------B7 五、發明説明（21 ) 其使用週邊電路來允許該半導體記憶體裝置29〇具有一 行為方式，使得下一個存取運作似乎連續於前一個存取運 作。 然後，將說明該控制電路270或272之特定範例，其為本 發明之特性化特徵。 圖3所示為圖2之控制電路270或272之特定範例性組態的 電路圖。圖4所示為在圖3之控制電路的該輸入及輸出終端 處的#號波形。如圖3及4所示，該控制電路27〇或272輸出 内部啟動信號，其在一預定週期内維持在一高位準，其 同步於來自該WSM 260之外的一除能信號CE#的落下（即一 記憶體在一低位準下致能）。該内部啟動信號維持在該高 位準之預定的週期（延遲週期；一所需要的存取週期之最 小值），其由在該電路中所包含的電晶體之延遲所決定。 因此，該電晶體的延遲必須調整，所以可以保證完成一存 取運作到一記憶體有充份的週期（一存取週期係限於每個 存取運作所需要的最小值）^其必須注意到，該外部除能 k號CE#係由該切換電路2 1 〇轉移到該控制電路270，而來 自該WSM 260的該除能信號ce#即由該WSM 260轉移到該 控制電路272。 其必須注意到，圖2的控制電路270或272之另一個範例 將參考圖5及6來說明。此處，一存取週期係決定如下。當 完成一存取時，即產生一存取完成信號。當接收到該存取 完成信號時，由一存取准許信號所已經開始的存取週期即 結束。在此例中，一存取完成信號產生段落可提供在該記 -24 - t紙張尺度適财@ s家標準(CNS) A4規格(21G χ 297公爱) ~—--- 573249 A7 B7 五、發明説明（22 ) 憶體區塊230 (該第一及第二記憶體段落中至少一個）或該 切換電路220。該存取完成信號可由監視該記憶體區塊23 0 的啟動狀態來產生。 圖5所示為不同於圖3的控制電路之另一個特定範例性組 態的電路圖。圖6所示為在圖5之控制電路的該輸入及輸出 終端處的信號波形。該控制電路270或272具有如圖5所示 的電路者，即稱之為控制電路270A或272A。如圖5及6所 示’該控制電路27 0A或272A輸出一内部啟動信號，其同 步於一儲能信號CE#的落下而上升（即升高）（即一記憶體在 一低位準下致能），做為來自該WSM 260之外的一存取准 許信倣’並同步於一内部記憶體的預備信號之上升而落下 ，其已經同步於該除能信號CE#之落下而上升。當該内部 致旎h號升鬲時’即開始存取到該内部記憶體，並在同時 k成該預備彳§號來落下。當完成該存取時，即造成該預備 h號來上升。其必須注憶到，該外部除能信號CE#由該切 換電路210轉移到該控制電路27〇,而來自該冒§]^26〇的該 除能仏號CE#由該WSM 260轉移到該控制電路272。該内 部記憶體的預備信號由該記憶體區塊23〇轉移到該切換電 路220，然後到任何的該控制電路27〇八及272八。該預備信 號係做為該存取完成信號。 <在圖3的控制電路27〇或272中，其有需要使用延遲來保 α存取可確疋完成的週期。因此，為了保證一充足的餘 裕里，其有需要啟動一相對於存取時間的充份週期（一受 限於每個存取運作所需要的最小值之存取週期）。但是，

裝 訂

線 573249 A7 B7 五、發明説明（23 ) 在圖5的控制電路270A或272A中，一啟動内部記憶體的週 期（一受限於每個存取運作所需要的最小值之存取週期）可 進一步降低到該最小值，藉此進一步改善資料轉移的效率 。其必須注意到，對於圖5所示的一延遲電路為充份地來 在要反向的該電路之稍後的階段中一正反器所需要的時間 (在圖5之電路的右端的兩個n〇R閘極電路），其不同於圖3 的電路。 此後，將更為詳細地說明本發明的該半導體記憶體裝置 290 〇 當由外部進行該記憶體區塊230的資料讀取運作時，該 切換電路2 10即透過一控制匯流排20 1指示來由該記憶體區 塊230讀取資料。 如果該指定的資料讀取運作係指示到該記憶體區塊23〇 ，該切換電路210即透過一控制匯流排211指示該控制電路 270來執行一讀取運作。 該控制電路270透過一控制匯流排282指示該切換電路 220來執行讀取該記憶體區塊230的運作，並輸出一資料閃 鎖控制信號28 1到該資料閂鎖電路27 1。 當該切換電路220由該控制電路270指示來由該控制匯流 排282執行一讀取運作，該切換電路22〇透過一控制匯流排 221指示該記憶體區塊230來執行一資料讀取運作，並透過 一資料匯流排222接收由該記憶體區塊230讀取資料，並透 過一資料匯流排2 8 3轉移該讀取資料到該資料閃鎖電路2 71。 該資料閂鎖電路271使用由該控制電路270產生的該資料

裝 訂 -26-

573249

閂鎖信號2 8 1來控制。當一讀取運作由外部進行，讀取資 料藉由一資料匯流排212轉移到該切換電路210。在由該讀 取運作的開始時已經經過一預定的週期之後，即閂鎖來自 該資料匯流排283轉移的資料。該閂鎖的資料在至少直到 結束該外部讀取運作時，透過該資料匯流排212轉移到該 切換電路210。該切換電路21〇透過一資料匯流排2〇2輸出 該接收的資料到外部。 一系列上述的運作允許由該記憶體區塊23〇之資料讀取 運作。在此讀取運作中，在啟動該記憶體區塊23〇之後， 實際讀取資料的週期為由開始讀取的一預定週期（一受限 於每個存取運作所需要的最小值之存取週期）。在經過這 樣的週期之後，由該記憶體區塊23〇之讀取運作即結束， 並可釋放該控制匯流排22 1及該資料匯流排222。 其必須注意到’在關閉該記憶體區塊23〇之後，該資料 閂鎖電路271即閂鎖讀取資料，而該切換電路21〇在持續外 部讀取時來接收該讀取資料，並輸出該資料到外部。因此 ，似乎來自外部的資料讀取永遠在進行，而該半導體記憶 體裝置290由外部指示來執行一讀取運作。 此運作實際上可降低及限制啟動該高讀取速率記憶體區 塊230之週期，即使當該記憶體裝置29〇由外部指示來長期 執行一讀取控制運作。因此，舉例而言，在來自該wsm 260之一資料轉移運作與一存取運作之間發生的一 可能性可以降低。然後，將說明本發明中降低包含一讀取運作及一資料轉 -27 - 本紙張尺度適用中國國家標準(CNS) M規格(靡297公寶)

裝 訂

線

!:::一…間的-正常衝突的可能性之效果， U正常運作的可能性。 圖A及7B所不，當該除能信號ce# (記憶體運作）及一 内㈣移信號（資料轉移運作）衝突時，或如所示，當 =订5己憶體運作之—時（外部運作及wsm)，其它的記憶體 处Ϊ夕人進行，即使該除能信號CE#在一低位準週期（該致 & L號CE的㈤位準週期例如，可使用該除能信號㈣ =内部啟動信號及該内部轉移信號之内部啟動信號（其為 处於該低位準之请求存取的週期，類似於該除能信號CE#: 來在連續的時間中啟動該記憶體區塊230,並進行-存取 運作到該記憶體區塊23〇。在此财，習用上該内部啟動 L號在该除能信號CE#及$内部肖移信號衝突期間的週期 中不此夠啟動（南位準）。在本發明中，即使當該除能信號 CE#及該内部轉移信號如上述地衝突，該内部啟動信號可 以啟動（高位準），藉此降低上述衝突的機率。 在此例中’該外部除能信號CE#由該切換電路21〇轉移 到該控制電路270 ’而來自該WSM 260的該除能信號CE# 由該WSM 260轉移到該控制電路272。再者，該内部轉移 k號由該WSM 260透過該控制電路272轉移到該切換電路 220。該内部啟動信號由任何的該除能信號CE#及該内部 轉移信號來提高，並在經過一預定時間之後（或在來自該 記憶體區塊230之圖6的預備信號之邊緣旁），該内部啟動 信號即會下降，藉此一存取週期即限制在每個存取運作所 需要的最小值《然後，將特別分別說明圖7A到7C。 -28 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公爱)

裝 訂

573249 A7 B7 五、發明説明（26 ) 如圖7A所示，當該除能信號CE#在前面但重疊於該内部 轉移信號，該内部啟動信號即升高一段預定時間，以同步 於該除能信號CE#的下降（記憶體運作），而該内部啟動作 號即同步於該内部轉移信號的下降而升高（資料轉移運作） 。當一週期T1為該除能信號CE#及該内部轉移信號之間的 時間差距’而長於該内部啟動信號的一預定啟動週期T2 , 该除能彳§號CE#的該内部啟動信號及該内部轉移信號的該 内部啟動信號可用來在連續的時間内啟動該記憶體區塊 2 3 0。在此例中’如果假設該内部啟動信號的該高位準週 期T2約為該除能信號CE#及該内部轉移信號之低位準週期 的1/5時，本發明可用來達成一記憶體運作或一資料轉移 運作，即使當另一個除能信號CE#或内部轉移信號重疊或 衝突於該除能信號CE#及該内部轉移信號之低位準週期的 剩餘4/5。因此，可概略地估計有約8〇%的成功率。 如圖7B所示，當該内部轉移信號在前方但重疊於該除能 信號CE# ’ 一内部啟動信號即同步於該内部轉移信號的上 升而上升一預定時間，而該内部啟動信號即同步於該除能 信號CE#的下降而升高一預定時間。在此例中，當該内部 轉移信號及該除能信號CE#之間的差距週期長於該内部啟 動信號的一預定啟動週期時，該除能信號CE#的一内部啟 動信號及該内部轉移信號的一内部啟動信號可用來在連續 時間内來啟動該記憶體區塊23〇。 如圖7C所示，當一記憶體運作（在此例中為一外部除能 信號CE#)正在進行，而在同時其它記憶體運作（在此例中 • 29 - 本紙張尺度適用巾國國家榇準^_ Μ規格(21〇χ挪公爱)-- 五 發明説明（27 為來自WSM的一内部轉移信號）正在多次進行，—第一内 =啟動信號即同步於該除能信號CE#的下降而升高一預定 時間’並同步於後續該内部轉移信號的兩次下降，第二及 第三内部啟動信號即升高一預定時間。在此财，使^該 除旎k號CE#之運作的週期之内部轉移信號的運作，不能 夠由習用技術來執行，即使如果一外部存取之優先性高於 —轉移運作’可接㈣任何數目的請求4本發明的範例 中，該記憶體區塊230可為連續時間地啟動。 接著，當一資料寫入運作到該記憶體區塊23〇由外部進 订時，該切換電路210透過該控制匯流排2〇1指示來寫入資 料到該記憶體區塊230，而要寫入的資料透過該資料匯流 排202輸入到該切換電路2 1 〇。 當該指定的寫入運作導引到該記憶體區塊23〇時，該切 換電路210透過該控制匯流排211指示該控制電路27〇來執 行該寫入運作，而透過該資料匯流排212轉移要寫入的資 料到該資料閂鎖電路271。 該控制電路270透過該控制匯流排282指示該切換電路 220來執行一寫入運作，其中該資料閂鎖控制信號281即輸 出到該資料閂鎖電路271，來由該資料匯流排212輸入到該 貢料閃鎖電路27 1的資料即透過該資料匯流排283轉移到該 切換電路220。 當該切換電路220由該控制電路270透過該控制匯流排 282指示來執行一寫入運作時，該切換電路220使用該控制 匯流排221及該資料匯流排222寫入資料到該記憶體區塊 -30- 本紙張尺度通用中國國家標準(CNS) A4規格(210 X 297公釐) "" " 573249 A7 ___B7 五、發明説明（28 ) 230中指定的記憶體元件。一系列上述的運作構成該外部 寫入運作到該記憶體區塊230。 在此寫入運作中，該記憶體區塊230實際啟動及進行一 資料運作的週期，係限於由該寫入運作開始的一預定時間 (一存取週期限於每個存取運作所需要的最小值）。在經過 這樣一段時間之後，即結束該記憶體區塊230之寫入運作 。然後’即釋放出該控制匯流排211或該資料匯流排2 12。 因此，在結束該内部寫入運作之後，一寫入運作，例如 由外部寫入下一個資料，即可開始轉移讀取自一記憶體區 塊250之資料或類似者。其有可能執行由該記憶體區塊25〇 之讀取運作及一寫入運作，而不需要WSM 260。 其必須注意到，該資料寫入運作之進行，為該資料匯流 排2 12與該資料匯流排2 8 3由該資料讀取運作所共用。在一 外部寫入運作的例子中，可使用一較簡單的組態，其中要 寫入的資料係直接由該切換電路2 1 〇轉移到該切換電路220 ，而非透過該資料閂鎖電路271。 接著，將說明在一資料轉移運作期間一存取運作到該記 憶體區塊230。 一資料轉移運作之需求主要在於當資料由一高寫入速率 έ己憶體（記憶體區塊230)轉移到一低寫入速率記憶體（記憶 體區塊250)。在範例2中，資料由該記憶體區塊23〇轉移到 該記憶體區塊250。首先，將說明這種運作。 當該WSM 260透過一控制匯流排215及一資料匯流排216 才曰不來執行由該記憶體區塊230到該記憶體區塊25〇之資料 -31 - 本紙張尺度適用巾g g家標準(CNS) Μ規格(21GX297公爱) ---- 573249 A7 B7 五、發明説明（29 ) 轉移運作時，該WSM 260透過一控制匯流排261指示該控 制電路272來由該記憶體區塊230讀取資料。 該控制電路272透過一控制匯流排285指示該切換電路 220來由該記憶體區塊230讀取資料，並輸出一閂鎖控制信 號2 84到一資料閂鎖電路273來指示該資料閂鎖電路273轉 移該資料，其已經透過一資料匯流排286由該切換電路220 輸出到該資料閂鎖電路273，並透過一資料匯流排262到該 WSM 260 〇 當該切換電路220透過該控制匯流排285指示來執行一讀 取運作，該切換電路220透過該控制匯流排22 1存取該記憶 體區塊230的指定記憶體元件，並由該資料匯流排222接收 資料，並透過該資料匯流排286轉移該資料到該資料閂鎖 電路273 〇 該資料閂鎖電路273由於該閂鎖控制信號284而暫時地閂 鎖由該資料匯流排286轉移的資料，並透過該資料匯流排 262轉移該資料到該WSM 260。 該WSM 260透過該資枓匯流排262接收該轉移的資料， 並寫入該資料到該記憶體區塊250。此寫入運作可由習用 的方法來達成，因此將省略其說明。 在由接收一讀取指令經過一預定時間之後，該控制電路 272使用該資料閂鎖控制信號284來閂鎖經由該資料匯流排 2 86轉移的該讀取資料到該閂鎖電路273，並透過該資料匯 流排262輸出該閂鎖的資料到該WSM 260，直到透過一控 制匯流排26 1的讀取控制即結束。 -32- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 573249 A7

再者，即使當繼續該指定的讀取控制肖，如果經過一預 定的時間，該控制電路272透過該控制匯流排285結束所指 定的一讀取運作到該切換電路220。 一後續資料輸出運作到該WSM 260由該資料閂鎖電路 =3/吏用該資料匯流排262進行。由該資料問鎖電路η]之 貝料閂鎖時間即使用由該控制電路272產生的該閂鎖控制 信號284來進行。 利用這種由該控制電路272之運作，該WSM 26〇可以處 理，如同一讀取運作在一指定的週期中為繼續，且即使由 該WSM 260之存取運作所需要的週期很長時，用於由該 WSM 260之讀取運作而使用該控制匯流排221及該資料匯 流排222之週期（一受限於每個存取運作所需要的最小值之 存取週期）即被抑制到某個位準或更小。 因此j即使當由WSM 260存取運作到該記憶體區塊230 時’而同時發生一外部存取運作到該記憶體區塊230，其 有可忐兩個運作似乎為同時處理，藉此使其可能來達到一 資料轉移運作，其不可能依據外部的狀況。 接著，將說明相反於上述資料轉移方向的一個方向。尤 其疋’將說明由該記憶體區塊25〇到該記憶體區塊23〇的一 資料轉移運作。此運作不同於該外部資料寫入運作到該記 憶體區塊230之處僅在於使用不同的路徑，因此將省略其 說明。要寫入到該記憶體區塊23〇的資料係閂鎖在該資料 閃鎖電路273中，造成不同的優點。 在該寫入運作中，啟動該記憶體區塊23〇及實際寫入資 ___________ -33- 本紙張尺度適用中國國家標準(CNS) A4規格(21〇χ297公釐) 573249 A7

料的-個週期僅為由開始寫人的—預定週期。在經過這種 週期之後’即結束該寫入運作到該記憶體區塊23〇 放該控制匯流排221及該資料匯流排222。 其必須注思到’因為要寫人的資料係由該資料閃鎖電路 271所問鎖，如果經過一預定時間時，該WSM 26〇啟動— 資料轉移運作的該記憶體區塊25〇之週期可降低到一讀取 運作所需要的最小值4該讀取運作之後，因㈣放出一 控制匯流排241及一資料匯流排242，即有可能進行一外部 存取運作到該記憶體區塊2 5 0。 因此，藉由閂鎖要寫入的資料，一存取運作到該記憶體 區塊2 5 0即可很有效率。 如上所述，根據範例2，在具有在兩個記憶體區域（該記 憶體區塊230及250)之間轉移資料之功能的半導體記憶體 裝置290中，可以達到更一通用的用途，一更有效率的存 取運作到該高寫入速率記憶體區塊230，及一更有效率的 資料儲存到該低寫入速率記憶體區塊250。 其必須注意到，在範例2中，雖然其並未指定，該控制 電路270及該控制電路272實際進行一存取運作到該記憶體 區塊230之週期為該存取運作所必須及充份的時間。但是 ’其不需要準確的時序《但是，長於所需要的週期會造成 一時間餘裕，但達到由本發明所得到的降低之好處。因此 ，其必須來定義該週期在一適當的範圍内。 再者，於範例2中，雖然說明應用本發明到該高寫入速 率記憶體區塊230中的例子，用於限制該記憶體區塊230實 ______-34- 本纸張尺度適用中國國家標準(CNS) Α4規格(210X 297公釐）

裝 訂

線 32 573249 五、發明説明（ 25〇之週期的組恶可以應用到該低寫入速率記憶體區塊 (範例3) 圖8所示為根據本發明的範例3之半導體記憶體裝置之方 鬼圖-員不出其主要部份。纟必須注意到，圖8所示僅為 解釋本：明之半導體記憶體裝置所需要的部份。圖8所示 的一半導體記憶體裝置39〇的組態為根據本發明的一範例 性半導體記憶體裝4，但不限於範例3的該組態，而類似 =範例！及2。再者，包含在該半導體記憶體裝置39〇中的 高寫入速率記憶體區塊33〇及33丨為兩個可以獨立運作的記 憶體區塊，其類似於範例丨中所描述的該半導體記憶體裝 置190〇再者，包含在該半導體記憶體裝置39〇中的該高寫 入速率記憶體可設置成使得該高寫入速率記憶體在控制時 間之下實際存取的週期可以降低，類似於範例2中所述的 該半導體記憶體裝置290。 類似於範例1，當該記憶體區塊330用於一資料轉移運作 中’一外部存取運作到該記憶體區塊3 3 1可獨立於該資料 轉移運作來進行。因此，該資料轉移運作不會受到該外部 存取運作的影響。再者，如果當該記憶體區塊33〇用於一 資料轉移運作時，該記憶體區塊33〇亦由外部控制（記憶體 運作），兩個運作可類似於範例2而幾乎同時控制。利用此 組態’一外部存取運作（記憶體運作）不可能影響一資料轉 移運作。 如上所述，根據範例3，在具有於兩個記憶體區域（該記 -35 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) ^249 A7

=—區塊330及331)之間轉移資料的功能之半導體記憶體 、置390中’卩以達到一更為通用用途、一更有效率的存 取運作到該高寫入速率記憶體區塊33〇及331，及一更有效 率的 > 料儲存到該低寫入速率記憶體區塊3 5 〇 ^ 如上所述，根據本發明，在一半導體記憶體裝置中，轉 移儲存的資料到另—個位址之資料轉移運作，及用於使用 由該半導體記憶體裝置之外的命令之資料轉移運作來控制 記憶體區域的一記憶體運作即會進行，當該資料轉移運作 及該外部記憶體運作，或該記憶體運作平行進行時，即使 在該運作之間發生衝突（在該除能信號CE#&該内部轉移信 號之間的衝突），該運作可以有效率地控制。 其必須注意到，雖然在圖3中為指明，如範例i所述，該 低寫入速率記憶體區塊350可包含可獨立運作的複數個區 域、。如範例2所述，亦可限制該低寫入速率記憶體區塊35〇 的週期。應用本發明到記憶體區塊及什麼程度係在效能及 電路比例之間的平衡，其為要基於一裝置的規格或應用來 檢查的一個問題。 再者，雖然未在範例丨到3中指定，圖丨、2及8中所示的 半導體兄憶體裝置可整合到一單一半導體晶片，用於達到 一較高速率的運作。 再者，雖然在範例1到3中說明半導體記憶體裝置，本發 明的半導體記憶體裝置可簡易地整合到資訊裝置中，例如 攜帶式電話裝置，電腦及類似者，其中可得到本發明的效 果。舉例而言，如圖9所示，當一資訊裝置1〇〇包含一資訊

裝 訂

573249 A7

儲存段落’例如-RAM (例如_ sram，—職⑷或— R〇M (如一快閃記憶體），-運作輸入區段、-顯示段落， 例 ^曰曰’’肩不裝置’用與顯示例如-初始螢幕或一資莉 處理的結果，及一CPU (中央處理單元），用以由該運作輪 入，洛接收_控制命令，進行不同片段的資訊處理，而根 據一敎的資訊處理程式或關於該資訊储存段落之資料的 執打資訊讀取/寫人運作（記憶趙運作）或資料轉移運作， 發明的半導體記憶體裝置可簡易地做為_資(RAM或R〇M)。 于又洛 舉例而言，將說明應用本發明的半導體記憶體裝置到— 攜f式電話裝置的效果。在此例+，這種攜帶式電話裝置 係相較於具有一快閃記憶體及一 SRAM之攜帶式電話裝置 ，其利用一堆疊封裝記憶體，其包含一快閃記憶體^ 一 SRAM在單_封裝上，目前其通常已被接受，或一包含 SRAM及一快閃記憶體之記憶體，其係揭示於日本專利申 請編號2GG(M76182 (在此引用做為參考），在品質— 出改善了記憶體存取的效率。 不 在曰本專利申請編號2000-1 76 182中，例如其提供由一 SR^M或一快閃記憶體轉移資料的功能，藉此使其可能在 一資料轉移運作期間運作該SRAM。 本發明當使用日本專利申請編號2〇〇(M76182在一實於 系統中即可改善便利性。 不 最近，攜帶式電話裝置具有高階的功能，例如電子郵件 、祠頁劉覽、執行Java (美國Sun Microsystems的商標）及 -37- 本紙張尺度制t國x 297公釐)

裝 訂

線 A7

類似者。 在：些應用暫時儲存在—_ 到一快閃記憶體，例如在 貝钭通⑦轉移 載_或類似者。錢存-郵件、快取網頁劉覽、下 在習用的堆疊封歩τ今.格Μ 中的資料即儲存在：二=子中’當健存在-_ —t,t,4 . 種運作即重覆，直到儲存整個資料：、閃心隐體。^ 該SRAM可在當寫入該快閃駚 结4 1⑽料來存取。但是，當 j該^運作時，儲存資料的—運作係再次由該SRAM 5舌為了執行一資料儲存’並寫入到該快閃記憶體，其 必須重覆，直到整個資料寫入到該快閃記憶體。因此，為 了同時執行資料儲存及執行其它應用，其需要高階工作管 理’其會造成效能降低。 如果使用-記憶體能夠由該SRAM在背景轉移到該日本 專利應用編號2_-176182中所揭示的該快閃記憶體，讀 取該SRAM及寫入該快閃記憶體不需要一個一個來進行。 在此例中，如果一轉移命令即輸入到一記憶體，然後該 SRAM可以存取，即使在當該資料正由該SRam轉移資料 到該快閃記憶體之資料轉移運作期間。 舉例而§ ’其可假设一 Java應用暫時下載到一 sraM中 即在^執行該Java應用時即儲存到一快閃記惊體中。 執行一 Java應用需要一工作RAM區域。其中儲存該Java 應用之SRAM可做為該RAM區域，並時常存取。 -38- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 573249 五 、發明説明（ 36 貝料轉移運作造成儲存在該SRAM中的該java應用來 轉移到該快閃記憶體。同時，該Java應用由該SRAM讀取 來執行。再者，其需要一存取到該工作RAM，如果需要執 行該Java應用。 利用曰本專利申請編號2000-1 761 82之發明中的記憶體 ，其可達到這樣的同步運作，但是讀取該811八]^來執行的 運作可影響一資料轉移運作。 尤其疋’因為一外部SRAM運作具有優先性，可中斷由 一資料轉移運作之内部SRAm讀取運作。 ^在本發明中，即使當在一資料轉移運作中一内部SRAM 視取運作與一外部SRAM記憶體運作有衝突時，該資料轉 移運作所需要的時間增加的機率可以降低。 特別是’如果儲存資料到一快閃記憶體之Sram讀取運 作與由另一個應用從該記憶體外部之Sram運作（記憶體運 作）相衝突之機率可以降低，其有可能抑制由於執行該應 用而對於該資料轉移運作所需要的時間之增加。 在上述的範例性Java應用中，有可能該Java應用的儲存 與執行該Java應用的一讀取運作或一工作RAM運作會有衝 突。因此，其有可能一資料轉移運作所需要的時間會增加 。但是，本發明可降低這種狀況的頻率，並減輕在該java 應用中儲存運作由執行該java應用所造成的效能降低。 由於這種特徵，在使用本發明的記憶體中，相較於習用 的堆疊封裝記憶體，或在曰本專利應用編號2〇〇〇_176182 中所述的記憶體，其較為容易來執行複數個應用，其中資 -39 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 573249

料係儲存到一快閃記憶體，或在當資料儲存到一快閃記憶 體時來執行另一個應用。 一：上所述’根據本發明，其至少當提供-記憶體控制段 落時’其可獨立地存取小記憶體區域，或當提供—記憶體 控制段落時，丨限制一存取週期到一記憶體段落中啟動一 記憶體陣列所需要的—最小A，其可降低—外部記憶體運 作及一資料轉移運作，或外部記憶體運作之間的衝突。因 此，例如一資料轉移運作之速率降低可以抑制，而給定一 優先性給一外部記憶體運作，或一外部記憶體運作被中斷 的機率可以降低，而給定一優先性給—資料轉移運作。 本技藝專業人士將可瞭解在不背離本發明的範圍及精神 之下，可以進行許多其它的修正。因此，此處所附的申請 專利範圍並不是要受限於此處所提出的說明，而是該申請 專利範圍應廣義地視之。 -40- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)

Claims (1)

1. 573249

   Λ BCD

   x:>-/η-: ψ ι·一種半導體記憶體裝置，包含： 第一及第二記憶體段落，其包含複數個記憶體元件； 及 一記憶體控制段落，其允許根據一外部控制命令在 該第一及第二記憶體段落之間的一資料轉移運作而允 序一 έ己憶體運作到該第一及第二記憶體段落中至少一 個， 其中該第一及第二記憶體段落中至少一個包含複數 個小記憶體區域，及 該記憶體控制段落允許每個該複數個小記憶體區域 來獨立及同時接受一存取運作。 2·如申請專利範圍第丨項之半導體記憶體裝置，其中該記 憶體控制段落控制該複數個小記憶體區域，所以一個 記憶體區域係用於一資料轉移運作，而另一小記憶體 區域用於一記憶體運作及/或一小記憶體區域用於一記 憶體運作，而另一小記憶體區域亦獨立地用於另一記 憶體運作，藉此同時執行該資料轉移運作及該記憶體 運作’及/或該等記憶體運作。 3·如申請專利範圍第2項之半導體記憶體裝置，其中該第 一及第二記憶體段落包含不同的記憶體元件，而具有 一較南寫入速率之第一及第二記憶體段落中的一個包 含複數個小記憶體區域。 4·如申請專利範圍第2項之半導體記憶體裝置，其中該記 憶體控制段落具有-存取運作段落，用以限制該第一 本紙張尺度適财ϋ @家標準(CNS) Α4規格(2iGx撕公-—---

   及第一έ己憶體段落中至少一 運作所需要的# . 的存取週期到每個存取 在由該存取運作段落所限制的 用以 的記憶體資料。 週^内儲存預定 專利範圍第1項之半導體記憶體裝置，其中該第 …己憶體段落包含不同的記憶體元件，而呈有 一較高寫入速率之第一及第二节 而具有 含複數個小記憶體區域。。…洛中的-個包 6·如申請專利範圍第3項之半導體記憶體裝置， 憶體控制段落具有-存取運作段落，用以限制 及第二記憶體段落中至少一個的存取週期到每個存取 運作所需要的一最小值，及-第三記憶體段落，用以 在由该存取運作段落所限制的該存取週期内儲存預定 的記憶體資料。 如申請專利範圍第1項之半導體記憶體裝置，其中該記 隐體控制段落具有一存取運作段落，用以限制該第一 及第二記憶體段落中至少一個的存取週期到每個存取 運作所需要的一最小值，及一第三記憶體段落，用以 在由該存取運作段落所限制的該存取週期内儲存預定 的記憶體資料。 8·如申請專利範圍第7項之半導體記憶體裝置，進一步包 含： 一存取完成信號產生段落，用以當完成一存取時來 產生一存取完成信號， -2- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐） 結束由一 其中該記 在由該存 的記憶體 段落所限 資料係由 ’並儲存 其中包含 件為不同 其中該存取運作接收該存取完成信號，並 存取准許信號開始的該存取週期。 9.如申請專利範圍第7項之半導體記憶體裝置， 憶體控制段落具有-第三記憶體段落，用以 取運作段落所限制的該存取週期内儲存預定 資料，而該記憶體控制段落在由該存取運作 制的該存取週期内執行一資料讀取運作，當 該f -及第二記憶體段落中至少一個來讀： 該讀取資料到該第三記憶體段落。 10·如申請專利範圍第9項之半導體記憶體裝置， 在該第-及第二記憶體段落中的該記憶體元 的形式，及 該記憶體控制段落由具有一較高寫入速率的該第— 及第二記憶體段落中之—來讀取資料。 11. 如申請專㈣圍第7項之半導體記龍裝置，其中 憶體控制段落在由該存取運作限制的該存取週期= 入資料到該第一及第二記憶體段落中至少一個。·”· 12. 如申請專利範圍第w之半導體記憶體裝置，其中該 導體記憶體裝置係整合到一單一半導體晶片中。 13. —種半導體記憶體裝置，該裝置包含： 第-及第二記憶體段落，其包含複數個記憶體元件； 及 ， 該 -記憶體控制段落，其允許基於一外部控制命 第一及第二記憶體段落之間的一資料轉移運作Y而 -3 - 573249

   允許一記憶體運作到該第一及第二記憶體段落中至少 一個， 其中該記憶體控制段落具有一存取運作段落，用以 限制該第一及第二記憶體段落中至少一個的存取週期 到每個存取運作所需要的一最小值。 14·如申請專利範圍第13項之半導體記憶體裝置，進一步 包含： 一存取完成信號產生段落，用以當完成一存取時來 產生一存取完成信號， 其中該存取運作接收該存取完成信號，並結束由一 存取准許信號開始的該存取週期。 15·如申凊專利範圍第13項之半導體記憶體裝置，其中該 記憶體控制段落具有一第三記憶體段落，用以在由該 存取運作段落所限制的該存取週期内儲存預定的記憶 體 > 料，而該記憶體控制段落在由該存取運作段落所 限制的該存取週期内執行一資料讀取運作，當資料係 由該第一及第二記憶體段落中至少一個來讀取，並儲 存該讀取資料到該第三記憶體段落。 16·如申請專利範圍第15項之半導體記憶體裝置，其中包 含在該第一及第二記憶體段落中的該記憶體元件為不 同的形式，及 該記憶體控制段落由具有一較高寫入速率的該第一 及第二記憶體段落中之一來讀取資料。 1 7·如申凊專利$巳圍第1 3項之半導體記憶體裝置，其中該 -4- ^紙張尺度適用中國國家鮮(CNS) A4規格(210X297公董)" -*------ 9 24 73 5 六 、申請專利範圍

   A B c D 記憶體控制段落在由該存取運作限制的該存 寫入資料到該第一及第二記憶體段落中至少一個。J内 18.如申請專利範圍第13項之半導體記憶體裝置，其中該 半導體§己憶體裝置係整合到一單一半導體晶片中 19·一種資訊裝置，其中使用如申請專利範圍第1項之半導 體記憶體裝置來執行一資料轉移運作及一記憶體運作 中至少一個，或在一存取週期内至少兩個記憶體運作 裳 20·—種用於決定一半導體記憶體裝置的一存取週期之方 法，其中當完成一存取時，即產生一存取完成信號， 而當接收該存取完成信號時，即結束由一存取准許信 號所開始的該存取週期。 訂 線 -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公發）