JP4593575B2 - 埋め込み型コンピュータシステムの各構成部材のための共通化インターフェース - Google Patents
埋め込み型コンピュータシステムの各構成部材のための共通化インターフェース Download PDFInfo
- Publication number
- JP4593575B2 JP4593575B2 JP2007027987A JP2007027987A JP4593575B2 JP 4593575 B2 JP4593575 B2 JP 4593575B2 JP 2007027987 A JP2007027987 A JP 2007027987A JP 2007027987 A JP2007027987 A JP 2007027987A JP 4593575 B2 JP4593575 B2 JP 4593575B2
- Authority
- JP
- Japan
- Prior art keywords
- volatile memory
- common
- interface
- memory controller
- common interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1694—Configuration of memory controller to different memory types
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Memory System (AREA)
- Storage Device Security (AREA)
Description
本発明は、一般的には、コンピュータシステムに関し、特に、コンピュータシステムの各構成部材を接続するための改良されたシステムおよび方法に関するものである。
携帯電話、PDA、携帯型音楽プレイヤー、携帯型の電子機器などの、現代の数多くの電子デバイスは、通常、埋め込み型コンピュータシステムが組み入れられている。埋め込み型コンピュータシステムは、通常、コンピュータプロセッサ(以降、ホストとして記述)、非揮発性メモリ(NANDフラッシュメモリおよび/またはROMメモリといった))、ダイナミックランダムアクセスメモリ(DRAM)といった揮発性メモリを含んでいる。上記ホストは、中央処理ユニット(CPU)、デジタルシグナルプロセッサ(DSP)、マイクロ制御ユニット(MCU)、または、ダイレクトメモリアクセス(DMA)といったデータ伝送デバイスを含んでもよい。
本発明の各実施形態は、共通化インターフェースを介して、非揮発性メモリコントローラ、および揮発性メモリをアクセスするための方法および装置を提供する。一実施形態では、本発明の方法は、共通化インターフェースの共通化された各制御信号を介して、非揮発性メモリコントローラ、および揮発性メモリの一方を選択することを含み、上記共通化された各制御信号は、非揮発性メモリコントローラ、および揮発性メモリに対して出力される。本発明の方法は、また、上記共通化された各制御信号を介して、選択された非揮発性メモリコントローラ、および揮発性メモリの一方に対して、各コマンドを共通化インターフェースを介して出力することを含む。
本発明の上述した各特徴は、上述した要旨によって簡潔に理解され、また、本各実施形態や、添付された各図面の図示により参照されてもよい本発明の詳細な説明によってより詳細に理解されるであろう。しかし、添付した各図面は、本発明の典型的な各実施形態を図示するためだけのものであり、よって、本発明の権利範囲を限定するものではない。これにより、本発明は、同等な効果を発揮できる他の各実施形態も受け入れることが可能なものである。
本発明の各実施形態は、一般的には、共通化インターフェースを介して、非揮発性メモリコントローラ、および揮発性メモリをアクセスするための方法および装置を提供する。一実施形態では、本発明の方法は、共通化インターフェースの共通化された各制御信号を介して、非揮発性メモリコントローラ、および揮発性メモリの一方を選択することを含み、上記共通化された各制御信号は、非揮発性メモリコントローラ、および揮発性メモリに対してそれぞれ出力される。
図1は、本発明の一実施形態に係る、模範的なコンピュータシステム100を示すブロック図である。図示されているように、上記コンピュータシステム100は、ホスト102、揮発性メモリ104(例えば、DRAM、SDRAM、DDR−SDRAM、LP−SDRAM、および/または他の何れかのタイプの揮発性メモリ)、非揮発性メモリコントローラ106、および非揮発性メモリ108(例えば、ROM、PROM、EE−ROM、NANDフラッシュメモリ、NANフラッシュメモリ、および/または他の何れかのタイプの非揮発性メモリ)を含むことができる。
本発明の一実施形態では、共通化インターフェース140は、複数の各モードの内の一つにてメモリアクセスを実行するために利用されてもよい。各図2A〜2Cは、本発明の一実施形態に係る上記コンピュータシステム100の動作の各モードをそれぞれ図示するものである。
図3は、本発明の一実施形態に係る、埋め込み型のコンピュータシステム100のための共通化インターフェース140を示すブロック図である。図示されているように、上記共通化インターフェース140は、共通化されたアドレスおよび制御のライン112、並びにシンクロナスシリアルコネクション110のための各コネクションを含むことができる。図示されているように、上記共通化インターフェース140は、ホスト102または、非揮発性メモリコントローラ106に対して接続されてもよい。
本発明の一実施形態では、ホスト102、および非揮発性メモリコントローラ106は、上記共通化インターフェース140のCS#、CE#、およびMA#の各信号を用いて、上記共通化インターフェース140のマスターを選択し、かつ上記共通化インターフェース140を介して制御されるチップが何れであるかを選択するようになっている。
本発明の一実施形態によれば、共通化インターフェース140は、例えば、非揮発性メモリ108から揮発性メモリ104への、DMAトランスファを実行するために利用される。また、場合によっては、DMAトランスファは、揮発性メモリ104から、後述するように、非揮発性メモリコントローラ106内のバッファへと実行されてもよい。
本発明の一実施形態では、共通化インターフェース140は、揮発性メモリ104に対し、複数の各アクセスを、互いに同時に実行するために利用されるようになっていてもよい。揮発性メモリ104に対する複数の各アクセスが同時に可能となることによって、揮発性メモリ104の利用効率、メモリの実効性能(例えば、揮発性メモリ104から、または揮発性メモリ104へのデータの読み出しや書き込みの速度)を向上できる。
Claims (19)
- 共通化インターフェースを介して、非揮発性メモリコントローラ、および揮発性メモリをアクセスするための方法であって、
上記非揮発性メモリコントローラ、および上記揮発性メモリに対して出力される上記共通化インターフェースの共通化された各制御信号を介して、上記非揮発性メモリコントローラ、および上記揮発性メモリの一方を選択し、
上記共通化された各制御信号を介して、上記非揮発性メモリコントローラ、および上記揮発性メモリの選択された一方に対して、各コマンドを共通化インターフェースを介して出力し、
上記非揮発性メモリコントローラの非揮発性メモリと上記揮発性メモリとの間でのデータのトランスファの実行要求を受け取ると、ホストプロセッサが上記共通化インターフェースを使用しているか否かがチェックされ、上記ホストプロセッサが上記共通化インターフェースを使用していないとき、上記非揮発性メモリコントローラにより上げられるマスター信号を検出することを含み、
上記マスター信号が、上記非揮発性メモリコントローラについて上記共通化インターフェースのマスターとして機能していることを示している間、上記非揮発性メモリコントローラは、非揮発性メモリと上記揮発性メモリとの間にてデータをトランスファすることを含む方法。 - さらに、上記非揮発性メモリコントローラ、および上記揮発性メモリの選択された一方からデータを受け取ることを含む、請求項1に記載の方法。
- 上記非揮発性メモリコントローラを選択し、
上記各コマンドを上記共通化インターフェースを介して上記非揮発性メモリコントローラに出力し、
上記データを上記非揮発性メモリコントローラのアシンクロナスポートを介して受け取る、請求項2に記載の方法。 - 上記揮発性メモリを選択し、
上記各コマンドを上記共通化インターフェースを介して上記揮発性メモリに出力し、
上記データを上記揮発性メモリのシンクロナスポートを介して受け取る、請求項2に記載の方法。 - 非揮発性メモリコントローラを介して非揮発性メモリをアクセスするための方法であって、
非揮発性メモリインターフェースを介して非揮発性メモリに対してアクセスコマンドを出力し、
上記非揮発性メモリインターフェースを介してデータを受け取り、
共通化インターフェースの共通化された各制御信号を用いて上記受け取ったデータをトランスファすることを含み、
上記共通化された各制御信号は、ホストプロセッサおよび揮発性メモリに出力され、
上記受け取ったデータは、上記ホストプロセッサおよび上記揮発性メモリの一方にトランスファされ、
さらに、上記受け取ったデータをトランスファする前に、上記非揮発性メモリコントローラの非揮発性メモリと上記揮発性メモリとの間でのデータのトランスファの実行要求を受け取ると、ホストプロセッサが上記共通化インターフェースを使用しているか否かがチェックされ、上記ホストプロセッサが上記共通化インターフェースを使用していないとき、上記共通化インターフェースの、上記共通化された各制御信号において、マスター信号を上げることを含み、
上記マスター信号は、上記非揮発性メモリコントローラが、上記共通化インターフェースのマスターとして機能していることを示すものである、方法。 - さらに、共通化インターフェースの共通化された各制御信号を介して受け取った選択信号を検出し、
上記選択信号に対応して、共通化インターフェースの共通化された各制御信号を介して第1コマンドを受け取ることを含み、
上記アクセスコマンドは、上記第1コマンドに対応して出力される、請求項5に記載の方法。 - 上記第1コマンドは、ホストプロセッサにより出力され、
上記受け取ったデータは、上記第1コマンドに対応して上記ホストプロセッサにトランスファされる、請求項6に記載の方法。 - 上記受け取ったデータは、上記揮発性メモリのアシンクロナスポートを介して上記揮発性メモリにトランスファされる、請求項5に記載の方法。
- 上記トランスファは、上記ホストプロセッサからの第1コマンドに対応して実行されるダイレクトメモリアクセス(DMA)トランスファである、請求項5に記載の方法。
- 揮発性メモリと、
非揮発性メモリと、
非揮発性メモリインターフェースを介して上記非揮発性メモリをアクセスするように設定された非揮発性メモリコントローラと、
共通化された各制御信号を有する共通化インターフェースと、
ホストプロセッサとを含み、
上記共通化された各制御信号は、上記共通化インターフェースを介して、上記非揮発性メモリコントローラおよび上記揮発性メモリによって受け取られ、
上記ホストプロセッサは、
上記非揮発性メモリコントローラおよび上記揮発性メモリの一方を選択し、
上記共通化インターフェースの上記共通化された各制御信号を介して、アクセスコマンドを、上記非揮発性メモリコントローラおよび上記揮発性メモリの選択された一方に出力することが設定され、
上記非揮発性メモリコントローラは、さらに、
上記非揮発性メモリコントローラが上記ホストプロセッサにより選択されたか否かを決定し、
もし、選択されている場合、上記共通化インターフェースの上記共通化された各制御信号を介して、各アクセスコマンドを受け取り、
上記各アクセスコマンドの受け取りに対応して、上記非揮発性メモリコントローラ内のデータをアクセスするように設定され、
上記非揮発性メモリコントローラは、さらに、上記各アクセスコマンドの受け取りに対応して、上記ホストプロセッサが上記共通化インターフェースを使用しているか否かがチェックされ、上記ホストプロセッサが上記共通化インターフェースを使用していないとき、上記非揮発性メモリコントローラが、上記共通化インターフェースのマスターであることを示すマスター信号を上げ、
上記非揮発性メモリから上記揮発性メモリのアシンクロナスポートを介して上記揮発性メモリへの、上記アクセスされたデータのDMAトランスファを実行するように設定されている、システム。 - 上記揮発性メモリは、
上記揮発性メモリが上記ホストプロセッサにより選択されたか否かを決定し、
もし、選択されている場合、上記共通化インターフェースの上記共通化された各制御信号を介して、各アクセスコマンドを受け取り、
シンクロナスポートを介して上記ホストプロセッサに対し、データをトランスファするように設定されている、請求項10に記載のシステム。 - 上記非揮発性メモリコントローラは、さらに、
上記アクセスされたデータを、上記ホストプロセッサに対して、上記ホストプロセッサのアシンクロナスポートを介してトランスファするように設定されている、請求項11に記載のシステム。 - 非揮発性メモリインターフェースと、
非揮発性メモリおよび揮発性メモリに対し、ホストプロセッサにより出力される共通化された各制御信号を受け取るための共通化インターフェースと、
回路とを含む非揮発性メモリコントローラであって、
上記回路は、
上記共通化された各制御信号が、上記非揮発性メモリコントローラを上記共通化インターフェースを介して選択したことを示すか否かを決定し、
もし、選択しているとき、上記共通化インターフェースの共通化された各制御信号を介して各アクセスコマンドを受け取り、
上記各アクセスコマンドの受け取りに対応して、上記非揮発性メモリインターフェースを介して、非揮発性メモリに対して各アクセスコマンドを出力し、
上記非揮発性メモリインターフェースを介して上記非揮発性メモリから要求されたデータを受け取るように設定され、
上記回路は、さらに、
上記非揮発性メモリコントローラの非揮発性メモリと上記揮発性メモリとの間でのデータのトランスファの実行要求を受け取ると、上記要求されたデータを上記揮発性メモリに対しトランスファする前に、上記ホストプロセッサが上記共通化インターフェースを使用しているか否かをチェックし、上記ホストプロセッサが上記共通化インターフェースを使用していないとき、上記共通化インターフェースの、上記共通化された各制御信号において、マスター信号を上げ、
上記マスター信号は、上記非揮発性メモリコントローラが、上記共通化インターフェースのマスターであることを示すものであるように設定されている非揮発性メモリコントローラ。 - 上記回路は、さらに、
上記共通化インターフェースを介して、上記要求されたデータを上記ホストプロセッサに対しトランスファするように設定されている、請求項13に記載の非揮発性メモリコントローラ。 - 上記回路は、さらに、
上記揮発性メモリのアシンクロナスポートを介して上記揮発性メモリに対して上記要求されたデータをトランスファするように設定されている、請求項14に記載の非揮発性メモリコントローラ。 - 記憶するための揮発性手段と、
記憶するための非揮発性手段と、
上記非揮発性手段のためのメモリインターフェースを介して、上記記憶するための非揮発性手段をアクセスするように構成された制御するための手段と、
共通化された各制御信号を有するインターフェースのための共通化手段と、
処理のための手段とを含み、
上記共通化された各制御信号は、上記インターフェースのための共通化手段を介して、上記制御するための手段、および上記記憶するための揮発性手段により受け取られるものであり、
上記処理のための手段は、
上記制御するための手段、および上記記憶するための揮発性手段の一方を選択し、
上記インターフェースのための共通化手段の上記共通化された各制御信号を介して、各アクセスコマンドを、上記制御するための手段、および上記記憶するための揮発性手段の選択された一方に出力するように設定され、
上記制御するための手段は、さらに、上記各アクセスコマンドの受け取りに対応して、上記処理のための手段が上記インターフェースのための共通化手段を使用しているか否かをチェックし、上記処理のための手段が上記インターフェースのための共通化手段を使用していないとき、
上記制御するための手段が、上記インターフェースのための共通化手段のマスターであることを示すマスター信号を上げ、
上記記憶するための揮発性手段のトランスファするためのアシンクロナス手段を介して、上記アクセスされたデータを、上記記憶するための非揮発性手段から上記記憶するための揮発性手段に対するDMAトランスファを実行するように設定されているシステム。 - 上記記憶するための揮発性手段は、
上記記憶するための揮発性手段が、上記処理のための手段により選択されているか否かを決定し、
もし、選択されているとき、上記インターフェースのための共通化手段の上記共通化された各制御信号を介して各アクセスコマンドを受け取り、
上記処理するための手段に対し、トランスファのためのシンクロナス手段を介してデータをトランスファするように設定されている、請求項16に記載のシステム。 - 上記制御するための手段は、さらに、
上記制御するための手段が、上記処理するための手段により選択されているか否かを決定し、
もし、選択されているとき、上記インターフェースのための共通化手段の上記共通化された各制御信号を介して各アクセスコマンドを受け取り、
上記各アクセスコマンドを受け取りに対応して、上記記憶するための非揮発性手段内のデータをアクセスするように設定されている、請求項16に記載のシステム。 - 上記制御するための手段は、さらに、
上記処理するための手段のトランスファのアシンクロナス手段を介して、上記アクセスされたデータを、上記処理のための手段に対しトランスファするように設定されている、請求項18に記載のシステム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/349,631 US7451263B2 (en) | 2006-02-08 | 2006-02-08 | Shared interface for components in an embedded system |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007220110A JP2007220110A (ja) | 2007-08-30 |
JP2007220110A5 JP2007220110A5 (ja) | 2010-09-02 |
JP4593575B2 true JP4593575B2 (ja) | 2010-12-08 |
Family
ID=38335344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007027987A Expired - Fee Related JP4593575B2 (ja) | 2006-02-08 | 2007-02-07 | 埋め込み型コンピュータシステムの各構成部材のための共通化インターフェース |
Country Status (4)
Country | Link |
---|---|
US (1) | US7451263B2 (ja) |
JP (1) | JP4593575B2 (ja) |
KR (1) | KR100868393B1 (ja) |
CN (1) | CN101038531A (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7490177B2 (en) * | 2006-01-23 | 2009-02-10 | Infineon Technologies Ag | System method for performing a direct memory access for automatically copying initialization boot code in a new memory architecture |
US20080010419A1 (en) * | 2006-07-06 | 2008-01-10 | Rom-Shen Kao | System and Method for Issuing Commands |
US20080010420A1 (en) * | 2006-07-06 | 2008-01-10 | Rom-Shen Kao | Method for Accessing Control Registers via a Memory Device |
US7441070B2 (en) * | 2006-07-06 | 2008-10-21 | Qimonda North America Corp. | Method for accessing a non-volatile memory via a volatile memory interface |
US20080007569A1 (en) * | 2006-07-06 | 2008-01-10 | Rom-Shen Kao | Control protocol and signaling in a new memory architecture |
US20080147940A1 (en) * | 2006-12-18 | 2008-06-19 | Rom-Shen Kao | Method and apparatus for controlling a shared bus |
US20090182977A1 (en) * | 2008-01-16 | 2009-07-16 | S. Aqua Semiconductor Llc | Cascaded memory arrangement |
US8462891B2 (en) * | 2008-03-06 | 2013-06-11 | Rambus Inc. | Error detection and offset cancellation during multi-wire communication |
US8683149B2 (en) | 2008-07-23 | 2014-03-25 | Rambus Inc. | Reconfigurable memory controller |
US8566506B2 (en) * | 2009-08-07 | 2013-10-22 | Intel Corporation | Tracking a lifetime of write operations to a non-volatile memory storage |
US8527664B2 (en) * | 2009-12-17 | 2013-09-03 | International Business Machines Corporation | Direct memory access with minimal host interruption |
JP2012063874A (ja) * | 2010-09-14 | 2012-03-29 | Toshiba Corp | チップセレクト信号を切り替えるセレクタ、ストレージ装置、及び電子機器 |
US8607089B2 (en) | 2011-05-19 | 2013-12-10 | Intel Corporation | Interface for storage device access over memory bus |
KR101959853B1 (ko) * | 2012-04-09 | 2019-03-19 | 삼성전자주식회사 | 분할 어드레싱 방식 자기 랜덤 액세스 메모리 장치 |
US20140164659A1 (en) * | 2012-12-06 | 2014-06-12 | Wasim Quddus | Regulating access to slave devices |
CN104063338B (zh) * | 2013-03-18 | 2018-05-29 | 华邦电子股份有限公司 | 存取***及存储装置 |
US10338826B2 (en) * | 2013-10-15 | 2019-07-02 | Cypress Semiconductor Corporation | Managed-NAND with embedded random-access non-volatile memory |
KR102094393B1 (ko) | 2013-11-18 | 2020-03-27 | 삼성전자주식회사 | 불휘발성 메모리 시스템 및 그것의 동작 방법 |
KR102501753B1 (ko) * | 2015-10-30 | 2023-02-21 | 삼성전자주식회사 | 고속 부팅을 제공하는 비휘발성 메모리 장치 및 이를 포함하는 시스템 |
US10331586B2 (en) * | 2015-10-30 | 2019-06-25 | Samsung Electronics Co., Ltd. | Nonvolatile memory device for providing fast booting and system including the same |
US11301403B2 (en) | 2019-03-01 | 2022-04-12 | Micron Technology, Inc. | Command bus in memory |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04311895A (ja) * | 1991-04-11 | 1992-11-04 | Hitachi Ltd | Icメモリ |
JPH09161469A (ja) * | 1995-12-01 | 1997-06-20 | Sharp Corp | 半導体記憶装置 |
JP2001142712A (ja) * | 1999-11-12 | 2001-05-25 | Nec Ic Microcomput Syst Ltd | 起動制御装置 |
JP2001357684A (ja) * | 2000-06-12 | 2001-12-26 | Sharp Corp | 半導体記憶装置 |
JP2002312232A (ja) * | 2001-04-10 | 2002-10-25 | Mitsubishi Electric Corp | 半導体記憶装置 |
US20030050087A1 (en) * | 2001-09-07 | 2003-03-13 | Samsung Electronics Co., Ltd. | Memory device in mobile phone |
JP2003203044A (ja) * | 2002-01-09 | 2003-07-18 | Mega Chips Corp | メモリ制御回路および制御システム |
JP2004102508A (ja) * | 2002-09-06 | 2004-04-02 | Renesas Technology Corp | 半導体記憶装置 |
JP2005038454A (ja) * | 2003-07-15 | 2005-02-10 | Renesas Technology Corp | メモリモジュール及びメモリシステム |
JP2005085216A (ja) * | 2003-09-11 | 2005-03-31 | Digital Electronics Corp | メモリコントローラ |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5359569A (en) * | 1991-10-29 | 1994-10-25 | Hitachi Ltd. | Semiconductor memory |
US6134631A (en) * | 1996-08-19 | 2000-10-17 | Hyundai Electronics America, Inc. | Non-volatile memory with embedded programmable controller |
US6055609A (en) * | 1997-06-19 | 2000-04-25 | Chips & Technologies, Inc. | Apparatus and method for improving bus usage in a system having a shared memory |
DE19957181A1 (de) * | 1999-11-27 | 2001-05-31 | Bosch Gmbh Robert | Verfahren und Vorrichtung zur Ansteuerung wenigstens eines Verbrauchers |
US6681310B1 (en) * | 1999-11-29 | 2004-01-20 | Microsoft Corporation | Storage management system having common volume manager |
TWI240864B (en) * | 2001-06-13 | 2005-10-01 | Hitachi Ltd | Memory device |
US20030014687A1 (en) * | 2001-07-10 | 2003-01-16 | Grandex International Corporation | Nonvolatile memory unit comprising a control circuit and a plurality of partially defective flash memory devices |
US7752380B2 (en) * | 2003-07-31 | 2010-07-06 | Sandisk Il Ltd | SDRAM memory device with an embedded NAND flash controller |
US6828822B1 (en) * | 2003-10-03 | 2004-12-07 | Altera Corporation | Apparatus and methods for shared memory interfaces in programmable logic devices |
US7242389B1 (en) * | 2003-10-07 | 2007-07-10 | Microsoft Corporation | System and method for a large format collaborative display for sharing information |
US7139909B2 (en) * | 2003-10-16 | 2006-11-21 | International Business Machines Corporation | Technique for system initial program load or boot-up of electronic devices and systems |
DE102004004796B4 (de) * | 2004-01-30 | 2007-11-29 | Infineon Technologies Ag | Vorrichtung zur Datenübertragung zwischen Speichern |
US20060294295A1 (en) * | 2005-06-24 | 2006-12-28 | Yukio Fukuzo | DRAM chip device well-communicated with flash memory chip and multi-chip package comprising such a device |
US7404136B2 (en) * | 2005-07-15 | 2008-07-22 | Infineon Technologies Ag | Semiconductor memory device including a signal control device and method of operating the same |
US7426607B2 (en) * | 2005-08-05 | 2008-09-16 | Infineon Technologies Ag | Memory system and method of operating memory system |
US7415581B2 (en) * | 2005-10-04 | 2008-08-19 | Infineon Technologies Ag | Semiconductor memory chip |
US7221615B2 (en) * | 2005-10-04 | 2007-05-22 | Infineon Technologies Ag | Semiconductor memory chip |
US7490177B2 (en) * | 2006-01-23 | 2009-02-10 | Infineon Technologies Ag | System method for performing a direct memory access for automatically copying initialization boot code in a new memory architecture |
US7441070B2 (en) * | 2006-07-06 | 2008-10-21 | Qimonda North America Corp. | Method for accessing a non-volatile memory via a volatile memory interface |
US20080010419A1 (en) * | 2006-07-06 | 2008-01-10 | Rom-Shen Kao | System and Method for Issuing Commands |
US20080007569A1 (en) * | 2006-07-06 | 2008-01-10 | Rom-Shen Kao | Control protocol and signaling in a new memory architecture |
US20080010420A1 (en) * | 2006-07-06 | 2008-01-10 | Rom-Shen Kao | Method for Accessing Control Registers via a Memory Device |
-
2006
- 2006-02-08 US US11/349,631 patent/US7451263B2/en not_active Expired - Fee Related
-
2007
- 2007-02-07 JP JP2007027987A patent/JP4593575B2/ja not_active Expired - Fee Related
- 2007-02-08 CN CNA2007101035012A patent/CN101038531A/zh active Pending
- 2007-02-08 KR KR1020070013277A patent/KR100868393B1/ko not_active IP Right Cessation
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04311895A (ja) * | 1991-04-11 | 1992-11-04 | Hitachi Ltd | Icメモリ |
JPH09161469A (ja) * | 1995-12-01 | 1997-06-20 | Sharp Corp | 半導体記憶装置 |
JP2001142712A (ja) * | 1999-11-12 | 2001-05-25 | Nec Ic Microcomput Syst Ltd | 起動制御装置 |
JP2001357684A (ja) * | 2000-06-12 | 2001-12-26 | Sharp Corp | 半導体記憶装置 |
JP2002312232A (ja) * | 2001-04-10 | 2002-10-25 | Mitsubishi Electric Corp | 半導体記憶装置 |
US20030050087A1 (en) * | 2001-09-07 | 2003-03-13 | Samsung Electronics Co., Ltd. | Memory device in mobile phone |
JP2003203044A (ja) * | 2002-01-09 | 2003-07-18 | Mega Chips Corp | メモリ制御回路および制御システム |
JP2004102508A (ja) * | 2002-09-06 | 2004-04-02 | Renesas Technology Corp | 半導体記憶装置 |
JP2005038454A (ja) * | 2003-07-15 | 2005-02-10 | Renesas Technology Corp | メモリモジュール及びメモリシステム |
JP2005085216A (ja) * | 2003-09-11 | 2005-03-31 | Digital Electronics Corp | メモリコントローラ |
Also Published As
Publication number | Publication date |
---|---|
US20070186061A1 (en) | 2007-08-09 |
US7451263B2 (en) | 2008-11-11 |
CN101038531A (zh) | 2007-09-19 |
KR20070080844A (ko) | 2007-08-13 |
KR100868393B1 (ko) | 2008-11-11 |
JP2007220110A (ja) | 2007-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4593575B2 (ja) | 埋め込み型コンピュータシステムの各構成部材のための共通化インターフェース | |
US7411859B2 (en) | Multi-port memory device for buffering between hosts | |
US7441070B2 (en) | Method for accessing a non-volatile memory via a volatile memory interface | |
TWI512476B (zh) | 用以控制非依電性記憶體裝置中之操作之方法以及相關電腦程式產品、電腦可讀儲存媒體、記憶體裝置、及主機裝置 | |
US7764551B2 (en) | Semiconductor memory system having volatile memory and non-volatile memory that share bus, and method of controlling operation of non-volatile memory | |
US20080010420A1 (en) | Method for Accessing Control Registers via a Memory Device | |
JP5090819B2 (ja) | メモリーカード及び該データ格納方法 | |
US20080010419A1 (en) | System and Method for Issuing Commands | |
US7725609B2 (en) | System memory device having a dual port | |
US20080147940A1 (en) | Method and apparatus for controlling a shared bus | |
KR100634436B1 (ko) | 멀티 칩 시스템 및 그것의 부트코드 페치 방법 | |
CN116049050B (zh) | 具有存储体分配的多端口非易失性存储器设备以及相关***和方法 | |
JP2011018222A (ja) | インタリーブ制御装置、インタリーブ制御方法及びメモリシステム | |
US20080007569A1 (en) | Control protocol and signaling in a new memory architecture | |
US20170147230A1 (en) | Memory device and memory system having heterogeneous memories | |
US20070028037A1 (en) | Memory system with automatic dual-buffering | |
WO2020076718A1 (en) | Command buffer chip with dual configurations | |
TWI752838B (zh) | 電子裝置、記憶體系統及傳送方法 | |
US20080016296A1 (en) | Data processing system | |
US20110047320A1 (en) | System and method for performing program operation on nonvolatile memory device | |
US11742004B2 (en) | Memory supporting multiple types of operations | |
US20230266910A1 (en) | Method and apparatus to select a plane in a nand flash die to store a read-only reserved block | |
JP2007280140A (ja) | 半導体記憶装置および信号処理システム | |
US10628322B2 (en) | Memory system and operating method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
A524 | Written submission of copy of amendment under section 19 (pct) |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20100721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100915 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |