TW567549B - Semiconductor device and method for manufacturing the same - Google Patents

Semiconductor device and method for manufacturing the same Download PDF

Info

Publication number
TW567549B
TW567549B TW090127020A TW90127020A TW567549B TW 567549 B TW567549 B TW 567549B TW 090127020 A TW090127020 A TW 090127020A TW 90127020 A TW90127020 A TW 90127020A TW 567549 B TW567549 B TW 567549B
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor device
thinned
manufacturing
plate
Prior art date
Application number
TW090127020A
Other languages
English (en)
Inventor
I Ryuh
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Application granted granted Critical
Publication of TW567549B publication Critical patent/TW567549B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

567549
發明領域 本發明關係-種從薄化—半導體裝置基板的步驟至分割 該基板的步驟以製造半導體裝置的方法，及—半導 置。 a 發明背景 最近，在半導體積體電路的領域中，正在發展製造一種 更密集及更集積的ϋ，一士口行動Μ信的I置越來越小且 越來越輕盈，該裝置也越來越精細。 總足，如果一裝置的一部份變得愈小，則裝置的熱阻變 得愈大。為了達成一具有高效能及高可靠性的裝置，需要 減少裝置的熱阻。所以，已經採取各種方法來改善熱輻射 效果。 最有效的減少裝置熱阻的方法是在積體電路裝置圖案在 基板上形成後薄化整個基板。不過，因為一般使用的GaAs 基板既毛茸又易裂，如果一 GaAs基板具有3吋或以上的直 徑並薄化至，例如，50 μΓη或更少，則在後續的處理、運 輸、安裝等步騾中便會發生基板破裂的問題。 總之，為了防止基板薄化後破裂，基板須固定在一支持 板上。使用一具有一 UV-感光黏著層的感光膠帶來固定半 導體基板。因為UV-感光膠帶的UV-感光黏著層受UV照 射而劣化，導致從支持板拆除基板變為容易。另外，因為 拆除後半導體基板的裝置側沒有殘留物，因而廣泛使用 UV-感光膠帶。 例如，JP-A 216092/1994揭露一種方法用來在支持板上固定 -4- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 567549 A7 ________ B7 五、發明説明（2 )
GaAs基板使用一具有UV-感光黏著層及熱發泡黏著層複合 結構的膠帶。在此方法中，半導體基板固定在支持板係由 UV -感光黏著層接合半導體基板形成裝置的表面，及由熱 發泡黏著層接合支持板。薄化後，UV-感光黏著層的黏著 強度受U V照射降低因而拆除半導體基板。 所以，在本方法中，因為薄化基板須經分割、安裝等步 驟處理，在這些步驟的處理中，薄化基板容易破裂的問題 仍然存在。 另外’ JP-A 213662/1997揭露一種方法防止基板在薄化步驟 中破裂，該方法包括，首先，在形成半導體裝置的晶圓上 形成一具有預定深度的分割槽，晶圓固定則利用一黏著片 黏著开> 成半導體裝置的晶圓的表面，然後，研磨晶圓背面 達到分割槽而分離成各晶片。 本方法因為在薄化步驟中裝置沿分割線分離而有效防止 薄化基板破裂。不過，因為裝置已在薄化後完全分離，所 有裝置不能在背面電鍍金屬步驟中電連接以強化基板，結 果，不能同時電鍍晶圓的整個表面。因而，本方法獲得的 生產力很差。 因此，本發明的一目標為提供一種方法用於製造一裝 置，包括一系列處理從一薄化具有大直徑的半導體裝置基 板的步驟、一加強薄化基板步驟、及一安裝薄化裝置的步 驟。較具體，本發明的一目標為提供一高生產力方法用於 製造一半導體裝置而不損壞及污染具有大直徑的半導體裝 置基板。 ---- 本紙張尺度適用巾國g家標準(CNS) A4i格(21〇 X 297公董) 一 -- 567549 A7 B7 五、發明説明（3 ) 本發明的製造半導體裝置基板的方法的特徵為··完成— 系列處理從一均勻薄化一半導體裝置基板的整個表面的步 驟至一背面電鍍金屬的步驟，其中半導體裝置基板與一假 基板結合一體。所以，本發明容許一半導體裝置製造即使 在薄化的基板與假基板分離後也不會破裂該薄化的半導體 裝置基板。 首先，說明本製造半導體裝置的方法的整個步驟如下。 使用一黏著片或類似品將一半導體裝置接合至一假基板 而結合一體。在使用石臘將結合基板固定在支架上後，半 導體裝置基板由鏡面拋光方法薄化。結合基板利用真空固 定，及半導體裝置基板由研磨或蝕刻半導體裝置基板背面 而薄化。薄化後，以半導體裝置基板/假基板結合狀態完 成背面電鍍金屬的步驟。然後，完成電鍍的薄化基板與假 基板分離。分離後，分割完成電鍍的薄化基板。 特別疋，在拋光或研磨的情況，由黏著片接合半導體裝 置基板的假基板的板内厚度波動最後反應在薄化GaAs半導 體裝置基板的板内厚度波動。所以，特別要求假基板的板 内厚度波動要小。 例如’如果希望一半導體裝置基板薄化至3〇 ，如果 假基板表面的厚度波動為±10 μπι，薄化半導體裝置基板 的厚度變為2 0〜4 0 μιη(3 0±1〇 μιη)，結果基板厚度在表 面内的變化最大為2倍。考慮半導體裝置基板的熱阻約與 基板厚度成正比，基板表面内的熱阻變化為2倍。即是， 假基板的厚度波動造成薄化後獲得的裝置的熱阻波動，因 本紙張尺度適用中國國家標準_^;規格(21()><297公董）各------- 567549 A7
而影響裝置的可靠性。 所以，在-半導體裝置基板薄化至4〇 _或更少厚度的 情況下，較理想，假基板的板内厚度波動應在±5 之 内。 總之，如果一基板已經薄化，為了改善薄化加工性，使 用一具有大顆粒尺寸（如9 μηι)的金剛砂研磨基板，以便在 短時間内達到預定厚度。已薄化不平表面内厚度的最大誤 差為2 μπι或更多。 發明概要 如以下所述，本發明者發現如果一 Au板層在GaAs基板 上形成，在該不平表面内的厚度最大誤差嚴重影響GaAs基 板及Au板層之間的黏著力。 總之，基板上之背面金屬的形成係藉由浸潰蝕刻該基板 層以清潔其表面、沉積一饋電層用來電鍍該表面及接著電 鍍一金屬。不過，只有浸潰蝕刻並不能使不平表面内的厚 度取大展差小於〇·5 ’而且板層的黏著力也不足。為 了改善GaAs基板及Au板層之間的黏著強度，已薄化的基 板表面必須經1¾面抛光，以及進一步由蚀刻完全消除表面 氧化層。 如此，在本發明中，為了改善黏著力，GaAs基板薄化 後，使用具有顆粒尺寸為〇·〇5 μ m或更小的|呂金剛砂將表面 鏡面拋光’然後，使用磷酸蚀刻劑澈底清除表面氧化層， 致使鏡面拋光表面内的厚度最大誤差小於〇2 μιη。 另外，從蚀刻表面内厚度波動及厚度控制度的觀點來 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐） 567549 五、發明説明（5 看，適當的蝕刻深度範圍為0.5〜3〇 μ m。 根據本發明的程序，因為完成薄化及電鍍步驟時，半導 體裝置基板係與-假基板結合，所以不會發生基板破裂。 另外，薄化基板與假基板分離後，因為薄化基板由背面金 屬補強，所以薄化基板可以在分離步驟及最後分割薄化基 板步驟中處理而不會破裂。 ^ 另外，本發明提供一製造半導體裝置的方法，該方法包 括步驟如下··薄化一半導體裝置基板、用一熱發泡黏著片 固定半導體基板及假基&、以及固定假基板及支架以薄化 半導體基板。 藉^使用熱發泡黏著片作為半導體基板及假基板的固定 片，薄化後，半導體裝置基板容易脫離假基板，及在沉積 饋電金屬及背面電鍍步驟中能耐加熱。 另外’本發明提供-製造半導體裝置的方法，其中的半 導月豆，置基板固疋在假基板上係藉由熱發泡黏著片的熱發 泡黏著側接合半導體裝置基板的裝置側，及藉由^ 著片的普通黏著側接合假基板。 …、包黏 "因為熱發泡黏著片的黏著強度加熱後幾乎變為零，所以 半導缸基板谷易脫離假基板。另外，因為熱發泡黏著片係 用來取代傳統UV-感光黏著片，傳統曝光步驟便為多餘， 而且假基板不必是透明的。結果，具有取消基板選擇限制 之優點。 北卜根據本發明的製造半導體裝置的方法的特徵為： 在月面五屬電鍍步驟中熱發泡黏著片的熱發泡溫度高於基 567549 A7 B7 五、發明説明（6 板溫度。 在背面金屬電鍍步騾中，如果基板溫度升高高於熱發泡 黏著片在沉積饋電金屬層及電鍍背面金屬時的熱發泡溫 度’則薄化半導體裝置基板自假基板分離並破裂。甚至如 果發生局部加熱’熱發泡黏著片局部發泡，所以，薄化基 板也局部破裂。藉由使用具有比基板在背面電鍍步驟中的 溫度還高之發泡溫度的熱發泡黏著片，便可解決此一問 題。 另外，本發明提供一製造半導體裝置的方法，其中已薄 化基板的不平表面内的最大厚度誤差為〇·2 μιη或更小，以 及其中薄化表面由|虫刻處理。 總之’基板研磨後，拋光表面内的最大厚度誤差為1〜2 μιη。雖然在電鍍之前表面由浸潰蝕刻清潔，只藉由浸潰 蚀刻不能使不平表面内的最大厚度誤差低於〇·5 μΐΏ。不平 表面内的取大厚度誤差嚴重影響GaAs基板及Au板層之間 的黏著力。 在本發明的方法中，為了改善GaAs基板及Au板層之間 的黏著力，GaAs基板薄化後，表面經鏡面拋光，以及接著 徹底清除表面氧化層，致使鏡面拋光表面内的厚度最大誤 差小於0.2 μ m，以及之後，在金屬電鍍之前沉積一饋電 層。 本發明提供一製造半導體裝置的方法，其中背面金屬電 鍵半導體裝置基板的步驟包括黏著一饋電金屬，然後，電 鍵金屬在其上’而半導體裝置基板使用一熱發泡黏著片 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） -9-
裝 訂
567549 A7
固定假基板。 根據本發明，薄化半導體裝置基板的整個表面在半導體 裝置基板使用一熱發泡黏著片固定假基板的狀態下可以電 鏡音面金屬。熱發泡黏著片具有基板拆除後部份的發泡 膠黏劑留在基板表面的缺點。不過，因為薄化基板的整個 责面由篆鍵金屬補強，在薄化基板脫離假基板後，殘留的 膠黏劑由清洗及除灰基板表面完全清除而不會發生破裂。 另外’本發明提供一製造半導體裝置的方法，其中分割 半導體裝置基板的步驟包括接合半導體裝置基板的電鍍表 面及為發泡黏著片的發泡表面、接合一分割板及熱發泡黏 著片的另一表面、以及接著將其分割至分割板的中點。 如果薄化半導體裝置基板直接固定在分割板上，則裝置 在脫離分割板時會因分割板的強力黏著而破裂。特別是， 在薄化半導體裝置基板厚度不夠及背面金屬補強不足的情 況下，例如，在裝置基板5的厚度為5() ^㈤或更少及八以板 層7、8為5 μηι或更少的情況下，裝置基板5直接黏結到分 割板1 0時’在分割後的安裝步驟中，裝置脫離分割板i 〇 時’裝置基板5會因分割板丨〇的強力黏著而破裂。 因此’本發明中，因為加熱而容易脫離的熱發泡黏著片 黏結裝置基板，以及接著分割板黏結熱發泡黏著片，分割 後裝置基板脫離分割板而裝置則與熱發泡黏著片結合，所 以，裝置不會破裂因而可立即處理該裝置。 另外，本發明提供一製造半導體裝置的方法，其中分割 的薄化半導體裝置基板/熱發泡黏著片從分割板基板脫 ____-10- _ 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） " """""" 567549
離，以及接著藉由加熱，料導體裝置基板與熱發泡 片分離。 如果薄化半導體裝置基板厚度為 100 μηι或更大，就不需 要形^背面金屬，因為薄化半導體裝置基板不會破裂。如 此，分割後由加熱整個結合的薄化裝置/熱發泡黏著片， 、刀離薄化裝置及熱發泡黏著片。或者，藉由加熱只取下 所需裝置而分離熱發泡黏著片。 化合物半導體GaAs基板一般用來作為半導體基板顯得太 脆弱及，特別是具有2吋或以上直徑的大基板，必須防止 基板在處理時破裂。 根據本發明，半導體基板接合假基板以形成一結合結 構，半導體基板可以經薄化至背面金屬電鍍步騾的處理而 不會破裂。因為即使一化合物半導體基板比一 GaAs基板更 不易破裂，例如InP、GaN、Sic等，如果薄化就變得容易破 裂’本發明的方法具有在使用化合物半導體基板製造半導 體裝置的步驟中改善處理性質的效果。即是，本發明的方 法對製造半導體裝置有用’其中半導體裝置基板為一化合 物半導體裝置基板。 因為需要一假基板作為基板，該基板必須又薄又不易破 裂’並且具有均勻的厚度，本發明使用例如一矽晶圓、一 玻璃板、一陶瓷板、及一金屬板等之基板。矽晶圓尤其理 想，因其不易破裂且厚度均句性極佳。 另外’由本發明的方法製造GaAs半導體基板的特徵為： 裝置基板及金屬板層係沿基板的裝置表面的垂直面分割。 ____ --__-11- _ i紙張又度適财㈣家料(CNS) A4规格(210X 297公釐） 567549 A7
根據本發明，因為在薄化步 面金屬之間的黏著力藉由減少 刻鏡面拋光該薄化表面而獲得 置表面的垂直面分割，GaAs半 不會分離。 驟中，GaAs半導體基板及背 薄化基板表面的不平及由蝕 改善，即使二者同時沿著裝 導體基板及背面金屬層絕對 本紙張尺度適用中國國家標準(CNS) A4規格(210 x 297公釐) 同時及垂直分割造成生產力改善，且還因為容易用吸具 夾住晶片表面的邊緣而具有晶片安裝不會損壞晶片的效 果。特別是處理的晶片厚度為2〇〜5〇 μπι#，最重要的就 是邊緣表面垂直。 另外，根據本發明，可以藉由鏡面拋光及化學蝕刻的可 控制性減少GaAs半導體裝置基板的厚度至最小約為2〇 μιη，及由研磨的可控制性減少至最小約1〇〇 μιη。 雖然GaAs半導體裝置基板的熱阻隨著基板變薄而降低， 但疋以GaAs半導體裝置表面上配線的平坦度及半導體裝置 安裝的觀點來看，裝置基板的厚度最好為2〇 |1111或更多。 雖然裝置基板的厚度為1〇〇 μ m或更多時，其仍然可以接受 正常處理，但本發明的製造方法也可以應用於厚度為1〇〇 μπι或更多的裝置基板。另外，基板的熱阻約為 ln(2t/a) ’其中” t”為基板的厚度，及’’a”為基板的尺寸。 總之，在基板的尺寸為幾μ m至幾十μ m的情況下，因為 熱阻在基板的厚度變為1〇〇 μιη或更多時飽和，所以無法進 一步減少熱阻。所以，較理想的裝置基板厚度為20〜1〇〇 從補強薄化基板的觀點來看，板層的厚度最好為5 μ m ___ 雜 ----
裝 訂
線. 567549 A7 B7 五、 發明説明（10 或更多。另一方面，如果板層厚度變為4〇 μπι或更多，生 產成本增加且其會更難分割金屬板層以分離裝置，導致生 產力不良。 另外’使用本發明的半導體裝置能使所製造的收音機具 有可靠性高的效能。 因為本發明的薄化半導體裝置的熱阻大幅減少，因而使 用本發明裝置以多重安裝製造的手提式收音機的終端單元 具有高效率、高可靠性及輕盈之優點。 圖式簡單說明 圖1為一斷面圖，顯示根據本發明之固定半導體裝置基 板在一玻璃基座的步驟。 圖2為斷’顯示根據本發明之薄化半導體裝置基 板的步驟。 土 圖3為一斷面圖 板的步驟。 顯不根據本發明之清洗半導體裝置基 圖4為一斷面圖，顯示根據本發明之 屬（Ti/Au)沉積半導體裝置基板的步驟 以電鍍用的饋電金 圖5為一斷面圖 置基板的步驟。 頦不根據本發明之以Αιι電冑半導體裝 圖6為一斷面圖 板至分割板的步驟 圖7為一斷面圖 板的步驟。 顯示根據本發明之接合半導體裝置基 顯示根據本發明之分料導體裝置基 圖8為一斷面圖 顯示根據本發明之 分割板移除分割 本紙張尺度適财S S家標準(CNS) A视格(210X^7^5* 567549 A7 ____ B7___ 五、發明説明（u~) — 的半導體裝置的步驟。 圖9為一曲線圖，顯示表面平坦度及良率之間的關係為 基板分割成0.5 mm方型裝置後之半導體GaAs基板及背面金 屬之間未脫離的比率。 發明詳細說明 以下為應用本發明由具有3吋直徑的GaAs半導體裝置基 板製造一半導體裝置的例子的詳細說明。 例1 如圖1所示，一 3吋直徑GaAs半導體裝置基板5由使用一 熱發泡黏著片4固定在一假基板3上面。在熱發泡黏著片4 的一側形成一熱發泡黏結層，其黏著強度幾近於零而發泡 溫度為120〜140°C，而另一側則形成一普通黏結層。熱發泡 黏結層接合GaAs基板形成一裝置6的一表面，普通黏結層 接合S i假基板的一表面。之後，使用6 〇。(：:)：容化的石臘2固 定一結合一體的半導體裝置基板5/熱發泡黏著片4/Si假基 板3在一玻璃基座1上面。 在此例中，使用一具有厚度380 μπι的3吋S i基板作為假 基板3 ’滿足一板内厚度波動為土 5 μ m的條件。 其次，如圖2所示，GaAs半導體裝置基板5由顆粒尺寸9 μπι的金剛砂研磨背面薄化至4 〇 μπι。結果，不平表面内 最大厚度誤差大於2μιη。 為了確保基板背面電鍍金屬層的黏著強度，薄化表面經 鏡面拋光，然後，使用磷蝕刻劑蝕刻除去表面氧化層。 之後，如圖3所示，結合一體的半導體裝置基板5 /熱發 __ . ___-14- 本紙張尺度適用中國國家標準(CNS) Α4規格（210X297公釐) " ------- 567549 A7 B7 五、發明説明（12 ) 泡黏著片4/Si假基板3由加熱至約80。〇而與玻璃基座丄分 離。然後薄化表面使用丙酮、IPA及乙醇清洗，然後，使 用磷酸鹽蝕刻劑蝕刻半導體裝置基板5的薄化表面而完全 清除拋光機的殘留物及表面氧化層。在此點，蝕刻深度為 1 〇 μηι。 雖然本例顯示一具體實施例中S丨假基板係使用石臘固定 在一玻璃基座上以進行研磨，本發明並不限於此具體實施 例。例如，在研磨階段s i假基板由真空固定以進行研磨的 情況，或固定S i假基板及同時旋轉，由化學蝕刻薄化的情 況，本發明仍然有效。 之後，如圖4及5所示，在一電子束沉積裝置上，沉積一 饋電金屬層7(Ti/Au ; 〇.〇5 μιη/0·1 μιη)於半導體裝置基板5的薄 化表面上，該表面已經清洗及蝕刻，以及接著電鍍一 A u板 層8厚度2〇 μιη於整個的表面上。因為饋電金屬層7位於整 個表面’容易電鍍整個表面。 在沉積饋電金屬層7中，結合一體的半導體裝置基板5 / 熱發泡黏著片4 / S i假基板3的溫度升高約達1〇〇 °c。不過， 因為熱發泡黏著片4的發泡溫度為120〜140 °C，沉積時半導 體裝置基板5不會脫離基板3。 之後，具有板層7，8(GaAs 30 μιη/Au 20 μιη)的薄化半導體裝 置基板5加熱至約120°C而脫離熱發泡黏著片4，使用丙酮 及乙醇清洗以消除GaAs基板5的裝置形成部份6的表面上殘 留的熱黏著片。 只提供厚度3 0 μ m的GaAs基板及厚度2〇 μηι的Au板 _____-1S- ___ 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）
裝 訂
567549 A7 ___ Β7 五、發明説明（13 ) 層，便有相當於厚度100 μίΏ或更大的GaAS基板強度，所 以，薄化半導體裝置基板不會破裂。 設定基板厚度為30 μπ1及Au板層厚度為2〇 μιη的理由是 之後的分割步驟中，裝置基板及金屬板層係同時垂直分 割’如果A u板層太厚，分割困難造成生產力衰弱。 其次，如圖6所示，取代高黏度分割板，一熱發泡黏著 片ό首先接合裝置基板5的板層7、8，然後，結合一體的裝 置基板5 /熱發泡黏著片9接合分割板1 〇。然後，如圖7所 示，在這種情況下將基板分割至分割板的中點。 或者，如果作為裝置基板5的背面金屬的Au板層7、8具 有充分厚度，例如Au板層7、8的厚度為20 μπι及裝置基 板5的厚度為30 μιη，因為裝置基板5的強度等於厚度為 1〇〇 μιη或更大的裝置基板的強度，裝置基板可以直接接合 分割板1 0而不必使用熱發泡黏著片9。 此後’如圖8所示，在6 0 °C拉緊分割板以分離裝置基板5 的裝置。因為熱發泡黏著片9及裝置基板5結合一體，裝置 可容易脫離分割板而不會使裝置基板5破裂。 在此例中，加熱黏著片9上的整個裝置而使裝置基板5脫 離分割板。或者，一部份裝置首先從裝置基板5拆除，由 加熱分離黏著片9，然後安裝。 例2 由使用3吋GaAs HBT基板，HBT晶片包括根據上述程序形 成的半導體裝置基板具有厚度30 μηι/Au 20 μ m。分割後， 以肉眼檢查Αιι板層的脫離。根據下列公式’即檢查無脫離 ---—__.16- _ 本紙張尺度適财國國家標準(CNS) A4規格(210X297公爱） " 567549
的裝置數量與檢查裝置的總數量之比率，並作為良率。 [方程式1 ]
Nt-Nf 良率（％) =.............X 1 〇〇
Nt 其中，Nt代表檢查裝置的總數量，及Nf代表完全或部份脫 離的裝置數量。 良率對一種GaAs基板背面處理方法的關係如表1所示 ϋΐ 研磨後表面處理方法
如果清洗後薄化的基板直接電鍍而無鏡面拋光，裝置的 良率只有20%，另一方面，如果薄化的基板電鍍前蝕刻， 良率增加至約8 0 %。
裝 訂
如果鏡面拋光表面 面因為GaAs基板及 在薄化的基板經鏡面拋光的情況下， 直接電鍍，分割時Au板層完全脫離表 ，層之間的ϋ著力因鏡面抛光機及表面氧化層殘留而 又弱。不㊣’如果鏡面拋^後㈣，因為鏡面拋光機及， 表面氧化層殘留幾乎完全消除，良率變為幾乎臟。 圖9代表表面平坦度及良率的關係，即基板5分割成〇·5_ mm正方形裝置後半導體GaAs基板 的研磨表面及背面金屬
567549 A7 B7 五、發明説明（15 ) 之間無脫離率。名詞”表面平坦度”表示使用表面粗糙度計 測量GaAs基板的不平研磨表面内的最大厚度誤差。表面平 坦度愈小，良率增加。如果表面平坦度小於0.2 μ m，良 率變為幾乎100% 〇 例3 比較 一 300 μηι GaAs HBT 晶片及 一 30 μηι GaAs/2〇 μπι Au HBT 晶 片，熱阻及開始發生熱流的（集電極-發射極）電壓值如表2 所歹|J。
GaAs 300 μπι GaAs 300 μπι + Au 20 um 熱阻 34 17 Rth(°C/W) 開始發生熱流的電壓 3.0 8.1 (V) [表 2]__ 基板薄化後，HBT晶片的熱阻減少約5 0 %。另外，從3.0 V至8.1 V大幅增加之開始發生熱流的電壓與熱阻成反比。 原因為HBT晶片熱阻減少及Au電鍍層熱擴散的影響所致。 本例只說明GaAs基板薄化至30 μηι，但是已證實3吋 GaAs基板可以均勻薄化至1 7 μιη。另外，Au板層的厚度 為2 0 μηι。如此可預期進一步的熱阻減少及開始發生熱流 的電壓增加，而達成高效能及高可靠度的ΗΒΤ晶片。 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐） -18- 567549 A7 B7 五、發明説明（16 例4 作為用於無線電通信系統中功率放大器的一裝置，單粒 微波積體電路（MMIC )裝置由使用2〇〇 μιη GaAs基板（控制）及 本發明的一 30 μπι GaAs/2〇 μιη Au HBT製造並作比較。在高頻 率〇·9〜U GHz及功率為2.5 W下，本發明裝置的平均發生故 障時間（MTTF)為控制基板的2.5倍長，所以，無線電通信系 統的可靠度獲得改善。 工業應用性 如上述’根據本發明藉由連續步驟薄化半導體裝置基板 及用m面金屬補強基板，一個2或3叶或更大的基板可以均 勻薄化至約20 μπι。即是，本發明能從薄化步驟經背面金 屬電鍍、分割裝置、至安裝分割的裝置等步驟處理一基 板。 另外，因為半導體裝置基板及背面金屬之間的黏著強度 經由一半導體裝置基板背面特別處理加以補強，在半導體 裝置基板及背面金屬的介面不會發生裂縫，所以，薄化基 板可以分割。結果，裝置的良率能增加至1〇〇%。 另外，由上述方法製造的半導體裝置具有大幅減少裝置 熱阻的效果。Μ如…3G]LimGaAs晶片基板及_2q _厚的 薄Au板層的整個裝置的熱阻可以減少至一3〇〇gmGaAs基板 熱阻的-半。在-窄間隔高密度1(：功率放大器的裝置中， 因為產生熱度的裝置部份能經由背面金屬快速擴散至一固 定封裝，改善裝置内熱集中的效果很大，目而達成高效能 及高可靠度的裝置。 本紙張尺度適用巾S 8家標準(CNS) A4規格(21GX 297公釐）19— — -----—

Claims (1)

  1. 567549
    567549
    薄化表面藉由蝕刻處理。 9·如申請專利範圍第！項之製造半導體裝置之方法，其中該 半導ta裝置基板電鍍背面金屬的步驟包括黏結一饋電金 屬以及接著電鍍金屬。 10·如申請專利範圍第4項之製造半導體裝置之方法，其中分 割孩半導體裝置基板的步驟包括接合該半導體裝置基板 及熱發泡黏著片的發泡表面、接合一分割板及該熱發泡 黏著片的反面、以及接著將其分割至分割板中點。 11·如申請專利範圍第3項之製造半導體裝置之方法，其中該 刀二】的半導裝置基板在結合假基板時從分割板脫離， 以及接著藉由加熱該半導體裝置基板而從熱發泡黏著片 脫離。 12·如申請專利範圍第1項之製造半導體裝置之方法，其中該 半導體裝置基板為一化合物半導體基板。 13·如申請專利範圍第1項之製造半導體裝置之方法，其中用 來作為假基板的基板係選自一由矽晶圓、玻璃板、陶瓷 板及金屬板組成的群組。 14·如申請專利範圍第3項之製造半導體裝置之方法，其中對 於該基板裝置表面垂直地分割該裝置基板及金屬板層。 15.如申請專利範圍第3項之製造半導體裝置之方法，其中一 半導體裝置基板於該薄化步驟中薄化至該半導體裝置基 板的厚度為20〜1〇〇 μ m之間，且一金屬板層於該電鍍背面 金屬步騾中電鍍至該金屬板層的厚度為5〜40 μηι之間。 -2- O:\74\74723-921029.DOC 5 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐)
TW090127020A 2000-11-08 2001-10-31 Semiconductor device and method for manufacturing the same TW567549B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000340262A JP3502036B2 (ja) 2000-11-08 2000-11-08 半導体素子の製造方法および半導体素子

Publications (1)

Publication Number Publication Date
TW567549B true TW567549B (en) 2003-12-21

Family

ID=18815204

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090127020A TW567549B (en) 2000-11-08 2001-10-31 Semiconductor device and method for manufacturing the same

Country Status (3)

Country Link
US (1) US6656820B2 (zh)
JP (1) JP3502036B2 (zh)
TW (1) TW567549B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI416649B (zh) * 2010-10-05 2013-11-21 Skyworks Solutions Inc 用於均勻金屬電鍍之設備及方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3553551B2 (ja) * 2002-01-11 2004-08-11 沖電気工業株式会社 半導体ウェハを用いた半導体装置の製造方法
US7169685B2 (en) 2002-02-25 2007-01-30 Micron Technology, Inc. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive
US6794273B2 (en) * 2002-05-24 2004-09-21 Fujitsu Limited Semiconductor device and manufacturing method thereof
US7535100B2 (en) * 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
DE10250621B4 (de) * 2002-10-30 2004-09-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Erzeugen verkapselter Chips und zum Erzeugen eines Stapels aus den verkapselten Chips
KR100618576B1 (ko) * 2002-11-13 2006-08-31 엘지.필립스 엘시디 주식회사 액정 표시패널의 디스펜서 및 이를 이용한 디스펜싱 방법
JP4097510B2 (ja) * 2002-11-20 2008-06-11 株式会社沖データ 半導体装置の製造方法
KR100483049B1 (ko) * 2003-06-03 2005-04-15 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드의 제조방법
US7169691B2 (en) * 2004-01-29 2007-01-30 Micron Technology, Inc. Method of fabricating wafer-level packaging with sidewall passivation and related apparatus
TWI234234B (en) * 2004-08-09 2005-06-11 Touch Micro System Tech Method of segmenting a wafer
TWI256082B (en) * 2005-06-01 2006-06-01 Touch Micro System Tech Method of segmenting a wafer
TWI267133B (en) * 2005-06-03 2006-11-21 Touch Micro System Tech Method of segmenting a wafer
DE102005046479B4 (de) * 2005-09-28 2008-12-18 Infineon Technologies Austria Ag Verfahren zum Spalten von spröden Materialien mittels Trenching Technologie
CN100474642C (zh) * 2005-10-27 2009-04-01 晶能光电（江西）有限公司 含有金属铬基板的铟镓铝氮半导体发光元件及其制造方法
TW201137960A (en) * 2010-04-20 2011-11-01 Raydium Semiconductor Corp Integrated circuit wafer dicing method
US20110294262A1 (en) * 2010-05-29 2011-12-01 Ping Huang Semiconductor package process with improved die attach method for ultrathin chips
US9330954B2 (en) 2013-11-22 2016-05-03 Invensas Corporation Substrate-to-carrier adhesion without mechanical adhesion between abutting surfaces thereof
CN104409417B (zh) * 2014-10-10 2017-08-11 中国电子科技集团公司第四十一研究所 一种用于超薄石英基片薄膜电路的外形划切及拣片方法
CN108922849B (zh) * 2018-07-13 2019-07-12 苏州汉骅半导体有限公司 半导体结构制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4326880A (en) * 1979-08-14 1982-04-27 Ciba-Geigy Corporation Derivatives of 5-(pyridyl-2-oxy)-2-nitrobenzoic acid, and herbicidal compositions containing them, and herbicidal methods for using same
US5270261A (en) * 1991-09-13 1993-12-14 International Business Machines Corporation Three dimensional multichip package methods of fabrication
JPH06216092A (ja) 1993-01-14 1994-08-05 Toshiba Corp 半導体装置の製造方法
US5455202A (en) * 1993-01-19 1995-10-03 Hughes Aircraft Company Method of making a microelectric device using an alternate substrate
JP3156896B2 (ja) * 1994-01-28 2001-04-16 富士通株式会社 半導体装置の製造方法およびかかる製造方法により製造された半導体装置
JP3438369B2 (ja) * 1995-01-17 2003-08-18 ソニー株式会社 部材の製造方法
JPH09213662A (ja) 1996-01-31 1997-08-15 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
JP3662260B2 (ja) * 1996-09-24 2005-06-22 三菱電機株式会社 半導体装置およびその製造方法
US6391744B1 (en) * 1997-03-19 2002-05-21 The United States Of America As Represented By The National Security Agency Method of fabricating a non-SOI device on an SOI starting wafer and thinning the same
JPH1140520A (ja) * 1997-07-23 1999-02-12 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
US6110806A (en) * 1999-03-26 2000-08-29 International Business Machines Corporation Process for precision alignment of chips for mounting on a substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI416649B (zh) * 2010-10-05 2013-11-21 Skyworks Solutions Inc 用於均勻金屬電鍍之設備及方法

Also Published As

Publication number Publication date
JP3502036B2 (ja) 2004-03-02
US20020123210A1 (en) 2002-09-05
JP2002151442A (ja) 2002-05-24
US6656820B2 (en) 2003-12-02

Similar Documents

Publication Publication Date Title
TW567549B (en) Semiconductor device and method for manufacturing the same
US11652083B2 (en) Processed stacked dies
US10964664B2 (en) DBI to Si bonding for simplified handle wafer
TWI749087B (zh) 將裝置層轉印至轉印基板之方法及高導熱性基板
EP2641265B1 (en) Electronic device for radiofrequency or power applications and process for manufacturing such a device
US6548327B2 (en) Low cost electroless plating process for single chips and wafer parts and products obtained thereof
JP6854895B2 (ja) 高熱伝導性のデバイス基板およびその製造方法
KR102541126B1 (ko) 정전 흡착 척, 그 제조 방법 및 반도체 장치의 제조 방법
CN110767604B (zh) 化合物半导体器件和化合物半导体器件的背面铜制程方法
CN116856051A (zh) 降低外延层破碎几率的金刚石基氮化镓晶圆的制备方法
CN116646235A (zh) 晶圆的背面处理方法
TWI819492B (zh) 晶圓的背面處理方法
JPH0831778A (ja) 半導体装置の製造方法
JP3390660B2 (ja) 誘電体分離基板の製造方法
CN114823466A (zh) 一种半导体器件的制备方法
KR20090069539A (ko) 수직형 반도체 소자의 백메탈층 필링 테스트 방법
JPH11111777A (ja) ボンディングツール
JP2005005584A (ja) 低誘電率薄膜およびそれを有する半導体デバイス

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees