JP3502036B2 - 半導体素子の製造方法および半導体素子 - Google Patents

半導体素子の製造方法および半導体素子

Info

Publication number
JP3502036B2
JP3502036B2 JP2000340262A JP2000340262A JP3502036B2 JP 3502036 B2 JP3502036 B2 JP 3502036B2 JP 2000340262 A JP2000340262 A JP 2000340262A JP 2000340262 A JP2000340262 A JP 2000340262A JP 3502036 B2 JP3502036 B2 JP 3502036B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor element
semiconductor
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000340262A
Other languages
English (en)
Other versions
JP2002151442A (ja
Inventor
翊 劉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000340262A priority Critical patent/JP3502036B2/ja
Priority to TW090127020A priority patent/TW567549B/zh
Priority to US09/986,372 priority patent/US6656820B2/en
Publication of JP2002151442A publication Critical patent/JP2002151442A/ja
Application granted granted Critical
Publication of JP3502036B2 publication Critical patent/JP3502036B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 【発明の属する技術分野】
【０００１】本発明は、半導体素子基板の薄層化工程か
らダイシング工程までの半導体素子の製造方法および半
導体素子に関するものである。
【０００２】
【従来の技術】近年、半導体集積回路の分野では、素子
の高密度化、集積化が進められており、移動体通信機器
の小型化、軽量化に従い、素子の微細化は進む一方であ
る。一般に、素子の面積が小さくなるにつれ、素子の熱
抵抗が増大する。素子の高性能、高信頼性などを実現す
るために、素子の熱抵抗を下げるのは不可欠である。そ
のため、放熱効果の改善に様々な工夫が行われている。
素子の熱抵抗を下げるため、半導体基板上に集積回路素
子パターンを形成した後、基板全体を薄層化するのが最
も有効な方法である。しかし、一般的に用いられている
GaAs基板は脆くて割れやすいため、寸法３インチ以上の
GaAs基板の厚さを例えば５０μｍ以下に薄くすると、そ
の後、薄層基板のハンドリング、搬送、実装などの工程
において割れ易くなるという問題が生じる。
【０００３】一般に、薄層化する際に基板が割れること
を防ぐために、半導体基板を支持板に固定する。半導体
基板の固定には、紫外線感光性接着剤層を備えた感光性
接着テープが用いられる。紫外線感光性感光性接着テー
プの紫外線感光性接着剤は紫外線を照射すると接着力が
低下するので、薄層化した基盤を支持板から剥し易くな
る。また、剥がした後に半導体基板素子表面に残留物が
残らないことから、紫外線感光性接着テープが広く使わ
れている。
【０００４】例えば、特開平６−２１６０９２には、紫
外線感光性接着層と熱発泡性接着層との複合構造を有す
るテープを用いて、GaAs基板を支持板に固定する方法が
記載されている。この方法では、紫外線感光性接着層を
半導体基板の素子が形成された面に、熱発泡性接着層を
支持層に接着させることによって、半導体基板を支持板
に固定させている。薄層化した後、紫外線照射により紫
外線感光性接着層の粘着性を弱めて、薄層化された半導
体基板を取り外す。従って、この方法では、ダイシング
や実装などの工程において薄層化された基板を取り扱う
こととなり、これらの工程でのハンドリング中に割れ易
いという問題が残る。
【０００５】また、基板の薄層化プロセス中の割れを防
ぐ方法として、まず半導体素子が形成されたウェハーに
所定の深さのダイシング溝を形成し、その後、接着シー
トを貼りつけて固定し、ウェハー裏面を溝に達するまで
研磨して個々のチップに分離する方法が特開平９−２１
３６６２に記載されている。この方法によれば、薄層化
プロセス中に素子がダイシングラインに沿って分離され
るので、薄層基板の割れを防ぐには有効である。しか
し、薄層化した後、素子が完全分離されているため、補
強のためのバックメタルメッキ工程において、電気的に
すべての素子を接続することができず、一度にウェハー
全面のメッキができないことから、生産性が非常に低
い。
【０００６】
【発明が解決しようとする課題】従って、本発明の目的
は、大口径の半導体素子基板の薄層化、薄層基板の補
強、薄層化素子の実装までの一貫プロセスの素子製造方
法を提供することにある。より詳しくは、本発明の目的
は、大口径の半導体素子基板を損傷することも汚染する
こともなく、生産性の高い半導体素子製造方法を提供す
ることにある。
【０００７】
【課題を解決するための手段】本発明の半導体素子製造
方法は、半導体素子基板をダミー基板に接着シートで接
着した一体化の状態で、全面均一に薄層化する工程から
バックメタルメッキ工程までのプロセスを一貫して行う
ことを特徴とする。従って、薄層基板とダミー基板を分
離しても割ることがなく半導体素子を製造することが可
能となった。
【０００８】まず本発明の半導体素子の製造方法の工程
全体について説明する。半導体素子基板をダミー基板に
接着シート等を用いて接着し一体化する。その一体化し
た基板をワックスなどで台座に固定した後、研磨により
半導体素子基板の薄層化を行う。一体化した基板を真空
吸着などで固定し、半導体素子基板の裏面を研削や化学
エッチングにより薄層化を行う。薄層化した後、一体化
した薄層基板／ダミー基板の状態でバックメタルメッキ
工程を行う。その後、メッキした薄層基板をダミー基板
と分離する。分離した後、メッキした薄層基板をダイシ
ングする。
【０００９】半導体素子基板を接着シートで接着するダ
ミー基板の厚さの面内バラツキは、特に研磨や研削の場
合、最終的に、薄層化されたGaAs半導体素子基板の厚さ
のバラツキに反映される。従って、ダミー基板の厚さの
面内バラツキは小さいことが特に要求される。例えば、
半導体基板を３０μｍに薄層化したい場合、ダミー基板
の厚さの面内バラツキが±１０μｍであれば、薄層化し
た半導体基板の厚さは２０〜４０μｍ（３０±１０μ
ｍ）となり、面内の厚さの差は最大で２倍となる。半導
体素子基板の熱抵抗は、近似として基板の厚さに比例す
ると考えると、素子の熱抵抗に２倍の差が出る。すなわ
ち、ダミー基板の厚さのバラツキが薄層化後に得られた
熱抵抗のバラツキにつながり、さらには素子の信頼性に
まで影響する。従って、４０μｍ以下まで半導体基板を
薄層化する場合、ダミー基板厚の面内バラツキは±５μ
ｍ以内であることが望ましい。
【００１０】一般に、基板を薄層化する場合、薄層化の
作業性を良くするために、短時間に所定の厚さに達する
ように、粒径の大きい研磨剤（例えば、粒径９μｍ）を
用いて研摩を行う。そのような薄層化処理をした基板表
面の凹凸の最大の差は２μｍ以上ある。
【００１１】この表面の凹凸の最大の差が、後に説明す
るように、GaAs基板にAuメッキ層をつける場合、GaAs基
板とAuメッキ層との間の密着性に大きく影響することが
本発明で明らかになった。一般に、バックメタル層を付
けるため、ディップエッチして表面を清浄化し、メッキ
の給電層を蒸着してからメタルをメッキする。しかし、
ディップエッチだけでは、表面の凹凸の最大の差は０．
５μｍ以下にならず、メッキ層の密着性が不充分であ
る。GaAs基板とAuメッキ層との密着強度を上げるために
は、薄層化基板表面を鏡面仕上げし、さらにエッチング
で表面酸化膜を完全に取り除くことが不可欠である。そ
こで、本発明では、その密着性を向上させるため、GaAs
基板を薄層化した後、研磨面の凹凸の最大差を０．２μ
ｍ以下に抑えるように、粒径０．０５μｍ以下のアルミ
ナ研磨剤を用いて鏡面仕上げし、その後、リン酸系エッ
チャントで表面酸化膜を完全にエッチングして取り除
く。
【００１２】また、エッチング後の面内の厚さのバラツ
キと厚さの制御性より、エッチング深さの範囲は０．５
〜３０μｍが適当である。
【００１３】本発明の工程によれば、半導体素子基板と
ダミー基板とが一体化された状態で、薄層化およびメッ
キ工程を行うので、割れることがない。またダミー基板
と分離した後も、薄層基板がバックメタルで補強されて
いるので、その分離プロセスおよび最後の薄層化基板の
ダイシングプロセス中に、薄層化基板が割れることなく
ハンドリングが可能である。
【００１４】また、本発明は、半導体素子基板の薄層化
工程において、半導体素子基板をダミー基板に熱発泡性
接着シートで固定し、さらにダミー基板を支持台座に固
定して、薄層化を施す工程を含む半導体素子の製造方法
である。半導体素子基板をダミー基板に固定するシート
として、熱発泡性接着シートを用いることにより、基板
の薄層化後剥がし易く、給電メタル蒸着およびバックメ
タルメッキをするプロセス中の昇温にも耐えられる。
【００１５】また、本発明は、半導体素子基板をダミー
基板に固定する場合、熱発泡性接着シートの熱発泡性接
着剤面は半導体基板の素子面側に、熱発泡性接着シート
の普通接着剤面はダミー基板に固定することを特徴とす
る半導体素子の製造方法である。熱発泡性接着シートの
熱発泡性接着剤面は熱を加えることによって接着力がほ
ぼ零になり、半導体素子基板を剥がし易くなる。また、
従来の紫外線感光性接着シートの代りに熱発泡性接着シ
ートを用いるので、従来技術の露光プロセスが不要にな
り、ダミー基板も透明である必要はなくなり、基板選択
の制限が無くなるなどのメリットがある。
【００１６】また、本発明による半導体素子の製造方法
において、熱発泡性接着シートの熱発泡温度がバックメ
タルメッキ工程中の基板温度よりも高いことを特徴とす
る。バックメタルを付ける工程において、給電メタル蒸
着やメタルメッキをする際に基板温度が上昇して熱発泡
性接着シートの発泡温度を超えると、薄層化した半導体
基板はダミー基板から分離して割れてしまう。局所的な
温度上昇でも、熱発泡性接着シートが局所的に発泡する
ため、薄層化基板は局所的に割れてしまう。この問題
は、バックメタルメッキ工程中の基板温度よりも高い発
泡温度を有する熱発泡性接着シートを使うことで解決で
きる。
【００１７】また、本発明は、上記薄層化工程におい
て、基板の薄層化面の凹凸の最大差が０．２μｍ以下で
あり、さらに薄層化面をエッチングして表面処理を施す
ことを特徴とする半導体素子の製造方法である。一般に
基板を研磨した後、表面の凹凸の最大差は１〜２μｍ以
上あり、メッキする前にディップエッチして表面を清浄
化するが、ディップエッチだけでは、表面の凹凸の最大
差を０．５μｍ以下にすることはできない。この表面の
凹凸の最大差は、GaAs基板とAuメッキ層との間の密着性
に大きく影響する。本発明において、GaAs基板とAuメッ
キ層との密着強度を上げるために、基板を薄層化した
後、研磨面の凹凸の最大差を０．２μｍ以下に抑えるよ
うに鏡面仕上げにして、その後エッチングで表面酸化膜
を完全に取り除いて、給電層を蒸着してからメタルメッ
キを行なう。
【００１８】また、本発明は、半導体素子基板のバック
メタルメッキ工程において、半導体素子基板をダミー基
板に熱発泡性接着シートで固定した状態で、給電メタル
を付着した後、メタルをメッキする工程を行うことを特
徴とする半導体素子の製造方法である。本発明によれ
ば、半導体素子基板をダミー基板に熱発泡性接着シート
で固定した状態で、薄層化半導体素子基板の全面にバッ
クメタルをメッキすることができる。熱発泡性接着シー
トの欠点として、基板の取り外し後に発泡した接着剤が
基板表面に一部残るが、薄層化基板が全面にメッキされ
たバックメタルによって補強されているので、剥がした
後の基板表面の洗浄やアッシングによって薄層化基板は
割れることなく、残留接着剤が完全に除去される。
【００１９】また、本発明は、薄層化された半導体素子
基板のダイシング工程において、半導体素子基板のメッ
キ面を熱発泡性シートの発泡する面に接着し、さらにそ
の熱発泡性接着シートの反対面にダイシングシートを貼
り付けた後、ダイシングシートの途中までダイシングを
施すことを特徴とする半導体素子の製造方法である。薄
層化された半導体素子基板をダイシングシートに直接貼
り付けると、ダイシングシートの粘着性が強いため、ダ
イシングシートから素子を剥がすときに素子が割れてし
まう。特に、薄層化された半導体素子基板が薄く、バッ
クメタルメッキ層の補強もそれほど強くない場合、例え
ば、素子基板5の厚さが５０μｍ以下、Auメッキ層7、8
の厚さが５μｍ以下である場合、素子基板をダイシング
シート10に直接貼り付けると、ダイシング後の実装工程
においてダイシングシート10から素子を剥がすとき、ダ
イシングシート10の粘着性が強いため素子基板5が割れ
てしまう。従って、本発明では、加熱によって簡単に剥
がすことができる熱発泡性接着シートを素子基板に貼り
付け、さらに熱発泡性接着シートにダイシングシートを
貼り付けているので、ダイシング後、熱発泡性接着シー
トと素子が一体化になった状態でダイシングシートから
剥がすことになり、素子が割れにくくハンドリングが容
易である。
【００２０】また、本発明は、上記のダイシングされた
薄層化半導体素子基板／熱発泡性接着シートをダイシン
グシートから剥がした後、さらに加熱により薄層化半導
体素子を熱発泡性接着シートから分離させることを特徴
とする半導体素子の製造方法である。薄層化基板の厚さ
が１００μｍ以上であれば、基板が割れることがないの
でバックメタルを付ける必要がないが、その場合、ダイ
シング後の一体化になっている薄層化素子／熱発泡性接
着シートを、基板全面に加熱して薄層化素子と熱発泡性
接着シートを分離させることや、必要な一部の素子だけ
でも取り出して、加熱分離させることも可能である。
【００２１】半導体基板として一般的に用いられる化合
物半導体GaAs基板は割れ易く、特に直径２インチ以上の
大面積の基板にとって、ハンドリングによる割れを防ぐ
対策は不可欠である。本発明によれば、半導体基板はダ
ミー基板に接着された一体化構造なので、薄層化から補
強のバックメタルを付けるプロセスまで、割ることなく
ハンドリングすることができる。また、GaAs基板より割
れ難いInPやGaN、SiC等の化合物半導体基板であって
も、薄くなると割れを生じ易くなるので、本発明の方法
は、特に、化合物半導体基板を用いた半導体素子の作製
工程においてハンドリング性を向上させる効果がある。
すなわち、本発明は、半導体素子基板が化合物半導体基
板である半導体素子を製造するために有用である。
【００２２】上記ダミー基板として、薄くて割れにく
い、厚さが均一な基板が要求されるため、本発明では、
シリコンウェハー、ガラス板、セラミック板、金属板な
どの基板を用いる。割れにくく、厚さの均一性に優れて
いることから、シリコンウェハーが特に好ましい。
【００２３】さらに、本発明の方法により作製されたGa
As半導体素子は、素子基板とメタルメッキ層とが素子面
に対して垂直にダイシングされていることを特徴とす
る。本発明の方法によれば、薄層化工程において、基板
の薄層化面の凹凸を減らし、さらに薄層化面にエッチン
グで鏡面処理を施すことにより、GaAs半導体基板とバッ
クメタルとの間の密着性が向上されているので、素子面
に対して垂直に両者を同時にダイシングしても、GaAs半
導体基板とバックメタル層は分離することがない。垂直
に同時ダイシングできることは、生産性の向上につなが
るだけでなく、チップ実装を行う際、コレットによって
チップの端面をホールドし易いため、チップを損なうこ
となく実装できる効果がある。特に、２０〜５０μｍの
厚みのチップをハンドリングする際、端面が垂直である
ことは重要である。
【００２４】また、本発明の製造方法により、GaAs半導
体素子基板の最小厚さは、研磨や化学エッチングの場合
の制御性より、２０μｍまでが可能で、研削は約１００
μｍまで可能であることを特徴とする。GaAs半導体素子
基板の熱抵抗は基板が薄いほど低いが、GaAs半導体素子
表面の配線等の平坦度や半導体素子の実装から考える
と、素子基板の厚さは２０μｍ以上が望ましい。素子基
板が１００μｍ以上になると、通常のハンドリングが可
能であるが、１００μｍ以上の厚さの素子基板にも、本
発明の製造方法は使用可能である。また、熱抵抗は近似
的にｌｎ（２ｔ／ａ）で表される。ここで、ｔは基板の
厚さを示し、ａは素子のサイズを示す。一般に、素子の
サイズが数μｍ〜数十μｍの場合、基板の厚さが約１０
０μｍ以上になると、熱抵抗の厚さの依存性がほぼ飽和
になり、熱抵抗の低減はあまり期待できない。従って、
素子基板の厚さは２０〜１００μｍが望ましい。薄層化
基板の補強の意味では、メタルメッキ厚さは５μｍ以上
が望ましい。メッキ厚さが４０μｍ以上になると、コス
トが上昇することと素子分離のためのメタルメッキ層の
ダイシングが難しくなるので、生産性がよくない。
【００２５】さらに、本発明の半導体素子を使用するこ
とにより、高信頼性動作を特徴とする無線装置を作製す
ることが可能となった。本発明の薄層化半導体素子の熱
抵抗は大幅に低減されているため、無線装置の携帯端末
などに使うことにより、高効率、高信頼性動作、多層実
装による軽量化などのメリットがある。
【００２６】
【発明の実施の形態】以下、本発明を直径３インチのGa
As半導体素子基板に適用して半導体素子を製造した例を
図示した実施の形態により詳細に説明する。
【００２７】実施例１ まず図１に示すように、熱発泡性接着シート4を用い
て、直径３インチのGaAs半導体素子基板5をSiダミー基
板3上に固定した。熱発泡性接着シート4の片面は１２０
℃〜１４０℃で発泡して接着力がほぼ零になる熱発泡接
着剤面であり、もう一方の面は普通接着剤面である。熱
発泡接着剤面をGaAs基板の素子6が形成された側に貼り
付け、普通接着剤面をSiダミー基板表面に貼り付けた。
その後、一体化した半導体素子基板／熱発泡性接着シー
ト／Siダミー基板を６０℃で溶けるワックス2を用い
て、ガラス台座1に固定した。
【００２８】この実施例において、ダミー基板3として
使用したのは厚さ３８０μｍの３インチSi基板であり、
全面内の厚さのバラツキが±５μｍ以内に収まる条件が
満たされている。
【００２９】次に、図２に示したように、粒子９μｍの
研磨剤を用い、GaAs半導体素子基板5の裏面を研磨して
厚さ４０μｍにまで薄層化した。このとき、表面の凹凸
の最大の差は２μｍ以上であった。裏面にメッキするバ
ックメタル層との密着性を確保するために、粒径０．０
５μｍ以下のアルミナ研磨剤を用いて、層化面を鏡面化
し、その後、リン酸系エッチャントで表面酸化膜を完全
にエッチングして取り除いた。
【００３０】次に、図３に示すように、約８０℃まで加
熱し、ガラス台座１から一体化した半導体素子基板5／
熱発泡性接着シート4／Siダミー基板3を分離した。次い
で、アセトン、ＩＰＡおよびエタノールで薄層化した面
を洗浄した後、リン酸系エッチャントで半導体素子基板
5の薄層化面をエッチングして鏡面仕上げ剤の残留物や
表面酸化膜を完全に除去した。このときのエッチング深
さは１０μｍであった。
【００３１】尚、この実施例では、Siダミー基板をガラ
ス台座にワックスで固定し、研磨する方式を示したが、
これに限定されるものでない。例えば、Siダミー基板を
真空吸着によって研削装置のステージに固定し薄層化す
る、あるいは、Siダミー基板を固定して回転させながら
化学エッチングにより薄層化する方法でも本発明は有効
である。
【００３２】その後、図４および図５に示すように、洗
浄、エッチングした半導体素子基板5の薄層化面に給電
メタル層7（Ti/Au、０．０５μｍ/０．１μｍ）を電子
ビーム蒸着装置で蒸着し、次いで、Auメッキ層8を２０
μｍの厚さで全面に付けた。給電メタル層7が基板全面
に付着しているので、全面メッキを容易に行うことがで
きた。給電メタル層7の蒸着中に、一体化した半導体素
子基板5／熱発泡性接着シート4／Siダミー基板3の温度
が１００℃前後に上昇したが、この実施例で用いた熱発
泡性接着シート4の発泡温度は１２０〜１４０℃である
ので、蒸着中も半導体基板5がダミー基板3から剥れるこ
とはなかった。
【００３３】次に、約１２０℃に加熱し、熱発泡性接着
シート4からメッキ層7、8を付けた薄層化半導体素子基
板5（GaAs３０μｍ/Au２０μｍ）を剥がし、アセトン、
エタノールで洗浄して、GaAs基板5の素子部分6の表面の
熱剥離シートの残留物を除去した。
【００３４】この厚さ３０μｍのGaAsチップ基板に２０
μｍの薄いAuメッキ層を付けただけで、厚さ１００μｍ
以上のGaAs素子基板と同等の強度が得られ、上記洗浄工
程で、薄層化基板が割れることはなかった。GaAs素子基
板の厚さを３０μｍ、Auメッキ厚を２０μｍとしたの
は、後のダイシング工程で素子基板とメタルメッキ層を
同時に垂直的にダイシングする際に、Auメッキ層があま
り厚いと、ダイシングが難しくなり、生産性が悪化する
からである。
【００３５】次に、図６に示すように、粘着性の強いダ
イシングシートの代りに、まず熱発泡性接着シート9を
素子基板5のメッキ層7、8に貼り付け、次に、一体化し
た素子基板5／熱発泡性接着シート9の熱発泡性接着シー
ト側をダイシングシート10に貼り付けた。次いで、図７
に示すように、この状態で、ダイシングシート層の途中
までダイシングした。
【００３６】また、素子基板5のバックメタルのAuメッ
キ層7、8が十分厚い場合、例えば、素子基板5の厚さが
３０μｍに対し、Auメッキ層7、8の厚さが２０μｍであ
れば、素子基板5の強度は厚さ１００μｍ以上の素子基
板と同等になるため、熱発泡性接着シート9を介さず
に、素子基板5をダイシングシート10に直接貼り付けて
もよい。
【００３７】その後、図８に示すように、約６０℃でダ
イシングシートを引き伸ばし、素子基板5の素子を分離
した。熱発泡性接着シート9と素子基板5が一体化になっ
ているため、素子基板5を割ることなくダイシングシー
トから容易に剥がすことができた。この実施例において
は、ダイシングシートの上の素子全面を加熱して分離さ
せたが、基板の一部の素子だけ取り出して、加熱分離し
てから実装することも可能である。
【００３８】実施例２ ３インチGaAs ＨＢＴ基板を用いて、上記の工程により
半導体素子基板厚３０μｍ/Au２０μｍのＨＢＴチップ
を作製し、ダイシング工程後のAuメッキ層のハガレを目
視観察した。次式を用いて、観察した全素子数に対する
全くハガレが観察されなかった素子数の割合を算出し
て、歩留りとした。
【００３９】
【数１】
【００４０】表１にGaAs基板裏面処理方法に対する歩留
りの依存性を示す。
【００４１】
【表１】
【００４２】薄層化した面を洗浄後、鏡面処理せずに直
接メッキした場合、素子の歩留まり率が約２０％しかな
いのに対し、メッキする前にエッチングする場合、歩留
まり率が約８０％まで向上した。
【００４３】また、薄層化した基板を鏡面処理した場
合、鏡面仕上げに直接メッキしてしまうと鏡面仕上げ剤
の残留物や表面酸化膜などにより、逆にGaAs基板とAuメ
ッキ層との間の密着強度が弱く、ダイシング工程でGaAs
基板とAuメッキ層が完全に分離した。しかし、鏡面処理
後にエッチングを行った場合には、鏡面仕上げ剤の残留
物や表面酸化膜がほぼ完全に取り除かれたため、歩留り
はほぼ１００％になった。
【００４４】０．５ｍｍ角の素子のダイシング後、半導
体GaAs基板の研磨面とバックメタルが界面で剥れない割
合の歩留りと表面平坦度との関係を図９に示す。 ここ
で、表面平坦度は、表面粗さ計を用いて測定したGaAs基
板の研磨面の凹凸の最大の差を意味する。表面平坦度が
小さくなるにつれ、歩留りが向上した。表面平坦度が約
０．２μｍ以下であれば、歩留りはほぼ１００％にな
る。
【００４５】実施例３ 表２に、３００μｍのGaAs ＨＢＴチップとGaAs厚さ３
０μｍ/Au２０μｍのＨＢＴチップの熱抵抗と熱集中発
生電圧の実測値を示す。
【００４６】
【表２】
【００４７】基板を薄層化することにより、ＨＢＴチッ
プの熱抵抗を約５０％低減できた。またＨＢＴチップの
熱集中発生電圧は熱抵抗に反比例し、３．０Ｖから８．
１Ｖまで大きく増大した。これは、ＨＢＴチップの熱抵
抗の低減効果およびAuメッキ層の熱分散効果によると考
えられる。この実施例では、GaAs厚さを３０μｍまで薄
層化した場合を示したが、３インチGaAs基板の場合、最
小厚さは、１７μまで全面均一に薄層化することが可能
であることが確認されている。なお、その場合、Auの厚
さは約２０μｍであった。その場合、熱抵抗の低減と熱
集中発生電圧の増大がさらに期待でき、ＨＢＴチップの
高性能高信頼性に寄与する。
【００４８】実施例４ 無線通信システムのパワーアンプに使う素子として、厚
さ２００μｍGaAs基板のＨＢＴのＭＭＩＣ（Monolithic
Microwave Integrated Circuit）素子と本発明の３０
μｍGaAS＋２０μｍAuのＨＢＴＭＭＩＣ素子とを作製し
て比較した。０．９〜１．８ＧＨｚの高周波の２．５Ｗ
のパワーで、８０℃の雰囲気中での動作において、素子
の寿命が２．５倍以上になり、無線システムとしての信
頼性が向上した。
【００４９】
【発明の効果】上記のように、本発明の方法によれば、
半導体素子基板を薄層化およびバックメタルによる基板
補強の連続プロセスにより、２インチあるいは３インチ
以上の基板を約２０μｍまでの均一な厚さまで薄層化で
き、基板の薄層化からバックメタルメッキ、ダイシング
による素子分離、素子の実装までのハンドリングが容易
にできる。また、薄層化半導体素子基板裏面を特別な処
理プロセスにより、半導体素子基板とバックメタルとの
間の密着性が強くなり、半導体素子基板とバックメタル
との間にひび割れなどが生じることなく、ダイシングに
も耐えられ、素子の歩留りは１００％まで向上させるこ
とが可能となる。
【００５０】さらに、上記の製造方法により作製した半
導体素子の効果として、例えば、厚さ３０μｍのGaAsチ
ップ基板に２０μｍの薄いAuメッキ層をつけた構造で
は、素子全体の熱抵抗が厚さ３００μｍの約半分までに
低減できる。高密度化され狭い間隔のＩＣ電力増幅素子
に対し、素子部から発生する熱を迅速にバックメタルを
通して実装パッケージに放熱させることができるので、
素子の熱集中の改善効果が大きく、素子の高性能化、高
信頼性につながる。
【００５１】また、本発明を適用した素子を無線通信シ
ステムに用いることにより、高信頼性動作を実現でき
る。
【図面の簡単な説明】
【図１】 本発明による半導体素子基板をガラス台座に
固定する工程を示す断面図である。
【図２】 本発明による半導体素子基板を薄層化する工
程を示す断面図である。
【図３】 本発明による半導体素子基板を洗浄する工程
を示す断面図である。
【図４】 本発明による半導体素子基板にメッキのため
の給電メタル(Ti/Au)を蒸着する工程を示す断面図であ
る。
【図５】 本発明による半導体素子基板の薄層化面をAu
メッキする工程を示す断面図である。
【図６】 本発明による半導体素子基板をダイシングシ
ートに貼付する工程を示す断面図である。
【図７】 本発明による半導体素子基板をダイシングす
る工程を示す断面図である。
【図８】 本発明によるダイシングされた半導体素子を
ダイシングシートから取り外す工程を示す断面図であ
る。
【図９】 ０．５ｍｍ角の素子のダイシング後、半導体
GaAs基板の研磨面とバックメタルが界面で剥れない割合
の歩留りと表面平坦度との関係を示すグラフである。
【符号の説明】
1・・・ガラス台座、2・・・ワックス、3・・・ダミー
基板（Si）、4・・・熱発泡性接着シート、5・・・半導
体素子基板（GaAs）、6・・・半導体素子部分、7・・・
給電メタル、8・・・バックメタルメッキ層、9・・・熱
発泡性接着シート、10・・・ダイシングシート
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/301 H01L 21/288

Claims (14)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体素子基板を熱発泡性接着シートで
    ダミー基板に接着し一体化させる工程と、半導体素子基
    板がダミー基板に一体化された状態で薄層化を行う工程
    と、半導体素子基板をダミー基板から取外してダイシン
    グを行なう工程とを含み、ここに、該熱発泡性接着シートの熱発泡性接着剤面を半
    導体素子基板の素子面側に、熱発泡性接着シートの普通
    接着剤面をダミー基板に接着させることにより、半導体
    素子基板をダミー基板に固定することを特徴とする 半導
    体素子の製造方法。
  2. 【請求項２】 薄層化工程前に、ダミー基板に固定され
    た半導体素子基板をさらに支持台座に固定することを特
    徴とする請求項１記載の半導体素子製造方法。
  3. 【請求項３】 半導体素子基板がダミー基板に一体化さ
    れたままで、バックメタルメッキする工程をさらに含む
    請求項１または２記載の半導体素子基板の製造方法。
  4. 【請求項４】 該熱発泡性接着シートの熱発泡温度がバ
    ックメタルメッキ工程中の基板温度よりも高いことを特
    徴とする請求項１記載の半導体素子の製造方法。
  5. 【請求項５】 半導体素子基板の薄層化面の凹凸の差の
    最大値が０．２μｍ以下であることを特徴とする請求項
    １ないし４いずれか１記載の半導体素子の製造方法。
  6. 【請求項６】 さらに薄層化面をエッチングで表面処理
    を施すことを特徴とする請求項５記載の半導体素子の製
    造方法。
  7. 【請求項７】 半導体素子基板のバックメタルメッキ工
    程において、給電メタルを付着させた後、メタルをメッ
    キする工程を行うことを特徴とする請求項１ないし６い
    ずれか１記載の半導体素子の製造方法。
  8. 【請求項８】 半導体素子基板のダイシング工程におい
    て、半導体素子基板を熱発泡性接着シートの発泡する面
    に接着し、さらにその熱発泡性接着シートの反対面にダ
    イシングシートを貼り付けた後、ダイシングシートの途
    中までダイシングすることを特徴とする請求項３ないし
    ７いずれか１記載の半導体素子の製造方法。
  9. 【請求項９】 ダイシングされた半導体素子基板を熱発
    泡性接着シートと一体化された状態でダイシングシート
    から剥がした後、さらに加熱により半導体素子を熱発泡
    性接着シートから分離させることを特徴とする半導体素
    子の請求項３ないし８いずれか１記載の製造方法。
  10. 【請求項１０】 半導体素子基板が化合物半導体基板で
    あることを特徴とする請求項１ないし９いずれか１記載
    の半導体素子の製造方法。
  11. 【請求項１１】 ダミー基板として、シリコンウェハ
    ー、ガラス板、セラミック板および金属板よりなる群か
    ら選択される基板を使うことを特徴とする請求項１ない
    し１０いずれか１記載の半導体素子の製造方法。
  12. 【請求項１２】 半導体素子基板とメタルメッキ層とが
    素子面に対して垂直にダイシングされていることを特徴
    とする請求項１ないし１１いずれか１記載の半導体素子
    の製造方法により作製された半導体素子。
  13. 【請求項１３】 半導体素子基板の厚さが２０〜１００
    μｍであり、メタルメッキ厚さが５〜４０μｍであるこ
    とを特徴とする請求項１ないし１２いずれか１記載の半
    導体素子の製造方法により作製された半導体素子。
  14. 【請求項１４】 請求項１２または１３記載の半導体素
    子を搭載した無線装置。
JP2000340262A 2000-11-08 2000-11-08 半導体素子の製造方法および半導体素子 Expired - Fee Related JP3502036B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000340262A JP3502036B2 (ja) 2000-11-08 2000-11-08 半導体素子の製造方法および半導体素子
TW090127020A TW567549B (en) 2000-11-08 2001-10-31 Semiconductor device and method for manufacturing the same
US09/986,372 US6656820B2 (en) 2000-11-08 2001-11-08 Method for manufacturing a semiconductor device having a reliable thinning step

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000340262A JP3502036B2 (ja) 2000-11-08 2000-11-08 半導体素子の製造方法および半導体素子

Publications (2)

Publication Number Publication Date
JP2002151442A JP2002151442A (ja) 2002-05-24
JP3502036B2 true JP3502036B2 (ja) 2004-03-02

Family

ID=18815204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000340262A Expired - Fee Related JP3502036B2 (ja) 2000-11-08 2000-11-08 半導体素子の製造方法および半導体素子

Country Status (3)

Country Link
US (1) US6656820B2 (ja)
JP (1) JP3502036B2 (ja)
TW (1) TW567549B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3553551B2 (ja) * 2002-01-11 2004-08-11 沖電気工業株式会社 半導体ウェハを用いた半導体装置の製造方法
US7169685B2 (en) 2002-02-25 2007-01-30 Micron Technology, Inc. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive
US6794273B2 (en) * 2002-05-24 2004-09-21 Fujitsu Limited Semiconductor device and manufacturing method thereof
US7535100B2 (en) * 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
DE10250621B4 (de) * 2002-10-30 2004-09-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Erzeugen verkapselter Chips und zum Erzeugen eines Stapels aus den verkapselten Chips
KR100618576B1 (ko) * 2002-11-13 2006-08-31 엘지.필립스 엘시디 주식회사 액정 표시패널의 디스펜서 및 이를 이용한 디스펜싱 방법
JP4097510B2 (ja) * 2002-11-20 2008-06-11 株式会社沖データ 半導体装置の製造方法
KR100483049B1 (ko) * 2003-06-03 2005-04-15 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드의 제조방법
US7169691B2 (en) * 2004-01-29 2007-01-30 Micron Technology, Inc. Method of fabricating wafer-level packaging with sidewall passivation and related apparatus
TWI234234B (en) * 2004-08-09 2005-06-11 Touch Micro System Tech Method of segmenting a wafer
TWI256082B (en) * 2005-06-01 2006-06-01 Touch Micro System Tech Method of segmenting a wafer
TWI267133B (en) * 2005-06-03 2006-11-21 Touch Micro System Tech Method of segmenting a wafer
DE102005046479B4 (de) * 2005-09-28 2008-12-18 Infineon Technologies Austria Ag Verfahren zum Spalten von spröden Materialien mittels Trenching Technologie
CN100474642C (zh) * 2005-10-27 2009-04-01 晶能光电（江西）有限公司 含有金属铬基板的铟镓铝氮半导体发光元件及其制造方法
TW201137960A (en) * 2010-04-20 2011-11-01 Raydium Semiconductor Corp Integrated circuit wafer dicing method
US20110294262A1 (en) * 2010-05-29 2011-12-01 Ping Huang Semiconductor package process with improved die attach method for ultrathin chips
US8188575B2 (en) * 2010-10-05 2012-05-29 Skyworks Solutions, Inc. Apparatus and method for uniform metal plating
US9330954B2 (en) 2013-11-22 2016-05-03 Invensas Corporation Substrate-to-carrier adhesion without mechanical adhesion between abutting surfaces thereof
CN104409417B (zh) * 2014-10-10 2017-08-11 中国电子科技集团公司第四十一研究所 一种用于超薄石英基片薄膜电路的外形划切及拣片方法
CN108922849B (zh) * 2018-07-13 2019-07-12 苏州汉骅半导体有限公司 半导体结构制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4326880A (en) * 1979-08-14 1982-04-27 Ciba-Geigy Corporation Derivatives of 5-(pyridyl-2-oxy)-2-nitrobenzoic acid, and herbicidal compositions containing them, and herbicidal methods for using same
US5270261A (en) * 1991-09-13 1993-12-14 International Business Machines Corporation Three dimensional multichip package methods of fabrication
JPH06216092A (ja) 1993-01-14 1994-08-05 Toshiba Corp 半導体装置の製造方法
US5455202A (en) * 1993-01-19 1995-10-03 Hughes Aircraft Company Method of making a microelectric device using an alternate substrate
JP3156896B2 (ja) * 1994-01-28 2001-04-16 富士通株式会社 半導体装置の製造方法およびかかる製造方法により製造された半導体装置
JP3438369B2 (ja) * 1995-01-17 2003-08-18 ソニー株式会社 部材の製造方法
JPH09213662A (ja) 1996-01-31 1997-08-15 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
JP3662260B2 (ja) * 1996-09-24 2005-06-22 三菱電機株式会社 半導体装置およびその製造方法
US6391744B1 (en) * 1997-03-19 2002-05-21 The United States Of America As Represented By The National Security Agency Method of fabricating a non-SOI device on an SOI starting wafer and thinning the same
JPH1140520A (ja) * 1997-07-23 1999-02-12 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
US6110806A (en) * 1999-03-26 2000-08-29 International Business Machines Corporation Process for precision alignment of chips for mounting on a substrate

Also Published As

Publication number Publication date
US20020123210A1 (en) 2002-09-05
JP2002151442A (ja) 2002-05-24
TW567549B (en) 2003-12-21
US6656820B2 (en) 2003-12-02

Similar Documents

Publication Publication Date Title
JP3502036B2 (ja) 半導体素子の製造方法および半導体素子
US11652083B2 (en) Processed stacked dies
EP3537472B1 (en) Method for transferring device layer to transfer substrate
US20230187264A1 (en) Methods for bonding semiconductor elements
US20070082427A1 (en) Method for manufacturing a compound semiconductor device having an improved via hole
JP6854895B2 (ja) 高熱伝導性のデバイス基板およびその製造方法
KR101541940B1 (ko) Ｓｏｉ 기판의 제조 방법
JP2003257907A (ja) 半導体素子の製造方法および半導体素子
CN111900200A (zh) 一种金刚石基氮化镓复合晶片及其键合制备方法
JP2003297786A (ja) 半導体装置の製造方法
JP2004186522A (ja) 半導体装置の製造方法
CN116856051A (zh) 降低外延层破碎几率的金刚石基氮化镓晶圆的制备方法
US20130154049A1 (en) Integrated Circuits on Ceramic Wafers Using Layer Transfer Technology
JP2020031174A (ja) 素子チップの製造方法
WO2021210047A1 (ja) 半導体素子の製造方法
CN113053798A (zh) 一种利用强化玻璃的超薄晶减薄切割工艺

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031203

LAPS Cancellation because of no payment of annual fees