TW563025B - Data transmission control device and electronic machine - Google Patents

Data transmission control device and electronic machine Download PDF

Info

Publication number
TW563025B
TW563025B TW090126937A TW90126937A TW563025B TW 563025 B TW563025 B TW 563025B TW 090126937 A TW090126937 A TW 090126937A TW 90126937 A TW90126937 A TW 90126937A TW 563025 B TW563025 B TW 563025B
Authority
TW
Taiwan
Prior art keywords
clock
data transmission
control device
transmission control
generating
Prior art date
Application number
TW090126937A
Other languages
English (en)
Inventor
Yoshiyuki Kamihara
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of TW563025B publication Critical patent/TW563025B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06Clock generators producing several clock signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Power Sources (AREA)
  • Small-Scale Networks (AREA)
  • Facsimiles In General (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

563025 A7 ___B7_ 五、發明説明(1 ) 〔技術領域〕 本發明係有關資料傳送控制裝置及電子機器。 〔背景〕 近年u S B ( Universal Serial Bus)作爲供連接個人電 腦和周邊機器(廣義爲電子機器)的介面規格很引人注目 。該U S B能用同規格的連接器連接習知以各種規格連接 器連接滑鼠、鍵盤、印表機等周邊機器,同時也可實現即 插即用、熱插之優點。 一方面,該U S B與作爲同串列匯流排介面規格而引 人注目的I E E E 1 3 9 4相比,會有傳送速度慢的問題 於是要保有相對於習知之u S B 1 . 1規格的下位互 換性,乃策劃制定與U S B 1 . 1相比能實現特別高速之 480Mbps (HS模式)的資料傳送速度之 U S B 2 . 0規格很受注目。又,也策劃制定欲定義 USB2 . 0的物理層電路、邏輯層電路的介面樣式之 U Τ Μ I ( USB2.0 Transceiver Macrocell Interface) 〇 其次可在該USB2·0加上習知USB1·1定義 的F S ( Full Speed)模式,並準稱之爲爲HS ( High Speed)模式的傳送模式。由於以該H S模式用4 8 0 M b p s執行資料傳送,與以1 2 M b p s執行資料傳送 的F S模式相比更能實現特別高速的資料傳送。因而按照 U S B 2 · 0就可提供最適合要求高速傳送速度的硬碟驅 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 請 先 閲 讀 背 面 之 注 意 事 項 再 旁 經濟部智慧財產局員工消費合作社印製 -4- 563025 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明(2) 動器、光碟驅動器等的儲存器之介面。 但是在該HS模式做資料傳送時,欲進行傳送資料取 樣需產生4 8 ΟΜΗ ζ的高頻率時脈,產生此種高頻率時 脈會有電路(P L L )耗電量非常大的問題。而且此種電 力在以低速F S模式執行資料傳送時也很浪費電,耗電量 不合理。 而切換傳送模式(HS模式、FS模式)、切換產生 時脈的場合下,需有防止資料傳送控制裝置、後段電路誤 動作的課題。 本發明係有鑑於如上之技術性課題而發明,其目的在 於提供一產生的時脈頻率動態地切換爲不會引起動作不良 之資料傳送控制裝置及電子機器。 又,本發明之另一目的在於提供一能以低耗電量實現 以不同傳送模式執行資料傳送之資料傳送控制裝置及電子 機器。 爲解決上述課題,本發明係有關針對介於匯流排供資 料傳送之資料傳送控制裝置中,包括:產生包括第1、第 2時脈的複數時脈之時脈產生手段、和控制以前述時脈產 生手段產生的時脈產生,根據藉由前述時脈產生手段所產 生的時脈,產生資料傳送控制裝置及後段資料處理手段之 至少一方所使用的系統時脈之時脈控制手段;前述時脈控 制手段於使前述時脈產生手段的第1時脈產生動作停止前 起動前述時脈產生手段的第2時脈產生動作,判斷第2時 脈產生動作穩定後,將供產生系統時脈的時脈由第1時脈 (請先閲讀背面之注意事項再本頁) 播 裝. 訂 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -5- 563025 A7 __B7 五、發明説明(3) 切換至第2時脈之資料傳送控制裝置。 按本發明即可根據藉由時脈產生手段產生的第1、第 2時脈,產生資料傳送控制裝置內部、後段資料處理手段 所使用的系統時脈。而本發明在時脈產生手段使第1時脈 產生動作停止前,起動第2時脈產生動作。並判斷起動的 第2時脈產生動作爲穩定的話,即可將系統時脈的產生來 源之時脈由第1時脈切換至第2時脈,取代第1時脈,根 據第2時脈使其以系統時脈爲主。 藉此,於系統時脈的產生來源之時脈切換時,保證能 由時脈產生手段穩定的輸出第1時脈。並由第2時脈將系 統時脈的產生來源之時脈切換到該穩定的第1時脈。因而 即使時脈切換時仍可將穩定的系統時脈供給至資料傳送控 制裝置內部、後段資料處理手段,達到防止誤動作等。 而於時脈切換後使第1時脈產生動作停止的話,即可 節省第1畤脈產生動作所浪費的電力,達到資料傳送控制 裝置的省力化。 而本發明中,前述時脈產生手段包括:供產生第1時 脈的第1PLL和供產生第2時脈的第2PLL ;前述時 脈控制手段是在使前述第1 P L L的自動動作停止前起動 前述第2PLL的自動動作,且於判斷前述第2PLL的 自動動作爲穩定後,將供產生系統時脈的時脈由第1時脈 切換至第2時脈。 按此,將穩定的系統時脈供給至資料傳送控制裝置內 部、後段資料處理手段的同時,於時脈切換後使第1 本紙張尺度適用中國國家標準(CNS ) A4規格(210Χ297公釐) 請 先 閲 讀 背 面 之 注 意 事 項 再 旁 經濟部智慧財產局員工消費合作社印製 -6- 563025 A7 ______B7__ 五、發明説明(4) P L L的自動動作停止的話,即可節省第1 P L L所浪費 的電力。 閲 讀 背 面 之 注 意 事 項 再 填 寫 本 頁 又,本發明中,前述時脈控制手段可設定爲供產生系 統時脈的時脈由第1時脈切換至第2時脈之際,將僅所給 與的期間之系統時脈作爲第1位準。 按此,即可防止因切換而不穩定狀態的時脈成爲系統 時脈而供給至資料傳送控制裝置內部、後段資料處理手段 的情事。又,第1、第2時脈的相位錯開之場合也能適當 地連繫該些時脈,防止資料傳送控制裝置、後段資料處理 手段的誤動作。 再者,系統時脈設爲第1位準之處理例如可於時脈切 換的所給與的期間,實現取得第1位準的掩蔽信號和第1 或第2時脈的邏輯乘法等。 又,本發明可爲系統時脈設爲第1位準的前述所給與 的期間根據前述時脈產生手段所用於時脈產生的基準時脈 而設定之。 經濟部智慧財產局員工消費合作社印製 按此,即可根據時脈切換時也爲穩定的信號狀態之基 準時脈設定時脈切換期間的長度等。因而能更穩定化供給 至資料傳送控制裝置、後段資料處理手段的系統時脈。 又,本發明可爲前述時脈控制手段以第1時脈爲第1 位準的條件,根據第1時脈產生系統時脈設爲第1位準, 且第2時脈爲第1位準的條件,根據第2時脈產生系統時 脈。 按此,即可於時脈切換時,第1時脈由第2位準變爲 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 563025 A7 B7 五、發明説明(5) 第1位準後,例如由第1位準變爲第2位準前,使系統時 脈固定爲第1位準。藉此於時脈切換時,於系統時脈有效 防止發生雜訊脈衝。又,第2時脈由第2位準變爲第1位 準後,例如由第1位準變爲第2位準前,根據第2時脈產 生系統時脈。因而系統時脈的脈衝變得很細也能防止成爲 雜訊脈衝的情事。 又,本發明係有關針對介於匯流排供資料傳送的資料 傳送控制裝置中,包括:產生包括第1、第2時脈的複數 時脈之時脈產生手段、和控制前述時脈產生手段的時脈產 生,且根據藉由前述時脈產生手段產生的時脈,產生資料 傳送控制裝置及後段資料處理手段之至少一方所使用的系 統時脈之時脈控制手段;前述時脈控制手段在供產生系統 時脈的時脈由第1時脈切換爲第2時脈之際,將僅所給與 的期間之系統時脈作設定爲第1位準之資料傳送控制裝置 〇 按本發明即可根據利用時脈產生手段產生的第1、第 2時脈產生資料傳送控制裝置內部、後段資料處理手段所 使用的系統時脈。而本發明於系統時脈的產生來源之時脈 切換時,系統時脈設爲第1位準。因而,即可防止因切換 而不穩定狀態的時脈成爲系統時脈而供給至資料傳送控制 裝置內部、後段資料處理手段的情事之同時1第1、第2 時脈的相位錯開之場合也能適當地連繫該些時脈。 又,本發明係有關針對介於匯流排供資料傳送的資料 傳送控制裝置中,包括:產生包括第1、第2時脈的複數 本^氏張尺度適用中國國家標準(CNS ) A4規格(210X29*7公釐) ~ -8- (請先閲讀背面之注意事項再填寫本頁) 填寫本 經濟部智慧財產局員工消費合作社印製 563025 A7 _B7 五、發明説明(6)
時脈之時脈產生手段、和控制前述時脈產生手段的時脈產 生,且根據利用前述時脈產生手段產生的時脈,產生資料 傳送控制裝置及後段資料處理手段之至少一方所使用的系 統時脈之時脈控制手段;前述時脈控制手段在第1時脈爲 第1位準的條件,根據第1時脈產生的系統時脈設爲第i 位準,且第2時脈爲第1位準的條件,根據第2時脈產生 系統時脈之資料傳送控制裝置。 按本發明即可根據利用時脈產生手段產生之第1、第 2時脈,產生資料傳送控制裝置內部、後段資料處理手段 所使用的系統時脈。而本發明於系統時脈的產生來源之時 脈切換時,第1時脈由第2位準變爲第1位準後,系統時 脈固定爲第1位準。而此種系統時脈固定爲第1位準後, 第2時脈由第2位準變爲第1位準的話,即可根據該第2 時脈產生系統時脈。按此,即可防止於系統時脈發生雜訊 脈衝,還可保證資料傳送控制裝置、後段資料處理手段穩 定動作。 經濟部智慧財產局員工消費合作社印製 又,本發明係有關針對介於匯流排供資料傳送之用高 速的第1傳送模式或低速的第2傳送模式而執行之資料傳 送控制裝置中,包括:包括產生第1時脈的第1 P L L和 產生第2時脈的第2 P L L之時脈產生手段、和控制包括 前述時脈產生手段的前述第1、第2PLL之時脈控制手 段;前述時脈控制手段在傳送模式由高速的前述第1傳送 模式切換爲低速的前述第2傳送模式之場合,使產生前述 第1傳送模式用的第1時脈之前述第1PLL的自動動作 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -9 - 563025 A7 B7 五、發明説明(7) 停止之資料傳送控制裝置。 按本發明即可以高速的第1傳送模式根據第1 p L L 產生的第1時脈,例如執行產生資料傳送、.系統時脈等。 而由第1傳送模式切換爲低速的第2傳送模式的話,第1 PLL的自動動作會被停止。因而,第2傳送模式不需要 的第1PLL,不會於第2傳送模式時動作的緣故,可防 止第1 P L L浪費不合理的電力,達到資料傳送控制裝置 的省力化。 又,本發明在利用前述第1PLL產生的第1時脈而 動作的狀態,檢測連接在匯流排的埠是否支緩前述第1傳 送模式,檢測不支緩第1傳送模式的場合即根據來自後段 資料處理手段的選擇信號,使前述第1 P L L的自動動作 停止。 按此,資料傳送控制裝置於不支緩第1傳送模式的埠 介於匯流排而連接,以第2傳送模式動作的場合就會防止 於第1 P L L浪費不合理的電力,達到資料傳送控制裝置 省力化。 經濟部智慧財產局員工消費合作社印製 又,本發明可爲前述時脈控制手段於使前述第1 P L L的自動動作停止前起動前述第2 P L L的自動動作 ,判斷前述第2 P L L的自動動作穩定後,使前述第工 P L L的自動動作停止。 按此,切換使用來自第1 P L L的第1時脈和來自第 2PLL的第2時脈的場合就可使用穩定輸出的時脈,保 證資料傳送控制裝置穩定動作。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -10- 563025 A7 B7 i、發明説明(8 ) 又,本發明可依據U S B (Universal Serial Bus)規格 執行資料傳送。 按此,例如以USB2·0而規格化的HS模式之資 料傳送等亦能適當地實現。 進而按本發明也可於由H S模式切換至F S模式時, 或由FS模式切換至HS模式時,保證資料傳送控制裝置 穩定動作。 而有關本發明之電子機器可包括:上述任一之資料傳 送控制裝置、和執行介於前述資料傳送控制裝置及前述匯 流排而傳送資料的輸出處理或置入處理或記憶處理之裝置 〇 按本發明由於可達到電子機器所使用的資料傳送控制 裝置低成本化、提高可靠性,故也可達到電子機器的低成 本化、提高可靠性。而按本發明由於能以高速傳送模式執 行資料傳送,故可達到電子機器處理的高速化。 進而按本發明即可配合傳送模式使用最適合的時脈, 也可達到電子機器的省力化。 〔詳細說明〕 以下針對本發明之最適合的實施形態採用圖面做詳細 說明。 1 .構成及動作 1.1 資料傳送控制裝置 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) (請先閲讀背面之注意事項再@本頁) 本 經濟部智慧財產局員工消費合作社印製 -11 - 563025 A7 B7_ 五、發明説明(9 ) 於第1圖表示本實施形態之資料傳送控制裝置的構成 例。 本實施形態之資料傳送控制裝置包括:數據處理電路 4 0 0、H S ( High Speed)電路 4 1 0、F S ( Full Speed)電路420、類比前端電路430、時脈產生電路 440、時脈控制電路450。再者,本發明之資料傳送 控制裝置不必包括第1圖所示的所有電路塊,可省略那部 分的構成。 數據處理電路4 0 0 (廣義爲執行資料傳送之所給與 的電路)是依據U S B等執行資料傳送的各種處理。更具 體是於發訊時,執行對發訊資料附加S Y N C ( synchronization) 、 S 〇 P ( Start Of Packet) 、 E 〇 P ( End Of Packet)的處理、位元塡充處理等。另一方面,於收 訊時,執行檢測/刪除收訊資料 S Y N C、S 〇 P、 E 0 P的處理、無位元塡充處理等。進而也執行產生控制 資料發訊、收訊的各種定時信號之處理。 經濟部智慧財產局員工消費合作社印製 再者,收訊資料是由數據處理電路4 0 0輸出至後段 電路(後段資料處理手段)的S I E ( Serial Interface
Engine),發訊資料是由S I E輸入至數據處理電路4 0 0 〇 H S電路4 1 0是指供執行資料傳送速度爲4 8 0 M b p s的H S ( High Speed )之資料發訊、收訊的邏輯電 路,F S電路4 2 0是指供執行資料傳送速度爲1 2 M b p s的F S ( Full Speed)之資料發訊、收訊的邏輯電 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -12- 563025 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明( 路。 此例中,H S模式是指根據USB 2 . 0重新定義的 傳送模式。另一方面,FS模式是指習知USB 1 . 1已 定義的傳送模式。由於U S B 2 · 0具備有此種HS模式 ,故不光是印表機、音響、照相機等方面的資料傳送,就 連硬碟驅動器、光碟驅動器(CDROM、DVD)等之 儲存器方面的資料傳送也可實現。 H S 電路 4 1 0 係包括:H S D L L (Highspeed Delay Line PLL)電路 1 0、彈性緩衝器(elasticity buffer) 1 2 〇 此例中,HSDLL電路10 (取樣時脈產生電路) 是指根據收訊資料和來自多相時脈產生電路4 4 0 ( H S P L L )的時脈產生資料之取樣時脈的電路。 而彈性緩衝器1 2是指用來吸收內部裝置(資料傳送 控制裝置)與外部裝置(被連接在匯流排的外部裝置)之 時脈頻率差(時脈偏差)等的電路。 類比前端電路4 3 0是指包括以F S、H S施行發訊 、收訊的驅動器、接收機的類比電路。U S Β是藉由利用 DP (Da t a + )和DM (Da t a—)的差動信號來 發訊、收訊資料。 時脈產生電路4 4 0係爲產生在裝置內部所使用之 480MHz的時脈、和在裝置內部及SIE所使用之 60MHz的時脈等。 時脈產生電路440係包括··〇SC、PLL480M、 I紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事 項再 :寫本頁) 裝· 訂 -13- 563025 A7 B7 五、發明説明(11) PLL60M。 PLL480M是根據〇S C (振盪電路)產生的基準時脈 產生HS模式所需的4 8 0MHz時脈、和F S模式、裝 置內部及S I Ε所需的6 0MHz時脈之PLL (Phase Locked Loop )。再者,以HS模式施行發訊、收訊的場合 下,因該HSPLL22的時脈產生需要是有效的。 PLL60M是根據以〇S C (振盪電路)所產生的基準時 脈來產生FS模式、裝置內部及SIE所需的60MHz 之時脈。再者,因該PLL60M的時脈產生爲有效時,不可以 H S模式施行發訊、收訊。 時脈控制電路4 5 0是接收來自S I Ε的各種控制信 號,施行控制時脈產生電路440的處理等。再者,因時 脈產生電路4 4 0而產生的6 ΟΜΗ ζ系統時脈是介於時 脈控制電路450輸出至S I Ε。 1.2 取樣時脈產生電路 於第2圖表示本實施形態之時脈產生電路4 0 0 (時 脈產生手段)、時脈控制電路4 5 0 (時脈控制手段)的 構成例。 包括時脈產生電路4 4 0的◦ S C (振盪電路)是用 連接於X I Ν、X 0 U Τ的外部振動子來執行振盪動作, 產生基準時脈RCLK (例如12〜24MHz )。而該 基準時脈R C L K會被輸出至PLL480M、PLL60M、時脈控 制電路4 5 0。 本紙張尺度適用中國國家標準(CNS ) A4規格(210Χ297公釐) (請先閲讀背面之注意事項再本頁) 本 經濟部智慧財產局員工消費合作社印製 -14- 563025 A7 __B7_ 五、發明説明(1泠 再者,被輸入至X I N的外部時脈可直接作爲基準時 脈而應用。 又,OSCENB是指供設定來自0 S C之振盪及X I的外 部時脈之輸入爲有効、非有効的信號。例如OSCENB=「〇 」(邏輯位準以下同),〇SC之振盪及外部時脈的輸入 即爲非有效,「1」即爲有效。例如因SUSPENDM而裝置 爲暫停狀態時,OSCENB即可爲「0」,OSC也不動作完 全移行至暫停模式。 包括時脈產生電路4 4 0的PLL480M在來看時脈控制 電路4 5 0的信號ENB480M爲「1」的條件,產生與基準 時脈R C L K相位同步的4 8 0 Μ Η z時脈。並以得到將 該4 8 ΟΜΗ ζ時ife予以分頻的6 ΟΜΗ ζ時脈作爲C L KH而輸出至時脈控制電路4 5 0。再者也可在時脈控制 電路4 5 0側執行4 8 0 Μ Η z時脈的分頻。 包括時脈產生電路4 4 0的PLL60M在來自時脈控制電 路4 5 0的信號ΕΝΒ60Μ爲「1」的條件,產生與基準時 脈RCLK相位同步的6 0MHz時脈。並以該6 0ΜΗ ζ時脈作爲CLKF輸出至時脈控制電路4 5 0。 時脈控制電路4 5 0是由S I E ( Serial Interface Engine)接受信號SUSPENDM、PLLSEL,控制時脈產生電 路4 4 0的時脈產生動作(PLL480M、PLL60M的自動動作 )。並根據因時脈產生電路440而產生的時脈CLKH 、C L K F產生資料傳送控制裝置內部、S I E (後段資 料處理手段)所使用的系統時脈SYCLK (欲同步的參 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 裝. 訂 經濟部智慧財產局員工消費合作社印製 -15- 563025 A7 B7 五、發明説明(1 2 3 4 5 6冷 考時脈)而予輸出。 再者,信號SUSPENDM是指供暫停資料傳送控制裝置 (大型無線電收發兩用機)的信號,SUSPENDM爲「0」 ,資料傳送控制裝置暫停的話,除〇S C (振盪電路)以 外所有電路均停止。 又,信號PLLSEL無論PLL480M、PLL60M那一個自動 動作供選擇S I E的信號,PLLSEL爲「0」時選擇 PLL480M,爲「1」時選擇PLL60M。再者,H S模式時, 唧聲(CHIRP)送收訊時PLLSEL爲「0」必需選擇 PLL480M ° (請先閲讀背面之注意事項再 ^^1 本頁 訂 經濟部智慧財產局員工消費合作社印製 -16- 1 . 2動作 2 其次針對本實施形態之動作採用第3圖的定時波形圖 做說明。在第3圖之定時TO,PLLSEL爲「0」的話,即 選擇產生4 8 ΟΜΗ z時脈的PLL480M。而在定時T 1, SUSPENDM爲「1」,暫停解除的話,ENB480M爲「1」 ,即起動PLL480M的自動動作(時脈產生動作)。 3 並根據來自OSC的基準時脈RCLK (或將 R C L K予以分頻的時脈)開始計數動作,在定時T 3結 束計數動作,STABLE480M即爲「1」。即在假設 . 4 PLL480M的自動動作爲穩定的定時(假設產生 5 USB2·0規格所要求的480MHZ+/-500 ppm時脈之定時),STABLE480M即爲「1」。 6 於是信號S YCLKENB (SYCLK的掩蔽信號)爲「 563〇25 A7 B7 五、發明説明(1砵 1」,以來自PLL480M的CLKH (將480MHz予以 分頻的6 0MHz時脈)所產生的系統時脈SYCLK ( 同6 0 Μ Η z的時脈)供給至資料傳送控制裝置內部及 SIE(後段資料處理手段)。 再者,第3圖爲測定定時Τ1〜Τ3的期間(PLL480M 的自動動作之穩定所需的期間),根據來自振盪電路 〇S C的基準時脈RCLK執行計數動作。該RC LK係 第2圖之信號OSCENB爲「1」,振盪電路OSC的振盪 動作很穩定的話,此後就是很穩定的時脈。因而可用該 R C L Κ穩定測定Τ 1〜Τ 3的期間。 在定時Τ 4,PLLSEL爲「1」的話,選擇產生60 Μ Η ζ 時脈的 PLL60M 之同時,ΕΝΒ60Μ 爲「1」,PLL60M 的自動動作(時脈產生動作)就會起動。 經濟部智慧財產局員工消費合作社印製 而且根據基準時脈RCLK開始計數動作,在定時 Τ6,結束計數動作的話,STABLE60M (表示PLL60M的 自動動作爲穩定的信號)爲「1」,應用系統時脈S Y C L Κ的掩蔽信號之SYCLKENB進行時脈切換。更具體是於 時脈切換前,根據來自PLL480M的C L Κ Η產生的系統時 脈SYCLK,於時脈切換後,根據來自PLL60M的C L Κ F所產生並供給至資料傳送控制裝置內部及 S I Ε。 本實施形態乃如第3圖之A 1所示,在令PLL480M的 自動動作(時脈產生動作)停止(結束)前,如A 2所示 ,起動PLL60M的自動動作。並且如A 3所示,判斷 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇X297公釐) -17- 563025 A7 B7 五、發明説明(1冷 PLL60M的自動動作穩定後,如A 4所示,將供產生系統時 脈SYCLK的時脈由CLKH ( PLL480M )切換爲 C L K F ( PLL60M) 〇 按此,即可保證在第3圖之A4所示的時脈切換時, 來自PLL60M的時脈CLKF是穩安被輸出的(參照A3) 〇 而統時脈S Y C L K的產生來源之時脈由時脈 CLKH切換至穩定的時脈CLKF。因而,執行第3圖 之A 4所示的時脈切換之場合也會經常針對資料傳送控制 裝置、S I E供給穩定的系統時脈SYCLK,防止該些 資料傳送控制裝置、S I E誤動作。 而執行此種時脈(PLL)的切換,如第3圖之A1 所示,停止PLL480M的自動動作,然後PLL480M就不會動 作,只有PLL60M動作。因而,在PLL480M的耗電量略等 於零,就可大幅減低資料傳送控制裝置全體的耗電量。 即能以高速的H S模式使PLL480M動作,以來自 PLL480M的CLKH產生SYCLK,一方面,以低速的 F S模式停止PLL480M的動作,以來自PLL60M的 CLKF 產生 SYCLK。 因而,就F S模式而言,PLL480M即不動作,就能防 止F S模式浪費不合理的電力,大幅低減F S模式的耗電 量。 例如本實施形態之比較例可考量構成只將PLL480M設 在時脈產生電路,於FS模式時將來該PLL480M的時脈予 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) " -18- (請先閲讀背面之注意事項再_本頁) ,ιτ 經濟部智慧財產局員工消費合作社印製 563025 A7 B7 五、發明説明(1冷 以分頻產生系統時脈SYCLK。 但是該比較例由於F S模式時PLL480M也會動作,故 在FS模式會浪費不合理的電力,也無法減低FS模式的 耗電量。 對此由於本實施形態不無法以F S模式使PLL480M動 作,只有耗電量少的PLL60M會動作,故與上述比較例相比 可格外地減低F S模式的耗電量。 1.3 時脈切換時的系統時脈之掩蔽 於第4圖、第5圖表示說明時脈切換時(第3圖之定 時丁 4〜T 7 )的本實施形態動作之詳細定時波形圖。 在第4圖的定時T4, PLLSEL爲「1」的話, ENB60M即爲「1」,PLL60M的自動動作就會起動。而在 定時T 5,PLL60M的自動動作會由非穩定狀態(斜線部分 )變爲穩定狀態,在定時T 6,根據基準時脈R C L K結 束計數動作的話,如第4圖之B1所示,以RCLK的脈 衝波之前緣邊緣的計數完了信號C〇V E R即爲「1」。 藉此如B 2所示,信號STABLE480M即由「1」變爲「0 j ° 其次,如第4圖之B3所示,以RCLK的下一個脈 衝波之前緣邊緣,信號DCOVER即變爲「1」。藉此,如 B 4所示,信號STABLE60M會由「〇」變爲「1」。 而且取得該些信號STABLE480M、STABLE60M例如邏 輯加,如第4圖之B 5所示,於時脈切換期間產生「0」 本纸張尺度適用中國國家標準(CNS ) A4規格(21〇χ297公釐) (請先閲讀背面之注意事項再t本頁) 本 訂 經濟部智慧財產局員工消費合作社印製 -19 - 563025 A7 ------ B7_ 五、發明説明(17) (第1位準)的信號SYCLKENB。並藉由該信號 SYCLKENB掩蔽系統時脈SYCLK (取得SYCLKENB和 SYCLK的邏輯乘法),如B6所示,SYCLK只有 所給與的期間T Μ設定爲「〇」(第1位準。亦爲「1」 )° 此種本實施形態在將供產生系統時脈S Y C L Κ的時 脈由 C L K H ( PLL480M)切換爲 c L K F ( PLL60M)之 際,SYCLK只有期間ΤΜ設定爲「〇」。因而,因由 C L KH切換至C L K F而成爲不穩定狀態的時脈成爲 SYCLK不會供給至資料傳送控制裝置、S I E (後段 資料處理手段)。而連CLKH之相位和CLKF之相位 錯開的場合也能將該些高明的連繫。此結果成爲發生於 S Y C L K之雜訊脈衝(尖細狀的脈衝)等原因造成資料 傳送控制裝置、S I E誤動作的情事即可有效地被防止。 再者,本實施形態中,系統時脈SYCLK設定爲「 0」的期間T Μ是根據用於PLL480M、PLL60M的時脈產生 之基準時脈RCLK(例如12〜24MHz)而設定。 即期間TM爲第4圖之B 1、B 3所示的RCLK之邊緣 間的間隔(R C L K之1時脈部分的長度)。因而,根據 於時脈切換時亦爲穩定的信號狀態之基準時脈R C L K, 來設定時脈之切換期間T Μ的長度。並於時脈切換時,應 用信號SYCLKENB確實掩蔽CLKH、CLKF。 1.4 防止發生雜訊脈衝 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ' ' -20- (請先閲讀背面之注意事項再本頁} -訂 經濟部智慧財產局員工消費合作社印製 563025 A7 B7 五、發明説明(4 本實施形態中,爲於時脈切換時確實地防止發生雜訊 脈衝,故採用如以下說明的手法。 即如第5圖之C1所示,計數完了信號COVER爲 「1」的話,搜尋來自PLL480M的CLKH爲「〇」(具 有爲「0」的)。而在CLKH爲「〇」(第1位準)的 條件(在CLKH的後緣),如第5圖之C2所示,掩蔽 信號SYCLKENB設爲「0」,根據SYCLKENB和C L K Η 的邏輯乘法產生的系統時脈SYC LK固定爲「〇」位準 〇 按此系統時脈SYCLK即如第5圖之C3所示,由 「1」變爲「0」後,在由「0」變爲「1」前, SYCLK固定爲「0」的位準。即C4所示的CLKH 之時脈脈衝是以SYCLKENB之「〇」位準而掩蔽,確實防 止於S Y C L K產生「1」位準的雜訊脈衝。 又,本實施形態中,如第5圖之C 5所示,使計數完 了信號C〇V E R只有RC LK之1時脈部分延遲的信號 DC0VER爲「 1」的話,即搜尋來自PLL60M之C L K F爲 「〇」的(具有爲「〇」的)。而CLKF爲「〇」(第 1位準)的條件(在C L K F的後緣邊緣),如第5圖之 C 6所示,掩蔽信號SYCLKENB設爲「1」,根據 SYCLKENB和C L K F的邏輯乘法產生系統時脈 SYCLK。 按此,系統時脈SYCLK如第5圖之C7所示,由 「0」變爲「1」前,解決因信號SYCLKENB之「〇」位 本紙張尺度適用中國國家標準(CNS )八4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -21 - 563025 Α7 Β7 五、發明説明(tb (請先閲讀背面之注意事項再填寫本頁) 準的掩蔽,CLKF成爲SYCLK而輸出。因而,能確 實地防止C 8所示的SYCLK之時脈脈衝變細而成爲雜 訊脈衝的情事態。 如此按本實施形態即可於時脈的切換期間T Μ確實地 防止發生雜訊脈衝。因而,可防止以該雜訊脈衝爲原因而 使包括資料傳送控制裝置、S I Ε的D正反器保持錯誤資 料等情事,保證裝置穩定的動作。 再者,如以上說明的第3圖、第4圖、第5圖中,表 示將時脈由CLKH ( PLL480M)切換至C L K F ( PLL60M )的場合之定時波形例,但由C L K F ( PLL60M ) 切換至C L K H ( PLL480M )的時也能用與第3圖、第4圖 、第5圖同樣的定時波形實現。 1.5 時脈控制電路之詳細動作 於第6圖、第7圖、第8圖表示說明第2圖之時脈控 制電路4 5 0的詳細動作之狀態遷移圖。 經濟部智慧財產局員工消費合作社印製 裝置電源變爲Ο Ν後,以完全停止的狀態而待機時( 狀態S 〇 ),信號SUSPENDM爲「1」的話,即執行初期 化處理(狀態S 1 )。而於信號PLLSEL爲「0」的場合, 信號ΕΝΒ480Μ爲「1」(狀態S 2。第3圖之Τ 1 ), PLL480M的自動動作就會起動。 其次,經基準時脈R C L Κ開始計數動作(狀態S 3 ),計數完了即搜尋來自PLL480M的時脈CLKH爲「〇 」的(狀態S 4 )。而在時脈C L Κ Η爲「0」的條件, 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -22- 563025 A7 _________B7_ 五、發明説明(ά 以CLKH作爲系統時脈SYCLK而輸出(狀態S 5 ) 移行至普通動作狀態S 6。 (請先閲讀背面之注意事項再填寫本頁) 如此在CLKH爲「〇」的條件,以CLKH作爲 SYCLK而輸出,即可於SYCLK有效防止發生雜訊 脈衝。 一方面,於狀態S 1中,信號PLLSEL爲「1」的場合 ,信號ENB60M爲1 (狀態S 7 ),PLL60M的自動動作就 會起動。 其次,經基準時脈開始計數動作(狀態S 8 ),計數 結束即搜尋來自PLL60M的時脈C L K F爲「〇」的(狀態 S9)。並在CLKF爲「0」的條件,以CLKF作爲 系統時脈S Y C L K而輸出(狀態S 1 〇 )移行至普通動 作狀態S 6。 經濟部智慧財產局員工消費合作社印製 就普通動作狀態S 6來看,信號SUSPENDM爲「〇」 的話,即搜尋系統時脈S Y C L K爲「〇」的(狀態 S11)。而SYCLK爲「0」的話,即停止 S Y C L K的輸出(狀態S 1 2 ),信號ENB480M、 ENB60M設定爲「〇」(狀態S 1 3 )移行至完全停止狀態 S 〇 〇 而在普通動作狀態S 6,信號PLLSEL由「0」切換至 ^ 1」的話,信號ENB60M設定爲「1」(第7圖之狀態 S 2 0 )。於是經基準時脈R C L K開始計數動作(狀態 S 2 1 ),計數完了的話,即搜尋來自PLL480M的時脈 CLKH爲「〇」的(狀態S22。第5圖之C1)。而 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -23- 563025 A7 B7___ 五、發明説明(2)| CLKH爲「〇」的話,即用掩蔽信號S YCLKENB停止 SYCLK的輸出(狀態S23。第5圖之C2)。 其次,搜尋來自PLL60M的時脈CLKF爲「0」的( 狀態S24。第5圖之C5)。而CLKF爲「0」的話 ,信號SYCLKENB設定爲「1」(第5圖之C6),以 CLKF作爲系統時脈SYCLK而輸出(狀態S 2 5 ) 移行至第6圖所示的普通動作狀態S 6。 如第7圖之狀態S22〜S25,執行時脈切換即可 由CLKH切換至CLKF的時脈時,可有效地防止於系 統時脈S Y C L K發生雜訊脈衝。 另一方面,在第6圖之普通動作狀態S 6,信號 PLLSEL由「1」切換至「0」的話,信號ENB480M即設 疋爲「1」(弟8圖之狀態S 3 0 )。於是經基準時脈 R C L K開始計數動作(狀態S 3 1 ),計數完了的話, 即搜尋來自PLL60M的時脈C L K F爲「〇」的(狀態 S 3 2 ) ° 而CLKF爲「〇」的話,即用掩蔽信號SYCLKENB 停止S Y C L K的輸出(狀態S 3 3 )。 其次,搜尋來自PLL480M的時脈CLKH爲「〇」的 (狀態S 3 4 )。而C L K Η爲「〇」的話,信號 SYCLKENB即設定爲「1」,以CLKH作爲系統時脈 SY CLK而輸出(狀態S 3 5 )移行至第6圖所示之普 通動作狀態S 6。 如第8圖的狀態S 3 2〜S 3 5執行時脈切換,在由 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)~ ' -- -24- (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 563025 A7 ____B7_ 五、發明説明(4 CLKF切換至CLKH的時脈切換時,能有效防止系統 時脈S YC LK發生雜訊脈衝。 1 . 6 PLL480M、PLL60M 之詳細例 於第9圖表示PLL480M之詳細構成例。 該PLL480M包括:相位比較器80、充電閥電路82 、濾波電路 8 4、V C 〇(Voltage Controlled 〇scillator)86 、分頻器88等。 此例中,相位比較器8 0係比較基準時脈R C L K ( 例如1 2〜24MHz )和來自分頻器88的時脈 DCLK4的相位,輸出相位誤差信號PUP、PDW ( P U P爲相位超前信號、P D W爲相位滞後信號)。 充電閥電路8 2是根據來自相位比較器8 0的PUP 、P DW執行充電閥動作。更具體是P U P有效的話包括 濾波電路8 4的電容器即執行充電動作,P D W有效的話 ,電容器即執行放電動作。並使V C 0 8 6獲得利用濾波 電路8 4而平滑化的控制電壓V C。 V C 0 8 6是配合控制電壓V C執行其振盪頻率爲可 變控制的振盪動作,產生480MHz的時脈QCLK0 〜4。例如,控制電壓V C昇高的話,振盪頻率也跟著昇 高,控制電壓V C降低的話,振盪頻率也跟著降低。 因V C0 8 6而產生的時脈Q C LK 0〜4則介於緩 衝器BF〇〇〜〇4、BF10〜14成爲CLK0〜4 被輸出至外部。再者,BF20〜23是指與BF24的 本紙張尺度適用中國國家標準(CNS ) A4規格(210X29*7公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -25- 563025 A7 ___ B7 五、發明説明(4 負荷符合的虛設緩衝器。 (請先閲讀背面之注意事項再填寫本頁) 分頻器88則將介於緩衝器BF04、BF24由 VC08 6被輸入的時脈qClK4予以分頻(1/N) ,且將分頻後的時脈DCLK4輸出至相位比較器80。 按第9圖的構成PLL480M即可產生與基準時脈 RCLK相位同步的高頻率4 8 ΟΜΗ z之時脈CLK4 。再者,該產生的時脈C L K 4則經圖未示的分頻器被分 頻成爲6 0MHz的CLKH被輸出至第2圖的時脈控制 電路4 5 0。 於第1 0圖表示第9圖之VC 0 8 6構成例。 該VC08 6包括被5段(廣義爲奇數段)串連的差 動輸出比較器DCP0〜4 (反相電路),各DCP0〜 4的差動輸出Q、XQ則被輸入至單端輸出比較器 SCP0〜4的差動輸入。而SCP0〜4的輸出則爲 又〇〇8 6的輸出時脈(3(:1^1<:0〜4。而控制電壓又〇 改變的話,流至差動輸出比較器D C P 〇〜4之電流源的 電流也變,振盪頻率也會變。 經濟部智慧財產局員工消費合作社印製 於第1 1圖表示PLL60M之詳細構成例。 該PLL60M包括:分頻器8 9、相位比較器9 0、充電 閥電路92、濾波電路94、VC〇96、分頻器97、 9 8等。 此例中,相位比較器9 0則比較來自分頻器8 9的時 脈DRCLK(使基準時脈RCLK分頻的時脈)和來自 分頻器9 8的時脈D C LK F之相位,且輸出相位誤差信 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -26- 563025 A7 B7 五、發明説明(2i 號 P U P、P D W 〇 充電閥電路9 2根據來自相位比較器9 0的PUP、 PDW執行充電閥動作。更具體是PUP有效的話,包括 濾波電路9 4的電容器即執行充電動作,P D W有效的話 ,電容器即執行放電動作。並使V C 0 9 6獲得因濾波電 路9 4而平滑化的控制電壓V C。 V C〇9 6則配合控制電壓V C執行其振盪頻率爲可 變控制的振盪動作,產生1 2 0MHz的時脈QCLK。 分頻器9 7則將由VC09 6輸入的時脈QCLK加 以分頻(1/2),並將分頻後的6 0MHz之時脈 CLKF輸出至第2圖的時脈控制電路4 5 0。 分頻器9 8則將由分頻器9 7輸入的時脈QCLKF 加以分頻(1/N),並將分頻後的時脈DCLKF輸出 至相位比較器9 0。 按第1 1圖構成的PLL60M即可產生與基準時脈 RCLK相位同步的6 0MHz之時脈CLKF,輸出至 第2圖的時脈控制電路4 5 0。 於第1 2圖表示第1 1圖之VC09 6構成例。 該VC096包括·· 3段串連的差動輸出比較器 DCP 1〇〜12 (反相電路)。而且最終段的差動輸出 比較器DCP 1 2之差動輸出XQ、Q會被輸入至單端輸 出比較器SCP1〇的差動輸入,SCP10的輸出即爲 V C 〇 9 6的輸出時脈QC LK。而控制電壓VC改變的 話,流至差動輸出比較器DCP 1 〇〜1 2之電流源的電 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X29*7公釐) (請先閲讀背面之注意事項再填寫本頁) -訂 經濟部智慧財產局員工消費合作社印製 -27- 563025 A7 B7 五、發明説明( 流會變,振盪頻率也會變。 (請先閲讀背面之注意事項再填寫本頁) 於第13A圖表示包括第1〇圖、第12圖之VCO 的差動輸出比較器(差動放大器)構成例。該差動輸出比 較器包括:差動輸入I 、XI被連接在閘電極,差動輸出 XQ、Q被連接在汲電極之N型電晶體NT1、NT2、 和差動輸出Q被連接在閘電極,差動輸出XQ、Q被連接 在汲電極之P型電晶體PT1、PT2、和控制電壓VC 被連接在閘電極之N型電晶體N T 3 (電流源)。 其次,第12圖的VCO 96 (120MHz振盪) 是包括差動輸出比較器DCP 1 〇〜1 2、單端輸出比較 器SCP 1 〇的電晶體大小等,但最適用於1 2 0MHz (60MHz)的振盪。因而與第1〇圖的VC 086 ( 480MHz振盪)相比,第12圖的VC〇96耗電量 格外地小。因而相對於包括第1 0圖的V C〇8 6之 PLL480M的消耗電流例如約3 3 m A而言非常地大,包括 第12圖的VC0 96之PLL60M的消耗電流例如約 1 · 5 m A就非常地小。 經濟部智慧財產局員工消費合作社印製 因而於HS模式時,應用PLL480M產生時脈,一方面 於F S模式時,停止PLL480M的動作,只用PLL60M產生 時脈,在P L L的消耗電流例如約1 / 2 2倍,達到資料 傳送控制裝置的省力化。 再者,亦可爲不在第9圖、第1 1圖的PLL4 80M、 PLL60M設置充電閥電路8 2、9 2的構成。還可設置電流 控制的振盪手段取代V C 0 8 6、9 6。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -28- 563025 A7 B7 五、發明説明(2& (請先閲讀背面之注意事項再填寫本頁) 而包括在7<:〇86、9 6的反相電路並不限於第 13A圖所示的差動輸出比較器,可爲各種變形實施。例 如第1 3B圖所示的反相電路係串接P型電晶體PT4、 PT5、N型電晶體NT4、NT5。而流至該些電晶體 的電流是藉由連接在P T 4、N T 5的閘電極之控制電壓 VCQ、VC控制的,振盪頻率爲可變的控制。 1.7 時脈之切換定時 其次,針對最適合切換USB 2 · 0之時脈的定時做 說明。 第1 4圖係爲本實施形態的資料傳送控制裝置(電子 機器)被連接在匯流排時(裝置裝上)之定時波形圖例。 於裝置裝上時,本實施形態的資料傳送控制裝置即以 H S模式開始動作。因此,信號PLLSEL設定爲「0」(選 擇PLL480M)。而信號XCVRSEL (於「〇」時, 經濟部智慧財產局員工消費合作社印製 H S的無線電收發兩用機爲有效,於「1」時,F S的無 線電收發兩用機爲有效之信號)、信號TERMSEL (於「0 」時,H S終端爲有效,於「1」時,F S終端爲有效之 信號)均設定爲^ 0」。 以第1 4圖的定時Τ 0判斷V B U S爲有效的話, SIE即在定時Τ1確磴信號RESET,同時反信號 SUSPENDM。於裝置裝上時,PLLSEL設定爲「〇」,並選 擇PLL480M的緣故,而能在定時T1起動PLL480M的自動 動作。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -29- 563025 A 7 B7 五、發明説明(会 其次,在定時T2反信號RESET,在定時T3輸 出PLL480M爲穩定的時脈CLKH。並且根據該CLKH 產生的系統時脈SYCLK會供給至S I E。 其次,在定時T4,信號XCVRSEL、TERMSEL 爲「1」,F S無線電收發兩用機及F s終端爲有效。而 在定時T5,由下通量的埠送出重定(SE〇),開始 H S檢測的連繫交換。 第1 5圖係爲於不支緩H S模式的埠連接本實施形態 的資料傳送控制裝置之合的H S檢測連繫交換之定時波形 圖例。 在第1 5圖的定時Τ 〇開始H S檢測連繫交換。並在 定時Τ1,信號XCVRSEL爲「〇」,HS無線電收 發兩用機爲有效。 並開始送出啣聲(Κ )。再者,送出該唧聲(Κ )時 ,使位元塡充(BS)處理及NRZ I處理停止,輸出以 ^ 0」塡滿的資料。 在定時Τ 2結束送出啷聲(Κ)。而且下通量的埠支 緩H S模式的場合,即由定時τ 3開始送出啷聲(Κ )。 但無法在定時Τ 4檢測啣聲的關係,這時候本實施形態的 資料傳送控制裝置會回到F S模式,等到重定順序完成。 並在定時Τ 6完成重定順序,且在定時Τ 7以F S模式移 行至普通動作。 如此爲定時Τ 4的話,傳送模式即確定爲F S模式。 而定時Τ 4與Τ 6之間爲F S模式之重定相位的關係,封 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) • -HI衣. 訂 經濟部智慧財產局員工消費合作社印製 -30 - 563025 A7 B7 五、發明説明(分 包就不會發訊、收訊。於是本實施形態乃如第1 5圖所示 ,在定時T4與T6之間的定時T5, SIE將信號 PLLSEL設定爲「1」,使PLL480M的自動動作停止的同時 起動PLL60M的自動動作。於是如第3圖所說明的進行時脈 切換,屬於系統時脈SYCLK之產生來源的時脈則由
PLL480M的時脈CLKH切換至PLL60M的時脈C L K F 〇 按此本實施形態則以來自PLL480M的時脈CLKH而 動作的狀態檢測連接在匯流排的埠是否支援H S模式(第 1傳送模式)。 而檢測連接在匯流排的埠不支援H S模式的場合,即 根據來自S I Ε (後段資料處理手段)的信號PLLSEL (選 擇信號)使PLL480M的自動動作停止。藉此以後即以來自 PLL60M的時脈C L K F使資料傳送控制裝置及S I E動作 。而使PLL480M之自動動作停止的緣故,即可以該 PLL480M防止浪費不合理的電力,達到資料傳送控制裝置 省力化。 再者,時脈由PLL60M的CLKF切換至PLL480M的 C L K Η之場合,在以F S模式動作的狀態,由匯流排取 下(分開)本實施形態之資料傳送控制裝置,然後裝上連 接H S模式之埠的匯流排之場合等。 (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -31 - 563025 A7 ____B7 五、發明説明(金 子機器例做說明。例如於第1 6 A圖表示電子機器之一的 印表機之內部方塊圖,於第17A圖表示其外觀圖。 C P U (微電腦)5 1 0係執行系統全體的控制等。操作 部511係供使用者操作印表機。於ROM516儲存控 制程式、印刷等,R A Μ 5 1 7係功能爲C P U 5 1 0的 作業區。DMAC5 1 8爲不介於CPU5 1 0來執行資 料傳送的DMA控制器。顯示面板519是通知使用者印 表機的動作狀態。 介於U S B傳送個人電腦等其他裝置的串列印字資料 是藉由資料傳送控制裝置5 0 0變換爲並行印字資料。而 變換後的並行印字資料是藉由C P U 5 1 0或 DMAC5 1 8傳送至印字處理部(印表機引擎)5 1 2 。並於印字處理部5 1 2針對並行印字資料施行所給與的 處理,利用由印刷頭等製成的印字部(執行資料輸出處理 的裝置)5 1 4印在紙上而輸出。 於第1 6 B圖表示電子機器之一的掃瞄器內部方塊圖 ,於第17B圖表示其外觀圖。CPU520係執行系統 全體的控制等。操作部5 2 1是供使用者操作掃瞄器。於 尺〇1^5 2 6儲存控制程式等,11六1^5 2 7的功能是作 爲CPU520的作業區。DMAC528係指DMA控 制器。 利用由光源、光電轉換器等製成的圖像讀取部(執行 資料置入處理的裝置)5 2 2讀取原稿的圖像,讀取的圖 像資料則經由圖像處理部(掃瞄器引擎)5 2 4處理。而 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ------.—MWII (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作杜印製 -32- 563025 A7 B7
五、發明説明(A 處理後的圖像資料則經由c PU 5 2 0或DMAC 5 2 8 傳送至資料傳送控制裝置5 0 0。資料傳送控制裝置 5 0 0係將該並行圖像資料變換至串列資料,介於u S B 發訊至個人電腦等其他裝置。 於第1 6 C圖表示電子機器之一的CD - RW驅動器 內部方塊圖,於第17C圖表示其外觀圖。CPU530 則是執行系統全體的控制等。操作部5 3 1是供使用者操 作CD — RW。於該ROM5 3 6儲存控制程式等, RAM5 3 7的功能是作爲CPU5 3 0的作業區。 DMAC 5 3 8是指DMA控制器。 利用以雷射、馬達、光學系統等形成的讀取&寫入部 (執行資料之置入處理的裝置或供執行資料記憶處理的裝 置)5 3 3讀取CD — RW5 3 2的資料則輸入至信號處 理部5 3 4,施行錯誤訂正處理等所給與的信號處理。而 施行信號處理的資料是藉由CPU5 3 0或 DMAC 5 3 8傳送至資料傳送控制裝置5 0 0。資料傳 送控制裝置5 0 0係將該並行資料變換爲串列資料,且介 於U S B發訊至個人電腦等其他裝置。 一方面,介於U S B並由其他裝置傳送的串列資料則 藉由資料傳送控制裝置5 〇 〇變換爲並行資料。而該並行 資料則藉由CPU 5 3 0或DMAC 5 3 8傳送至信號處 理部5 3 4。並於信號處理部5 3 4針對該並行資料施行 所給與的信號處理,藉由讀取&寫入部5 3 3記憶在C D —R W 5 3 2 。 本紙張尺度適用中國國豕標準(CNS〉A4規格(210X 297公楚;) (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -33- 563025 A7 B7 五、發明説明(3)| 再者,於第16A圖、第16B圖、第16C圖中, 除CPU510、520、530外,也可另外設定供資 (請先閲讀背面之注意事項再填寫本頁) 料傳送控制裝置5 0 0之資料傳送控制的C P U。 本實施形態之資料傳送控制裝置應用於電子機器即可 以USB2·0的HS模式完成資料傳送。因而,使用者 藉由個人電腦等執行印出指示的場合,以很少的時滯就可 完成印字。對掃瞄器指示圖像置入後,使用者能以很少的 時滯看見讀取圖像。又,可高速地執行來自CD-RW的 資料之讀取、對CD - RW寫入資料。 而將本實施形態之資料傳送控制裝置應用於電子機器 即可配置被連接在匯流排的其他電子機器之傳送模式( H S模式、F S模式)以最適當的時脈使資料傳送控制裝 置、電子機器動作。藉此達到電子機器的省力化。且能於 時脈切換時防止發生動作不良,提高電子機器的動作穩定 性、可靠性。 經濟部智慧財產局員工消費合作社印製 再者,應用本實施形態之資料傳送控制裝置的電子機 器除上述以外例如可考慮各種光碟驅動器(C D - R 〇 Μ 、DVD)、光磁碟驅動器1 (Μ〇)、硬碟驅動器、 TV、VTR、攝影機、音響機器、電話機、投影機、個 人電腦、電子記事簿、文書處理器等種種設備。 再者,本發明不限於本實施形態,在本發明之主旨範 圍內可做各種變形實施。 例如本發明之資料傳送控制裝置構成並不限於第1圖 所不的構成。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -34- 563025 A7 ___B7_ 五、發明説明(分 而時脈產生手段、時脈控制手段的構成、動作也不限 於第2圖〜第7圖所說明的,可做各種變形實施。 而第 1、第 2 P L L ( PLL480M、PLL60M)的構成也 不限於第9圖〜第13B圖所說明的。例如除第1、第2 PLL之振盪手段(VC086、96)以外的方塊(相 位比較手段、充電閥手段、濾波手段或分頻手段等)之部 分或全部,在第1、第2PLL間共通化。按此即可達到 包括該些第1、第2 P L L的時脈產生手段之小規模化。 又,本發明特別希望應用於USB 2 · 0的資料傳送 ,但並不限於此。例如根據與U S B 2 · 0同樣的思想的 規格、發展U S B 2 . 0的規格之資料傳送也可應用本發 明。 〔圖面之簡單說明〕 第1圖係表示本實施形態之資料傳送控制裝置的構成 例圖。 第2圖係表示時脈產生電路、時脈控制電路的構成例 圖。 第3圖係針對本實施形態動作而說明之定時波形圖。 第4圖係針對本實施形態動作而說明之定時波形圖。 第5圖係針對本實施形態動作而說明之定時波形圖。 第6圖係說明時脈控制電路動作之狀態遷移圖。 第7圖係說明時脈控制電路動作之狀態遷移圖。 第8圖係說明時脈控制電路動作之狀態遷移圖。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) m - ·11 i_n ...... -> - ϋ— —ϋ n (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -35- 563025 A7 ____B7_ 五、發明説明(3¾ 第9圖係表示PLL480M的構成例圖。 第1 0圖係表示包括PLL480M的V C〇之構成例圖。 第1 1圖係表示PLL60M之構成例圖。 第1 2圖係表示包括PLL60M的VCO之構成例圖。 第13A圖、第13B圖係表示反相電路之構成例圖 〇 第14圖係裝置裝上時之定時波形圖。 第1 5圖係H S檢測連繫交換時之定時波形圖。 第1 6Α圖、第1 6Β圖、第1 6 C圖係各種電子機 器之內部方塊圖例。 第1 7Α圖、第1 7Β圖、第1 7C圖係各種電子機 器之外觀圖例。 〔符號之說明〕 〇S C ··振盪電路 PLL480M : PLL (480MHz) PLL60M ·· PLL ( 6 0 Μ Η z ) 10:HSDLL電路 1 2 :彈性緩衝器 8 0 :相位比較器 8 2 :充電閥電路 8 4 :濾波電路 86 : VCO (振盪手段) 8 8 :分頻器 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -36- 563025 A7 B7 五、發明説明(4 8 9 :分頻器 9 0 :相位比較器 9 2 :充電閥電路 9 4 :濾波電路 96:VC〇(振盪手段) 9 7 :分頻器 9 8 :分頻器 4 0 0 :數據處理電路 4 1 0 : H S電路 4 2 0 : F S電路 430:類比前端電路 440 :時脈產生電路(時脈產生手段) 4 5 0 :時脈控制電路(時脈控制手段) (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) -37-

Claims (1)

  1. 563025 煩請委9萌示CT 多~£fc4Hfe^fi-ri 年^3 所提之 k内容是!古准予妗正。 B8 C8 D8 六、申請專利範圍 附件: 第901 26937號專利申請案 中文申請專利範圍修正本 民國91年5月修正 1 · 一種資料傳送控制裝置,係屬於一種供以經匯流 排來進行資料傳送之資料傳送控制裝置,其特徵爲包括: 產生包括第1、第2時脈的複數時脈之時脈產生手段 、和控制前述時脈產生手段中產生的時脈產生,根據藉由 前述時脈產生手段所產生的時脈,產生資料傳送控制裝置 及後段資料處理手段之至少一方所使用的系統時脈之時脈 控制毛段; 前述時脈控制手段於使前述時脈產生手段的第1時脈 產生動作停止前起動前述時脈產生手段的第2時脈產生動 作,判斷第2時脈產生動作穩定後,將供產生系統時脈的 時脈由第1時脈切換至第2時脈。 2 .如申請專利範圍第1項之資料傳送控制裝置,其 中前述時脈產生手段包括:供產生第1時脈之第1 P L L和供產生第2時脈之第2 P L L ; 前述時脈控制手段是在使前述第1 P L L的自動動作 停止前起動前述第2PLL的自動動作,且於判斷前述第 2 P L L的自動動作爲穩定後,將供產生系統時脈的時脈 由第1時脈切換至第2時脈。 3 ·如申請專利範圍第1項之資料傳送控制裝置,其 屮前述時脈控制手段可設定爲供產生系統時脈的時脈由第 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 563025 A8 B8 C8 D8 煩請委示年f月>aj:听Μ之Μ濟部智慧財產局員工消費合作社印製 修正本有無變更實質14容是否准予約匕。 六、申請專利範圍 1時脈切換至第2時脈之際,將以預定的期限爲限之系統 時脈設定爲第1位準。 (請先閲讀背面之注意事項再填寫本頁) 4 ·如申請專利範圍第3項之資料傳送控制裝置,其 中系統時脈設爲第1位準的前述所給與的期間根據前述時 脈產生手段所用於時脈產生的基準時脈而設定之。 5 ·如申請專利範圍第1項之資料傳送控制裝置,其 中前述時脈控制手段以第1時脈爲第1位準的條件,根據 第1時脈產生系統時脈設爲第1位準,且第2時脈爲第1 位準的條件,根據第2時脈產生系統時脈。 6 . —種資料傳送控制裝置,係屬於一種供以經匯流 排來進行資料傳送之資料傳送控制裝置中,其特徵爲包括 產生包括第1、第2時脈的複數時脈之時脈產生手段 、和 控制前述時脈產生手段的時脈產生,且根據藉由前述 時脈產生手段產生的時脈,產生資料傳送控制裝置及後段 資料處理手段之至少一方所使用的系統時脈之時脈控制手 段; 前述時脈控制手段在供產生系統時脈的時脈由第1時 脈切換舄第2時脈之際,將以預定的期間爲限之系統時脈 作設定爲第1位準。 7 .如申請專利範圍第6項之資料傳送控制裝置,其 中系統時脈設爲第1位準的前述所給與的期間根據前述時 脈產生手段所用於時脈產生的基準時脈而設定之。 本ϋ尺度逍用中國國家標準(CNS ) A4規格(210X297公釐) ΖΤΙ " 563025 Α8 Β8 C8 D8 煩請委Μ明示年9刀;>π所提之 經濟部智慧財產局員工消費合作社印製 修正本有無變更實f 2:容是¾^予修正 0 π、申請專利範圍 8 · —種資料傳送控制裝置,係屬於一種供以經匯流 排來進行資料傳送之資料傳送控制裝置,其特徵爲包括: 產生包括第1、第2時脈的複數時脈之時脈產生手段 、和控制前述時脈產生手段的時脈產生,且根據利用前述 時脈產生手段產生的時脈,產生資料傳送控制裝置及後段 資料處理手段之至少一方所使用的系統時脈之時脈控制手 段; 前述時脈控制手段在第1時脈爲第1位準的條件下, 將根據第1時脈產生的系統時脈設爲第1位準,且第2時 脈爲第1位準的條件下,根據第2時脈產生系統時脈。 9 · 一種資料傳送控制裝置,係屬於一種供以利用高 速的第1傳送模式或低速的第2傳送模式來進行經匯流排 的資料傳送之資料傳送控制裝置,其特徵爲包括: 包括產生第1時脈的第1 P L L和產生第2時脈的第 2 P L L之時脈產生手段、和 控制包括前述時脈產生手段的前述第1、第2 P L L 之時脈控制手段; 前述時脈控制手段在傳送模式由高速的前述第1傳送 模式切換爲低速的前述第2傳送模式之場合,使產生前述 第1傳送模式用的第1時脈之前述第1 P L L的自動動作 停止。 1 0 ·如申請專利範圍第9項之資料傳送控制裝置, 其中在利用前述第1 P L L產生的第1時脈而動作的狀態 ,檢測連接在匯流排的埠是否支緩前述第1傳送模式,檢 本紙張尺度適用中國國家橾準(CNS ) A4規格(21〇χ:297公釐) (請先閲讀背面之注意事項再填寫本頁) -3- 563025 煩請委員明示年.rlTCT/日所提之 ft'正本有無變更實質内容是否准予修正。 8 88 8 ABCD f 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 測不支緩第1傳送模式的場合即根據來自後段資料處理手 段的選擇信號,使前述第i P L L的自動動作停止。 1 1 ·如申請專利範圍第9項之資料傳送控制裝置, 其中前述時脈控制手段於使前述第1 P L L的自動動作停 止前起動前述第2PLL的自動動作,判斷前述第2 P L L的自動動作穩定後,使前述第1 p L L的自動動作 停止。 1 2 ·如申請專利範圍第1項之資料傳送控制裝置, 其中依據U S B (Universal Serial Bus)規格執行資料傳送 〇 1 3 .如申請專利範圍第6項之資料傳送控制裝置, 其中依據U S B (Universal Serial Bus)規格執行資料傳送 〇 1 4 ·如申請專利範圍第8項之資料傳送控制裝置, 其中依據ϋ S B ( Universal Serial Bus)規格執行資料傳送 〇 1 5 ·如申請專利範圍第9項之資料傳送控制裝置, 其中依據U S B (Universal Serial Bus)規格執行資料傳送 16.—種電子機器,其特徵爲包括: 申請專利範圍第1項至第1 5項任一項所述之資料傳 送控制裝置、和 執行介於前述資料傳送控制裝置及前述匯流排而傳送 資料的輸出處理或置入處理或記憶處理之裝置。 本紙張尺度適用中國國家標率(CNS ) A4規格(21〇χ297公釐) -4- (請先閲讀背面之注意事項再填寫本頁) *11
TW090126937A 2000-10-31 2001-10-30 Data transmission control device and electronic machine TW563025B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000332493A JP3587162B2 (ja) 2000-10-31 2000-10-31 データ転送制御装置及び電子機器

Publications (1)

Publication Number Publication Date
TW563025B true TW563025B (en) 2003-11-21

Family

ID=18808692

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090126937A TW563025B (en) 2000-10-31 2001-10-30 Data transmission control device and electronic machine

Country Status (6)

Country Link
US (1) US7047434B2 (zh)
EP (1) EP1202151A3 (zh)
JP (1) JP3587162B2 (zh)
KR (1) KR100430908B1 (zh)
CN (1) CN1172249C (zh)
TW (1) TW563025B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100907394B1 (ko) * 2002-07-15 2009-07-10 매그나칩 반도체 유한회사 동기식 회로의 클럭 발생 장치
US7278047B2 (en) * 2002-10-14 2007-10-02 Lexmark International, Inc. Providing different clock frequencies for different interfaces of a device
US7131023B2 (en) 2003-05-30 2006-10-31 Lucent Technologies Inc. Programmable clock management component reconfiguration upon receipt of one or more control signals to be able to process one or more frequency signals
DE10394021T5 (de) * 2003-06-05 2005-10-27 Fujitsu Ltd., Kawasaki Informationsaufzeichnungs-/-Wiedergabevorrichtung und Verfahren
JP4812066B2 (ja) 2003-10-09 2011-11-09 ルネサスエレクトロニクス株式会社 半導体集積回路
JP4345471B2 (ja) 2003-12-18 2009-10-14 セイコーエプソン株式会社 物理層回路、データ転送制御装置、及び電子機器
CN100361040C (zh) * 2004-02-24 2008-01-09 中国科学院计算技术研究所 一种soc架构下的处理器核动态变频装置和方法
KR100990484B1 (ko) * 2004-03-29 2010-10-29 삼성전자주식회사 직렬 버스 통신을 위한 송신 클럭 신호 발생기
US7630395B2 (en) * 2004-05-24 2009-12-08 The United States Of America As Represented By The Secretary Of The Air Force Apparatus and method for providing a data interface to a plurality of radio transceivers
CN1306428C (zh) * 2004-07-13 2007-03-21 海信集团有限公司 通信网络中移动台的高速程序下载***及其方法
TW200832916A (en) * 2007-01-23 2008-08-01 Holtek Semiconductor Inc Clock generating circuit and method thereof
ITMI20070997A1 (it) * 2007-05-17 2008-11-18 Incard Sa Ic card con clock a bassa precisione
KR101174768B1 (ko) * 2007-12-31 2012-08-17 엘지디스플레이 주식회사 평판 표시 장치의 데이터 인터페이스 장치 및 방법
JP2010015318A (ja) * 2008-07-02 2010-01-21 Toshiba Corp Usbホストコントローラ、情報処理装置及びプログラム
US8266486B2 (en) * 2008-08-21 2012-09-11 Texas Instruments Incorporated Preventing erroneous operation in a system which may enable unsupported features
JP2011049877A (ja) * 2009-08-27 2011-03-10 Fujitsu Semiconductor Ltd クロック信号制御回路及びクロック信号制御方法
CN102571080A (zh) * 2010-12-27 2012-07-11 北京中电华大电子设计有限责任公司 一种支持动态校准的时钟恢复方法和电路
JP5739727B2 (ja) * 2011-05-27 2015-06-24 ルネサスエレクトロニクス株式会社 クロック発生回路
CN103378855B (zh) * 2012-04-30 2016-09-14 台湾积体电路制造股份有限公司 具有倍频器的锁相环及构造锁相环的方法
US9503103B2 (en) 2012-04-30 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Phase locked loop with a frequency multiplier and method of configuring the phase locked loop
CN103414468B (zh) * 2013-06-25 2016-08-31 广州思信电子科技有限公司 锁相环***
US9509318B2 (en) * 2015-03-13 2016-11-29 Qualcomm Incorporated Apparatuses, methods, and systems for glitch-free clock switching
CN105406984B (zh) * 2015-10-22 2019-05-31 上海斐讯数据通信技术有限公司 一种实现主备倒换背板时钟的***及方法
TWI781134B (zh) 2017-01-25 2022-10-21 日商精工愛普生股份有限公司 電路裝置、電子機器及束線器
TWI599889B (zh) * 2017-03-14 2017-09-21 芯籟半導體股份有限公司 自動產生時脈的通用序列匯流排控制器及其使用方法
CN107273327B (zh) * 2017-05-11 2021-06-01 建荣集成电路科技(珠海)有限公司 可变速率串行通信方法、装置、通信芯片、存储装置及***
JP6897307B2 (ja) 2017-05-19 2021-06-30 セイコーエプソン株式会社 回路装置、電子機器、ケーブルハーネス及びデータ転送方法
JP7069931B2 (ja) 2018-03-27 2022-05-18 セイコーエプソン株式会社 回路装置、電子機器及びケーブルハーネス
JP2019175309A (ja) 2018-03-29 2019-10-10 セイコーエプソン株式会社 回路装置、電子機器及びケーブルハーネス
JP2019175308A (ja) 2018-03-29 2019-10-10 セイコーエプソン株式会社 回路装置、電子機器及びケーブルハーネス
CN110568905A (zh) * 2019-08-09 2019-12-13 苏州浪潮智能科技有限公司 一种硬盘背板、信号处理方法及介质
CN114564099B (zh) * 2022-01-20 2024-06-04 珠海亿智电子科技有限公司 一种降低usb传输功耗的方法及电子装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778696B2 (ja) 1988-10-31 1995-08-23 富士通株式会社 クロック切り替え制御方式
US5095280A (en) 1990-11-26 1992-03-10 Integrated Circuit Systems, Inc. Dual dot clock signal generator
US6219797B1 (en) * 1993-02-09 2001-04-17 Dallas Semiconductor Corporation Microcontroller with selectable oscillator source
JPH07123001A (ja) 1993-10-28 1995-05-12 Hitachi Ltd クロック信号供給回路
JPH0830351A (ja) 1994-07-11 1996-02-02 Hitachi Ltd マイクロプロセッサ
US5774701A (en) 1995-07-10 1998-06-30 Hitachi, Ltd. Microprocessor operating at high and low clok frequencies
US5790609A (en) * 1996-11-04 1998-08-04 Texas Instruments Incorporated Apparatus for cleanly switching between various clock sources in a data processing system
US5838205A (en) 1997-02-18 1998-11-17 International Business Machines Corporation Variable-speed phase-locked loop system with on-the-fly switching and method therefor
US5844435A (en) * 1997-03-11 1998-12-01 Lucent Technologies Inc Low power, high accuracy clock circuit and method for integrated circuits
JP3176313B2 (ja) 1997-04-01 2001-06-18 埼玉日本電気株式会社 Pllシンセサイザ回路
US6275546B1 (en) 1998-06-30 2001-08-14 Hewlett-Packard Company Glitchless clock switch circuit
KR100578112B1 (ko) 1998-10-16 2006-07-25 삼성전자주식회사 메모리 클럭 신호를 제어하는 컴퓨터 시스템 및그 방법
US6157265A (en) * 1998-10-30 2000-12-05 Fairchild Semiconductor Corporation Programmable multi-scheme clocking circuit
JP2000183894A (ja) 1998-12-11 2000-06-30 Toshiba Corp 伝送制御装置
KR100553674B1 (ko) 1999-03-26 2006-02-24 삼성전자주식회사 피씨아이 버스 클럭주파수의 개별적 제어 장치
JP2000293257A (ja) 1999-04-07 2000-10-20 Sanyo Electric Co Ltd マイクロコンピュータ
JP2001051747A (ja) * 1999-08-12 2001-02-23 Fujitsu Ltd クロック制御回路
US6618456B1 (en) * 1999-10-21 2003-09-09 Semtech Corporation Asynchronous timing oscillator re-synchronizer and method
US6587954B1 (en) * 1999-11-24 2003-07-01 Advanced Micro Devices, Inc. Method and interface for clock switching
JP3551907B2 (ja) 2000-09-11 2004-08-11 セイコーエプソン株式会社 クロック信号供給装置およびその制御方法
US6452426B1 (en) * 2001-04-16 2002-09-17 Nagesh Tamarapalli Circuit for switching between multiple clocks

Also Published As

Publication number Publication date
CN1363891A (zh) 2002-08-14
CN1172249C (zh) 2004-10-20
JP3587162B2 (ja) 2004-11-10
EP1202151A2 (en) 2002-05-02
JP2002141911A (ja) 2002-05-17
KR100430908B1 (ko) 2004-05-10
US7047434B2 (en) 2006-05-16
KR20020034912A (ko) 2002-05-09
EP1202151A3 (en) 2003-05-21
US20020062457A1 (en) 2002-05-23

Similar Documents

Publication Publication Date Title
TW563025B (en) Data transmission control device and electronic machine
US10840920B2 (en) Method and apparatus for source-synchronous signaling
US11341067B2 (en) Coordinating memory operations using memory-device-generated reference signals
KR100808052B1 (ko) 반도체 메모리 장치
TWI243297B (en) Sampling time-clock generation circuit, data transmission control device and electronic equipment
CN102904553B (zh) 利用粗糙时钟门控的动态频率控制
KR102467172B1 (ko) 반도체 장치
WO2009120932A2 (en) Method and apparatus for dynamic power management control using parallel bus management protocols
US9432011B2 (en) Semiconductor integrated circuit, apparatus with semiconductor integrated circuit, and clock control method in semiconductor integrated circuit
JP2002175127A (ja) マイクロコントローラ
JP2001118385A (ja) 遅延同期ループの同期方法、遅延同期ループ及び該遅延同期ループを備えた半導体装置
JP2008178017A (ja) クロック同期システム及び半導体集積回路
JP6640696B2 (ja) インターフェースシステム
US6104251A (en) Method and apparatus for providing transient suppression in a central processor unit (CPU) phase locked loop clock (PLL) clock signal synthesis circuit
US20100011232A1 (en) Digital component power savings in a host device and method
US8176352B2 (en) Clock domain data transfer device and methods thereof
US6292038B1 (en) Smooth clock switching for power managed PCI adapters
KR100631952B1 (ko) Dll 회로의 출력신호 구동장치
US11592861B2 (en) Semiconductor device
JPH10208485A (ja) 同期型半導体装置の内部クロック発生回路
JP4326100B2 (ja) ホットプラグに対応したクロック切替回路
US10742216B1 (en) Clock domain crossing for an interface between logic circuits
CN108268086B (zh) 半导体装置、半导体***以及操作半导体装置的方法
EP1782156A1 (en) Mixed signal integrated circuit
JPH08249275A (ja) Lsi間における高速データ転送方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees