TW548895B - Differential output driving apparatus - Google Patents

Description

548895 盖號91103218 丫乂年义月乂0日 佟； 發明說明（1) 發明領域 本案係為一種輸出驅動裝置，尤指一種適用於通用序 歹J匯流排（Universa 1 Serial Bus，USB)介面傳輸端之之差 動輪出驅動裝置。 ’ 發明背景 一般傳統漸變式緩衝器（Taper Buffer )，如第一圖 (a )所示，由於是單純數位設計因此沒有對製程參數 (Process )作任何的補償，因此，該等電路構造對於製 私參數（process )的變化（variation )影響很大。例 如··當使用模擬軟體（如H-SPICE )模擬時可發現，當 PTNT (PM0S輸入為Typical，NM0S輸入為Typical)之田電壓 為3· 3伏特（v )時，若將交越電壓（cr〇ss〇ver voltage)及上升/下降時間（Tr/Tf，Tr = Tf )分別調整到 1· 65伏特（v )及6n秒（s )，但在具有相同的輸出負載 (output loading)和輸出電壓（outpUt voltage)之 下，如PFNS (PM0S 輸入為Fast，NM0S 輸入為 Slow) 、psnf (PM0S輸入為Slow，NM〇s輸入為Fast)，交越電壓 (crossover voltage)可能會變在 L2 伏特（v)〜2〇5 伏特（v )之間，而上升/下降時間（Tr/Tf )的比值也會在 >1.1或<0.9之間’比如說Tr=7ns、Tf =5ns，並且交越 電壓亦會介於1 · 2 σ〜2· 05 σ之間。而如第一圖（b )所 示，即使我們將輸入控制信號Din + /Din—的上升及下降時間 設定為相同時’如第一圖（c )即顯示當利用模擬軟體

第4頁 548895 _案號91103218 ?名主义月；^日 修正_ 五、發明說明（2) " ' (如H-spice )設定製程參數（process )為PTNT時，可以 得到Tr=Tf ’且交越電壓（cr0Ss voltage) =VDD/2，又第 一圖（d ) 、（e )則顯示當設定製程參數（pr〇cess )為 PFNS或PSNF時（為了模擬製程的飄移所造成誤差），即& 發現Tr #Tf ’且父越電壓（cross voltage)也不再是 VDD/2。 為解決上述問題’於是發展出一種互補式差動輪出驅 動器，如第二圖所示，該電路結構具有一電流源，一第一 電流鏡組、一弟二電流鏡組、一第一輸出緩衝器及一第一 輸出緩衝器，其中該第一電流鏡組由電晶體MP1及肝2所組 成’ 3第一電流鏡組由電晶體MN1及MN2所組成，該第一輸 出緩衝器由電晶體MP3及MN3所組成及該第二輸出緩衝器由 電晶體MP4及MN4所組成。該第一電流鏡組之電晶體Μρι及 MP2具有同一大小之電流I且透過Μρι和關1所組成的路徑工 (P^athl)，可使得第一電流鏡和第二電流鏡所流的電^ 相專而達到V〇ut和V〇ut如弟一圖（b)所示，且不會因製程 參數（process)改變而有第一圖（c) (d)的狀^兄發义 生。但此項作法仍有下列缺失·· 1.由於電晶體MP2及02係分別由第一及第二電流鏡 組所提供，因此對其閘極電壓有一定的限制，如果輸;|出上 7二降時間（Tr/Tf)有一定要求時，此法會比傳統漸變 式緩衝益（Taper Buffer)的尺寸大上許多，且由於閘極 電壓不再是〇和Vdd，因此需要有較大的電流，所以尺 寸也會大得多，一般來說會大3〜4倍或甚至更多。

第5頁 2° 548895 一修正 曰 案號 91103218 ?Sl ^ 兄 五、發明說明（3) 2·在不影響第一和第二带★放 腦、4為了支配電流則相^電^鏡下電晶體MP3、4及 ΜΝ2的2倍或甚至更大。 丌很大，通吊彺往會是ΜΡ2、 3·由於流經電晶體卯2之 說，通常流經電晶體ΜΡ1路_ μ/、電〜較大，相對來 此法所需較大之面積及功率二。電机亦來得大。是以運用 職是之故，申請人鐘於習知 驗與研究，並一本鎮而不捨之精悉心試 動輸出驅動裝置』。 、、，；研發出本案之『差 發明概述 本案之主要目的 補償電路的控制使該 下降時間（Tr/Tf，Ί> 受製程偏移的影響。 本案次一目的為 收具有一特定範圍之 係指一較高電壓之第 使該第一部份及第二 率，其包含：一降壓 部份，並將該較高電 路’用以接收該較低 調升成一第二輸出電 降壓電路，並提供一 種差動輸出驅動裝置，藉由 f動ί出驅動裝置之輸出端的上升/ -Tf )此匹配（match )得相當好，不 提供一種差動輪出驅動裝置，用以接 一種差動輸入電$ 一邻, 其中該特定範圍

邛伤及一較低電壓之第二部份， 部份之輸出電壓择桿 T 電路，用以接收 壓；-第-補G路並：„ 第-偏壓使該第-輪出電壓轉= 548895 91103218 Jl s n 五、發明綱⑷ ------ 第一補償電壓；以及一第二姑户十μ 電路，並提供一第二偏壓電二其係電連接該升壓 補償電壓，盆中嗲第—弟一輸出電壓轉換成一第二 同之電壓變：率了俾；電壓與該第-補償電壓具有相 形之週期：：L:褒置能產生-具有實質上規律波 序列二、ΐ排dir入該差動輪出驅動裝置係適用於-通用 J匯々丨L排（11313)介面的傳輪端。 根據上述構想，該輕离Φ& 壓之該第二部份分別為為二及該較低電 晶體=構!V!:!二係二^ α Λ 第一Ν型金氧半電晶體 作為-開關Λ成’又該第二⑭金氧半電晶艘（_)係 .m 牛一艰歷與遠較尚電壓會藉由分壓 ί =使該第了請金氧半電晶體（_s)產生該第-輸 出電壓，又該第三偏壓係等效於該第二偏壓。 根據上述構想，該第一補償電路係由一第二p ?(PM0S)、一第二及一第四_金氧半電晶體 (NM0S)所組成，且該第二p型金氧半電晶體（pM〇s 用作一開關。 根據上述構想，該第二p型金氧半電晶體（pM〇s) 提供該第一偏壓，且該第一偏壓與該第一輸出電壓會择' 分壓作用而使該第三N型金氧半電晶體（匪⑽）產生該曰第田

548895 案號 91103218 五、發明說明（5) 一補償電壓。 ^ 根據上述構想，該升壓電路係由一第三、第四P型金 氧半電晶體（PM0S )及一第型金氧半電晶體（NM〇s ) 所組成，且該第三P型金氧半電晶體（PM〇s )係用作一開 根據上述構想，該第五N型金氧半電晶體（NM〇s )係 提供一第四偏壓，且該第四偏壓與該較低電壓會藉由分壓 作用而使該第四p型金氧半電晶體（PM〇s 出電壓，又該第四偏壓係等效於該第一偏壓。/弟一輸 根據上述構想，該第二補償電路係由一第五、^ 型金氧半電晶體（PM〇S)及一第型金氧半電晶體八 組成，且該第六㈣金氧半電晶體 用作一開關。 根據上述構想 ^ ^ ^ ^ ^ ^ 该弟六N型金氧半電晶體（PM0S )係 k I…亥弟一偏壓’且遠第二偏壓血兮 ^ 分壓作用而使該第六P型全氧半電與:亥/广輸出電壓會藉由 二補償電壓。 i…電曰曰體（PM0S)產生該第 ίίΐ ι該第一偏產係等效於該第二偏壓。 第-差靜φ目的為提供一種差動輪出驅動系統，係由-Π 置f 一第二差動輸出驅動裝置並聯所 之第二部份，可使該第弟：部份及-較低電壓 相同之電壓變化率，其中該第一4份之輸出電壓獲得 有：一第-分壓器，用以接收該較古J出驅動裝置係包含 叹邊？乂同電壓之該第一部份，

548895 案號 91105^1 p 五、發明說明（6) 曰 修正 並將該較高電壓調降成一 其係電連接該第一分壓哭，，出電壓；一第一補償器， 出電壓轉換成一第一補&電芦提供 >一第一偏壓使該第一輸 置係包含有：一第二八芦_ ^ ’又该第二差動輸出驅動裝 二部份，並將該較低^二隊，以接收該較低電壓之該第 第二補償器，其：= 成：第二輸出電&以及- 壓使該第二輪出電壓轉換:刀壓=，並提供一第二偏 補償電壓與該第一補償電 j 一補償電壓，其中該第二 該系統能產生一具有相同之電壓變化率，俾使 組。 、、、律波形之週期性輸出電壓 根據上述構邦、，^r i ^ 序列匯流排（U^介面亥的差傳動輸輸端出。驅動系統係適用於一通用 之該電壓該第-部份及該較低電壓 刀刀乃J為為3〜5及〇〜3伏特。 =述構想’該第一分壓器等效於該第二分壓器。 p 述構想，該第一補償器等效於該第·補f ^ 根據上述構想，該輸出S =於Ϊ第二偏壓。 且該交越輸出電壓係為該：II:;J-二越輸出電壓’ 之第二部份之平均值。竿乂電反之3弟一部份及較低電壓 實施例說明

本案之差動輸出驅會；缺罢 —ρ I 而得到充份的了解，使得ί㊁本:：：：：的實施例說明 卞热S本技藝之人士可據以完成

第9頁 548895 MM, 91103218 年义β又0 g 倐，下 五、發明說明（7) ^ 以本案之實施並非可由下列實施例而被限制其實施型 咅囷明參閱第三圖，其本案較佳實施例之詳細電路結構示 罢勒本案較佳實施例之差動輸出驅動裝置示意圖，本案之 沾屑Ϊ出驅動裝置1可適用於通用序列匯流排（USB )介面 二广端用以接收一輸入電壓，其中該輸出電壓具 d之〜第：部份（約3〜5伏特）及一較低電壓之第二ί 壓押彳曰沐3伏特），可使該第一部份及第二部份之輸出電 ^二目同之電壓變化率，該裝置可包含··一降壓電路 34 : ^、一第一補償電路33及-第二補償電路 ii i二Γ々型金氧半電晶體⑽os)%、^所組 償電路33係由一鮮型金氧半電晶體 成，該升由金氧半電晶體⑽0s)Qn3、所組 Q、Q Ϊ f' 組P型金氧半電晶體_)

Qp3仏4及一組N型金氧半電晶體（NMOS ) Q所細出 二補償電路34係由二組p N5斤^成，该苐 及，型金氧半電晶二t〇二電：f，S)QP5、知 QN2、Qp2、qP3及qN6係、提供作為一開關N6。、，且、。又電晶體 為能更詳細說明本荦之竇 圖（a) (b)，其係本電路動作’同時參閱第四 係圖。 、’、 Χ只施例之輸出電壓與時間關 如何達到下降時間（Tf)=上升時間 第10頁 548895 j 號 911032N 五、發明說明（8) 曰 修正 α)) 首先當輸入電壓1 =ν眭 ^ 時電晶體QN1亦同時被^ DD奸丄電晶體Qn2為開啟狀態，此 電晶體QP1 一負載電流使得電偏壓電流1biasP1提供 壓電路之該第—輸出電料 1可:迅速放電，可將該降 向下拉’ ϋ由該電晶體Q二 曰2二圖所不之a點處） 者於入蕾p N ( M貞測弟二圖所示之b點處）為o。 i:之：當Vln:°:，電晶體“關閉狀態，因此該降壓 :路之…輸出電壓％ (即偵測第三圖所示之&點處）為 被導^同日^電晶體1為開啟狀態，此時電晶體亦同時 電、、ά =另一偏壓電流IbiasNl提供電晶體q 一負載 :;i;wC2可以迅速充電，可將該升麼電路之該第二 電曰體〇 i (即H則第三圖所*之1"點處）向上拉，並由該 電曰曰體‘與該電晶體間之分壓作用可得到Vp = V之電 塵’而足以將電晶體N1打開。 β 使付VP與VN能繼績動作’且Vp與VN電塵變化 2 · B區動作： 率相同） 當vP向下拉至Va時，或Vn上拉至Vb時，為使％向下拉與 Vn上拉程度相當，則VA必須因應VN上拉程度而產生變化/因 此’可藉由下式^ =Vtn+ ，可獲得VA值 第11頁 548895 __案號91103218 ?义年又月又〇日 修正 五、發明說明（9) 其中Vtn ·· NMOS之臨界電壓值

Ibias ··此處所指為偏壓電流ibiasNl 同理可知，VB = V t p + Ibias ίΚρ ，可獲得VB值 其中Vtp ·· PMOS之臨界電壓值

Ibias ··此處所指為偏壓電流IbiasPi 本案較佳處在於可藉由調整IbiasP2及IbiasN2使得 Vp與VN具有相同電壓變化率，因v/t=I/c (c*v=I*t )，是 以要控IbiasN/Cl及IbiasP/C2之比值相同，即可獲得相

同Vp與vN電壓變化率。 請參閱第五圖（a) (b)，其本案較佳實施例之差動 輸出驅動系統之電路方塊圖及詳細電路結構示意圖。本案 =差動輸出驅動系統係由一第一差動輸出驅動裝置21及」 驅；區ί裝置22並聯所組成，且該第-差動輸出 212兮-§有一第—分壓器211及一第一補償器 口亥弟—差動輸出驅動梦署9 9目丨丨勹人 吻 及-第二補償器222。 則包含一弟二分壓器221 較言ί Γϊ Ϊ 一差動輸出震置中之該第一分壓器211接收 ν輸入電壓D +，並將贫於古私

輪出電壓，再由該第一補賞：：㈣二.調降成-第- -輸出電壓轉換成一第一以2壓偏壓使該第 出—較高輸出電+。 並由電晶體P1及^輸 out丨 並於同時由該第二差動 221 ’接收較低輸入電壓D —:將:置中之第二分壓器 ln 並將邊較低輸入電壓Din -調降

548895 -ϋ 9110別《 五、發明說明（10) f 一輸出電壓，再由該第二補償器222提供一第二偏 [使°亥第—輸出電壓轉換成一第二補償電壓，並由電晶體 P+1及N1輸出一較高輸出電壓u，其中該第二補償電壓與 3亥第一補償電壓具有相同之電壓變化率。 2請參閱第五圖（c)，其係本案較佳實施例之差動 n„皮形圖’當較高輸入電壓Din+為VDD，較低輸入電壓 若下降時間（Tf)=上升時間α)時，則較高輸 〇Ut +與車父低輸出電壓Dout 一將互為反相，且其交越電壓 (crossover v〇ltage)相當為v⑽/2 (即如圖所示之c點 ，）。又較高輸入電壓Din+與較低輸入電壓Din—互為反相， 疋以若當，Din-=0;反之，Din+=〇，Din—=v 。 ㈣ΐί閱第六圖（a) (b) (C)，其係本案較^實施 」用松擬軟體所測之數據表格。其中設定為ρτΝτ (pM〇s 輸 〇 為Typical，NM〇s 輸入為Typical )，第六圖 =電壓為3V，第六圖（b)輸入電壓為33v 輸7電壓為“V。由第六圖⑷〜（c)可見其平 =) 利用間與下降時間之百分比）相當於1，此即表示 當好本衣置可使上升時間與下降時間匹配（Match)的相 所於t合上面所述，本案之差動輸出驅動裝置係藉由調整 2入之偏壓電流值，以達到上升時間與下降時間匹配之 然皆技藝之人士任施匠思而為諸般修飾： _不脫如附申钼專利範圍所欲保護者。

第13頁 4，並且經由上述之實際模擬結果更驗證了本案之枯併 夕，因此具產業價值，進而達成發展本案之發明目；。 548895

案號 9110^1 R 义0 日 修正 圖式簡單說明 本案藉由下列圖式及詳細說明，俾得一更深入了解： 第一圖（a): —般漸變式緩衝器（Taper Buffe;r)之電 路示意圖。 第一圖（b ) 第一圖（c ) 時間關係圖< 第一圖（d ) 曰才間關係圖 第一圖（e ) 時間關係圖< =亡圖：習用之輸出驅動器之電路示意圖。 姓圖.本案較佳實施例之差動輸出驅動裝置之詳細電路 結構示意圖。 τ a ):本案較佳實施例之PM〇s輸出電壓與時間關 其係PMOS未作補償之電壓—時間關係圖。 其係在PTNT時，使用模擬軟體模擬之電壓. 其係在PSNF時 其係在PFNS時 使用模擬軟體模擬之電壓 使用模擬軟體模擬之電壓 第四圖（a ) 係圖。 第四圖（b ) 係圖。 :ί f (a ):本案較佳實施例之差動輸出驅 ^糸統之電路方塊示意圖。 yin意本/較佳實施例之差動輸出驅動系統之詳 第六ί ^ 本、案較佳實施例之差動輸出電壓波形圖。 所蜊之數&據表格。（C):本案較佳實施例利用模擬軟體 本案車父佳實施例之NMOS輸出電壓與時間關

548895 修正 案號 91103218 圖式簡單說明 本案圖式中所包含之各元件列示如下： 降壓電路31 升壓電路32 第一補償電路33 第二補償電路34 第一補償器2 1 2 第二補償器222 第一差動輸出驅動裝置21 第二差動輸出驅動裝置22 第一分壓器2 11 第二分壓器221

第15頁

Claims (1)

1. 548895 9110^1« 」多正 曰 六、申請專利範圍 1· 一種差動輸出驅動裝 ，、 種差動輸入電壓，其中 用以接收具有一特定範圍之 部份及一較低電壓之第：j疋範圍係指一較高電壓之第一 份之輸出電壓獲得相;可使該第一部份及第二部 -降壓壓，率’其包含： 將該較高電壓調降成_ =較咼電壓之該第一部份，並 ，電Πχί:;出電壓； 將該，：壓調升成-第二輸出電J亥第二部份，並 第-偏電二其係電連接該降壓電路，並提供--第出電壓轉換成一第一補償電壓；以及 第二偏壓使該其係電連接該升壓電路’並提供- 一輸出電壓轉換成一第二補償電壓，i中 率;；與該第-補償電壓具有相同之電壓變;匕 出電壓。 能產生-具有實質上規律波形之週期性輪 2置：ΓίΚΐ圍第1項之裝置，其中該差動輪出驅動裝 、 ；、用序列匯流排（U S Β )介面的傳輪端。 .，申請專利範圍第丨項之裝置，其中該較 一部份為3〜5伏特。 电&之δ亥弟 其中該較低電璧之該第 4丄如申請專利範圍第丨項之裝置 二部份為0〜3伏特。 ^如申請專利範圍第1項之裝置 第—P型金氧半電晶體（PMOS ) 半電晶體（NMOS )所組成。 其中該降壓電路係由一 一第一及一第二N型金氧

   第16頁 548895 年义月> 案號 91103?.1R 曰 六 、申請專利範圍 6 ·如申請專利範圍第5項 晶體（NMOS )係作為〜、p^叢置，其中該第二N型金氧半電 7·如申請專利範圍第5 4 晶體（匪os)係可由至、小裝置，其中該第一N型金氧半電 (NM0S )所串接而成。夕—組以上之^1型金氧半電晶體 8 ·如申請專利範圍第5頂—# 晶體（NM0S )係可由至、小置’其中S亥第^型金氧半電 (NM0S )所串接而成。夕—組以上之\型金氧半電晶體 9曰!11请專利範圍第5項之裝置’其中該第—P型金氧半雷 =(_)係、提供-第三偏壓，且該第三偏 電壓會藉由分壓作用而使該第一N型金氧半電晶體°亥“ (_s)產生該第—輪出電壓。 牛電曰曰體 10.如申請專利範圍第9項之裝置，其中該 於該第二偏壓。 硒&係寺政 ^一如/請專利範圍第1項之裝置，其中該第-補償電路俜 = 型金氧半電晶體（PM0S)、-第三及-第四N型 至氧半電晶體（NM0S )所組成。 1 2·如申請專利範圍第丨丨項之裝置，其中該第二p型金 電晶體（PM0S )係用作一開關。 1 3 ·如申請專利範圍第11項之裝置，其中該第二p型金氧半 電晶體（PM0S )係可由至少一組以上之p型金氡半電晶體 (PM0S)所串接而成。 _ 1 4·如申請專利範圍第11項之裝置，其中該第三N型金氧半 電晶體（NM0S )係可由至少一組以上之N型金氧半電晶體

   第17頁 548895 案號911〇3218 年义月又0曰 六、申請專利範圍 (NMOS )所串接而成。 15.如申請專利範圍第丨丨項之裝置，其中該第二p型金氧 電晶體（PMOS)係提供該第一偏壓，且該第一偏壓與該 一輸出電壓會藉由分壓作用而使該第三N型金氧半電、曰~ (NMOS)產生該第一補償電壓。 一 如申請專利範圍第1項之裝置，其中該升壓電路係由— 第三、第四p型金氧半電晶體（PM〇s )及一第五N型 電晶體（NMOS )所組成。 “ 17. 如申請專利範圍第16項之裝置，其中該第三p型金 電晶體（PMOS )係用作一開關。 18. 如申請專利範圍第16項之裝置，其中該第三p型金 電晶體（PMOS )係可由至少一組以上之p型電^ (EM0S)所串接而成。 乳千軍曰曰體 19. 如申請專利範圍第16項之裝置，其中該 ==:;由至少……金氧半電二 ^:想申= 利二第;：6項第之装偏置，其中該第五N型金氧半 kP人— 徒供一弟四偏壓，且該第四偏壓盥哕鱼六 低電堅曰精由分壓作用而使第四體、Μ又 (PMOS)產生該第二輪㈣Μ β 電曰曰體 21·如申請專利範圍第2〇 效於該第一偏壓。 貝之衣置其中该第四偏壓係等 22·如申請專利範圍第1 甘+ > # 由一第五、第六p型、之政置’其中該弟二補償電路係 t里虱+電晶體（PMOS )及一第型全

   第18頁 六、申請專利範圍 氧半電晶體（NMOS )所組成。 其中该第六N型金氧宁 其中該第五P型金氧半 2 3 ·如申請專利範圍第2 2項之裝置 電晶體（NMOS )係用作一開關。 24·如申請專利範圍第22項之裝詈 4 且 ” 一 A 王疋乳 電晶體（PMOS )係可由至少一組以上之p型金氧 (PMOS)所串接而成。 电日日體 25. 如申請專利範圍第22項之裝置，其中該第六p 電晶體CMOS)係可由至少一組以上之p型金 電曰乳+ (PMOS )所串接而成。 卞电曰曰體 26. 如申請專利範圍第22項之裝置，μ 電晶體（画）係提供該第二偏壓，且該第二偏 -輸出電壓會藉由分㈣用而使該第六 (PMOS)產生該第二補償電壓。 乳+電日日體 27·如申請專利範圍第1項 於該第二偏壓。 裝置/、中忒弟一偏壓係等效 28· —種差動輸出驅動系統，係由一 晉及一第- 、 差動輸出驅動裝 置及第一差動輪出驅動裝置並聯所組勒表 一較高電壓之第一部份及— 2以刀別接收 第一部份及第二部份之私山； 之第一邛份，可使該 其中該第-差動輪出電歷獲得㈣之電壓變化率， ^ 勒翰出驅動襞置係包含有： 二二分壓11 ’用以接收該較高電壓之誃第一都 份，並一將:一較高電壓調降成一第一輸出電堡厂第-π 一第一偏壓其係電連接該第一分壓器，並提供 该名―輸出電壓轉換成—第-補償電壓 548895 曰 _ 案號 91103218 六、申請專利範圍 又该第二差動輸出驅動裝置係包含有. 份 -第二分壓器，用以接收該 並將^較低電壓調降成一第二輪出電壓；以及一』 器 、一/二補償器，其係電連接該第二分壓 償雷=提，一第一偏壓使該第二輸出電壓轉換成—第二補 之電i。1該第二補償電壓與該第—補償電壓具有相同 之週期性輸出電壓組。 八有只為上規律波形 ΐ.Λ申請專利範圍第28項之系統，其中該差動輸出驅動 30 適用於一通用序列匯流排（USB)介面的傳輸端。 第利範圍第28項之系統，其中該較高電壓之該 ^ 4份為3〜5伏特。 其中該較低電壓之該 其中該第一分壓器等 其中該第一補償器等 其中該第一偏壓係等 其中S輸出電壓組具 如申請專利範圍第28項之系統， 第二部份為〇〜3伏特。 32·如申請專利範圍第28項之系統， 效於該第二分壓器。 33·如申請專利範圍第28項之系統， 效於該第二補償器。 3 4 ·如申睛專利範圍第2 8項之系統， 效於該第二偏壓。 3 5 ·如申睛專利範圍第2 8項之系統， 有一交越輸出電壓。 申請^專利範圍第35項之系統’其中該交越輸出電壓 ’、”、、“較高電壓之該第一部份及較低電壓之第二部份之」 548895 案號 91103218 六、申請專利範圍 均值。 修正

   11111 第21頁