TW544935B - Semiconductor integrated circuit device with voltage interface circuit - Google Patents

Description

經濟部智慧財產局員Η消費合作社印製 544935 __8 6Q4pif.dQC / 006_H7_ 五、号务明說明（/ ) 本發明是有關於一種半導體積體電路元件之輸入電 路，更特別的是有關於一種半導體積體電路元件，其具有 一電壓界電路(或一輸入電路），以將高於電源電壓之電壓 牵專換成較電源電壓低之電壓。 半導體技術的快速發展已使得金氧半導體積體電路元 件之積集度不斷增高，在金氧半導體積體電路元件的細微 糸吉構中，閘氧層的厚度大約爲10-14納米。 爲避免金氧半電晶體操作所產生之熱電子使得閘氧化 層介電崩潰及起始電壓之改變，施加於將微小金氧半積體 電路元件之電源電壓較施加於傳統之金氧半積體電路元件 之電源電壓爲小。 第1圖繪示出習知在不同電源電壓(例如是3.3V及5 V) 下操作之半導體積體電路元件1〇及12的數據傳送。由 半導體積體電路元件1〇輸出給半導體積體電路元件12 之二位元數據(或一數位信)具有一 0V之低位準信號及一 5V之高位準信號。因此，具有微小結構之半導體積體電 路元件12需要將5V之輸入信號轉換成與半導體積體電 路元件12操作電壓或電源電壓(例如是3V)相同位準之輸 入信號，此一轉換輸入電壓之輸入電路稱爲”3.3V至5V 電壓界面輸入電路”，或5V容許輸入/輸出電路。 以3.3V操作之半導體積體電路的5V容許電壓界面 電路可以製造製程或電路設計完成。 在前一例中，傳統之輸入電路(例如是一般金氧半反 轉器）可以不經修改，藉著使用雙閘極氧化製程而應用。 --------------------訂--------•線 (請先閱讀背面之注意事項再填寫本頁) 本紙張义度適用中0®家標準（CNSM1規格（LM〇x 297公坌） 544935 Λ7 M7 8 604pif.doc / 006 五、考务明說明（ 然而此一製程耗費相當的成本。 後者使用一單一閘氧化物厚度，可利用將N-通道金 氧半場效電晶體(NMOS)與一輸入接腳，一輸入端，或一 輸入銲墊連接而接收5V輸入信號，以解決以上問題。 第2圖繪示出習知半導體積體電路元件之高壓界面電 路的電路圖。 高壓界面電路包括一 NMOS電晶體MN1，其具有一 電流路徑在輸入銲墊14及一內部邏輯之間形成，以及一 閘極連接至一電源或一操作電壓VDD，以及一 PMOS電 晶體，其具有形成於電源電壓VDD及連接至內部邏輯之 NMOS電晶體MN1之一端點之間的電流路徑，以及連接 至接地電壓GND之閘極。施加於輸入銲墊14之一高於 電源電壓VDD之電壓被NMOS電晶體MN1轉換成 VDD-Vthn(Vthn是NMOS電晶體之起始電壓），而此被 轉換之電壓將施加於內部邏輯。 當一數據信號由第1圖之5V半導體積體電路元件10 轉換爲3.3V半導體積體電路元件12，信號傳送可以暫時 停止。此時，第2圖所示之銲墊14達到一浮置狀態。如 果銲墊14在施加一 5V之初始高位準電壓之後達到浮置 狀態，藉著NMOS電晶體之浮置狀態，輸入銲墊14被 PM0S電晶體MP1驅動而使其電壓將變成VDD-Vthn。 亦即，當輸入銲墊14在浮置狀態時，其電壓變成 VDD-Vthn。 當輸入銲墊14在浮置狀態時且被PM0S電晶體MP1 5 木紙复適用中阀國家標準（CNSM1处格（21〇x 297公f ) --------------------訂-----I---線、 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 544935 8 6〇4pif.doc/

0 0 I Λ7 H7 經濟部智慧財產局員工消費合作社印製 五、考会明說明（γ ) (已知其操作狀態爲上拉模式）驅動成VDD-Vthn時， 因爲在傳輸閘NMOS電晶體之電壓降Vthn，輸入銲墊14 無法被驅動至全VDD位準。 基於本發明實施例之一特徵，提供一種半導體積體電 路元件’其具有一電壓界面電路，可以上拉模式將輸入銲 塾驅動至全電源電壓位準之。 基於本發明實施例的另一特徵，提供一半導體積體電 路元件，包括一 NM〇S電晶體，其第一端連接至一銲墊， 第二端連接至內部電路，以及一閘極連接至內部電路中使 用之電源電壓。 該半導體積體電路元件又包括一第一 PMOS電晶 體’其有第一端與該電源電壓連接，一第二端與該銲墊連 接，以及一閘極與一第一控制信號連。 該半導體積電路元件還包括一第二PMOS電晶體， 具有一第一端與電源電壓連接，一第二端與NMOS電晶 體之第二端連接，以及一閘極與一第二控制信號連接。 半導體積體電路又包括一電壓偵測電路，以偵測銲墊 之電壓是否高於電源電壓，並產生一偵測信號。 半導體積體電路又包括一控制信號產生器，以產生對 應偵測信號之互補的第一及第二控制信號。 基於本發明實施之元件，當輸入銲墊之電壓變小於浮 置狀態下之電源電壓時，該輸入銲墊可以被驅動至全電源 電壓位準。 本發明以上及其他特徵將藉下列詳細敘述使習知技藝 --------1—41^ *—丨丨丨丨訂·—------^ AWI (請先閱讀背面之注意事項再填寫本頁) 本纸張K度適用中网國家標準（CNS)Al堍格CM0X297公坌） 544935 經濟部智慧財產局員工消費合作社印製 8 604pif.doc/ 006 五、考务明說明（$ ) 者得以明暸。 圖式之簡單說明： 第1圖係一方塊圖，繪示出一種使用不同操作電壓之 習知積體電路； 第2圖係一電路圖，繪示出習知半導體積體電路元 件之電壓界面電路； 第3圖係一方塊圖，繪示出本發明實施例之半導體 積體電路元件中之一電壓界面電路； 第4圖係一電路圖，繪示出第3圖中可變電壓產生 器之一較佳實施；以及 第5圖係一電路圖，繪示出第3圖中電壓偵測器及 信號產生器之一較佳實施例。 圖式之標記說明： 10 :半導體積體電路元件 12 :半導體積體電路元件 14 :輸入婷塾 100 :電壓界面電路 120 ··可變電壓產生器 140 :電壓偵測器 160 :信號產生器 200 :輸入銲墊 300 :內部邏輯 實施例 於西元2001年5月2日提申之韓國專利申請案號碼 本紙張尺度適用中网國家標準（CNSM丨规格（21〇x297公坌） ---------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 544935 〇4Pif . doc/ 0 06 五、發"明說明（t) 2001-23712，”具有電壓界面電路之半導體積體電路元件” 全文在此將作爲參考。 (請先閱讀背面之注意事項再填寫本頁) 本發明將於以下繪示出較佳實施例之參考附圖作一完 整敘述，然而，本發明可修改成其他型式而不受限於此， 以下實施例的提供是爲使本發明之揭露完整，且會將本發 明之範圍全然傳達給習知技藝者，其中相同元件以相同的 標號標示。 第3圖繪示出本發明實施例之半導體積體電路之電壓 界面電路的方塊圖。參考第3圖，電壓界面電路1〇〇連 接於輸入銲墊200及一內部邏輯300之間，其包括一用 以轉換電壓之NMOS電晶體MN10以及作爲上拉電晶體 之PMOS電晶體MP1及MP2。NMOS電晶體MN10具 有形成於輸入銲墊200及內部邏輯之間的電流路徑以及 連接一電源電壓VDD之閘極。其將施加於輸入銲墊200 之一高壓轉換成一低於電源電壓VDD低之電壓(例如是 VDD-Vthn，其中Vthn代表NMOS電晶體之起始電壓。 經濟部智慧財產局員工消費合作社印製 PMOS電晶體MP10具有一第一端(源/汲極)與輸入 銲墊200連接，以及一第二端(源/汲極)與電源電壓VDD 連接。PMOS電晶體MP12具有形成於電源電壓VDD及 內部節點ND1之間的電流路徑。PMOS電晶體MP10及 MP12分別信號產生器160產生之控制信號PU1及PU2 所控制。 本發明實施例之電壓界面電路1〇〇還包括一可變電壓 產生器120，-一電壓偵測器140，以及信號產生器160。 义度適用中Η國家標準（CNS)Al悦格（210 X 297公坌） 544935 Λ 7 Η7 8 604pif.d〇c/006 五、令舍明說明（f) 可變電壓產生器120與輸入銲墊200連接，並根據輸入 鲜墊200上的電壓（此後稱爲銲墊電壓）產生一可變電壓 VF1。例如，當銲墊電壓高於電源電壓VDD時，可變電 壓VF1變得與電源電壓相同，而當銲墊電壓低於電源電 壓VDD時，可變電壓VF1變得與銲墊電壓相等。 在此，可變電壓產生器120產生之可變壓VF1作爲 PMOS電晶體MP10之主體電壓。電壓偵測器140與輸 入銲墊200相連接，並產生一偵測信號DET，以指示是 否銲墊電壓高於電源電壓VDD。當銲墊電壓高於電源電 壓VDD時，電壓偵測器140產生一低位準偵測信號，而 當銲墊電壓低於電源電壓VDD時，電壓偵測器140產生 一高位準偵測信號。信號產生器160產生控制信號PU1 及PU2以對應偵測信號DET，分別控制PMOS電晶體 (MP10，MP12)並作爲相位鎖迴路。 當銲墊電壓高於電源電壓VDD時，信號產生器16〇 產生一與銲墊電壓相同之高位準控制信號PU1以及一$ 接地電壓GND相同之低位準控制信號PU2。結果，PM〇s 電晶體MP10被關閉而PMOS電晶體MP12被開啓。當 銲墊電壓低於電源電壓VDD時，信號產生器160產生％ 與接地電壓GND相同之低位準控制信號PU1以及一_ 銲墊電壓相同之高位準控制信號PU2。結果，PMOS ^ 晶體MP10被開啓而PMOS電晶體MP12被關閉。 第4圖繪示出第3圖之可變電壓產生器之較佳實施你j 的電路圖。 --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 表紙張Κ 1過用中网國家標準（CNS)Al規格（210Χ 297公坌） 544935 Λ7 8 6 04pif . doc/ 0 0 6 H7 五、發明說明（q) (請先閱讀背面之注意事項再填寫本頁) 本發明之一實施例中，可變電壓產生器包括兩個 PMOS電晶體MP14及MP16。PMOS電晶體MP14具 有形成於電源電壓VDD及一輸出端VF1之間的電流路 徑，以及連接銲墊電VPAD之閘極。PMOS電晶體MP16 具有形成輸出端VF1及銲墊電壓VPAD之間的電流路 徑，以及連接至電壓鴻VDD之閘極。當銲墊電壓VPAD 高於電源電壓VDD，時PMOS電晶體MP16開啓，而關 閉PMOS電晶體MP14。可變電壓VF1經PMOS電晶體 MP16變得與銲墊電壓VPAD相同。相反地，當銲墊電 壓VPAD低於電源電壓VDD時，PMOS電晶體MP16 關閉，而開啓PMOS電晶體MP14。可變電壓VF1經PMOS 電晶體MP14變得與電源電壓VDD相同。 第5圖繪示出第3圖中，電壓偵測器及信號產生器之 較佳實施例之電路圖。 、 本發明一實施例中的電壓偵測器140包括數個連接二 極體金氧半電晶體MN12至MN16，兩個NMOS電晶體 MN18及MN20，一金氧半電容CAP以及一 PMOS電晶 體 MP18。 經濟部智慧財產局員工消費合作社印裂 連接二極體金氧半電晶體MN12至MN16串聯於輸 入銲墊200及NMOS電晶體MN20之閘極之間。金氧半 電容器連接於NMOS電晶體MN20閘極及接地電壓GND 之間。NM0S電晶體MN20之一電流路徑在偵測信號DL·丁 之一輸出端ND2及接地電壓之間形成。PMOS電晶體 MP18具有一電流路徑形成於電源電壓VDD及輸出端 冬纸張义度適用家丨票準（CNS)Al悅格（21ΐ)χ 297公呈） 經濟部智慧財產局員工消費合作社印製 544935 Λ7 8 604pif.doc / 006 1^7 五、發明說明（p ) ND2之間，且具有一閘極NMOS電晶體MN18與輸入銲 塾200連接。由第4圖所繪示之可變電壓產生器120產 生的可變電壓VF1提供NMOS電晶體MN18之閘極。 在此，二極體連接金氧半電晶體MN12至MN16被 設定爲具有對應電源電壓VDD之一電壓降。 本發明之信號產生器160包括控制信號PU1及PU2 之輸出端ND3及ND4，三個NMOS電晶體MN22， MN24，MN26，以及三個 PMOS 電晶體 PM20，PM22， PM24。PMOS電晶體MP20具有一形成於輸入銲墊200 及輸出端ND3之間的電流路徑，以及連接電源電壓VDD 之閘極。由可變電壓產生器120產生之可變電壓VF1使 用作爲PMOS電晶體MP20之主體電壓。具有連接偵測 信號DET之閘極的NMOS電晶體MN22具有一形成於 內部節點ND5及接地電壓GND之間的電流路徑。NMOS 電晶體MN24具有一形成於輸出端ND3及內部節點ND5 之間的電流路徑以及連接電源電壓VDD之閘極。PMOS 電晶體MP22及MP24具有串接於電源電壓VDD及輸出 端ND4之間的電流路徑，而NMOS電晶體MN26具有 形成於輸出端ND4及接地電壓GND之間的電流路徑。 PMOS電晶體MP22之閘極連接輸出端ND3，而PMOS 電晶體MP24及NMOS電晶體MN26共同連接至內部節 i占 ND5。 在本發明之實施中，使用可變電VF1作爲操作爲上 拉電晶體之PMS電晶體MP10以及信號產生器160之 --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙ifi义/复適用中网國家標準（CNS)Al规格（210x297公坌） ^44935 Λ if.doc/〇Q6_H7___ .____ 考务明說明（q ) pM0S電晶體MP20之主體電壓的原因，在於防止PMOS 電晶體MP10及MP20內部二極體的開啓問題，其可以 施加一高於電源電壓VDD之電壓給輸入銲墊200時發 生。 基於本發明之實施例中，半導體積體電路元件的操作 將參考第3圖至第5圖於以下詳述之。 如一般的電壓界面電路或輸入電路’本發明之電壓界 面電路100實施將施加於銲墊200之高電壓轉換成低於 電源電壓VDD之電壓的功能。 再者，當具有高電壓之輸入銲墊200在浮置狀態或上 拉模式時，電壓界面電路100可以完全地驅動輸入銲墊 200至電源電壓VDD。 更具體地，當一數據信號由另一積體電路傳送給輸入 鲜墊200時，傳輸的數據信號會被切斷。 當一高電壓施在處於浮置狀態的輸入銲墊2〇〇時，因 爲銲墊電壓VPAD高於電源電壓VDD，由可變電壓產生 器120產生之可變電壓VF1變得與銲墊電壓VPAD相 等。 在電壓偵測器140中，因爲NM0S電晶體MN18之 閘極電壓，亦即可變電壓VF1與銲墊電壓VPAD相等， PM0S電晶體MP18之閘極電壓經NM0S電晶體MN18 變成 VPAD-Vthn。 假設銲墊電壓VPAD與電源電壓VDD相比足夠高， 而可以蓋過PM0S及NMOS電晶體之起始電壓，因 ------------41^--------訂----------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中网國家標率（CNS)A 1規格（210 X 297公坌） 544935 A7 H7 8 604pif.doc/〇〇i 五、号会明說明（Icn VPAD-Vthn 高過 VDD-Vthn(Vthn 爲 PMOS 電晶體之起 始電壓），亦即介於PMOS電晶體閘極及源極之間的電壓 小於PMOS電晶體MP18之起始電壓，PMOS電晶體 MP18被關閉。而NMOS電晶體MN20之閘極電壓經二 極連接金氧半電晶體MN12-MN16變爲VPAD-VDD， 而NMOS電晶體20被開啓。 因此，電壓偵測器140於輸出端ND處產生低位準偵 測信號DET，而NMOS電晶體MN22被關閉。 在信號產生器160中，由於PMOS電晶體MP20之 源極電壓VPAD高於閘極電壓VDD，PMOS電晶體MP20 被開啓，而銲墊電壓VPAD傳送至輸出端ND3。由於 NMOS電晶體MN24之閘極連接至電源電壓VDD，內部 節點VDD-Vthn而NMOS電晶體MN26被開啓。還有， 由於閘極連接銲墊電壓VPAD之PMOS電晶體MP22被 完全關閉，輸出端ND4經NMOS電晶體MN26而與接 地電壓GND相同。因此，具有銲墊電壓VPAD之控制信 號PU1由輸出端ND3產生，且具有接地電壓GND之控 制信號PU2由輸出端ND4產生。 於是，PMOS電晶體MP10被完全關閉，且可以防止 高電壓施加給輸銲墊200。還有，輸入銲墊200可以藉 PMOS電晶體PM12及NMOS電晶體MN10被驅動至 VDD-Vthn。

在浮置狀態下，亦即上拉模式中，銲墊電壓VPAD 藉以上的操作由高過電源電壓VDD之電壓變成VDD- --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印 木纸)¾纥度適用中S國家標準（CNSM1峽格（210X 297公坌） 544935 \Ί 1^7 8 6 04pif . doc/ 0 0 6 五、考务明說明（/,)

Vthn。當銲墊電壓VPAD低於電源電壓VDD時，在銲 塾電壓VPAD改變時，由可變電壓產生器120輸出之可 變電壓VF1改變成電源電壓VDD。在電壓偵測器140中， 由於銲墊電壓VPAD由電源電壓VDD經二極體連接 NMOS電晶體MN12至MN16感應，NMOS電晶體MN20 之閘極電壓與接地電壓GND相等而被關閉。還有，假設 NMOS電晶體MN18之起始電壓Vthn高於PMOS電晶 體MP18之起始電壓Vthp，PMOS電晶體PM18被部分 關閉。因此，電源電壓VDD位準之偵測信號DET由輸 出端ND2產生。 在信號產生器160中，閘極連接電源電壓VDD之 PMOS電晶體MP20被關閉。NMOS電晶體MN22被具 有電源電壓VDD之偵測信號開啓，而內部節點ND5藉 NMOS電晶體的開啓而與接地電壓GND相等。還有，輸 出端ND3藉NMOS電晶體MN24而與接地電壓GND相 同。結果，PMOS電晶體MP22及MP24被開啓，而NMOS 電晶體MN26被關閉。 因此，具有接地電壓GND之控制信號PU1由輸出端 ND3產生，而具有電源電壓VDD之控制信號PU2由輸 出端ND4產生。

結果，由於PMOS電晶體MP10被控制信號PU1之 接地電壓GND開啓，而PMOS電晶體MP12被控制信 號PU2之電源電壓VDD關閉，輸入銲墊200可以被PMOS 電晶體MP10驅動至電源電壓VDD。 本纸張&度過用中网國家標準（CNS)Al 各（210x297公坌） --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 544935 Λ7 8 604pif.doc / 006 Η 7 五、考务明說明（/2) 如以上所述，本發明允許輸入銲墊在上拉模式中被完 全驅動至電源電壓。 雖然本發明之較佳實施例已於圖示及說明中揭露，其 中所用之特定名詞僅爲作代表敘述性而並非用以限定本發 明之範圍’本發明之保護範圍當視後附之申請專利範圍所 界定者爲準。 --------------------訂--------·線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺> 度適用中國國家標準(CNS)/U哒格（21〇 X ·κ)7公坌）

Claims (1)

1. 經濟部中央標準局員工消費合作社印製 544935 A8 8 6 04plf.doc/ 0 0 6 ?8g D8 六、申讀專利範圍 1. 一種半導體積體電路元件，包括： 一電壓轉換電晶體，連接於一銲墊及一內部電路之 P選，以將一施加於該銲墊的輸入電壓轉換成低於該內部電 路之一操作電壓之一電壓； 一第一上拉電晶體，連接於該操作電壓及該銲墊之 間； 一第二上拉電晶體，連接於該操作電壓及該連接該電 .壓轉換電晶體及該內部電路之間；以及 一控制電路，控制該第一及第二上拉電晶體，以在該 鲜墊處於一浮置狀態時，使該第一及第二上拉電晶體彼止 互補操作。 2. 如申請專利範圍第1項所述之半導體積體電路元 件，其中該第一及第二上拉電晶體係PMOS電晶體。 3·如申請專利範圍第2項所述之半導體積體電路元 件，其中該控制電路偵測該銲墊之該電壓並產生一第一及 一第二控制信號，以分別控制該第一及第二上拉電晶體， 因此該第一及第二上拉電晶體被啓動且彼此互補。 4.如申請專利範圍第2項所述之半導體積體電路元 件，其中該控制電路停止該第一上拉電晶體之操作而啓動 該第二上拉電晶體。 5·如申請專利範圍第1項所述之半導體積體電路元 件，其中當處於浮置狀態之該銲墊的電壓低於該操作電壓 時，該控制電路啓動該第一上拉電晶體並停該第二上拉電 晶體之操作。 本紙張尺度適用中國國家榡隼（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) C· 544935 8 604pif.doc/006 Co D8 六、申讀專利範圍 6. 如申請專利範圍第4項所述之半導體積體電路元 件，其中該控制電路包括一可變電壓產生器，以根據操作 電壓是否高於該銲墊上之電壓而產生一可變電壓，而該可 變電壓用來作爲該第一上拉電晶體之主體電壓。 7. 如申請專利範圍第5項所述之半導體積體電路元 件，其中該控制電路包括一可變電壓產生器以根據操作電 壓是否高於該銲墊上之電壓而產生一可變電壓，而該可變 電壓用來作爲該第一上拉電晶體之主體電壓。 8. 如申請專利範圍第6項所述之半導體積體電路元 件，其中該控制電路包括： 一電壓偵測器，以接收該銲墊上之電壓及該可變電 壓，其中該電壓偵測器產生一偵測電壓，以指示該銲墊上 之電壓是否高於該操作電壓；以及 一信號產生器，連接至該銲墊，其中該信號產生器對 應該偵測信號產生該第一及第二控制信號。 9. 如申請專利範圍第7項所述之半導體積體電路元 件，其中該控制電路包括： 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 一電壓偵測器，以接收該銲墊上之電壓及該可變電 壓，其中該電壓偵測器產生一偵測信號，以指示該銲墊上 之電壓是否高於該操作電壓；以及 一信號產生器，連接至該銲墊，其中該信號產生器對 應該偵測信號產生該第一及第二控制信號。。 10. 如申請專利範圍第8項所述之半導體積體電路元 件，其中該可變電壓產生器又包括一第一及一第二PMOS 本紙張尺度適用中國國家標隼（CNS )八4規格（21〇 X 297公釐） 經濟部中央標準局員工消費合作社印策 8 6 η / A δ 4Plf.d〇C/〇〇6 ?88 ^__D8 ___ 申請專利範圍 電晶體，該第一 PMOS電晶體具有形成於該操作電壓及 s亥可變電壓之間之一電流路徑以及連接至該銲墊之一閘 _ ’而該第二PMOS電晶體具有形成於該銲墊及該可變 電壓之間的一電流路徑，以及連接至該操作電壓之一閘 極。 U.如申請專利範圍第9項所述之半導體積體電路元 件，其中該可變電壓產生器又包括一第一及一第二PM〇S 電晶體，該第一 PMOS電晶體具有形成於該操作電壓及 該可變電壓之間之一電流路徑以及連接至該銲塾之一閘 極，而該第二PMOS電晶體具有形成於該銲墊及該可變 電壓之間的一電流路徑，以及連接至該操作電壓之一聞 極。 12,如申請專利範圍第8項所述之半導體積體電路元 件’其中當該銲墊之電壓高於該操作電壓時，該電壓偵測 器產生一低位準偵測信號，而其中當該銲墊之電壓低於該 操作電壓時，該電壓偵測器產生一高位準偵測信號° 13·如申請專利範圍第9項所述之半導體積體電路元 件’其中當該銲墊之電壓高於該操作電壓時，該電壓偵測1 器產生一低位準偵測信號，而其中當該銲墊之電壓低於該 操作電壓時，該電壓偵測器產生一高位準偵測信號。 14.如申請專利範圍第12項所述之半導體積體電路元 件’其中該電壓偵測器包括： 一輸出端，以輸出該偵測信號； 複數個二極體連接金氧半電晶體串接於該靜墊及…內 本紙張尺度適用中國國家標隼（CNS )八4規格（2!0Χ297公嫠） (請先閲讀背面之注意事項再填寫本頁) C· -訂 Φ 544935

   經濟部中央標準局員工消費合作社印製 六、申讀專利範圍 音[3節點之間； 一電容，連接於該內部節點及一接地端之間； 一 PMOS電晶體，具有形成於該操作電壓及該輸出端 之間的一電流路徑； 一第一 NMOS電晶體，具有形成於該銲墊及該電壓 偵測器中，該PMOS電晶體閘極之間的一電流路徑以及 一連接該可變電壓之閘極；以及 一第二NMOS電晶體，具有形成於該輸出端及該接 地電壓之間的一電流路徑以及一連接該內部節點之閘極。 15. 如申請專利範圍第13項所述之半導體積體電路元 件，其中該電壓偵測器包括： 一輸出端，以輸出該偵測信號； 複數個二極體連接金氧半電晶體串接於該銲墊及一內 部節點之間； 一電容，連接於該內部節點及一接地端之間； 一 PMOS電晶體，具有形成於該操作電壓及該輸出端 之間的一電流路徑； 一第一 NMOS電晶體，具有形成於該銲墊及該電壓 偵測器中，該PMOS電晶體閘極之間的一電流路徑以及 一連接該可變電壓之閘極；以及 一第二NMOS電晶體，具有形成於該輸出端及該接 地電壓之間的一電流路徑以及一連接該內部節點之閘極。 16. 如申請專利範圍第14項所述之半導體積體電路元 件，其中該些二極體連接金氧半電晶體之起始電壓與該操 (請先閲讀背面之注意事項再填寫本頁) -、-st»- .L». 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 544935 經濟部中央標準局員工消費合作社印製 8 6 0 4pif. doc/Ο 06 六、申讀專利範圍 作電壓相同。 17. 如申請專利範圍第15項所述之半導體積體電路元 件，其中該些二極體連接金氧半電晶體之起始電壓與該操 作電壓相同。 18. 如申請專利範圍第12項所述之半導體積體電路元 件，其中該信號產生器包括： 一第一輸出端，以產生該第一控制信號； 一第二輸出端，以產生該第二控制信號； 一第一 PMOS電晶體，具有形成於該銲墊及該第一輸 出端之一電流路徑，以及一連接至該操作電壓之閘極； 一第一 NM0S電晶體，具有形成於一內部節點及一 接地電壓之間之一電流路徑，以及一連接至該偵測信號之 聞極； 一第二NM0S電晶體，具有形成於該第一輸出端及 該內部節點之一電流路徑，以及與該操作電壓連接之一閘 極； 一第三NM0S電晶體，具有形成於該第二輸端及該 接地電壓之一電流路徑，以及一閘極連接至該內部節點； 以及 一第二及一第三PM0S電晶體，串接於形成於該操作 電壓及該第二輸出端之間之電流路徑，以及分別連接第一 輸出端及內部節點之閘極。 19. 如申請專利範圍第13項所述之半導體積體電路元 件’其中該信號產生器包括： 20 本紙張尺度適用中國國家標隼（CNS ) Α4規格（210Χ297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 i^w 經濟部中央標準局員工消費合作社印製 544935 A8 8 6 04pif.doc/ 0 06 ?88 D8 六、申讀專利範圍 一第一輸出端，以產生該第一控制信號； 一第二輸出端，以產生該第二控制信號； -第一 PMOS電晶體，具有形成於該銲墊及該第一輸 出端之一電流路徑，以及一連接至該操作電壓之閘極； 一第一 NMOS電晶體，具有形成於一內部節點及一 接地電壓之間之一電流路徑，以及一連接至該偵測信號之 閘極； 一第二NMOS電晶體，具有形成於該第一輸出端及 該內部節點之一電流路徑，以及與該操作電壓連接之一閘 極； 一第三NMOS電晶體，具有形成於該第二輸端及該 接地電壓之一電流路徑，以及一閘極連接至該內部節點； 以及 一第二及一第三PMOS電晶體，串接於形成於該操作 電壓及該第二輸出端之間之電流路徑，以及分別連接第一 輸出端及內部節點之閘極。 20. 如申請專利範圍第18項所述之半導體積體電路元 件，其中該可變電壓產生器之該可變電壓使用爲該第一 PM0S電晶體之一主體電壓。 21. 如申請專利範圍第19項所述之半導體積體電路元 件，其中該可變電壓產生器之該可變電壓使用爲該第一 PM0S電晶體之一主體電壓。 22. 如申請專利範圍第20項所述之半導體積體電路元 件，其中該第一及第二控制信號在該銲墊上的電壓高於該 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐〉 ------------.tr (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標隼局員工消費合作社印製 544935 A8 B8 8 604pif.doc / 006 C8 D8 六、申讀專利範圍 _ 操作電壓時，分別爲等於一高位準之該銲墊電壓及一低位 準之該接地電壓。 23. 如申請專利範圍第21項所述之半導體積體電路元 件，其中該第一及第二控制信號在該銲墊上的電壓高於該 操作電壓時，分別爲等於一高位準之該銲墊電壓及一低位 準之該接地電壓。 24. 如申請專利範圍第20項所述之半導體積體電路元 件，其中該第一及第二控制信號在該銲墊上的電壓低於該 操作電壓時，分別爲等於一低位準之該接地電壓及一高位 準之該操作電壓。 . 25. 如申請專利範圍第21項所述之半導體積體電路元 件，其中該第一及第二控制信號在該銲墊上的電壓低於該 操作電壓時，分別爲等於一低位準之該接地電壓及一高位 準之該操作電壓。 26. —種半導體積體電路元件，包括： 一第一 NMOS電晶體，具有一第一端連接於一銲墊， 一第二端連接一內部電路，以及一閘極，連接使用於該內 部電路之一電源電壓； 一第一 PMOS電晶體，具有一第一端連接於該電源 電壓，一第二端連接該銲墊，以及一閘極，連接一第一控 制信號； -第二PMOS電晶體，具有一第一端連接於該電源電 壓’一第二端連接該NMOS電晶體之該第二端，以及一 閘極，連接…第二控制信號； 本紙張尺度適用中國g家縣（CNS )八4祕（210x297公ft ) --------0t (請先閲讀背面之注意事項再填寫本頁) -訂‘ 544935 ABCD 〇 604pif.doc/006 、申讀專利範圍 一電壓偵測電路，以偵測該銲墊上之一電壓是否於該 電源電壓，並輸出一第二控制信號；以及 --------%1裝-- (請先閲讀背面之注意事項再填寫本頁) 一控制信號產生器，以產生該第一控制信號及該第二 控制信號，其中該第一及該第二控制信號被啓動，而使得 該第一及該第二控制信號彼此互補。 27.如申請專利範圍第26項所述之半導體積體電路元 件，又包括一可變電壓產生電路，以根據該電源電壓是否 .高於該銲墊上之電壓而產生一可變電壓，其中該可變電壓 用來作爲該第一 PMOS電晶體之一主體電壓。 28·如申請專利範圍第27項所述之半導體積體電路元 件，其中該可變電壓產生電路包括： · 一第三PMOS電晶體，具有形成於該電源電壓及該可 變電壓之間之一電流路徑以及連接該銲墊之一閘極；以及 一第四PMOS電晶體，具有形成於該銲墊及該可變電 壓之間之一電流路徑以及連接該電源電壓之一閘極。 經濟部中央標準局員工消費合作社印製 29. 如申請專利範圍第26項所述之半導體積體電路元 件，其中該電壓偵測電路在該銲墊之電壓高於該電源電壓 時產生一低位準偵測信號，以及在銲墊之電壓低於該電源 電壓時產生一高位準偵測信號。 30. 如申請專利範圍第26項所述之半導體積體電路元 件，其中該電壓偵測電路包括： 一輸出端，以輸出該偵測信號； 複數個二極體連接金氧半電晶體串接於該銲墊及一內 部節點之間； 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X297公釐） 544935 6 0 4pi f . doc/ 0 0 β Α8 Β8 C8 D8 六、申讀專利範圍 一電容，連接於該內部節點及一接地端之間； 一第五PMOS電晶體，具有形成於該電源電壓及該輸 出端之間的一電流路徑； 一第二NMOS電晶體，具有形成於該銲墊及該該第 五PMOS電晶體閘極之間的一電流路徑以及一連接該可 變電壓之閘極；以及 一第三NMOS電晶體，具有形成於該輸出端及該接 .地電壓之間的一電流路徑以及一連接該內部節點之閘極。 31·如申請專利範圍第30項所述之半導體積體電路元 件，其中該二極體連接金氧半電晶體之起始電壓和與該電 '源電壓相等。 32.如申請專利範圍第26項所述之半導體積體電路元 件，其中該信號產生器包括： 一第一輸出端，以產生該第一控制信號； 一第二輸出端，以產生該第二控制信號； 經濟部中央標準局員工消費合作社印製 ---------- (請先閲讀背面之注意事項再填寫本頁) 一第三PMOS電晶體，具有形成於該銲墊及該第一輸 出端之一電流路徑，以及一連接至該電源電壓之閘極； 一第二NMOS電晶體，具有形成於一內部節點及— 接地電壓之間之一電流路徑，以及一連接至該偵測信號之 閘極； 一第三NMOS電晶體，具有形成於該第一輸出端及 該內部節點之一電流路徑，以及與該電源電壓連接之—鬧 極； -第四NMOS電晶體，具有形成於該第二輸端及該 24 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 544935 六、申讀專利範圍 接地電壓之一電流路徑’以及一閘極連接至該內部節點； 以及 一第四及一第五PMOS電晶體，串接於形成於該電源 電壓及該第二輸出端之間之電流路徑，以及分別連接第一 輸出端及該內部節點之閘極。 33. 如申請專利範圍第32項所述之半導體積體電路元 件，其中該可變電壓產生電路之該可變電壓使用爲該第三 .PMOS電晶體之一主體電壓。 34. 如申請專利範圍第33項所述之半導體積體電路元 件，其中該第一及第二控制信號在該銲墊上的電壓高於該 電源電壓時，分別爲等於一高位準之該銲墊電壓及一低位 準之該接地電壓。 35. 如申請專利範圍第33項所述之半導體積體電路元 件，其中該第一及第二控制信號在該銲墊上的電壓低於該 操作電壓時，分別爲等於一低位準之該接地電壓及一高位 準之該電源電壓。 (請先閲讀背面之注意事項再填寫本頁) 訂- 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家榡準（CNS )八4規格（21〇><297公釐）