TW541673B - Semiconductor device formed by mounting semiconductor chip on support substrate, and the support substrate - Google Patents

Semiconductor device formed by mounting semiconductor chip on support substrate, and the support substrate Download PDF

Info

Publication number
TW541673B
TW541673B TW091102340A TW91102340A TW541673B TW 541673 B TW541673 B TW 541673B TW 091102340 A TW091102340 A TW 091102340A TW 91102340 A TW91102340 A TW 91102340A TW 541673 B TW541673 B TW 541673B
Authority
TW
Taiwan
Prior art keywords
main surface
surface layer
external connection
supporting member
connection terminals
Prior art date
Application number
TW091102340A
Other languages
English (en)
Inventor
Hiroyuki Kosono
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of TW541673B publication Critical patent/TW541673B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

541673 玖、發明說明 (發明說明應敘明：發明所屬之技術領域、先前技術、內容、實施 方式及圖式簡單說明） '、· 關於申請案之相關薈料 本申請案是主張先前於2001年2月23日在日本所提 出之專利申請案號爲2001-048002申請案的優先權，在此 會將其全部內容倂入本申請案作爲參考標的。 發明領域 本發明是有關於一種藉內部引線接合機（Inner Lead
Bonding ;以下簡稱ILB)黏著一半導體晶片於一支持基板 上以形成一半導體裝置及其支持基板。 發明背景 請參考第6圖，其繪示的是關於習知半導體裝置底部 之一平面圖。爲了幫助說明，圖6並無繪示膠質（resin)， 而圖7則是繪示關於圖6沿VIB-VIB’線之一剖面圖。 如圖6及7所示，支持基板31包括一支持構件42，此 支持構件42係由方形絕緣膠帶所形成且具有一對纖細 (slim)元件孔41，此對元件孔41會沿著構件的相反兩側 延伸，進而穿透構件的厚度。 多數導腳（finger lead) 44的製成，可以是由金（Au) 與銅箔編織製成，係提供於支持構件42上表層的預定圖案 中，會透過黏著劑（Adhesive) 43固定於支持構件42。每 一支導腳44會有第一端直達一對應元件孔（Device hole) 41，而第二端則延伸至元件孔41，另外，每一支導腳44， 8862pifl.doc/015(無劃底線) 5 除了第一端外，其餘部分都會與支持構件42的上表層同樣 覆蓋在焊阻劑（solder resist) 45表面下。 焊球（Solder ball) 35，是用來作爲外部終端之用，是 以矩陣方式排列在支持構件42的下表層且係位於元件孔對 41之間。而在每對鄰近焊球之間的距離是d2，每個焊球35 會藉由支持構件42中的與其相對應的通孔46,電性連接至 一對應導腳44的第二端。 半導體晶片32，如一整合電路，會被提供且固定在支 持基板31的上表層，其中，有一個緩衝構件33會介入半 導體晶片32及支持基板31之間。每個半導體晶片32的電 極墊（Electrode pad) 47會電性連接一對應導腳44，而導 腳44與半導體晶片32之間的連接是利用一 ILB裝置。舉 例來說，在組合（align)導腳44與半導體晶片32的電極 塾47後’可利用黏著工具熱壓焊接（Thermocompression bonding)導腳44與半導體晶片32的電極墊47，使其同時 親接。 膠質34會經由支持基板31下表層的元件孔41，塡充 於半導體晶片32與支持基板31之間，因此可以密封支持 基板31的上表層部分、位於元件孔41的導腳部分、半導 體晶片32的側表面部分以及相對於晶片的支持基板31的 表面部分。 請參考第8圖，其繪示的是形成於支持構件42上的導 腳44之一平面圖，其中，圖8繪示的是導腳44在電性連 結半導體晶片32的電極墊47前的假設狀態。每支導腳44 8862pifl.doc/015(無劃底線) 6 541673 是架在元件孔41上，從孔的一邊到另一邊，每支導腳44 皆有一端與其他導腳44的一端連接，而導腳44的另一端 是形成圓圈以作爲支持構件42上的一對應通孔46，更甚 者，每支導腳44皆有凹口部分441，係位於靠近元件孔41 的邊緣部分，當藉由熱壓焊接使導腳44與半導體晶片32 進行耦接後，每支導腳44會在凹口部分441被切割’且會 藉熱壓（Thermocompression)稱接於對應的電極墊47。 然而，當欲連結導腳44a與距元件孔41較遠的焊球35 時，必須通過通孔46a及46b之間的導腳，其中通孔46a 及46b是塡滿焊球35且靠近元件孔41，如果通孔46a及 46b之間是以窄間距（pitch)排列，則要通過通孔間的導 腳44是很困難的。 是以爲了在通孔46之間能提供一或多支導腳44,必須 保證在通孔46之間有足夠的距離存放導腳的寬度，依此想 法，距離d2必須設的很大，而此亦必然會加大整個半導體 裝置。 同樣的問題亦會發生在某些情況中，像是沿著支持基 板31各邊形成的元件孔41，或是如圖6所示的最上及最下 列，從有關元件孔41的三或多列排列的外部終端所延伸的 導腳44等等。 發明槪述 依據本發明之一第一目的，本發明即提供一種半導體裝 置，包括：支持構件，具有第一及第二主表層以及細長孔， 其中細長孔係在第一及第二主表層之間延伸且具有彼此相 8862pif l.doc/015(無劃底線) 7 541673 反之第一及第二細長邊緣；數個第一外部連結終端’係延 著細長孔的第一細長邊緣，每一第一外部連結終端皆具有 一端位於支持構件的第二主表層之上；數個第二外部連結 糸冬端，'係延著細長孔的第二細長邊緣，每一第二外部連結 糸冬端皆具有一端位於支持構件的第二主表層之上；半導體 晶片，係在支持構件的第一主表層上，包括連結墊’係在 對應細長孔的膠質中；第一及第二連結線，係分別電性連 結連結墊至第一及第二外部連結終端的另一端；而絕緣材 料，則是塡滿細長孔。 依據本發明之一第二目的，本發明提出一種支持基 板，係用以形成半導體裝置，以及在支持基板上之半導體 晶片，此支持基板包括：支持構件，具有第一及第二主表 層以及細長孔，其中細長孔係在第一及第二主表層之間延 伸且具有彼此相反之第一及第二細長邊緣；數個第一外部 連結終端’係延著細長孔的第一^細長邊緣’每一.弟一^外部 連結終端皆具有一端位於支持構件的第二主表層之上；數 個第二外部連結終端，係延著細長孔的第二細長邊緣，每 一第二外部連結終端皆具有一端位於支持構件的第二主表 層之上；第一及第二連結線，係以導電材質製成，分別具 有連結第一及第二外部連結終端一端的第一端及位於細長 孔之上的第二端。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂’下文特舉較佳實施例，並配合所附圖式，作詳細 說明如下： 8 8862pifl .doc/ΟΙ 5(無劃底線) 541673 圖式之簡單說明 第1圖繪示的是依據本發明一較佳實施例之一種半導 體裝置底部之一平面圖； 第2圖繪示的是依據本發明之一種半導體裝置之一剖 面圖； 第3圖繪示的是依據本發明關於形成導腳於膠帶上之 一^平面圖， 第4圖繪示的是依據本發明另一較佳實施例之一種半 導體裝置之一剖面圖； 第5圖繪示的是依據本發明又另一較佳實施例之一種 半導體裝置之一剖面圖； 第6圖繪示的是習知半導體裝置底部之一平面圖； 第7圖繪示的是習知半導體裝置之一剖面圖；以及 第8圖繪示的是習知關於形成導腳於習知膠帶上之一 平面圖。 標號說明 1，31 :支持基板 2，32 :半導體晶片 3，33 :緩衝構件 4，34 :膠質 5，5a，5b，35 :焊球 6 :外掛板 7 :凸塊 11，41 :元件孔 8862pifl .doc/ΟΙ 5(無劃底線) 9 541673 12，42 :支持構件 13，43 :黏著劑 14，14a，14b，44，44a :導腳 15，45 :焊阻劑
16，46，46a，46b :通孑L 17，47 :電極墊 141，441 :凹口部分 |彳圭實施例 依據本發明之一較佳實施例之一種半導體裝置，係使 導腳（finger lead)間隔性地從元件孔（Device hole)的相 反邊緣部分延伸，且導腳會藉ILB技術電性連結半導體晶 片，其中，元件孔是形成在如TAB膠帶的支持基板中。 請參照第1圖，其繪示的是依照本發明一較佳實施例 的一種半導體裝置底部之一平面圖。爲了幫助說明，圖1 並無繪示膠質（resin)，而圖2則是繪示關於圖1沿IA-IA’ 線之一剖面圖。 如圖1及2所示，支持基板1包括一支持構件12，係 由方形絕緣膠帶所形成，且此支持構件42具有一對細長 (elongate)元件孔11，係緊沿著構件的相反兩側延伸，進 而穿透構件的厚度，每一個元件孔11是由支持構件12的 相對應邊以一預定距離排列。其中，存在於支持構件12下 表層上的焊球（Solder ball) 5，係沿著每個元件孔11的相 反細長邊緣排列，包括焊球5a及5b，其中，焊球5a是沿 著每個兀件孔11的一細長邊存在，而焊球5b則是沿著每 10 8862pifl.d〇C/015(無劃底線) 541673 個元件孔11的另一細長邊存在。焊球5是用來作爲外部終 端之用，每對相鄰的焊球距離是dl，且每個焊球5會被支 持構件42中形成的對應通孔16接收。 多數導腳（finger lead)(即連結線）14的製成，可以 是由金（Au)與銅箔編織製成，係提供於支持構件12的上 表層中，會透過黏著劑（Adhesive) 13固定於支持構件I2。 每一支導腳14以一個方向延伸，與元件孔11的中心線成 垂直（如圖2所示之水平方向），每一支導腳14皆有一端 (自由端；free end)是位於一相對應元件孔11的上半部， 而另一端則是在一相對應通孔16之上且電性連接該相對應 通孔16接收之一相對應焊球5。導腳14包括導腳14a及導 腳14b，分別連接焊球5a及5b，導腳14會間隔性地從元 件孔的相反邊緣部分延伸，依此，導腳14的自由端會間隔 排列於每一元件孔11的上半部，另外，每一支導腳14，除 了自由端外，其餘部分都會與支持構件12的上表層同樣覆 蓋於焊阻劑（solder resist) 15表面下。 請參考第3圖，其繪示的是形成於支持構件12上的導 腳14之一平面圖，其中，圖3繪示的是導腳14在連結半 導體晶片2前的假設狀態。導腳Η是T形’具有各自的凹 口部分141，係架在元件孔11上且間隔排列於相反方向 上，每支導腳14的另一端是形成圓圈’存在於一相對應通 孔16之上，其中，該相對應通孔16是存在於支持構件12 中。在每支導腳14中的凹口部分141是在靠近相對應元件 孔11的邊緣且遠離相對應通孔16處’當欲藉熱壓 8862pif l.doc/015(無劃底線) 11 541673 (Thermocompression)親接每一導腳14至半導體晶片2 時，凹口部分141就會被切割，且導腳14的切割端會連結 至半導體晶片2中與其對應之相對應電極墊17。 在圖3中，雖然兩個凹口部分是形成在位置a及b上， 艮口沿著支持構件12表層的每支導腳14在其線性部分的位 置a及b，但假使只有一個凹口部分也是可以。凹口部分 141會提供在每支導腳14的厚度方向上（即垂直於支持構 件12的表層），可讓熱壓輕易切割導腳14。 半導體晶片2，如一整合電路，係依附在支持構件12 上，具有一個緩衝構件3介入其與支持構件12之間。半導 體晶片2的電極墊（Electrode pad) Π會藉由ILB裝置電 1生連接一相對應導腳14。舉例來說，在組合（align)導腳 14與半導體晶片2的電極墊17後，位於元件孔11的導腳 14部分會被壓向半導體晶片2，使得導腳14會在凹口部分 141被切割，進而使導腳14的自由端藉由熱壓耦接至半導 體晶片2的電極墊17。 介入支持基板1及半導體晶片2的緩衝構件3,係用以 減低因熱壓造成的衝擊，以及可有效消除因半導體晶片2 所產生的熱度。 膠質（密封材料）4，會經由支持基板1下表層的元件 孔Π，塡滿於支持基板1與半導體晶片2之間，因此可以 密封（sealing)支持基板1的上表層部分、位於元件孔u 的導腳14部分、半導體晶片2的側表面部分，以及相對於 晶片的支持基板1的表面部分。 12 8862Pifl.d〇C/015 憮劃底線) 541673 在上述的實施例中，用以作爲外部終端之焊球5，是排 歹[J在每一元件孔11的不同側，而導腳14則是以相反方向 通向元件孔11。因此導腳14不需通過外部終端之間，且因 爲導腳14的寬度，使得本實施例中的每對相鄰焊球間的距 離dl會比在習知使用的距離d2爲短，致使組合式的半導 體裝置可以被製造的更小巧。 雖然在上述實施例中、一列焊球5是沿著每個元件孔 11的每一側排列，但亦可有複數列（二或更多）焊球沿元 件孔的每一側排列。在這種情況中，即使有複數列焊球被 排放，但其排放列數與習知情況相同，則亦可獲得與上述 相同的優點，但在先前情況中，通過相鄰外部終端的導腳 14數量會較後者情況來得少，因此並不需要間隔排放導腳 14a 及 14b。 更甚者’雖然在上述貫施例中，一^對對兀件孔11是形 成在基板的相反側邊對中，但元件孔亦可形成在基板的四 邊中。在這種情形中，如果焊球5是沿著每個元件孔11的 各邊緣排放，則每對鄰近外部終端間的距離可以更進一步 地縮短，因此可以更進一步減少組合式半導體裝置的尺寸 大小。 更甚者，雖然在本實施例中所提供之半導體晶片2是 固定在支持基板1的焊阻劑15之上，但晶片2亦可固定在 支持構件12之上，如圖4所示。在這種情況中，會藉由黏 著劑13黏附導腳Η於具有元件孔11的支持構件12中， 而導腳14的另一端會直達元件孔11。焊阻劑15是形成在 8862pifl .doc/ΟΙ 5(無劃底線) 13 支持構件12之上，但支持構件12上的元件孔11及導腳14 除外。通孔16是通過焊阻劑才形成，使得導腳14的自由 端可電性連結焊球5。 樣地，雖然在本實施例中，焊球5是在通孔16中作 爲外部終端，但亦可由其他取代焊球5，例如內箝式銅終端 (embedded Cu-terminal) ° 另外，如果連結終端·，如凸塊7，是被提供在圖5所示 的外掛板（Mount board) 6上，則不再需提供外部終端於 半導體裝置邊緣上。 同樣地亦不需永遠提供緩衝構件3於支持基板1與半 導體晶片2之間。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍內，當可作各種之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者爲準。 8862pifl .doc/015(無變1 底線)

Claims (1)

  1. 拾、申請專利範圍 1.一種半導體裝置，包括： 一支持構件，具有一第一及一第二主表層以及一細長 孔，其中該細長孔係在該第一及該第二主表層之間延伸且 具有彼此相反之一第一及一第二細長邊緣； 複數個第一外部連結終端，係延著該細長孔之該第一 細長邊緣，每一該些第一外部連結終端皆具有一端位於該 支持構件之該第二主表層之上； 8862pifl .doc/ΟΙ 5(無劃底線) 14 複數個第二外部連結終端，係延著該細長孔之該第二 長邊緣，每一該些第二外部連結終端皆具有一端位於該 $持構件之該第二主表層之上； 二半導體晶片，係在該支持構件之該第一主表層上， t括〜連結墊，該連結墊係在對應該細長孔之一膠質中； ^ 一第一及一第二連結線，係分別電性連結該連結墊至 § 表第〜及該第二外部連結終端之另一端；以及 一絕緣材料，係塡滿該細長孔； 其中，該第一及該第二連結線是間隔排列在該細長孔 之上。 2·如申請專利範圍第1項所述之半導體裝置，其中該第 一及該第二外部連結終端會延伸穿越該支持構件，使得該 第一及該第二外部連結終端之另一端可處於該支持構件之 該第一主表層上，而該第一及該第二連結線係在該支持構 件之該第一主表層上，使得該第一及該第二連結線可處於 該支持構件及該半導體晶片之間。 3·如申請專利範圍第1項所述之半導體裝置，其中該第 一及該第二外部連結終端之另一端係處於該支持構件之該 第二主表層上，而該第一及該第二連結線係在該支持構件 之該第二主表層上。 4·如申請專利範圍第丨項所述之半導體裝置，其中至少 有一對孔與該細長孔同樣是形成於該支持構件中，使得該 對孔彼此相對且緊沿該支持構件的邊緣延伸。 5·如申請專利範圍第丨項所述之半導體裝置，其中該支 8862pif 1 .doc/015(無劃底線) 15 持構件是一膠帶。 6·如申請專利範圍第1項所述之半導體裝置，更包括： 一緩衝構件，係在該支持構件及該半導體晶片之間。 7. 如申請專利範圍第1項所述之半導體裝置，其中該第 一及該第二連結線是由金與銅箔編織製成。 8. —種支持基板，係用以形成一半導體裝置，以及在該 支持基板上之一半導體晶片，該支持基板包括： 一支持構件，具有一第一及一第二主表層以及一細長 孔，其中該細長孔係在該第一及該第二主表層之間延伸且 具有彼此相反之一第一及一第一細長邊緣； 複數個第一外部連結終端，係延著該細長孔之該第一 細長邊緣，每一該些第一外部連結終端皆具有一端位於該 支持構件之該第二主表層之上； 複數個第二外部連結終端，係延著該細長孔之該第二 細長邊緣，每一該些第二外部連結終端皆具有一端位於該 支持構件之該第二主表層之上；以及 一第一及一第二連結線，係以一導電材質構成，分別 具有連結該第一及該第二外部連結終端一端之複數個第一 端及位於該細長孔之上之複數個第二端； 其中，該第一及該第二連結線是間隔排列在該細長孔 之上。 9. 如申請專利範圍第8項所述之支持基板，其中該第一 及該第二外部連結終端會延伸穿越該支持構件，使得每一 該第一及該第二外部連結終端之另一端可處於該支持構件 8862pifl.doc/015(無劃底線) 16 之該第一主表層上，而該第一及該第二連結線係在該支持 構件之該第一主表層上。 10. 如申請專利範圍第8項所述之支持基板，其中該第 一及該第二外部連結終端之另一端係處於該支持構件之該 第二主表層上，而該第一及該第二連結線係在該支持構件 之該第二主表層上。 11. 如申請專利範圍第8項所述之支持基板，其中至少 有一對孔與該細長孔同樣是形成於該支持構件中，使得該 對孔彼此相對且緊沿該支持構件的邊緣延伸。 12. 如申請專利範圍第8項所述之支持基板，其中該支 持構件是一膠帶。 13. 如申請專利範圍第8項所述之支持基板，其中該第 一及該第二連結線是由金與銅箔編織製成。 14. 如申請專利範圍第8項所述之支持基板，其中該第 一及該第二連結線之該些第二端係架在該細長孔上，且每 一該第一及該第二連結線具有一凹口部分，係在該細長孔 上靠近該些第二端。 8862pifl .doc/ΟΙ 5(無劃底線) 17
TW091102340A 2001-02-23 2002-02-08 Semiconductor device formed by mounting semiconductor chip on support substrate, and the support substrate TW541673B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001048002A JP2002252304A (ja) 2001-02-23 2001-02-23 半導体装置およびこれに用いられる支持基板

Publications (1)

Publication Number Publication Date
TW541673B true TW541673B (en) 2003-07-11

Family

ID=18909337

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091102340A TW541673B (en) 2001-02-23 2002-02-08 Semiconductor device formed by mounting semiconductor chip on support substrate, and the support substrate

Country Status (6)

Country Link
US (1) US6608387B2 (zh)
EP (1) EP1235273A3 (zh)
JP (1) JP2002252304A (zh)
KR (1) KR20020069128A (zh)
CN (1) CN1295780C (zh)
TW (1) TW541673B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762502B1 (en) * 2000-08-31 2004-07-13 Micron Technology, Inc. Semiconductor device packages including a plurality of layers substantially encapsulating leads thereof
US7005729B2 (en) * 2002-04-24 2006-02-28 Intel Corporation Device packaging using tape automated bonding (TAB) strip bonded to strip carrier frame
US20120199960A1 (en) * 2011-02-07 2012-08-09 Texas Instruments Incorporated Wire bonding for interconnection between interposer and flip chip die

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5311056A (en) 1988-10-21 1994-05-10 Shinko Electric Industries Co., Ltd. Semiconductor device having a bi-level leadframe
JP2674536B2 (ja) * 1993-12-16 1997-11-12 日本電気株式会社 チップキャリア半導体装置及びその製造方法
JP3230384B2 (ja) * 1994-09-06 2001-11-19 日立電線株式会社 半導体装置
US6169329B1 (en) 1996-04-02 2001-01-02 Micron Technology, Inc. Semiconductor devices having interconnections using standardized bonding locations and methods of designing
JP2982703B2 (ja) * 1996-09-05 1999-11-29 ソニー株式会社 半導体パッケージ及びその製造方法
JPH10144723A (ja) * 1996-11-12 1998-05-29 Hitachi Ltd 半導体装置の製造方法
JPH10289932A (ja) * 1997-02-17 1998-10-27 Seiko Epson Corp キャリアフィルム及びそれを使用した集積回路装置
TW467401U (en) 1997-03-21 2001-12-01 Rohm Co Ltd Lead frame and the semiconductor device utilizing the lead frame
JPH10326795A (ja) * 1997-03-28 1998-12-08 Sony Corp 半導体装置とその製造方法
KR100248203B1 (ko) * 1997-05-22 2000-03-15 김영환 마이크로-볼 그리드 어레이 패키지
JP3639088B2 (ja) * 1997-06-06 2005-04-13 株式会社ルネサステクノロジ 半導体装置及び配線テープ
JP3301355B2 (ja) * 1997-07-30 2002-07-15 日立電線株式会社 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法
JPH1187409A (ja) * 1998-06-30 1999-03-30 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3424581B2 (ja) * 1999-01-26 2003-07-07 日立電線株式会社 Ｂｇａ用テープキャリアおよびそれを用いた半導体装置

Also Published As

Publication number Publication date
US6608387B2 (en) 2003-08-19
EP1235273A3 (en) 2003-11-19
US20020125560A1 (en) 2002-09-12
KR20020069128A (ko) 2002-08-29
JP2002252304A (ja) 2002-09-06
CN1372315A (zh) 2002-10-02
CN1295780C (zh) 2007-01-17
EP1235273A2 (en) 2002-08-28

Similar Documents

Publication Publication Date Title
US7298032B2 (en) Semiconductor multi-chip package and fabrication method
JP5529371B2 (ja) 半導体装置及びその製造方法
JP5205867B2 (ja) 半導体装置及びその製造方法
KR100508682B1 (ko) 더미 와이어를 이용한 열방출형 적층 칩 패키지
JP2002110898A (ja) 半導体装置
JPH05211281A (ja) 段状電子装置パッケージ
JP2005026680A (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
KR20020060558A (ko) 반도체장치
JP2002353398A (ja) 半導体装置
JP2001320014A (ja) 半導体装置及びその製造方法
TW200414471A (en) Semiconductor device and manufacturing method for the same
TW432558B (en) Dual-chip packaging process and method for forming the package
JP2010130004A (ja) 集積回路基板及びマルチチップ集積回路素子パッケージ
JP2007281201A (ja) 半導体装置
TW541673B (en) Semiconductor device formed by mounting semiconductor chip on support substrate, and the support substrate
JP2003124262A5 (zh)
TW202127593A (zh) 晶片封裝結構
TWI362741B (en) Stacked semiconductor package in which semiconductor package are connected using a connector
KR20120126365A (ko) 유닛 패키지 및 이를 갖는 스택 패키지
JP5078631B2 (ja) 半導体装置
KR20010055041A (ko) 지지각을 갖는 기판을 이용한 반도체 패키지
JP2005197538A (ja) 半導体装置
KR20000056804A (ko) 적층형 볼 그리드 어레이 패키지
JPH06291248A (ja) 半導体装置
KR20060133800A (ko) 칩 스택 패키지

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees