TW539693B - Embedding resin - Google Patents

Embedding resin Download PDF

Info

Publication number
TW539693B
TW539693B TW90131630A TW90131630A TW539693B TW 539693 B TW539693 B TW 539693B TW 90131630 A TW90131630 A TW 90131630A TW 90131630 A TW90131630 A TW 90131630A TW 539693 B TW539693 B TW 539693B
Authority
TW
Taiwan
Prior art keywords
resin
inlay
substrate
less
black
Prior art date
Application number
TW90131630A
Other languages
English (en)
Inventor
Hiroki Takeuchi
Toshifumi Kojima
Kazushige Obayashi
Hisahito Kashima
Original Assignee
Ngk Spark Plug Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ngk Spark Plug Co filed Critical Ngk Spark Plug Co
Application granted granted Critical
Publication of TW539693B publication Critical patent/TW539693B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/02—Elements
    • C08K3/04—Carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether
    • Y10T428/31515—As intermediate layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether
    • Y10T428/31529—Next to metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Polymers & Plastics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

539693 五、 發明說明 (1： ) [ 發 明 所 屬 技術 領 域 ] 本 發 明 係 有關 用 以 將 電 容晶 圓 、電感 晶圓、電 阻 晶 圓 鑲 塡 至 基 板 內 部之 鑲 塡 樹 脂 。特 別 適用於 將電子元 件 鑲 塡 於 基 板 內 咅1； ;之多層線！ 珞 基 板、 半 導體構件收納 用 封 裝 ( pa ckage ) 等用途。 [ 習 知 技 術 ] 近 年 來 廣受 討 晒 的 係 爲將 多 數半導 體構件搭 載 至 疊 層 ( b u i 1 d - up )線 路 基 板 之 多晶 (片 ‘模組（ :MCM ) ° 一 般 而 言 > 在 實 裝 電 谷晶 圓 電 感 晶圓 電阻晶 圓等電子 零 件 的 情 況 下 使 用 焊錫 而於 形 成於線 路 基板表 面之實裝 用 配 線 層 進 行 表 面 實 裝。 然 而 ， 將 電子 元件 表 面 實裝 於 畳層線 路基板後 5 因 必 須 要 對 應 於 各 個電 子 元 件 之 所定 實 裝面積 ，故於小 型 化 方 面 白 然 有所 限 制。 此 外 藉 由在 進 行表面 實裝之際 之 線 路 處 理 將 造 成於特性 上 不 佳 之寄 生 電感之 增大，而 形成 難 以 對 m 電 子 機 器之 局 頻 化 之 問題 〇 爲 解 決 該 等問 題 而 加 以討 晒 有將電 子元件鑲 塡 至 基 板 內 部 之 種 種 方法 0 在 曰 本 專利特; 開平11 .-1 26978 號 方 面 雖 揭 示 有 將 電子 元 件 以 焊 接裝 設 至預先 由金屬箔 所 形 成 之 附 有 轉 寫 薄 板之 線 路 基 板 ，然 而 ，卻仍 有在裝設 中 之 位 置 稩 度 等 問 題 存在 〇 而在 曰 本專 利特開 2000 - 1 24352 號 方 面 > 則 揭 示 有 將絕 緣 層 疊 層 在於 核 心基板 中鑲塡有 電 子 元 件 之 多 層 線 路 基板 〇 -3- 539693 五、發明說明（2) 【發明所欲解決之問題】 將電子元件鑲塡至核心基板等基板內部的方法中，必須 要以鑲塡樹脂埋入基板與電子元件之間的空隙，更甚者， 將絕緣層與線路進行疊層之後，將電子元件之電極與形成 於絕緣層上之配線之間，須藉由無電解電鍍等金屬化手法 以進行電氣性連接。 鑲塡樹脂最佳係爲，將配線模式（pattern)曝光顯像 於已疊層之絕緣層上時，抑制形成其問題之光的不規則反 射’且用以使硬化時之色彩不均較不顯眼而以黑色著色。 爲此，必須配合將碳等作爲著色材料。 然而，因爲碳具有導電性，過於添加則會造成絕緣性減 低的問題。因此，無論如何在電子元件間、抑或形成於絕 緣層上之配線間維持其絕緣性，抑制光的不規則反射等等 ，爲不使硬化時之色彩不均過於顯眼，最爲重要的便是以 黑色來進行著色。 此外，於高頻用途之線路基板中，所具有之問題係爲要 如何達到於高頻區域中之電氣性信號損失之低減。因此， 即使於已鑲塡入電子元件之線路基板中，所使用的鑲塡樹 脂依舊要求具有低介電率、且具有低介電損失。 本發明之課題，係爲提高搭載電子元件之線路基板的實 裝密度，且於絕緣特性等電氣特性中，可獲得優越之物性 値的同時，可提供一種鑲塡樹脂，係爲抑制光的不規則反 射、硬化時之色彩不均不致於過度醒目。 -4- 539693 五、發明說明（3) 【解決問題之手段】 本發明之鑲塡樹脂，係爲用以鑲塡電子元件之鑲塡樹脂 中，其特徵在於，其介電率爲5以下，且其tan6爲0.08 %以下。在此所稱之「鑲塡電子元件」，指的便是在核心 基板等基板或已疊層之絕緣層上所設之開口部（貫通孔或 槽等凹部等）中配置電子元件後，將鑲塡樹脂充塡至電子 元件與開口部之間所產生的間隙裡者。開口部係可利用藉 由衝孔基板所形成之貫通孔、或是以多層化技術所形成之 槽。 雖可使用被稱爲FR-4、FR-5、BT等核心基板來作爲本 發明所採用之基板，不過，亦可使用在PTFE等熱可塑性 樹脂薄板中夾入厚度爲35//m左右厚度爲厚之銅箔的核心 基板上形成開口部。此外，至少於核心基板之一面上形成 將絕緣層與線路層交互堆疊之疊層，同時，亦可使用將開 口部至少以貫通核心基板及疊層一方者所形成之物。在此 情況下，即便如第1 1圖所示之內藏型電容之多層線路基 板中，將所謂的玻璃-環氧複合材料等核心基板之厚度作 爲 400 // m左右後，便薄化至一般品800 // m之一半厚度 ’其利點係具有可達到低背化之目的。在其他例子方面， 係可形成將電子元件鑲塡至核心基板內部之線路基板（例 如第1圖所示）或鑲塡至疊層內部之線路基板（例如第1 〇 圖所示）。 另外，前述電子元件係包含有，電容晶圓、電感晶圓、 539693 五、發明說明（4) 電阻晶圓、濾波器等被動電子元件、電晶體、半導體構件 、FET、低雜訊放大器（LNA )等主動電子元件、或是SAW 濾波器、LC濾波器、天線開關模組、耦合器、雙工器（ diplexer)等電子元件。 此種鑲塡樹脂之介電損失若增大，因電氣性信號之傳送 損失亦會增大故而不佳。將指示此種鑲塡樹脂之介電損失 之優劣與否的指標之t an (5規定在0.08以下，便可提升電 氣性信號之傳送損失。t an 5之適當範圍爲0 . 05以下，最 佳範圍爲0.04以下，更佳範圍爲0.03以下，特別係以 0.02以下爲佳。 本發明之鑲塡樹脂中，特別最佳者係爲添加由細微粒子 所形成之碳黑。可將碳黑添加1.4質量％以下。不僅鑲塡 樹脂之絕緣信賴性、介電特性，還可於鑲塡樹脂上已疊層 之絕緣層上將線路模式進行曝光顯像之際，抑制形成問題 之光的不規則反射等，且可使硬化時之色彩不均不致過於 醒目。更爲佳者，係可爲1.0質量％以下。防止體積阻抗 之減低、且可提升電氣性之特性。 爲了可有效地迴避有關上述線路模式之曝光顯像之問題 ，可將碳黑含有在0.1〜1.4質量％之範圍。最佳爲0.1〜 1.0質量％，更佳爲0.1〜0.5質量％，特別於0.1〜0.3 質量％爲佳。 當碳黑之含有量將配合比例以重量比超過1 · 4質量％後 ，介電特性或電氣性特性方面便會急速的惡化。具體而言 539693 五、發明說明（5) ’介電損失之良劣與否之指標的t an 5超越〇 . 08的同時， 介電率亦超越5。此外，顯示絕緣性良劣與否之指標的體 積阻抗亦會有低於1.0Χ1014Ω · cm之問題發生。 本發明之鑲塡樹脂係至少包含之作爲樹脂成分之熱硬化 樹脂，且亦可至少包含一種種類以上之無機塡料。藉以至 少包含熱硬化樹脂，充塡樹脂後便可藉熱處理而更容易的 硬化。在使用環氧系樹脂作爲熱硬化樹脂的情況下，將使 用5 -羥基巴比士酸碘鹽等光重合開始劑之直接環氧基進行 陽離子重合。 進行本硬化前之暫時硬化的目的中，於熱硬化性樹脂中 亦可添加感光性樹脂。例如，可添加具有阿庫洛依魯（音 譯：akurom)基之感光性樹脂。在使用環氧系樹脂作爲 熱硬化性樹脂的情況下，亦可使使用光重合開始劑之直接 環氧基光重合、進行暫時硬化。 亦可使用環氧系樹脂作爲熱硬化性樹脂。具體而言，亦 可由下述中至少選出一種，即，雙酚型環氧樹脂、奈型環 氧樹脂、酚甲醛型環氧樹脂、以及甲酚甲醛樹脂。硬化後 之環氧系樹脂因具有3次元構造之架構，故’即使在進行 爲使以配線之穩固（anchor)效果而提升密著強度之粗化 處理之後，鑲塡樹脂之形狀亦不會產生不必要崩潰的情況 〇 鑲塡樹脂之流動性惡劣時，於電子元件之電極間的空隙 便會引起塡充不良、於局部處產生熱膨脹係數之極端相異 539693 五、發明說明（6) 的部分。特別在考慮耐熱性、耐濕性的情況下，因奈型環 氧樹脂較爲優越故爲佳。 此外’鑲塡樹脂之粗化處理，通常雖爲藉由使用過錳酸 鉀或鉻酸等氧化劑之濕式法，不過，亦可藉由採用等離子 或雷射等乾式法。 混入無機塡料，係於調整硬化後之熱膨脹係數以外，藉 由達到作爲架構效果之無機塡料，將使粗化處理後之鑲塡 樹脂之形狀不會產生不必要崩潰的情況。 作爲無機塡料雖未有特別的限制，卻以結晶性氧化矽、 溶融氧化矽、氧化鋁、氮化矽等爲佳。可將鑲塡樹脂之熱 膨脹係數有效的減低。藉此，相對於熱應力可獲得信賴性 之提升。 無機塡料之塡料徑，係必須使鑲塡樹脂即便在電子元件 之電極間之間隙亦可容易的流入，故可使用粒徑50μηι以 下之塡料。超過50μιη後，塡料容易堵塞於電子元件之電 極間的空隙，且因鑲塡樹脂之塡充不良而於局部處產生熱 膨脹係數之極端相異的部分。塡料徑之下限値爲0 . 1 μηι以 上爲佳。若較此爲細，則不易確保鑲塡樹脂之流動性。最 佳爲0.3 μΐΏ以上、更佳爲0.5 μΐΏ以上。爲達成鑲塡樹脂之 低黏度、高塡充化，可將粒度分布增廣。 無機塡料之形狀係爲提高鑲塡樹脂之流動性與塡充率， 可爲略呈球狀。特別是矽系之無機塡料，因容易獲得球狀 539693 五、發明說明（7) 之物故爲佳。 無機塡料之表面’可因應需要性而以偶合劑進行表面處 理。無機塡料之樹脂成分將形成濕潤性良好，也因此，鑲 塡樹脂之流動性係形成爲良好。作爲偶合劑之種類，係使 用有矽甲烷系、鈦酸酯系、鋁酸酯系等。 爲有效的迴避關於前述線路模式之曝光現像的問題，可 將本發明之鑲塡樹脂進行著色。爲了抑制疊層於鑲塡樹脂 上之線路模式在進行曝光顯像之際形成光的不規則反射等 ，可將硬化時的色彩不均不致過於明顯。著色時之色彩雖 未有所限制’係可將黑色、青色、綠色、紅色、橘色、黃 色、紫色中任一種顏色作爲基調顏色。在重視抑制光的不 規則反射之情況下，係以黑色、青色、綠色作爲基調顏色 爲佳，特別係以黑色系列爲最佳。 以黑色系列著色至鑲塡樹脂，係爲添加碳黑、黑鉛、碳 黑與黑錯之混合物寺黑色的碳素系列粉末，抑或添加C U 2 〇 、CuO、Μη02等黑色無機氧化物粉末，且可添加克羅姆純 黑All 03等甲亞胺之黑色有機顏料。 以青色系列著色鑲塡樹脂方面，舉例上係可爲酞菁藍等 酞菁系列顏料、凡拉明藍等偶氮系列顏料、蔥醌藍等蔥酸 系列等有機系列顏料，抑或群青、鈷藍等無機氧化物。 以綠色系列著色鑲塡樹脂方面，舉例上係可爲酞菁綠等 駄菁系列顏料、鉻綠等偶氮系列顏料、孔雀綠等三苯甲院 系列等有機系列顏料、Cr 203等無機氧化物粉末。 539693 五、發明說明（8) 以紅色系列著色鑲塡樹脂方面，舉例上係可爲偶氮曙紅 i阿佐拉夫索耳紅、立索耳紅等酞菁系列顏料、喹吖酮、 蔥醌紅等有機系列顏料、土紅、鎘紅等無機氧化物粉末。 以橘色系列著色鑲塡樹脂方面，舉例上係可爲鉻橙等酞 菁系列顏料、苯并咪唑銅等有機系列顏料、鉬橙等無機氧 化物粉末。 以黃色系列著色鑲塡樹脂方面’舉例上係可爲鉻黃、漢 撒頁等酞菁系列顏料、喹啉黃等喹啉系列顏料、安思拉黃 等蔥醌系列顏料、苯并咪唑銅、異吲哚滿等有機系列顏料 、鎘黃、黃鉛、鈦黃等無機氧化物粉末。 以紫色系列著色鑲塡樹脂方面，舉例上係可爲蔥醌紫等 悤醌系列顏料、三井結晶紫等三苯甲乙烷系列顏料等有機 系列顏料、猛紫等無機氧化物粉末。 將鑲塡樹脂以黑色、青色、綠色、紅色、橘色、黃色、 紫色中任一種顏色作爲基調顏色而進行著色時，係可使用 單獨的著色劑，抑可組合各種色彩之著色劑以進行著色。 此時’可組合紅、黃、青之顯示爲三原色的顏料。可將鑲 塡樹脂以所有的顏色進行著色。 此外’碳黑等導電性物質以外之著色劑的配合量，係用 以使其抑制光的不規則反射、且可使硬化時之色彩不均不 致過於醒目，以滿足適於工程條件之所希望之色調條件， 而適宜的調整。 鑲塡有使用本發明鑲塡樹脂之電子元件的線路基板，係 -10- 539693 五、發明說明（9) 形成具有優越的耐熱循環性、且具有連接信賴性。具體而 言，可如第1圖或第10圖所示之內藏型電容的覆晶式封 裝（flip chip package)。在此，不僅只有所列示之凸 柵陣列型之封裝，抑可爲銷柵陣列型封裝。 【本發明較佳實施例之詳細說明】 倘若以第1圖爲例，使用本發明鑲塡樹脂之線路基板， 係可藉由如下述之程序來製造。如第2圖所示，於該核心 基板（1 )上使用模具設置所定大小的貫通孔（開口部·· 2 )，且於該核心基板之一面上貼附背帶（back tape(3)) 後，便將背帶貼附面於下側置放。 如第3圖所示，於由其他面朝開口部（2 )內之背帶（3 ) 之黏著面上所定位置上，將電容晶圓（4 )使用固定晶圓 (chip mound)進行配置。在此所採用之電容晶圓，爲使 鑲塡樹脂之旋入爲佳，以使用具有由電容本體突出之電極 (5 )之物爲佳。如第4圖所示，配置於開口部（2 )內之 電容晶圓（4 )與開口部（2 )內之空隙間，係將本發明之 鑲塡樹脂（6)使用分配器（dispenser)流入。 將鑲塡樹脂（6)藉由100°CX80分-> 120°CX60分-> 1 6 0 °C X 1 〇分之條件進行脫泡及熱硬化。將已熱硬化之鑲 塡樹脂（6 )之表面以使用皮帶式硏磨機進行粗硏磨後， 且以磨光（1 a p )硏磨進行最後的修整硏磨。硏磨後之鑲 塡樹脂（6)之表面（60)係如第5圖所示。 接著’如第6圖所示，使用二氧化碳氣體雷射以進行加 -11- — 539693 五、發明說明（1〇) 工連通孔（7 )之鑽孔，使電容晶片（4 )之電極（5 )露 出。 之後，使用膨潤液與ΚΜη04溶液以粗化鑲塡樹脂（6 )之露 出面（6 1 ) 。Pd觸媒活性化粗化面後，以無電解電鍍、電 解電鍍之順序實施銅電鍍（9 )。銅電鍍後之狀態揭示於 第7圖。於電鍍面上形成防蝕層（未圖示），將所定的線 路模式進行圖形化。且使用Na2S 208 /濃硫酸蝕刻除去不要 的銅之部分。剝離防蝕層且完成線路（9 0 )之形成。線路 形成後之狀態揭示於第8圖。 於其上將形成絕緣層之薄膜（1 4、1 5 )進行層壓（ lam i mate)且熱硬化後，照射雷射而形成層間連接用之連 通孔。將絕緣層表面以使用相同氧化劑而粗化，且以同樣 的手法形成所定之線路模式。於線路基板之最表面所形成 焊劑防蝕塗層之乾薄膜進行層壓，將半導體構件之實裝模 式進行曝光、顯像而形成，且形成焊劑防蝕塗層（1 2 )。 其狀態如第9圖所示。實裝半導體構件之端子電極（1 3 ) 方面，係以N i電鍍、Au電鍍之順序施行電鍍。之後，便 通過回焊爐，裝設半導體構件（1 8 )。進行基板實際裝設 之電極方面，係形成低融點焊劑所使用之焊接孔（1 7 )。 將焊接材料（2 1 )以分配器充塡至實裝部後，進行熱硬化 ’如弟1圖所不來完成所稱目的之線路基板之製作。 於核心基板之至少一面上，將絕緣層與線路層以交互方 式進行積層而形成疊層的同時，使用之基板係爲將開口部 -12- 539693 五、發明說明（11) 貫通核心基板與疊層之多層線路基板，係可如下所述進行 製造（第11圖〜第25圖）。在此，使用第11圖所示之 所謂的「FC-PGA」構造之線路基板說明如下。 如第12圖所示，準備有將厚度18//m之銅箔（200)貼 附於厚度〇.5mm之絕緣基板（10 0)上之FR-5製雙面貼銅 核心基板。在此所用之核心基板的特性，係藉由TMA之Tg (玻璃移轉點）達175°C，基板面方向之CTE (熱膨脹係 數）爲16ppm/ °C，基板面垂直方向之CTE (熱膨脹係數 )爲50ppm/ °C，於ΙΗΜζ中之介電率ε爲4. 7，於1MHz 中之 tan5 達 0.018。 將光阻薄膜（photoresist film)貼附於核心基板上、 進行曝光顯像，且設置對應於直徑600 // m開口部與所定 線路形狀之開口部（未圖示）。使用含有亞硫酸鈉與硫酸 之蝕刻液以將露出於光阻薄膜開口部之銅箔蝕刻去除。剝 離除去光阻薄膜，如第13圖所示，獲得對應於露出部（ 3〇〇 )與所定線路形狀之露出部（未圖示）所形成之核心 基板。 藉由市面販售之蝕刻處理裝置（美克（音譯）社製 CZ 處理裝置）實施鈾刻處理而將銅箔表面粗化後，將以環氧 樹脂爲主體之厚度3 5 // m之絕緣薄膜貼附於核心基板兩面 。之後，便以1 7(TC X 1 . 5時間之條件進行固化處理（ c u r e )而形成絕緣層。此種固化處理之後之絕緣層特性係 -13- 539693 五、發明說明（12) 爲，藉由TMA之Tg (玻璃移轉點）達155°C，藉由DMA之 Tg (玻璃移轉點）達2041 ’ CTE (熱膨脹係數）爲66ppm /°C，於ΙΗΜζ中之介電率e爲3.7，於1MHz中之tan<5 達0.033，300°C下之重量減爲- 0.1%，吸水率爲0.8%， 吸濕率爲1 %，楊格（Young )率爲3GHz，拉伸強度達 63Mpa，伸長率爲4.6%。 如第1 4圖所示，於使用二氧化碳氣體雷射之絕緣層（ 400 )上形成層間連接用之連通孔（500 )。連通孔之型態 ，係爲表層部直徑爲120// m、底部直徑爲60// m之缽狀。 更甚者，提昇二氧化碳氣體雷射之輸出，形成用以貫通絕 緣層（ 400 )與核心基板之直徑300 // m之貫通孔（ 600 ) 。貫通孔之內壁面係具有以雷射加工之特有的波狀彎曲（ 未圖示）。之後，便將基板以含有氯化鈀之觸媒活性化液 體浸漬後，於全面實施無電解銅電鍍（未圖示）。 其次，於基板全面附上厚度爲1 8 // πι之銅面板電鍍 (700 )。在此，連通孔（500 )方面係形成有將層間以電 器性連接之連通孔導體（800 )。另外，於貫通孔（600) 方面係形成有將基板表裏面以電器性連接之貫通孔導體 (900 )。且藉由市售之（美克（音譯）社製 CZ處理裝 置）實施蝕刻處理而將銅電鍍表面粗化。之後’藉由同家 公司之防鏽劑實施防鏽處理（商品名：CZ處理）而形成斥 水性面，結束斥水化處理。將相對於已實施斥水化處理之 導體層表面之水的接觸角2Θ，在藉由接觸角測定器（商 -14- 539693 五、發明說明（13) 品名：C A - A ’協和科學製）以液適法進行測定後，接觸角 2 0係爲1 〇 1度。 於真空吸附裝置之所附台座上設置不纖紙，將上述基板 配置於台座之上。設置具有用以對應於其上之貫通孔（ 6 00 )位置上之不鏽鋼製的鑲塡光罩。接著，載置含有銅 塡充物之通孔塡充用糊狀物，一邊以滾輪式橡皮輥加壓而 進行鑲塡充塡。 如第1 5圖所示，將以充塡至貫通孔（600 )內之貫通孔 充塡用塡充物（1 000 )以120°C X 20分的條件下暫時固化 。其次’如第1 6圖所示，使用皮帶硏磨機以硏磨（粗硏 磨）基板表面後，進行拋光硏磨（最後修整硏磨）而平坦 化，便使其以1 50t X 5小時的條件下固化，而結束鑲塡 程序。 如第17圖所不，使用模具（未圖示）而形成口8111111之貫 通孔（1 10 )。如第18圖所示，將遮蔽帶（120 )貼附至 基板的一面上。之後，如第1 9圖所示，於露出至貫通孔 (1 10 )之遮蔽帶（120 )上，將積層電容晶圓（130 )使 用固定晶圓（chip mound)配置8個。此種積層電容晶圓 ，係由1.2mmX〇.6mmX〇.4mm之積層體（150)所形成，且 將電極（140)由積層體突出70//m。 如第20圖所示，於已配置積層電容晶圓（1 30 )之貫通 孔（1 1 0 )之中，使用分配器（未圖示）而將本發明之鑲 塡樹脂（160 )進行充塡。藉由80°C X 3小時之1次加熱 程序、1 7 0 °C X 6小時之2次加熱程序的條件而將鑲塡樹脂 脫泡與熱硬化。 -15- 539693 五、發明說明（14 ) 如第2 1圖所示，將以硬化之鑲塡樹脂（1 60 )表面使用 皮帶硏磨機進行粗硏磨後◦以磨光硏磨進行最後修整硏磨 。於硏磨面方面，電容晶圓（130)之電極（140)之端面 係爲露出。接著，將已暫時硬化之鑲塡樹脂（160)以150t X 5小時的條件下硬化。 之後，使用膨潤液與ΚΜη04溶液以粗化鑲塡樹脂（1 60 ) 之硏磨面。將粗化面以Pd觸媒活性化之後，以無電解電 鍍、電解電鍍之順序實施銅電鍍。如第22圖所示，被形 成於鑲塡樹脂（1 60 )上之電鑪層（1 70 )係電氣性地連接 至電容晶圓（130 )之電極（140)端面。且於電鍍面上形成 抗蝕層（未圖示），將所定線路模式進行圖形化。且使用 Na2S 208 /濃硫酸鈾刻除去不要的銅之部分。剝離防蝕層， 如第23圖所示完成線路之形成。藉由市售之蝕刻處理裝 置（美克（音譯）社製 CZ處理裝置）實施蝕刻處理而將 線路之銅電鍍表面粗化。 將於其上形成爲絕緣層之薄膜（1 90 )進行層壓且熱硬 化後，照射二氧化碳氣體雷射而形成層間連接用之連通孔 。將絕緣層表面使用與上述相同之氧化劑以進行粗化，且 以同樣之手法形成所定線路（20 1 )。於線路基板之最表 面上形成爲焊劑防蝕塗層之乾薄膜進行層壓，將半導體構 件之實裝模式進行曝光、顯像後形成，結束焊劑防蝕塗層 (2 1 0 )之形成。即便是針對進行實裝用之附銷（p i η )之 裏面側，亦以同樣方法形成所定之線路（230 )與焊劑防 -16- 539693 五、發明說明（15) 蝕塗層（240 )，如第24圖所示，獲得附銷前之多層印刷 線路基板。 實際裝設有半導體構件之端子電極（201 )方面，以Νι 電鍍、Au電鍍之順序實施電鍍（未圖示）。並於其上印刷 由低熔點銲錫所形成之焊料後，通過回焊爐而形成用以實 裝半導體構件之焊球（220 )。 另一方面，於半導體構件實裝面之相反側方面，印刷由 高熔點銲錫所形成之焊料後，通過回焊爐而形成用以附銷 之焊球（260 )。將銷（250 )置放於治具（未圖示）上而 將基板進行配置的狀態下，通過回焊爐、進行附銷（未圖 示），如第25圖所示，獲得將半導體構件進行實裝前之 FC - PG A型之多層印刷線路基板。在使用投影機測定由對應 於以鑲塡樹脂（1 60 )所鑲塡開口部（1 1 0 )之區域上所附 之銷（ 250 )的前端之位置偏移量時，可獲得0.1mm以下 之良好結果。 於半導體構件實裝面上將半導體構件（270 )配置於可 進行實裝之位置上，且僅以溶解低熔點焊料（220 )之溫 度條件下通過回焊爐，以實裝半導體構件（270 )。將焊 接材料（300 )以分配器充塡至實裝部後進行熱硬化，而 獲得如第11圖所示之使用將半導體構件（ 270 )實裝至表 面之FC-PGA型之多層印刷線路基板所用的半導體裝置。 【實施例】 以下，將本發明使用實施例以進行說明。鑲塡樹脂係形 -17- 539693 五、發明說明（16) 成如表1所示，秤量、混合各成分，且以3根輥筒製粉機 (r〇 1 1 πη 1 1 )進行混合揉捏而製作。在此，表1中之詳 細記載事項係如下所示。 ------ 試料編號 1 2 3 4 5 6 7 8 9 環氧樹脂 HP-4032D HP-4032D E-807 YL-980 HP-4032D N-740 HP-4032D E-152 N-740 硬化劑 QH-200 B-570 QH-200 B-650 YH-306 YH-300 YH-300 B-650 B-650 促進劑 2P4MHZ 2P4MHZ 2P4MHZ 2P4MHZ 2P4MHZ 2P4MHZ 2P4MHZ 2P4MHZ 2P4MHZ TSS-6 TSS-6 TSS-6 TSS-6 TSS-6 TSS-6 TSS-6 TSS-6 TSS-6 塡料含有率 65% 65% 65% 65% 65% 65% 65% 65% 65% #4300 #4300 #4300 #4300 #4300 #4300 #4300 #4300 #4300 碳含有率 0% 0.1% 0.2% 0.3% 0.5% 1.0% 1.5% 2.0% 2.5% 環氧樹脂 • 「HP- 4032D」：高純度奈型環氧樹脂（大日本Inki 製） • 「E-807」··雙酚F型環氧樹脂（油化Shell製） • 「YL- 980」：雙酚A型環氧樹脂（油化Shell製） • 「N- 740」：酚甲醛型環氧樹脂（大日本Ink DAINIPPON INK)製） 硬化劑 • 「QH- 200」：酸無水物系硬化劑（日本ΖΕΟΝ製） • 「Β- 570」：酸無水物系硬化劑（DIC製） • 「Β - 6 5 0」：酸無水物系硬化劑（d I C製） • Γ ΥΗ- 3 06」：酸無水物系硬化劑（油化Shell環氧製） -18- 539693 五、發明說明（17) • 「YH- 3 00」：酸無水物系硬化劑（油化Shell環氧製） 促進劑（硬化促進劑） • 「2P4MHZ」：咪唑系硬化劑（四國化成工業製） 無機塡料 • 「TSS - 6」：有機矽烷偶合處理劑（龍森製：依據粒 度分布最大粒徑爲24 μ m) 碳黑 • 「# 43 00」··東海 Carbon ( Tok a 1 Carbon )社製 「碳含有率」係爲將環氧樹脂+硬化劑+無機塡料之合 計設爲1 00質量％時之値。各添加量係爲如表1所示之比 例。「塡料含有量」係爲將環氧樹脂+硬化劑+塡料之合 計設爲100質量90時之含有量設爲65質量％。促進劑之 含有量係爲將環氧樹脂+硬化劑+塡料之合計設爲1 00質 量％時之含有量設爲0 . 1質量％。環氧樹脂與硬化劑之混 合比例爲以官能基比設爲1 00/ 95。各添加量係如表1所 示之比例的剩餘部。相對於表1所示之各鑲塡樹脂組成物 ，進行以下之評估。 (信賴性評估） 測定介電率及介電損之評估樣品係製作如下。首先，於 薄膜電池（hu 1 1 c e Π )測試用銅板上藉由網目印刷法將 模製（mould)樹脂以寬度60mmX長度90mmX厚度100//m 之尺寸進行印刷。之後，便以100 °C X 80分—120 °C X 60 分—1 60°C X 1 0分之3階段熱條件進行脫泡及熱硬化。於 -19- 539693 五、發明說明（18) 該硬化物上，藉由網目印刷法將銀焊料印刷塗布至直徑 2 0mm之大小上，以阻抗/槽面析光器（gain face analyzer ( HEWLETT PACKARD 製 HP4 1 94A ))進行測定。 體積阻抗之評估用樣品係製作如下。首先’於薄膜電池 測試用銅板上藉由網目印刷法將模製（mou 1 d )樹脂以寬 度60mm X長度90mm X厚度100 μ m之尺寸進行印刷。之後 ，便以 100°C X80 分—120°C X60 分—160°C X10 分之 3 階 段熱條件進行脫泡及熱硬化。將此使用高阻力計數器（ high register meter ( HEWLETT PACKARD 製 HP4339B) )，測定體積阻抗。電阻率電池（r e s i s t i v i t y c e 1 1 )係 使用直徑26mni之物，充電時間爲20秒，輸出電壓値爲 100V。 曝光顯像時之生產率及體積阻抗之評估用樣品係製作如 下。首先，將上述所製作之板狀物表面使用膨潤液與 ΚΜη04溶液進行粗化。將粗化面Pd觸媒活性化後，以無電 解電鍍、電解電鍍之順序實施銅電鍍。於電鍍面上形成防 蝕層，線寬/線空間係曝光顯像40// m/20// m之梳齒狀 線路模式。使用Na2S 208 /濃硫酸蝕刻除去不要的銅之部分 。剝離防蝕層，完成線路之形成。此時之合格率係作爲「 曝光生產率」而進行評估。 是否合乎該等評估之判定基準係如下所示。評估結果揭 示於表2。 •體積阻抗：1.0Χ1014Ω · cm以上 -20- 539693 五、發明說明（19) •介電率：5 . 0以下 • tan5 : 0.08 以下 •曝光生產率：95%以下 【表2】________ 試料編號 1 2 3 4 5 〜Ί 6 _ 7 8 9 體積阻抗 (X 1014Ωcm) 15.4 53.0 22.2 14.6 14.7 7.82 17.1 9.82 9.25Χ10'5 是否合乎介 電率 3.78 3.83 3.88 3.98 4.07 4.42 _ 5.46 5.78 7.27 〇 〇 〇 〇 〇 〇 Δ J有不合格） Δ (有不合格） X 是否合乎 tan δ 0.010 0.012 0.017 0.022 0.031 0.047 _ 0.087 0.107 0.194 〇 〇 〇 〇 〇 〇 〜 X X X 是否合乎曝 光成品率 95% 98 97 97 98 97 一 95 96 95 〇 〇 〇 〇 〇 〇 ^ 〇 〇 〇 由結果可得知’實施例中之試料編號1〜6於全數評估 項目中係獲得有良好之結果’另一方面，碳黑之含有量超 過1 . 4質量％之對照例之試料編號7〜9方面，卻可見其 體積阻抗減低、介電率上升、tan5上升與曝光生產率下 降。 【發明之效果】 本發明之鑲塡樹脂，係具有tan (5爲0.08以下、且介電 率亦達5以下之優越介電特性、以及體積阻抗亦有1 · 0 X 1014Ω . cm之高體積阻抗。此外，藉以將碳之配合比例於 -21 - 539693 五、發明說明（2〇) 重量比抑制於1.4質量％以下，體積抵抗亦爲1.0 XI014Ω · cm 後，可獲得良好之絕緣性。且不僅可獲得此種高體積阻抗 、低t an ό、低介電率所稱之優越的介電特性及電氣性特 性，同時，可藉以防止線路模式之曝光時之不規則反射而 達到提昇生產率之目的。 圖式簡單說明 第1圖所示係將使用本發明之鑲塡樹脂之線路基板適用 於BGA基板之例的說明圖。 第2圖所示係使用本發明之鑲塡樹脂之線路基板之製造 方法之一態樣的說明圖。 第3圖所示係使用本發明之鑲塡樹脂之線路基板之製造 方法之一態樣的說明圖。 第4圖所示係使用本發明之鑲塡樹脂之線路基板之製造 方法之一態樣的說明圖。 第5圖所示係使用本發明之鑲塡樹脂之線路基板之製造 方法之一態樣的說明圖。 第6圖所示係使用本發明之鑲塡樹脂之線路基板之製造 方法之一態樣的說明圖。 第7圖所示係使用本發明之鑲塡樹脂之線路基板之製造 方法之一態樣的說明圖。 、 第8圖所示係使用本發明之鑲塡樹脂之線路基板之製造 方法之一態樣的說明圖。 第9圖所示係使用本發明之鑲塡樹脂之線路基板之製造 -22- 539693 五、發明說明（21) 方法之一態樣的說明圖。 第1 〇圖所示係將使用本發明之鑲塡樹脂之線路基板適 用於BGA基板之例的說明圖。 第11圖所示係使用本發明鑲塡樹脂之FC-PGA型之多層 印刷線路基板之一態樣的說明圖。 第1 2圖所示係厚度爲400 // m之銅箔貼附基板的槪略圖 〇 第1 3圖所示係厚度爲400 // m之銅箔貼附基板之圖形化 後之狀態說明圖。 第1 4圖所示係將絕緣層形成於核心基板兩面上之基板 形成連通孔與貫通孔之狀態說明圖。 第1 5圖所示係將絕緣層形成於核心基板兩面上之基板 在附上面板電鍍後之狀態說明圖。 第1 6圖所示係將貫通孔鑲塡且充塡後之基板的說明圖 〇 第1 7圖所示係衝壓以形成貫通孔之說明圖。 第18圖所示係於衝壓以形成貫通孔之基板的一面上， 貼附上遮蔽帶之狀態說明圖。 第19圖所示係於露出至貫通孔之遮蔽帶上，配置有積 層電容晶圓之狀態說明圖。 第20圖所示係將鑲塡樹脂充塡至貫通孔內之狀態說明 圖。 第2 1圖所示係硏磨基板面且呈平坦化之狀態說明圖。 -23- 539693 五、發明說明（22) 第22圖所示係將面板電鍍覆於基板硏磨面之狀態說明 圖。 第23圖所示係以將線路圖形化之狀態說明圖。 第2 4圖所示係於基板上形成疊層（b u i 1 d - u p )及焊劑 防鈾塗層之狀態說明圖。 第25圖所示係使用本發明之鑲塡樹脂之FC-PGA型之多 層印刷線路基板之一態樣之說明圖。 【圖式符號說明】 1 :核心基板 2 :貫通孔（開口部） 3 :背帶 4 :電子元件 5 :電子元件之電極 6 :鑲塡樹脂 60 :平坦化面 61 :粗化面 -24-

Claims (1)

  1. 539693 ..._ 第90131630號「鑲塡樹脂」專利案 (92年1月28日修正） 六、申請專利範圍： 1 . 一種鑲塡樹脂，係爲用以鑲塡電子元件之鑲塡樹脂裡， 其特徵在於，其介電率爲5以下，且其tan (5爲0.08以 下；將碳黑含有在1.4質量％以下；前述鑲塡樹脂之樹 脂成分係至少包含有熱硬化性樹脂，且至少包含有一種 種類以上之無機塡料；前述熱硬化性樹脂係具有雙酚型 環氧樹脂、奈型環氧樹脂、酚甲醛型環氧樹脂、以及甲 酚甲醛樹脂之環氧樹脂中至少選出一種。 2 .如申請專利第1項之鑲塡樹脂’其中係藉由將黑色、青 色、綠色、紅色、橘色、黃色、紫色中任一種顏色作爲 基調顏色而進行著色。
TW90131630A 2000-12-25 2001-12-20 Embedding resin TW539693B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000393600 2000-12-25
JP2001040225 2001-02-16
JP2001352496A JP4038363B2 (ja) 2000-12-25 2001-11-19 配線基板

Publications (1)

Publication Number Publication Date
TW539693B true TW539693B (en) 2003-07-01

Family

ID=27345536

Family Applications (1)

Application Number Title Priority Date Filing Date
TW90131630A TW539693B (en) 2000-12-25 2001-12-20 Embedding resin

Country Status (3)

Country Link
US (1) US6680123B2 (zh)
JP (1) JP4038363B2 (zh)
TW (1) TW539693B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319765A (ja) * 2000-12-27 2002-10-31 Ngk Spark Plug Co Ltd 埋め込み樹脂
US6770965B2 (en) * 2000-12-28 2004-08-03 Ngk Spark Plug Co., Ltd. Wiring substrate using embedding resin
JP4547852B2 (ja) * 2002-09-04 2010-09-22 富士ゼロックス株式会社 電気部品の製造方法
JP4757698B2 (ja) * 2005-05-11 2011-08-24 Ｎｅｃトーキン株式会社 固体電解コンデンサ
JP5344394B2 (ja) * 2008-07-10 2013-11-20 山栄化学株式会社 硬化性樹脂組成物、並びにハロゲンフリー樹脂基板及びハロゲンフリービルドアッププリント配線板
KR101055471B1 (ko) * 2008-09-29 2011-08-08 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP5339968B2 (ja) * 2009-03-04 2013-11-13 パナソニック株式会社 実装構造体及びモータ
JP2010238691A (ja) * 2009-03-30 2010-10-21 Fujitsu Ltd 中継部材およびプリント基板ユニット
WO2014130431A2 (en) * 2013-02-21 2014-08-28 3M Innovative Properties Company Polymer composites with electromagnetic interference mitigation properties
JP6320239B2 (ja) 2013-09-24 2018-05-09 日東電工株式会社 半導体チップ封止用熱硬化性樹脂シート及び半導体パッケージの製造方法
KR101681360B1 (ko) * 2013-11-25 2016-11-30 삼성전기주식회사 전자부품 패키지의 제조방법
WO2018030262A1 (ja) * 2016-08-09 2018-02-15 株式会社村田製作所 モジュール部品の製造方法
CN115353708A (zh) * 2022-08-26 2022-11-18 云南协研科技有限公司 一种扫描电镜专用低背景导电热镶嵌料及其制备方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1446699A (en) * 1973-07-20 1976-08-18 Matsushita Electric Ind Co Ltd Liquid 1,2-poly-butadiene-talc powder compositions
JPS6090219A (ja) * 1983-10-21 1985-05-21 Takeda Chem Ind Ltd 熱硬化性樹脂の製造法
JPH01194500A (ja) * 1988-01-29 1989-08-04 Japan Radio Co Ltd 多層配線基板
JP2712091B2 (ja) * 1990-03-30 1998-02-10 株式会社東芝 印刷配線板の接続装置
JPH04356998A (ja) 1991-06-01 1992-12-10 Ibiden Co Ltd マルチチップモジュール
JPH06326472A (ja) 1993-05-14 1994-11-25 Toshiba Corp チップコンデンサ内蔵基板
JPH07263619A (ja) 1994-03-17 1995-10-13 Toshiba Corp 半導体装置
JPH0959352A (ja) * 1995-06-15 1997-03-04 Nissan Chem Ind Ltd エポキシ・酸無水物組成物
ID19337A (id) * 1996-12-26 1998-07-02 Ajinomoto Kk Film perekat antar-pelapis untuk papan pembuat kabel cetakan berlapis-banyak dan papan kabel cetakan berlapis-banyak memakai film ini
JP3051700B2 (ja) 1997-07-28 2000-06-12 京セラ株式会社 素子内蔵多層配線基板の製造方法
JP3588230B2 (ja) 1997-07-31 2004-11-10 京セラ株式会社 配線基板の製造方法
JP3188856B2 (ja) 1997-08-09 2001-07-16 イビデン株式会社 多層プリント配線板の製造方法
JPH1174648A (ja) 1997-08-27 1999-03-16 Kyocera Corp 配線基板
JPH11126978A (ja) * 1997-10-24 1999-05-11 Kyocera Corp 多層配線基板
US5951908A (en) * 1998-01-07 1999-09-14 Alliedsignal Inc. Piezoelectrics and related devices from ceramics dispersed in polymers
JPH11307687A (ja) 1998-04-16 1999-11-05 Ibiden Co Ltd パッケージ基板
JP2000124352A (ja) * 1998-10-21 2000-04-28 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2000169675A (ja) * 1998-12-03 2000-06-20 Sumitomo Bakelite Co Ltd エポキシ樹脂組成物及び半導体装置
JP2000273288A (ja) * 1999-03-29 2000-10-03 Citizen Watch Co Ltd 封止樹脂組成物
US6146749A (en) * 1999-05-03 2000-11-14 Jsr Corporation Low dielectric composition, insulating material, sealing material, and circuit board
JP2001072832A (ja) * 1999-09-06 2001-03-21 Sumitomo Bakelite Co Ltd エポキシ樹脂組成物及び半導体装置
CN1404494A (zh) * 2000-02-23 2003-03-19 旭化成株式会社 改性聚苯醚
JP2003152317A (ja) * 2000-12-25 2003-05-23 Ngk Spark Plug Co Ltd 配線基板

Also Published As

Publication number Publication date
US20020147264A1 (en) 2002-10-10
US6680123B2 (en) 2004-01-20
JP2002317121A (ja) 2002-10-31
JP4038363B2 (ja) 2008-01-23

Similar Documents

Publication Publication Date Title
TW587992B (en) Wiring substrate
TW593402B (en) Wiring substrate
US7262975B2 (en) Multilayer printed wiring board
US6930258B1 (en) Multilayer printed wiring board and method of producing multilayer printed wiring board
US6939738B2 (en) Component built-in module and method for producing the same
US6358351B1 (en) Sheet for a thermal conductive substrate, a method for manufacturing the same, a thermal conductive substrate using the sheet and a method for manufacturing the same
TWI293315B (en) Wiring substrate
TW539693B (en) Embedding resin
EP0926729A2 (en) Semiconductor plastic package and process for the production thereof
US20040160752A1 (en) Electronic component built-in module and method of manufacturing the same
TW574248B (en) Embedding resin and wiring substrate using the same
US20110019383A1 (en) Wiring board and method for manufacturing the same
US8621748B2 (en) Manufacturing method for a printed wiring board
JP3619421B2 (ja) 多層配線基板の製造方法
JP2005039227A (ja) 半導体内蔵モジュールとその製造方法
JP3959261B2 (ja) 配線基板
JP2002319765A (ja) 埋め込み樹脂
CN1909762B (zh) 多层印刷配线板
KR20230032949A (ko) 인덕터 내장 기판의 제조 방법
JP2004063979A (ja) プリント配線板
JP2003273481A (ja) 熱伝導基板
JPH09326562A (ja) 回路基板の製造方法及び回路基板

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent