TW532017B - Gated clock recovery circuit - Google Patents
Gated clock recovery circuit Download PDFInfo
- Publication number
- TW532017B TW532017B TW090125775A TW90125775A TW532017B TW 532017 B TW532017 B TW 532017B TW 090125775 A TW090125775 A TW 090125775A TW 90125775 A TW90125775 A TW 90125775A TW 532017 B TW532017 B TW 532017B
- Authority
- TW
- Taiwan
- Prior art keywords
- pll
- clock
- circuit
- signal
- patent application
- Prior art date
Links
- 238000011084 recovery Methods 0.000 title claims abstract description 43
- 229920000729 poly(L-lysine) polymer Polymers 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims description 16
- 238000012546 transfer Methods 0.000 claims description 12
- 230000007704 transition Effects 0.000 claims 3
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims 1
- 238000009434 installation Methods 0.000 claims 1
- 108010077333 CAP1-6D Proteins 0.000 abstract description 8
- 102100029500 Prostasin Human genes 0.000 abstract description 8
- 108010031970 prostasin Proteins 0.000 abstract description 8
- 230000005540 biological transmission Effects 0.000 abstract description 7
- 101000897856 Homo sapiens Adenylyl cyclase-associated protein 2 Proteins 0.000 abstract description 5
- 101000836079 Homo sapiens Serpin B8 Proteins 0.000 abstract description 5
- 101000798702 Homo sapiens Transmembrane protease serine 4 Proteins 0.000 abstract description 5
- 102100032471 Transmembrane protease serine 4 Human genes 0.000 abstract description 5
- 238000004891 communication Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 101100339482 Colletotrichum orbiculare (strain 104-T / ATCC 96160 / CBS 514.97 / LARS 414 / MAFF 240422) HOG1 gene Proteins 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0004—Initialisation of the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transceivers (AREA)
Description
A7 B7
532017 五、發明説明(1 ) 曼2月範圍
曼明背景
發射機之時脈應確實以同頻率作業, 恩上,接收機之時脈與 ’並在相位上爲同相。 發射機之時脈與接收機之時脈非常接近,但在頻率上不同 ,會造成頻不匹配。 终多數位通仏系統中之接收機,利用鎖相迴路(pLL), 直接自進入之資料順序回復時脈信號。此一實施中,pLL 電路產生本地時脈信號,其與進入之參考信號同相。同相 之本地時脈信號,可使通信系統中之發射機發射之同步資 料易於接收及處理。 典型上’傳統PLL電路包括一相位檢波器,一遽波器, 及一電壓控制振盪器(VCO)。傳統PLL電路中,相位檢波器 比較進入資料(DATA)及VCO之輸出。相位檢波器產生一誤 差信號茄代表參考信行與VCO輸出間之相差CD誤差信號被 濾波,後加至VCO之控制輸入,以產生追隨參考信號相位 之輸出信號。 許多時脈電路一連續模式作業,其中之發射機與接收機 連績作業’並監視通信璋之進入資料。此一連續作業,需 要強大功率,此爲無線或光學通信所配置之電池作業接收 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 532017 A7 B7 五、發明説明(2 ) 機之問題之一邵份。因此,僅在資料處理時作業以節省功 率,實爲理想。因此,許多時脈回復電路被建議,以脈衝 模式作業以迅速調整自通信系統進入之資料之相位改變。 例如,美國專利第5,757,872號,標題爲”時脈回復電路”, 指定給本發明之受說人,並以參考方式併入此間。 除提供一改進之功率消耗特性外,此脈衝模式時脈回復 電路,亦不需要二進制轉移之長串,以產生與進入資料有 相同頻率及適當相位之時脈信號。此一脈衝模式時脈回復 私路,在展現與相對之連續模式回復電路改進之性能之同 時,其受到某些限制,如能克服,可擴展脈衝麼模式時脈 回復電路心利用及效率。例如,多數脈衝模式時脈回復電 路展現振盥器間I不匹配,因此構成頻率偏移。因此需要 一方法及裝置,以自一進入之參考信號回復一時脈信號, 其具有匹配之振盪器及無頻率偏移。 本發明概述 揭示一閘控時脈回復電路,其接收一輸入資料及產生頻 率及相位相配之時脈輸出。閘控時脈回復電路實際上,可 瞬時凋整產生之輸出時脈與進入之資料流中之相位改變。 再者,閘控時脈回復電路利用發射之非預定資料,產生輸 出時脈唬。換g之,本發明之閘控時脈回復電路,可產 生具有與發射機之頻率與相位相配之時脈信號,而不需 任何特並之轉移圖案,或連續二進制串,,Is"或,,〇s,,。 根據本發明·特性,閘控時脈回復電路,包括二pLL電路 。罘一 PLL (PLL1)調整至_本地時脈參考之頻率,及間接 -5- 本紙張尺度適財®國家標準(CNS)_A4k格(210 X 297公爱) 532017 A7 B7 五、發明説明(3 ) 調諧第二PLL (PLL2)。以此方式,第二PLL (PLL2)在接收進 入資料時,立即調整接收資料之相位,並保持此第二振盪 器與接收資料之相位關係。 圖式簡略説明 圖1爲一方塊圖,説明本發明可用之一通信系統; 圖2爲一方塊圖,進一步説明圖1之接收機;及 圖3爲一方塊圖,進一步説明圖2中之本發明時脈回復電 路。 詳細説明 * 圖1説明本發明一通信系統100。如圖1所示,通信系統 100包含一發射機102,一通信媒體104,及一接收機200, 將在圖2中討論。資料108由發射機102輸出,由通訊媒體 104載負,並到達接收機200作爲輸入資料流107。接收機 200將資料信號解碼以產生輸出資料流11〇。 圖2顯示圖1中之接收機200之細節。如圖2所示接收機 200包括預處理電路202,其處理輸入資料流107以產生資料 信號204。資料信號204輸入至時脈回復電路300,圖3將進 一步討論。時脈回復電路300利用資料信號204以產生,具 有與資料信號204適當相位關係之時脈信號208。一選擇性 彈性儲存電路210可包括在内,以降低不穩定。彈性儲存 電路210可利用彈性儲存電路如⑴一除多工器;或(ii) 一組 記憶體儲存元件及一組内聯作爲先入先出電路之一組邏輯 元件,如揭示於美國專利號碼5,757,872標題爲,’時脈回復 電路”,指定給本發明之受託人,其以參考方式併入此間。 -6- 本纸張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 532017 A7 B7 ___ 五、發明説明(4 ) 選擇性彈性儲存電路210有一第一輸入209 ,其接收時脈 信號208,.並有一輸出211以輸出資料流110。彈性儲存電路 210有一第二輸入212及第三輸入213。第二輸入212接受代 表輸入資料流107之資料信號204。在此實施例中’資料信 號204直接輸入至第二輸入。對精於此技藝人士可知,可 用觸發器以提供延遲及/或同步,俾時脈信號208及資料信 號204有適當關係。第三輸入213接受本地時脈信號214。 圖3爲一方塊圖,説明圖2之時脈回復電路3〇〇之細節。 如圖3所示,時脈回復電路300包括二PLL電路31〇及35〇。根 據本發明一特性,時脈回復電路300可產生一時脈信號, 其具有與進入資料328相同頻率及適當相位關係,不需一 特定轉移圖案或二進位串,,1 "或,,〇 ”。如以下討論,第一 pLL 310 (PLL1)調整發射機之頻率並間接調諧第二PLL 350 (PLL2)。以此方式,第二PLL 350 (PLL2)可在收到進入資料 時,立即調整發射機之相位。 特別是,第一PLL310(PLL1)調整進入資料之頻率及提供 —偏壓CAP1至第二PLL 350 (PLL2)以間接調諧第二PLL 350 (PLL2)。偏壓CAP1,325經二位置傳輸閘(或開關)340 (短路 或開路)加至第二PLL 350 (PLL2),該開關最初爲閉合(短路 )位置,直到在DRESET線327接收再設定信號爲止。傳輸閘 (或開關)340可爲任何裝置,其施加第一 PLL 310之一偏壓( 或電流)至第二PLL 350。在一實施例中,傳輸閘340在資料 於data線328上收到時,被置爲開路位置。因此,第一 pll 3l〇 (PLL1)驅動第二PLL 350 (PLL2)之偏壓CAP2,以與進入 - -7 - 本纸張尺度適用巾@ ®家標準(CNS) A4規格(⑽X 297公爱) 532017 A7 B7 五、發明説明(5 ) 資料之頻率匹配,直到接收之資料將傳輸閘340開路爲止 。因此,偏壓CAP1被移除,第二PLL 350 (PLL2)可在無PLL1 310控制下操作。此後,第二PLL 350 (PLL2)以與接收資料 同相振盧。 如圖3所示,第一 PLL 310 (PLL1)包括一頻率檢波器312, 一濾波器314及一振盪器318,如電壓控制振盪器(VCO)。頻 率檢波器312比較本地參考信號(CLOCK)與振盪器318之輸 出(PHACLK)。應注意,本地參考信號(CLOCK)以與發射機 之同一標稱頻率作業。因此,頻率檢波器312產生一誤差 信號(FDET0UT1),其代表參考信號與振盪器輸出間之相位 差。誤差信號由濾波器314濾波,偏壓信號(BIASP1及 BIASN1)之作用爲向上及向下方式調整振盪器318之頻率。 及偏壓信號(BIASP1及BIASN1)在時間上統合,以對應調整 振盪器輸出之相位。偏壓信號(BIASP1及BIASN1)供應至振 盪器之對應控制輸入,以產生輸出信號(PHACLK),其跟隨 參考信號之相位。應注意,説明性實施例利用二偏壓信號 (BIASP1及BIASN1),或可利用更多,對精於此技藝人士甚 爲明顯。 同理,如圖3所示,第二PLL 350 (PLL2)包括一相位檢波 器400,一濾波器354及一振盪器358,如電壓控制振盪器 (VC0)。相位檢波器400比較進入參考信號(DATA)之相位, 其由匹配資料延遲級36 0及振盪器358之輸出(0SC)所延遲 。應注意,匹配資料延遲級360對進入參考信號(DATA)引 入之延遲,與由RUNGEN 305,及振盪器358所引入之延遲 - 8 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 裝 訂 532017 - A7 __ B7 五、發明説明(6 ) 相同如下所述。PHASEDET 400產生一誤差信號(FDETOUT2) ,其代表參考信號IDATDEL及振盪器輸出(OSC)之相差。誤 差信號由濾波器354濾波,偏壓信號(BIASP2及BIASN2)加至 振盪器之對應控制輸入,以產生一輸出信號(OSC),其跟 隨參考信號之相位。應再注意,當輸送閘340爲閉合(短路) 位置時,第二PLL 350 (PLL2)由第一 PLL 310 (PLL1)所生之 偏壓信號(CAP1)控制,VCO 358被關閉,FDETOUT2無誤差 信號。 第一 PLL 310(PLL1)之數計應與第二PLL 350 (PLL2)之特性 匹配。因此,振盪器OSC1及OSC2 318, 358及濾波器314, 354 中之電容器CAP1及CAP2上之電壓應匹配。先入先出(FIFO) j80爲彈性儲存電路210之實施,如上所述以避免不穩定。 應注意,第一 PLL 310 (PLL1)及第二PLL 350 (PLL2)可以不 同頻率設計,以使與時脈信號偏移。例如,PLLs 310, 350 可以環振盪器實施,每一具有一奇數但不等之反相器。在 此實施例中,濾波器314及354中之電容器CAP1,CAP2上之 電壓仍可匹配。例如,如理想時脈作業於50 MHz,電路300 在PLL1 310有一延遲線爲PLL2 350之十倍長時,可作業於 500 MHz。 RUNGEN 305爲一控制電路,其接收DATA 328及DRESET 327。輸出IRUNDEL,在接收DRESET 327時,連接輸送閘 340之二側及停止〇SC2 358。DRESET信號327消失之後,次 一接收之資料IRUNDEL使輸送閘340開路,及開始0SC2 358 與IDATDEL同相。 -9 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 532017 A7 B7 五、發明説明(7 ) 應瞭解,上述之實施例及變化僅爲説明本發明之原理, 不同之修改對精於此技藝人士而言,在不悖離本發明之精 神與範圍之下均可實施。 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
Claims (1)
- 532017 、申請專利範圍 1. 一種時脈回復電路,包含: ,:1古i相广路(pll)電路’用以產生-振盪器信號 …、冑貝上與發射機時脈相同之頻率,及用以產 生一偏壓信號;及 第一 PLL電路,產生一味gG认 時脈輸出信號,其中該第二 =電路由以第-模式之第—似電路產生之偏壓信號 控制’其中之第二PLL電路有—第二模式,其中該第二 PLL有-由該偏壓信號決定之原始頻率,因此,該第二 PLL實質上瞬間調整該時脈輸出信號,以匹配輸入資料 流中之資料之相位改變。 其中在該第一 其中在第一及 其中在該第一 其選擇性施加 2·如申請專利範圍第丨項之時脈回復電路 及第一模式間之轉移,由一輸送閘控制 3 ·如申請專利範圍第1項之時脈回復電路 第二模式間之轉移,由一開關控制。 4 ·如申凊專利範圍第1項之時脈回復電路 及第二模式間之轉移,由一裝置控制, 一來自第一PLL之偏壓電流於該第二PLL之上 5·如申請專利範圍第1項之時脈回復電路,其中在第一及 第二模式間之轉移,由一裝置控制,其選擇性施加_ 來自第一 PLL之偏壓加於該第二ρχχ之上。 6 ·如申請專利範圍第1項之時脈回復電路,其中該第_ PLL電路碉諧至一本地時脈,其實質上操作於與發射機 時脈相同之頻率。 11 - 本紙張尺度適财關家標準(CNS) A4規格(210X297公釐)•如申請專利範圍第1項之時脈回復電路,尚包含-彈性 ;5路用以產生一跳動補償(jitter-compensated)時脈 及資料輸出。 8·如申請專利範圍第1項之時脈回復電路,其中該第二模 式在接收進入資料時被啓動。 9· ^申請專利範圍第i項之時脈回復電路,其中接收進入 資料實質上同時啓動該第二PLL,與接收之進入資料作 相位對齊。 说如申請專利範圍第i項之時脈回復電路,其中該輸入資 料流爲與非同步轉移模式(ATM)格式之位元包。 •如申明專利範圍第1項之時脈回復電路,其中該第一及 第二PLLs,根據一或多個預限定之比値以不同頻率操 作。 2.如申叫專利範圍第1項之時脈回復電路,其中之第二pLL 電路利用發射之非預定資料,產生該時脈輸出信號。 13· —種用以自進入資料流回復一時脈信號之方法,該方法 包含: 調諧第一鎖相迴路(PLL)電路至一本地時脈信號,其 兵貝上與發射機時脈相同頻率操作,其中該第一 pLL電 路產生一偏壓信號; 將孩偏壓信號加至以第一模式之第二PLL電路,該第 二PLL電路,以該第一模式產生一時脈輸出信號,其具 有由偏壓信號決定之頻率;及 -12 ABCD 532017 六、申請專利範圍 自4以第一模式之第二PLL電路移除該偏壓信號,其 中该第一 PLL電路在該第二模式有一由偏廢信號決定之 初始頻率,其中該第二PLL實質上瞬間調整該時脈輸出 信號’以匹配該第二模式之進入資料流之相位改變。 14.如申請專利範圍第13項之方法,其中在第一及第二模 式間之轉移,由輸送閘控制。 15·如申請專利範圍第13項之方法,其中在第一及第二模 式間之轉移,由一開關控制。 16·如申請專利範圍第13項之方法,其中在第一及第二模 式間之轉移,由一裝置控制,其施加一自第一 PLL之偏 壓電流於第二PLL之上。 17.如申請專利範圍第13項之方法,其第一及第二模式間 之轉移,由一裝置控制,其施加一自第一 PLLi偏壓電 流於第二PLL之上。 18·如申請專利範圍第13項之方法,其中該第一 pLL電路調 諧至一本地時脈,其實際上以發射機時脈相同之頻率 操作。 19·如申請專利範圍第13項之方法,尚含一彈性儲存電路 ’以產生一跳動補償時脈及資料輸出。 20·如申請專利範圍第13項之方法,其中該第二模式在接 收進入資料時被啓動。 21.如申請專利範圍第13項之方法,其中進入資料之接收 實質上瞬間開始該第二PLL與該接收之進入資料作相位 一 -13- 本紙張尺度適用中® S家標準(CNS) A4規格(21G X 297公爱) A B c D 532017 六、申請專利範圍 對齊。 22. 如申請專利範圍第13項之方法,其中該輸入資料流爲 與非同步轉移模式(ATM)格式之位元包。 23. 如申請專利範圍第13項之方法,其中該第一及第二PLLs 根據一或多個預限定之比値,以不同頻率操作。 24. 如申請專利範圍第13項之方法,其中該第二PLL電路利 用發射之非預定資料,產生該時脈輸出信號。 25. —種時脈回復電路,包含: 一第一鎖相迴路(PLL)電路,用以產生一振盪器信號 ,其具有實質上與發射機頻率相同之頻率,用以產生 一偏壓信號;及一第二PLL電路,用以產生一時脈輸出信號,其中該 第二PLL電路有一由偏壓信號決定之初始頻率,其中該 第二PLL電路實質上瞬間調整該時脈輸出信號,以在輸 入資料存在時,匹配輸入資料流中資料之相位改變。 26. —種時脈回復電路,包含: 第一裝置,用以產生第一振盪器信號,其具有發射機 時脈之相同頻率; 一產生裝置,用以產生一偏壓信號; 第二裝置,用以產生一時脈輸出信號,其具有由偏壓 信號決定之原始頻率,並實質上瞬間調整該時脈信號 輸出信號,以匹配輸入資料流中資料之相位改變;及 一施加裝置,用以選擇性施加自第一裝置之偏壓信號 -14- 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 532017 A8 B8 C8至該第二裝置。 其中該選擇 27.如申請專利範圍第26項之時 奴電路 其中該選擇 性施加偏壓信號之裝置,爲—輪适門 28·如申請專利範圍第26項之時 w復電路 性施加偏壓信號之裝置爲一開關。 29·如申请專利範圍第%項之時脈 復電路,:It中学撰渥 性施加偏壓信號之裝置爲—裝 ,、中Θ選擇 台笛一世罢、其可選擇性施加來 自弟一裝置<偏壓電流至第二裳冒 30.如申請專利範圍第%項時脈回 施加偏壓信號之裝置爲一裝置、已,、中3選擇性 _ ^ ^ _ 一選擇性施加來自第 一裝置<偏壓電壓至第二裝置。 31·如申請專利範圍第%項時脈回携+ ^ t 叹包路,其中該用以選 擇性施加偏壓信號之裝置爲一多工κ。 32·如申請專利範圍第26項之時脈 脈口復電路,尚含一裝置 以產生跳動補償時脈及資料輸出。 33.—種時脈回復電路,包含: 一第一鎖相迴路(PLL)電路,用以產生-㈣器信號 ,其具有肖發射機時脈相同頻率,及用以偏壓 信號; 一第二PLL電路,根據一控制輪入用以產生一時脈輸 出信號; 一相位檢波器,用以產生誤差信號,其代表進入參考 信號與時脈輸出信號間之相位差;及 -15- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公爱) A B c D 532017 六、申請專利範圍 .一多工器,用以選擇該偏壓信號及該誤差信號之一, 以供應至該控制輸入。 34. 如申請專利範圍第33項之時脈回復電路,其中該時脈 輸出信號在輸入資料流存在時,對應以弟二模式之輸 入資料流資料之相位改變。 35. 如申請專利範圍第33項之時脈回復電路,其中該多工 器在第一模式時選擇該偏壓信號,俾第二PLL有一由該 偏壓信號決定之初始頻率。 36. 如申請專利範圍第33項之時脈回復電路,其中該多工 器在第二模式選擇該誤差信號,俾該第二PLL實質上瞬 時調整該時脈輸出信號,以匹配輸入資料流資料之相 位改變。 -16- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/716,977 US7010077B1 (en) | 2000-11-20 | 2000-11-20 | Gated clock recovery circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
TW532017B true TW532017B (en) | 2003-05-11 |
Family
ID=24880209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090125775A TW532017B (en) | 2000-11-20 | 2001-10-18 | Gated clock recovery circuit |
Country Status (5)
Country | Link |
---|---|
US (1) | US7010077B1 (zh) |
EP (1) | EP1207623B1 (zh) |
JP (1) | JP2002217881A (zh) |
KR (1) | KR100852570B1 (zh) |
TW (1) | TW532017B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7660376B2 (en) | 2005-02-03 | 2010-02-09 | Mediatek Inc. | Clock recovering circuit utilizing a delay locked loop for generating an output clock locked to an analog input signal and related method thereof |
TWI556083B (zh) * | 2013-10-04 | 2016-11-01 | 円星科技股份有限公司 | 電子可攜式裝置根據從主機裝置萃取時脈進行資料處理的方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003036850A1 (en) | 2001-10-22 | 2003-05-01 | Rambus Inc. | Phase adjustment apparatus and method for a memory device signaling system |
KR100603180B1 (ko) * | 2004-08-06 | 2006-07-20 | 학교법인 포항공과대학교 | 주파수 트래킹 기법을 이용한 씨모오스 버스트 모드 클럭데이터 복원 회로 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5157355A (en) * | 1988-09-13 | 1992-10-20 | Canon Kabushiki Kaisha | Phase-locked loop device having stability over wide frequency range |
US5072195A (en) * | 1990-04-05 | 1991-12-10 | Gazelle Microcircuits, Inc. | Phase-locked loop with clamped voltage-controlled oscillator |
US5319680A (en) | 1991-09-03 | 1994-06-07 | The Whitaker Corporation | Phase locked loop synchronization system for use in data communications |
US5237290A (en) | 1992-05-08 | 1993-08-17 | At&T Bell Laboratories | Method and apparatus for clock recovery |
US5329251A (en) * | 1993-04-28 | 1994-07-12 | National Semiconductor Corporation | Multiple biasing phase-lock-loops controlling center frequency of phase-lock-loop clock recovery circuit |
FR2713034B1 (fr) * | 1993-11-23 | 1996-01-26 | Matra Mhs | Circuit de récupération d'horloge à oscillateurs appariés. |
KR950011625B1 (ko) | 1993-12-14 | 1995-10-06 | 재단법인한국전자통신연구소 | 데이타 및 클럭 복원회로 |
US5463351A (en) * | 1994-09-29 | 1995-10-31 | Motorola, Inc. | Nested digital phase lock loop |
US5675620A (en) * | 1994-10-26 | 1997-10-07 | At&T Global Information Solutions Company | High-frequency phase locked loop circuit |
JPH08186490A (ja) | 1994-11-04 | 1996-07-16 | Fujitsu Ltd | 位相同期回路及びデータ再生装置 |
US5757872A (en) | 1994-11-30 | 1998-05-26 | Lucent Technologies Inc. | Clock recovery circuit |
US5610558A (en) * | 1995-11-03 | 1997-03-11 | Motorola, Inc. | Controlled tracking of oscillators in a circuit with multiple frequency sensitive elements |
US6215835B1 (en) * | 1997-08-22 | 2001-04-10 | Lsi Logic Corporation | Dual-loop clock and data recovery for serial data communication |
US5952892A (en) | 1997-09-29 | 1999-09-14 | Lsi Logic Corporation | Low-gain, low-jitter voltage controlled oscillator circuit |
KR100669403B1 (ko) * | 2000-05-04 | 2007-01-15 | 삼성전자주식회사 | 브이에스비/큐에이엠 공용 수신기 및 수신방법 |
-
2000
- 2000-11-20 US US09/716,977 patent/US7010077B1/en not_active Expired - Fee Related
-
2001
- 2001-10-18 TW TW090125775A patent/TW532017B/zh not_active IP Right Cessation
- 2001-11-19 KR KR1020010071737A patent/KR100852570B1/ko not_active IP Right Cessation
- 2001-11-20 EP EP01309756A patent/EP1207623B1/en not_active Expired - Lifetime
- 2001-11-20 JP JP2001353920A patent/JP2002217881A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7660376B2 (en) | 2005-02-03 | 2010-02-09 | Mediatek Inc. | Clock recovering circuit utilizing a delay locked loop for generating an output clock locked to an analog input signal and related method thereof |
TWI556083B (zh) * | 2013-10-04 | 2016-11-01 | 円星科技股份有限公司 | 電子可攜式裝置根據從主機裝置萃取時脈進行資料處理的方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20020039247A (ko) | 2002-05-25 |
EP1207623A3 (en) | 2004-11-17 |
EP1207623B1 (en) | 2009-08-12 |
KR100852570B1 (ko) | 2008-08-18 |
EP1207623A2 (en) | 2002-05-22 |
JP2002217881A (ja) | 2002-08-02 |
US7010077B1 (en) | 2006-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3818624B2 (ja) | 無線通信システム | |
US8537954B2 (en) | Method and apparatus for multi-mode clock data recovery | |
US6768362B1 (en) | Fail-safe zero delay buffer with automatic internal reference | |
US7808327B2 (en) | Method and apparatus to provide digitally controlled crystal oscillators | |
GB2331416A (en) | Continuously adjustable delay circuit | |
JPH06104941A (ja) | Fsk受信機 | |
JP2003347936A (ja) | クロック整形回路および電子機器 | |
EP2359469B1 (en) | A phase frequency detector | |
JPH04507333A (ja) | 位相検波器 | |
TW532017B (en) | Gated clock recovery circuit | |
JP2929965B2 (ja) | 無線通信端局 | |
JPH10308667A (ja) | Pll周波数シンセサイザ | |
US20100201451A1 (en) | Method and system for frequency calibration of a voltage controlled ring oscillator | |
TW527778B (en) | Phase lock loop circuit and wireless communication terminal machine | |
US20080205564A1 (en) | Clock recovery apparatus | |
JP2003134096A (ja) | データ抽出回路 | |
TWI768690B (zh) | 無參考時脈之時脈資料回復裝置及其方法 | |
US6771729B1 (en) | Clock recovery circuit and transmitter-receiver therewith | |
JP2002217881A5 (zh) | ||
US20070178848A1 (en) | Generation of wideband frequencies in integrated frequency synthesizer | |
JP2006157983A (ja) | 無線通信システム | |
JP2643766B2 (ja) | Pll回路 | |
JP2001119317A (ja) | 無線通信装置、無線通信装置の周波数切替え方法および記録媒体 | |
JPH11340827A (ja) | フェーズ・ロックド・ループ回路 | |
JPH08223038A (ja) | Pll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |