TW523908B - Semiconductor memory device - Google Patents

Description

523908 at B7 五、發明説明（1 ) 〔發明之技術領域〕 (請先閱讀背面之注意事項再填寫本頁) 本發明是有關必須要有更新動作之半導體記憶裝置， 主要是關於能夠在1個記憶週期中執行來自外部的讀出/ 寫入動作及被實施於內部電路的更新動作之動態型隨機存 取記憶體（以下簡稱爲D R A Μ )等所利用的有效技術。 〔習知技術〕 爲了能夠使D R A Μ與S R A Μ (靜態型隨機存取記 憶體）進行同樣的處理，而如第3 7圖所示，在1週期中 各分配時間來實施讀出/寫入動作與更新動作，或者只在 讀出/寫入動作與更新動作競爭時實施上述兩個動作，亦 即所謂時間多重方式的D R A Μ (如日本特開昭6 1 — 7 1 4 9 4號公報所記載）。 經濟部智慧財產局員工消費合作社印製 在第3 7圖所示的時間圖中是在位元線被預充電下來 檢測前半所被進行之更新（Refresh)動作的終了，而使能夠切 換成讀出/寫入（Read/Write)動作。在同圖中，雖是在前半進 行更新動作，在後半進行寫入•讀出動作，但亦可於前半 進行寫入•讀出動作，在後半進行更新動作。 〔發明所欲解決之課題〕 就上述時間多重方式而言，是以檢測出內部的各節點 形成待機狀態時來當作前半週期的更新動作終了，然後利 用後半週期取入外部位址來進行通常的寫入或讀出動作， 藉此來防止記憶格選擇動作的錯誤動作或記憶格的記憶資 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 771 一 523908 Α7 Β7 五、發明説明（2 ) (請先閲讀背面之注意事項再填寫本頁) 訊遭到破壞。因此，在上述時間多重方式中，爲了防止錯 誤動作’而於時間上完全分離成兩個動作，如此一來週期 時間必然會有變長的問題發生。 在上述D R A Μ中，若字元線形成非選擇狀態，而於 位元線的預充電動作終了後，至位元線形成高阻抗狀態爲 止的時間與其次的字元線的選擇動作不會重疊，則便可防 止記憶格資訊遭到破壞。相反的，在上述前週期中實施位 元線的預充電動作時，若在後週期中使字元線形成選擇狀 態’則所被選擇的記憶格中也會被寫入上述位元線的預充 電電壓，導致記憶資訊被破壞。有鑑於此，本發明者將著 眼於縮短藉上述時間多重方式而動作之D R A Μ的記憶週 本發明之目的是在於提供一種使用狀況佳且可實現高 速的週期時間之半導體裝置。本發明之上述及其他目的， 以及新穎的特徵，可明確由本案說明書內容及圖面得知。 〔用以解決之手段〕 經濟部智慧財產局員工消費合作社印製 本案所揭示之發明中具代表性者的槪要簡單說明如 下。 亦即，在第1記憶動作（進行記憶資訊的讀出或寫 入）與第2動作或更新動作（和上述第1記憶動作不同的 位址指定）時間上彼此競爭時，對記憶格（必須要有供以 週期性保持記憶資訊的更新動作者）設置一時間多重模式 (在該第1記憶動作的前或後實施第2記憶動作或更新動 -5- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 523908 A7 _______ B7 五、發明説明（3 ) (請先閱讀背面之注意事項再填寫本頁) 作）’以在上述第1記憶動作與第2記憶動作或更新動作 中記憶格的記憶資訊不會彼此受到影響爲條件，來使上述 第1記憶動作及其前或後被實施的第2記憶動作或更新動 作所需的最短存取時間比上述第1記憶動作所需的時間加 上第2記憶動作或上述更新動作所需的時間後的時間還要 本案所揭示之發明中其他具代表性者的槪要簡單說明 如下。 亦即，具備： 一記憶體陣列；該記憶體陣列是包含複數個的記憶 格，該複數個的記憶格是對應於複數條位元線及複數條字 元線而設置，且必須要有供以週期性保持記憶資訊的更新 動作；及 一預充電電路；該預充電電路是針對上述位元線進行 預充電；及 經濟部智慧財產局員工消費合作社印製 一位址選擇電路；該位址選擇電路是根據位址訊號來 選擇上述複數條字元線中的特定字元線，及上述複數條位 元線中的特定位元線；及 一時間多重控制電路；該時間多重控制電路是當針對 上述記憶格進行記憶資訊的讀出或寫入之第1記憶動作被 指示時，會分配該第1記憶動作後實所施根據與上述第1 記憶動作不同的位址指定之第2記憶動作或更新動作的時 間； 並且，藉由該時間多重控制電路來分配進行下列動作 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 7〇Ζ 523908 A7 B7 五、發明説明（4 ) 後實施上述第2記憶動作或更新動作時所需的時間： (請先閱讀背面之注意事項再填寫本頁) 一第1動作；該第1動作是對應於上述第1記憶動作 的指示來解除上述位元線的預充電，且對應於該第1記憶 動作的位址訊號來進行字元線及位元線的選擇動作，而來 對記憶格讀出資訊或將外部資訊寫入記憶格；及 一第1預充電動作；該第1預充電動作是再度使上述 位元線進行預充電；及 一字元線的選擇動作；該字元線的選擇動作是在解除 上述位元線的預充電動作後，對應於上述第2記憶動作或 更新動作來選擇字元線。 〔發明之實施形態〕 第1圖是供以說明本發明的基本槪念的第1實施例的 方塊圖。在記憶體L S I晶片1 〇 1內具有：保證通常的 DRAM動作的全體電路（MCALL) 102，實施動 作模式切換等全體控制的控制電路（C N T ) 1 0 3，位 經濟部智慧財產局員工消費合作社印製 址計數器（A C D ) 1 〇 4，及延遲時間測定電路（ DELMES) 105。 在第1圖所示的半導體記憶裝置中， 寫入•讀出動作與更新動作的切換是藉由控制電路 (C N T ) 1 〇 3及延遲時間測定電路（D E L Μ E S ) 1 0 5來自動進行。首先，若外部輸出入訊號（I /〇） 1 0 7從輸入/輸出訊號線1 0 6輸入的話，則會馬上進 行更新動作。接著，位址計數器（A C D ) 1 0 4所指定 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 523908 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明説明（5 ) 之字元線上的記憶格的更新會終了，字元線會關閉，位元 線會被預充電。然後，以寫入•讀出動作的位址所指定的 字元線會馬上被活化。 上述後半的寫入·讀出動作是先預測從外部位址輸入 開始至位元線預充電爲止的時間，藉由延遲時間測定電路 (DELMES)10 5來適當調整取入外部位址的時 間，而使對應於該位址之字元線的活化與上述更新動作下 之位元線的預充電不會重疊。 該延遲時間測定電路（D E L Μ E S ) 1 0 5爲僅使 藉控制電路（C Ν Τ ) 1 〇 3而輸出之訊號延遲必要的時 間（t 1 + t 2 _ t 4 )之電路。在此，t 1是表示從位 址計數器輸出到字元線驅動器輸入爲止的延遲時間，t 2 是表示從字元線驅動器輸入到位元線被預充電爲止的時 間，t 4是表示從位址輸入到字元線驅動器輸入爲止的延 遲時間。 第2圖是表示時間圖。若與第3 7圖所示習知例的時 間圖相較下，可將前半週期的字元線活化期間與後半週期 的字元線活化期間之間的空閒時間設定成最小限度，僅爲 (t 3 + t 4 - α )，可使週期時間高速化。在此，t 3 是表不位兀線il充電檢測時間，α是表不供以根據製程· 電壓·溫度變化來防止位元線的預充電與下條字元線的上 升重疊之時間界限。 以上雖是說明有關在前半進行更新動作，在後半進行 寫入•讀出動作的例子，但同樣的亦可在前半進行寫入· 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） -8- (請先閱讀背面之注意事項再填寫本頁)

523908 A7 ___B7 五、發明説明（6 ) 讀出動作’在後半進行更新動作。又，並非只限於位址輸 入的時間，亦可藉由延遲時間測定電路（D E L Μ E S ) (請先閱讀背面之注意事項再填寫本頁) 1 0 5來適切地調整字元線驅動器，位址解碼器，及位址 預解碼器等的活化時間，而來縮短上述空閒時間，進而能 夠使週期時間高速化。 在上述說明中，1週期並非只限於兩個動作。而且， 非只限於更新動作與寫入•讀出動作，亦可適用於寫入動 作與讀出動作等。總而言之，本發明的目的是在於使前半 週期的字元線活化期間與後半週期的字元線活化期間之間 的空閒時間能夠形成最小限度，無論是1週期內進行2個 動作以上或只進行1個動作皆可適用。在此所謂的動作是 以更新動作，寫入動作，讀出動作，及全動作爲對象。在 此，之所以以1週期內進行2個動作爲例，這是因爲容易 與習知例作比較。此情況在往後的說明中也是同樣的，因 此不另行贅述。 經濟部智慧財產局員工消費合作社印製 第3圖是供以說明本發明的基本槪念的第2實施例的 方塊圖。與第1實施例的方塊圖不同的地方是在於延遲時 間測定電路（D E L Μ E S ) 5 0 5的構成。第3圖的延 遲時間測定電路（D E L Μ E S ) 5 0 5是由保證通常的 DRAM動作的全體電路（MCAL L ) 5 0 2來接受訊 號，測定延遲時間。例如’接受感應放大器的啓動訊號’ 利用延遲時間測定電路來使從感應放大器啓動到位元線預 充電爲止的時間延#遲，在適當的時間取入外部位址。由於 至感應放大器啓動爲止可取得與實際的電路同一延遲時 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）-9 - 523908 A 7 B7 五、發明説明（7 ) 間，因此和第1圖的延遲時間測定電路（D E L Μ E S ) (請先閲讀背面之注意事項再填寫本頁) 1 0 5相較下，對製程•電壓•溫度變動之延遲時間的誤 差會變小。又，因爲應該延遲的時間較短，所以具有可縮 小延遲電路的佈局面積之優點。有關動作方面，由於和第 1圖相同，因此省略動作說明及時間圖。 第4圖是供以說明本發明的基本槪念的第3實施例的 方塊圖。與第1實施例的方塊圖不同的地方是在於追加一 檢測電路（D Ε Τ ) 6 0 5 ，而來取代延遲時間測定電 路。第6圖的檢測電路（D Ε Τ ) 6 0 5是在於檢測出全 體電路（M C A L L ) 6 0 2的各節點形成待機狀態時。 經濟部智慧財產局員工消費合作社印製 第5圖爲時間圖。作爲檢測例，在第5圖中檢測出位 元線預充電情況。就本發明而言，是在檢測出位元線預充 電後使字元線驅動器動作。其結果，與習知例的時間圖 (第3 7圖）相較下，週期時間會被加速化，僅爲位址輸 入至字元線驅動器爲止的延遲時間t 4。同樣的，亦可在 檢測出位元線預充電後使位址解碼器或位址預解碼器等動 作。.此情況，亦可使週期時間加速化，僅爲位址輸入至位 址解碼器爲止的延遲時間部份，或僅爲位址輸入至位址預 解碼器爲止的延遲時間部份。 第6圖是供以說明本發明的基本槪念的第4實施例的 方塊圖。與第1實施例的方塊圖不同的地方是在於追加一 檢測電路（D Ε T ) 8 0 8。在第1圖中雖是更新終了， 字元線關閉，位元線被預充電後，以寫入·讀出動作的位 址所指定的字元線會馬上被活化，但在第6圖的實施例 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） Γ7〇Ί " " 523908 Α7 Β7 五、發明説明（8 ) 中，甚至位元線被預充電的情況也會被檢測，然後以寫 入·讀出動作的位址所指定的字元線會被活化。因此，可 不用考量隨製程•電壓•溫度變化而產生之延遲時間測定 電路（D E L Μ E S ) 8 0 5的誤差，亦即不必取時間界 限。但，必須要有位元線預充電檢測時間。. 又，如第7圖的時間圖所示，週期時間會形成（t 1 + t 2 + t 3 + t 2 )。當α (界限）> t 3 (檢測出時 間）時，對第1圖而言，可縮短週期時間（α — t 3 )。 並且，即使延遲時間測定電路（D E L Μ E S ) 8 0 5爲 第3圖所示的構成也不會有任何的問題。 在上述各實施例中，動態型記憶格必須以對應於該資 訊保持時間的一定週期來實施更新動作。就寫入·讀出動 作會一直產生於上述一定週期內的記憶裝置而言，可根據 每次動作的自律性更新動作來實現資訊保持動作。寫入· 讀出動作，雖針對連接於該字元線的記憶格來看，更新動 作會被實施，但因爲該寫入·讀出動作的位址指定爲不一 定，所以會在位址計數器（ACD) 104，504， 6 0 4，8 0 4中使更新位址更新，而來針對所有的記憶 格實施更新。 藉由在寫入•讀出動作週期中***上述那樣自律性的 更新動作，將可不必特別從外部來指示更新動作，或者不 必爲了實施於內部電路的更新，而等待寫入或讀出動作， 可與S R A Μ同樣地實施記憶格存取。 第8圖是供以說明本發明的基本槪念的第1實施例的 (請先閲讀背面之注意事項再填寫本頁) -. 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） _ 11 _ 523908 A7 ______ _B7 五、發明説明（9 ) (請先閱讀背面之注意事項再填寫本頁) 其他實施例（變形例）的方塊圖。此實施例是在第1圖的 構成中附加計時器（R E F T I Μ ) 1 〇 〇 8者。就 D R A Μ而言，不必在每個週期中進行更新動作。亦即， 只要在記憶格的資訊保持時間內實施更新即可。例如，以 代表性的6 4 Μ位元D R A Μ爲例，由於更新間隔爲6 4 ms，更新週期爲4，096，因此只要15 · 625 # s ( 6 4 m s / 4，〇 〇 〇 )進行1次更新即可。 亦即，根據位址計數器的指定來進行連接於第0號字 元線上的記憶格的更新，依第1號字元線，第2號字元線 的順序進行更新，且爲了使其次第0號的字元線被更新爲 止的時間能夠形成6 4 m s ，只要以1 5 · 6 2 5 // s的 間格來進行更新即可。並且，D R A Μ的更新動作是藉由 使字元線活化來進行連接於該字元線之全體記憶格的更 新。 經濟部智慧財產局員工消費合作社印製 計時器（REFT ΙΜ) 1 0 0 8是供以在每個一定 週期（1 5 · 6 2 5 // s )中輸出更新要求脈衝之電路。 就第8圖的實施例而言，當記憶體L S I爲連續性處於讀 出•寫入動作狀態時，會在上述更新要求脈衝與讀出•寫 入動作競爭的一定週期中，在其動作週期的前半或後半進 行更新動作，在後半或前半進行讀出•寫入動作。並且， 即使是在長時間待機狀態的情況時，照樣可以回應更新要 求脈衝來於一定週期只進彳了更新動作。其結果’由於來自 外部端子的讀出•寫入動作不會受限於更新動作，因此可 與S R A Μ同樣地進行處理。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -12 - 523908 Α7 Β7 五、發明説明（1〇) (請先閱讀背面之注意事項再填寫本頁) 若利用第8圖的構成，則由於更新動作的次數會被限 制，因此有助於消耗電力的降低。亦即，當讀出•寫λ動 作與更新動作競爭時，會在更新動作被實施後再進行更新 位址的更新，因此可減少只進行更新動作的次數。甚至’ 在記憶格不由外部來長時間進行存取時，因爲在內部會自 動被更新，所以能夠在資訊不被消除下進行與S R A Μ同 樣的處理。 又，亦可在供以說明本發明的基本槪念之上述第2， 3，4的各實施例的方塊圖（第3，4， 6圖）中附加上 述計時器者。有關如此附加計時器的實施例方面，雖未予 以圖示，但由於與第8圖相同，因此省略說明。 第9圖是將本發明適用於一旦位址被輸入則便開始動 作之記憶體L S I的實施例（變形例）方塊圖。此實施例 是在第8圖的實施例構成中附加位址輸入變化的檢測電路 (ATD)1109者。上述檢測電路八丁〇1109是 在於檢測位址的輸入變化，而如第9圖所示輸出訊號 1 1 1 0者，其他動作則與第8圖的實施例相同。 經濟部智慧財產局員工消費合作社印製 又，亦可在供以說明本發明的基本槪念之上述第2， 3，4的各實施例的方塊圖（第3，4， 6圖）中附加上 述計時器及檢測電路A T D者。有關如此附加計時器及檢 測電路A T D的實施例方面，雖未予以圖示，但由於與第 9圖相同，因此省略說明。 第1 0圖是表示對應於第9圖之一實施例的具體方塊 圖。記憶格陣列（M C ) 1 2 0 1是包含複數條的字元 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -13 - 523908 A7 B7 ____ 五、發明説明（11) 線，複數條的位元線，及設置於這些字元線與位元線的交 點之動態型記憶格，及感測放大器，以及副字元驅動器 等。輸入緩衝器（c I B F )會接受來自外部的指令。指 令解碼器（C D ) 1 2 0 3會對上述所被輸入的指令進行 解碼。輸入緩衝器（A I B F ) 1 2 0 4會接受來自外部 的位址。位址變化檢測電路（A T D ) 1 1 0 9會檢測出 上述所被輸入之位址訊號的變化。行位址閂鎖電路（ R A L ) 1 2 0 6會針對經由上述輸入緩衝器（ A I B F ) 1 2 0 4而輸入的行位址進行閂鎖。 行預解碼器（R P D E C ) 1 2 0 7會對上述所被閂 鎖的行位址進行預解碼。行控制器1 ( R C T N 1 ) 1 2 0 8會產生對應於寫入·讀出動作的感應放大器等的 .控制訊號。更新計時器（R E F T I Μ ) 1 1 〇 8會使對 應於記憶格的資訊保持時間來以一定的週期輸出更新要求 脈衝。位址計數器（A D C ) 1 1 〇 4會計數更新要求脈 衝來產生更新位址。行控制器2 ( R C T L 2 ) 1 2 1 1 會產生對應於更新動作的感應放大器等的控制訊號。選擇 器（SEL) 12 12會根據更新動作是寫入動作還是讀 出動作來切換路徑。行解碼器（R D E C ) 1 2 1 3會對 行位址進行解碼。陣列控制器（A C N T ) 1 2 1 4會控 制感測放大器等的動作。 列位址閂鎖電路（C A L ) 1 2 1 5會閂鎖經由上述 輸入緩衝器1 2 0 4而輸入的列位址。列解碼器（ C D E C ) 1 2 1 6會對列位址進行解碼。輸出入緩衝器 本紙張尺度適用中國國家標準（CNS ) A4規格（210Χ297公釐） 7771 -- (請先閱讀背面之注意事項再填寫本頁) 、1Τ 經濟部智慧財產局員工消費合作社印製 523908 A7 B7 經濟部智慧財產局員工消費合作社印製 五、 發明説明 ( 12) 1 I ( I 〇 Β F ) 1 2 1 7會將從上述記憶格陣歹!1 ( Μ C ) 1 1 I 1 2 0 1 所 讀 出 的 資 料 予以 輸出至外部 ，並 且 接 受 來 白 外 1 1 I 部 的 資 料 0 1 I 請 1 I 輸 出 入 電 路 ( I 〇 C ) 1 2 1 8 會 暫時 儲 存 從 上 述 記 閲 1 I 1 讀 1 1 憶 格 陣 列 ( Μ C ) 2 〇 1 所讀出的資 料， 然 後 傳 達 至 上 背 1 | 述 輸 出 入 緩 衝 器 ( I 〇 B F )12 17 ，並 且 會 暫 時 儲 存 之 注 意 1 I 來 白 上 述 輸 ,入緩衝器（I 0 N F ) 12 1 7 的 外 部 資 事 項 再 1 1 1 料 0 讀 出 / 寫 入 電 路 ( R W c ) 1 2 1 9會 將 從 上 述 記 憶 填 本 Κ 格 陣 列 ( Μ C ) 1 2 0 1所 讀出的資料 予以 傳 達 至 上 述 輸 頁 1 1 出 入 電 路 ( I 〇 C ) 1 2 1 8，且將來 自上 述 輸 出 入 電 路 1 ( I 〇 C ) 1 2 1 8 的 寫入 資料予以寫 入上 述 記 憶 格 陣 列 通 1 1 ( Μ C ) 1 2 0 1 中 〇 1 訂 判 定 電 路 ( J U D G Ε )12 2 0 會決 定 上 述 指 令 解 1 1 碼 器 ( C D ) 1 2 0 3 的輸 出及上述A 丁 D 1 1 0 9 的 輸 1 1 出 及 上 述 計 時 器 ( R Ε FT I Μ ) 1 1 0 8 的 輸 出 之 先 到 ! | 達 順 序 〇 定 時 產 生 電 路 (τ I M G Ε Ν )1 2 2 1 會 接 受 1 ft 上 述 判 定 電 路 ( J U D G E )12 2 0 的輸 出 5 而 來 產 生 1 對 應 於 更 新 • 寫. 入 • ! 讀1 ±1動作的時間。 1 1 第 1 0 圖 中 的 判 定 電路 (J U D G Ε ) 1 2 2 〇 與 定 1 1 時 產 生 電 路 ( Τ I Μ G Ε N )12 2 1 相當 於 第 9 圖 中 的 1 I 控 制 電 路 ( C Ν 丁 ) 1 10〔 5，在定時產生電 路 ( 1 1 | T I Μ G Ε Ν ) 1 2 2 1內含延遲時間測定電 路 ( 1 1 D Ε L Μ Ε S ) 1 1 〇 5。 1 1 第 1 1 圖 是 表 示 第 1 0圖中的判定電路（ 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -15 - 523908 A7 B7 五、發明説明（13) J ϋ D G E ) 1 2 2 0的電路圖。有關詳細動作方面如後 述，在此簡單說明其動作。對寫入要求脈衝W E P L及讀 出要求脈衝（位址訊號變化檢測訊號）A T D〇U Τ以及 更新要求脈衝（計時器輸出）T Μ〇U T中最早要求的動 作而言’會針對寫入•讀出動作輸出寫入•讀出狀態訊號 W R S ’以及針對更新動作輸出更新狀態訊號r ε F S。 接受上述輸出，在第1 〇圖中的定時產生電路（ Τ I M G Ε Ν ) 1 2 2 1分別督促各個動作的時間圖會被 製作成。對第2號以後到達的要求而言，是在先到達動作 終了後，依到達順序執行。在寫入·讀出動作中其次的寫 入要求脈衝WE P L或讀出要求脈衝ATD OUT來到時 也是同樣的，在先到達的寫入•讀出動作終了後，執行其 次的寫入•讀出動作。 就此實施例而言，是以寫入要求脈衝W E P L —定比 讀出要求脈衝ATD OUT還要早到達，以及當寫入•讀 出動作與其次的寫入•讀出動作重疊時無更新要求爲前提 來作成本判定電路。這是爲了假設在更新動作被執行後， 有寫入•讀出動作與其次的寫入·讀出動作重疊情況發 生。若此假設不成立，則只要利用對應於該條件的判定電 路即可。 第1 2圖是表示第1 1圖中的先到達判定電路（ FAJDG1， 2) 1301， 1302 之一實施例的電 路圖。本電路的基本構成是由：記載於日本特開平7 一 2 4 5 5 5 8號公報的先到達判定電路1 4 〇 1及反相器

I - - I (請先閱讀背面之注意事項再填寫本頁) -訂 經濟部智慧財產局員工消費合作社印製

523908 Α7 Β7 五、發明説明（14) 1 4 〇 4所構成。但，先到達判定電路1 4 0 1內的 A N D閘極1 4 0 2，1 4 0 3，對記載於日本特開平7 (請先閱讀背面之注意事項再填寫本頁) 一 245 558號公報的構成（2AND閘極）而言，在 本案電路中是變更成3 A N D閘極，且反相器1 4 0 4的 輸出（R S T的反相訊號）會被追加輸入。 以下說明有關本電路的動作。若使訊號R S T形成高 位準（以下簡稱爲“ Η “），則輸出訊號〇，〇Β會形成 低位準（以下簡稱爲“ L “），設定初期狀態。然後，在 使訊號R S Τ形成“ L “後，若輸入訊號I Ν，I Ν Β的 其中一方較早形成“ Η “，則對應於較早形成“ Η “的輸 入訊號之輸出訊號0或〇Β會形成“ Η “。例如，若輸入 訊號I Ν較早形成“ Η “，則輸出訊號◦會形成“ Η “， 輸出訊號〇Β會維持“ L “不動。此輸出訊號雖即使之後 輸入訊號I Ν與I Ν Β變化成其他狀態（“ Η與Η “， “ L與Η “， “ L與L “）還是被保持著，但若訊號 R S Τ形成“ Η “，則輸出訊號〇，〇R會回到初期狀態 ‘‘ L " 〇 經濟部智慧財產局員工消費合作社印製 第1 3圖是表示第1 0圖中的定時產生電路（ Τ I M G Ε Ν ) 1 .2 2 1之一實施例的方塊圖。若藉判定 電路（J U D G Ε ) 1 2 2 0而輸出的訊號W R S被輸 入，則訊號W R S會被輸入定時調整電路2，8 ( TIMADJ2, 8) 1505, 1511，而其定時會 被調整，輸出至行位址控制器1 ( R c T L 1 ) 1 2 〇 8 及選擇器（SEL) 1212 (RC1ACT， 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -17 - 523908 A7 B7 五、發明説明（15) W R S E L )。 訊號W R S會被輸入基本脈衝產生電路1 ( (請先閱讀背面之注意事項再填寫本頁) P U L G E N 1 ) 1 5 0 2，被脈衝化。該輸出訊號 PULSE會被輸入定時調整電路3 (TIMADJ3) 1 506，定時調整電路5 (TIMADJ5) 1508，定時調整電路6 (TIMADJ6) 1 509，定時調整電路7 ( 丁 IMADJ7) 1 5 1 0，定時及脈衝寬度會被調整，且分別被輸出至判 定電路（JUDGE) 1220，讀出/寫入電路（ RWC) 1219，列解碼器（CDEC) 1216，輸 出入電路（I〇C) 1217 (WREND， RWPUL，CDPUL，IOPUL)。 在定時調整電路1(丁1“八〇*1 1) 1 5 0 4，定 時調整電路4 ( T I M A D J 4 ) 1 5 0 7中，訊號 WRS及PUL S E會被輸入，分別進行定時調整，及定 時·脈衝寬度調整，輸出至行位址閂鎖電路（R A L ) 經濟部智慧財產局員工消費合作社印製 1 2 0 6，列位址閂鎖電路（C A L ) 1 2 1 5 ( RAACTR，RAACTW，RAPULR， RAPULW，CAACTR，CAACTW， CAPULR，CAPULW)。 在基本脈衝產生電路1 (PULGEN1) 1502 ，定時調整電路1〜8 (TIMADJ 1〜8) 1 504〜1 5 1 1的全體中，訊號WNFG與WFG所 被〇R (邏輯和）的訊號W F G〇R會被輸入。這將可根 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） _化- 523908 A7 B7 五、發明説明（16) 據訊號W F G 0 R的値來變更定時及脈衝寬度的調整値。 亦即，以讀出動作及寫入動作來改變定時•脈衝寬度。 (請先閱讀背面之注意事項再填寫本頁) 另一方面，若藉由判定電路（JUDGE) 1220 而輸出的訊號R E F S被輸入，則訊號R E F S會被輸入 定時調整電路10 (TIMADJ10) 1513，調整 定時，行位址控制器2 ( R C T L 2 ) 1 2 1 1會被輸出 (RC2ACT)。並且，訊號REFS會被輸入基本脈 衝產生電路2 (PULGEN2 ) 1 5 03，被脈衝化。 而且，此輸出訊號會被輸入定時調整電路9 ( TIMADJ9) 1512，調整定時及脈衝電路，然後 輸出至判定電路（J U D G E ) 1 2 2 0 ( R E F E N D )。 第1 4圖是表示第1 3圖中的基本脈衝產生電路1， 2 ( P U L G E N 1 , 2) 1502， 1503 之一實施 例。本實施例爲··取延遲訊號N 1與輸入訊號I N的 AND (邏輯積）來取得脈衝寬度（t+Λ) ( △爲反 經濟部智慧財產局員工消費合作社印製 相器1 6 0 2的延遲時間）的脈衝之電路。該延遲訊號 N 1是輸入訊號I N在延遲電路（D E L ) 1 6 0 1僅延 遲時間t後，在反相器1 6 0 2反相而產生者。 第1 5圖是表示第1 3圖中的定時調整電路2 ，8 ’ 10(TIMADJ2，8，10)1505，

15 11, 1 5 1 3之一實施例。訊號W F G〇R爲“ L “時，反相器1 7 0 1及反相器1 7 1 2的輸出會形成 “ Η “，時鐘控制式反相器1 7 0 4，時鐘控制式反相器 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） _ 19 - 523908 A7 B7 五、發明説明（17) 1 7 〇 6，時鐘控制式反相器1 7 1 1會形成允許狀態， (請先閲讀背面之注意事項再填寫本頁) 時鐘控制式反相器1 7 0 2，時鐘控制式反相器 1 7 0 7，時鐘控制式反相器1 7 0 9會形成禁止狀態。 其結果，輸入訊號I N會經由節點N 1，延遲電路1 ( DEL1) 1705來傳達至輸出OUT，節點N2會藉 由時鐘控制式反相器1 7 1 1及反相器1 7 1 0而被閂 鎖。 當訊號W F G〇R爲Η “時，反相器1 7 0 1及反 相器1 7 1 2的輸出會形成“ L “，時鐘控制式反相器 1 7 0 4，時鐘控制式反相器1 7 0 6，時鐘控制式反相 器1 7 1 1會形成禁止狀態，時鐘控制式反相器 1 7 0 2，時鐘控制式反相器1 7 0 7，時鐘控制式反相 器1 7 0 9會形成允許狀態。其結果，輸入訊號I Ν會經 由節點Ν2，延遲電路2 (DEL2) 1 708來傳達至 輸出0 U Τ，節點Ν 1會藉由時鐘控制式反相器1 7 0 2 及反相器1 7 0 3而被閂鎖。 第1 6圖是表示第1 3圖中的定時調整電路3，5， 經濟部智慧財產局員工消費合作社印製 6，7，9(TIMGEN3，5，6，7，9) 1 5 0 6, 1 5 0 8, 1 5 0 9, 1510，1512 之 一實施例。當訊號W F G〇R爲“ L “時，反相器 1 8 0 1及反相器1 8 1 2的輸出會形成“ Η “，時鐘控 制式反相器1 8 0 4，時鐘控制式反相器1 8 0 6，時鐘 控制式反相器1 8 1 1會形成允許狀態，時鐘控制式反相 器1 8 0 2，時鐘控制式反相器1 8 0 7，時鐘控制式反 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） _ _ 523908 A7 B7 五、發明説明（18) 相器1 8 0 9會形成禁止狀態。其結果，輸入訊號 PULSE會經由節點N1，延遲電路1 (DEL1) 1805，脈衝調整電路 1 (PULADJ1) 1813 來傳達至輸出〇U T，節點N 2會藉由時鐘控制式反相器 1 8 1 1及反相器1 8 1〇而被閂鎖。 當訊號W F G ◦ R爲“ Η “時，反相器1 8 0 1及反 相器1 8 1 2的輸出會形成“ L “，時鐘控制式反相器 1 8 0 4，時鐘控制式反相器1 8 0 6 ，時鐘控制式反相 器1 8 1 1會形成禁止狀態，時鐘控制式反相器 1 8 0 2，時鐘控制式反相器1 8 0 7，時鐘控制式反相 器1 8 0 9會形成允許狀態。其結果，輸入訊號 PULSE會經由節點Ν2，延遲電路2 (DEL2) 1 8 0 8，脈衝調整電路 2 ( P U L A D J 2 ) 1 8 1 4 來傳達至輸出〇U T，節點N 1會藉由時鐘控制式反相器 1 8 0 2及反相器1 8 0 3而被閂鎖。 第1 7圖是表示第1 3圖中的定時調整電路1 ，4 (TIMADJ 1 ，4) 1504，7507 之一實施例 的電路圖。爲排列一部份變更第1 5圖所示的定時調整電 路之一實施例1 9 0 1的電路及一部份變更第1 6圖所示 的定時調整電路之一實施例1 9 0 8的電路之電路。 在此所謂一部份變更第1 5圖所示的定時調整電路之 一實施例1 9 0 1的電路，是指對第1 5圖分離輸出者之 各別連接於輸出的時鐘控制式反相器1 9 0 2，1 9 0 3 形成禁止狀態時，會藉由時鐘控制式反相器1 9 0 4及反 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -21 - (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 523908 A7 B7 五、發明説明（19) 相器1 9 0 5 ’時鐘控制式反相器1 9 0 6及反相器 1 9 0 7來使各輸出資料能夠被閂鎖。 (請先閲讀背面之注意事項再填寫本頁) 在此所謂一部份變更第1 6圖所示的定時調整電路之 一實施例1 9 0 8的電路’是指對第1 6圖分離輸出者之 各別連接於輸出的時鐘控制式反相器1 9 0 9，1 9 1 0 形成禁止狀態時，會藉由時鐘控制式反相器1 9 1 1及反 相器1 9 1 2，時鐘控制式反相器1 9 1 3及反相器 1 9 1 4來使各輸出資料能夠被閂鎖。 第1 8圖是表示第1 〇圖中的行位址閂鎖電路（ RAL) 1 206之一實施例。暫存器200 1是藉由指 令解碼器（C D ) 1 2 0 3的輸出（寫入位址輸入用脈 衝）來閂鎖輸入位址。又，暫存器2 0 0 2是根據定時產 生電路（T I M G E N ) 1 2 2 1的輸出（ R A P U L R )來閂鎖輸入位址。若形成寫入動作，則會 根據由定時產生電路（T I M G E N ) 1 2 2 1所輸出的 RAPULW來將暫存器2 0 0 1的輸出閂鎖於暫存器 2 0 0 6 ° 經濟部智慧財產局員工消費合作社印製 其次，若從定時產生電路（TIMGEN) 1221 輸出的R A A C T W形成” Η “（寫入動作），則反相器 2 0 0 3的輸出會形成” L “，時鐘控制式反相器 2 0 0 4會形成允許狀態。此刻，因爲R A A C T R爲” L “，所以時鐘控制式反相器2 0 0 5會形成禁止狀態， 因此暫存器2 0 0 6的輸出訊號會被選擇。 當從定時產生電路（T I M G E N ) 1 2 2 1輸出的 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐) 22 - _ 523908 A7 B7 經濟部智慧財產局員工消費合作社印製 五、 發明説明（20) 1 | 訊 號 R A P U L R ； 隱，，Η “時（讀 ：a： 11 ί作時）， 反 相 器 1 I 2 0 1 2的輸出訊丨 號會形成“ Η “ 5 時 5鐘控制式反相 器 1 1 I 2 0 0 5會形成允 許狀態。此刻 因 爲訊號R A A C T W 請 1 1 I 爲 “ L “，所以時 鐘控制式反相 器 2 0 0 4會 形 成 禁 止 狀 閲 1 I 讀 1 I 態 因 此暫存器2 〇0 2的輸出 訊 號 會被選擇 0 此 刻 行 背 面 1 1 控 制 器 1 ( R C T L 1 ) 12 0 8 的 輸出訊號 ( 位 址 允 許 注 意 1 I 訊 號 ) 爲 “ L “， 在行位址允許 閂 鎖 電路2 0 1 1 內 ， 由 事 項 再 1 1 4 於 反 相 器 2 0 0 6 的輸出訊號爲 “ Η “，因此 時 鐘 控 制式 填 寫 本 反相 器 2 0 0 9 會; 形成允許狀態， 時 ^鐘 ί控制式反相 器 頁 1 1 2 〇 0 7會形成禁 止狀態，上述 2 〇 0 4或2 0 0 5 的 輸 1 出 訊 號 會經由時鐘 控制式反相器 2 0 〇9來傳 達 至 次 段 〇 1 1 I 但 因 爲行控制器 1 ( R C T L 1 ) 12 0 8 的 輸 出 訊 號 1 訂 1 爲 “ L “，所以A N D閘極2 0 1 0 以 、後不會傳 達 〇 1 1 其 次，若來自 行控制器1 ( R C T L 1 ) 1 2 0 8 的 1 1 輸 出 訊 號形成“ Η “，則在行位 址 允 許閂鎖電 路 2 0 1 1 1 | 內 ， 反 相器2 0 0 6的輸出訊號 會 形 成“ L “ 時 鐘 控芾ίί ( if 式反相 器 2 0 0 9 1 會形成禁止狀態， 時 1童控制式反相 器 1 I 2 0 0 7會形成允 許狀態，上述 2 0 0 4或2 0 0 5 的 輸 I 1 出 訊 號 會藉由時鐘; 控制式反相器2 0 0 7及反相 器 1 1 2 0 0 8而被閂鎖 〇 1 I 又 ，由於來自 行控制器1 ( R C T L 1 ) 1 2 0 8 的 ! 1 I 輸 出 訊 號爲“ Η “ ，因此上述2 0 0 4或2 0 0 5 的 輸 出 1 1 訊 號 會 經由A N D 閘極2 0 1 0 來 傳 達至次段 〇 並 且 ， 當 1 1 訊 號 R A A C T W ，R A A C Τ R 同 爲“ L· “ 時 ， N 〇 R 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -23 - 523908 A7 ________B7_ 五、發明説明（21 ) 聞極2 0 1 3 ，反相器2 0 1 4的輸出訊號會分別形成 “ H “ ’ “ L “，時鐘控制式反相器2 0 0 4或2 0 0 5 (請先閱讀背面之注意事項再填寫本頁) 的輸出訊號會藉由時鐘控制式反相器2 〇 1 5及反相器 2 〇 1 6而被閂鎖。 第1 9圖是表示第1 〇圖中的列位址閂鎖電路（ c A L ) 1 2 1 5之一實施例。暫存器2 1 0 1是根據指 令解碼器（C D ) 1 2 0 3的輸出（寫入位址輸入用脈 衝）來閂鎖輸入位址。暫存器2 1 0 2是根據定時產生電 路（TIMGEN) 1221 的輸出（CAPULR)來 閂鎖輸入位址。 經濟部智慧財產局員工消費合作社印製 若形成寫入動作，則暫存器2 1 0 1的輸出會根據從 定時產生電路（T I M G E N ) 1 2 2 1所輸出的訊號 C A P U L W來閂鎖於暫存器2 1 0 6。其次，若從定時 產生電路（T I M G E N ) 1 2 2 1所輸出的訊號 C A A C T W形成“ Η “（寫入動作時），則反相器 2 1 0 3的輸出訊號會形成“ L “，時鐘控制式反相器 2 1 0 4會形成允許狀態。此刻，因爲訊號C A A C T R 爲“ L “，所以時鐘控制式反相器2 1 0 5會形成禁止狀 態，因此暫存器2 1 0 6的輸出訊號會被選擇。 當從定時產生電路（TIMGEN) 122 1所輸出 的訊號C A A C T R爲形成“ Η “時（讀出動作時），反 相器2 1 0 7的輸出訊號會形成“ Η “，時鐘控制式反相 器2 1 0 5會形成允許狀態。此刻，因爲訊號 C A A C T W爲“ L. “，所以時鐘控制式反相器2 1 0 4 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐] ~ 24 - " 523908 ΑΊ _Β7_ 五、發明説明（22) 會形成禁止狀態，因此暫存器2 1 0 2的輸出訊號會被選 擇。並且，當訊號CAACTW，CAACTR同爲“L “時，Ν〇R閘極2 1 0 8，反相器2 1 0 9的輸出訊號 會分別形成“ Η “， “ L “，時鐘控制式反相器2 1 0 4 或2 1 0 5的輸出訊號會藉由時鐘控制式反相器2 1 1 0 及反相器2 1 1 1而被閂鎖。 第2 0圖是表示第1 8及1 9圖中的暫存器之一實施 例。當時脈訊號C L Κ爲“ L “時，反相器2 2 0 1輸出 爲“ Η “，時鐘控制式反相器2 2 0 6及時鐘控制式反相 器2 2 0 3爲允許狀態，時鐘控制式反相器2 2 0 2及時 鐘控制式反相器2 2 0 7爲禁止狀態，輸入訊號D會經由 時鐘控制式反相器2 2 0 6來傳達至節點Ν 1。輸出訊號 Q會藉由時鐘控制式反相器2 2 0 3及反相器2 2 0 5而 被閂鎖。當時脈訊號C L Κ爲“ Η “時，反相器2 2 0 1 輸出爲“ L “，時鐘控制式反相器2 2 0 6及時鐘控制式 反相器2 2 0 3會形成禁止狀態，時鐘控制式反相器 2 2 0 2及時鐘控制式反相器2 2 0 7會形成允許狀態， 輸入訊號D會在時鐘控制式反相器2 2 0 6被遮斷，節點 Ν 1的資料會當作輸出訊號Q而傳達，同時會藉由時鐘控 制式反相器2 2 0 2及反相器2 2 0 4而被閂鎖。 第2 1圖是表示第1 〇圖中的選擇器（SEL) 1 2 1 2之一實施例。當定時產生電路（Τ I M G Ε Ν ) 1 2 2 1的輸出訊號（表75寫入· g買出動作的旗標）爲 “ Η “時（寫入•讀出動作時），反相器2 3 0 1的輸出 本紙張尺度適用中國國家標準（CNS ) Μ規格（2Κ)χ 297公釐） _25 - (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 523908 A7 B7 五、發明説明（23) (請先閱讀背面之注意事項再填寫本頁} 會形成“ L “，時鐘控制式反相器2 3 0 2及時鐘控制式 反相器2 3 0 4會形成允許狀態，時鐘控制式反相器 2 3 0 3及時鐘控制式反相器2 3 0 5會形成禁止狀態， 行預解碼器（R P D E C ) 1 2 0 7的輸出訊號，行控制 器1 (RCTL 1 ) 1 208的輸出訊號會被選擇。 當定時產生電路（T IMGEN) 1 2 2 1的輸出訊 號（表示寫入•讀出動作的旗標）爲“ L “時（更新動作 時），反相器2 3 0 1的輸出會形成“ Η “，時鐘控制式 反相器2 3 0 2及時鐘控制式反相器2 3 0 4會形成禁止 狀態，時鐘控制式反相器2 3 0 3及時鐘控制式反相器 2 3 0 5會形成允許狀態，位址計數器（A D C ) 1 1 0 4的輸出訊號，行控制器2 ( R C T L 2 ) 1 2 1 1的輸出訊號會被選擇。 第2 2圖是表示時鐘控制式反相器。具備：輸入訊號 端子I N，輸出訊號端子〇U T，及時脈訊號端子 C L K，C L K B。 第2 3圖是表示第2 2圖之時鐘控制式反相器 經濟部智慧財產局員工消費合作社印製 2 4〇1的電路圖。 該時鐘控制式反相器2 4 0 1是由： 閘極連接於時脈訊號端子C L K B，源極連接於電源 端子Vcc之第1PMOS2501;及 閘極連接於輸入訊號端子I N，源極連接於第 1 P Μ〇S 2 5 0 1的汲極，汲極連接於輸出訊號端子 OUT之第2PMOS2502;及 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -26 - 523908 A7 B7 五、發明説明（24) 閘極連接於時脈訊號端子c L K，源極連接於電路的 接地端子Vs s之第3NMSO2503 ;及 (請先閲讀背面之注意事項再填寫本頁) 閘極連接於輸入訊號端子I N ’源極連接於第 3 N M S ◦ 2 5 0 3的汲極，汲極連接於輸出訊號端子 OUT及第2 PM〇S 2 5 0 2的汲極之第 4PMOS2504 ;等所構成。 並且，上述第11 ，14，15，16，17圖所示 的延遲電路（DEL，DEL 1 ，DEL2)是例如由反 相器鏈等所構成。 由於上述第1 6 ，1 7圖所示的脈衝寬度調整電路 (PULADJ 1 ，2)是與第14圖所示的基本脈衝產 生電路同樣構成，因此省略其方塊圖。 第2 4圖是表示第1 〇圖所示之方塊圖的時間圖。第 2 4圖之外部訊號的輸入圖案是準照非同步S R A Μ介 面，此情況是以寫入-讀出的順序來使動作。非同步 S R A Μ介面的寫入動作是以控制（允許寫入）訊號/ 經濟部智慧財產局員工消費合作社印製 W Ε來規定，此訊號/W Ε在” L “的期間會形成寫入期 間。 就本實施例而言，在寫入期間開始（W Ε /的下降） 時，是將寫入位址取入行位址閂鎖電路（R A L ) 1 2 〇 6及列位址閂鎖電路（C A L ) 1 2 1 5，在寫入 期間終了（ W E /的上升）時，將輸入資料取入內部。並 且’因爲非同步S R A Μ介面的讀出動作無特別基準，所 以可檢測出位址遷移的狀況，開始進行讀出動作。途中， 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -27 - 523908 A7 ___B7_ 五、發明説明（25) 當寫入動作開時時，會在途中停止讀出動作，砹矣 八货个停止 讀出動作，而於讀出動作終了後再開始進行寫入動作。 以下，說明第2 4圖的動作。在時刻t 0，訊號/ W E會上升，同時位址會從位址A - 1變化至位址A 〇。 藉此，首先會進行位址A - 1的寫入動作，接著進行位址 A 〇的讀出動作。最初，檢測出訊號/ w E上升情況而產 生的脈衝W E P L (寫入動作）及檢測出位址從a 一 i變 化至A 〇情況而輸出的A T D〇U 丁（讀出動作）會被輸 入至判定電路（J U D G E ) 1 2 2 0。此刻，當然會因 爲晶片是形成晶片選擇狀態，所以省略判定晶片選擇訊號 / C S等之晶片選擇狀態的訊號時間圖。以下的時間圖亦 相同。 其次，判定電路內（第1 1圖），在接受訊號 W E P L後，寫入動作旗標W F G會上升，在接受訊號 ATDOUT後，讀出動作旗標RFG會上升。但，因爲 優先進行寫入動作，所以上述動作旗標W F G會比動作旗 標RFG還要早上升。藉由動作旗標WFG，RFG的上 升，寫入•讀出旗標W R F G會上升，先到達判定電路 1 ，2 (FAJDG1，2) 1301 ，1302 的復位 會被解除。 第11圖中的延遲電路（DEL) 1 303的目的是 爲了防止先到達判定電路1 ，2 ( F A J D G 1 ，2 )在 被復位之前，輸入訊號被輸入。延遲電路（D E L ) 1304，1305亦具同一作用。當訊號WRFG上升 (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -28- 523908 A7 B7 五、發明説明（26) (請先閱讀背面之注意事項再填寫本頁) 時，由於訊號W R N G F，R E F F爲“ L “，因此先到 達判定電路1 ( F A J D G 1 ) 1 3 0 1及先到達判定電 路2 (FAJDG2) 1302的輸出訊號OUT1 ， 〇U T 2會形成“ Η “，寫入•讀出狀態訊號W R S會上 升。接受訊號W R S的上升及訊號W F G的上升，在定時 產生電路（TIMGEN) 122 1產生寫入動作時所需 的定時，實施對應於位址Α - 1之字元線（W L )的活 化，位元線（B L )的放大，及列選擇器（Y S )的選 擇，以及輸入資料D i n ( A — 1 )的寫入。 此情況，雖以寫入動作爲優先，但亦可爲讀出動作。 其中，以寫入動作爲優先時控制較爲簡單。然後，藉由在 定時產生電路（TIMGEN) 1220所產生之復位脈 衝W R E N D的上升，在判定電路內（第1 1圖）接受動 作旗標W F G爲“ Η “的狀況，令動作旗標W F G復位。 但，由於動作旗標R F G爲“ Η “，因此動作旗標 W R F G會維持“ Η “。 經濟部智慧財產局員工消費合作社印製 在接受復位脈衝W R E N D後，復位脈衝W R E N D 會被輸入先到達判定電路1，2 ( F A J D G 1，2 ) 1 3 0 1 ，1 3 0 2的端子R S T。並且，在先到達判定 電路 1 ，2 (FAJDG1 ，2) 1301 ，1302 的 端子R S T形成“ Η “的時間點，各輸出訊號會一度形成 “ L “，一旦上述端子R S Τ形成“ L “，則會再度形成 “ Η “。其結果，訊號W r S會在一度復位後，再度被設 定。一旦訊號W R S被復位，則字元線（W L )會形成非 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） _ 29 - 523908 A7 B7 五、發明説明（27) 活性，位元線（B L )會被預充電。 (請先閲讀背面之注意事項再填寫本頁〕 然後，若訊號W R S再度被設定’則此情況因爲動作 旗檩W F G爲“ L “，所以會在定時產生電路（ T I M G E N ) 1 2 2 1產生讀出動作時所需的定時，實 施對應於位址A 0之字元線（W L )的活化，位元線（ B L )的放大，及列選擇器（Y S )的選擇，以及資料的 讀出。 然後，訊號W R E N D會再度被產生，動作旗標 RFG，WRFG，先到達判定電路1 ，2 (FAJDG 1 ，2 )輸出訊號W R S會被復位，字元線（W L )會形 成非活性，位元線（B L )會被預充電。在時刻t 1，雖 訊號/ W E會形成“ L “，但讀出動作會保持執行。往資 料端子D Q的資料輸出是藉由訊號/W E形成“ L “的狀 態來抑止。 經濟部智慧財產局員工消費合作社印製 其次，在時刻t 2，訊號/W E會形成“ Η “，同時 位址會從A 〇變化至A 1。藉此，往位址A 0的寫入動 作，以及接著從A 1的讀出動作會被執行。有關此動作方 面，因爲是與上述位址A - 1的寫入動作及A 0的讀出動 作相同，所以省略說明。又，由於位址A 1的週期是形成 讀出動作，因此會與在上述位址A 〇的週期之讀出動作同 樣地讀出資料，然後在接受允許輸出訊號/◦ E下降後， 資料會以D 〇 u t ( A 1 )來輸出至晶片外部。 雖於上述第2 4圖中是顯示寫入一寫入-讀出動作的 時間圖，但有關連續寫入動作，連續讀出動作，及讀出-本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ 3〇 523908 A7 _ B7 五、發明説明（28) 寫入動作的定時方面，由於可容易從第2 4圖來推測，因 此予以省略。 (請先閲讀背面之注意事項再填寫本頁) 桌2 5圖是表不第1 〇圖之方塊圖的時間圖。此情 況，是以更新-讀出一讀出動作的順序來使動作。以下， 說明該動作。在時刻t 〇，位址會從A - 1變化至A 〇 , 幾乎同時計時器輸出會形成“ Η “。藉此，更新動作與來 自位置A 〇的讀出動作會持續執行。 最初，計時器輸出訊號T I Μ 0 U T (更新動作）， 及檢測出位址從Α - 1變化至A 〇的情況而輸出之訊號 A T D 0 U T (讀出動作）會被輸入至判定電路（ JUDGE) 1220。在判定電路內（第11圖），更 新動作旗標R E F F會在接受計時器輸出訊號 TIMOUT後上升，讀出動作旗標RFG及寫入•讀出 旗標WR F G會在接受訊號ATD OUT後上升。然後， 在先到達判定電路2 ( F A J D G 2 ) 1 3 0 2檢測出是 動作旗標RE F F還是動作旗標WRF G較早上升。 經濟部智慧財產局員工消費合作社印製 由於本時間圖的情況是假設動作旗標R E F F較早上 升，因此先到達判定電路2 ( F A J D G 2 ) 1 3 0 2的 輸出訊號〇U T R會形成“ Η “，更新狀態訊號R E F S 會上升。接受此訊號R E F S的上升後，會在定時產生電 路（Τ I M G Ε Ν ) 1 2 2 1產生更新動作時所需的定 時，實施對應於位址計數器（A D C ) 1 1 〇 4所指定的 位址之字元線（W L )的活化，及位元線（B L )的放 大，更新記憶格資料。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -31 - 523908 A7 _B7_ 五、發明説明（29) 然後，藉由在定時產生電路（TIMGEN) 1 2 2 1所產生之復位脈衝R E F F E N D的上升，在判 定電路內（第1 3圖），動作旗標R E F F會被復位。並 且，因爲在接受訊號REFEND後，訊號REFEND 會被輸入先到達判定電路2 ( F A J D G 2 ) 1 3 0 2的 端子R S T，所以先到達判定電路2 ( F A J D G 2 ) 1 3 0 2的端子R S T會形成“ Η “，然後輸出訊號 〇UT2，〇UTR會一度形成“L “，在接受動作旗標 W R F G爲“ Η “及端子R S Τ形成“ L “的狀態後，輸 出訊號〇U Τ 2會形成“ Η “。 此刻，先到達判定電路1 ( F A J D G 1 ) 1 3 0 1 的輸出訊號0 U Τ 1已經形成“ Η “。此結果，其次訊號 W R S會被設定。並且，若訊號R E F S被復位，則字元 線（W L )會形成非活性，位元線（B L )會被預充電。 其次，若訊號W R S被設定，則由於此情況動作旗標 WFG爲“L “，因此在定時產生電路（TIMGEN) 1 2 2 1中會產生讀出動作時所需的定時，實施對應於位 址A 〇之字元線（W L )的活化，位元線（B L )的放 大，及列選擇器（Y S )的選擇，以及輸入資料的讀出， 然後在接受允許輸出訊號/ Ο E下降後，資料會以 D 〇 u t ( A 0 )來輸出至晶片外部。 然後，訊號W R E N D會被產生，動作旗標r F g， 先到達判定電路（F A J D G 1，2 )的輸出訊號W R S 會被復位，字元線（W L )會形成非活性，位元線（ 本紙張尺度適用中國國家標準（CNS ) A4規格（2!0'乂297公釐) .32 - ~ (請先閲讀背面之注意事項再填寫本頁)

、1T 經濟部智慧財產局員工消費合作社印製 523908 Α7 Β7 五、發明説明（3〇) B L )會被預充電。在時刻t 2，若位址從A 0變化至 A 1，則來自A 1的讀出動作會被執行。由於該週期是與 上述位址A 〇週期的讀出動作相同，因此省略說明。 在第2 5圖的時間圖中，由於動作旗標R E F F比 W R F G還要先上升，因此是以更新一讀出-讀出動作的 順序來執行，但相反的，若動作旗標W R F G先上升時， 是以讀出-更新-讀出動作的順序來執行。有關此情況的 動作方面，因爲可容易從第2 5圖來推測，因此予以省 略。並且，在時刻t 2〜t 4之間，當寫入允許訊號/ W E形成“ L “時，雖往位址A 1的寫入動作會持續進 行，但因形成與第2 5圖同樣的動作，所以省略其說明。 第2 6圖是表示第1.0圖之方塊圖的時間圖。此情 況，是以更新-寫入-寫入-讀出動作的順序來使動作。 以下，說明該動作。在時刻t 〇，寫入允許訊號/W E會 上升，同時位址會從A— 1變化至A0。並且，幾乎同時 計時器輸出訊號T I Μ〇U T會形成“ Η “。藉此，更新 動作與往位址A 〇的寫入動作會持續執行。 經濟部智慧財產局員工消費合作社印製 C请先閱讀背面之注意事項再填寫本頁) 最初，計時器輸出訊號T I Μ〇U T (更新動作）， 及檢測出訊號/ W Ε上升的情況而產生之訊號W E P L (寫入動作），以及檢測出位址從Α - 1變化至A 〇的情 況而輸出之訊號A T D〇U T (讀出動作）會被輸入至判 定電路（J U D G E ) 1 2 2 0。在判定電路內（第1 1 圖），動作旗標R E F F，動作旗標W F G及動作旗標 R F G會分別在接受計時器輸出訊號τ I Μ〇U T，訊號 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -33- 523908 A7 B7 五、發明説明（31) (請先閱讀背面之注意事項再填寫本頁) WEP L及訊5虎ATDOUT後上升。但，由於寫入動作 優先，因此動作旗標WF G會比動作旗標rf g還要早上 升。藉由動作旗標WFG，RFG的上升，WRFG會上 升。 其次，在先到達判定電路2 ( F A J D G 2 ) 1 3 0 2檢測出是動作旗標R E F F還是動作旗標 W R F G較早上升。由於本時間圖的情況是假設動作旗標

REFF較早上升，因此先到達判定電路2 (FAJDG 2 ) 1 3 0 2的輸出訊號〇U T R會形成“ Η “，更新狀 態訊號R E F S會上升。接受此訊號R E F S的上升後， 會在定時產生電路（TIMGEN) 1221產生更新動 作時所需的定時，實施對應於位址計數器（A D C ) 1 1 0 4所指定的位址之字元線（W L )的活化，及位元 線（B L )的放大，更新記憶格資料。 然後，.藉由在定時產生電路（T IMGEN) 1 2 2 1所產生之復位脈衝R E F F E N D的上升，在判 經濟部智慧財產局員工消費合作社印製 定電路內（第1 3圖），動作旗標R E F F會被復位。並 且，因爲在接受訊號REFEND後，訊號REFEND 會被輸入先到達判定電路2 ( F A J D G 2 ) 1 3 0 2的 端子R S T，所以先到達判定電路2 ( F A J D G 2 ) 1 3 0 2的端子R S T會形成“ Η “，然後輸出訊號 〇 u Τ 2 , OUTR會一度形成“L “，在接受動作旗標 W R F G爲“ Η “及端子R S Τ形成“ L “的狀態後，輸 出訊號〇U Τ 2會形成“ Η “。 本紙張尺>^適用中國國家標準（CNS ) Α4規格（210Χ 297公釐) Γ34Ί '~"" 523908 A 7 B7 五、發明説明（32) (請先閱讀背面之注意事項再填寫本頁) 此刻，先到達判定電路1 ( F A J D G 1 ) 1 3 0 1 的輸出訊號〇U T 1已經形成“ H “。此結果，其次訊號 W R S會被設定。並且，若訊號R E F S被復位，則字元 線（W L )會形成非活性，位元線（B L )會被預充電。 其次，若訊號W R S被設定，則由於此情況動作旗標 WFG爲“H “，因此在定時產生電路（TIMGEN) 1 2 2 1中會產生寫入動作時所需的定時，實施對應於位 址A - 1之字元線（W L )的活化’位元線（B L )的放 大，及列選擇器（Y S )的選擇，以及輸入資料D i η (Α — 1 )的寫入。 然後，藉由在定時產生電路（TIMGEN) 經濟部智慧財產局員工消費合作社印製 1 2 2 1所產生之復位脈衝W R E N D的上升，在判定電 路內（第1 3圖），動作旗標W F G會接受動作旗標 W F G爲“ Η “的狀態，而被復位。但，因爲動作旗標 R F G爲“ Η “，所以動作旗標W R F G會原封不動維持 “ Η “。又，由於接受訊號W R E N D後，訊號 W R E N D會被輸入至先到達判定電路1，2 ( FAJDG1，2) 1301， 1302 的端子 RST， 因此一旦先到達判定電路1，2 ( F A J D G 1，2 ) 13 0 1， 1 3 0 2的端子R S T形成“ Η “，則先到達 判定電路 1，2 ( F A J D G 1，2 ) 1 3 0 1， 1 3 0 2的輸出訊號OUT1，OUT2會一度形成“L “，先到達判定電路1，2 ( F A J D G 1，2 ) 13 0 1， 1 3 0 2的端子R S T在接受“ L “的狀態 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -35: " — 523908 A7 B7 五、發明説明（33) 後，輸出訊號〇U T 1，〇U T 2會再度形成“ Η “。 (請先閲讀背面之注意事項再填寫本頁) 其結果，訊號W R S在一度被復位後，會再度被設 定。若訊號W R S被復位，.則字元線（W L )會形成非活 性，位元線（B L )會被預充電。若訊號W R S再度被設 定，則由於此情況動作旗標W F G爲“ L “，因此在定時 產生電路（TIMGEN) 122 1中會產生讀出動作時 所需的定時，實施對應於位址A 〇之字元線（W L )的活 化，位元線（B L )的放大，及列選擇器（Y S )的選 擇，以及資料的讀出。然後，訊號W R E N D會再度產 生，動作旗標R F G，W R F G，先到達判定電路（ F A J D G 1 , 2 )的輸出訊號W R S會被復位，字元線 (W L )會形成非活性化，位元線（B L )會被預充電。 經濟部智慧財產局員工消費合作社印製 在時刻t 1，雖寫入允許訊號/W E會形成“ L “， 但讀出動作會保持執行。往資料端子D Q的資料輸出是藉 由訊號/W E形成“ L “的狀態來抑止。其次，在時刻 t 2，寫入允許訊號/ W E會形成“ Η “，同時位址會從 A 〇變化至A 1 。藉此，往位址A 〇的寫入動作，以及接 著從A 1的讀出動作會被執行。若再度進入位址A 1的週 期，則檢測出訊號/W E上升的情況而產生之訊號 W E P L (寫入動作）及檢測出位址從A - 1變化至A 〇 的情況而輸出之訊號A T D〇U T (讀出動作）會再度被 輸入至判定電路（J U D G E ) 1 2 2 0。 在判定電路內（第1 3圖），寫入動作第2旗標 W N F G及讀出動作第2旗標R N F G會在接受動作旗標 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ 36 _ 523908 A 7 B7 五、發明説明（34) (請先閱讀背面之注意事項再填寫本頁) W R F G爲“ Η “的狀態及訊號W E P L及訊號 ATD OUT後上升。但，由於寫入動作優先，因此上述 動作旗標WN F G會比動作旗標RNF G還要早上升。藉 由動作旗標WNFG，RNFG的上升，寫入•讀出第2 旗標WRNFG會上升。 其結果，訊號W R S會被設定。亦即，訊號W R S會 在一度被復位後，再度被設定。若訊號W R S再度被設定 的話，則此情況由於動作旗標W N F G爲“ Η “，因此在 定時產生電路（TIMGEN) 122 1中會產生寫入動 作時所需的定時，實施對應於位址A 〇之字元線（W L ) 的活化，位元線（B L )的放大，及列選擇器（Y S )的 選擇，以及輸入資料D i n ( A 0 )的寫入。然後，藉由 在定時產生電路（T IMGEN) 1 2 2 0所產生之復位 脈衝W R E N D的上升，在判定電路內（第1 3圖）接受 動作旗標W N F G爲“ Η “的狀況，令動作旗標W N F G 復位。但，由於動作旗標R N F G爲“ Η “，因此動作旗 標W R N F G會維持“ Η “。 經濟部智慧財產局員工消費合作社印製 又，在接受訊號WREND後，訊號WREND會被 輸入先到達判定電路1 ( F A J D G 1 ) 1 3 0 1的端子 R S T。若先到達判定電路1 ( F A J D G 1 ) 1 3 0 1 的端子R S T形成“ Η “，則先到達判定電路1 ( FAJDG1) 1301 的輸出訊號〇UT1， OUTN 會一度形成“ L “，先到達判定電路1 ( F A J D G 1 ) 1 3 0 1的端子R S T在接受“ L “的狀態後，先到達判 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）' 37: """ 523908 A7 B7 五、發明説明（35) (請先閱讀背面之注意事項再填寫本頁) 定電路1 (FAJDG1) 1301的輸出訊號OUTN 會再度形成‘‘ Η “。其結果，訊號w R S在一度被復位 後，會再度被設定。若訊號W R S被復位，則字元線（ W L )會形成非活性，位元線（B l )會被預充電。若訊 號W R S再度被設定，則由於此情況動作旗標w N F G爲 “ L “，因此在定時產生電路（Τ I M G Ε Ν ) 1 2 2 1 中會產生讀出動作時所需的定時，實施對應於位址A 1之 字元線（W L )的活化，位元線（b l )的放大，及列選 擇器（Y S )的選擇，以及資料的讀出。 然後，訊號WREND會再度產生，動作旗標 RNFG，WRNFG，先到達判定電路（FAJDG 1，2 )的輸出訊號W R S會被復位，字元線（w L )會 形成非活性化，位元線（B L )會被預充電。並且，在接 受允許輸出訊號/〇E下降後，資料會以D 〇 u t ( A 1 )來輸出至晶片外部。 經濟部智慧財產局員工消費合作社印製 在第2 6圖的時間圖中，由於動作旗標R E F F比 WRFG還要先上升，因此是以更新一寫入一寫入一讀出 動作的順序來執行，但相反的，若動作旗標W R F G先上 升時，是以寫入-更新-寫入-讀出動作的順序來執行。 有關此情況的動作方面，因爲可容易從第2 6圖來推測， 因此予以省略。並且，在時刻t 2〜t 4之間，當寫入允 許訊號/ W E形成“ L “時，雖往位址A 1的寫入動作會 持續進行，但因形成與第2 6圖同樣的動作，所以省略其 說明。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公董1 - 38 - ~ 523908 A7 B7 五、發明説明（36) (請先閲讀背面之注意事項再填寫本頁} 第2 7圖是表示第1 0圖之方塊圖的時間圖。此情 況，是以更新-寫入-讀出-讀出動作的順序來使動作。 以下，說明該動作。在時刻t 〇，寫入允許訊號/W E會 上升，同時位址會從A -1變化至A0。並且，幾乎同時 計時器輸出訊號T I Μ 0 U T會形成“ Η “。藉此，更新 動作與往位址A 〇的寫入動作會持續執行。 最初，計時器輸出訊號T I Μ〇U T (更新動作）， 及檢測出訊號/ W Ε上升的情況而產生之訊號WE P L (寫入動作），以及檢測出位址從Α - 1變化至A 〇的情 況而輸出之訊號A T D〇U T (讀出動作）會被輸入至判 定電路（J U D G E ) 1 2 2 0。在判定電路內（第1 1 圖），動作旗標R E F F，動作旗標W F G及動作旗標 R F G會分別在接受計時器輸出訊號T I Μ 0 U T，訊號 WEPL及訊號ATDOUT後上升。但，由於寫入動作 優先，因此動作旗標WF G會比動作旗標R F G還要早上 升。藉由動作旗標WFG，RFG的上升，WRFG會上 升。 經濟部智慧財產局員工消費合作社印製 其次，在先到達判定電路2 ( F A J D G 2 ) 1 3 0 2檢測出是動作旗標R E F F還是動作旗標

W R F G較早上升。由於本時間圖的情況是假設動作旗標 R E F F較早上升，因此先到達判定電路2 ( F A J D G 2 ) 1 3 0 2的輸出訊號〇U T R會形成“ Η “，更新狀 態訊號R E F S會上升。接受此訊號R E F S的上升後， 會在定時產生電路（TIMGEN) 12 21產生更新動 本纸張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） _ 39 - 523908 A7 B7 五、發明説明（37) 作時所需的定時，實施對應於位址計數器（A D C ) (請先閲讀背面之注意事項再填寫本頁) 1 1 0 4所指定的位址之字元線（W L )的活化，及位元 ^ ( B L )的放大，更新記憶格資料。 然後，藉由在定時產生電路（TIMGEN) 1 2 2 1所產生之復位脈衝R E F F E N D的上升，在判 定電路內（第1 3圖），動作旗標R E F F會被復位。並 且，因爲在接受訊號REFEND後，訊號REFEND 會被輸入先到達判定電路2 ( F A J D G 2 ) 1 3 0 2的 端子R S T，所以先到達判定電路2 ( F A J D G 2 ) 1 3 〇 2的端子R S T會形成“ Η “，然後輸出訊號 〇UT2, 〇UTR會一度形成“L “，在接受動作旗標 W R F G爲“ Η “及端子R S T形成“ L “的狀態後，先 到達判定電路2 ( F A J D G 2 ) 1 3 0 2的輸出訊號 〇U T 2會形成“ Η “。 經濟部智慧財產局員工消費合作社印製 此刻，先到達判定電路1 ( F A J D G 1 ) 1 3 0 1 的輸出訊號〇U T 1已經形成“ η “。此結果，其次訊號 W R S會被設定。並且，若訊號r E f S被復位，則字元 線（W L )會形成非活性，位元線（β L )會被預充電。 其次，若訊號W R S被設定，則由於此情況動作旗標 WFG爲“Η “，因此在定時產生電路（TIMGEN) 1 2 2 1中會產生寫入動作時所需的定時，實施對應於位 址Α - 1之字元線（W L )的活化，位元線（β L )的放 大，及列選擇器（Y S )的選擇，以及輸入資料d i n (Α — 1)的寫入。 -40- 本紙張尺度適用中國國家標準（CNS ) ) 523908 A7 _B7_ 五、發明説明（38) 然後，藉由在定時產生電路（TIMGEN) (請先閲讀背面之注意事項再填寫本頁} 1 2 2 1所產生之復位脈衝W R E N D的上升，在判定電 路內（第1 3圖），動作旗標W F G會接受動作旗標 W F G爲“ Η “的狀態，而被復位。但，因爲動作旗標 R F G爲“ Η “，所以動作旗標W R F G會原封不動維持 “ Η “。並且，在接受訊號W R E N D後，W R E N D脈 衝會被輸入至先到達判定電路1， 2 ( F A J D G 1， 2)1301， 1302的端子RST。 若先到達判定電路1，2 ( F A J D G 1，2 ) 13 0 1，1 3 0 2的端子R S T形成“ Η “，則先到達 判定電路 1，2 ( F A J D G 1，2 ) 1 3 0 1， 1302的輸出訊號〇UT1， OUT2會一度形成“L “，在接受端子R S T爲形成“ L “的狀態後，先到達判 定電路 1，2 (FAJDG1，2) 1301，1302 的輸出訊號〇U T 1，〇U T 2會再度形成“ Η “。 經濟部智慧財產局員工消費合作社印製 其結果，訊號W R S在一度被復位後，會再度被設 定。若訊號W R S被復位，則字元線（W L )會形成非活 性，位元線（B L )會被預充電。若訊號W R S再度被設 定，則由於此情況動作旗標W F G爲“ L “，因此在定時 產生電路（TIMGEN) 122 1中會產生讀出動作時 所需的定時，實施對應於位址A 〇之字元線（W L )的活 化’位元線（B L )的放大，及列選擇器（Y S )的選 擇’以及資料的讀出，並且在接受允許輸出訊號/〇E下 降後，資料會以D 〇 u t ( A 0 )來輸出至晶片外部。 -41 - 本紙張尺度適用中國國家標準（CNs ) A4規格（210X297公釐） 523908 A7 B7 五、發明説明（39) 然後，訊號W R E N D會被產生，動作旗標 R N F G，W R N F G，先到達判定電路（F A J D G 1，2 )的輸出訊號W R S會被復位，字元線（W L )會 形成非活性化，位元線（B L )會被預充電。若進入位址 A 1的週期，則檢測出位址從A 〇變化至A 1的情況而輸 出之訊號A T D ◦ U T (讀出動作）會被輸入至判定電路 (J U D G E ) 1 2 2 0。在判定電路內（第1 3圖）， 動作旗標RNFG, WRNFG會在接受動作旗標 W R F G爲“ Η “的狀態及訊號A T D〇U T後上升。然 後，在接受上述訊號W R E N D的產生後，W R E N D脈 衝會被輸入至先到達判定電路1，2 ( F A J D G 1， 2) 1301，1302 的端子RST。 若先到達判定電路1，2 ( F A J D G 1，2 ) 1 3 0 1, 1 3 0 2的端子R S 丁形成“ Η “，則先到達 判定電路 1，2 ( F A J D G 1，2 ) 1 3 0 1， 1 3 0 2的輸出訊號會一度形成“ L “，在接受動作旗標 W R N F G爲“ Η “的狀態及先到達判定電路1，2 ( FAJDG1， 2) 13 01， 1302 的端子 RST 爲 形成“ L “的狀態後，先到達判定電路1 ( F A J D G 1 ) 1 3 0 1的輸出訊號〇U T N會形成“ Η “。 其結果，訊號W R S在一度被復位後，會再度被設 定。若訊號W R S再度被設定，則由於此情況動作旗標 W N F G爲“ L “，因此在定時產生電路（ T IMGEN) 1 2 2 1中會產生讀出動作時所需的定 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） -42 - (請先閲讀背面之注意事項再填寫本頁) —. 訂 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 523908 A7 ___B7_ _ 五、發明説明（40) 時，實施對應於位址A 1之字元線（W L )的活化，位元 線（B L )的放大，及列選擇器（Y S )的選擇，以及資 料的讀出。然後，訊號W R E N D會再度被產生，動作旗 標RNFG, WRNFG，先到達判定電路（FAJDG 1，2 )的輸出訊號W R S會被復位，字元線（W L )會 形成非活性化，位元線（B L )會被預充電。並且，在接 受允許輸出訊號/〇E下降後，資料會以D 〇 u t ( A 1 )來輸出至晶片外部。 在第2 7圖的時間圖中，由於動作旗標R E F F比 WR F G還要先上升，因此是以更新一寫入一讀出一讀出 動作的順序來執行，但相反的，若動作旗標W R F G先上 升時，是以寫入-更新-讀出-讀出動作的順序來執行。 有關此情況的動作方面，因爲可容易從第2 7圖來推測， 因此予以省略。並且，在時刻t 2〜t 4之間，當寫入允 許訊號/W E形成“ L “時，雖往位址A 1的寫入動作會 持續進行，但因形成與第2 7圖同樣的動作，所以省略其 說明。 由於全體動作形式的時間可容易根據上述第2 4〜 2 7圖的時間圖來推測，因此很明確地可藉由第1 0圖所 示之本發明的實施例來執行全體動作形式，而不會有錯誤 動作。 在全體動作形式中，使週期時間定速的形式爲第2 7 圖的動作形式。在此，就以往的例子而言，在檢測出位元 線B L後，次動作會自外部位址輸入開始進行。因此，在 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ 43 - (請先閲讀背面之注意事項再填寫本頁)

、1T #f 523908 A7 _ B7 五、發明説明（41) (請先閲讀背面之注意事項再填寫本頁) 位元線B L預充電後，到字元線W L上升爲止的時間，由 第2圖與第3 7圖相較下可明確得知，要比本發明來得 慢。其結果，就第2 7圖之動作形式的本發明實施例而 言，在0 · 1 5 // m C Μ〇S的製程中，對以往的例子而 言，約可加速2 0 %的週期時間，達成高速化。 第2 8圖是表示第9圖之具體的第2實施例的方塊 圖。此實施例對第1 0圖的實施例而言，是使選擇器（ S E L ) 3 0 1 2的位置移動於記憶體陣列（M C ) 3 0 0 1與行解碼器（R D E C ) 3 0 2 3之間。其結 果，可將第1 0圖的位址計數器（A D C ) 1 1 〇 4 (供 以計數對應於更新動作的行預解碼器的輸出）變更成位址 計數器（A D C ) 3 0 1 0 (供以計數對應於更新動作的 行解碼器的輸出），新設置供以操控對應於更新動作的陣 列控制器之陣列控制器2 ( A C T L 2 ) 3 0 2 5。由於 時間圖與第1 〇實施例相同，因此予以省略。 就第1 0圖的構成而言，是在更新動作時使行解碼器 (R D E C ) 1 2 1 3動作，但就第2 8圖的實施例構成 經濟部智慧財產局員工消費合作社印製 而言，因爲有位址計數器（ADC) 3010，所以不需 要該動作。其結果，不僅可以使更新動作時的存取高速 化，而且還能夠降低消耗電流。相反的，行解碼器的輸出 數部份，則需要選擇器電路，且需要陣列控制器2 ( ACTL2) 3025。 第2 9圖是表示第9圖之具體的第3實施例的方塊 圖。對第1 0圖的實施例而言，是使選擇器（S E L ) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ 44 - 523908 A7 B7 五、發明説明（42) 3 1 1 2的位置移動於行位址閂鎖電路（R A L ) 3 1 〇 6與行預解碼器（R P D E C ) 3 1 0 7之間。其 結果，第1 0圖的行控制器2 ( R C 丁 L 2 ) 1 2 1 1會 被廢止。又，由於定時產生電路（TIMGEN) 3 1 2 1與第1 0圖中的定時產生電路（T IMGEN) 1 2 2 1相同，因此往行控制器1及行控制器2的輸出會 存在。這些輸出是根據表示自定時產生電路（ TIMGEN)3121輸出的寫入·讀出動作之旗標訊 號（WR S E L )來選擇其中之一，變更成能夠輸入行控 制器（R C T L ) 3 1 0 8。又，由於從行控制器（ R C T L ) 3 1 0 8至行位址閂鎖電路（R A L ) 3 1 0 6的訊號在更新動作時不需要，因此只在寫入•讀 出動作時輸出。由於時間圖與第1 〇實施例相同，因此予 以省略。 對第1 0圖的實施例構成而言，由於在第2 9圖的實 施例構成中選擇器（S E L ) 3 1 1 2是被配置於行預解 碼器（RPDEC) 3 1 1 3之前’因此選擇器電路的數 量會減少。其結果，可縮小晶片面積。相反的’在更新動 作時，連行預解碼器（R p D E C ) 3 1 0 7也不必使動 作。 第3 0圖是表示第9圖之具體的第4實施例的方塊 圖。對第1 0圖的實施例而言，是使選擇器的位置移動於 行位址閂鎖電路（R A L· ) 3 2 0 β內。其結果，第1 〇 圖的行控制器2 (RCTL2)1211會被廢止。又’ 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公f ) - 45 -. (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 523908 A7 B7 五、發明説明（43) (請先閱讀背面之注意事項再填寫本頁) 由於定時產生電路（TIMGEN) 3221與第10圖 中的定時產生電路（TIMGEN) 1221相同，因此 往行控制器1及行控制器2的輸出會存在。這些輸出是根 據表示自定時產生電路（TIMGEN) 3 2 2 1輸出的 寫入·讀出動作之旗標訊號（W R S E L )來選擇其中之 一，變更成能夠輸入行控制器（R C T L ) 3 2 0 8。 第3 1圖是表示第3 0圖中的行位址閂鎖電路（ RAL) 3206之一實施例的方塊圖。對第18圖實施 例所示的位址閂鎖電路（R A L ) 1 2 0 6而言，是將選 擇器3 3 0 4配置於行位址允許閂鎖電路2 0 1 1前段。 當定時產生電路（TIMGEN) 3221的輸出（ W R S E L )爲“ Η “時，爲寫入•讀出動作，在選擇器 3 3 0 4內，反相器3 3 0 1的輸出會形成“ L “，時鐘 控制式反相器3 3 0 3會形成允許狀態，時鐘控制式反相 器3 3 0 2會形成禁止狀態，時鐘控制式反相器2 0 0 4 或2 0 0 5的輸出會被選擇。 經濟部智慧財產局員工消費合作社印製 當定時產生電路（TIMGEN) 3 2 2 1的輸出 (W R S E L )爲“ L “時，爲更新動作，在選擇器 3 3 0 4內，反相器3 3 0 1的輸出會形成“ Η “，時鐘 控制式反相器3 3 0 3會形成禁止狀態，時鐘控制式反相 器3 3 0 2會形成允許狀態，位址計數器（A D C )的輸 出會被選擇。由於時間圖與第1 0實施例相同，因此予以 省略。 對第1 0圖的實施例構成而言’由於在第3 0圖的實 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -46 - 523908 A7 ___ 五、發明説明（44) 施例構成中選擇器（s E L ) 3 1 1 2是被配置於行位址 閂鎖電路（R A L ) 3 2 0 6內’因此選擇器電路的數量 (請先閲讀背面之注意事項再填寫本頁) 會減少。並且，對第2 9圖的實施例構成而言’由於不必 控制從行控制器（R C T L ) 3 2 0 8 f目if出至丫了丨乂址問鎖 電路（R A L ) 3 2 〇 6的訊號’因此可使控制邏輯單純 化。其結果，可縮小晶片面積。相反的，在更新動作時， 連行預解碼器（R P D E C ) 3 2 0 7也不必使動作。 就第1 0圖的實施例而言’雖是把定時產生電路（ TIMGEN) 1221內（第13圖）的定時調整電路 3 ，9 (TIMADJ3 ，9) 150 6 ’ 1512 當作 第1圖所示之延遲時間測定電路（D E L M E s ) 1 〇 5 來加以配置，但亦可爲第.3圖所示之延遲時間測定電路 (D E L Μ E S ) 5 0 5。亦即，在第1 0圖中，從行控 制器 1 ，2 (RCTL1 ’2) 1208 ’ 1211 或陣 列控制（A C T L ) 1 2 1 4來獲取某訊號，從此僅使延 遲適當時間的訊號回到判定電路（J U D G E ) 經濟部智慧財產局員工消費合作社印製 1 2 2 0 。此情況，時間圖與第2 4〜2 7圖所示者相 同。因此，在此省略其詳細說明。又，有關第2 8，2 9 及3 0圖所示的各實施例方面也同樣的，因此省略說明。 第3 2圖是表示第4圖之具體的第1實施例的方塊 圖。記憶格陣列（M C ) 3 4 0 1是包含複數條的字元 線，複數條的位元線，及對應於這些字元線及位元線而設 置的複數個動態型記憶格與感測放大器，以及副字元驅動 器等。輸入緩衝器（C I B F ) 3 4 0 2會接受來自外部 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐] Γ47~ ' 一 523908 A7 B7 五、發明説明（45) (請先閲讀背面之注意事項再填寫本頁) 的指令。指令解碼器（C D ) 3 4 0 3會對所被輸入的指 令進行解碼。輸入緩衝器（A I B F ) 3 4 0 4會接受來 自外部的指令。A T D 3 4 0 5會檢測出位置的輸入變 化。 行位址閂鎖電路（R A L ) 3 4 0 6會閂鎖行位址。 行預解碼器（R P D E C ) 3 4 0 7會對行位址進行預解 碼。行解碼器1 ( R D E C 1 ) 3 4 2 3會對上述行預解

碼器（R P D E C ) 3 4 0 7的輸出進行解碼。行控制器 1 (RCTL1) 3408會產生對應於寫入•讀出動作 的感應放大器等的控制訊號。陣列控制器1 ( A C T L 1 ) 3 4 2 4會控制感應放大器等的動作。 更新計時器（REFTIM) 3409會產生對應於 .上述動態型記憶格的資訊保持時間之一定週期的更新要求 脈衝。位址計數器（A D C ) 3 4 1 0會計數上述更新要 求脈衝，而來產生更新位址。行控制器2 ( R C T L 2 ) 3 4 1 1會產生對應於上述更新動作之感應放大器等的控 制訊號。陣列控制器2 ( A C T L 2 ) 3 4 2 5會控制感 經濟部智慧財產局員工消費合作社印製 應放大器等的動作。 選擇器（S E L ) 3 4 1 2會根據更新動作是寫入動 作還是讀出動作來切換路徑。列位址閂鎖電路（C A L ) 3 4 1 5會閂鎖列位址。列解碼器（C D E C ) 3 4 1 6 會對列位址進行解碼。輸出入緩衝器（I〇B F ) 3 4 1 7會將從上述記憶格陣列（M C ) 3 4 0 1所讀出 的資料予以輸出至外部，並且接受來自外部的資料。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） _ 48 - 523908 A7 B7_ 五、發明説明（46) (請先閱讀背面之注意事項再填寫本I) 輸出入電路（I〇c) 3418會暫時儲存從上述記 憶格陣列（M C ) 3 4 0 1所讀出的資料，然後傳達至上 述輸出入緩衝器（I OBF) 34 1 7 ’並且會暫時儲存 來自上述輸出入緩衝器（I〇Ν F ) 3 4 1 7的外部資 料，然後寫入上述記憶格陣列（M C ) 3 4 0 1中。讀出 /寫入電路（R W C ) 3 4 1 9會將從上述記憶格陣列 (M C ) 3 4 0 1所讀出的資料予以傳達至上述輸出入電 路（10 C )3418，且將來自上述輸出入電路（ I〇C ) 3 4 1 8的寫入資料予以寫入上述記憶格陣列 (M C ) 3 4 0 1 中。 判定電路（J U D G Ε ) 3 4 2 0會決定上述指令解 碼器（CD) 3403的輸出與上述ATD3405的輸 出及上述計時器（REFTIM) 3409的輸出之先到 達順序。定時產生電路（T I M G E N ) 3 4 2 1會接受 判定電路（J U D G Ε ) 3 4 2 0的輸出’產生對應於更 新•寫入•讀出動作的時間。位元線預充電檢測電路（ B L D Ε Τ ) 3 4 2 2會檢測出位元線（B L )預充電的 經濟部智慧財產局員工消費合作社印製 情況。 與上述第1 0實施例不同的地方是輸入判定電路（ J U D G Ε ) 3 4 2 0的復位訊號並非是由定時產生電路 (丁11^0£1^) 3 4 2 1來產生’而是由位元線預充電 檢測電路（B L D Ε Τ ) 3 4 2 2來產生’以及使選擇器 的位置移動於行解碼器與記憶格陣列之間。第3 2圖中之 位元線預充電檢測電路（B L D Ε Τ ) 3 4 2 2的一實施 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -49 - 523908 A7 B7 五、發明説明（47) 例，可利用與前述習知例同樣的電路。 (請先閱讀背面之注意事項再填寫本頁) 由於第3 2圖所示實施例的時間圖與第1 0圖實施例 的時間圖（第2 4〜2 7圖）相較下，僅位元線（B L ) 被預充電開始到下個動作的字元線（W L )上升爲止的時 間有所不同，因此省略其詳細的時間圖。在第3 2圖的實 施例中，因爲是直接檢測出位元線（B L )的預充電，所 以可以不考量製程•電壓•溫度所引起的不均一。因此， 上述時間差爲：檢測出位元線（B L )被預充電爲止的時 間與第2圖中的時間界限α的差。當檢測出位元線（ B L )被預充電爲止的時間比時間界限α還要短時，週期 時間會比第1 0圖所示的實施例還要能夠高速化。 就第3 2圖的實施例而言，在更新動作時，由於不需 要行位址的預解碼，因此存取時間能夠高速化。但，選擇 電路必須要有被解碼的訊號線部份，且亦必須要有陣列控 制器2 ( A C T L 2 ) 3 4 2 5及位元線預充電檢測電路 (BLDET) 3422。 經濟部智慧財產局員工消費合作社印製 第3 3圖是表示第4圖之具體的第2實施例的方塊 圖。對第3 2圖的實施例構成而言，是使選擇器位置從記 憶格陣列與行解碼器之間移動至行預解碼器與行解碼器之 間。其結果，選擇器電路只要被預解碼的訊號線份即可， 且陣列控制器爲形成1個，因此電路規模會變小，進而使 得晶片面積會變小。相反的，從選擇器（S E L ) 3 5 1 2到行解碼器（RDEC) 3 5 1 3爲止會產生訊 號延遲時間。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -50 - 523908 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（48) 由於第3 3圖所示實施例的時間圖與第1 〇圖實施例 的時間圖（第2 4〜2 7圖）相較下，僅位元線（B L ) 被預充電開始到下個動作的字元線（W L )上升爲止的時 間有所不同，因此省略其詳細的時間圖。 第3 4圖是表示第4圖之具體的第3實施例的方塊 圖。對第3 2圖的實施例構成而言，是使選擇器位置移動 於行位址閂鎖電路與行預解碼器之間。與第3 2圖同樣， 從定時產生電路（T I M G E N ) 3 6 2 0往行控制器1 及行控制器2的輸出雖然會存在，但這些輸出會被輸入第 3 4圖的行控制器（R C T L ) 3 6 0 8，根據表示自定 時產生電路（TIMGEN) 3621輸出的寫入•讀出 動作之旗標訊號來選擇其中之一。並且，從行控制器（ R C T L ) 3 6 0 8至行位址閂鎖電路（R A L ) 3 6 0 6的訊號會變更成只在寫入•讀出動作時輸出。 對第3 2圖的實施例構成而言，第3 4圖的實施例構 成是將選擇器（S E L ) 3 6 1 2配置於行預解碼器（ R P D E C ) 3 6 0 7前，因此選擇器電路只要被預解碼 之前的訊號線份即可，所以可減少其數量。又，由於陣列 控制器及行控制器爲形成1個，因此可縮小晶片面積。 但，從選擇器（S E L ) 3 6 1 2到行解碼器（ RDEC) 3 6 1 3爲止會產生訊號延遲時間。 第3 5圖是表示第4圖之具體的第4實施例的方塊 圖。對第3 2圖的實施例而言，是使選擇器的位置移動於 行位址閂鎖電路（R A L ) 3 7 0 6內。其結果，第3 2 (請先閱讀背面之注意事項再填寫本頁) d 訂 #f 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -51 - 523908 A7 B7 五、發明説明（49) 圖的行控制器2 ( R C T L 2 ) 3 4 1 1及陣列控制器2 (ACTL2) 3425會被廢止。並且，與第32圖的 實施例3 2同樣的，從定時產生電路（T I M G E N ) 3 7 2 0往行控制器1及行控制器2的輸出雖然會存在， 但這些輸出會被輸入第3 7圖的行控制器（R C T L ) 3708，根據表示自定時產生電路（TIMGEN) 3 7 2 1輸出的寫入·讀出動作之旗標訊號來選擇其中之 一。有關行位址閂鎖電路（R A L ) 3 7 0 8的構成方面 是與第3 1圖所示的構成相同。又，由於時間圖與第1 0 實施例相同，因此予以省略。 對第3 2圖的實施例構成而言，由於在第3 5圖的實 施例構成中選擇器（S E L ) 3 7 1 2是被配置於行位址 閂鎖電路（R A L ) 3 7 0 6內，因此選擇器電路的數量 會減少。並且，對第3 4圖的實施例構成而言，由於不必 控制從行控制器（R C T L ) 3 7 0 8輸出至行位址閂鎖 電路（R A L ) 3 7 0 6的訊號，因此可使控制邏輯單純 化。其結果，可縮小晶片面積。相反的，在更新動作時， 連行位址允許閂鎖電路2 0 1 1及行預解碼器（ R P D E C ) 3 7 0 7也不必使動作。 第3 8圖是表示第9圖之具體的第5實施例的方塊 圖。對第1 〇圖的實施例構成而言，是追加1條供以問鎖 外部位址（A d d r e s s )的訊號。追加後的訊號（位 址閂鎖訊號（A D L ))會經由輸入緩衝器（ A L I B F ) 3 9 0 1來進入內部，以及進入位址閂鎖電 本紙張尺度適用中周國家標準（CNS ) A4規格（21〇X 297公釐） -52 - (請先閱讀背面之注意事項再填寫本頁)

、1T 經濟部智慧財產局員工消費合作社印製 523908 A7 B7 五、發明説明（5〇) 路（AAL) 3904及ADL脈衝產生電路（ ALPL) 3902。 (請先閲讀背面之注意事項再填寫本頁) 就上述位址閂鎖電路（A A L ) 3 9 0 4而言，是在 位址閂鎖訊號（A D L )上升時閂鎖外部位址。並且，在 上述ADL脈衝產生電路（ALPL) 3902中，從位 址閂鎖訊號（A D L )上升開始產生1次脈衝。上述 A D L脈衝產生電路（A L P L ) 3 9 0 2的輸出會經由 A D L開關（S W ) 3 9 0 3來進入判定電路（ JUDGE) 122 〇。 就判定電路（J U D G E )而言，與第1 〇圖的實施 例同樣的，會決定指令解碼器（C D ) 1 2 0 3的輸出與 計時器（REFT IM) 122 1的輸出及上述ADL脈 .衝產生電路（A L P L ) 3 9 0 2的輸出之先到達順序， 且於定時產生電路（TIMGEN) 1221中產生對應 於更新•寫入•讀出動作的定時訊號。在此，A D L脈衝 產生電路（ALPL) 3 9 0 2之一實施例如第14圖所 示0 經濟部智慧財產局員工消費合作社印製 第3 9圖是表示第3 8圖中的位址閂鎖電路（ A A L ) 3 9 0 4之一實施例。在使位址閂鎖訊號（ A D L )形成有效時，會以A D L開關2 ( S W 2 ) 4 0 0 2來選擇暫存器4 0 0 1的輸出，在使位址閂鎖訊 號（A D L )形成無效時，會選擇輸入緩衝器（ A I B F )的輸出。並且，在暫存器4 0 0 1的閂鎖信號 (C L K )中，位址閂鎖訊號（A D L )會經由輸入緩衝 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐) .53 - 523908 Α7 Β7 五、發明説明（51) 器（A I B F)及定時調整用的延遲電路（DEL)來連 接。暫存器4 0 0 1之一實施例如第2 0圖所示。 (請先閱讀背面之注意事項再填寫本頁) 第4 0圖是表示第3 8圖中的ADL開關（SW) 3903及第39圖中的ADL開關（SW2) 4002 之一實施例。在使位址閂鎖訊號（A D L )形成有效時， 會使A D L判定訊號（A D L Μ〇D E )形成“ Η “狀 態，藉此反相器4 1 0 1的輸出會形成“ L “，時鐘控制 式反相器4 1 0 2會形成允許狀態，時鐘控制式反相器 4 1 0 3會形成禁止狀態，輸入訊號1 ( I Ν 1 )會經由 反相器4 1 0 4來予以輸出。 在使位址閂鎖訊號（A D L )形成無效時，會使 A D L判定訊號（A D L Μ〇D E )形成“ L “狀態，藉 此反相器4 1 0 1的輸出會形成“ Η “，時鐘控制式反相 器4 1 0 2會形成禁止狀態，時鐘控制式反相器4 1 0 3 會形成允許狀態，輸入訊號2 ( I Ν 2 )會經由反相器 4 1 0 4來予以輸出。又，輸入訊號1 ( I Ν 1 )會被連 接於第3 8圖中的ADL脈衝產生電路（ALPL) 經濟部智慧財產局員工消費合作社印製 3 9 0 2的輸出端或第3 9圖中的暫存器4 0 0 1的輸出 端，輸入訊號2 ( I Ν 2 )會被連接於第3 8圖中的位址 變化檢測電路（A T D ) 1 1 0 9的輸出端或第3 9圖中 的輸入緩衝器（A I B F )的輸出端。又，A D L判定訊 號（A D L Μ〇D E )亦可根據功率提高程序等來由指令 解碼器（C D ) 1 2 0 3來產生，或者藉由熔絲切斷，接 合選擇銷的連接變更或金屬層切換來產生。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） _ 54 - 523908 A7 B7 五、發明説明（52) (請先閲讀背面之注意事項再填寫本頁) 第4 1圖是表示第3 8圖之方塊圖的時間圖。在時刻 t 〇 ’右位址問鎖訊號（A D L )上升，則外部位址 (Address )會被閂鎖於位址閂鎖電路（A A L ) 3 9 04。其輸出爲第4 1圖的AAL OUT，會被輸入 行位址閂鎖電路（R A L ) 1 2 0 6 ，列位址閂鎖電路 (C A L ) 1 2 1 5及位址變化檢測電路（A T D ) 1 1 0 9。但，由於位址閂鎖訊號（A D L )爲有效，因 此位址變化檢測電路（A T D ) 1 1 〇 9的輸出會被 ADL開關（SW) 3903所遮斷。 經濟部智慧財產局員工消費合作社印製 另一方面，若位址閂鎖訊號（A D L )上升，則會在 ADL脈衝產生電路（ALPL) 3 9 0 2產生一次脈衝 (A L P L 0 U T )，該訊號經由A D L開關（S W ) 3903來進入判定電路（JUDGE) 1220。由於 此一次脈衝（ALPL· OUT)是與第24〜2 7圖的位 址變化檢測電路（A T D )的輸出A D L〇U T同一訊 號，因此以後的動作是與第2 4〜2 7圖完全相同。因 此，省略一次脈衝（A L P L ◦ U T )以後的動作波形及 說明。 就全體動作形式的時間而言，因爲第3 8圖的時間圖 在ADL脈衝產生電路（ALPL) 3902的輸出（ ALPL OUT)以後是與第1 〇圖的時間圖（第24〜 2 7圖）相同，所以容易推測。因此，很明確地可藉由第 3 8圖所示之本發明的實施例來執行全體動作形式，而不 會有錯誤動作。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -55 - 523908 A7 B7 _ 五、發明説明（53) 在第2 8〜3 0圖及第3 2〜3 5圖所示的實施例 中，由於導入位址閂鎖訊號（A D L )時的區塊圖及動作 是與對第1 0圖之第3 8圖的說明完全相同，因此省略其 詳細說明。 在第3 8圖的實施例中，即使是使來自外部的位址閂 鎖訊號（A D L )反相，而於下降時閂鎖外部位址，照樣 能夠動作。這可容易由上述實施例的說明來推測’因此省 略其詳細說明。 又，即使是使位址閂鎖訊號（A D L )與外部指令訊 號（例如，晶片選擇訊號）短路，而於外部指令訊號（例 如，晶片選擇訊號）的上升時閂鎖外部位址，照樣能夠動 作。這可容易由上述實施例的說明來推測，因此省略其詳 細說明。此情況，亦可於晶片內部使位址閂鎖訊號（ A D L )與外部指令訊號（例如，晶片選擇訊號）短路， 因此上述外部位址閂鎖動作可在不增加晶片外部的插銷數 下動作。 第3 6圖是表示供以實現上述本發明之半導體記憶裝 置的晶片安裝形態之一實施例。第3 6圖是一般被稱爲疊 層 C S P ( Chip Size Package)的安裝形態。3 8 0 1 是表 示由上所見的圖，3 8 0 2是表示剖面圖。將基板 3 8 0 3及基板3 8 0 3上的快閃記憶體晶片3 8 0 4及 快閃記憶體晶片3 8 0 4上之上述本發明的半導體記憶裝 置（不須來自外部的更新之D R A Μ晶片3 8 0 5 )予以 層疊，並且在基板3 8 0 3的下面具有焊錫孔3 8 0 6。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 「56 _ " (請先閲讀背面之注意事項再填寫本頁) 、1Τ 經濟部智慧財產局員工消費合作社印製 523908 A7 B7 五、發明説明（54) (請先閱讀背面之注意事項再填寫本頁) 在此，有關形成於基板3 8 0 3上面的電極與連接形成於 快閃記憶體晶片3 8 0 4及D R A Μ晶片3 8 0 5的電極 之間的接合打線方面，爲了避免圖面過於繁雜，所以省略 該部份。 在上述安裝中，有關位址訊號及輸出入資料訊號方 面，對快閃記憶體及供以實現本發明之不須來自外部的更 新之D R A Μ而言，是連接於基板上的同一插銷。亦即共 用。另一方面，有關指令訊號方面，對快閃記憶體及供以 實現本發明之不須來自外部的更新之D RAM而言，是分 別連接於基板上的不同插銷。 由上述實施例所取得的作用效果如以下所述。 經濟部智慧財產局員工消費合作社印製 (1 )針對具備一時間多重模式的D R A Μ，以在上 述第1記憶動作與第2記憶動作或更新動作中，記憶格的 記憶資訊不會彼此受到影響爲條件，使第1記憶動作及其 前或後被實施，的第2記憶動作或自律性的更新動作所需的 最短存取時間比上述第1記憶動作所需的時間加上第2記 憶動作或上述更新動作所需的時間後的時間還要短，藉此 而能夠在上述時間多重模式下謀求週期時間的縮短化。上 述所謂的時間多重模式是當針對上述記憶格（必須要有供 以保持記憶資訊的更新動作）進行記憶資訊的讀出或寫入 的第1記憶動作被指示時，實施根據該第1記憶動作的前 或後不同的位址指定的第2記憶動作或自律性的更新動 作。 (2 )針對具備一時間多重模式的D R A Μ，以在上 -57- 本紙張尺度適用中國國家標準（CMS ) Α4規格（210X 297公釐） 523908 A7 B7 五、發明説明（55) (請先閲讀背面之注意事項再填寫本頁) 述第1記憶動作與第2記憶動作或更新動作中，記憶格的 言己憶資訊不會彼此受到影響爲條件，使上述第1記憶動作 及其前或後被實施的第2記憶動作或更新動作所需的最短 存取時間比上述弟1記憶動作所需的時間加上第2記情動 作或上述更新動作所需的時間後的時間還要短，藉此而會g 夠在上述時間多重模式下謀求週期時間的縮短化。上述所 謂的時間多重模式是當針對上述記憶格（必須要有供以保 持記憶資訊的更新動作）進行記憶資訊的讀出或寫入之第 1記憶動作被指示時，該根據該第1記憶動作的前或後不 同的位址指定的第2記憶動作或更新動作在時間上競爭 時，實施第2記憶動作或更新動作。 (3 )又’在上述第1記憶動作及上述第2記憶動作 或上述更新動作中，在先執行的動作期間，使供以之後執 行的動作之字元線的選擇動作的準備動作並行實施，藉此 而能夠在上述時間多重模式下謀求週期時間的縮短化。 經濟部智慧財產局員工消費合作社印製 (4 )又，在上述第1記憶動作及第2記憶動作或更 新動作中，在先執行的動作之字元線的復位動作及位元線 的預充電終了後，設定之後執行的動作之字元線的上升， 藉此可使上述記憶格的記憶資訊彼此不會受到影響，而能 夠在上述時間多重模式下謀求週期時間的縮短化。 (5 )又，上述之後執行的動作是根據啓動訊號來開 始進行，該啓動訊號是藉由預定的延遲電路來使指示上述 第1記憶動作的訊號延遲後而形成，藉此先行實施上述準 備動作，而能夠在上述時間多重模式下謀求週期時間的縮 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -58 - 523908 A7 B7 五、發明説明（56) 短化。 (請先閲讀背面之注意事項再填寫本頁} (6 )又，在上述之後執行的動作的控制中，使用供 以檢測出在先執行的動作中位元線所被預充電的情況之訊 號，藉此一方面可謀求電路的簡素化，另一方面可縮小時 間範圍。 (7 )設置一時間多重控制電路；該時間多重控制電 路是當針對構成D R A Μ的記憶格進行記憶資訊的讀出或 寫入之第1記憶動作被指示時，會分配該第1記憶動作後 實所施根據與上述第1記憶動作不同的位址指定之第2記 憶動作或更新動作的時間； 以下列動作不會重疊之方式來分配實施上述第2記憶 動作或更新動作的時間： 一第1動作；該第1動作是對應於上述第1記憶動作 的指示來解除上述位元線的預充電，且對應於該第1記憶 動作的位址訊號來進行字元線及位元線的選擇動作，而來 對記憶格讀出資訊或將外部資訊寫入記憶格；及 經濟部智慧財產局員工消費合作社印製 一第1預充電動作；該第1預充電動作是再度使上述 位元線進行預充電；及 一字元線的選擇動作；該字元線的選擇動作是在解除 上述位元線的預充電動作後，對應於上述第2記憶動作或 更新動作來選擇字元線； 藉此來謀求記憶體存取的高速化。 (8 )設置一時間多重控制電路；該時間多重控制電 路是當針對構成D R A Μ的記憶格進行記憶資訊的讀出或 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） Γ59Τ '~ 523908 A7 B7 五、發明説明（57) ^一~ 寫入之第1記憶動作被指示時，會分配該第1記憶動作前 所貫施更新動作的時間； (請先閱讀背面之注意事項再填寫本頁) 以字元線選擇動作與第1預充電動作不會重疊之方式 來謀求記憶體存取高速化； 該字元線的選擇動作是對應於上述更新動作的指示來 解除上述位元線的預充電，且對應更新位址來進行字元線 的選擇動作，而於位元線讀出記憶格的資訊，分配予以放 大後再寫入的時間，亦即分配實施更新動作的時間，再度 對上述位元線進行預充電的第1預充電動作後，對應於上 述第1記憶動作的位址訊號來進行字元線及位元線的選擇 動作’而來對記憶體進行資訊的讀出或將外部資訊寫入記 憶格的動作’使含字元線選擇用（對應於對上述記憶格讀 出資訊或將外部資訊寫入記憶格的動作）的解碼·動作的預 備動作與上述第1動作或上述第1預充電動作並行實施， 而對應該動作來選擇字元線。 經濟部智慧財產局員工消費合作社印製 (9 )又，供以實施上述更新動作而分配的時間，是 只在有更新的要求時實施更新動作，藉此可降低更新時所 需的消耗電力。 (1 0 )又，上述位址選擇電路是藉由第1選擇電路 來解讀對應於第1記憶動作而被輸入的位址訊號，而來形 成字元線的選擇訊號，及藉由第2選擇電路來解讀更新位 址訊號，而來形成所對應之字元線的選擇訊號，以及藉由 選擇器電路來選擇上述第1選擇電路的輸出訊號與上述第 2選擇電路的輸出訊號的其中之一，而來使進行字元線的 本紙張尺度適用中國國家標準（CNS)A4規格（210X 297公釐） -60- 523908 Α7 Β7 五、發明説明（58) 選擇動作，藉此可使位址選擇動作用的時間範圍最小化， 進而能夠謀求記憶週期時間的縮短化。 (請先閲讀背面之注意事項再填寫本頁) (1 1 )又，藉由更新位址產生電路來形成更新位址 訊號，該更新位址產生電路是由接受週期性的脈衝訊號之 計數器電路所構成，藉此可實施確實對應於記憶格的資訊 保持時間的更新動作。 以上雖是根據實施例來具體說明本案發明，但本發明 並非只限於上述實施例，只要不脫離其主旨範圍，亦可實 施其他種種的變更。例如，在第1 0圖中，記憶格陣列 1 0 2 1亦可在位元線方向及字元線方向上分割成複數 個，對應於所被分割的記憶格陣列來設置複數個位址選擇 電路。又，字元線亦可採用主字元線及局部字元線之類的 階層字元線方式，位元線亦可採用主位元線及局部位元線 之類的階層位元線方式。 亦即，可利用習知的動態型R A Μ中所採用的元件構 造及電路佈局技術來構成上述記憶格陣列及其位址選擇電 路。 經濟部智慧財產局員工消費合作社印製 隨著行動電話等之類的電子裝置的高機能化，大容量 作業R A Μ的需求亦隨之急增。通常，作業R A Μ爲非同 步S RAM，但非爲大容量。因此會使用大容量的 D R A Μ來取而代之，但因必須進行更新動作，所以使用 狀況不佳。因應於此，本發明之半導體記憶裝置可保持與 非同步S R A Μ的互換性，藉由與上述快閃記憶體形成一 體化的構成來使能夠與電源遮斷時具有非揮發資訊機能的 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -61 - 523908 Α7 Β7 五、發明説明（59) 快閃記憶體組合，而來發揮種種的記憶動作。本發明之半 導體記憶裝置不僅可以如此利用D R A Μ電路，而且還能 夠由外部來進行與S R A Μ同等的處理。 (發明之效果） 藉由本案所揭不之發明中具代表性者所能取得的效果 簡單說明如下。 首先，針對具備一時間多重模式的D R A Μ，以在上 述第1記憶動作與第2記憶動作或更新動作中，記憶格的 記憶資訊不會彼此受到影響爲條件，使上述第1記憶動作 及其前或後被實施的第2記憶動作或更新動作所需的最短 存取時間比上述第1記憶動作所需的時間加上第2記憶動 作或上述更新動作所需的時間後的時間還要短，藉此而能 夠在上述時間多重模式下謀求週期時間的縮短化。上述所 謂的時間多重模式是當針對上述記憶格（必須要有供以保 持記憶資訊的更新動作）進行記憶資訊的讀出或寫入之第 1 g己憶動作被指不時，該根據該第1記憶動作的前或後不 同的位址指定的第2記憶動作或更新動作在時間上競爭 時，實施第2記憶動作或更新動作。 其次，設置一時間多重控制電路；該時間多重控制電 路是當針對構成D R A Μ的記憶格進行記憶資訊的讀出或 寫入之第1記憶動作被指示時，會分配該第1記憶動作後 實所施根據與上述第1記憶動作不同的位址指定之第2記 憶動作或更新動作的時間； 本紙張尺度適财關家辟（CNS ) Α4規格（210X297公釐)~ — (請先閲讀背面之注意事項再填寫本頁)

、1T -^1 經濟部智慧財產局員工消費合作社印製 523908

五、發明説明（60) 以下列動作不會重疊之方式來分配實施上述第2記憶 動作或更新動作的時間： 一第1動作；該第1動作是對應於上述第1記憶動作 的指示來解除上述位元線的預充電，且對應於該第1記憶 動作的位址訊號來進行字元線及位元線的選擇動作，而來 對記憶格讀出資訊或將外部資訊寫入記憶格；及 一第1預充電動作；該第1預充電動作是再度使上述 位元線進行預充電；及 一字元線的選擇動作·，該字元線的選擇動作是在解除 上述位元線的預充電動作後，對應於上述第2記憶動作或 更新動作來選擇字元線； 藉此來謀求記憶體存取的高速化。 〔圖面之簡單說明〕 第1圖是供以說明本發明的基本槪念的第1實施例的 方塊圖。 第2圖是供以說明第1圖的實施例的動作時間圖。 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 第3圖是供以說明本發明的基本槪念的第2實施例的 方塊圖。 第4圖是供以說明本發明的基本槪念的第3實施例的 方塊圖。 第5圖是供以說明第4圖的實施例的動作時間圖。 第6圖是供以說明本發明的基本槪念的第4實施例的 方塊圖。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -63 - 523908 A7 ________B7 五、發明説明（61) 第7圖是供以說明第6圖的實施例的動作時間圖。 (請先閲讀背面之注意事項再填寫本頁) 第8圖是供以說明本發明的基本槪念的第1實施例的 變形例的方塊圖。 第9圖是供以說明本發明的基本槪念的第1實施例的 其他變形例的方塊圖。 第1 0圖是表示第9圖之具體的實施例的方塊圖。 第1 1圖是表示第1 0圖中的判定電路之一實施例的 電路圖。 第1 2圖是表示第1 0圖中的先到達判定電路之一實 施例的電路圖。 第1 3圖是表示第1 0圖中的定時產生電路之一實施 例的方塊圖。 第1 4圖是表示第1 3圖中的基本脈衝產生電路之一 實施例的電路圖。 第1 5圖是表示第1 3圖中的定時調整電路2，8， 1 〇之一實施例的電路圖。 第1 6圖是表示第1 3圖中的定時調整電路3 ，5 ’ 經濟部智慧財產局員工消費合作社印製 6，7，9之一實施例的電路圖。 第1 7圖是表示第1 3圖中的定時調整電路1 ，4之 一實施例的電路圖。 第1 8圖是表示第1 0圖中的行位址閂鎖電路之一實 施例的電路圖。 第1 9圖是表示第1 0圖中的列位址閂鎖電路之一實 施例的電路圖。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -64 - 523908 A7 B7 五、發明説明（62) 第2 0圖是表示第1 8及1 9圖中的暫存器之一實施 例的電路圖。 (請先閲讀背面之注意事項再填寫本頁) 第2 1圖是表示第1 0圖中的選擇器之一實施例的電 路圖。 第2 2圖是表示本發明中所被使用的時鐘控制式反相 器。 第2 3圖是表示第2 2圖的時鐘控制式反相器之一實 施例的電路圖。 第2 4圖是供以說明第1 0圖的實施例的第1動作 (寫入一寫入一讀出動作）時間圖。 第2 5圖是供以說明第1 0圖的實施例的第2動作 (更新一讀出-讀出動作）時間圖。 第2 6圖是供以說明第1 0圖的實施例的第3動作 (更新一寫入一寫入動作）時間圖。 第2 7圖是供以說明第1 0圖的實施例的第4動作 (更新一寫入一讀出一讀出動作）時間圖。 第2 8圖是表示第9圖之具體的第2實施例的方塊 經濟部智慧財產局員工消費合作社印製 圖。 第2 9圖是表示第9圖之具體的第3實施例的方塊 圖。 第3 0圖是表示第9圖之具體的第4實施例的方塊 圖。 第3 1圖是表示第3 0圖中的行位址閂鎖電路之一實 施例的電路圖。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -65 - 523908 A7 B7 五、發明説明（63) 第3 2圖是表示第4圖之具體的第1實施例的方塊 圖。 (請先閲讀背面之注意事項再填寫本頁) 第3 3圖是表示第4 .圖之具體的第2實施例的方塊 圖。 第3 4圖是表示第4圖之具體的第3實施例的方塊 圖。 第3 5圖是表示第4圖之具體的第4實施例的方塊 圖。 第3 6圖是表示D R A Μ晶片的安裝形態之一實施例 的構成圖。 弟3 7圖是表不習知技術之一^例的時間圖。 第3 8圖是表示第9圖之具體的第5實施例的方塊 圖。 弟3 9圖是表本弟3 8圖中的位址問鎖電路之一‘實施 例的電路圖。 第40圖是表示第3 8圖中的ADL開關及第3 9圖 中的A D L開關2之一實施例的電路圖。 經濟部智慧財產局員工消費合作社印製 第4 1圖是供以說明第3 8圖的實施例的動作時間 圖。 〔符號之說明〕 101，501，601，801，1001， 1 1〇1 :記憶體L S I晶片 102，502，602 ’802，1002， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -66 - 523908 A7 ___B7 五、發明説明（64) 1 1 0 2 :保證通常的D R A Μ動作的全體電路（ M C A L L ) (請先閱讀背面之注意事項再填寫本頁) 103，503，603，8 0. 3，1 0 0 3， 1 1 0 3 :控制更新動作/寫入•讀出動作模式切換等全 體的控制電路（C N T ) 104，504，6 0 4，804，1004， 1 1 0 4 :位址計數器（A C D ) 105， 505，805， 1005， 110 5:延 遲時間測定電路（D E L Μ E S ) 100，506，606，806，1006， 1 1 0 6 :輸入/輸出訊號線 107，307，507，607，807， 1〇0 7，1 1 0 7 :外部輸出入訊號（I / 〇 ) 6 0 5，8 0 8 :檢測電路（D Ε Τ ) 1008，1108，3009，3109， 3209，3409，3509，3609 ’3709: 更新計時器（R E F Τ I Μ ) 經濟部智慧財產局員工消費合作社印製 1109，3005，3105，3205， 3405，3505，3605，3705:ATD 1110:ATD輸出 1201，3001，3101，3201， 3 4 0 1 ，3 5 0 1 ，3 6 0 1 ，3 7 0 1 ··記憶格陣列 (M C ) 1202，3002，3102，3 202， 本纸張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） -67 - 523908 A7 B7 五、發明説明（65) 3402 ，3502 ，3602，3702 ··指令用輸入 緩衝器（C I B F ) 1203，3003，3103，32〇 3， 3403 ， 35 03 ，36〇3 ， 3703 :指令解碼器 (CD) 1204，3004，3104，3204， 3404 ，3504，3604，3704 :位址用輸入 緩衝器（A I B F ) 1206，3006，3106，3206， 3406 ，3506 ，3606 ，3706 :行位址閂鎖 電路（R A L ) 1207，3007，3107，3207， 3407，3507，3607，3707 :行预解碼器 (R P D E C ) 1208 ，30〇8 ，3408 ，3508 :行控制 器 1 ( R C T L 1 ) 1 2 1 1 ，3 0 1 1 ，3 4 1 1，3 5 1 1 ··行控制 器 2(RCTL2) 1212，3012，3112，3412, 3512，3612 :選擇器（SEL) 1213，3023，3113，3213， 3413 ，3513 ，3613 ，3713 :行解碼器 (R D E C ) 1214，3114，3214，3 514， (請先閲讀背面之注意事項再填寫本頁)

、1T 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -68 - 523908 A7 B7 五、發明説明（66) L T C A 制 控 列 .一 ml 4 τΉ 7 3 4 1 6 3 IX 2 3 5 τ—Η 1± 3 5 1± ο 3 5 一—| 2 1± 4 3 鎖 閂 址 位 列 5 7 3 5 1± 6 ， L 6 A 1 ， C 2 6 (11 路 4 電 3 碼浑 角 址 位 ， 列 6 : 1 6 2 1 3 7 ，3 6 ， IX 6 IX 3 6 3 6 1± 5 3 6 IX ο 3 ) ， C 7 E 1 D 2 7 C 1—- ^—_ ( 4 器 3 7 IX 3 7 rH ο 3 7 1± 2 衝 緩 入 出 輸 7 IX 7 3 7 IX 6 3 7 1± 5 3 路 電 入 出 ， 輸 8 : 1 8 2 1 3 7 ，3 8 ， r—I 8 1—I 3 6 3 8 〇8 3 1 ， 5 8 3 1 ， 2 8 T1 1± ( 4 器 3 F Β 〇 9 1± 6 3 9 1± ， 5 9 3 \)χ 1—- C 2 9 ο 1± 1± I 4 ( 3 9 ττΗ 2 3 9 1± 1± 3 9 IX ο 3 出 讀 \ 入 寫 9 1 7 (請先閲讀背面之注意事項再填寫本頁) 訂 路 電 ο 2 2 3 ο 2 1—Η 3 ο 2 ο 3 ) ， C ο W 2 R 2 ( 1 經濟部智慧財產局員工消費合作社印製 路 電 定 判 ο 2 7 3 ο 2 6 3 ο 2 5 3 ο 2 4 3 2 ο 3 NM/ ， Ε 一—_ G 2 D 2 υ 1 _—3 2 2 2 3 IX 2 6 3 一—I 2 5 3 1± 2 4 3 2 7 生 產 時 定 路 G D *-5 A F Γν 路 電 定 判 達 到 先 2 ο 3 Ν 1 Ε ， G 1 Μ ο 13) Τ 1 2 /IV ， 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -69- 523908 A7 B7 五、發明説明（67) 13〇3 ， 1304 ，13〇5， 1601， (請先閲讀背面之注意事項再填寫本頁) 170 5 ，17 08 ，1805 ，1808 :延遲電路 (DEL，DEL1，DEL2) 1 4 0 1 :先到達訊號選定電路 1402，1403，2010:AND 閘極 1404，1602，1701，1703， 1710，1712，1801，1803，1812’ 1905，1907，1912，1914，2003’ 2006，2〇08，2012，2014，2016, 2103，2107，21〇9，2111，2201， 2204，2205，2301，3301 :反相器 1501，20 13，2108: OR 閘極 1 5 0 2，1 5 0 3 :基本脈衝產生電路（ PULGEN1，2) 1 5 0 4〜1 5 1 3 :定時調整電路（T I M A D J 1 〜1 0 ) 1702，1704，1706，1707， 經濟部智慧財產局員工消費合作社印製 1709，1711，1802，1804，1806, 1807，1809，1811，1812，1902, 1903，1904，1906，1909，1910, 1911，1913，2004，2005，20 〇7, 2009，2015，2104，2105，2110, 2202 ， 22 〇3 ， 2206， 2207， 23 0 2 〜 2305 ，2401 ，3302，3303 :時鐘控制式 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -70 - 523908 A7 B7 五、發明説明（68) 反相器 1813，1814 :脈衝寬度調整電路（ (請先閱讀背面之注意事項再填寫本頁) P U L A D J 1，2 ) 1 9 0 1 :第1 7圖所示的定時調整電路 1 9 0 8 :第1 8圖所示的定時調整電路 2〇01，2002，20〇6，2101， 2102，2102，2106:暫存器 2 0 1 1 :行位址允許閂鎖電路

2501，2502:PM〇S 2503，2504:NM〇S 3 0 2 4，3 4 2 4 :陣列控制 1 ( A C T L 1 ) 3025，3425 :陣列控制 2 (ACTL2) 3 1 〇 8 ，3 2 0 8 ，3 6 0 8 ，3 7 0 8 ··行控制 器（R C T L ) 311 〇，3210，3610，3710:位址計 數器（A D C ) 3 3 0 4 :選擇器 經濟部智慧財產局員工消費合作社印製 3422，3522，3622，3722 :位元線 預充電檢測電路（B L D E T ) 3 8 0 1 :由上看到的安裝形態圖面 3 8 0 2 :安裝形態的剖面圖 3 8〇3 :基板 3 8 0 4 :快閃晶片 3 8 0 5 :不須來自外部的更新之D R A Μ晶片 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） _ 71 - 523908 A7 B7 五、發明説明（69) 3 8 0 6 :焊錫凸塊 4〇03 :延遲電路（DEL) 4 1 0 1 ，4 1〇4 ··反相器 4 1 0 2，4 1 0 3 :時鐘控制式反相器 4 0 0 1 :暫存器 3 9 0 1 ·•輸入緩衝器（A L I B F ) 3902 :ADL脈衝產生電路（ALPL) 3 9 0 3 : A D L 開關（S W ) 3 9 0 4 :位址閂鎖電路（A A L ) 4002:ADL開關2(SW2) (請先閱讀背面之注意事項再填寫本頁) -1¾.

、1T 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） _ 72 -

Claims (1)

1. 523908 A8 B8 C8 Γ-...................— 一......................... D8 . . --吨⑽鄉j '， 六、申請專利範圍 —-------------*. ….—. 附件’1: 第901 26935號專利申請案 中文申請專利範圍修正本 (請先閲讀背面之注意事項再填寫本頁) 民國91年12月25日修正 1、 一種半導體記憶裝置，其特徵爲： 包含一記憶格，該記憶格是必須要有供以週期性保持 記憶資訊的更新動作； 具備一時間多重模式，該時間多重模式是當針對上述 記憶格進行記憶資訊的讀出或寫入之第1記憶動作被指示 時，實施根據該第1記憶動作的前或後不同的位址指定的 第2記憶動作或自律性的更新動作； 上述第1記憶動作及其前或後被實施的第2記憶動作 或自律性的更新動作所需的存取時間比上述第1記憶動作 所需的時間加上第2記憶動作或上述更新動作所需的時間 後的時間還要短，在上述第1記憶動作與第2記憶動作或 更新動作中，記憶格的記憶資訊不會彼此受到影響。 2、 一種半導體記憶裝置，其特徵爲： 經濟部智慧財產局員工消費合作社印製 包含複數個記憶格，該複數個記憶格是必須要有供以 週期性保持記憶資訊的更新動作； 具備一時間多重模式，該時間多重模式是當根據第1 位址訊號來對上述複數個記憶格進行存取的第1記憶動作 與根據第2位址訊號來對上述複數個記億格進行存取的第 2記偉動作在時間上競爭時，會在該第1記憶動作前實施 第2記憶動作； 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐） 523908 A8 B8 C8 D8 齡μ月Mr日 修正 it充 々、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 上述第1記憶動作及之前被實施的第2記憶動作所需 的一連串存取時間比上述第1記憶動作所需的時間加上上 述第2記憶動作所需的時間後的時間還要短。 3、 如申請專利範圍第1或2項之半導體記憶裝置， 其中上述第1記億動作及上述第2記憶動作或上述更新動 作中，在先執行的動作期間，供以之後執行的動作之字元 線的選擇動作的準備動作會並行實施。 4、 如申請專利範圍第1或2項之半導體記憶裝置， 其中上述第1記憶動作及第2記憶動作或更新動作中，在 先執行的動作之字元線的復位動作及位元線的預充電終了 後，之後執行的動作之字元線的上升會被設定。 5、 如申請專利範圍第1或2項之半導體記憶裝置， 其中上述之後執行的動作是根據啓動訊號來開始進行，該 啓動訊號是藉由預定的延遲電路來使指示上述第1記憶動 作的訊號延遲後而形成。 經濟部智慧財產局員工消費合作社印製 6、 如申請專利範圍第1或2項之·半導體記憶裝置， 其中在上述之後執行的動作的控制中，使用供以檢測出在 先執行的動作中位元線所被預充電的情況之訊號。 7、 一種半導體記憶裝置，其特徵爲具備： 一記憶體陣列；該記憶體陣列是包含複數個的記憶 格，該複數個的記憶格是對應於複數條位元線及複數條字 元線而設置，且必須要有供以週期性保持記憶資訊的更新 動作；及 一預充電電路；該預充電電路是針對上述位元線進行 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -2- 523908 A8 B8 C8 D8 φ年I〉汽 々、申請專利範圍 預充電；及 (請先閱讀背面之注意事項再填寫本頁) 一位址選擇電路；該位址選擇電路是根據位址訊號來 選擇上述複數條字元線中的特定字元線，及上述複數條位 元線中的特定位元線；及 一時間多重·控制電路；該時間多重控制電路是當針對 上述記憶格進行記憶資訊的讀出或寫入之第1記憶動作被 指示時，會分配該第1記憶動作後所實施更新動作的時 間； 又，上述時間多重控制電路是在於控制： 一第1動作；該第1動作是對應於上述第1記憶動作 的指示來解除上述位元線的預充電，且從對應於上述第1 記憶動作的位址訊號的記憶格來讀出資訊，或將資訊寫入 對應於上述第1記憶動作的位址訊號的記憶格；及 一第1預充電動作；該第1預充電動作是再度使上述 位元線進行預充電；及 一更新動作；該更新動作是解除上述位元線的預充 電，根據更新位址來更新記憶格； 經濟部智慧財產局員工消費合作社印製 又，上述時間多重控制電路是以選擇對應於上述更新 位址的記憶格之解碼動作能夠與上述第1動作或上述第1 預充電動作平行實施之方式來進行控制。 8、一種半導體記憶裝置，其特徵爲具備： 一記憶體陣列；該記憶體陣列是包含複數個的記憶 格，該複數個的記憶格是對應於複數條位元線及複數條字 元線而設置，且必須要有供以週期性保持記憶資訊的更新 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐） -3- 523908 A8 B8 C8 D8 修正 ^、申請專利耗圍 動作；及 (請先閱讀背面之注意事項再填寫本頁) 一預充電電路；該預充電電路是針對上述位元線進行 預充電；及 一位址選擇電路；該位址選擇電路是根據位址訊號來 選擇上述複數條字元線中的特定字元線，及上述複數條位 元線中的特定位元線；及 一時間多重控制電路；該時間多重控制電路是當針對 上述記憶格進行記憶資訊的讀出或寫入之第1記憶動作被 指示時，會分配該第1記憶動作前所實施更新動作的時 間； 又，上述時間多重控制電路是在於控制： 一更新動作；該更新動作是對應於上述更新動作的指 示來解除上述位元線的預充電，選擇對應於更新位址的字 元線，從連接於所選擇之字元線的記憶格來將資訊讀出至 位元線，且放大上述位元線的資料，然後對所選擇之字元 線的記憶格進行再寫入；及 經濟部智慧財產局員工消費合作社印製 一第1預充電動作；該第1預充電動作是再度使上述 位元線進行預充電；及 一第1動作；該第1動作是從對應於上述第1記憶動 作的位址訊號的記憶格來讀出資訊，或將資訊寫入對應於 上述第1記憶動作的位址訊號的記憶格； 又，上述時間多重控制電路是以選擇對應於上述第1 記憶動作的位址訊號的記憶格之解碼動作能夠與上述第1 預充電動作平行實施之方式來進行控制。 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -4 523908 ABCD ^>Tg 修正 六、申請專利範圍 -------------—一一一、 (請先閲讀背面之注意事項再填寫本頁) 9、如申請專利範圍第7或8項之半導體記憶裝置， 其中供以實施上述更新動作而分配的時間，是只在有更新 的要求時實施更新動作。 1 0、如申請專利範圍第7或8項之半導體記憶裝 置’其中上述位址選擇電路是具備： 一第1選擇電路；該第1選擇電路是在於解讀對應於 第1記憶動作而被輸入的位址訊號，而來形成字元線的選 擇訊號；及 f4 一第2選擇電路；該第2選擇電路是在於解讀更新位 址訊號，而來形成所對應之字元線的選擇訊號；及 一選擇器電路；該選擇器電路是在於選擇上述第1選 擇電路的輸出訊號與上述第2選擇電路的輸出訊號的其中 之一，而來使進行字元線的選擇動作； 又，對應於有無上述更新要求，來進行上述選擇器的 切換。 經濟部智慧財產局員工消費合作社印製 1 1、如申請專利範圍第1 〇項之·半導體記憶裝置， 其中上述更新位址訊號是藉由更新位址產生電路來形成， 該更新位址產生電路是由接受週期性的脈衝訊號之計數器 電路所構成。 1 2、如申請專利範圍第2項之半導體記憶裝置，其 中上述第2記憶動作爲更新動作。 1 3、如申請專利範圍第1 2項之半導體記憶裝置， 其中上述第1記憶動作爲通常的存取動作。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -5-