TW518701B - Interface board and method for testing semiconductor integrated circuit device by using the interface board - Google Patents

Description

518701 五、發明說明α) 發明背景 1.發明領域 本發明有關一用於半導體積體電路裝置之測試技術，且 更特別地，有關一介面板及一使用此介面板以測試半導體 v 裝置之方法。 - 2 .相關技藝說明 ， 一般地，半導體積體電路裝置之成品係以個別元件或以 架設在一印刷電路板之組合元件之機板裝置方式來販賣。 ' 該機板型產品是一用於個人電腦、伺服器、工作站、通訊 相關產品或該交換機設備之主機板，及一連接至該主機板 φ 之子板。在遞送該產品至最終消費者前，該半導體積體電 路裝置之成品會在一系列步驟下被測試。 圖1顯示該半導體積體電路裝置之傳統式測試步驟。第 一，一利用該製造法形成許多半導體裝置於其上之晶圓1 0 被測試。在此晶圓位準測試期間，已偵測為瑕疵之半導體 裝置被墨印，而這些墨印裝置被歸類為瑕疵品並在該晶圓 分離步驟被扔掉。反之，通過該晶圓位準測試法之半導體 裝置自該晶圓1 0中分離並組合封裝成個別的半導體裝置 2 0。接著，藉一用以偵測該外部狀況下之早期瑕疵及一用 以測試該裝置之電性特徵之功能測試對該封裝裝置2 0作可 _ 靠性測試。在該測試期間，偵測及扔掉該瑕疵裝置，而遞 送該好的裝置至該終端使用者成為個別成品或成為架構記 憶體模組之元件，例如，機板型產品3 0。這些基板型產品 再被測試。失敗之基板型產品導因於該模組架構法中的瑕 /

第6頁 518701 五、發明說明（2) 蔽，例如，錯誤 過該元件測試步 測試該產品而產 進一步，失敗 修復設備需用以 即使該基板型 產品被實際施用 體模組產品被架 作後，該錯誤被 相同於該機板型 境，這些瑕疵利 試技術是發現不 發明概述 據此，本發明 環境，其係該相 本發明之另一 設備來測試半導 本發明又另一 測試法之可靠性 本發明又另一 測试時間，並減 為了在一實際 之半導體裝置如 使用狀況相.同圖 地架設該元件及 驟之元件。失敗 生額外之成本並 之基板型產品位 修復該瑕症元件 產品之瑕範未在 於實質使用環境 設於該電腦系^ 積測到。因傳統 產品被實際施用 用由該半導體聿 到的。 ^ 之一目的係提供 同於實際上使用 目的係在實際使 體裝置。 目的係藉在一早 ，而在最後增加 目的係藉減少該 少瑕疲半導體裝 使用狀況下測言式 實際使用狀況之 案之信號。此外 該錯誤黏法，或 之基板型產品因 增加該測試時間 準引起生產力損 〇 測試期間被偵測 時，那就是，僅 之主機板上且該 測試設備不能提 之實際使用狀況 置製造商所引進 一用於半導體裝 狀況。 用狀況下不用輔 期階段偵測瑕疲 終端消費者信賴 半導體裝置之測 置之修復成本。 半導體裝置，提 相同電源及一具 ’因’一半導體裝 導因於誤 修復及再 0 失及額外 到，當該 在該記憶 系統*** 供一完全 之測試環 之傳統測 置之測試 助之測試 以增加該 該成品。 試項目及 供該測試 有如實際 置實際上

518701 五、發明說明（4) 插座於其上之 置，一用於電 供給該半導體 該半導體裝置 控制提供給該 置及k供給該 根據本發明 斷提供至該半 之電源控制裝 端、一回饋信 入回饋信號間 多插座於其上 裝置，及一用 在本發明之 置之方法包括 實際使用該半 置***至該插 體裝置。 圖式之簡單說 本發明不同 面詳細說明而 元件，而且， 圖1係一顯7 圖2係根據^ 插座架設裴置，每個插座承受該半導體裝 性連接至外部設備之連接器’ 一用於控制提 裝置之信號圖案之裝置’一用於控制提供給 之信號驅動電容，及一電源控制裝置，用以 半導體裝置之電源信號、該信號圖案控制裝 驅動器之電源。 之另一具體實施例，該介面板包括一用以切 導體裝置之電源雜訊及用以補償該短缺電源 置，一時脈分佈電路包括一時脈信號輪入 號輸出端、及一用以消除輸入時脈信號及輪 之相位差之相位鎖定迴路（PLL)，一放置許 之插座架設裝置，每個該插座承受該半導體 以電性連接至一外部設備之連接器。 另一觀點中，一用以測試半導體積體電路裝 之步驟有：準備該介面板、連接該介面板至 導體裝置於其上之外部設備、將該半導體事 座中、及藉著操作該外部設備以測試該半^ 明 的特徵及優點將因參考結合該附圖所作之下 易於了解，其中，相同參考號指示相同沾 其中： ^ ;半導體積體電路裝置之傳統測試法略圖； -發明之一具體實施例顯示在一主機板及一 518701 五、發明說明（7) 由一驅動器1 44提供至該插座裝置丨5 〇。一外部電源信號係 經由一電源控制裝置1 8 0提供至該插座裝置1 5 0。該電源控 制裝置1 8 0也提供電源信號給信號圖案控制裝置1 4 2及該驅 動器144。 ^ 如圖3所示，該信號圖案控制裝置1 4 2用以產生提供類似 實際使用狀況之信號圖案給該插座裝置丨50上半導體裝置 之信號圖案。該信號圖案之控制包括超過一特定信號或一 參考信號之其它信號之時序控制及超過一特定信號或一參 考信號之其它信號之時序間距控制。該信號之時序控制包 括控制信號上升及下降時間、控制不同交流電（AC )參數、 及極小化信號間的過度、不足、歪斜及劇跳。 該驅動器1 4 4控制該輸入信號2的驅動電容並提供該控制 輸入信號2至該半導體裝置。 圖4係根據本發明之另一具體實施例之該主機板元件及 一介面板元件間互連之示意方塊圖。在此，該cPU 2 2 0是 一 Intel公司的Pentium III微處理機，且架設在該介面板 1 〇〇之半導體裝置是同步動態隨機存取記憶體（SDRAM)裝 置。一自一時脈驅動器2 70產生之時脈信號CLK被輸入至該 CPU 220及一晶片組280。該時脈信號CLk自該晶片組“ο輸 出並經由一時脈缓衝器290輸入至該介面板iQ〇。自該clk 缓衝器2 9 0提供至該介面板100之時脈信號係一用以在該插 座1 60内，例如，SDRAM裝置，操作該半導體裝置之參考時 脈信號。 圖5係根據本發明之另一具體實施例之介面板1〇〇方塊

O:\63\63929.ptd 第12頁 518701 五、發明說明（8) 圖。一輸入時脈信號CLK0通過一暫存器η被改變成一時脈 说C L K。纟玄時脈#號C L K被輸入至一^寺脈分你雷。 a, m jt^cLK ^ n ^ t ^ H C 1 ^ J m 刀佈電路300輸入一時脈k 5虎CLK並同步輸出多時脈信號 Y0〜Y8、Y9。該時脈分佈電路3 0 0使用相位鎖定迴路ϋ) ，術，致使該時脈信號具有如同實際使用狀況之相同時 =。該時脈分佈電路30 0包括一回饋輪出端FB〇ut及一 輸入端FBin。 =時脈分佈電路3 0 0，一用以調整該時脈信號

rimr J 了延遲該輸出時脈信號時序，增加驾 ;/谷 者，既然該時脈信號C L K係緩慢地輸 ;時；；：ΪΥ"8、Y9也是緩慢地被輸出。為了增進 Γ寺：第：二;1電容降低但-第二電容器C2之… 饋輸^i糸形成在該回饋輸出端FB〇ut及該回 傾痴入^ F B 1 η之間。也就是，蕻由 電容使該輸出時脈信號Υ0〜γ8、日丫9 /正〇苐二電容器C2 $ CLK到達之前。此太j Υ9產生於該輸入時脈信號 體裝置之實^妝Λ Λ付時脈時序相同於該測試半導 稱後參考圖Γ作描述。。"日、脈分佈時脈3gq之内部架構將於

如實ΐΐΞ4之0 0時使Λ該距則試，之：導體裝置之控制信號具有 器模Jί 該暫存器4〇〇，其係-由-暫存 輸出^ 以放入該輸入信號並取“ 超過該時脈信號於

518701 五、發明說明（9) 5 Ζ Ϊ cit之閒餘時間也增加。該信號之時序間距被定義為 間跖 RAM裝置中一超過該時脈信號之特定信號之時序 時問炎及分成建立時間及持有時間。該建立時間係一呈現 # 3 >數’其係選用來在致能該時脈信號前輸入該特定作 二拉3 ί持有時間係一呈現時間參數，其係選用來在致‘ ^寺脈k號後維持該特定信號。 一有二種用以產生該控制信號之時序間距之方法。第一係 if*由該介面板100之連接器120提供該控制信號至該插座 么一 \只控制該時脈分佈電路3 0 0之PLL之方法。第二係一 該暫存器電路4 0 0提供該控制信號至該插座160並透過 ^分佈電路3 0 0控制該暫存器電路4〇〇之方法。既然該 =存态電路4 0 0同步於該時脈信號操作，此二方法可以使" 2暫存器電路4 〇〇。不論該暫存器電路4〇〇是否被使用， /、係根據用於該插座丨6 〇内之半導體裝置類型而定。例 二，假設在4倍汕以从的例子中，最好使用該暫存器電路 。為了維持一完全相同的測試環境，該插座引起之 =二例如，必須補償該插座之寄生效應。此效 ==f存器電路4 0 0提供該控制信號至該插座作為補償广 奸利用提供一高速控制信號作為補償用以移位兮 插座所引起之電性負載。 π见4 5所示，該控制信號是暫存器輸入信號4丨〇及 J广號42 0。該暫存器輸入及輸出信號41〇、42〇分別包 f用以控制該SDRAM操作之信號，例如，列位址脈衝（ras) 及仃位址脈衝（CAS)、時脈致能信號CKE、位址信號

O:\63\63929.ptd

518701 五、發明說明（10)

A0-12、庫位址信號BA0-1、晶片選擇信號CS0-3及資料信 號D QM 〇 一 7。既然用於PC之多數電腦系統使用一 8位元組資 料匯流排或一 8位元組資料匯流排+1位元組校正匯流排， 用以架構一使用於4倍S D R A Μ裝置之記憶體模組，則需要1 6 或i 8半導體裝置以架構該資料匯流排。因此，由該插座所 致之電性負載效應必須由該暫存器4 0 0來補償。在8倍 SDRAM裝置的例子中，可以使用產生該時序間距之二方 法，但是最好使用該暫存器電路400。在16倍SDRAM裝置的 例子中，僅4半導體裝置便足夠。所以，即使未使用該暫 存器電路4 0 0，由該插座所致之電性負載效應也不是很 大，因而僅使用該時脈分佈電路3 〇 〇來調整該時脈信號時 序就足夠。 本發明之介面板進一步包括一額外電容器或暫存器，並 藉此維持相同於該半導體裝置實際使用狀況之信號整合 度。該電容器用於負載匹配及該暫存器用於終止。終止作 用之暫存器也用以阻止因該暫存器4〇〇輸出之強電流所致 之不足量或過度量及調整該時序。

該負載匹配電容器的單位是pF。若該介面板上的插座是 奇數’在提供至該插座内半導體裝置之信號中，有二作號 係提供到左插座而一信號係提供至該右插座。在此，^有u 相=於插座電容值之負載匹配電容器係與該右插座相關， 且藉此匹配該負載及切斷該雜訊。該負載匹配電容器被兮交 計以連接於該第二時脈端C L K 2及該接地間，並被連接至談 第一晶片選擇信號CS0及該接地。

518701 五、發明說明（π) 時脈分佈電路3 0 0及該暫存器電路4 0 0係形成於該介面板 1 0 0上，且如圖6所示，一電源控制裝置也在其上形成。該 電源控制裝置包括圖6a中之旁通電容器、圖6b中之本體電 容器及圖6c中之去耦合電容器。該本體電容器作為一電池 也同時防止突然之電源短缺。在圖6 a中之電容器群中，左 邊6群電容器可用作SDRAM的旁通電容器而右邊2群電容器 可用作去耦合電容器以補償該插座之寄生作用。在圖6中 之電源控制裝置上，許多平行互連之電容器能另接於該電 源及該接地之間因而防止該插座之寄生元件之進一步干擾 效應。 圖6之電容器係連接在該介面板之電源供應器及該接地 之間，另外，在該介面板上該半導體裝置之一陽極電源端 及一陰極電源端之間。當量測出這類電容器提供比該系統 更穩定電源時，可藉移去某些電容器來提供相同於實際使 用狀況之電源供應環境。 圖7係根據本發明之一具體實施例之時脈分佈電路之功 能性方塊圖。該時脈分佈電路包括一至少缓衝一輸出之 P L L系統。輸出時脈信號1 Y 0〜1 Y 4、2 Y 0〜2 Y 3係分別由庫致 能信號1 G、2 G來控制。在此，該輸出時脈信號1 Y 0〜1 Y 4、 2Y0〜2Y2對應至圖5之Y0-8其係，而該輸出時脈2Y3對應至 圖5之Y9。設計該PLL致使在該輸入時脈信號CLK及該回饋 輸入仏遗F B 1 π間之相位差消失。該相位補償係藉調整該回 饋線路之傳播延遲而得。該傳播延遲係該傳播速度及該回 饋線路長度之函數。

O:\63\63929.ptd 第16頁 518701 五、發明說明（12) 該電容器C2之一端係連接在該回饋輸出信號FBout及回 饋輸入信號F B i η之間，而該電容器C 2之另一端係接地。該 電容器C 2控制該時脈分佈電路之輸出信號及輸入信號間之 時序。即使未示於圖7中，一 P L L類比電源R C濾波器可進一 步連接在該時脈分佈電路之AVcc端23及該接地之間。 圖8及9顯示本發明介面板上之電路接線。圖8及圖9分別 是該介面板之前視及後視圖。在此，該介面板之電路接線 係施用於此發明受讓者所製造之產品x8 6 4M、1 28M、2 5 6M SDRAM 中。 所述至此，既然本發明使用一用於測試半導體裝置之介 面板而未使用其它測試設備，有可能提供一相同於該半導 體裝置被實際施用之實際狀況之測試環境。 此外，本發明早期偵測在該測試期間發生於實際使用狀 況中該半導體裝置中之瑕疵，因而加強該測試法的可靠度 並最後改進終端使用者對成品的信賴。進一步，本發明減 少測試項目及該半導體裝置之測試時間，以及減少瑕疵半 導體裝置之修理成本。 本發明之最佳具體實·施例雖已詳細說明於上，但應了解 在此對那些熟知此項技藝之人士所出現之基本發明觀念之 許多變化及/或修改將如該附上之申請專利範圍所定義 的，仍是落於本發明之精神及範圍内。

O:\63\63929.ptd 第17頁

Claims (1)

1. 51^f01 ^ _ 一案論89107643 ? ί年7月/曰 修正_ 六、申請專利範圍 1 . 一種用以提供具有一相同於該半導體裝置實際施用之 實際使用狀況之測試環境以測試半導體裝置之介面板，該 介面板包括： 一插座架設裝置，其上放置許多插座，每個該插座承 受該半導體裝置； 一連接器，用以電性連接至一外部設備； 一裝置，用以控制提供至半導體裝置之信號圖案； 一驅動器，用以控制提供至半導體裝置之信號之驅動 電容；及 一電源控制裝置，用以控制提供至該半導體裝置之電 源信號、該信號圖案控制裝置、及提供至該驅動器之電 源。 2 .如申請專利範圍第1項之介面板，其中，該信號圖案 控制裝置調整超過一提供至該半導體裝置之特定信號之其 它信號時序，及AC參數。 3. —種用以提供具有一相同於該半導體裝置實際施用之 實際使用狀況之測試環境以測試半導體裝置之介面板，該 介面板包括： 一電源控制裝置，用以切斷提供至該半導體裝置之電 源雜訊及用以補償該電源之短缺； 一時脈分佈電路包括一時脈信號輸入端、許多時脈信 號輸出端、一回饋信號輸入端、一回饋信號輸出端、及一 用以消除輸入時脈信號及輸入回饋信號之間相位差之相位 鎖定迴路（P L L );

   O:\63\63929-9l0701.ptc 第19頁 518701 六、 受 器 容 源 器 可 脈 容 電 接 地 容 導 置 案號89107643_θ /年 7月/曰 修正 申請專利範圍 一插座架設裝置，其上放置許多猶座’母個該插座承 該半導體裝置；及 一連接器，用以電性連接至一外部設備。 4.如申請專利範圍第3項之介面板，進一步包括一暫存 電路，用以控制提供至該半導體裝置之信號之驅動電 或器 3容 1電 第合 圍_ 範去 利括 專包 請置 申裝 如制 •控 5 才 第 第 圍。圍 範下範 ρ ΊΊ ί 击 ί 專板專 請面請 申介申 如該如 板 面 介 之 項 中 其 容 電 體 本 及 器 容 電 通 旁 中 其 板 面 介 之 項 是 器 容 電 該 時 該 中 其 板 面 介 之 項 4 第 或 項 電器 之容 間電 地該 接整 及調 端藉 入係 輸序 號時 信之 脈號 時信 該脈 在時 接出 連輸 一及 括入 包輸 路該 電其 佈， 分器 一 括 包 步一 進 板 面 介 之 項 4 或 3 第 圍 範 利 。專 制請 控申 來如 容8 接電 之二 間第 之該 端整 出調 輸藉 號係 信序 饋時 回之 該號 及信 端脈 入時 輸出 號輸 信及 饋入 回輸 該， 於中 介其 至， 第 圍 ο 範 制利 控專 來請 容申 電如 器3 9 半 該 中 其 板 面 介 之 項 4 或 是 置 裝· 體10 置 裝 體 憶 己 士 5 裝 體 導 半 該 中 其 板 面 介 之 項 9 第 圍 範 利 專 請 申 如 是11 態 步 同 第 圍 範 利 專 請 申 如 置 裝面 \)y 體介 憶之 記項 取. 存 機 隨 或 板 其

   O:\63\63929-910701.ptc 第20頁 518701 _案號89107643 璆，年7月/日 修正_ 六、申請專利範圍 中，該介面板是一包含許多傳導層及絕緣層以及包括一電 源層及一接地層之多層基板。 1 2 .如申請專利範圍第3或4項之介面板，其中，該外部 設備是一包含一CPU架設於其上之主機板。 1 3 .如申請專利範圍第1 2項之介面板，其中，該主機板 係連接至一用於半導體裝置之測試設備以及該半導體裝置 係經由一 D U T (測試下之裝置）方法作測試。 1 4.如申請專利範圍第1 、3或4項之介面板，其中，該插 座是一接觸型插座。 1 5.如申請專利範圍第3或4項之介面板，其中，一負載 匹配電容器係連接至該半導體裝置。 1 6.如申請專利範圍第1 5項之介面板，其中，該負載匹 配電容器係連接在該半導體裝置之一電源供應端及一接地 端之間。 17.如申請專利範圍第1 、3或4項之介面板，其中，該半 導體裝置是記憶體裝置，及使用該許多插座架構一記憶體 模組。 1 8 . —種用於測試半導體裝置之方法，該方法包括： 準備一介面板，包括： 一插座架設裝置，其上放置許多插座，每個該插座 承受該半導體裝置； 一連接器，用以電性連接至一外部設備； 一裝置，用以控制提供至半導體裝置之信號圖案； 一驅動器，用以控制提供至半導體裝置之信號之驅

   O:\63\63929-910701.ptc 第21頁 518701 _案號89107643_年7月 /曰 修正_ 六、申請專利範圍 動電容；及 一電源控制裝置，用以控制提供至該半導體裝置之 電源信號、該信號圖案控制裝置、及提供至該驅動器之電 源； 連接該介面板至實際使用該半導體裝置於其上之外部 設備 ； 將該半導體裝置***至該插座中；及 藉操作該外部設備來測試該半導體裝置。 1 9 · 一種用於測試半導體裝置之方法，該方法包括： 準備一介面板，包括： 一電源控制裝置，用以切斷提供至該半導體裝置 之電源雜訊及用以補償短缺之電源； 一時脈分佈電路包括一時脈信號輸入端、許多時 脈信號輸出端、一回饋信號輸入端、一回饋信號輸出端、 及一用以消除輸入時脈信號及輸入回饋信號之間相位差之 相位鎖定迴路（P L L ); 一插座架設裝置，其上放置許多插座，每個該插 座承受該半導體裝置；及 一連接器，用以電性連接至一外部設備； 連接該介面板至實際使用該半導體裝置於其上之外部 設備； 將該半導體裝置***至該插座中；及 藉操作該外部設備來測試該半導體裝置。

   O:\63\63929-910701.ptc 第22頁