TW518694B - Method and apparatus for forming a silicon wafer with a denuded zone - Google Patents

Method and apparatus for forming a silicon wafer with a denuded zone Download PDF

Info

Publication number
TW518694B
TW518694B TW090115963A TW90115963A TW518694B TW 518694 B TW518694 B TW 518694B TW 090115963 A TW090115963 A TW 090115963A TW 90115963 A TW90115963 A TW 90115963A TW 518694 B TW518694 B TW 518694B
Authority
TW
Taiwan
Prior art keywords
wafer
temperature
patent application
item
cooling rate
Prior art date
Application number
TW090115963A
Other languages
English (en)
Inventor
Charles Chiun-Chieh Yang
Original Assignee
Memc Electronic Materials
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Memc Electronic Materials filed Critical Memc Electronic Materials
Application granted granted Critical
Publication of TW518694B publication Critical patent/TW518694B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

五、發明説明（ t男背景 、本發明大致係關於製備半導體材料基板(特 〈万法及裝置，該基板則可用於製造電子構件。更特曰曰®_ 本發明係關於—單晶矽晶圓及其製備方法。該 括剝路區域，其甲氧凝聚體所在之深度係以-理相: 均勾之方式分佈，此一分佈狀況基本上可在任_種:= 置製程之熱處理循環中形成。此外，該 小包 上有磊晶矽沉積層之主要表面，及。 、土乂包括一個 製造半導體電子構件之方法大多以單“爲原料。單晶 碎-般均以切克勞斯基(cz)法製備。該方法係將多曰碎 放入掛爾化，再以—晶種接觸㈣二然 後k慢抽出即可生成單晶。在抽出過程中，首先生成之晶 體邵份係-細頸。在形成細頸後，爲增加晶體之直後，告 人需降低拉晶之速率及/或溶射之溫了度，直到達到所需: 徑(目標直徑)爲止。然後便需控制拉晶速率及熔態矽之：； (其間需配合熔態矽逐漸下降之液面進行調_整），以便生2 / 直徑約略固定之圓柱形晶體本體。在結晶過程即將結束、 ㈣碼内之熔態珍尚未用盡時，.吾人需逐漸縮小晶體之真 徑’以便形成—錐狀末端。基本上，若欲形成錐狀末端， 需增加拉晶速率及供應至坩堝之熱能。待直徑夠小時便圩 將晶體與熔態矽分離。 田單晶石夕在結晶室内喊固並逐漸冷卻時，晶體會形成装 干缺陷。該等缺陷之部份成因在於固有點缺陷（亦即晶格交 隙及矽之自身間隙）過多（亦即濃度超過可溶度之極限）。由 -4- 本紙張尺度適用中國國家標準(CNS) A4规格(210 X 297公釐） 2 ’ 518694 五、發明説明（ Ϊ 晶體基本上均超量帶有其中某-類型之固 卢在产^ θ 出’孩等矽内點缺陷之類型及初始濃 度在/规固時便已決定；若並 ,e wi 4k ^ ^ ^ /、人到達系統之臨界超飽和點 且占缺p曰之移動，〖生％古 ..,^ 问P有可能產生反應（或聚結）。就 以切克勞斯基法製成之矽 .,.A 。 其固有點缺陷聚結體之密 度向來均在約1 X 1〇3至1 χ 7 、 乂万公分之範圍内。此一數 値雖低，但對於裝置劁悴贪 ； ^ ^ I垅商而T，固有點缺陷聚結體之重· 要性已心遽增加。事實上， ^ ^ ^ 口有點缺陷之聚結體已被視爲 私置製程中限制良率之因辛， U京對於後雜及高積集度電路製 程所用材料之良率影響甚鉅。 晶體原生坑洞(cops)係其中—種問題特別嚴重之缺陷。 β楂缺陷係來自矽晶格空隙之聚結。更特定言之，矽錠内 格空隙可聚結而形成空洞。當㈣切片成晶圓後， 及，：洞便暴露在外’成爲晶圓表面’上之坑洞。該等坑洞 即稱爲晶體原生坑洞。 、若欲處理固有點缺陷聚結體之問題，目，前大致上有三種 王要〈作去。第一種作法所包括之方法係以拉晶技術爲重 2 :目的則爲減少固有點缺陷聚結體在碎錠内以數量計之 名度。此一作法可進一步細分爲兩種方法，其中一種之拉 日日條件可开/成以主隙爲王〈材料，另一種之拉晶條件則f 形成以自身間隙爲主之材料。舉例而言，曾有人提出，矸 乂下列方式降低缺陷聚結體以數量計之密度：⑴可控制 v/G0(其中v爲成長速度，^爲轴向之平均溫度梯度），因而 生成以晶格空隙爲主要固有點缺陷之晶體；及（Η)在拉晶過 本紙張尺度適财國國家鮮(CNS) A4規格(21Qχ撕公系-------------- 518694 A7 __B7 五、發明説明（ ） 3 程中，當砍鍵之溫度約從110CTC—路降至約1〇5(rc時，改 變（通常需降低）矽錠之冷卻速率，藉以影響缺陷聚結體之凝 核速率。此一作法雖可降低缺陷聚結體以數量計之密度， 但典法防止缺陷聚結體之形成。由於裝置製造商之要求日 益嚴格，該等缺陷所產生之問題將逐步浮現。 亦有人建議將晶體成長時之拉晶速率降至約小於04公厘/ 分鐘。但此一建議同樣無法滿足吾人之需要，因爲此一低 扭晶逮率將減少各拉晶器之產出。更重要的是，以此拉晶 速率形成之單晶矽將具有較高之自身間隙濃度。此一高濃 度則將導致自身間隙缺陷之聚結，並帶來該種缺陷之各種 相關問題。 里於處理固有點缺陷聚結體此一問題之第二種作法，其 所包括之方法則將重點放在如何溶解或消除已形成之固有 點缺陷聚結體。一般而言，欲達此一了目的，可針對晶圓形 式之矽進行高溫熱處理。舉例而言，Fusegawa等人在歐洲 專利申凊案第503,8i6 A1號中即提出，可以超過〇.8公厘/分 鐘之成長速率形成矽錠，再以丨15〇至128〇。〇範圍内之溫度 爲該矽錠切片而成之晶圓進行熱處理，以降低一靠近晶圓 表面I薄區域内之缺陷密度。至於具體之處理方式則需視 晶圓内固有點缺陷聚結體之濃度及位置而定。在一晶體中 ，右孩種缺陷之軸向密度並不一致，由該晶體切片而成之 不同晶圓或需使用不同之生成後加工條件。再者，該種 晶圓熱處理作業不但相當昂貴，有可能將金屬性雜質導 入矽晶圓中，對於各種類型之晶體相關缺陷亦非完全有 -6- 本紙張尺度義t S ®家鮮(CNS) A4規格(21() X 297公$----- 518694 A7 B7 五、 發明説明（ 4 ) 效 〇 用 於處理固 有點 缺陷 聚結 體 此 一 問 題之 第 二 種 作法 則 係 將 一 薄矽晶層 以蟲 晶方 式沉 積 於 -— 單 晶碎 晶 圓 之 表面 0 此 一 作 法可令單 晶碎 晶圓 之表 面 幾 乎 全 不含 固 有 點 缺陷 之 聚 結 體 。然而， 若使 用傳 統之 晶 沉 積 技術 則 將 大 幅提 高 晶 圓 之 成本。 以 切克勞斯 基法 製備 之單 晶 矽 除 包 含上 述 之 固 有點 缺 陷 聚 結 體外，基本上 亦包 含多 種 雜 質 ， 其中 主 要 爲 氧。 舉例 而 言 ，此一污 染現 象可 在溶 態 矽 盛裝於石 英 坩 堝 内時發 生 0 氧 可在熔態 矽所 具有 之溫度 下 進 入 晶格 ， 直到 其到 達某 一 濃 度爲止’ 該濃 度係 取決於 氧在 熔 態矽 所具有 之溫 度 下 於梦^内之溶解度、 及氧在固 態 矽 中 之 實際 分 離 係 數。 由 於 此 一 濃度大於 氧在 電子 裝置 製程 常 見 溫度 下 於 固 態矽 中 之 溶解度，因此 ，當 晶體 自熔 態 矽 生 • 7 ·· 成 T並冷卻 時 ? 氧在 晶 體 内 之溶解度將急速下降 ，導致晶圓内之氧濃度超飽和。 吾 人在製造 電子 裝置 時所 經 常 使 用 之熱，處 理 循 環將使氧 濃 度 已超飽和 之矽 晶圓 產生 氧 凝 聚 之 現象 〇 此 一 凝聚 體 之 利 弊 端視其在 晶圓 中之 位置 而 定 f 0 氧 之凝 聚 體 若 位於 晶 圓 之 主 動裝置區 將損 害裝 置之 功 能 〇 但 氧之 凝 聚 體 若位 於 晶 圓 之 主體内則 可捕捉有 可能與 晶 圓 接 觸但 非 吾 人 所樂 見 之 金 屬 雜質。“利用晶圓主體内之氧凝聚體捕捉金屬”之 作 用 即 一 般所稱之 内部· 去疵（IG) 〇 傳 統上，電 子裝 置之 製造 方 法 包括 一系 列 之 步 驟， 該 等 步 驟 之目的係 爲製造一 種矽 其 靠 -7 近 晶圓 表 面 處 具有 全 本紙張尺度適用中國國家標準(CNS) A4規格(210 x 297公釐) 518694 A7 B7 五、發明説明（ ） 5 無氧凝聚體之區域（一般稱作“剝露區域”或“無凝聚體區”) ，晶圓之其他部份（亦即晶圓之主體）則包含足量之氧凝聚 體以供内部去疵之用。舉例而言，剝露區域可依照高溫-低溫-高溫之熱處理順序形成，例如：（a)在一鈍氣内進行 高溫熱處理（大於11 〇〇°C )，使氧向外擴散，處理時間至少約 4小時；（b)在低溫下（600至750°C)形成氧凝聚體之核心；及 (c)在高溫下（1000至1150°C)生成氧（Si〇2)凝聚體。可參見F. Shimura户斤著 Semiconductor Silicon Crystal Technology—書 第 361至 367 頁（Academic Press，Inc.，San Diego CA，1989)(亦 請參·見其所引用之參考文獻）。 但近來先進之電子裝置製程（例如DRAM之製程）已開始減 少使^用高溫之加工步驟。該等製程中雖有部份製程仍使用 許多高溫加工步驟以產生剝露區域、並使主體内具有足夠 之凝聚體密度，但由於材料之容許誤7差極小，使其無法成 爲一具有商業可行性之產品。至於目前其他較先進之電子 裝置製程則根本不具有“向外擴散”之步I。因此，爲免主 動裝置區内之氧凝聚體產生相關之問題，電子裝置製造商 所使用之矽晶圓必須不會在晶圓'之加工條件下、於晶圓内 之任一位置形成氧凝聚體。如此一來便完全無法產生内部 去疵之作用。 發明概述 本發明之一目的係爲：提供一種單晶矽晶圓，其可（a) 藉由幾乎任一種電子裝置製程之熱處理循環，使氧凝聚體 所在之深度形成一理想之不均勻分佈，亦可（b)具有一全無 -8- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 6 6518的4 發明説明 晶體原生坑洞之蟲晶表面·’提供一種裝置，其可有效提高 一半導體晶圓在加熱後之冷卻速率；及提供一種裝置，其 可在一半導體晶圓内形成一剝露區域，並在該半導體晶圓 上形成一磊晶層。 本發明在某一方面則提供一種對半導體晶圓加工以產生 剥露區域之方法，其作法係在一具有熱源及環狀晶圓支撑 件之立中加熱並冷部晶圓。該方法包括：將一半導體晶圓 置於一立中，该主具有一内邵、一在操作上與該内部相連 之熱源、及一位於1¾内邵之環狀晶圓支撑件。晶圓需在該 室之内部至少加熱至約1175°C，再以至少約ι〇Ό/秒之速率 冷卻，直到晶圓之溫度低於約850。(：爲止。在冷卻過程中， 晶ii係放置於該環狀支撑件上，且該支撑件僅接觸晶圓之 一外圍部份。 本發明之另一態樣則係關於一種對1半導體晶圓加工以形 成剥露區域之裝置。該裝置包括：一室，其具有一由壁面 構成之内部；及一可依照吾人之選擇而晴啓之門；其中該 室之内部在操作過程中可與其外部密封隔離。一熱源之運 作係與該室相連，以便依照吾人，之選擇，加熱該室内部之 物件。一晶圓支撑件包括一可承載晶圓之環形環，當晶圓 位於該室之内部時，該環至少有部份時間係與晶圓支 撑關係。一第一支撑構件係與該環形環接合，以便支撑該 環形環，使其與壁面保持距離。 至於其他目的及特色，有些部份在下文中係顯而易見， 有些部份則將予以指出。 518694 A7 B7 五、發明説明（ ） 7 圖示簡單説明 圖1顯示一單晶矽晶圓之較佳結構，該晶圓可作爲本發明 之原料。 圖2顯示一晶圓内之氧凝聚體分佈剖面，該晶圓可依照本 發明之較佳具體實例而製成。 圖3顯示一晶圓内之氧凝聚體分佈剖面，該晶圓可依照本 發明之較佳具體實例而製成，其中之原料係一富含空隙之 單晶矽晶圓。 圖4係一反應器中一機構之示意圖，該機構可將晶圓調整 至該反應器中之定位。圖中之晶座支撑軸1 05及晶圓升降軸 1 0 7均處於晶圓升起位置。 鲥5係一反應器中一機構之示意圖，該機構可將晶圓調整 至該反應器中之定位。圖中之晶座支撑軸105及晶圓升降軸 107均處於晶圓加熱位置。 圖6係一反應器中晶圓支撑件之平面示意圖，該支撑件可 將晶圓調整至該反應器中之定位。 ’ 圖7係反應器之示意圖，圖中之反應器係局部開裂以便顯 示其内部之細節。 ^ 圖8係一電腦模擬結果圖，顯示一晶圓在多種晶圓支撑結 構上之冷卻速率。 圖9係主體微缺陷含量與熱煉溫度之關係圖。 較佳具體實例之詳細説明 本發明已發展出一種新穎且有用之單晶矽晶圓，其包括 至少一個上有磊晶矽沉積層之表面、及至少一個剝露區域 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 518694 A7 B7 五、發明説明（ ） 8 ，該沉積層及該剥露區域均在同一室内形成。該晶圓之蟲 晶表面全無晶體原生坑洞，且該晶圓包含一 “樣板”，當晶 圓在電子裝置製程中受熱時，該樣板將決定氧之凝聚方式 。如此一來’該晶圓便可在幾乎任一種電子裝置製程之加 熱步驟中形成（a) —具有足夠深度之剝露區域·，及（b) —晶圓 主體，其中氧凝聚體之密度足供内部去疵之用。本發明亦 已發展出一種用於製備該種單晶石夕晶圓之新穎方法。若 使用半導體矽製造業中常用之設備，該方法僅需數分鐘 即可冗成’充全不需使用快速鬲熱退火器此一昂貴之製 造設備。 A. 原料 …本·發明具有凝聚作用之理想晶圓係以一單晶矽晶圓爲原 料，該晶圓係由切克勞斯基法任一傳統變體所生成之單晶 矽錠切片而成。無論是切克勞斯基¥、或標準之矽切片作 業、切磨作業、蝕刻作業、及研磨作業，均爲此項技藝中 眾所熟知之技術，例如在F. Shimura所著，之Semiconductor
Silicon Crystal Technol〇gy(Academic Press，1989)、及 Silicon Chemical Etching(J. Grabmaier 主,編，Springer-Verlag，New
York，1982)中均有所説明。 參見圖1’晶圓1最好具有一前表面3、一後表面5、及一 位於該动、後表面間之中央假想平面7，其中“前，，、“後，，二 字係用於區分晶圓1上兩個大致爲平面狀之主要表面。在本 文中，“晶圓1之前表面3” 一詞未必係指後續作業中將裝設 電子裝置之表面。在本文中，“晶圓1之後表面5，，一詞同樣 -11 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公董) 518694
未、、&曰曰圓1上與“裝設電子裝置之表面”互爲相反面之主要 〇 it 卜令 P 1 、 ’由於矽晶圓基本上均具有若干總厚度之變化 (TTV)、蠻曲 w、及***，前表面上各點與後表面上各點之中 點未必正奸茨认- 於同一平面上。但事實上，無論是總厚度之 ^(匕、系 1! 弓、及***，其幅度基本上均甚小，因此，若謂 以、點均位於一中央假想平面上，且該平面與該前、後 表面約，略等距，仍與事實十分接近。 馬使該晶圓具有吾人所需之不同性質，該晶圓可包含〜 T以上心摻雜物。舉例而言，該晶圓可爲一P型晶圓（亦即 曰Q内摻4有週期表中之m族元素，大多爲硼）、或一N裂 曰曰圓;（亦即晶圓内捧雜有週期表中之v族元素，大多爲坤）。 〉印圓最好係一 P型晶圓，且其電阻率約在0.01至50歐姆、 刀之I巳圍内。在一特佳具體實例中，該晶圓係一 p型晶圓 ，且其電阻率約在1至20歐姆-公分之?範圍内。 、由於該晶圓係以切克勞斯基法製成，因此基本上，其各 邵位又氧濃度均大約在5 χ 1〇17至9xl〇u原子/立方公分 (曰ASTM‘準F-121-83)之範圍内。纟—具有凝聚作用之理想 曰Q中曰曰圓之氧統聚行爲基本，上已與氧濃度無關。因此 ，對於作爲原料使用之晶圓而言，其氧濃度可爲切克勞斯 基法所能達到之濃度範圍内（甚至範圍外）之任一値。此外， 當單晶石夕錠之溫度自石夕之溶點（亦即約⑷〇χ：)—路降至約 750至35Q°C之範圍内時，其冷卻速率之大小將決定氧凝聚 體凝核中心之形成時機。基本上，原料中有、無該等凝核 中心並非本發明之關鍵，只要該等中心能在吾人以不超過 % 裝 訂 -12- 518694 A7 B7 五、發明説明（ ） 10 1250°C之溫度進行矽之熱處理時溶解即可。 本發明若與富含空隙之晶圓原料搭配使用，其效果更佳 。“富含空隙之晶圓” 一詞係指晶圓内所含晶格空隙聚結體 之數量相對較大。該等聚結體之結構基本上爲八面體。該 等聚結體若出現在晶圓主體内將形成空洞，若出現在晶圓 表面則將形成晶體原生坑洞。基本上’晶格2隙聚結體在 富含空隙之晶圓内所佔之密度約爲5 X 105至1 X 106/立方公 分，晶體原生坑洞在該等晶圓表面上之面積密度則約爲〇. 5 至10/平方公分。該種晶圓可由成本較低之方法（例如傳統開 放架構之切克勞斯基法）所製成之矽錠切片而成，實爲極佳 之原料。 B. :系晶沉積 根據本發明而製成之單晶矽晶圓若有需要尚可包括一上 有羞晶碎沉積層之表面。該蟲晶層可'沉積在整片晶圓上， 或僅沉積於晶圓之某一部份。參見圖1，磊晶層最好係沉積 於晶圓之前表面（頂面）3。在一特佳具體t例中，磊晶層係 沉積於晶圓之整個前表面3。至於是否需將系晶層沉積於晶 圓之任何其他部份則需視晶圓之'目標用途而定。對大部份 之應用而言，晶圓其他部份是否具有磊晶層並不重要。 一如前述，以切克勞斯基法製成之單晶石夕晶圓在表面上 通常具有晶體原生坑洞。但用於製造積體電路之晶圓則大 多必須表面完全不含晶體原生坑洞。若欲製備表面不含晶 體原生坑洞之晶圓，可將一磊晶矽層沉積於晶圓之表面。 該磊晶層將填入晶體原生坑洞中，最後形成一平滑之晶圓 -13- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 518694 A7 _____ B7 五、發明説明（ )'" 11 表面。此一作法已成爲近來科學研究之課題。可參見 Schmolke 等人之論文（The Electrochem. Soc. Proc., vol. PV98-1，ρ·855，1998)、及 Hirofumi 等人之論文（Jpn. J. Appl. Phys·，ν〇1·36, ρ·2565，1997)。若欲消除晶圓表面之晶體原 生坑洞，至少需使用厚約〇· 1微米之磊晶矽層。磊晶層之厚 度最好約在0· 1至2微米之範圍内，若約在0·25至1微米之範 圍内則，更佳，若約在0.65至1微米之範圍内則最佳。 應注意，若磊晶層之作用不僅爲消除晶體原生坑洞，尚 需爲晶圓表面提供某些電性質，則磊晶層之較佳厚度或有 所不同。舉例而言，吾人可利用磊晶層精確控制摻雜物在 晶圓表面附近之濃度分佈。若磊晶層之作用不僅爲消除晶 拉原生坑洞’其所需之羞晶層厚度便有可能大於純爲消除 晶體原生坑洞所使用之較佳厚度。此時最好能使用可達成 所需額外效果之最小厚度。就商業^言，在晶圓上形成 車父厚之沉積層往往並非較佳之作法，因爲所需形成之厚 度恩厚，則沉積之時間愈長，反應容器所需之清理頻率 亦愈高。 右晶圓表面原有一氧化矽層（亦即矽表面在室溫下暴露於 2氣時所形成之一氧化矽層，其厚度通常約爲丨〇至丨5埃）， 最好先將该氧化矽層自晶圓表面去除，再將磊晶層沉積於 茲表面。在本文中，“氧化矽層，，一詞係指一層與氧原子化 學鍵結之矽原子。在此一氧化物層中，每一矽原子基本上 約有兩個氧原子。 在本發明之一較佳具體實例中，去除氧化矽層之方式係 -14_ 本紙張尺度適用中國國家標準(CNS) M規格(21〇χ 29?^^-------- 518694 A7 B7 五 發明説明（ 12 在一冗全不含氧化劑之大氣中加熱晶圓之表面，直到將氧 化矽層自薇表面去除爲止。更特定言之，最好至少能將晶 圓表面加熱至約；I l〇〇°C，若至少能加熱至約丨15〇。〇則更佳 。加熱時最好能使晶圓表面暴露在一包括H2或鈍氣（例如He 、Ne、或Ar)之大氣中。若該大氣包括札則更佳。若該大氣 主要係由％組成則最佳，因爲若使用其他大氣則有可能在 晶圓表面形成蝕刻坑洞。‘ 傳統上，磊晶沉積之標準作業程序係在一具有札之環境 中加熱晶圓，藉以去除氧化矽層。該程序包括將晶圓加熱 至一高溫（例如約900至1250。(：），再將晶圓在此溫度下烘烤 一段時間（例如基本上可長達約9〇秒）。但吾人頃發現，若將 晶#表面加熱至約11 00°C (若能加熱至約丨丨50。(：則更佳），不 需後續之烘烤步驟即可將氧化矽層去除，如此一來便可廢 除該烘烤步驟。廢除烘烤步驟可縮短了製備晶圓所需之時間 ’因此就商業而言係一較佳作法。 在,發明之一較佳具體實例中，最讀加熱晶圓表面以 去除乳切層，並在氧切去除後之卿$ (最好能在物 =㈣之沉積作業。-般而言，若欲達成此一目的 ，可將晶圓表面至少加熱至約丨1〇〇χ：(最好至少加熱至約 1150 C) ’並在晶圓表面到達該溫度後3〇秒内（最好处 叫内）開切之沉積作業。在氧切層去除後靜待不超 過約10秒鐘可讓晶圓之溫度逐漸穩定且均勻分佈。 冬 在去除氧切層之過程中，日日日圓之加熱速率最好不致 生π動t特疋各〈，若晶圓加熱速率過快則將形成—參 -15- A7 ------- B7 五、發明説明（)"* '一·' ---- 13 弟度其可產生足以使晶圓内不同晶面相互移動（亦即滑動） 〈内應力。已有人發現，輕微摻雜之晶圓(例如-掺雜硼、 且電阻率約爲u ίο歐姆—公分之晶圓)特別容易滑動。爲 Z發生此-狀況，當晶圓從室溫一路加熱至去除氧化矽所 需之溫度時，平均加熱速率最好約在20至35T/秒之範圍内 。加熱方式最好係將晶圓暴露在輕射熱（例如_素燈所發之 光）中。 二執行m積作業時最好採用化學蒸氣沉積法。一般而 "化予悉氣〉几積法係在一磊晶沉積反應器（例如EPI = ENTURA反應态（應用材料公司，Santa Clara，ca))内使晶 Q表面暴路在包括矽之大氣中。在本發明之一較佳具體 實姆中，晶圓表面係暴露在一包括一揮發性氣體之大氣中 ，▲揮發性氣體則包括矽（例如Sic“、SiHCi3、SiH2C込、 SiH/l或SlH4)。該等氣體係由一連I通反應室與一流體源 4入口構件（未圖示）導入該室。内室9〇係由一整體標號爲89 I外殼所構成，該外殼包括複數個壁面9 l·、92、93、94、 95、及96 ’其中壁面96形成該室之底面。該外殼亦包括一 門9 7 其可依知、吾人之選擇而開f關；關閉時，該室之内部 便與外邵密封隔離，以便與外部維持一壓力差，並/或防止 不應有之流> 體在晶圓加工過程中進出該室。該大氣最好亦 包含一運載氣體（最好爲H2)。在一具體實例中，磊晶沉積作 業中t石夕源係SiH2Cl2* SiH4。若使用SiH2Cl2，反應器在沉 積時之眞2壓力最好約爲500至760托。但若使用SiH4，反 應裔之壓力最好約爲i 00托。沉積時所使用之矽源最好爲 -16- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 518694
14 S1HCI3，因爲其價格往往遠低於其他矽源。再者，磊晶沉 積作業若使用SiHCh則可在大氣壓力下進行。此爲一優點 ，因爲既不需使用眞空泵，反應室之結構亦不需特別堅固 以防塌陷。除此之外，其危險性較低，空氣或其他氣體滲 入反應室之可能性亦較小。 在磊晶沉積之過程中，最好能維持晶圓表面之溫度，使 其足以防止包含石夕之大氣將多晶矽沉積於晶圓之表面。一 般而I ’晶圓表面在此一階段之溫度最好至少約爲9〇(rc， 若能維持在約1050至U5(TC之範圍内則更佳，若能維持在 去除氧化矽時所用之溫度則最佳。 若沉積作業係在大氣壓力下進行，磊晶沉積之成長速率 取好約爲3.5至4·〇微米/分鐘。若欲達成此一目的，舉例而 3，可在溫度約爲11 5〇°C、絕對壓力約爲丨大氣壓力之情況 下，使用一基本上係由2.5莫耳百分比7之siHcl3、及97 5莫 耳百分比之H2所組成之大氣。 若根據晶圓之目標用途，磊晶層須包括一掺雜物，該包 括矽之大氣最好亦包含該摻雜物。舉例而言，磊晶層通常 均需包含硼。若欲製備此一磊晶層，舉例而言，可令沉積 時所用；大氣包括B#6。至於匕116在大氣中需佔多少莫耳 百分比方可達到所需之性質（例如電阻率）則取決於多種因素 ，例如硼在磊晶沉積過程中自特定基板向外擴散之量、反 應器及基板中可作爲污染物之p型摻雜物之量、及反應器之 壓力與溫度。若欲使沉積時所用之大氣包括，吾人可 在溫度約爲1 125°C、絕對壓力約爲丨大氣壓力之情況下，使 -17-
本紙張尺度適用中國圍家標準(CNS) A4規格(⑽x 297公D 518694 A7 _____ B7 五、發明説明（ Γ" ~— ^ 15 用一包含0.03Ppm b#6之大氣（亦即每1,〇00,000莫耳之總氣 體中包含約0_03莫耳之B#6)，如此將可產生一電阻率約爲 10歐姆-公分之磊晶層。 在形成具有所需厚度之磊晶層後，最好能以一鈍氣（例如 Ar、Ne、或He)或H2清除該包括矽之大氣，若以札進行清除 則更佳。之後最好能將晶圓冷卻至一不超過7⑻。〇之溫度， 再將晶圓自磊晶沉積反應器中移出。 傳統之磊晶沉積標準作業程序基本上均包括一緊接於磊 晶沉積步驟之磊晶後清潔步驟，其目的係爲清除磊晶沉積 過程中之附產物。該等附產物若與空氣產生反應將產生— 與時間相關之煙霧，該步驟即可防止該種煙霧之發生。此 外…’纟許多磊晶後清潔技術均會在磊晶表面上形成一氧化矽 層，其可鈍化（亦即保護）該表面。舉例而言，傳統之磊晶後 凊潔万法須將磊晶表面浸於多種清潔’了用溶液中之任一種溶 液中，凡明瞭此項技藝之人士即熟知該等清潔用溶液。舉 例而言，該等溶液包括白骨化混合物（亦即、硫酸與過氧化氫 之混合物）、SC]混合物、及SC-2混合物。該等磊晶後清潔 步驟中有若干步驟至少需5分鐘方,可完成。但吾人頃發現， 在進行下一步驟（亦即下文中之熱處理步驟）前通常並不需執 ^磊晶後之清潔步驟。其原因在於熱處理步驟係在一包括 ^化劑（最好爲氧氣）之大氣中進行，氧化劑會與沉積作業後 留在晶圓表面上之磊晶沉積附產物產生反應。氧化劑與該 附產物間之反應將使晶圓表面釋放出揮發性之物質。氧化 劑除可去除蟲晶沉積作業之附產物外，亦將在蟲晶層上形 -18-
518694 A7 〜---------B7 五、發明説明(16 ) ^ — —-*- 成一氧化物層’作爲蟲晶層之保護層。因此，在執行本方 法之下一步戰前，實無必要進行一傳統之磊晶後清潔步 驟，尤其疋一需令/晶圓接觸一磊晶後清潔用溶液之處理 步驟。 ·'· c·熱處里丄甚目爲在後續之熱加工步驟中影響氣右晶 1内之凝聚杆爲） 芫成磊晶沉積作業（若有此磊晶沉積作業的話）之晶圓需 加以處理，以便在晶圓内形成一晶格空隙之樣板，其可在 晶圓接受熱處理（基本上包含任一種電子裝置製程之熱處理 循環）時’使氧凝聚體在晶圓内之深度形成一理想之不均勻 分佈。圖2所示即爲本發明所形成該種氧凝聚體分佈狀況之 一 Θ -。在此具體實例中，晶圓丨係以幾乎完全不含氧凝聚體 之區域15及15’（“剝露區域，，）爲其特徵。該等區域分別自前 表面3及後表面5延伸一深度t及t，。tgt，最好均在約1〇至1〇〇 微米之範圍内，若均在約5〇至1〇〇微米之範圍内則更佳。在 全典氧凝聚體之區域1 5與1 5 ’之間則爲一區域17，其所含之 氧凝聚體濃度大致均勻。就大部份之應用而言，區域丨7内 之氧凝聚體濃度至少約爲5 x丨〇8凝聚體/立方公分，若爲} X 1〇9凝聚體/立方公分則更佳。吾人應瞭解，圖2之目的係僅 透過本發明之一種具體實例，協助熟習此項技藝之人士明 瞭本發明之内容。但本發明並不限於該具體實例。舉例而 τ，本發明亦可用於形成僅具有一個剝露區域15(而非兩剝 露區域15與15J之晶圓。 一般而言’爲形成晶格空隙之樣板，晶圓需先加熱，再 -19- 518694
以至少約l〇 C/秒之速率進行冷卻。加熱晶圓之目的爲： 在晶格中形成成對之自身間隙與空隙（亦即富蘭克爾缺陷）， 孩種缺陷係均勻分佈在整片晶圓中；及（]3)溶解晶圓内所有 不％足之氧次是聚體凝核中心。一般而言，加熱至愈高之溋 度’形成之富蘭克爾缺陷愈多。至於該冷卻步驟之目的則 爲使晶格空隙形成不均勾之分佈，其中空隙濃度係以晶圓 中心或其附近最大，並朝晶圓表面之方向遞減。晶格空隙 之所以形成此一不均勻分佈，原因在於靠近晶圓表面之部 份空隙會在冷卻過程中擴散至晶圓表面並因而消失，導使 靠近晶圓表面之2隙濃度較低。 此一不均勻之^隙分佈剖面將在晶圓之後續加熱過程 中(例如在以該晶圓製造電子構件時）成爲氧凝聚作用之/ 樣板。特定言之，當晶圓1(參見圖2)受熱時，氧將在晶圓1 __，7 中空隙濃度較高之區域1 7内快速聚每並形成凝聚體5 2，但 不會在晶圓表面3與5附近空隙濃度較低之區域1 5及1 5，内聚 結。基本上’氧之凝核溫度約在5 0 0至8 ΟΌ °C之範圍内，凝 聚溫度約在700至1000°C之範圍内。因此，舉例而言，若 一電子裝置製程之熱處理循橡通常均在接近8 0 0 °C之溫度 下進行，晶圓内之氧凝聚體5 2便可在該熱處理循環中形 成不均勻之分佈。 一如前述，本發明適合處理富含空隙之晶圓原料，該種 原料之表面具有相對較多晶體原生坑洞，原料主體内則具 有相對較多空洞。圖3顯示一磊晶晶圓中晶格空隙聚結體5 1 與氧凝聚體5 2之分佈剖面，該晶圓係由一富含空隙之晶圓 -20 - 本紙張尺度適用中國國家標準(CNS) A4规格(210 X 297公爱) 18 A7 原枓依本發明製備而成， 曰α # 也乂煞處理以形成氧凝聚體。 中，後表面5上並無羞晶〜晶層5〇(在此具體實例 ^ Ώ φ "由於磊晶層已填入晶體原生 知w同中，因此，該晶圓具有 王 而9而Q ^ 、有千，同且全無晶體原生坑洞之表 面2與8。氧凝聚體52之分佈 ^ 帀°】面舁圖2中之氧凝聚體分佈剖
面類似，且足供内部去疵 J 用。在本發明中，空隙聚結體 5 1在印圓1主體範圍内之分 八分μ 刀佈剖面（亦即晶圓主體内之空洞 刀f剖面）從頭到尾均大致維持不變（亦即濃度約維持在5X 10至IX 106/互万公分），且不會影響晶圓工之表面2與卜因 爲蟲晶層50可作爲表面2、8與聚結體51間之屏障。因此， ^圓製造方法將具有商業實用性，部份原因在於該方法 可形成石夕晶圓’其不但具有内部去疵之能力，尚具有由 冨含2隙之原料所形成全無晶體原生坑洞之表面、及一個 以上之剥露區域，該晶圓所需之製造了成本及資本設備亦較 少0 用以形成剝露區域之加熱及快速冷卻作、業均在磊晶形成 室中進行，其中一適當之熱源可爲晶圓加熱，該熱源之運 作係與該室相連。吾人需先形成磊晶層（若有的話），再形成 剝露區域，以保持剝露區域之效果。一適當之熱源係成列 之咼功率燈’例如一快速高熱退火（“RTA”）爐所使用之燈。 該種燈可快速加熱一矽晶圓。舉例而言，許多燈均可在數 秒内將晶圓由室溫加熱至1200°C。至於市售快速高熱退火 爐之實例則包括AG Associates(Mountain View，CA)所製造 、型號爲610之爐具、及應用材料公司（Santa Clara，CA)所 -21 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 518694 A7 ---— —__ B7 五、發明説明（ ） 19 製造之 CENTURA® RTP。 用以形成剥露區域之加熱及快速冷卻作業均在磊晶沉積 反應器中進行。如此一來便不需使用一第二加熱室，亦不 需搬動晶圓、以便將晶圓自磊晶室移至一快速高熱退火爐 。一熱源足運作係與内室9〇相連，且如圖所示，該熱源包 括一列南功率燈99，例如安裝於内部9〇之鹵素燈。燈99在 啓動後可利用光能加熱晶圓丨，此時，晶圓i係由支撑件丨〇 j 支撑於加工位置（圖7)。支撑件1〇1及晶圓在受熱之同時最好 能由通當之驅動裝置100加以轉動，使晶圓整個寬度之受熱 更加均勻。該等燈可與先前加熱步驟中所使用者相同。參 見圖4至圖7,外殼89包括支撑件1〇1，其可在用以形成剝露 區遂之加熱及冷卻過程中支撑晶圓。爲達快速冷卻之效果 ’晶圓至少在冷卻過程中需與支撑構件或其他具有高熱容 量I兀件保持距離。爲改善晶圓1之^度在整個寬度上之 均勻性，吾人可在加熱或加工過程中將一受熱體（或稱晶 座）1 02置於鄰近晶圓i處，使其與晶圓i形—成可直接傳送輻 射熱I關係。若使用一晶座1〇2，則晶圓丨與該晶座之間距 應約在2至30公厘之範圍内。若使用一晶座，該晶座在冷卻 作業時最好能自晶圓i移開以提高冷卻速率。在較佳具體實 例中之支撑件101係一環形環，其最好係由一耐熱且不致污 染晶圓1之材料製成，例如石英及/或8][(：。支撑件1〇1具有 一尺寸略小於晶圓1之開口 1〇3，該開口及晶圓丨最好均爲圓 形，其中琢晶圓將覆蓋該支撑件上表面丨〇4之一部份。中央 開口 103 (直役小於孩晶圓之直徑，且支撑件1 〇丨僅接觸晶 -22-
518694 A7 __ B7 五、發明説明（ ） 20 圓1外圍或邊緣部份1〇5之一小部份（最好小於自晶圓邊緣起 算約5公厘之部份）。邊緣部份1〇5係一去除區，最後將遭剪 除並成爲廢料，因此其性質並不重要。支撑件1〇1係容納於 一台架107之一開口 1〇6中。 如圖所示，支撑件1〇1係由支撑構件以適當之方式支撑於 室90内，該等支撑構件在圖示之結構中包括複數支細桿或 柱1 09，其可控制支撑件1 〇丨之位置，使其與壁面9 1至％及 門97保持距離。細桿1〇9係直立安裝於一平台ηι上，該平 口 d包括複數支（最好共二支）臂112。臂112係安裝於一連接 至驅動裝置100之軸115上，該驅動裝置可轉動該軸及支撑 件⑺1，因而轉動晶圓i。晶座i 〇2可安裝於軸丨丨5、支撑件 101、或平台lu上，只要晶座1〇2至少在冷卻作業中能與晶 圓保持距離即可。在進行製程中包覆磊晶層之步驟時，若 ，圓1與晶座102十分接近，將減少晶^丨底面之磊晶層包覆 〇 升降細桿120係安裝於支撑件101上，且、可在該支撑件之 孔122中沿軸向移動。升降細桿12〇可升、降晶圓1，以利吾 人以一刀片121裝載及卸載晶圓。細桿12〇具有增大之頭部 124，可防止細桿120自孔122中脱落。細桿12〇亦具有下端 126，各下端126均可與一相對應之基座接合。如圖所示 ，基厓128係安裝於臂13〇上（兩者之數量最好均爲三個卜臂 Π0則係安裝於一軸132上。軸132係安裝於軸115上，^ 可/C?軸向移動，以便相對於軸1 1 5作軸向之運動。驅動裝 置（例如氣壓缸135)可連接至軸115與132，以便依照吾人之 -23-
518694 A7 B7 五、發明説明（ 21 選擇，使該等軸作軸向運動。此外，軸132亦可隨軸115而 轉動，以免臂112與細桿120相互干擾。 晶圓1需快速冷卻，冷卻速率至少需約爲1 〇。〇/秒，最好 至少約爲15Ό/秒，若至少約爲2(rc/秒則更佳，若至少約 馬50°C/秒則又更佳。本發明可利用支撑件1〇1達成此一目 的。達成快速冷卻之方式係令晶圓丨之相反面3、5或4、6 均以大面積接觸室90之氣態環境而非固態或熱容量高之 支撑構件。 就大部份之應用而言，當晶圓丨在具有氧化力之大氣中加 熱以形成剝露區域時，最好能加熱至一至少約爲nut之 熱煉溫度’若能加熱至一大約在12⑼至125代範圍内之熱 煉溫度則更佳。本文所述之晶圓溫度係以諸如高溫計之^ 度量測裝置測得之表面溫度。一旦晶圓到達較佳之熱^ 度後，最好能將晶圓之溫度維持在該，熱煉溫度並持續叶 :?产t:;:::時間大致約爲5至3°秒。將晶圓維持在熱 煉，皿度〈時間取好約在5至10秒之範圍内。-若冷卻速率較低 ’可在執行冷卻㈣前先將晶圓加熱至—較高之溫度，萨 以提南矽晶格空隙之濃度。 , 猎 圖8與圖9顯示本發明之成果。圖8係電腦模擬之 示冷卻速率在多種晶圓/支撑件組合中之差里。線;: =”厓上冷卻時，其溫度/時間關係之: 代表當晶0自晶座抬起(兩者略爲分離)、並;泉2 J溫度/時間關係之計算結果，則代表晶圓在I。 4況下於支撑件ΠΠ上冷卻時，其溫度/時 -24- 518694
22 結果。如圖8所示，若在一環狀支撑件上進行冷卻，其冷卻 速率明顯大於在晶座上進行冷卻之冷卻速率。圖9顯示三種 不同原料A、B、C在細桿上進行快速冷卻後，其所生成之 王體微缺陷（BMD)與熱煉溫度之關係。材料A所含隙間氧之 密度爲13PPma(百萬原子中佔13個原子），材料b與材料c所 含之全、度則分別爲lOppma與14.8ppma。吾人可由圖中看出 不同原料及不同熱煉溫度產生主體微缺陷之有效程度。主 體微缺陷之形成有助於提升晶圓1之品質。 一如前述，晶圓1在接受熱處理後需急速冷卻。該冷卻步 驟可在原本執行熱處理之外殼89中進行，此一作法十分方 便。、另一作法則最好是在一不與晶圓表面產生反應之大氣 中―遂行該冷卻步驟。當晶圓之溫度一路下降並通過晶格空 隙可在單晶矽中擴散之溫度範圍時，最好能使用快速之冷 部速率。只要晶圓已冷卻至可使晶格了間隙具有較大移動性 之溫度範圍外’冷卻速率對晶圓之凝聚特性便無太大之影 響，因此不必嚴格限定。一般而言，當溫度大於約85〇。〇時 ’晶格間隙之移動性較大。最好能將晶圓快速冷卻至低於 約850°C，若低於約800°C則更佳 在一較佳具體實例中，當晶圓之溫度自熱煉溫度一路下 降至一比形成剥露區域時之熱煉溫度至少低約325Ό之溫度 時’晶圓之平均冷卻速率至少約爲1〇τ/秒。當晶圓之溫度 自熱煉溫度一路下降至一比熱煉溫度至少低約325之溫 度時’若晶圓之平均冷卻速率至少約爲1 yC/秒則更佳。 當晶圓之溫度自熱煉溫度一路下降至一比熱煉溫度至少低約 -25- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297^)------" 518694 A7 B7 五、發明説明（ ） 23 325°C之溫度時，若晶圓之平均冷卻速率至少約爲20°C/秒則 又更佳。當晶圓之溫度自熱煉溫度一路下降至一比熱煉溫 度至少低約325°C之溫度時，若晶圓之平均冷卻速率至少約 爲50°C/秒則最佳。 在一特佳具體實例中，當晶圓之溫度自形成剝露區域時 之熱煉溫度一路下降至一比熱煉溫度至少低約400°C之溫度 時，晶圓之平均冷卻速率至少約爲l〇°C/秒。當晶圓之溫度 自熱煉溫度一路下降至一比熱煉溫度至少低約400°C之溫度 時，若晶圓之平均冷卻速率至少約爲15°C/秒則更佳。當晶 圓之溫度自熱煉溫度一路下降至一比熱煉溫度至少低約400°C 之溫度時，若晶圓之平均冷卻速率至少約爲20°C/秒則又更 佳。?當晶圓之溫度自熱煉溫度一路下降至一比熱煉溫度至 少低約400°C之溫度時，若晶圓之平均冷卻速率至少約爲 50°C/秒則最佳。 1 在另一特佳具體實例中，當晶圓之溫度自形成剝露區域 時之熱煉溫度一路下降至一比熱煉溫度至吵低約450°C之溫 度時，晶圓之平均冷卻速率至少約爲l〇°C/秒。當晶圓之溫 度自熱煉溫度一路下降至一比熱煉溫度至少低約450°C之溫 度時，若晶圓之平均冷卻速率至少約爲15°C/秒則更佳。當 晶圓之溫度自熱煉溫度一路下降至一比熱煉溫度至少低約 450°C之溫度時，若晶圓之平均冷卻速率至少約爲20°C/秒則 又更佳。當晶圓之溫度自熱煉溫度一路下降至一比熱煉溫 度至少低約450°C之溫度時，若晶圓之平均冷卻速率至少約 爲50°C/秒則最佳。 -26- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 51869^ A7 B7 24 普人頃發現，在晶格間隙移動性較大之溫度範圍内，晶 圓在/典型蟲晶反應器中之基本平均冷卻迷率（亦即約10 爻i 5°C/秒）遠低於一快速高熱退火爐所能達到之冷卻速率（ 亦即约70至100°C/秒）。本發明形成剥露區域之方^則爲使 席恢速高熱退火爐外之另一種選擇。 氺氺氺氺氺氺氺氺# 係 在介紹本發明或其具體實例之元件時， 指元件數爲一個以上。“包括”、“具有 ’等詞係指 该’’等字1中包 >，，，意指尚可包含文中所列元件以外之其彳也& 上述之構造可有多種變化而不脱離本發明、^ ^ 〈範圍，η ，前文所述及附圖所示之所有内容均靡滿Λ _ 因此 , w祝馬示範說 不JL省限制性。 疋月，而 % 裝 訂 線 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) -27-

Claims (1)

  1. 518694 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 1. 一種對半導體晶圓加工以產生剝露區域之方法，其作法 係在一具有熱源及環狀晶圓支撑件之室中加熱並冷卻晶 圓，該方法包括下列步驟： 將一半導體晶圓置於一室中，該室具有一内部、一在 k作上與该内部相連之熱源、及一位於該内部之環狀晶 圓支撑件； 在该室之内邵將該晶圓至少加熱至約i i75。〇，再以至 少約10 C /秒之速率冷卻該晶圓，直到該晶圓之溫度低於-約8 50 C爲止；在.，此一冷卻過程中，該晶圓係放置於該環 狀支撑件上，且該支撑件僅接觸該晶圓之一外圍部份。 2如申請專利範圍第1項之方法，包括下列步驟：在該室之 1部將一晶圓加熱至約900至1150。(：之範圍内，並將一磊 晶肩沉積於該晶圓上以形成一包覆晶圓。 3.如申凊專利範圍第1項之方法，其宁，該冷卻速率至少約爲 15。。/秒。 ？ 4 ·如申巧專利範圍第3項之方法，其中該冷卻速率至少約爲 2(TC/秒。 ， 5·如申請專利範圍第4項之方法，其中該冷卻速率至少約爲 5 0。。/秒。 6. 如申請專利範圍第3項之方法，其中該冷卻速率至少約爲 15 C/秒，直到該晶圓之溫度至少下降約325。。爲止。 7. 如申請專利範圍第4項之方法，其中該冷卻速率至少約爲 2〇C/秒，直到該晶圓之溫度至少下降約325°C爲止。 8_如申請專利範圍第5項之方法，其中該冷卻速率至少約爲 -28- 本紙張尺度適用中國國^標準（CNS)A4規格^ (請先閱讀背面之注意事項再填寫本頁) 0----------------^ίφ---------- 518694
    5〇C/秒，直到該晶圓之溫度至少下降約325°C爲止。 9 ’如申凊專利範圍第3項之方法，其中該冷卻速率至少約爲 15C/秒’直到該晶圓之溫度至少下降約400°C爲止。 1〇·如申請專利範圍第4項之方法，其中該冷卻速率至少約爲 20 C/秒，直到該晶圓之溫度至少下降約400°C爲止。 1 1 ·如申請專利範圍第5項之方法，其中該冷卻速率至少約爲 50 C/秒，直到該晶圓之溫度至少下降約40(TC爲止。 12 ·如申請專利範圍第3項之方法，其中該冷卻速率至少約爲— 15 C/秒’直到該晶圓之溫度至少下降約450°C爲止。 13·如申請專利範圍第4項之方法，其中該冷卻速率至少約爲 2〇°C/秒，直到該'晶圓之溫度至少下降約45(rc爲止。 4 · ^口申凊專利範圍第5項之方法，其中該冷卻速率至少約爲 5D°C/秒，直到該晶圓之溫度至少下降約45(rc爲止。 15·如申請專利範圍第1項之方法，其中該熱源爲光。 6·如申請專利範圍第丨5項之方法，其中該熱源係一齒素 燈。 7.如申凊專利範圍第I項之方法，其中該晶圓在該用以形成 剝露區域之加熱及冷卻步驟中，始終在大體上未與該晶 圓支撑件形成傳導式之傳熱關，係。 1 8 · 一種對半導體晶圓加工以形成剥露區域之裝置，該裝置 包括： 外冗又’其具有'一由該外设之壁面所構成之内室；及 一可依照吾人之選擇而開啓之門，其中該内室在操作過 程中可與該外殼之外部密封隔離； -29- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）
    518694 A8 B8 C8 申請專利範圍 一熱源’其運作係與該内室相連，可依照吾人之選擇 ，加熱該内室中之物件； 一晶圓支撑件，其包括一可承載晶圓之環形環，當有 晶圓位於該内室時，該環至少有部份時間係與該晶圓形 成支撑關係；及 第一支撑構件，該支撑構件係與該環形環接合，可 支撑該環形環，使其與壁面保持距離。 19. 如申請專利範圍第18項之裝置，其中該第—支撑構件包 括複數支細桿，該等細桿係安裝於一第二支撑件上， 與該環形環形成支撑關係。 \ 20. 如申請專利範圍第18項之裝置，其中該熱源包括— 源。. 光 21· | 口申請專利範圍第2〇項之裝置，其中該光源包括— 燈。 固素 22.如申請專利範圍第2〇項之裝置，^括一入口構件，其。 在操作過程中將氣體導入該内室，以便在晶圓上形成L 磊晶層。 . -30-
    本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐)
TW090115963A 2000-06-30 2001-06-29 Method and apparatus for forming a silicon wafer with a denuded zone TW518694B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/607,391 US6599815B1 (en) 2000-06-30 2000-06-30 Method and apparatus for forming a silicon wafer with a denuded zone

Publications (1)

Publication Number Publication Date
TW518694B true TW518694B (en) 2003-01-21

Family

ID=24432066

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090115963A TW518694B (en) 2000-06-30 2001-06-29 Method and apparatus for forming a silicon wafer with a denuded zone

Country Status (7)

Country Link
US (1) US6599815B1 (zh)
EP (1) EP1295325A1 (zh)
JP (1) JP2004503086A (zh)
KR (1) KR20030019471A (zh)
CN (1) CN1441960A (zh)
TW (1) TW518694B (zh)
WO (1) WO2002003445A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6960254B2 (en) * 2003-07-21 2005-11-01 Memc Electronic Materials, Inc. Method to monitor and control the crystal cooling or quenching rate by measuring crystal surface temperature
US20050268848A1 (en) * 2004-04-28 2005-12-08 Nanodynamics, Inc Atomic layer deposition apparatus and process
US7084048B2 (en) * 2004-05-07 2006-08-01 Memc Electronic Materials, Inc. Process for metallic contamination reduction in silicon wafers
US7294324B2 (en) * 2004-09-21 2007-11-13 Cree, Inc. Low basal plane dislocation bulk grown SiC wafers
US7422634B2 (en) * 2005-04-07 2008-09-09 Cree, Inc. Three inch silicon carbide wafer with low warp, bow, and TTV
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
KR100829923B1 (ko) * 2006-08-30 2008-05-16 세메스 주식회사 스핀헤드 및 이를 이용하는 기판처리방법
JP5283370B2 (ja) * 2007-11-29 2013-09-04 株式会社ニューフレアテクノロジー 気相成長装置および気相成長方法
AU2008331760B2 (en) 2007-12-07 2012-12-06 Harvest Technologies Corporation Floating disk for separating blood components
DE102008023054B4 (de) * 2008-05-09 2011-12-22 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
US7977216B2 (en) * 2008-09-29 2011-07-12 Magnachip Semiconductor, Ltd. Silicon wafer and fabrication method thereof
US7964038B2 (en) * 2008-10-02 2011-06-21 Applied Materials, Inc. Apparatus for improved azimuthal thermal uniformity of a substrate
WO2010109873A1 (ja) * 2009-03-25 2010-09-30 株式会社Sumco シリコンウェーハおよびその製造方法
US20150118861A1 (en) * 2013-10-28 2015-04-30 Texas Instruments Incorporated Czochralski substrates having reduced oxygen donors
GB2574879B (en) * 2018-06-22 2022-12-28 X Fab Semiconductor Foundries Gmbh Substrates for III-nitride epitaxy

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583375B2 (ja) 1979-01-19 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶ウエハ−の製造方法
JPS5680139A (en) 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4468259A (en) * 1981-12-04 1984-08-28 Ushio Denki Kabushiki Kaisha Uniform wafer heating by controlling light source and circumferential heating of wafer
US4437922A (en) 1982-03-26 1984-03-20 International Business Machines Corporation Method for tailoring oxygen precipitate particle density and distribution silicon wafers
US4548654A (en) 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
US4505759A (en) 1983-12-19 1985-03-19 Mara William C O Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals
JPS61159371A (ja) 1984-12-28 1986-07-19 Fuji Seiki Seizosho:Kk Ｉｃの基板用シリコンウェーハのブラスト装置
US4788994A (en) 1986-08-13 1988-12-06 Dainippon Screen Mfg. Co. Wafer holding mechanism
US4868133A (en) 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
US4851358A (en) 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
KR0155545B1 (ko) 1988-06-27 1998-12-01 고다까 토시오 기판의 열처리 장치
US5011794A (en) * 1989-05-01 1991-04-30 At&T Bell Laboratories Procedure for rapid thermal annealing of implanted semiconductors
JPH039078A (ja) 1989-06-05 1991-01-16 Komatsu Ltd 斜板式ピストンモータ
US5100502A (en) 1990-03-19 1992-03-31 Applied Materials, Inc. Semiconductor wafer transfer in processing systems
IT1242014B (it) 1990-11-15 1994-02-02 Memc Electronic Materials Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
JP2613498B2 (ja) 1991-03-15 1997-05-28 信越半導体株式会社 Ｓｉ単結晶ウエーハの熱処理方法
JP2653566B2 (ja) 1991-03-27 1997-09-17 株式会社東芝 半導体基板評価方法及び装置
JP3238432B2 (ja) 1991-08-27 2001-12-17 東芝機械株式会社 マルチチャンバ型枚葉処理装置
JP2758093B2 (ja) 1991-10-07 1998-05-25 信越半導体株式会社 半導体ウェーハの製造方法
JP2726583B2 (ja) 1991-11-18 1998-03-11 三菱マテリアルシリコン株式会社 半導体基板
JPH05155700A (ja) 1991-12-04 1993-06-22 Nippon Steel Corp 積層欠陥発生核を有するゲッタリングウエハの製造方法および同方法により製造されたシリコンウエハ
US5296047A (en) 1992-01-28 1994-03-22 Hewlett-Packard Co. Epitaxial silicon starting material
JPH05243166A (ja) 1992-02-26 1993-09-21 Nec Corp 半導体基板の気相成長装置
JPH0684925A (ja) 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
US5589224A (en) 1992-09-30 1996-12-31 Applied Materials, Inc. Apparatus for full wafer deposition
JP2790009B2 (ja) 1992-12-11 1998-08-27 信越半導体株式会社 シリコンエピタキシャル層の成長方法および成長装置
KR0139730B1 (ko) 1993-02-23 1998-06-01 사또오 후미오 반도체 기판 및 그 제조방법
US5695568A (en) 1993-04-05 1997-12-09 Applied Materials, Inc. Chemical vapor deposition chamber
US5401669A (en) 1993-05-13 1995-03-28 Memc Electronic Materials, Spa Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
US5332443A (en) 1993-06-09 1994-07-26 Applied Materials, Inc. Lift fingers for substrate processing apparatus
JPH0786289A (ja) 1993-07-22 1995-03-31 Toshiba Corp 半導体シリコンウェハおよびその製造方法
JP2725586B2 (ja) 1993-12-30 1998-03-11 日本電気株式会社 シリコン基板の製造方法
US5445975A (en) 1994-03-07 1995-08-29 Advanced Micro Devices, Inc. Semiconductor wafer with enhanced pre-process denudation and process-induced gettering
US5551982A (en) 1994-03-31 1996-09-03 Applied Materials, Inc. Semiconductor wafer process chamber with susceptor back coating
JPH07321120A (ja) 1994-05-25 1995-12-08 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法
JP3458342B2 (ja) 1994-06-03 2003-10-20 コマツ電子金属株式会社 シリコンウェーハの製造方法およびシリコンウェーハ
JPH0845944A (ja) 1994-07-29 1996-02-16 Sumitomo Sitix Corp シリコンウェーハの製造方法
JP2874834B2 (ja) 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
JPH0845947A (ja) 1994-08-03 1996-02-16 Nippon Steel Corp シリコン基板の熱処理方法
US5738751A (en) 1994-09-01 1998-04-14 Applied Materials, Inc. Substrate support having improved heat transfer
JP3285111B2 (ja) 1994-12-05 2002-05-27 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法
US5611855A (en) 1995-01-31 1997-03-18 Seh America, Inc. Method for manufacturing a calibration wafer having a microdefect-free layer of a precisely predetermined depth
US5788763A (en) 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
US5593494A (en) 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
US5860848A (en) 1995-06-01 1999-01-19 Rodel, Inc. Polishing silicon wafers with improved polishing slurries
JP3381816B2 (ja) 1996-01-17 2003-03-04 三菱住友シリコン株式会社 半導体基板の製造方法
JPH09205130A (ja) 1996-01-17 1997-08-05 Applied Materials Inc ウェハ支持装置
US5772773A (en) 1996-05-20 1998-06-30 Applied Materials, Inc. Co-axial motorized wafer lift
DE69737926T2 (de) 1996-10-21 2008-04-10 Ebara Corp. Reinigungsvorrichtung
KR100240023B1 (ko) 1996-11-29 2000-01-15 윤종용 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼
US5848670A (en) 1996-12-04 1998-12-15 Applied Materials, Inc. Lift pin guidance apparatus
US5789309A (en) 1996-12-30 1998-08-04 Memc Electronic Materials, Inc. Method and system for monocrystalline epitaxial deposition
US5994761A (en) 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
DE69841714D1 (de) 1997-04-09 2010-07-22 Memc Electronic Materials Silicium mit niedriger Fehlerdichte und idealem Sauerstoffniederschlag
JP3144631B2 (ja) 1997-08-08 2001-03-12 住友金属工業株式会社 シリコン半導体基板の熱処理方法
TW429478B (en) 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
JPH11150119A (ja) 1997-11-14 1999-06-02 Sumitomo Sitix Corp シリコン半導体基板の熱処理方法とその装置
JP3711199B2 (ja) * 1998-07-07 2005-10-26 信越半導体株式会社 シリコン基板の熱処理方法
WO2000008677A1 (en) 1998-08-05 2000-02-17 Memc Electronic Materials, Inc. Non-uniform minority carrier lifetime distributions in high performance silicon power devices
EP1114454A2 (en) 1998-09-02 2001-07-11 MEMC Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
US6167893B1 (en) 1999-02-09 2001-01-02 Novellus Systems, Inc. Dynamic chuck for semiconductor wafer or other substrate
US6227944B1 (en) 1999-03-25 2001-05-08 Memc Electronics Materials, Inc. Method for processing a semiconductor wafer
US6444027B1 (en) * 2000-05-08 2002-09-03 Memc Electronic Materials, Inc. Modified susceptor for use in chemical vapor deposition process

Also Published As

Publication number Publication date
US6599815B1 (en) 2003-07-29
EP1295325A1 (en) 2003-03-26
JP2004503086A (ja) 2004-01-29
CN1441960A (zh) 2003-09-10
KR20030019471A (ko) 2003-03-06
WO2002003445A1 (en) 2002-01-10

Similar Documents

Publication Publication Date Title
TW518694B (en) Method and apparatus for forming a silicon wafer with a denuded zone
US6537655B2 (en) Epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof
TW501177B (en) Silicon wafers having controlled distribution of defects, methods of preparing the same, and czochralski pullers for manufacturing monocrystalline silicon
TWI236506B (en) Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
TW541581B (en) Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates
TW583351B (en) A method of producing a bonded wafer and the bonded wafer
TWI310413B (en) Silicon wafer and process for the heat treatment of a silicon wafer
KR102384041B1 (ko) 질소 도핑 및 공공 지배 실리콘 잉곳 및 그로부터 형성된, 반경방향으로 균일하게 분포된 산소 석출 밀도 및 크기를 갖는 열 처리 웨이퍼
TW493235B (en) Heat treatment method for a silicon monocrystal wafer
TW200845223A (en) Manufacturing method of silicon single crystal wafer
TW454269B (en) A method for the preparation of an epitaxial silicon wafer with intrinsic gettering
US20140361408A1 (en) Oxygen precipitation in heavily doped silicon wafers sliced from ingots grown by the czochralski method
JP2019004173A (ja) 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造
JP2018510492A (ja) エピタキシャルにコーティングされた半導体ウェハとエピタキシャルにコーティングされた半導体ウェハの製造方法
US6339016B1 (en) Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
CN103237930A (zh) 制造退火晶片的方法
TW527667B (en) Method and apparatus for forming a silicon wafer with a denuded zone
TW575894B (en) Apparatus and process for the preparation of low-iron single crystal silicon substantially free of agglomerated intrinsic point defects
JP2001274167A (ja) シリコン半導体基板およびその製造方法
JP5641533B2 (ja) シリコンウェーハの熱処理方法
JP2001322893A (ja) シリコンエピタキシャルウェーハの製造方法
JP2002201091A (ja) 窒素および炭素添加基板を用いたエピ層欠陥のないエピウエハの製造方法
JPH08290995A (ja) シリコン単結晶及びその製造方法
CN115715338A (zh) 由单晶硅制成的半导体晶片及其生产方法