TW511226B - Ferroelectric memory device and fabrication method thereof - Google Patents

Description

A7

(請先閲讀背面之注意事項再填寫本頁J 訂 線一^----- 經濟部中央標準局員工消費合作社印製 511226 五、發明説明（2 導入鐵電層圖樣則發生還原反應〃 層圖樣的氧原子反應產生氧空位。氣離子與鐵電 受破壞，極化特性劣化。此外，1的結晶結構 圖樣與上電極間的層間陷味，或；捕捉於鐵電層 層間吻，其間能量障礙降低鐵:=與下電極間的 流特性劣化。 如此鐵電電容器的渴電 ^此本發明之特色係提供-種鐵電記憶 阻擋層設置於鐵電層圖樣側壁 、^ 電極間。 鐵％層圖樣係插置於二 =發=之另_特色係提供_種製造鐵電記憶裝置之方法 ，㈣法可防止氫離子於隨後處理渗透人鐵電層圖樣。 此等特性可由一種且有Μ雷泰 一，m “的鐵電記憶裝置提供 鐵。己憶裝置包含下電極形成於半導 圖樣形成於下電極上，第一上β λ 飞可層 〇 罘上私極形成於鐵電層圖樣上， ·-緣間隔層覆蓋下電極側壁’第二上電極覆蓋絕緣間隔層 側壁及弟-上電極側壁。第二上電極係藉絕緣間隔層而愈 下電極，絕緣，且電連接至第一上電極。絕緣間隔層可伸 長而覆蓋鐵電層圖樣側壁。 幸又佳罘一上電極及第二上電極係由氫阻擋層組成。氫阻 擋層可爲銥層（ΙΓ)、氧化銥層（Ir〇2)或其組合層。 八本發明也提供一種製造鐵電記憶裝置之/法。該方法包 含形成下電極、鐵電層圖樣及第—上電極，各層循序堆疊 、；半s to基板上。开〉成絕緣間隔層覆蓋下電極側壁。也形 本紙張尺度適财關家標準（CNS) Μ規格（210><297公楚） (請先閱讀背面之注意事項再填寫本頁) 、π 511226 A7 經濟部中央標準局員工消費合作社印製 五、發明説明（ 成絕緣間隔層覆蓋鐵電層圖樣側壁以及下電極側辟。… 形成第一上％極而覆蓋絕緣間隔層側壁以及第—兩；、、/ 壁。如此第二上電極係藉絕緣間隔層而二極側 但電連接至第-n 第一上電極較佳係由氫阻擋層製成。氫阻擋層較佳 銀層（Ir)、氧化敏層（M2)或其組合層形成。 、由 絕緣間隔層之形成方式係沉積絕緣層如氧化物 之具有下電極、鐵電層圖樣及第一上電極之全體表面：, 以及各向異性蝕刻絕緣層形成。此時執行各向異性蝕二 曝露第一上電極之至少頂面及側壁。 " 此外’ k上電極可經由沉積氫阻擋層於基板包括絕 間隔層之全體表面·上，以及各向異性蝕刻氫阻擋層形成。 圖式之簡簟説明 前述及其它本發明之特色及優點由後文詳細説明參照附 圖將顯然自明，附圖中·· ^ 圖1爲剖面圖顯示習知鐵電電容器。 圖2爲剖面圖顯示根據本發明之鐵電記憶裝置。 圖3至7爲剖面圖，顯示根據本發明之鐵電記憶裝置之製 法0 較佳具體實施例之詳細 本發明將參照附圖更完整説明如後，附圖顯示本發明之 較佳具體實施例。但本發明可以多種不同形式具體實施而 不得視爲囿限於此處所述特定具體實施例。反而此等實施 例係讓本揭示内容變成更徹底更完整，且將完整傳遞本發 -6 - (請先閱讀背面之注意事項再填寫本頁)

經濟部中央標準局員工消費合作衽印絮 511226 A7 B7 五、發明説明（4) 明範圍給熟諳技藝人士。附圖中各層及各區厚度經誇張以 求清晰。也需了解當一層表示爲於另—層或基板「: 時，該層可直接位於另-層或基板之上，也可存在有中間 插置層。各圖中類似的編號表示類似元件。 圖2爲剖面圖説明根據本發明之鐵電記憶裝置。 參照圖2’下方層間絕緣層61沉積於半導體基板51上。半 導體基板51之預定區通過下方絕緣間隔層6ι之預定區接觸 接觸插塞63。下電極65a位於下方絕緣間隔層。及接觸插塞 63上。較佳下電極65a爲氫阻擋層例如辕層⑻、氧化㈣ σκ>2)或其組合層。下電極65&係經由接觸插塞63電連接^ 半導體基板51預定區。鐵電層圖樣67a及第一上電極6二 序堆疊於下電極65a上。 下電極65a側壁係以絕緣間隔層75覆蓋。幸交佳絕緣間隔層 75覆蓋鐵電層圖樣67a側壁以及下電極65&側壁。絕緣間隔 層75及第一上電極6%側壁係以具有間隔層形狀的第二上電 極77a覆蓋。如此第二上電極77a係藉絕緣間隔層乃而與下 電極65a電絕緣，但電連接至第一上電極。結果，第一 及第二上電極69a及77a組成的上電極78環繞鐵電層圖樣6以 頂面及側壁。 ， 第一及第二上電極69a及77a係由氫阻擋層如銥層（Ir)、氧 化錄層（Ir〇2)或其組合層製成。如此至少鐵電層圖樣.頂 面及側璧係以氫阻擋層覆蓋。如此可防止氫離子滲透入鐵 電層圖樣67a。結果可防止鐵電層圖樣67a的特性劣化。上 %極78、鐵電層圖樣67a及下電極65&組成鐵電電容器8〇。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) -----1T------· 511226 A7 B7 五、發明説明（ 鐵電電容器80及下方層間絕緣層61係以上方層間 覆蓋。 _ 圖3至7爲剖面圖顯示根據本發明之鐵電記憶裝置製法。 各圖顯示鐵電記憶裝置記憶胞陣列區之一部分。 參照圖3，閘絕緣層53及導電層循序形成於半導體基板51 上。導電層經圖樣化而於閘絕緣層53之預定區形成閘極Μ 。使用閘極55作爲離子植入罩，雜質離子以丨X⑺口至工X 1〇離子原子/平方厘米之低劑量被植入半導體基板5 1，藉 此形成源區）7s及没區57d於閘極55兩i則上。於形成源/汲區 57s及57d後，絕緣層形成於基板之具有源/汲區575及573之 全體表面上。絕緣層經各向異性蝕刻而形成閘間隔層”於 閘極:>9側璧上。各·向異性蝕刻可經應用至周邊電路區（圖中 未顯示）。本例中記憶胞陣列區仍然覆蓋有絕緣層。下方 層間絕緣層61形成於基板之包括源/汲區57a及57d以及閘 間隔層59之全體表面上。下方層間絕緣層6丨係由氧化矽 層製成。 參照圖4 ,下方層間絕緣層6丨經圖樣化而形成一個接觸孔 曝露出源區57s。接觸插塞63使用習知方法形成於接觸孔。 接觸插塞63較佳係由金屬層如鎢層製成。下方電極層65、 鐵電層67、第一上電極層69以及硬罩層7丨循序形成於接觸 插塞63及下方層間絕緣層6 1上。 下電極層65較佳由氫阻擋層製成。氫阻擋層可由銥層（ir) 、氧化銥層（Ir〇2)或其組合層組成。又下電極層65可由耐氧 化金屬層如鉑層製成。鐵電層67係由BST (BaSrTi〇3)層或 -8 - 本紙張尺度適用中國國家標準（CNS)A4規格（2丨0x297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 線 511226

經濟部中央標準局員工消費合作社印製 ZT (PbZiTi〇3)層製成，該等層爲業界眾所周知。此外，第 一上電極層69係由氫阻擋層製成，硬罩層71係由對下雨= 層心鐵電層67及第-上電極層69具有㈣選擇性的:料 層组成。例如硬罩層71較佳係由氧化Μ、氮化鈇層或 乳化鈦層製成。隨後，光阻圖樣73形成於硬罩層7 1之預 足區。 ^ 參照圖5,使用光阻圖樣73作爲银刻罩，硬罩層71經敍刻 而开/成硬罩圖樣7 1 a於接觸插塞63上。然後移 而曝露出硬罩圖樣7U。第一上電極層69、鐵電_ = 極層65使用硬罩圖樣作爲蝕刻罩而被循序蝕刻，藉此形成 下電極6:>a、鐵電層圖樣67a及第一上電極69a循序堆疊於接 觸插塞6 3上。 參照圖6，於移開硬罩圖樣71a後，絕緣層形成於基板之 包括下電極65a、鐵電層圖樣67a以及第一上電極之全體 表面上。去除硬罩圖樣7 1 a的程序可被刪除。絕緣層可由氧 化矽層（si〇2)、氮化矽層（SiN)、氧化鈦層（ΊΊ〇2)、氧化鋁層 (八丨2〇3)、鐵電層或其組合層組成。 絕緣層經各向異性蝕刻而形成絕緣間隔層75覆蓋下電極 65a側壁。此時第一上電極69a側壁須曝露出。但較佳鐵電 層圖樣67a側壁係以絕緣間隔層75覆蓋。第二上電極層”係 等形形成於基板之包括絕緣間隔層75的全體表面上。第二 上電極層77係由氫阻擋層例如銥層、氧化銥層或其組合層 製成。 / , 口 3 參照圖7，第二上電極層7 7經各向異性蝕刻而形成第二上 -9- 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇X29*7公釐〉 (請先閲讀背面之注意事項再填寫本頁) 線

W

U丄JL厶厶U U丄JL厶厶U 經濟部中央標準局員工消費合作社印製 A7 發明説明（ 間隔層7 5側壁l 間隔層及覆蓋第—上電極6 9 a及絕轉 係電連接至第―上”/二上電極層773具有間隔層形狀』 藉絕緣間隔層75而：二3。相反地，第二上電極層㈣ W頂面及側壁被第：^作電絕緣。賴^ 78所包圍“士果p弟一上電極69&及7乃組成的上電招 气離二、，果，即使於隨後處理例如電漿處理過程產, 電極^係K阻斤/Λ 層_7&。此外，若下 電層圖…成，則可顯著抑制氫離子被注入鎖 m &、現象。下電極75a、鐵電層圖樣67£1及上雨朽 78组成鐵電電容器8〇。 口不永〇/a及上屯楦 = 緣層82形成於結果所得的具有鐵電電容 方二 面上。隨後雖然未顯示於該圖，作上 万層間絕緣層82經圖樣化而 — 78。此時如圖7所示，上電極78比第;^上電極 此可於光微影術處理過程中增加：二電=更寬。如 接觸孔而曝露上電極78。 ‘界，用以形成板線 氫阻:：製至少鐵電層圖樣頂面及惻壁係以 電層圖i。”可：二：如此可防止氣離子被導入鐵 電記_ P制鐵電"器的劣化而實現高效能鐵 (請先閲讀背面之注意事項再填寫本頁) 線 -10·

Claims (1)

1. 申请專利範圍 L —種鐵電記憶裝置，包冬： 2 =間絕緣層二係形成於，導體基板上; 弘— 個鐵電層圖樣以及—個上兩 於下方層間絕緣層預定區上. 4循序形成 -層絕緣間隔層，其至少覆蓋於 —個第二卜兩W 土，以及 ，卞第其覆蓋絕緣間隔層及第-上電極例壁 極 極係與下電極電絕緣但電連接至第-—上 2· Γ申购範圍第1項之鐵電記憶裝置，其進-步包含 固接觸插卷貫穿下方層 ，觸插塞而電連接至半導體基板預定區〜係經由該 4申叫專利範圍.第.丨項之鐵電記憶裝置 “爲氧化矽層（Si〇2)、氪化矽層（SiN) 、乳化鋁層（ALD、鐵電層或其組合< 浚申w專利範圍第丨項之鐵電記憶裝置,、 樣爲 BST (BaSrTi〇3)層或 ρζτ (PbZrTi〇3)層 如申叫專利範圍第丨項之鐵電記憶裝置，其中該第一上 極及第二上電極係由氫阻擋層組成。 如申凊專利範圍第5項之鐵電記憶裝置，其中該氫阻擋層 係由敵層（1〇、氧化敏層（Ir〇2)或其組合組成。 曰 一種製造鐵電記憶裝置之方法，包含： 形成下方層間絕緣層於半導體基板上： /成下私極、鐵電層圖樣及第一上電極循序堆疊於下方 4. 5. 6. 電 接 其中該絕緣間 氧化鈦層（Ti〇 隔 其中該鐵電層圖 電 -11 - 7· 511226

   層間絕緣層之預定區； 形·成絕緣間隔層覆蓋下電極側壁；以及 形成具有間隔層形狀之第：上電極於絕緣間隔層及第— 上電極側璧’該第二上電極係藉絕緣間隔層而與下電 電絕緣，但係電連接至第一上電極。 ” 8.如申請專利範圍第7項之方法，其中該形成下方層 層之後、接著： ' 、 緣 圖樣化下方層間絕緣層而形成_個接觸孔，其曝露半 體基板之預定區；以及 ° 形成一個接觸插塞於該接觸孔，該下電極係接觸該接 插塞。 9.如申請專利範圍第8項之方法，其中該接觸插塞係由金 層製成。 1〇.如申請專利範圍第9項之方法，其中該金屬層係由鎢層 成。 η.如申請專利範圍第7項之方法，其中該形成下電極、鐵 層圖樣及第一上電極包含·· 循序形成下電極、鐵電層、第一上電極及硬罩層於下 層間絕緣層全體表面上； 3 圖樣化硬罩層而形成硬罩圖樣覆蓋第一上電極層的預 區；以及 使用硬罩圖樣作爲蝕刻罩，循序蝕刻第一上電極層 電層及下電極層·。 ^ 導 觸 屬 方 定 鐵 -12·

   裝 線 申請專利範圍 12· 2請4利範圍第11項之方法，其中該下電極層係.由敏 ，9 ( Γ)、乳化銥層（Ir〇2)、鉑層（Pt)或其組合層製成。 13. 如申請專利範圍第η項之方法，其中該鐵電層係由 BST(BaSrTi〇3)層或 PZT(PbZrTi〇3)層製成。 14. 如中請專利範圍第"項之方法，其中該第— 由氫阻擋層製成。 一 15. 如申f專利範圍第14項之方法，其中該氫阻擋層係由銥 層（Ir)、氧化銥層（Ir〇2)或其組合層製成。 16. 如申巧專利乾圍第7項之方法，其中形成絕緣間隔層包 含： /成層、、’巴緣層於基板之包括下電極、鐵電層圖樣及第 一上電極之全體表面上；以及 各向異性蝕刻該絕緣層而曝露第一上電極側壁。 17·如申叫專利範圍第16項之方法，其中該絕緣層係由氧化 矽層（Si〇2)、氮化矽層（SiN)、氧化鈦層（τα:)、氧化鋁 層（Al2〇3)、鐵電層或其組合層組成。 18·如申請專利範圍第7項之方法，其中形成該第二上電極包 含： 形成第二上電極層於基板之包括絕緣間隔層之全體表面 上；以及 各向異性蝕刻第二上電極層而形成導電間隔層覆蓋絕緣 間隔層及第一上電極側壁。 1 9.如申請專利範圍第1 8項之方法，其中該第二上電極層係 -13- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 8 8 8 8 A BCD 511226 六、申請專利範圍 由氫阻擔層製成。 20·如申請專利範圍第1 9項之方法，其中該氫阻擋層係由銥 層（Ir)、氧化银層（Ir〇2)或其組合層製成。 -14- 本紙張尺度適用中國國家標準(CNS) A4規格(210 x 297公釐)