TW503465B - Silicon wafer, silicon epitaxial wafer, anneal wafer and method for producing them - Google Patents

Silicon wafer, silicon epitaxial wafer, anneal wafer and method for producing them Download PDF

Info

Publication number
TW503465B
TW503465B TW090108820A TW90108820A TW503465B TW 503465 B TW503465 B TW 503465B TW 090108820 A TW090108820 A TW 090108820A TW 90108820 A TW90108820 A TW 90108820A TW 503465 B TW503465 B TW 503465B
Authority
TW
Taiwan
Prior art keywords
silicon
wafer
nitrogen
carbon
silicon single
Prior art date
Application number
TW090108820A
Other languages
English (en)
Inventor
Makoto Iida
Masanori Kimura
Original Assignee
Shinetsu Handotai Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinetsu Handotai Kk filed Critical Shinetsu Handotai Kk
Application granted granted Critical
Publication of TW503465B publication Critical patent/TW503465B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/203Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

13465 A7 B7 五、發明説明(1 ) 〔技術領域〕 (請先閲讀背面之注意事項再填寫本頁) 本發明係有關對於C Z (切克勞斯基法)矽單結晶摻 雜碳及氮之影響有效利用高品質之砍晶圓,政嘉晶晶圓及 退火晶圓及此等晶圓的製造方法。 〔背景技術〕 隨著裝置製程之高度積體化,微細化欲降低成爲基底 之矽晶圓之內部成長之缺陷乃被強烈要求著。因此依據切 克勞斯基法(Czochralski; CZ)予以開發改良製造C Z矽單 結晶之成長條件,全面N (中性—Neutral )—領域晶圓或 使通常的矽晶圓上成長新矽之矽磊晶晶圓(以下略稱磊晶 晶圓—epitaxial wafer或epiwafer),而且在氫或氬氣團中施 予高溫熱處理之退火晶圓等,內部成長缺陷之少數種類之 晶圓乃被開發著。 在此,先就全面N -領域晶圓之製造方法予以說明。 經濟部智慧財產局員工消費合作社印製 首先對於被矽單結晶包圍之被稱作Vacancy (以下係略 稱爲V )的空孔型之點缺陷與被略稱作組織間隙-矽( Interstitial-Si ;以下略稱爲I )的晶格間型的點缺陷之各各 決定被包圍濃度因子,就一般被人所知的予以說明。 於矽單結晶,V -領域係V,亦即由矽原子之不足而 發生的凹部,有較多的孔(穴)類之領域,所謂1 一領域 ,由於矽原子多餘存在而發生的位錯或多餘的砂原子之塊 較多的領域,因此於V -領域與I -領域之間,成爲以無 (少)原子之不足多餘的中性(Neutral)領域,以下略稱 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 503465 Α7 Β7 五、發明説明(4 ) 向,亦成爲全面N-領域,而成爲可通擴大其結晶。 (請先閱讀背面之注意事項再填寫本頁) 又最近在被測試裝置過程中爲將不純物之影響去除, 除氣能力之較強晶圓亦予以要求。對此邊追加熱處理,邊 爲利用氮之氧析出促進效果,根據C Z法,藉以於矽單結 晶提升中邊摻雜氮,同時於N-領域摻雜氮提升而製作N -領域晶圓或於摻雜氮晶圓上摻雜氮進行磊晶晶圓成長而 製作磊晶晶圓,或於摻雜氮之晶圓上進行退火摻雜氮而製 作退火晶圓,表體(Bulk)中之BMD (Bulk Micro Defect :由於氧析出物內部微小缺陷)使增加密度,予以開發維 持 I G (Internal Gettering)效果之晶圓。 近年,對於製作裝置之製造廠的除氣(Gettering)會g 力,非常強烈要求,作爲予以使用晶圓附加價値之除氣( Gettering )能力,成爲不可缺。不過以往之N —領域晶圓 ,磊晶晶圓及退火晶圓由於被測試裝置過程中之氧析出之 BMD密度談不上充分。 經濟部智慧財產局員工消費合作社印製 在此予以開發利用氮之氧析出促進效果摻雜氮之晶圓 。依據作爲摻雜氮一事,因爲雖然期望N -領域所得提拉 速度之範圍可擴大安定之結晶成長,但爲製N -領域晶圓 ,其提拉速度必降低爲0 . 5mm/m i η之程度不變, 招致降低生產率及提升成本。 又如欲摻雜之氮濃度高者就予以擴大0SF領域,該 領域內係會發生位錯群等之2次缺陷情形,此爲成爲原磊 晶層之缺陷,係因不可採用過高之氮濃度之現狀,因此, 根據摻雜氮晶圓所得B M D密度若與非摻雜氮晶圓比較係 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) 503465 A7 ___B7 五、發明説明(5 ) (請先閲讀背面之注意事項再填寫本頁) 爲多的,故予以抑制適當地之密度。在此,本發明所謂2 次缺陷,可舉出起因於高密度之氮摻雜予以擴大0 S F領 域係爲所發生缺陷,其所代表者爲錯位群(L E P )或位 錯環圏。 再者,雖然氮以高溫製作安定的氧析出核一事係爲人 所知(1 9 9 9年春季於日本舉辦第4 6次應用物理關係 聯合演講會,演講稿集Ν ο · 1,p . 4 6 1,2 9 a — Z B - 5 ,相原氏等),但由低溫構成析出核一點也不可 預,由低溫熱處理構成氧析出核之促進係有不可期待之問 題點。 〔發明之揭示〕 本發明係爲解決有關問題點而予以硏發,內部成長缺 陷少,同時將I G能力高之矽單結晶,以高速使成長係爲 可能開發矽單結晶成長技術,提供在結晶全面N -領域內 I G能力高矽晶圓,或具有優越之結晶性與I G能力之磊 晶晶圓,退火晶圓爲主要目的。 經濟部智慧財產局員工消費合作社印製 本發明爲解決上述課題,依據切克勞斯基法( Czochralski;CZ)成長砂單結晶之際,摻雜碳,邊將V/G (V :提拉結晶速度,G :於結晶固液界面之結晶軸方向 溫度梯度)抑制於結晶全面而成爲N -領域,邊將提拉結 晶爲其特徵係爲矽單結晶之製造方法。 如此藉由摻雜碳將N -領域之單結晶比非摻雜碳之情 形還可提升高速,並內部生長無缺陷之矽單結晶可謀求提 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -8- 503465 A7 B7 五、發明説明(6 ) 高生產率與降低成本。 此情形,長成c Z矽單結晶時,既可摻雜碳又可摻雜 (請先閱讀背面之注意事項再填寫本頁) 氮。 若如此既可摻雜碳又可摻雜氮,因可成爲N-領域既 可使上昇提拉速度又可使擴大N -領域,故結晶全面可同 時使提高N -領域之矽單結晶之生產率與收率(合格率) 〇
而且此情形,摻雜碳濃度以0 · 1 P P m a以上,V /G 在 0 · 183 〜0 · 177mm2/K*min 之範圍 內宜爲邊抑制邊提拉。 若如此,越更加安定以高速可確實製造結晶全面N - 領域之矽單結晶。 而且對本發明有關矽晶圓之製造方法,如上述方法予 以製造矽單結晶經加工爲晶圓後,於6 0 0〜1 0 0 0 °C 之溫度施予熱處理爲其特徵。 經濟部智慧財產局員工消費合作社印製 如此將摻雜碳,碳與氮之單結晶加工於晶圓,若施予 6 0 0〜10 0 〇°C熱處理,因此於晶圓予以摻雜碳,予 以促進表體部在低溫形成氧析出核,表面係全面N -領域 之晶圓,以晶圓面內可製造具有高水準I G能力之晶圓。 又本發明之砂晶圓,含有碳0 · lppma以上,係 由全面N-領域而成者。 如此,藉由含有碳0 · 1 P p m a以上,以低溫安定 的增加氧析出核,全面既係N -領域,又充分具有之I g 能力而成矽晶圓。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -9 - 503465 A7 B7 五、發明説明(7 ) 此情形,本發明之矽晶圓,宜爲含有氮1 X 1 0 1 3個 / c m以上。 (請先閲讀背面之注意事項再填寫本頁) 如此,藉有不論含有氮,也含有碳,若以適度的氧濃 度,無論在高溫熱處理,無論在低溫熱處理具有充充高密 度之BMD,而成I G能力之極咼5夕晶圓。 而且本發明係有關磊晶晶圓之製造方法,成長CZ矽 單結晶時摻雜碳及氮被提拉由c Z矽單結晶予以製作於矽 晶圓表面形成磊晶層對於矽磊晶晶圓之製造方法,c Z矽 單結晶之碳濃度,氮濃度,氧濃度各各係0 · 1〜1 ppma,lxlO13 〜lxlO14 個/ cm3,15 〜 25ppma,又各各成爲 1 〜3ppma,lxlQ14 〜5 x 1 0 1 5個/ c m 3,將提拉C Z矽單結晶爲其特徵 〇 如此,雖欲得成爲磊晶晶圓之基板的矽晶圓。若摻雜 碳,氮及氧至成爲上述規定內之碳,氮,氧濃度並提拉單 結晶時,加工此物並具有充分之I G能力,於無2次缺陷 之矽晶圓上可形成磊晶層,並可易得高品質之磊晶晶圓。 經濟部智慧財產局員工消費合作社印製 再者,與本發明有關的磊晶晶圓,成長C Z矽單結晶 時,摻雜碳及氮被提拉由C Z矽單結晶予以製作於矽晶圓 表面形成磊晶層係爲矽磊晶晶圓,矽晶圓中之碳濃度,氮 濃度,氧濃度各各係0 · 1〜lppma,1X1013〜 lxlO14 個/cm3,15 〜25ppma 又各各係 1 〜3ppma,lxlO14 〜5xl〇15 個/ cm3, 1 0〜1 5ppma爲其特徵。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -10- 503465 A7 _ B7 五、發明説明(8 ) (請先閱讀背面之注意事項再填寫本頁) 上述規定値內抑制碳濃度,氮濃度,氧濃度之矽晶圓 作爲基板,形成磊晶層之磊晶晶圓,對於基板因2次無缺 陷予以形成上述嘉晶層之具有優越之結晶性及具有局IG 能力並係爲極高品質之磊晶晶圓。 加以與本發明有關的退火晶圓之製造方法,成長C Z 矽單結晶時,摻雜碳及氮被提拉由C Z矽單結晶予以製作 由C Z矽單結晶進行熱處理,於c Z矽晶圓之表層部形成 無缺陷層,表體部具有lxl 09個/ cm3以上之氧析出 物製造退火晶圓之際,爲矽單結晶之碳濃度,氮濃度,氧 濃度各各係成爲0 · 1〜lppma,lxlO13〜lx 1014個/cm3,15〜25ppma,或各各係成爲 1 〜3ppma,lxl〇14 〜5xl015 個/ cm3, 10〜15??1113,提拉02矽單結晶一事係爲其特徵 〇 經濟部智慧財產局員工消費合作社印製 如此成爲原來之退火晶圓欲得砂晶圓,上述規定內如 成爲碳,氮,氧濃度,依C Z法摻雜碳及氮若提拉單結晶 ,可易得具有充分之BMD密度與未發生2次缺陷之退化 晶圓。 而且本發明有關退火晶圓之碳濃度,氮濃度,氧濃度 各各係 0·1 〜lppma, lxl〇13 〜1X1014 個 / cm3,15 〜5ppma,或各各係 1 〜3ppma, 1X1014 〜25X1015 個/ cm3,10 〜15 P P m a,於C Z矽單結晶施予熱處理係退火晶圓,表體 部之BMD密度係1 X 1 〇9個/ cm3以上爲其特徵。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -11 - 503465 A7 B7 五、發明説明(9 ) (請先閲讀背面之注意事項再填寫本頁) 如此,上述規定値內抑制碳濃度,氮濃度,氧濃度對 於矽單結晶施予熱處理製作退火晶圓,既具有充分高密度 之BMD與具有高I G能力,又於晶圓表面少缺陷,也無 2次缺陷具有優越之結晶性,係局品質之退火晶圓。 如以上若依本發明,面內全面N -領域既無發生2次 缺陷,又具有高I G能力,可以高速提拉單結晶。因而, 既可謀求提升這種C Z矽單結晶之生產率與收率,又可大 幅度減低生產成本。 又結晶位置或不依存被測試裝置過程,因而可得安定 氧析出,所氧析出物密度,所以氧析出物密度之差異少可 得安定具有吸氣能力之C Z矽晶圓。再者如本發明之碳, 氮,氧濃度,藉以製作適當範圍之C Z矽晶圓,其表面進 行高溫之磊晶成長,亦非消滅氧析出,而可製造優越的結 晶性,高I G能力之磊晶晶圓。相同地若施予以此的C Z 矽晶圓熱處理,形成表層部無缺陷層,對於表體部具有充 分高密度之BMD可製造退火晶圓,並作爲高度累積裝置 用係爲極有用。 經濟部智慧財產局員工消費合作社印製 〔爲實施發明之最佳形態〕 以下,雖可更詳細說明本發明之實施形態。但本發明 並非受此所限定。 本發明人等,爲使促進表體部之氧析出不只摻雜氮, 並爲表達創造構想摻雜碳,對此經調查檢討過。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -12- 503465 A7 B7__ 五、發明説明(12 ) (請先聞讀背面之注意事項再填寫本頁) 施予1小時之熱處理使促進形成氧析出核後,施予熱處理 800 t:/4Hr + l 00°C/1 6Hr將氧析出使成長 ,依據〇PD (Optical Precipitate Profiler)法觀察時,對 於晶圓全面以lxl 09個/ cm3以上之密度,BMD存 在於表體中。 (關於晶晶晶圓) 其次,關於磊晶成長用之矽晶圓,調查對於摻雜碳與 氮情形之B M D密度影響,經實驗過。 氮密度如超過lxlOxlO14個/cm3,0SF 領域之擴大越大,又爲LED亦易發生,首先將氮濃度成 爲5xl〇13時摻雜,將碳成爲0 · lppma時摻雜, 將結晶提拉。而且由該結晶製作晶圓,施予8 0 0 °C / 4 Hr + l〇〇〇°C/16Hr之熱處理,將氧析出物顯在 化後將B D Μ密度依據Ο P P法評價。 經濟部智慧財產局員工消費合作社印製 結果,晶圓中之初期晶格間氧濃度之依存性較強,不 在15ppma (日本電子工業振興協會(JEIDA) 標準)以上者,BMD密度不發生在1〇9之台數,但是, 該氮濃度(5X1013個/cm3),依摻雜氮2次缺陷 幾乎不發生,且因高溫( 1 000 °C以上)安定之氧析出 核予以形成,即使進行高溫之磊晶成長氧析出核亦不能消 滅。因而,如此氧濃度5 X 1 0 1 3個/ c m 3,即使碳濃 度係低濃度,若初期晶格間氧濃度1 5 p p m a以上,充 分之BMD密度再2次缺陷不發生也能得磊晶成長用之矽 ^氏張尺度適用中國國家標準( CNS ) A4規格(210X297公釐) ' -15 - 503465 A7 B7 五、發明説明(13) (請先聞讀背面之注意事項再填寫本頁) 晶圓。若氧濃度爲15ppma以上,氮濃度1X1013 以上雖然能得必要充分之B M D密度,但氧濃度如超過 2 5 ppma,成爲析出過多,因會使晶圓強度受到影響 ,宜爲2 5 p pm a以下。況且,由於碳爲使氧析出效果 提高,於磊晶成長前加上6 0 0〜1 0 0 〇°C之程度低溫 熱處理爲宜。 接著爲使用氮高濃度(1 X 1 014個/cm3以上) ,降低初期晶格間氧濃度而製作樣本。如此氮濃度即使較 高若降低氧濃度未滿1 5 p P m a雖然可抑制2次缺陷之 發生,但實際上氧析出成爲不易產生結果(BMD密度< 1X109 個/ cm3)。 在此,碳濃度提拉至1 · Oppma。這一來即使氧 濃度在12ppma所謂低氧,8 0 0°C/4Hr + 經濟部智慧財產局員工消費合作社印製 1 000 t:/16Hr後之BMD密度,109台前事之數 亦存在。總之,此種組合(氮濃度1 X 1 0 1 4個/ c m 3 ,碳濃度1 · 0 p P m a )之情形,初期氧濃度若爲低氧 不發生2次缺陷,而且可得高BD密度。但是,碳濃度如 超過3 p p m a因要顧慮使製作裝置特性受到惡影響,故 碳濃度3 p pm a以爲宜。又爲得充分之BMD之氧濃度 ,係有必要1 0 p p m a以上。關於氮濃度爲使不可妨礙 提拉結晶之單結晶化,宜爲5 X 1 0 1 5個/ c m 3以下。 此情形亦依碳爲提高氧析出效果,磊晶成長前加以6 0 〇 〜1 0 0 Ot程度之低溫熱處理爲宜。
此對於低碳濃度(0 · 1 p p m )及高氮濃度1 X 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 16- 503465 A7 B7 五、發明説明(14) (請先閲讀背面之注意事項再填寫本頁) 1 0 1 4個/ c m 3之結晶,爲得充分之B M D密度(1 〇 台)爲使不降低初期氧濃度未滿1 5 p p m a,總結發生 2次缺陷之結果。 而且,高碳濃度(1 · Oppma)及低氮濃度(5 X 1 0 1 3個/ c m 3 )之情形,關於得到B M D密度,由 於高碳濃度之影響因初段熱處理之依存性過強而超過,所 以初段之熱處理溫度還高而B M D密度之偏差就形成越大 。因而,畢竟還是期待氮在某程度高摻雜在高溫形成安定 之氧析出核。 如上述,在某程度以上之氮由於加以(例如1 X 1014個/cm3),依碳單獨爲初段熱處理溫度依存性 較弱,由於初段之熱處理溫度B M D密度之偏差較少。不 過,如通過過高溫之過程熱處理,由於碳析出促進效果大 幅度衰弱下來。此時,爲得高B M D密度之作爲磊晶步驟 之溫度,可說期待係低溫(1 0 0 0 t以下)。 相同磊晶步驟之前或其後加以低溫熱處理方面,爲形 成爭i析出核之成長或新析出核,此此後之嘉晶成長或其他 之被測試裝置過程中之B M D密度升高。 經濟部智慧財產局員工消費合作杜印製 而且,磊晶前或其後所加上作爲熱處理,如此不限於 低溫熱處理,依據所謂I G熱處理(例如,初段內含有 1 1 0 0°C以上之高溫熱處理者)或RAT裝置(Rapid Thermal Annealer ;急速加熱,急速冷卻裝置),亦可適用 高溫短時間之熱處理。若進行此等之熱處理過程,於晶圓 表面亦因可能減低發生2次缺陷,所以選擇碳,氮及氧之 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 17- 503465 A7 B7 五、發明説明(15) 濃度在廣泛範圍可得到效果。 (請先閲讀背面之注意事項再填寫本頁) (關於退火晶圓) 最後調查,實驗摻雜碳與氮之結晶會影響到退火晶圓 〇 甚至退火晶圓之情形,基本上對於上述之磊晶成長用 矽晶圓之調查與相同的,將低碳+低氮+高氧及高碳+高 氮+低氧組合抑制高B M D密度及2次缺陷係非常有效。 又亦發生於晶圓表面之2次缺陷,依退火爲亦可能使消滅 該2次缺陷,與所謂直接進行磊晶成長不同,即使低碳+ 高氮+高氧及高碳+高氮+高氧組合,亦具有充分高密度 之B M D,得知退火晶圓於晶圓表面以缺陷。再者,若以 此種退火晶圓時,形成磊晶層,於該層亦不會體發生缺陷 ,亦得知充分之B M D密度。 尙且,爲使碳之特性有效地利用,邊加以低溫熱處理 ,邊由抑制退火中之升溫速度5 °C / m i η以下,亦可使 增加析出核,由而,可確保以8 0 0 °C / 4 H r + 經濟部智慧財產局員工消費合作社印製 1 00 (KC/l 6Hr後之觀察由1 09台後半至1 〇1Q 台之B M D密度。 如以上所述,藉由摻雜兩方碳與氮,因可將碳與氮之 各各缺點消失,對於各種被測試裝置製程中,均較吸有碳 唯有氮好,並可移動充分之BMD速度。 表1,係就磊晶晶圓與退火晶圓所用的氮與碳經予摻 雜的晶圓進行上述實驗結果予以彙整而成者。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -18- 503465 A7 B7 五、發明説明(16) 經濟部智慧財產局員工消費合作社印製 I撇 高(l.Oppma) 摩 寸 T—Η W 岖 高 ^ 15ppma 發生 大 ^ lE9/cm3 不適合 適合 (依退火2 次缺陷消滅 可) 低 <15ppma 不發生 大 ^ lE9/cm3 適合 適合 CO a 摩 CO r-H W g 高 ^ 15ppma 不發生 熱處理依存 性大 低溫熱處理 追加適合 礮<jn 疲餵 ^ m 逞郵 低 <15ppma 不發生 熱處理依存 性大 低溫熱處理 追加適合 疲餵 _运 低(O.lppma) cO 寸 i...........< W ,..............i 岖 高 ^ 15ppma 發生 大 ^ lE9/cm3 不適合 適合 (依退火2 次缺陷消減 可) 低 <15ppma 不發生 小 <lE9/cm3 不適合 不適合 cO 摩 CO r-H pq tn 擊 高 ^ 15ppma 不發生 大 ^ lE9/cm3 適合 適合 低 <15ppma 不發生 小 <lE9/cm3 不適合 不適合 碳濃度 氮濃度 氧濃度 2次缺陷 B MD 密度 嘉晶成長用 退火用 (請先閲讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 19- 503465 A 7 B7 五、發明説明(17) 尙且,本發明,於本發明實施形態並未予以受限。上 述實施形態,係有例示,本發明之申請專利範圍予以記載 技術的思想與實質上具有同一構成,同樣作用效果係有奏 效,既使怎樣的亦予以包含本發明之技術範圍。 例如,於上述實施形態,關於培養直徑8英寸之矽單 結晶情形雖然舉例說明,但本發明對此並不受限,要是直 徑6英寸以下,直徑1〇〜16英寸或其以上之矽單結晶 也可適用。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -20-

Claims (1)

  1. 7.503465 Α8 Β8 C8 D8 六、申請專利範圍 第90108820號專利申請案 中文.申請專利範圍修正本 (請先閲讀背面之注意事項再填寫本頁) 民國9 1年7月修正 1 · 一種矽單結晶之製造方法,其特徵爲,依據切克 勞斯基法(Czochralski;CZ)法育成矽單結晶之時,摻雜碳 ,並於將V / G ( V :結晶.提拉速度,G :於結晶固液界 面結晶軸方向之溫度梯度)抑制於結晶全面成爲不存在空 隙起因之FPD·、LSTD、COP、位錯環圈超因之 LSEPD、LFPD、OSF之N —領域的同時,一倂 提拉結晶。 2 ·如申請專利範圍第1項之砂單結晶之製造方法, 其中,於前述C Z矽單結晶育成時,摻雜碳的同時並摻雜 氮。 1 ί 3 ·如申請專利範圍第1項之矽單結晶之製造方法, 其中,將前述摻雜之碳濃度設定爲0 · 1 p p m a以上, 於將 V / G 抑制在 0 · 1 8 3 〜0 · 1 7 7 m m 2 / K · m i η之範圍內,邊提拉著。 經濟部智慧財產局員工消費合作社印製 4 .如申請專利範圍第2項之矽單結晶之製造方法, 其中,前述摻雜碳濃度以0 · 1 ρ P m a以上,邊抑制ν / G 在 〇 · 1 8 3 〜0 . 1 7 7 ni m 广 / K · in 土 1Ί 之範圍 內,邊提拉著。 5 . —種矽晶圓之製造方法,其特徵爲,於將申請專 利範圍第1項至第4項中任何1項之製造方法製得之矽單 結晶加工於晶圓後,在6 0 0〜1 〇 0 °C之溫度施予熱處 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇Χ297公釐) 經濟部智慧財產局員工消費合作社印製 503465 A8 B8 C8 __ D8 六、申請專利範圍 理者。 6 · —種矽晶圓,.其特徵爲含有濃度爲〇 · 1 ppm a以上的碳,且由全面N —領域而成者。 7 ·如申請專利範圍第6項之矽晶圓,其中,含有^ X 1 0 1 3個/ c m 3以上之氮。 8 · —種矽磊晶晶圓之.製造方法,其爲:對於育成 C Z矽單結晶時,於拉提摻雜碳及氮之c Z矽單結晶所_ 得之矽晶圓表面上形成磊晶層之矽磊晶晶圓之製造方法, 其特徵爲,前述C Z矽單結晶之碳濃度、氮濃度、氧禳度 各係 0 · 1 〜Ippma,lx 1〇13 〜lx l〇i4 個^ cm3, 15〜25??1118或,各係1〜3??1118,j xl014〜5xl01”ii/cm3,10〜15ppina 之方式提拉前述C Z矽單結晶。 9 . 一種矽磊晶晶圓之製造方法,其爲:於申請專利 範圍第8項之係矽磊晶晶圓之製造方法中,以前述C Z矽 單結晶不發生2次缺陷下予以提拉。 1 0 · —種矽磊晶晶圓,其爲:對於育成C Z矽單結 晶時,於提拉摻雜碳及氮之C Z矽單結晶所製得之矽晶圓 表面上形成磊晶層之矽磊晶晶圓中,前述矽晶圓中之碳濃 度、氮濃度、氧濃度各係0 . 1〜1 P P m a,1 X 1013 〜lx 1〇14 個/ cm3,15 〜25ppma 或 ,各係1〜3ppma, 1父1014〜5乂1015個/ c m 3 與 1 0 〜1 5 P P m a 〇 ’ 1 1 · 一種矽磊晶晶圓,其爲:如申請專利範圍第 - ................................................................ _ ·—— .....................- —' C請先閱讀背面之注意事^再填寫本頁j
    本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) -2 - 503465 A8 B8 C8 D8 % 經濟部智慧財產局員工消費合作社印製 、申請專利範圍 、 1 〇項之政嘉晶晶圓,其特 由c Z矽單結晶製得之矽晶圓ΐ胃'未發生2次缺陷者 1 2 · —種退火晶圓之製造方法,其爲: 對於育成C Ζ矽單結晶時,於拉提摻雜碳及氮之c Ζ 矽單結晶予以製得之C Ζ矽晶圓上進行熱處理,使該C Ζ 矽晶圓之表層部形成無缺陷層,且於表體部具有1 X 1 〇 9 個/ c m 3以上之氧析出物之退火晶圓之製造方法中,其特 徵爲,前述C Z‘矽單結晶之碳濃度、氮濃度、氧濃度各爲 係 0·1 〜Ippma,lxlO13 〜lxl〇14 個 / cm3, 1 5 〜2 5 ρ ρ m a 或,各爲係 1 〜3 P P m a, 1父1014〜5><1015個/〇1113,10 〜15 Ρ P ill a之方式提拉前述C Z矽單結晶。 : 1 3 . —種退火晶圓之製造方法,其爲:於申請專利 範圍第1 2項之退火晶圓之製造方法中,其特徴爲,以前 述C Ζ矽單結不發生2次缺陷下予以提拉。 14 . 一種退火晶圓,其爲:於碳濃度、氮濃度、氧 濃度各係 0.1 〜lppma,lxlO13 〜lxlO14 個/ c m 3,1 5 〜2 5 Ρ P m a,或各係 1 〜3 ρ ρ m a ,lxlO14 〜5xl015 個/ cm3,10 〜15 Ρ P m之C Z矽晶圓施予熱處理之退火晶圓,笋特徵爲, 表體部之B M D密度係1 X 1 0 9個/ c m 3以上。 1 5 · —種退火晶圓,其爲如申請專利範圍第1 4項 之退火晶圓,其特徵爲,晶圓未發生2次缺陷者 述摻雜氮而被提拉之 本紙張尺度適用t國國家操準(CNS ) A4規格(210X297公釐) -3 (請先聞讀背面之注意事項再填寫本頁}
TW090108820A 2000-04-14 2001-04-12 Silicon wafer, silicon epitaxial wafer, anneal wafer and method for producing them TW503465B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000113297 2000-04-14

Publications (1)

Publication Number Publication Date
TW503465B true TW503465B (en) 2002-09-21

Family

ID=18625289

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090108820A TW503465B (en) 2000-04-14 2001-04-12 Silicon wafer, silicon epitaxial wafer, anneal wafer and method for producing them

Country Status (6)

Country Link
US (1) US20020179003A1 (zh)
EP (1) EP1229155A4 (zh)
JP (1) JP3846627B2 (zh)
KR (1) KR100792773B1 (zh)
TW (1) TW503465B (zh)
WO (1) WO2001079593A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7160385B2 (en) * 2003-02-20 2007-01-09 Sumitomo Mitsubishi Silicon Corporation Silicon wafer and method for manufacturing the same
JP4122696B2 (ja) * 2000-08-31 2008-07-23 株式会社Sumco エピタキシャルウェーハを製造する方法
EP1983562A2 (en) * 2001-07-10 2008-10-22 Shin-Etsu Handotai Company Limited Silicon wafer manufacturing method
KR20030035152A (ko) * 2001-10-30 2003-05-09 주식회사 하이닉스반도체 반도체웨이퍼 제조방법
JP4465141B2 (ja) * 2002-01-25 2010-05-19 信越半導体株式会社 シリコンエピタキシャルウェーハ及びその製造方法
JP4092946B2 (ja) * 2002-05-09 2008-05-28 信越半導体株式会社 シリコン単結晶ウエーハ及びエピタキシャルウエーハ並びにシリコン単結晶の製造方法
US6838395B1 (en) * 2002-12-30 2005-01-04 Matsushita Electric Industrial Co., Ltd. Method for fabricating a semiconductor crystal
KR100779341B1 (ko) 2003-10-21 2007-11-23 가부시키가이샤 섬코 고저항 실리콘 웨이퍼의 제조 방법, 에피택셜 웨이퍼 및soi 웨이퍼의 제조 방법
JP4507690B2 (ja) 2004-05-10 2010-07-21 信越半導体株式会社 シリコン単結晶の製造方法及びシリコン単結晶
JPWO2006003812A1 (ja) * 2004-06-30 2008-04-17 株式会社Sumco シリコンウェーハの製造方法及びこの方法により製造されたシリコンウェーハ
JP2006073580A (ja) * 2004-08-31 2006-03-16 Sumco Corp シリコンエピタキシャルウェーハ及びその製造方法
JP5160023B2 (ja) * 2005-03-25 2013-03-13 株式会社Sumco シリコンウェーハ及びシリコンウェーハの製造方法
JP4797477B2 (ja) * 2005-04-08 2011-10-19 株式会社Sumco シリコン単結晶の製造方法
JP5121139B2 (ja) * 2005-12-27 2013-01-16 ジルトロニック アクチエンゲゼルシャフト アニールウエハの製造方法
JP4805681B2 (ja) * 2006-01-12 2011-11-02 ジルトロニック アクチエンゲゼルシャフト エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
JP2007242920A (ja) * 2006-03-09 2007-09-20 Shin Etsu Handotai Co Ltd 窒素ドープアニールウェーハの製造方法及び窒素ドープアニールウェーハ
KR20110029325A (ko) * 2009-09-15 2011-03-23 주식회사 엘지실트론 Epi 웨이퍼 및 epi 웨이퍼용 실리콘 단결정 잉곳과 그 제조방법
KR101231412B1 (ko) * 2009-12-29 2013-02-07 실트로닉 아게 실리콘 웨이퍼 및 그 제조 방법
JP5993550B2 (ja) * 2011-03-08 2016-09-14 信越半導体株式会社 シリコン単結晶ウェーハの製造方法
CN102168314B (zh) * 2011-03-23 2012-05-30 浙江大学 直拉硅片的内吸杂工艺
JP5803722B2 (ja) * 2012-02-14 2015-11-04 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
DE102014221421B3 (de) * 2014-10-22 2015-12-24 Siltronic Ag Verfahren zur Herstellung einer epitaktischen Halbleiterscheibe aus einkristallinem Silizium
US10026816B2 (en) * 2015-03-30 2018-07-17 Infineon Technologies Ag Semiconductor wafer and manufacturing method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69841714D1 (de) * 1997-04-09 2010-07-22 Memc Electronic Materials Silicium mit niedriger Fehlerdichte und idealem Sauerstoffniederschlag
US6077343A (en) * 1998-06-04 2000-06-20 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
JP3988307B2 (ja) * 1999-03-26 2007-10-10 株式会社Sumco シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ
JP3870293B2 (ja) * 1999-03-26 2007-01-17 シルトロニック・ジャパン株式会社 シリコン半導体基板及びその製造方法
JP2001102385A (ja) * 1999-07-28 2001-04-13 Mitsubishi Materials Silicon Corp 点欠陥の凝集体が存在しないシリコンウェーハ

Also Published As

Publication number Publication date
US20020179003A1 (en) 2002-12-05
JP3846627B2 (ja) 2006-11-15
EP1229155A4 (en) 2009-04-29
WO2001079593A1 (fr) 2001-10-25
EP1229155A1 (en) 2002-08-07
KR20020019077A (ko) 2002-03-09
KR100792773B1 (ko) 2008-01-11

Similar Documents

Publication Publication Date Title
TW503465B (en) Silicon wafer, silicon epitaxial wafer, anneal wafer and method for producing them
TW546422B (en) Method of producing silicon wafer and silicon wafer
JP4797477B2 (ja) シリコン単結晶の製造方法
TWI247058B (en) Silicon single crystal wafer, method for producing the same and SOI wafer
EP1035236A1 (en) Silicon single crystal wafer, epitaxial silicon wafer, and method for producing them
JP2001181090A (ja) 単結晶の製造方法
JPWO2007013189A1 (ja) シリコンウェーハおよびその製造方法
TW565897B (en) Production method for anneal wafer
JP2007022863A (ja) シリコン単結晶の育成方法およびシリコンウェーハの製造方法
TW541625B (en) Method for preparing nitrogen-doped annealed wafer
JP2007145692A (ja) シリコン半導体基板およびその製造方法
JP4821179B2 (ja) シリコン単結晶の育成方法
JP2006347855A (ja) シリコン単結晶の育成方法およびシリコンウェーハの製造方法
TWI265218B (en) Silicon single crystal wafer having void denuded zone on the surface and diameter of 300 mm or more and its production method
JP4710603B2 (ja) アニールウエーハとその製造方法
EP1422753B1 (en) Production method for anneal wafer
WO2001016408A1 (fr) Plaquette de silicium epitaxiale
TWI255056B (en) Anneal wafer manufacturing method and anneal-wafer
US10192754B2 (en) Epitaxial silicon wafer and method for producing the epitaxial silicon wafer
JP2011054821A (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP2003002786A (ja) シリコン単結晶基板、エピタキシャルウエーハおよびこれらの製造方法
JP2003243404A (ja) アニールウエーハの製造方法及びアニールウエーハ
JP2008290901A (ja) シリコン単結晶の引上げ方法
JP2002198375A (ja) 半導体ウェーハの熱処理方法及びその方法で製造された半導体ウェーハ
JP3760889B2 (ja) エピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees