TW492005B - Nonvolatile ferroelectric memory device and method for driving same - Google Patents
Nonvolatile ferroelectric memory device and method for driving same Download PDFInfo
- Publication number
- TW492005B TW492005B TW089127832A TW89127832A TW492005B TW 492005 B TW492005 B TW 492005B TW 089127832 A TW089127832 A TW 089127832A TW 89127832 A TW89127832 A TW 89127832A TW 492005 B TW492005 B TW 492005B
- Authority
- TW
- Taiwan
- Prior art keywords
- ferroelectric memory
- scope
- patent application
- line
- item
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2253—Address circuits or decoders
- G11C11/2257—Word-line or row circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2273—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Dram (AREA)
Description
492005 A7 B7 7067pif .doc/〇〇8 五、發明說明(I ) 本發明是有關於一種半導體記憶體元件,且特別是 有關於一種非揮發性鐵電記憶體元件與其驅動方法。 一般而言,非揮發性鐵電記憶體,也就是,鐵電隨 機存取記憶體(FRAM)具有與動態隨機存取記憶體相等之 資料處理速度,且即使在電源關閉時,仍能保留資料。爲 此原因,非揮發性鐵電記憶體在當成下一代記憶體元件上 係受到相當注意。 FRAM與DRAM係具相似結構之記憶體元件,但 FRAM包括具有高餘殘極化特徵之鐵電電容。此餘殘極化 特徵允許資料仍能保留住,即使電場被移除時。 第1圖顯示一般鐵電之磁滯迴圏。如第1圖所示, 即使由電場所感應之極化使得電場移除,資料係維持於某 一量(也就是d與a狀態)而不會被抹除,因爲殘餘極化之 存在(或自發性極化)。非揮發性鐵電記憶體單元係藉由分 別將d與a狀態符合於1與〇而當成記憶體元件。 相關技術之非揮發性鐵電記憶體元件將在此描敘。 第2圖顯示相關技術之非揮發性鐵電記憶體之單元。 經濟部智慧財產局員工消費合作社印製 如第2圖所示,相關技術之非揮發性鐵電記憶體包 括形成於某一方向上之位元線B/L;交叉於位元線之字元 線W/L ;與字元線相同方向但隔開於字元線之板線p/l ; 電晶體T1,其閘極連接至字元線,源極連接至位元線; 以及鐵電電容FC1。鐵電電容FC1之第一端點係連接至電 晶體T1之汲極,而第二端點係連接至板線P/L。 將描敘相關技術之非揮發性鐵電記憶體之資料輸入/ 5 本紙張尺度適用中國國家標準(CNS)A4規格(2丨〇 X 297公t ) 492005 A7 B7 〇67pif.doc/008 五、發明說明(>) 輸出操作。第3a圖係描繪相關技術之非揮發性鐵電記憶 體之寫入模式之操作,而第3b圖係描繪其讀取模式之操 作。 在寫入模式中,外部輸入之晶片致能信號CSBpad係 從高態啓動至低態。在此同時’如果寫入致能信號WEBpad 係從高態施加至低態,寫入模式開始。之後’如果解碼於 寫入模式中之位址起始,施加至相關字元線之脈衝係從低 態轉態至高態以選擇某一單元。 在某一時期中之高準位信號以及在某一時期中之低 ,準位信號係依序在字元線維持於高態之時期中而施加至相 關板線。爲寫入邏輯値”1”或”〇”於所選擇之單元’同步於 寫入致能信號WEBpad之高準位信號或低準位信號係施加 至相關位元線。 也就是說,高準位信號係施加至此位元線,且如果 低準位信號係在有高準位信號施加至字元線之時期內施加 至板線,邏輯値”1”係寫入於鐵電電容。低準位信號係施 加至此位元線,且如果有高準位信號施加至板線,邏輯 値”0”係寫入於鐵電電容。 現將描敘將由寫入模式之上述操作來儲存於單元中 之資料讀取出之操作。如果外部施加晶片致能信號CSBpad 係從高態啓動至低態,在選擇相關字元線之前,所有位元 線由等化信號EQ變成等電位於低電壓。 接著,各自位元線變成失效,且位址係被解碼°在 根據所解出之位址之相關字元線中之低準位信號係轉態 6 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 訂 492005 A7 B7 7067pif.doc/008 五、發明說明G ) 高準位信號,使得相關單元係被選擇。 (請先閱讀背面之注意事項再填寫本頁) 高準位信號係施加所選擇單元之板線以破壞儲存於 鐵電記憶體中之相關於邏輯値”1”之資料。如果邏輯値,,〇,, 係儲存於鐵電記憶體中,相關資料係不被破壞。 被破壞之資料以及未被破壞之資料係被鐵電磁滯迴 圈當成不同値而輸出,使得感應放大器係感應邏輯値”1” 或”〇”。也就是說,如果此資料係被破壞,”d”態係轉態至”f” 態,如第1圖之磁滯迴圏所示。如果此資料係未被破壞,”a” 態係轉態至”f”態。因此,如果感應放大器係致能於所設定 時間經過之後,在資料被破壞之例中,邏輯値”1”係被輸 出,而在資料未被破壞之例中’邏輯値”0”係被輸出。 如上述般,在感應放大器輸出資料後,爲將此資料 復原至原始資料,在高準位信號施加至相關字元線之態 時,板線變成從高態失效至低態。 然而,相關技術之非揮發性鐵電記憶體元件與其驅 動方法具有幾種缺點。 經濟部智慧財產局員工消費合作社印製 首先,非揮發性鐵電記憶體單元需要晶片主動時間 與預充電時間。在相關技術中,因爲字元線與板線之電位 必需在預充電時間內轉態,預充電時間必需較長。較長之 預充電時間造成晶片周期時間較長。這將使晶片特徵惡 化。 甚至,在主單元與參考單元間之電容値差異將造成 位元線之負載差異。此負載差異在相關技術中係無法解 決。這將惡化感應限度。 7 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 492005 A7 B7 7〇67pif.doc/008 五、發明說明) 本發明之目的之一係解決至少上述問題與/或缺點, 且至少提供底下所述之優點。 本發明之另一目的是提供一種非揮發性鐵電記憶體 元件與其驅動方法,其本質上排除由相關技術之限制與缺 點所造成之問題。 本發明之另一目的是提供一種非揮發性鐵電記憶體 元件與其驅動方法,其只改變在預充電時間期中之字元 線,以縮短預充電時間,因而將晶片周期時間減至最小’ 因而改善晶片特徵。 本發明之另一目的是提供一種非揮發性鐵電記憶體 元件與其驅動方法,其避免由主單元與參考單元間之電谷 値差異所造成位元線之負載差異,因而改善感應限度。 本發明之其他特徵與優點將在下列描敘中提及’且 部份係從描敘可得知,或可從本發明之實作中學習° 明之目的與其他優點將藉由下列描敘,其申請專利範®"1 同所附圖示而實現與獲得。 爲達到這些與其他優點以及根據本發明之目的’如 所實施與廣泛地描敘,在非揮發性鐵電記憶體元件中’具" 有··由複數個主單元與至少一個參考單元所組成之複^個1 副單元陣列,其中任一副單元陣列之參考單元係與相鄰副1 單元陣列之一主單元一起操作,該非揮發性鐵電記憶體元1 件包括:由複數個主單元與至少一個參考單元所組成之複 數個副單元陣列,其中任一副單元陣列之參考單元係與相 鄰副單元陣列之一主單元係一起操作,該非揮發性鐵電€ -------------€ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制衣 訂—線__---------- 木紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 492005 〇67pif.doc/008 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(匕) 憶體元件包括: 一開關單元,由一參考字元線信號所控制,以選擇 性傳送儲存於一鐵電電容中之一參考電壓至一位元線;一 電位起始單元,用以選擇性起始連接至該鐵電電容之該開 關單元之一輸入端之一電位;以及複數個鐵電電容,並聯 地連接至該開關單元之該輸入端。 爲整體或部份達成上述目的,且根據本發明之目的, 係提供一種非揮發性鐵電記憶體元件之驅動方法,該非揮 發性鐵電記憶體元件具有:由複數個主單元與至少一個參 考單元所組成之複數個副單元陣列,其中任一副單元陣列 之參考單元係與相鄰副單元陣列之一主單元係一起操作且 各單元具有介於一位元線、一字元線與一板線間之一個電 晶體與一鐵電電容,該方法包括:致能該字元線與該板線 於一個周期之一致能時期中;失能該字元線;致能一感應 放大器;失能該板線;當一預充電時期開始時,致能該字 元線;以及在該預充電時期結束之前,失能該字元線。 要了解,上述描敘與底下詳細描敘係示範與解釋用, 至用以提供如所宣稱之本發明之更進一步解釋。 爲讓本發明之上述目的、特徵、和優點能更明顯易 懂,下文特舉一較佳實施例,並配合所附圖式,作詳細說 明如下: 圖式之簡單說明: 第1圖繪不一般鐵電之磁滯迴圈圖; 第2圖繪示一般非揮發性鐵電記憶體元件之單元之 -------------1¾--- (請先閱讀背面之注意事項再填寫本頁) --線- 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) 經濟部智慧財產局員工消費合作社印製 492005 A7 7067pif.doc/008 五、發明說明(乙) 圖示; 第3a圖係描繪一般非揮發性鐵電記憶體元件之寫入 模式之ί采作之時序圖; 第3b圖係描繪一般非揮發性鐵電記憶體元件之讀取 模式之操作之時序圖; 第4圖繪示根據本發明之非揮發性鐵電記憶體元件 之單元陣列; 第5圖繪示根據本發明之非揮發性鐵電記憶體元件 之參考單元; 第6圖繪示第5圖之一部份; 第7圖繪示根據本發明之非揮發性鐵電記憶體元件 之參考單元之操作時序圖; 第8圖繪示根據本發明之非揮發性鐵電記憶體元件 之寫入模式操作之時序圖;以及 第9圖繪示根據本發明之非揮發性鐵電記憶體元件 之讀取模式操作之時序圖。 標號說明: 51 :開關單元 52 :電位起始單元 62 :第一雜質區 63 :第二雜質區 64 :第三雜質區 61 :半導體基底 6 5、6 6 :聞極 本紙張β適用中國國家標準(CNS)A4規格(2】〇χ 297 I------丨丨丨—丨·丨丨丨丨丨丨丨訂丨丨丨丨——-I息 (請先閱讀背面之注意事項再填寫本頁) 492005 A7 B7 7〇67pif.doc/008 五、發明說明(/?) 67 :第一絕緣層 68 :第二絕緣層 69·:導電層 70 :第三絕緣層 .71 :位元線 實施例 第4圖繪示根據本發明之非揮發性鐵電記憶體元件 之單元陣列。如第4圖所示,單元陣列包括複數個副單元 陣列,以及一感應放大器S/A係提供於上下相鄰之副單元 陣列sub-T與subJB之間。各副sub_T包括位元線B/L, 連接至該位元線B/L之複數個主單元MC,連接至該位元 線B/L之參考單元RC,以及行選擇器CS。 此時,形成於感應放大器S/A上方之副單元陣列sixb_T 中之參考單元RC係與形成於感應放大器S/A上方之副單 元陣列sub_B中之主單元MC —起存取感應放大器。另一 方面,形成於感應放大器S/A下方之副單元陣列sub_B中 之參考單元RC係與形成於感應放大器S/A上方之副單元 陣列sub_T中之主單元MC —起操作。 行選擇器CS利用Y行位址選擇性致能相關行位元 線。如果行選擇器CS係高電位,相關行位元線連接至資 料匯流排以進行資料傳輸。 將參考第5圖來描敘各參考單元。如第5圖所示, 各參考單元包括形成於某一方向上之位元線B/L ;交叉形 成於位元線B/L之參考字元線REFW_/L;由該參考字元 本纸張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) (請先閱讀背面之注意事項再填寫本頁) -ϋ ·ϋ 1 ϋ an n 一 δ、· n n n n I ϋ I I *1 經濟部智慧財產局員工消費合作社印製 492005 A7 B7 經濟部智慧財產局員工消費合作社印製 7067pif.doc/008 五、發明說明(恳) 線之信號所控制之開關單元51,用以選擇性傳輸儲存於鐵 電電容中之參考電壓至該位元線;電位起始單元52,用以 選擇性起始連接至鐵電電容之開關單元51之一輸入端之 電位;以及複數個鐵電電容FC1,FC2,FC3…FCn,其並 聯地連接至開關單元51之該輸入端。 開關單元51包括NMOS電晶體(底下,稱爲,,第一電 晶體T1”),其具有連接至參考字元線REFW_/L之閘極, 連接至位元線B/L之汲極,以及連接至儲存節點SN之源 極。 電位起始單元52包括NMOS電晶體(底下,稱爲,,第 二電晶體T2”)’其受控於當成控制信號之參考單元等化控 制信號REF_EQ,以起始儲存節點,其連接於該第一電晶 體T1之源極與接地端Vss間。 鐵電電容FC1,FC2,FC3…FCn係由第一電極,第 二電極,以及形成於該第一與第二電極間之鐵電材質所組 成。各別鐵電電容之第一電極係連接至第一電晶體T1之 源極,且第二電極係連接至參考板線REFJP/L。 鐵電電容FC1,FC2,FC3…FCn之數量係由參考單 元之電容尺寸而決定。也就是說,鐵電電容之數量可根據 參考單元之電容尺寸而自由調整。 儲存節點SN係連接至並聯之鐵電電容pci,FC2, FC3_-.FCn之第一端點。 參考單元等化控制信號REFjEQ係將儲存節點SN之 電位起始至接地電位。也就是說,如果參考單元等化控制 本紙張尺度適用中國國家標準(CNS)A‘4規格(2.10 x 297公釐) ------------.¾--------π---------ft---------------------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 492005 五、發明說明(q ) 信號REF_EQ係高電位,第二電晶體T2係導通,使得儲 存節點之電位係爲接地電位。 ° 同時,第6圖係第5圖所示之參考單元之剖面圖。 如第6圖所示,第一雜質區62,第二雜質區63與第三雜 質區64係選擇性形成於主動區之半導體基底61內。第一 電晶體τι之閘極μ係形成於基底上之第〜雜質區與 第二雜質區63間。第二電晶體T2之閘極&係形成於第 二雑質區63與第三雜質區Μ間。第—絕緣層係形成 於包括閘極65與66之麵之顧_上。複數麵電電 容FC1,FC2 ’ FC3...FCn係形成於第—絕緣層^上。第 二絕緣層68係形成於包括鐵電電容FC1,^ ^ ^ z, * aC3***FCii 之基底之整個表面上。導電層69係形成於第二絕_ Μ 上以選擇性連接第二雜質區至鐵電電容Fc 丄’’ FC3··· FCn之第-電極(上電極)。第三絕緣層7()係形成於包括導 電層69之基底之整個表面上。連接至第一雜質區a之位 元線71係形成於第三絕緣層70上。 鐵電電容FCi,FC2,FC3...FCn之第二電極(下電極) 係連接至參考板線REF—P/L。鐵電電容FC1,FC2,F〇. FCn係依序由於第二電極(下電極),鐵電材質以及第一電 極(上電極)所組成。第一與第二電極係由鉑、釕或其合理 所組成。鐵電材質係由SBT或PZT之一所組成。 參考第7圖來描敘上述非揮發性鐵電記憶體元件之 驅動方法。第7圖係描敘根據本發明之非揮發性鐵電記憶 體元件之操作時序圖。 13 本紙張K度適用中國國家標準(CNS)A4規格(2]〇χ 297公釐) n n n ϋ ϋ n H ·ϋ —Bi ϋ 0 i-i mmim ί I I mmmi ϋ· 一 δ、β I ma mmi i ·ϋ n 1 I 線 i·· (請先閱讀背面之注咅?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 492005 7〇67pif .doc/008 ------ 五、發明說明 在第1圖之磁滯迴圏中之Qs代表鐵電電容之開關電 荷,而Qns代表鐵電電容之非開關電荷。在本發明中’參 考單元係根據Qns。 如第7圖所示,在操作周期中,參考字元線REF_W/L 與參考板線REF_P/L係在時期B中轉態至高電位。因此, 相當於Qnsx鐵電電容之大小之電荷係施加至位元線B/L。 此時,在感應放大器操作之前,參考字元線REF_W/L 係轉態至低電位,使得位元線B/L之電壓不會對參考單元 起作用。 同時,參考板線REF_P/L係在時期C中維持於高電 位。當參考字元線REFJW/L在低電位足夠穩定時,參考 板線REF__P/L係轉態至低電位。 如上所述,因爲非開關電荷Qns係提供於本發明中, 各別復原操作在預充電時期中係不需要。因此,參考字元 線REF_W/L不再需要高脈衝。 參考電位係取決於儲存節點之起始電位。因此,爲 穩定儲存節點,係根據第5圖之第二電晶體T2,在第8 圖所示之時期F中,利用參考等化控制信號REFJEQ而將 儲存節點起始於接地電位。因此,儲存節點之起始電位係 維持於接地電位,使得參考電位能夠穩定。 參考第8與第9圖來更詳細描敘非揮發性鐵電記憶 體元件之驅動方法。第8圖係描敘根據本發明之非揮發性 鐵電記憶體元件之寫入操作時序圖,而第9圖係描敘根據 本發明之非揮發性鐵電記憶體元件之讀取操作時序圖。 ------------缣-------- 訂---------線· (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A‘l規格(21〇 X 297公釐) 492005 A7 B7 7〇67pif .doc/008 五、發明說明((h (請先閱讀背面之注意事項再填寫本頁) 參考第8與9圖之波形,要注意在寫入操作與讀取 操作過程中,波形係彼此相等。然而,在寫入操作過程中, 外部提供資料係藉由寫入致能信號WEBpad而透過資料輸 入墊來強迫地輸入至位元線B/L。在讀取操作過程中,由 感應放大器所感應之資料係輸入至外部資料輸入/輸出 墊。 寫入模式將參考第8圖所示之波形而描敘。 一個周期之完成方式係,晶片致能信號CSBpad轉態 至電位時,且需依序經過主動期與預充電期。 如果晶片之主動期開始,在時期A中,位元係被解 碼,且各種控制信號係致能。同時,相關字元線W/L,板 線P/L,參考字元線REF_W/L,參考板線REF_P/L係致能 於高電位。 字元線W/L代表主單元之字元線。 在時期B中,字元線W/L與參考字元線REF_W/L係 維持於高電位,使得主單元之資料與參考單元之資料係分 別傳送至各位元線B/L。 經濟部智慧財產局員工消費合作社印製 有主單元之資料所要傳送至之位元線B/L係不同於 有參考單元之資料所要傳送至之位元線B/L。也就是,如 上所述,形成於感應放大器上方之副單元陣列中之主單元 係與形成於感應放大器下方之副單元陣列中之參考單元一 起操作,而形成於感應放大器下方之副單元陣列中之主單 元係與形成於感應放大器上方之副單元陣列中之參考單元 一起操作。因此,主單元之資料係傳送至在上方副單元陣 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 x 297公楚) 492005 A7 B7 〇67pif .doc/008 五、發明說明([V) 列中之位元線,而參考單元之資料係傳送至在上方副單元 陣列中之位元線。 如上所述,主單元與參考單元之資料係傳送至各相 關位元線。當這些單元之資料係傳送至位元線時’字兀線 W/L與參考字元線REF_W/L係轉態至低電位,以將位元 線B/L與單元分隔。 因此,可移除由在主單元與參考單元中之電容大小 之差異所造成之位元線負載,使得感應放大器之感應限度 可獲得改善。 如第8圖所示,如果字元線W/L與參考字元線 REF_W/L係轉態至低電位,感應放大器致能信號SEN係 在時期C中致能於高電位,以感應位元線B/L之資料。 在此同時,板線P/L與參考板線REF_P/L係維持於 高電位,且在時期D中轉態至低電位。 因此,要注意,當字元線W/L與參考字元線REF_W/L 進行轉態時,板線P/L係不轉態。這可移除當字元線與參 考字元線REF_W/L以及板線P/L —起同時轉態時所產生 之干擾雜訊。 之後,當放大區達到在感應放大器之穩定模式時, 行選擇器CS係在時期D中被致能於高電位,使得位元線 B/L之資料係與資料匯流排DB之資料進行交換。 接著,將參考第9圖所示之波形來描敘讀取模式。 在寫入模式中,資料匯流排DB之資料係強迫地傳送 至位元線B/L。在讀取模式中,位元線之資料係傳送至資 -------—- 1111——訂—— (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) 經濟部智慧財產局員工消費合作社印製 τ^υ〇5 〇67pif.doc/〇〇8 瓜 I、發明說明((》) 料匯流排。 也就是說’如果晶片致能信號CSBpad係轉態至高電 位,預充電時期開始°如果預充電時期開始,只有字元線 W/L係在時期E中從低電位轉態至高電位。同時,因爲感 應放大器致能信號SEN係維持於高電位,感應放大器係 被致能。因此,位元線B/L持續維持放大後資料或復原後 資料。 因此,在時期B中被破壞之主單元之邏輯1資料係 再度復原。這稱爲復原步驟。如果此復原步驟係完成時’ 位元線B/L與參考單元之儲存節點SN係起始於接地電位 以開始下一個周期。 如上所述,非揮發性鐵電記憶體元件與其驅動方法 具有下列優點。 首先,其藉由減低主單元與參考單元間之電容値差 異所造成主位元線與參考位元線間之負載差異’因而改善 感應放大器之感應效率。其也可能減低根據感應放大器之 主單元與參考單元之不同位置所造成主位元線與參考位元 線間之負載差異,因而改善感應放大器之感應效率。甚至’ 因爲板線係預先在晶片致能時期中轉態至低電位’且只有 字元線在操作,當字元線與板線同時操作所造成之晶片周 期延遲因素係被移除’因而將晶片周期時間減至最小。因 此,非揮發性鐵電記憶體元件具有改善後之特徵。 綜上所述,雖然本發明已以一較佳實施例揭露如上, 然其並非用以限定本發明,任何熟習此技藝者,在不脫離 -------------€------- 丨訂---------線IAW--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(2〗〇 x 297公釐) 492005 A7 7 067pif . doc/ 0 0 8 ^ 五、發明說明(叫) 本發明之精神和範圍內,當可作各種之更動與潤飾,因此 本發明之保護範圍當視後附之申請專利範圍所界定者爲 S 準 經濟部智慧財產局員工消費合作社印製 Φtr------------------------------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐)
Claims (1)
- 492005 ^__ 經濟部智慧財產局員工消費合作社印製 A8 B8 7 0 6 7pif . doc/ 0 0 8 gg 申請專利範圍 1. 一種非揮發性鐵電記憶體元件,具有:由複數個主單 元與至少一個參考單元所組成之複數個副單元陣列,其中 任一副單元陣列之參考單元係與相鄰副單元陣列之一主單 元係一起操作,該非揮發性鐵電記憶體元件包括: 一開關單元,由一參考字元線信號所控制,以選擇 性傳送儲存於一鐵電電容中之一參考電壓至一位元線; 一電位起始單元,用以選擇性起始連接至該鐵電電 容之該開關單元之一輸入端之一電位;以及 複數個鐵電電容,並聯地連接至該開關單元之該輸 入端。 2. 如申請專利範圍第1項所述之非揮發性鐵電記憶體元 件,其中該電位起始單元包括一 NMOS電晶體,具有連接 至一接地電壓端之一源極,藉由一參考等化控制信號以將 一接地電壓傳送至該開關單元之一輸入端。 3. 如申請專利範圍第1項所述之非揮發性鐵電記憶體元 件,其中該鐵電電容包括共同連接至該開關單元之該輸入 端之第一端以及共同連接至該參考板線之第二端。 4. 如申請專利範圍第1項所述之非揮發性鐵電記憶體元 件,其中該開關單元包括一 NMOS電晶體。 5. 如申請專利範圍第1項所述之非揮發性鐵電記憶體元 件,其中該鐵電電容之該第一端係選擇性連接至該開關單 元之該輸入端。 6. 一種非揮發性鐵電記憶體元件,具有:由複數個主單 元與至少一個參考單元所組成之複數個副單元陣列,其中 本紙張尺度適用中國國家標準(CNS)A4規格(2】0 X 297公釐) 492005 A8 B8 ρο 7067pif.d〇c/008 Dg 六、申請專利範圍 任一副單元陣列之參考單元係與相鄰副單元陣列之一主單 元係一起操作,該非揮發性鐵電記憶體元件包括: (請先閱讀背面之注意事項再填寫本頁) 第一,第二與第三雜質區,選擇性形成於一半導體 基底內; 一第一閘極,形成於該基底上且介於該第一與第二 雜質區間; 一第二閘極,形成於該基底上且介於該第二與第三 雜質區間; 複數個鐵電電容,電性絕緣於該第一與第二閘極; 一導電層,電性絕緣於該些鐵電電容,用以選擇性 連接該第二雜質區至該些鐵電電容;以及 一位元線,電性絕緣於該導電層,且電性連接至該 第一雜質區。 7. 如申請專利範圍第6項所述之非揮發性鐵電記憶體元 件,更包括一開關單元,藉由該第一閘極,該第一雜質區 與該第二雜質區而選擇性傳送該些鐵電電容中之資料至該 位元線。 經濟部智慧財產局員工消費合作社印製 8. 如申請專利範圍第6項所述之非揮發性鐵電記憶體元 件,更包括一電位起始單元,藉由該第二閘極,該第二雜 質區與該第三雜質區而起始該第二雜質區之電位至一接地 電位。 9. 如申請專利範圍第6項所述之非揮發性鐵電記憶體元 件,其中該些鐵電電容包括第一電極,形成於該第一電極 上之一鐵電材質,以及形成於該鐵電材質上之第二電極, 20 本紙張尺度適用中國國家標準(CNS)A4規格(2]0 X 297公餐Ί 經濟部智慧財產局員工消費合作社印製 492005 A8 B8 7067pif.d〇c/008 六、申請專利範圍 該第一電極係共同連接至該導電層,且該第二電極係共同 連接至一參考板線。 10. 如申請專利範圍第9項所述之非揮發性鐵電記憶體 元件,其中如果必要時,該導電層係選擇性分離於該些鐵 電電容之該第一電極。 11. 如申請專利範圍第6項所述之非揮發性鐵電記憶體 元件,其中該第三雜質區係維持於接地電位。 12. 如申請專利範圍第9項所述之非揮發性鐵電記憶體 元件,其中該鐵電材質係SBT或PZT中擇一。 13. 如申請專利範圍第9項所述之非揮發性鐵電記憶體 元件,其中該第一與第二電極係鉑,釕或其合金所組成。 14. 一種非揮發性鐵電記憶體元件,具有:由複數個主 單元與至少一個參考單元所組成之複數個副單元陣列,其 中任一副單元陣列之參考單元係與相鄰副單元陣列之一主 單元係一起操作,該非揮發性鐵電記憶體元件包括: 一第一電晶體,具有連接至一參考字元線之一閘極 以及連接至一位元線之一汲極; 一第二電晶體,受控制於施加至一閘極之一參考位 元線等化信號,具有汲極至該第一電晶體之一源極之一汲 極以及連接至一接地電壓端之一源極;以及 複數個鐵電電容,具有第一端,第二端以及形成於 該第一端與該第二端間之鐵電層,該第一端係共同連接至 該第一電晶體之該源極,且該第二端係共同連接至一參考 板線。 (請先閱讀背面之注意事項再填寫本頁) 訂· --線· 本紙張尺度適用中國國家標準(CNS)A4規格(2】0 X 297公釐) 492005 A8 B8 7067pif.d〇c/008 Do 六、申請專利範圍 15. 如申請專利範圍第14項所述之非揮發性鐵電記憶體 元件,其中該第一與第二電晶體係NM0S電晶體。 16. 如申請專利範圍第14項所述之非揮發性鐵電記憶體 元件,其中該第二電晶體選擇性傳送該接地電壓至該第一 電晶體之源極。 17. 一種非揮發性鐵電記憶體元件之驅動方法,該非揮 發性鐵電記憶體元件具有:由複數個主單元與至少一個參 考單元所組成之複數個副單元陣列,其中任一副單元陣列 之參考單元係與相鄰副單元陣列之一主單元係一起操作且 各單元具有介於一位元線、一字元線與一板線間之一個電 晶體與一鐵電電容,該方法包括: 致能該字元線與該板線於一個周期之一致能時期 中; 失能該字元線; 致能一感應放大器; 失能該板線; 當一預充電時期開始時,致能該字元線;以及 在該預充電時期結束之前,失能該字元線。 18. 如申請專利範圍第17項所述之方法,其中該字元線 係由維持一低電位於該致能時期之一第一步驟,從該低電 位轉態至一高電位之一第二步驟,從該高電位轉態至該低 電位之一第三步驟,以及維持該低電位之一第四步驟所操 作。 19. 如申請專利範圍第18項所述之方法,其中當該致能 22 本紙張尺度適用中國國家標準(CNS)A4規格(2】〇χ 297公f ) -------------€ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 一 δ,a n l_i I I n n I n 1 n n 1 I n n ϋ n n n ϋ n ϋ -ϋ ϋ I ϋ ·-1 492005 A8 B8 7067pif . doc/008 C8 __ —__D8 六、申請專利範圍 日寸期|p束後而δ亥預充電時期開始時,該低電位之該字元線 係轉態至該高電位。 2〇_如申請專利範圍第17項所述之方法,其中該板線係 在該第一步驟中維持於該低電位,在第二步驟中轉態至該 问电位’在第二步驟中維持於該高電位,以及在第四步驟 中轉態至該低電位。 21.如申請專利範圍第20項所述之方法,其中當接續著 g亥第四步驟之該預充電時期結束後而一下一周期之一致能 時期開始時,該板線係與該字元線一起轉態至該高電位。 22·如申請專利範圍第18項所述之方法,其中一參考字 兀線係有相同於該字元線之操作方式,且一參考板線係有 相同於該板線之操作方式。 23·如申請專利範圍第17項所述之方法,其中資料係強 迫地載入於該位元線中,然而在該感應放大器致能之後, 該板線係維持於致能狀態。 24·如申請專利範圍第21項所述之方法,其中當在該預 充電時期開始且該字元線轉態至該高電位之後,當該字元 線再度轉態至該低電位時,該感應放大器係失能。 (請先閱讀背面之注意事項再填寫本頁) ;線· 經濟部智慧財產局員工消費合作社印製 本、,'氏張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000004303A KR100335133B1 (ko) | 2000-01-28 | 2000-01-28 | 불휘발성 강유전체 메모리 장치 및 그에 따른 구동방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW492005B true TW492005B (en) | 2002-06-21 |
Family
ID=19642508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089127832A TW492005B (en) | 2000-01-28 | 2000-12-26 | Nonvolatile ferroelectric memory device and method for driving same |
Country Status (4)
Country | Link |
---|---|
US (1) | US6333870B1 (zh) |
JP (1) | JP4460783B2 (zh) |
KR (1) | KR100335133B1 (zh) |
TW (1) | TW492005B (zh) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100379519B1 (ko) * | 2000-11-16 | 2003-04-10 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리 장치의 레퍼런스 플레이트라인의 타이밍 발생회로 및 레퍼런스 셀의 구동방법 |
KR100379520B1 (ko) * | 2000-11-16 | 2003-04-10 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리 장치의 구동방법 |
KR100434316B1 (ko) * | 2001-06-29 | 2004-06-04 | 주식회사 하이닉스반도체 | 강유전체 메모리의 레퍼런스 장치 및 그의 구동 방법 |
US6611448B2 (en) * | 2001-07-30 | 2003-08-26 | Intel Corporation | Ferroelectric memory and method for reading the same |
KR100463599B1 (ko) * | 2001-11-17 | 2004-12-29 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리 장치 및 그의 구동방법 |
KR100487417B1 (ko) * | 2001-12-13 | 2005-05-03 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리 장치 및 그를 이용한멀티플-비트 데이타의 라이트 및 리드 방법 |
KR100419992B1 (ko) * | 2002-01-12 | 2004-02-26 | 삼성전자주식회사 | 유니-트랜지스터 랜덤 액세스 메모리 장치 및 그것의읽기, 쓰기 그리고 리프레쉬 방법 |
KR100419993B1 (ko) * | 2002-02-07 | 2004-02-26 | 삼성전자주식회사 | 유니-트랜지스터 랜덤 액세스 메모리 장치 및 그것의 제어방법 |
GB2390201A (en) * | 2002-06-27 | 2003-12-31 | Seiko Epson Corp | Charge integrating sense amplifier |
US6920060B2 (en) * | 2002-08-14 | 2005-07-19 | Intel Corporation | Memory device, circuits and methods for operating a memory device |
US6687150B1 (en) * | 2002-09-04 | 2004-02-03 | Infineon Technologies Aktiengesellschaft | Reference voltage generation for memory circuits |
KR100585169B1 (ko) * | 2004-12-23 | 2006-06-02 | 삼성전자주식회사 | 반도체 메모리 소자의 레이아웃 및 더미셀의 커패시턴스조절방법 |
JP2007053229A (ja) * | 2005-08-18 | 2007-03-01 | Nec Electronics Corp | 半導体記憶装置およびその製造方法 |
US10083731B2 (en) | 2016-03-11 | 2018-09-25 | Micron Technology, Inc | Memory cell sensing with storage component isolation |
US9792973B2 (en) * | 2016-03-18 | 2017-10-17 | Micron Technology, Inc. | Ferroelectric memory cell sensing |
CN108110007A (zh) * | 2017-11-03 | 2018-06-01 | 中国科学院微电子研究所 | 铁电存储器及其访问方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4873664A (en) | 1987-02-12 | 1989-10-10 | Ramtron Corporation | Self restoring ferroelectric memory |
JP3218844B2 (ja) * | 1994-03-22 | 2001-10-15 | 松下電器産業株式会社 | 半導体メモリ装置 |
US5572459A (en) * | 1994-09-16 | 1996-11-05 | Ramtron International Corporation | Voltage reference for a ferroelectric 1T/1C based memory |
JP3226433B2 (ja) * | 1994-09-22 | 2001-11-05 | 松下電器産業株式会社 | 強誘電体メモリ装置 |
JPH08263989A (ja) * | 1995-03-23 | 1996-10-11 | Sony Corp | 強誘電体記憶装置 |
JPH09120685A (ja) * | 1995-10-24 | 1997-05-06 | Sony Corp | 強誘電体記憶装置 |
US5621680A (en) * | 1996-04-01 | 1997-04-15 | Motorola, Inc. | Data storage element and method for reading data therefrom |
KR100297874B1 (ko) * | 1997-09-08 | 2001-10-24 | 윤종용 | 강유전체랜덤액세스메모리장치 |
-
2000
- 2000-01-28 KR KR1020000004303A patent/KR100335133B1/ko not_active IP Right Cessation
- 2000-11-09 US US09/708,442 patent/US6333870B1/en not_active Expired - Fee Related
- 2000-12-26 TW TW089127832A patent/TW492005B/zh not_active IP Right Cessation
-
2001
- 2001-01-23 JP JP2001014307A patent/JP4460783B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR100335133B1 (ko) | 2002-05-04 |
JP4460783B2 (ja) | 2010-05-12 |
JP2001229668A (ja) | 2001-08-24 |
US6333870B1 (en) | 2001-12-25 |
KR20010076884A (ko) | 2001-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW492005B (en) | Nonvolatile ferroelectric memory device and method for driving same | |
CN110914983B (zh) | 用于包含铁电存储器单元及电介质存储器单元的存储器的设备及方法 | |
JP6777369B2 (ja) | 強誘電体メモリを含み、強誘電体メモリを動作するための装置及び方法 | |
JP4421009B2 (ja) | 強誘電体メモリ | |
JP4043915B2 (ja) | 不揮発性強誘電体メモリ装置並びにその駆動方法 | |
US8901704B2 (en) | Integrated circuit and manufacturing method thereof | |
JP6737953B2 (ja) | 強誘電体メモリを含む装置および強誘電体メモリにアクセスするための方法 | |
EP0917150B1 (en) | Sensing methodology for a 1T/1C ferroelectric memory | |
US20050135143A1 (en) | Ferroelectric RAM device and driving method | |
CN110741437A (zh) | 2t1c铁电随机存取存储器单元 | |
JP5095712B2 (ja) | 不揮発性強誘電体メモリ装置のセンシングアンプ | |
JP2003162893A (ja) | 不揮発性強誘電体メモリ及びその駆動方法 | |
JP3617615B2 (ja) | 強誘電体記憶装置 | |
US6970371B1 (en) | Reference generator system and methods for reading ferroelectric memory cells using reduced bitline voltages | |
US5995406A (en) | Plate line segmentation in a 1T/1C ferroelectric memory | |
KR100379513B1 (ko) | 불휘발성 강유전체 메모리 장치 및 그의 구동방법 | |
US6438020B1 (en) | Ferroelectric memory device having an internal supply voltage, which is lower than the external supply voltage, supplied to the memory cells | |
JP3717097B2 (ja) | 強誘電体メモリ | |
KR100379520B1 (ko) | 불휘발성 강유전체 메모리 장치의 구동방법 | |
US7009864B2 (en) | Zero cancellation scheme to reduce plateline voltage in ferroelectric memory | |
EP0741388B1 (en) | Ferro-electric memory array architecture and method for forming the same | |
KR100335119B1 (ko) | 불휘발성 강유전체 메모리 장치 | |
US7106615B2 (en) | FeRAM capable of restoring “0” data and “1” data at a time | |
JP2004516646A (ja) | メモリデバイスおよびメモリデバイスを動作させる方法 | |
JP2000156090A (ja) | データ記憶方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |