TW486855B - Method and device for controlling the acceleration and deceleration of pulse command - Google Patents

Description

案號 89 j 207" 五、發明說明（〗） 、本發明係為—種脈衝指 尤指一種藉由脈衝指令控 ，速控制方法與裝置， 。 制馬違加减速運動的方法與裝置 針對一般步進馬達哎^ 析器（DDA ·· D…Tm’可使用-數位微分分 AL ANAL YZER) f I FFERENT j 動，電路可以產生等時間間二脈==制其運 ’馬達運動方式為一等速運動進=或司服馬達時 ’此運動方式在馬達啟動與停；u圖所示） 生很大的振動。為改善此項缺失，心：運動而產 止時加入-加速與減速的程序:會，馬達啟動與停 第1-2圖所示），來改善振動現=用：線型加減速（如 至等速或等速至減速之轉換時因且=此種方式在加速 不連續馬達在運轉過程中仍會有線的斜率變化 產生。因此在控制馬達運動上為求复；j = R κ)現象 ◦OTH)，則有S型加減速（：第，轉二為平滑（SM 的產生，由於其加減速曲線具連續十3圖所示）方式 動與停止時的振動降低到最小。 以可以將馬達啟 知方達運轉並使其產生加減速曲線運動，習 如第2圖所示），即依照加) ’（ 卜3圖所示），設計一加減如第1-2、 3逐格存放於該表内。在加速階段1將脈衝間隔時間數值 加減速表2的第一格取出一數值，，運動控制程式從該 486855 曰 修正 案號 891207η 五、發明說明（2) 出時脈（C L·〇c K ) 5驅動之計數器6内門 數至零時，提出—中斷要求7送至一始=倒 器8執行中斷服務程式，送出-輪出脈衝‘然 減速表2取出下一格的數值放至計數哭: 4 0 ，藉此逐漸縮小每次輸出脈衝9 ; 〖:人，行倒數 當速度m以相等之脈衝間隔時間數值3】匕 Θ内，並以相等時間間距送出脈衝使 σ :在減速階段•，則依照上述加= 放至計數器㈠，倒數至零時，送出—輸出脈衝=取= 逐漸延長母次輸出脈衝9之間隔時間，使馬達 停止。此種方式要點在於加速、減速時的脈衝間隔時間數 值mi卜而其主要缺點在於，依表進行減速的時 機必須辜捏=二否則會造成過早或過晚送出減速脈衝， 使得馬達減速後停止位置錯誤，θ此在馬達加速及等速進 行的同時’必須時刻以程式檢查減速時機，在適當時間開 始增加輸出脈衝9送出之間隔時間使馬達開始進行減速， 以確使馬達依表減速後停止的位置正確無誤，如果沒有進 行此檢查工作，而發生上述過晚送出減速脈衝的情況，將 使輸出之脈衝數目超過原先設計之脈衝總數，為改善此情 形，有時會以強制停止的方式來使馬達停止於正確位置， 如此將使得減速圖樣錯誤，而且造成馬達振動的產生；再 者，在應用於步進或伺服馬達二軸同動情形時，由於使用 同一加減速表2，加減速斜率固定，較慢速之軸加減速時 間較短，較快速之軸加減速時間較長，二軸之加減速動作 無法同時f成，因此若二軸非等速，在加速及減速階段將 — ___V Ι.·1ΙΡ.>Ι> JMl _ __ 第5頁 MM 89120711五、發明說明（3) 無法依照規劃的直線 間隔時間數值3之讀 電腦的軟體運算，亦 麦是，本發明之 免缺失的存在，本發 知到一具有加減速曲 之停止位置正確而無 再者，本發明的 ’因其加減速時間可 加減速動作為同時完 劃之直線運動軌跡。 又’本發明的另 算工作，構件單純並 構造之裝置將輸出之 降低馬達運轉的振動 為達上述之目的 等速脈衝指令輸入一 計數器計算上述移位 一加法器累加其數值 精此輸入等速脈衝方 一加減速圖樣之脈衝 之位元數目與比較器 算具加減速曲線圖樣 有關本創作之詳 明如下： 曰 路徑行 取與減 耗費相 主要目 明係以 線圖樣 須檢查 次要目 s又疋一成，如 走；又， 速時機檢 當的處理 的，在於 輸入一等 的脈衝輸 何時得開 的，在應 樣，所以 此二軸之 此類加逮與 查工作通常 器8運算資 解決上述之 速脈衝之方 出結果 始減速。 用於二車由同 在馬達運轉 運轉可以完 減速脈衝 是利用微 源。 缺失，避 式，便能 達減速後 動情形時 時各軸之 全依循規 一目的，在於無 郎省成本。而且 脈衝之加減速曲 ’本發 先進先 暫存器 ’經由 式將之 輪出。 内存之 之脈衝 細說明 明所運用 出之移位 内部暫存 一比較器 轉換成為 整個過程 數值，而 輸出。 及技術内 須使用處理器進行運 可以串聯複數個相同 線修飾的更為平滑， 之裝置及方法係將— 暫存器，再以一上下 之脈衝總數，並透過 判斷是否輸出脈衝， 相等脈衝數目且具有 僅需控制移位暫存器 不需以微電腦軟體運 容，現就配合圖式說

第6頁 486855 __案號89120711_年月曰 修正_ 圖式簡單說明 【圖式之簡單說明】 第1 — 1圖，係典型控制馬達運動等速圖樣之示意圖。 第1 一 2圖，係典型控制馬達運動線型加減速圖樣之示意 圖。 第1 一 3圖，係典型控制馬達運動S型加減速圖樣之示意 圖。 第2圖，係習知之脈衝指令加減速處理方法示意圖。 第3圖，係本發明之脈衝指令加減速處理裝置示意圖。 第4圖，係本發明之脈衝指令加減速處理方法流程圖。 第5 — 1圖，係本發明之實施例示意圖。 第5 — 2圖，係本發明之實施例結果示意圖。 第5 — 3圖，係本發明實施例之等速脈衝輸入示意圖。 第5 — 4圖，係本發明實施例之線型加減速脈衝輸出示意 圖。 第5 — 5圖，係本發明實施例之S型加減速脈衝輸出示意 圖。 第6圖，係以單晶片與R A Μ達成本發明之架構流程圖。 請參閱『第3圖』所示，係本發明之脈衝指令加減速 處理裝置示意圖，如圖所示：每次時脈電路4送出一個時 脈5時，輸入脈衝1 0 —方面移入具有複數個位元數1 1 的移位暫存器1 2 (假設其位元個數為X )，到上下計數 器1 3處做往上計數1 4 ，另一方面脈衝移出移位暫存器 1 2時，則到上下計數器1 3處做往下計數1 5 ，該上下 計數器1 3内數值即為移位暫存器1 2内部暫存之脈衝總 數（假設該脈衝總數為C );接下來使用一數位微分分析

486855 _案號 891207Π_年月日__ 圖式簡單說明 器1 6 (DDA)電路送出頻率與上下計數器1 3内數值 成正比例的輸出脈衝9 ;該電路含一加法器1 7、一比較 器1 8 ，其作用如下：上述之上下計數器1 3的數值輸入 加法器1 7進行累加（假設累加值為A，即A = A + C ) ，然後到比較器1 8與上述之X值比較，若A - X，則送 出一個輸出脈衝9 ，且A值減去X值後存回加法器1 7 ; 若A<X，則不輸出脈衝，且A值不變。整體觀之，上述 之脈衝輸入本發明之方法與裝置後，由比較器1 8判斷後 輸出之脈衝，為一具有加減速圖樣之脈衝輸出。

請參閱『第4圖』所示，係本發明之脈衝指令加減速 處理方法流程圖，如圖所示：每個時脈5動作時依流程運 轉一次，在步驟S 1内判斷是否有輸入脈衝9進入，如果 有，則進入步驟S 2 ，以π 1 π移入具有複數個位元（假設 該位元數11之數目為X)的先進先出之移位暫存器12 ，如果沒有，則進入步驟S 3，以” Ο π移入上述移位暫存 器1 2 ;進行至步驟S 4時，以上下計數器1 3計算上述 移位暫存器1 2内脈衝總數，若有脈衝移入該移位暫存器 1 2 ，則上下計數器1 3往上數加一，若有脈衝移出該移

位暫存器1 2 ，則上下計數器1 3往下數減一；接著進入 步驟S 5 ，以加法器1 7累加步驟S 4中計算之脈衝總數 值；再進入步驟S 6 ，將此加法器1 7累加數值與比較器 1 8的内存數值X作一比較（此内存數值X設定成與上述 移位暫存器1 2之位元數1 1相同），判斷累加之脈衝總 數是否大於等於X，如果是，則進入步驟S 7 ，送出一個 脈衝，並將該加法器1 7内累加之脈衝總數減去X，存回

第8頁 圖式簡單說明 =法态1 7内，如果否，則進入步驟s 8 ，不輸出脈衝， 二】流程在一個時脈1動作完成；如此再回到步驟s 1 ， 繼續進行步驟S 1〜S 8。 明參閱『第5〜1圖』所示，係本發明之實施例示意 二屮t圖所示··將一等速脈衝1 9輸入本發明之裝置，則 二入1一線型加減速脈衝2 〇 ;將該線型加滅速脈衝2 〇 輸ί:明之裝置，則輸出為- S型加減速脈衝2 i。 睛參閱『第 +咅同/ ， 2圖』所示，係本發明之實施例結果 不思團，如圖所干 · — 丘？只加V ^ ^·本貫施例以8個時脈輪入一個脈衝、 第一組事ί之二i i例，設有二組本發明之加減速裝置， 設計為ίΠ::Γ%器12 (圖中未示）之位元數11 時間，第二組穿署 即加速、減速時間為ί 2 8個時脈 數設計為6 4個位^移:立暫存器丄、2 (圖中未示）之位元 間，如圖，等速脈徐Ρ加速、減速時間為6 4個時脈時 7，並與第二經過上下計數器"與加法器1 8 (圖中未示）比置之内存值為1 2 8的比較器1 加減速脈衝2 〇 ;再骑L其知出之脈衝整體觀之即為線型 速處理裝置的輪入，經：線型加減速輸出作為下一組加減 並與第二組力”咸速裝置"與加法器i 7， 其輸出結果整體觀之 J 4的比較器比較後， 裝置之加诘r + 馬S t加减速脈衝 時脈。4(或減逮）時間即為12“62:」== 請參閱『第5〜 『 1 圖』所示，係本發明實“之等】脈 奶 6855 ——89120711 圖式簡單說明 --±__n a 施例之線型加減速脈衝輪屮—立 脈衝輸出示意圖，如圖出不忍圖及實施例之S型加減速 輪入一個脈衝、丘9 v示本實施例以前述之8個時脈 之加減速裝置，第一 ^脈衝輸入為例，設有二組本發明 )之位元數X丄設計為 '"置之移位暫存器1 2 (圖中未示 為1 2 8個時脈（°c τ'、、n 2 8個位元，即加速、減速時間 暫存器1 2 (圖中未示）C κ )時間，第二組裝置之移位 加速、減速時間為6 :個數設計為6 4個位元，即 出等速脈衝輪入（如二、日、間:如圖，由圖形中可看 衝輪出（如第5 一 4圖 :3圖所示）轉成線型加減速脈 輪出作為下—紐，诸$ f不）之結果，與將此線型加減速 脈衝輪*(如第Γί，裝s的輸心轉“型加減速 請參m圖所示：之結果。 :明之架構流程圖，：：：干係：：：片與：A Μ達成本 由隨機記憶體R A Μ 2 ? 女則述之移位暫存器1 2可 數目為X )來件卷，5 2 (有複數個位址2 4 ，假設其 來替代，而該上下許^ ^動位兀之動作藉由移動位址指標 可由程式軟體來取代·=二3二加，器1 7與比較器χ 8 s 9内判斷是^:古終，σ圖，母個時脈5動作時，在步驟 S10=有輸^脈衝9進人，如果有，則進入步驟 1，設定輸：：ί ϊ ί於1 ;如果沒有’則進入步驟s 1 數參數2 3请本ί 〇，接著進行至步驟s 1 2 ，以一計 2 4 處，再

RAM22i®^fAM22 (前述之移位暫存器12由 輸入值（2T η目前位址24所存之值，並加上上述 入），然後;字於’枯5表無脈衝輸入’ 1代表-個脈衝輪 486855 年

位址 累號 89120711

即將指標指向下 _ &，、 ;在步驟s 1 3中判斷位址2 4 B不然後進入步驟 之位址總數X，如果是，則進入步驟S 大於等於上述 4減去X，即將指標重新指向起始位址，=，將該位址2 5 ;如果否，則直接進入步驟s 1 5 ; f進入步驟s工 上述之計數參數2 3之值累加到加法表驟S 1 5中對 行步驟S 1 6 ’判斷該加法參數2 5内=2 5 β，然後進 位址總數X，如果是，則進入步驟s 值是否大於等於 =力:法參數2 5内數值減去位址總數；出-個脈衝， 數2 5内，如果否，則進入步驟s丄 Χ，存回加法參 此再回到步驟S 9，等下拓不輪出脈衝；如 9〜s 1 8。 生再繼續進行步驟S 圖式簡單說明 將位址2 4加 S 1 ： 正體觀之，前述之移位暫存器丄 制馬達加速（或減速）㈣間，^位元數目即可控 段之脈衝間隔時間即為輸入之等速：上之脈衝，其等速階 之脈衝為-冑速脈衝1 9，則經本::間隔時㈤；若輸入 後輸出為一線型加減迷脈衝2 〇本—^之方法與裝置處理 加減速脈衝2 〇，則經本發明之方=輸入之脈衝為一線型 一 S型加減速脈衝2 2 。 ’與裝置處理後輸出為 惟以上所述者，僅為本發明之 —> 能以之限定本發明實施之r 鬏佳貫轭例而已，當不 範圍所作之均圍：：大凡依本發明申請專利 範圍内。 化，、G飾，白應仍屬本發明專利涵蓋之 【圖式之符號說明】 加減速表······ 9 ^ ,, 乙 脈衝間隔時間數值·.· 3

$ π頁 486855

案號89120711 _年月日 修正 圖式簡單說明 時脈電路· · 4 時脈...... 5 計數器· · · 6 中斷要求· · · · 7 處理器· · · 8 輸出脈衝· · · · 9 輸入脈衝·· • 1 0 位元數..... • · 1 1 移位暫存器· • · • 1 2 上下計數器· · · • · 1 3 往上計數·· • 1 4 往下計數· · · · • · 1 5 數位微分分析 器· • 1 6 加法器..... • · 1 7 比較器· · · • 1 8 等速脈衝· · · · • · 1 9 線型加減速脈衝· • 2 0 S型加減速脈衝· • · 2 1 RAM· · · • 2 2 計數參數· · · · • · 2 3 位址· · · · • 2 4 加法參數· · · · • · 2 5 步驟· · · S 1〜 S 1 8

第12頁

Claims (1)

1. 486855 修正_ 89120711 六'申請專利範圍 1. -種脈衝指令的加減速控制方法，係包括： :：先’⑯-脈衝指令輸入—移位暫存器； 二總數上下計數器計算上述移位暫存器内部暫存之脈 下4赵' m數位被分分析器（D D A )電路送出頻率與上 加ίΐΜ算之脈衝總數成正比例的輪出脈衝，得到—具 加減速圖樣之脈衝輸出丄 Πΐ專利範圍第1項所述之脈衝指令的加減速控制方 法，/、中该脈衝指令為一等速脈衝指令。 本士 I I專利範圍第1項所述之脈衝指令的加減速控制方 =間:中該移位暫存器内部暫存之位元數為加速或減速的 t如ί ί專利範圍第1項所述之脈衝指令的加滅速控制方 、一八i ΐ數位微分分析器（D D A )電路包含一加法器 Λ $ ί t益，係將前述上下計數器計算之脈衝總數透過該 ί 1 其數值，經由該比較器判定是否輸出脈衝，得 〃加減速圖樣之脈衝輸出。 %如！ ΐ專利範圍第1項所述之脈衝指令的加減速控制方 ’ ，/、中輸出之加減速脈衝為一線型加減速脈衝。 Π ΐ專利範圍第1項所述之脈衝指令的加減速控制方 沄，/、中該移位暫存器可由隨機記憶體R Α Μ來代替，其 移動位元之動作由位址指標的移動來替代。 〜 7速ί Π ί利範圍第1項或第4項所述之脈衝指令的加減 控制方法’該上下計數器、加法器與比較器亦可由程式

   第13頁 486855 曰 修正 89120711_ 六、申請專利範圍 軟體來取代。 8.如申請專利範圍第丄、2、3 的加減速控制方法，該方法再串接2 5項所述之脈衝指令 構造之加減速裝置，則可將該線型一個以上之相同 減速脈衝輪出，其加減速時間等於減速脈衝轉為S型加 存之位元傭數總和。 、厅有移位暫存器内部暫 9· 一種脈衝指令的加減速控制裝 -剩存器，係用以移位暫存輸入=·: 下计數器，用以計算上述移暫’ 總數； 存為内部暫存之脈衝 :J:微分分析器（D D A )電路，係用 亡下计數器計算之脈衝總數成正 k出頻率與該 二由上述動作而得到一具有力姻 .如申凊專利範圍第9項所述之脈衝’指八雨出。 3置，其中該脈衝指令為一等速脈衝指令7。、減速控制 申叫專利範圍第9項所述之脈衝指八的、、 2 *其中該移位暫存器具有複數個位元，复^減速控制 位几數為加速或減速之時間。 兀其内部暫存之 1姑2·恶如申請專利範圍第9項所述之脈衝指令的，# 加法，:;位微分分析器（D D A)電路至少包含一 透過該力”去器累加其數值，，經由該比較；;t脈衝總數 衝，得到-具加減速圖樣之脈衝輸出。° j疋疋否輸出脈 13.如申請專利範圍第9項所述之脈衝指令的加減速控制

   第14頁 486855 _ 案號 8912071^ 六、申請專利範圍 裝置，其中輸出之加減速脈衝為 1 4 ·如申請專利範圍第9項戈第… 加減速控制裝置，該裝置亦可— Μ來達成，其中該移位暫存器可 f 2，動作藉由移動位址指標來 σ /為與比較器可由程式軟體來 1 如申請專利範圍第9 、1 〇 脈衝心令的加減速控制裝置，該 個以上之相同構造之加減速裝置 衝轉為S型加滅速脈衝輸出，其 暫存器内部暫存之位元數總和Γ 曰 复JL 一線型加減速脈衝。 項所述之脈衝指令的 :晶片與隨機記憶體R A 來代#，其移動 :代，而該上下計數器、 取代。 1 1或第1 3項所述之 裝置其後再串才妾一個或一 ’則可將該、線型加減速脈 加減速時間等於所有移位 第15頁