TW478115B - Method of manufacturing a flash EEPROM cell - Google Patents

Description

478115 經濟部智慧財產局員工消費合作社印製 A7 ------------- B7__ 五、發明説明（/ ) ^ —- 發明之背景： 發明之技術領域： 本發明係有·-種快閃電子式可抹除程式化唯讀記情 體之製程。尤指-種快閃電子式可抹除程式化唯讀記憶體: 製程，其可抑制氧化物_氮化物_氧化物（〇N〇)介電膜中的 氧化物膜成長，並可增加有效通道長度，以改良裝置的可靠 度；其巾該製程係藉域擇性地形成—堆翻極結構於一半 導體基板上，在第-道熱處理製程與第_道源極離子植入製 程進行後’形成間隔物於堆疊閘極結構的壁面上，以及接著 進打-道第二熱處理製程一道源極/汲極離子植人製程以及 一道第三熱處理製程。 習知先前技藝之說明： 第1圖表示一快閃電子式可抹除程式化唯讀記憶體 (EEPROM)記憶胞陣列的佈局，第2A圖至第2D圖為用於 說明製造慣用之快閃EEPROM記憶胞之穿經第1A圖之線段 A-A的裝置的橫剖面圖。 現在參考第1圖及第2A圖，藉由一裝置隔離遮罩1〇， 一裝置隔離膜被形成於一半導體基板1〇1上。其次，在一穿 隧氧化物膜102與一弟一多晶石夕膜1〇3依序被形成於整個結 構上之後，該第一多晶矽膜103與穿隧氧化物膜1〇2係藉由 使用一第一多晶矽遮罩20的光學微影製程而被刻晝。其次， 具有一 ΟΝΟΙ底層氧化物膜1〇4、一 0N02氮化物膜1〇5以 及一 0N03上層氧化物膜1〇6的介電膜被形成，一第二多晶 本紙張;？JL適用中國國家標準（CNS ) A4胁（210Χ'97公董) ----- (請先閱讀背面之注意事填寫本頁) .裝· 訂 .線 478115

經濟部智慧財產局員工消費合作社印製 =膜H)7與二金屬魏物媒依序被形成，其係接著被刻 旦而开j羊置祕魅細極被堆疊於射的堆疊閑極社 構。-浮置閘極係由一第—多晶稍1〇3所形成，而一測 開極則由一第二多晶石謂107與一石夕化鎮膜108所形成。其 次’為補償閘極的侧損傷，則進行一道再氧化製程。其次: 在:第-光__成於整個結構上之後，其係藉由使用一 ,自行對β蝴遮罩4G轉光與侧製料被刻晝。其次，一 第-記憶胞源極離子植人製程係使_第-光_圖案· 作為遮罩而被進行’以形成一個低濃度的源極接面⑽。該 第-記憶胞源極軒植人製程使聽濃度的碎或碟離子。 、見在多考第1 ®及第2A圖’在該第—光阻膜圖案1〇9 被移除後’進行—道記憶胞源極退火。藉由此製程，一個薄 的間隔物111被形躲該堆疊閘極結構的壁面上，而源極接 面110巾的離子被擴散，而使得源極接面110的深度更深。 此時’ 〇N01氧化物膜1〇4與⑽〇3氧化物膜1〇6的厚度因 該氧化製程而變厚。 上述的第一兄憶胞源極離子植入製程與記憶胞源極退火 製程被進行，以確保—均勻源極接_橫向深度。 敫個ϋΐ考第1圖及第2C圖’在—第二光阻膜被形成於 正、口 l·乂後’一第二光阻膜圖案112係藉由使用—自行 對背姓刻遮罩4Q的曝光與侧製麵被形成。為了以擴散法 形成連接個別記憶胞之源極接面11〇的一共用源極線，、一道 置於第1 ®之翻方向中之相鄰記聽間的裳置隔 離_自賴齊_齡被進行。再者’為了藉由在形成裝

本紙張織用中國 五、發明説明（ J隔=置形成接面，而連接個別的源極接面， 弟一逼记憶胞源極離子植入制姑 極接面110。 植入衣滅進仃’而形成-高濃度源 且、極接面110的半導體基板仙被損傷， 且源極接面110亦被形成於均勻的縱深中。 产’藉由該第二道記憶胞源極離子植人製程，一低濃 ，源極接面的形狀⑻被推至低於閘極(b);又藉由該第二道記 低於其。 回，辰度源極接面的形狀(C)被形成 現在參考第i圖及第2D圖，一自行對齊_ (SAS)退 ^程被進彳T ’以活化高濃度㈣離子（作為鶴二道記憶 月巴源極離子植人材料），因而降低總記憶胞源極線的電阻率。 因此’該源極接面110的縱深由形狀W變為雜⑹。在一第 二光阻膜被職於整舰構上赠，—第三光晴ιΐ3係藉 由使用-祕遮罩轉光與細製程而被形成。使用第三光 阻膜圖f 113作為遮罩的雜質離子植入製程被進行，而形成 ，胞汲極接面114。其次，該第三光阻膜圖案113被移 除，而完成一快閃EEPROM記憶胞的製造。 、然而纟具有-欠四分之—微来之通道長度的記憶胞以上 述方法形成的狀況巾’當進行—用於製作高闊電壓狀態的程 式化作業、-用於用於製作低閥電壓狀態的抹除作業、一用 於私式化過度抹除之記憶胞的回復作業，以及一用於決定記 憶胞狀態為“Γ或‘‘〇，，的讀取作業時，下列問題將產生°。 首先’由於設計準則被降低至次四分之一微米的閘極長

本紙張财賴家轉（CNS) (2lGx1297W (請先閲讀背面之注意事一^填寫本頁} -裝· 、11 線 經濟部智慧財產局員工消費合作社印製 A7五 、發明説明（ B7 = 0N01底層氧化物膜與該0N〇3上層氧化物膜將 胞源極退火製程而變厚，如第2B圖所示。、不 胎，姑—面上看似局部鳥嘴狀之酿的長紐拉長的記憶 广ΟΝΟΙ底層氧化物膜的橫剖面完全變為由邓埃至 、旱且口亥0Ν03上層氧化物膜的橫剖面完全變為由5〇埃 至120埃厚。在該狀況中，如第3圖所示，由於控制閑極鱼 =閘極之間的電容量Cg被降低’所以該閘極電容量輕^ =里 Cg/Ct (ct - Cg + Cd + Cs + Csub)被降低。因此，被 經濟部智慧財產局員工消費合作社印製 知加於控制閘極之偏壓的影響增加，而浮置閘極中的電位 vfg降低被減少。因此，該抹除作業（參閱第6圖中的數字工） 以及私式化與讀取作業（參閱第7圖中的數字幻皆被劣化。 因此所具有的缺點為一更高的偏壓必須被施加於該控制閑 極，以麵其。再者，由於該ΟΝΟ厚度增加的現象為為第 三次記憶胞源極退火製程期間的附加現象，所以該〇則底 層氧化物膜與0Ν03上層氧化物膜的厚度將基於取決於諸如 多晶矽中的摻雜程度的批次/晶圓/位置的變化、閘極定義製程 期間所產生之長度的變化、記憶麟極退火製雜間之氧化 作用的變化等，而有不同的增加。若該〇]^〇厚度不同，則 以區域或區塊膜除特性之觀點，具有相對薄厚度的記憶胞將 被快速抹除。另一方面，具有相對厚厚度的記憶胞將被緩慢 抹除，因此將明顯地加寬該記憶胞之閥電壓的分佈。在快速 抹除之被過度抹除的記憶胞中所具有的問題為，由於當程式 確認作業與讀取作業（施加沒極偏壓）進行時，位元線漏電 流明顯地增加，所以個別作業的效率被降低；而在緩慢抹除 ---------— 5____ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公董) ' 478115 A7

(請先聞讀背面之注拳項寫本- 頁) -裝- 訂 478115 A7 --------B7 五、發明説明（L ) 於汲極開啟或汲極誘發阻障降低（DIBL)現象，可能會有更 夕的漏電流，其將造成程式化特性的劣化。因此，為了補償 其，幫浦電路必須足夠大，以增加電流。 經濟部智慧財產局員工消費合作社印製 第二，將產生汲極擾動的現象。該汲極擾動係為當進行 程式化作業或回復作業時，若一高的偏壓被施加於位元線， 則未被選擇之記憶胞的閥電壓將改變，如第二個狀況。就避 免漏電流的目的而言，由於汲極接面的直立深度必須為小 的，所以為確保有效通道長度，則必須形成薄的汲極接面。 在該狀況中，由於接面濃度增加且該接面中的空乏層寬度減 少，所以半導體基板與接面之間的能帶彎曲將增加，能帶對 忐帶的穿隧現象在一高偏壓施加於汲極之程式化作業與回復 作業中增加，且接面崩潰現象因其而增加。這二種現象明顯 地々加所產生之熱電洞的數量。在上述的二種作業模式中， 由於所形成的電場係由浮置閘極至沒極接面，所以熱電洞被 注入該浮置閘極以作為閘極電流（第8圖中的參考數字3)， 或者被捕捉於通道氧化物膜中，因而增加該浮置閘極的電 位。因此’如第8 ®中的參考數字！所示，當感測作業進行 時，因為在程式化狀態的記憶胞閥電壓被降低，所以該程式 化記憶胞未被辨別。再者，由於被捕捉的熱電洞具有有的有 效質量，所以其將造成穿隧氧化物膜中的氧化物膜崩潰，而 明顯地降低記憶胞的壽命。 第四，在自行對齊蝕刻製程期間，由於源極接面主動區 域中的半導體基板·幾乎為直立地產生，所崎記憶胞的 特性分佈被加寬，因為高濃度接面的形成對於損耗不同而有 本紙張尺度適用中國國家標準（CNS ) ( 2獻297公董

敏感地反應。 發明之簡要說明： _ = 本^明之—目的在於提供—種可解決上述問題之 快閃电子f可抹除程式化唯讀記憶體的製程。 二士、、±_成述目的’根據本發明之—種將快閃記憶胞程 :士構、ιφ Γΐ在於其包含的步驟有：形成—個堆疊閘極 構’其中—個牙隨氧化物膜、—個浮置閘極、—個介電膜 =個控制閘，被堆疊於一半導體基板的特定區域上，並接 乳化退火製程；藉由植入低濃度的雜f離子於 體基板的特定區域中，而形成一低濃度雜接面；形 ==___結_壁面上’進行—道記憶胞源極 :將;二=,一自行對齊源極綱遮罩_刻製程， 定區域侧；以及藉由植入高濃度雜 歧極接面，並接著進行-道自行對齊 源極退火製程。 圖式之簡要說明： 圖而在下列說明 本發明之前述特性與其他特徵將配合附 中被說明，其中： 弟1圖表示 ceeprom,.㈣0式可抹除程式化唯讀記憶體 CEEPR0M)記憶胞陣列的佈局。 圖至第2D圖為用於說明慣用之快閃卿腿記 隱胞的製裎的裝置的橫剖面圖。

478115 A7 五、發明説明（》） ^ 3圖為一快閃EEPROM記憶胞陣列的示意圖式。 第4圖為用於說明各快閃EEPR〇M記憶胞端子與一浮置 間極之間的轉合電容量的記憶胞的示意圖。 第5A圖至第5D圖為用於說明根據本發明之快閃 EEPROMg己憶胞的製程的裝f的橫剖面圖。 第6圖為用於比較慣用及本發明之快閃EEPR〇M記憶胞 的抹除特性的圖式。 第7圖為用於比較慣用及本發明之快閃EEPR〇M記憶胞 的閘極電壓與汲極電流特性的圖式。 第8圖為用於比較慣用及本發明之快閃EEPR〇M記憶胞 的没極漏電極與閘極電流的圖式。 第9圖為用於比較慣用及本發明之快閃EEpR〇M記憶胞 之閥電壓基於被程式化記憶孢之汲極偏壓應力所產生的擾動 現象而被降低的現象的圖式。 (請先閲讀背面之注意事填寫本頁) .裝.

，1T 經濟部智慧財產局員工消費合作社印製 圖號說明： 10-裝置隔離遮罩 20-第一多晶石夕遮罩 101- 半導體基板 102- 穿隧氧化物膜 103- 第一多晶矽膜 104- ONO1底層氧化物膜 105- ONO2氮化物膜 106- ONO3上層氧化物膜 k .m 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 478115 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（I ) 107- 第二多晶矽膜 108- 金屬矽化物膜 109- 第一光阻膜圖案 110- 低濃度的源極接面 111- 薄的間隔物 112- 第二光阻膜圖案 113- 第三光阻膜 114- 記憶胞汲極接面 201- 半導體基板 202- 穿隧氧化物膜 203- 第一多晶矽膜 204- ONO1底層氧化物膜 205- ONO2氮化物膜 206- ONO3上層氧化物膜 207- 第二多晶矽膜 208- 金屬矽化物膜 209- 第一光阻膜圖案 210- 低濃度的源極接面 211- 間隔物 212- 第二光阻膜圖案 213- 汲極接面 40-自行對齊#刻遮罩 (請先閲讀背面之注意事項寫本頁) -裝· -IQ- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 B7 五、發明説明（（〇 ) 發明之詳細說明·· 本發月現在將|考附圖而以較佳實施例的方式詳細地說 明，其中相似的參考數字被使用代表相同或類似的部分。 第5A圖至第5D圖為用於說明根據本發明之快閃 EEPROM δ己憶胞的製程的裝置的橫剖面圖。根據本發明之快 閃EEPROM心隐胞的製程遵循帛i圖所示的佈局，其特徵在 於變成汲極接面的部分被改良為-源極/汲極接面。 現在參考第5A圖，_裝置隔離麟藉域置隔離遮罩 而被形成於-半導體基板2〇1 ±。其次，在一穿隧氧化物膜 =與-第-多晶频2G3依序被形成於整個結構上之後， ^ 一多晶石夕膜203與穿隧氧化物膜202係藉由使用一第一 多晶石夕遮罩的光學微影製細制4。其:欠，在包含有一 ΟΝΟΙ底層氧化物膜2〇4、一 〇N〇2氮化物膜2〇5以及一 0N03上層氧化物膜2Q6的一介電膜被形成彳 1，一第二多晶 矽膜207與一金屬石夕化物膜2〇8依序被形成。其:欠，其被刻 旦而幵>/成孚置閘極與控制閘極被堆疊於其中的堆疊閘極結 構。此時，該浮置閘極係由一第一多晶矽膜2〇3所形成，而 。亥拴制閘極則由一第二多晶矽膜2〇7與一矽化鎢膜2㈨所形 成。其次，為補償閘極的蝕刻損傷，則進行一道再氧化製程。 其次，在一第一光阻膜被形成於整個結構上之後，其係藉由 使用一自行對齊蝕刻遮罩40的曝光與蝕刻製程而被刻晝。其 次，一第一記憶胞源極離子植入製程係使用該第一光阻膜圖 案209作為遮罩而被進行，以形成一個低濃度的源極接面 210。此時，該第一記憶胞源極離子植入製程使用低濃度的砷 (請先閲讀背面之注意事項寫本頁} -裝- -訂 經濟部智慧財產局員工消費合作社印製 Η·/0丄丄二)

或磷離子。 經濟部智慧財產局員工消費合作社印製 一個ίΐί考第5Β圖’在該第—光阻膜圖案209被移除後 :贿度為至5⑻埃的氧⑽戦於整個結構上。 二行一道間隔物崎程，而形成間隔物211於_ 職社。其:欠，妨—道城胞雜退火，箱 触210中的離子被擴散，而使得源極淑 ^*^更深。在該記11麵極退火製針，㈣間隔物 係作為-阻絕物，所以0Nm底層氧化物膜2Q4與〇N〇3 上層乳化物膜206㈣的程度因而被明顯地降低，不若慣用 者一般。 、 見在參考第5C目，在一第二光阻膜被形成於整個結構 上以後’-第二光阻膜_ 212係藉由使用一自行對齊侧 遮罩奶的曝光與侧製程而被形成。為了以擴散法形成連接 個別記憶胞之源極接面210的一共用源極線，一道用於移除 置於相鄰記憶胞間的裝置隔離膜的自行對齊侧製程被進 行。此日守’雖然源極接面210巾的半導體基板2〇1被損傷， 惟由於間隔物211被漸漸地損耗，所以接面21〇被損耗，以 使得其可具有緩合的梯度。 現在參考第5D圖’在該第二光阻膜2!2被移j^後，高 濃度的雜質離子被植入整個表面中，而形成一源極接面21〇 與一汲極接面2D。其次，若-自行對齊源極（SAS)退火 製程被進行’則該源極接面210與沒極接面213中的雜質離 子將被擴散進入半導體基板201，以使得源極接面21〇與汲 極接面213的區域變寬。

本紙張尺1適用中國國家標準（CNS) Α4· (21〇χ297公慶）

478115 A7 ----------—_________ 五、發明説明（|>) 畐一快閃EEPROM以上述的方法製造時，下列的問題可 被解決。 經濟部智慧財產局員工消費合作社印製 如上所述，在記憶胞源極退火製程與SAS退火製程前形 成間隔物的狀況中，其可避免氧氣到達該〇N〇1底層氧化物 膜0N03上層氧化物膜，以及在其界面上的該第一與第二 多晶矽。在以本發明所製造的該快閃EEpR〇M記憶胞中，該 ΟΝΟΙ底層氧化物膜與〇N〇3上層氧化物膜的厚度係侧由 50埃增加至70埃。因此。該閘極耦合電容量數值明顯地增 加，且該閘極耦合電容量比例因而由〇45增加至〇6〇。這方 面可藉由比較抹除與讀取條件而被證實。如第6圖所示，在 抹除特性的狀況中，可見到相較於慣用的記憶胞，該經改良 的記憶胞的抹除速度進步約麵6。再者，第6圖表示該程 式化特性的差異，其中在經程式化記憶胞中的程式化速度可 月快，因為抹除特性的初始數值高於該經改良記憶胞的閥 電壓。因此，可見到該0N0厚度異變的降低，且該記憶胞 4寸f生刀佈因而變窄，因為該QN〇i底層氧化物膜與〇nq3上 層、氧化物膜的厚度增加被避免。第7圖為當一 〇 8v的汲極偏 壓被施加時，該Vg4d特性曲線的比較。其顯示當被抹除時， 該經改良的記憶胞在閘極偏壓區域中具有約1〇至2〇微安培 的增加輸出電流（其中讀取偏壓為“Γ )。在本發明中，基 於間隔物的存在，由於所形成的高濃度源極接面^開如^ 隔物的寬度，因而降低低濃度源極接面内推的現象。因此， 由於源極接面與浮置_重疊瓣低，所叫效通道長度被 增加。該結果明顯地表示於第9 ®中的汲極漏電流特性曲線 本紙張顧用中國國家標iT^NS) Α4· (21(^297公董） A7 — -------B7 五、發明説明（"） ~ —-- 2當經改良之記憶胞的漏電流特性曲線2與本發明的漏電 *寸性曲線1比較時，更可見到該記憶胞之特性曲線2的增 強 '中及極偏壓已經改良約J 〇至15V，以使得漏電流在 相_雜與雜之間錄。該縣意味著在相收極偏壓 条件下該、改良5己憶胞中之源極與沒極之間的漏電流被降 低。再者’由於存在有—記憶胞間隔物，所以該高濃度的沒 極接面以綱_的寬度隔轉在，並藉_第三記憶胞源 極退火製程而被内擴散往通道方向，因而與該浮置閘極重 疊。因此，軸辩㈣極與高濃歧極接面之_重疊與 慣用者相同，惟其因該高濃度汲極接面被擴散而有梯度，因 而增加空乏_寬度並降減帶彎曲。因此，在相同的没極 偏壓條件下，該能帶對能帶穿隨與接面崩潰電流係明顯地被 降低。此可由第8圖中的特性曲線i與2看見。因此，所產 生之熱電洞的數量係為該能帶對能帶穿隧與接面崩潰電流係 為所降低。目此，比較第8圖中之基於熱電洞注入所造成的 閘極電流3與4，當没極偏壓為4.7V時，該經改良記憶胞之 曲線4的閘極電流為1〇E13，而慣用記憶胞之曲線3的閘極 電流為10EH。由此，在經程式化之記憶胞中所示的汲極擾 動特性差異可被清楚地看見。參考第9圖中之該汲極擾動特 性曲線’可見到相較於該慣用的記憶胞，在該經改良之記憶 胞中的閥電壓偏移被降低15V。再者，由於被捕捉的熱電洞 數量降低，所以該穿隧氧化物膜的壽命明顯地增加。由於當 自行對齊源極蝕刻製程被進行時，所產生之半導體基的損 耗（第5C圖）具有一缓合的内凹曲線，因而產生該汲極接 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項寫本頁) •裝· 訂 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（1 + ) 面的/未度。因此，該記憶胞特性的均勻性可被增加。再者， 在進行自行㈣源極撤懷程後，進行該記憶胞源極級極離 子植入製& ’並接著進行SAS退火製程，目而將記憶胞源極 線中的坤離子活化，崎低其電阻率。因此，由於該記憶胞 源極/及極離子植入製程可被同時執行（省略第二道記憶胞源 極離子植人製程），所以其伽在於當執行光學微影製程時， 在一臨界製程中進行的該記憶胞汲極遮罩製程可以一非臨界 製程執行。 另一方面，在本發明的另一個實施例中，該間隔物係以 ^有-個氧化物膜與—個氮化物膜的雙重結構被形成。此 日二該氧化物麟作為該氮化物賴隔物的應力缓衝物。應 /主思地疋，該氮化物膜和氧化物膜的總厚度係與當該間隔物 以一單一的氧化物膜形成時的厚度相同。 如上所述，本發明具有下列效果·· 1·閘極電容量耦合比例可藉由避免〇N〇1底層氧化物 膜與ΟΝΟ3上層氧化物膜的厚度增加而被增加。因 此，該程式化與抹除速度可被改良，而記憶胞的電流 亦可被增加。 2_由於有效通道長度被增加，所以在程式化與回復作業 期間’未被選擇之記憶胞的源極與沒極之間的漏電流 可被降低。因此’程式傾速度與_的效率可被改 良’而幫浦電路的尺寸可被縮小。 3.由於在健_，該未被麵找憶朗源極與 没極之間的漏電流依據有效通道長度的增加而被降 478115 五 A7 、發明說明（ff) 低，所以讀取速度與感測邊際可被增加。 4·由於汲極接面被斜向地形成，所以在程式化與回復作 業期間所產生於未被獅之記憶胞巾的能帶對能帶 穿隧現象、没極接面崩潰現象等可被避免。因此，因 而產生的熱電洞數量可被降低，且藉由熱電洞注入浮 置閘極中引起之汲極擾動所造成之經程式化記憶胞 之閥電壓的降低程度可被減小，因此，由於被捕捉的 熱電洞數量可被降低，所以該穿隨氧化物膜的崩潰可 被避免，且其壽命可被增加。再者，由於在汲極接面 與基板間所1生的漏電流可被降低，所以該程式化與 回復特性可被改良。 5.當該自行對齊源極蝕刻製程被進行時，該源極接面的 損耗係以内凹狀產生。.因此，由於直立及水平深度可 被均勻地形成，所以該記憶胞的閥電壓與該記憶胞電 流的均勻性可被改良。 6，當進行光學微影製程時，其可以一非臨界製程進行， 而將该5己憶胞源極/>及極曝光’而非以一臨界製程而僅 將記憶胞汲極曝光。因此，製程困難度可被降低。 7.由於該漏電流與控制閘極偏壓可被降低，所以一種呈 有低功率、低電壓與高速度的裝置可被開發。 、 本發明已經參考有關一特定應用的一特定實施例做說 明。熟習本技藝並經本發明之教導的人士將瞭解落於其範脅 中的其他改良與應用。 所附申請專利範圍希冀涵蓋落於本發明之範疇中的任何 16 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 x 297公釐 ------·---- ----------------- (請先閱讀背面之注意事項再填寫本頁) ~ ' 478115 A7 B7 五、發明說明（A) 以及所有該應用 改良與實施例 (請先閱讀背面之注意事項再填寫本頁) 裝 鳜 經濟部智慧財產局員工消費合作社印製 17 Μ 公 97 2 X 10 2 一規 A4 ls)A N (C 準 標 國 國 中 用 適 度 尺 張 紙 本

Claims (1)

1. 甲請專利範圍 .-種快閃電子式可抹除 之 製程方法，包含下列步驟唯"挪體（咖0M) 形成一個堆疊閘極結構，复 個浮置閘極、一個介帝膜盥中個牙趣氧化物膜、一 體基板的特定區域上，祐接基 ^ Ml ^ 進行—道在氧化退火製程； 定區ίΓ 的雜f離子於該半導體基板的該特 疋£域中’而形成—低濃度源極接面； 形成間隔物於該堆疊閘極結構的壁面上 憶胞源極退火製程； 〜、尤 抑藉由使用一自行對齊源極麵遮罩的綱製程，而將 極區域中的該特定區域兹刻，·以及 2 藉由植入南濃度雜質離子而形成一源極與没極接 面，並接著進行一道自行對齊源極退火製程。 ^申請專利翻第1項所述之快閃電子式可抹除程式化唯 靖战體之製程方法，其中在一個氧化物膜被形成於該整 個結構上後，該_物係以毯覆式侧製㈣被形成。 經濟部智慧財4局具工消費合作社印製 3·如申請專利細第2顿狀快閃電子式可抹除程式化唯 讀記憶體之製程方法，其中所形成之該氧化物膜的厚度為 300 至 500 埃。 4·如申請專利範圍第1項所述之快閃電子式可抹除程式化唯 讀記憶體之製程方法，其中該間隔物係藉由毯覆式蝕刻製 程藉此一個氧化膜與一個氤化膜被依序形成於整個結構 上，而以具有一個氧化物膜與一個氤化物膜的雙重結構被 1 Q____ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公f ) 478115 B8 C8 DS 丨六、申請專利範圍 形成。 I 5_如申請專利範圍第4項所述之快閃電子式可抹除程式化唯 | 讀記憶體之製程方法，其中該氧化物膜與該氮化物膜的厚 ! 度為3⑻至500埃。 經4-部智葸財.4局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公f '