TW423094B - Semiconductor device testing apparatus and testing method thereof - Google Patents

Semiconductor device testing apparatus and testing method thereof Download PDF

Info

Publication number
TW423094B
TW423094B TW087112864A TW87112864A TW423094B TW 423094 B TW423094 B TW 423094B TW 087112864 A TW087112864 A TW 087112864A TW 87112864 A TW87112864 A TW 87112864A TW 423094 B TW423094 B TW 423094B
Authority
TW
Taiwan
Prior art keywords
inspection
wafer
test
semiconductor device
main
Prior art date
Application number
TW087112864A
Other languages
English (en)
Inventor
Shigehisa Yamamoto
Katsuya Shiga
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW423094B publication Critical patent/TW423094B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505Test of Modular systems, e.g. Wafers, MCM's
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318511Wafer Test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2856Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

:4230 9 4 A7 B7 五、發明説明(1 ) 〔發明所靥的技術領域〕 ("先閱讀背面之注意事項再填寫本頁) 本發明係關於Μ晶圓(wafer)的狀態實行半導體裝置 信賴性捧査的半導體裝置之檢査裝置,及使用其半導體裝 置之檢査裝置的半導體裝置之檢査方法。 〔習用技術〕 作為檢査半導體裝置信賴性的試驗中有燒入試驗(burn -in test,本文中稱為燒入試驗,為一種負載篩選試驗), 燒入試驗係以施加比實際使用半導體裝置更為苛刻的高壓 電或高溫等應力的狀態使半導體裝置動作,K選別消除具 有發生初期故障之可能性之半導體装置的一種篩選方法。 以注,燒入試驗係通過晶圓過程後實施的晶圓測驗之 晶片予以封裝後,在恒溫槽施加規定的應力實施,但是, 也有Μ晶圓的狀態實施晶圓階段的燒人試驗(wafer level burn-in test,封裝前之晶圓狀態之燒人試驗)〇 第17圖係為說明晋用晶圓階段燒入試驗的概念圔,對 於被試驗晶圓1 0 1 , Μ規定的圖案(p a 11 e r η )排列形成檢查 對象之半導體裝置的多數晶片(chip)102,符號103¾以陶 磁等製作的探針卡(p「〇be card),裝設有多數的探針104, 燒入試驗用的電源及信號,係從外部電源127及外部輸入 信號驅動裝置126經由配線電親123供給於探針卡103,並 且,由探針1 0 4供給於晶片1 0 2 ,而且,溫度應力是以載置 被試驗晶圓101之台板129所具備的電熱具(未圖示)胞加 於晶片1 0 2。 此時,為將電源及信號一齊供給於被試驗晶圓101上 木紙ίί;尺度饨川中K®家栳今(('NS )八4坭梠(2丨οκ297公f ) 1 3 9 9 7 7
A
印 V S'4 2 3 Ο 9 4 A7 Β7 Η li 五、發明説¥ ( 2 ) 1 1 的 全 部 晶 片 102, 探 针 卡 103 必 需 裝 設 相 當 於 厂 晶 Η 102 的 1 I 總 數 X 每 個 晶 片 1 C 2 的 端 子 數 J 數 量 的 探 針 1C 4 因 此 r 當 1 ί 晶 片 102 的 電 源 端 子 及 信 號 端 子 的 數 量 增 多 > 則 探 針 104 I 1 的 m 數 變 成 龐 大 數 * 使 探 針 1 0 4 正 確 又 均 勻 地 接 觸 全 部 先 閱 1 I 讀 1 I 端 子 有 困 難 0 背 而 1 之 1 另 - 方 面 » 不 將 電 源 及 信 號 —- 齊 供 給 於 被 試 驗 晶 圓 10 1 重 1 上 的 全 部 晶 片 102 , 而 就 每 各 晶 片 1 0 2 依 序 供 給 電 源 及 信 截, 争 項 再 1± 1 \ 可 減 少 應 裝 設 於 探 針 插 件 103 的 探 针 104 的 縴 數 1 而 可 改 填 % 本 装 1 善 探 針 104 和 電 源 端 子 及 信 端 子 的 接 觸 特 性 » 但 是 , 依 Ά 1 1 I 此 方 式 對 於 全 部 晶 片 102 實 施 燒 入 試 驗 時 1 由 於 需 要 相 當 1 1 於 厂 每 假 晶 片 102 的 燒 入 試 驗 所 需 要 時 間 X 晶 片 102 的 m 1 1 數 J 的 時 間 9 因 此 降 低 生 產 作 業 之 流 程 量 (thr 0 U S h P U t ) 訂 i 而 使 測 試 成 本 增 高 〇 1 I 第 1 8 圖 係 表 示 為 解 決 這 種 問 題 所 改 良 的 被 試 驗 晶 圓 107 1 構 成 的 平 面 圖 > 第 19 圖 係 放 大 第 18 圖 的 XIX 部 份 表 示 的 平 1 i 面 reft 脚 9 在 被 試 驗 晶 圓 107, 和 晶 片 10 1 相 同 排 列 多 數 的 晶 片 1 102, 在 各 晶 片 102 分 別 裝 設 多 數 的 電 源 端 子 及 多 數 的 信 D占 1 1 端 子 » 然 後 9 分 別 對 於 各 晶 Η 102 存 在 供 給 同 — 電 源 及 同 1 1 信 號 的 電 源 端 子 及 信 號 端 子 時 ,依裝設定 ^被試驗晶圓107 1 i 上 的 共 通 配 線 106 互 相 連 接 這 些 電 源 端 子 及 信 號 端 子 f 然 1 I 後 i 對 於 這 電 源 端 子 供 給 電 源 及 對 於 信 號 端 子 供 給 信 號 1 1 i 並 不 是 從 探 針 10 4 而 是 由 共 通 配 線 106 實 施 * 或 在 被 試 驗 1 ! 晶 圓 10 7 上 形 成 BIST (B u i It I η Se If T e s t ) 電 路 (自餚自 1 1 動 測 試 電 路 )1 05 » 從 B 1ST 電 路 10 5 將 電 源 及 信 號 供 給 於 各 1 1 本紙張尺度进州中闽囤家標苹(('?^),\4圯格(2丨0><297公漦) 3 9 9 77 4 2 3 0 9 4 ΑΊ Β7 五、發明説明(3 ) 晶片1 0 2。 〔發明欲解決之課題〕 但> 若依這種習用半導體裝置之檢査裝置,目卩必需在 被試驗晶圓107上具備為形成共通配線106或BIST電路105 的領域,會降低被試驗晶画1 0 7的產品利用率,亦即,有 減少可形成於1片被試驗晶圓107上的晶片102的數量的 問題。 而且,BIST罨路105在燒入試驗中發生故障而不正常 動作時,有不能實施燒入試驗而不能確保信賴性的問題。 本發明乃為解決這種問題所做,其主要目的在於提供 一面確保被試驗晶圓的產品利用率,一面可提高探針和電 源端子及信號端子接觸特性的半専體裝置之檢査裝置及其 檢查方法。 〔為解決課題之手段〕 本發明之有關申請專利範圍第1項的半導體裝置之檢 査裝置,係用以檢査排列於晶圓之第1主面的多數半導體 裝置的半導體裝置之檢査裝置;具備從外部供給半導體裝 置的檢查用的電源及信號的端子,和具有建接於端子之一 端的配線,和形成用Μ連接於配線的另一端凸起(bump,焊 錫堆成凸起,本文中簡稱為凸起).而具有和第1主面對向 之第2主面的基板;基板的凸起係形成於與在半導體裝置 所形成的墊H (Pad)的位置圼鏡面(對稱)位置,基板的端 子係形成在第2主面中使凸起的位置和墊片的位置一致而 使第1主面和第2主面對向時從第1主面露出之領域為其 木紙张凡度谏川中阀g家#岑(('NS ) Λ4規格(2丨0 X 297公# ) ? 39977 (詞先閱讀背面之注意事項再填寫本頁) .裝. 丁 r 4 2 3 0 S 4 B7 "--「Ψ 次梢 4X'J;. _今1' 五、發明说明( 4 ) I i 特 激 〇 丨 | 本 發 明 之 有 關 申 請 專 利 範 圍 第 2 項 的 半 導 體 裝 置 之 檢 1 1 査 裝 置 J * 係 用 Μ 檢 査 排 列 於 晶 圓 之 第 1 主 面 的 多 數 半 導 體 1 1 装 置 的 半 専 體 裝 置 之 檢 査 裝 置 ,具備 從 外 部 供 給 半 導 體 裝 先 間 讀 背 1¾ 之 注 意 事 1 1 置 的 檢 査 用 的 電 源 及 信 號 的 端 子 1 和 具 有 連 接 於 端 子 一 端 1 的 配 線 * 和 形 成 用 以 連 接 於 配 線 另 一 端 的 凸 起 而 具 有 和 第 1 I 主 面 對 向 第 2 主 面 的 基 板 9 基 板 的 凸 起 係 形 成 於 與 在 半 項 再 I { 導 體 裝 置 所 彤 成 的 墊 片 的 位 置 呈 鏡 面 (對稱)位 置 1 基 板 係 本 頁 裝 i 具 有 控 制 是 否 可 使 配 線 和 凸 起 導 通 的 連 接 手 段 為 其 特 徵 〇 1 I 本 發 明 之 有 闞 請 專 利 範 圍 第 3 項 的 半 専 體 裝 置 之 檢 1 1 1 査 裝 置 » 係 用 Κ 檢 査 排 列 於 晶 圓 之 第 1 主 面 的 多 數 半 等 體 1 1 裝 置 的 半 導 體 裝 置 之 檢 査 裝 置 , 具 備 從 外 部 供 給 半 導 體 裝 訂 i 置 的 檢 査 用 的 電 源 及 信 號 的 端 子 » 和 具 有 用 以 連 接 於 端 子 1 1 之 — 端 的 配 線 9 和 形 成 有 用 以 連 接 於 配 線 的 另 — 端 之 凸 起 1 而 具 有 和 第 1 主 面 對 向 第 2 主 面 的 基 板 * 基 板 的 凸 起 係 形 1 成 於 與 在 半 導 體 裝 置 所 形 成 的 墊 片 的 位 置 圼 鏡 面 (對稱)的 1 I 位 置 > 基 板 為 具 有 插 入 於 配 線 和 凸 起 之 間 的 輸 入 保 護 電 路 1 i 為 其 特 徵 〇 I 1 本 發 明 之 有 關 串 請 專 利 範 圍 第 4 項 的 半 導 體 裝 置 之 檢 1 1 査 裝 置 * 係 申 謓 専 利 範 圍 第 3 項 所 記 載 的 半 導 體 裝 置 之 檢 1 ! 査 装 置 • 基 板 再 具 有 插 入 於 輸 人 保 護 電 路 和 凸 起 之 間 的 1 1 B 1ST 電 路 為 其 特 徵 0 1 I 本 發 明 之 有 關 甲 請 專 利 範 圍 第 5 項 的 半 導 體 裝 置 之 檢 1 1 I 査 裝 置 f 係 申 請 專 利 範 圍 第 4 項 所 記 載 的 半 導 體 裝 置 之 檢 1 1 (’NS ) M現格⑺OX 川如 4 423094 A7 B7 ii .1. /- ii 印
V 五、發明説明( 5 ) I 査 装 置 , 其 中 B IS1 ,電 路 係 有 多 数 , 基 板 再 具 有 為 從 多 數 的 1 1 B IS1 ,電 路 中 選 擇 一 個 B IS1 ,電 路 的 選 擇 裝 置 為 其 特 激 0 i j 本 p 明 之 有 關 串 請 專 利 範 圍 第 6 項 的 半 導 體 裝 置 之 檢 1 I 査 裝 置 t 係 甲 請 專 利 範 圍 第 1〜5項 所 記 載 的 半 導 體 裝 置 之 先 閱 1 1 I 檢 査 装 置 * 再 具 備 為 對 於 半 導 體 装 置 施 加 規 定 溫 度 應 力 的 讀 背 1 1 ir 第 1 電 熱 具 9 和 為 加 熱 基 板 的 第 2 電 熱 具 為 其 特 徴 〇 之 注 1 1 意 本 發 明 之 有 關 甲 請 專 利 範 QBI 團 第 7 項 的 半 導 體 裝 置 之 檢 事 項 1 再 ί 1 査 裝 置 , 係 申 請 專 利 範 圍 第 1 - - 5任 何 —* 項 所 記 載 的 半 導 體 填 窍 本 装 1 裝 置 之 檢 査 裝 置 > 再 具 備 藉 由 對 於 半 導 體 裝 置 吹 熱 風 施 加 頁 、- 1 1 規 定 溫 度 bte 愿 力 的 熱 風 產 生 裝 置 1 和 為 加 熱 基 板 的 電 熱 具 為 I 1 其 特 徵 〇 1 1 1 本 發 明 之 有 關 申 請 專 利 範 圍 第 8 項 的 半 導 體 裝 置 之 檢 1 訂 I 査 裝 置 1 係 申 請 專 利 範 圍 第 1〜7任 何 一 項 所 記 載 的 半 導 體 I 1 裝 置 之 檢 査 裝 置 » 晶 圓 及 基 板 分 別 有 多 數 > 並 具 備 分 別 1 1 支 持 多 數 晶 圓 的 多 數 第 1 台 坂 , 和 分 別 支 持 多 數 基 板 的 多 ! 數 第 2 台 板 9 第 1 及 第 2 的 台 板 係 相 對 地 可 動 為 其 特 徵 〇 1 本 發 明 之 有 闞 甲 請 專 利 範 圍 第 9 項 的 半 専 體 裝 置 之 檢 1 I 査 装 置 1 係 申 請 專 利 範 圍 第 8 項 所 記 載 的 半 導 體 裝 置 之 檢 1 1 査 裝 置 , 再 具 備 多 數 的 第 1 台 板 排 在 第 1 主 面 的 法 線 方 向 1 1 固 定 的 第 1 軸 1 和 多 數 第 2 台 板 排 在 法 線 方 向 固 定 的 第 2 1 1 軸 » 第 1 及 第 2 軸 中 至 少 一 方 1 可 朝 法 線 方 向 移 動 , 第 1 1 1 及 第 2 軸 中 至 少 一 方 係 在 含 有 第 1 主 面 的 平 面 内 轉 動 白 如 1 1 為 其 特 徵 〇 1 I 本 發 明 之 有 關 串 請 專 利 範 圍 第 10 項 的 半 導 體 裝 置 之 檢 1 1 本纸张尺度適州中ΚΚΐ:標肀(('NS ) AWJL梠(2 10 X· 297公f ^ JWT/Ύ 4230 94 ' A7 B7 五、發明説明(5 ) 査方法,係使用申請專利範圍第1〜3任何一項所記載的半 導體裝置之檢查裝置的半導體裝置之檢査方法,具備使第 (請先閱讀背而之注意事項再填寫本頁) 1主面#第2主面對向而重叠基板和晶圓而使端子從第1 主面露出的過程,和經由端子,配線,凸起及墊片而從外 部將半導體裝置的檢査用源及信號供給於半導體裝置的過 程〇 本發明之有關申請專利範圍第11項的半専體裝置之檢 査方法,係使用申請專利範圍第2項所記載的半導體裝置 之檢査装置的半導體裝置之檢査方法,具備使第1主面和 第2主面對向而重叠基板和晶圓並使端子從第1主面露出 的過程,對K比半導體裝置的檢査更前實行的晶圓測試判 斷為不良的半導體裝置係以連接手段使凸起和配線不導通 ,對通過晶圓测試的半導體裝置則Μ連接手段使凸起和配 線導通的過程,和對於Κ連接手段使和凸起導通的半等體 裝置,乃介由端子,配線,連接裝置,凸起,及墊片從外 部將半導體裝置的檢査用的電源及信號供給於半導體裝置 的過程。 本發明之有關申請專利範圍第12項的半導體裝置之檢 査方法,係使用申請專利範圍第6項所記載的半等體裝置 之檢査裝置的半導體裝置之檢查方法,具備使第1主面和 第2主面對向而重叠基板和晶圓並使端子從第1主面露出 的第1過程,和經由端子,配線,凸起,及墊片從外部將 半導體裝置的檢査用電源及信號供給於半導體裝置的第2 過程,該第2過程係以第1加熱具對於半導體裝置腌加規 本紙ί厂尺度询川中闽四家梂今(('NS ) ΛΜ兄格(210X 297公荩) 6 3 9 9 7 7 4230 94 A7 B7 f;"r 屮^-"""Ά^7;,';ΐ 合 Μ"卬 ^ 五、發明说明 ( 7 ) I 定 的 溫 度 應 力 » 同 時 K 第 2 的 加 熱 具 , 一 面 將 基 板 加 熱 為 1 '1 和 依 施 加 溫 度 應 力 的 半 導 體 裝 置 的 溫 度 同 一 的 溫 度 一 面 進 1 1 行 〇 1 1 ί 本 發 明 之 有 關 Φ 請 專 利 範 圍 第 13項 的 半 導 體 裝 置 之 檢 請 先 閱 1 I 査 方 法 » 係 使 用 申 請 專 利 範 tag* 圍 第 7 項 所 記 載 的 半 導 體 裝 置 讀 背 1 1 面 之 檢 査 装 置 的 半 導 體 裝 置 之 檢 査 方 法 t 使 第 1 主 面 和 第 2 之 注 | 意 f 主 面 對 向 重 叠 基 板 和 晶 片 並 使 端 子 從 第 1 主 面 露 出 的 第 1 事 項 I 再 1 過 程 1 和 介 由 V ►· ► 端 子 » 配 線 t 凸 起 > 及 墊 片 將 半 導 體 裝 置 的 填 寫 本 裝 I 電 源 及 信 號 > 供 給 於 半 導 體 裝 置 的 第 2 過 程 : 第 2 過 程 係 頁 、· 1 1 藉 由 從 熱 風 發 生 裝 置 向 半 導 »論 S1 裝 置 吹 熱 風 而 對 於 半 導 體 裝 i I 置 腌 加 規 定 的 溫 度 應 力 » 同 時 以 加 .熱 具 » 一 面 將 基 板 加 埶 j、、\ 1 I 為 和 依 溫 度 應 力 施 加 的 半 導 體 裝 置 的 半 導 體 裝 置 溫 度 同 一 1 訂 1 溫 度 一 面 實 行 0 1 1 I [ 發 明 之 實 施 形 態 ] 1 1 實 施 肜 態 1 1 第 1 圖 係 表 示 從 上 面 觀 視 被 試 驗 晶 圓 1 時 的 構 成 之 平 A 1 面 圈 1 在 i 被 試 驗 晶 圓 1 上 t Μ 規 定 的 圖 案 (P at t e r η ) 排 1 i 列 形 成 檢 査 對 象 半 導 體 裝 置 的 多 數 晶 片 在 各 晶 片 2 分 別 ί I 形 成 有 從 外 部 供 給 燒 人 試 驗 用 的 電 源 及 信 D占 的 多 數 端 子 » 1 1 1 但 在 第 1 圖 中 使 各 端 按 每 各 晶 片 2 Μ 兩 個 墊 片 3 代 表 而 表 1 1 示 之 0 i 1 第 2 圖 係 從 底 面 観 視 探 針 晶 圓 4 (基板)的 構 成 之 平 面 1 1 圖 <? 此 圖 中 探 針 晶 圓 4 係 使 用 具 備 和 被 試 驗 晶 圓 1 的 熱 膨 1 1 脹 率 同 一 熱 膨 脹 率 的 材 質 製 作 〇 在 探 針 晶 圓 4 裝 設 形 成 於 1 1 木紙笊 乂度诚 W 屮 KHm?:·今(rNS ) AW.t 格(210X297公筇) 7 3 9 9 7 7 m Ο 9 4, A7 B7 五、發明説明(8 ) 被試驗晶圓1之各晶片2的墊片3位置圼鏡面(對稱)之位 置的凸起5,和互相連接用K供給同一電源及信號的凸起5 的共通@線6,和為了從外部將電源及信號供給於共通配線 6而連接於共通配線6的端子7,凸起5係具有由焊錫等導 電性物質所成的三次元構造,使探针晶圓4的底面和被試 驗晶圓1的上面對向重ft兩者時,使凸起5接觸各晶片2 之墊片3,共通配線6係為將燒入試驗的電源及信號供給於 晶片2之墊片3的配線,共通配線6係由例如鋁,銅,或 這些全金之合金等的導電性物質所成,適當使用CVD法或 濺射法(sputtering)等成膜過程,轉印過程,蝕刻過程等 的半導體處理技巧形成於探針晶圓4上,此外,在第2圖 表示端子7沿探針晶圓4的外周均勻地配置者,但將端子 7集合配置於探針晶圓4的底面一部份亦可,顒於這些, 在特開平6-232226號公報,記載在與被試驗晶圓之熱膨脹 率相近的半導體基板上與成共通配線及凸起,依此實施晶 圓階段之燒入試驗的技術,但是,因為將供給燒入試驗用 的電源及信號的端子形成於被試驗晶圓上,故被試驗晶圓 的產品利用率降低。 實施晶圓階段燒入試驗時,使被試驗晶圓1的上面和 探針晶圓4的底面相對向而重β被試驗晶圓1和探針晶圓 4,以使凸起5的位置和墊片3的位置一致,第3圔係表示 Μ這種方式重叠的被試驗晶圓1及探針晶圓4的平面圖, 為燒入試驗用的電源及信號,係從外部電源及外部輸入信 號驅動裝置(未圖示)經由配線電纜(未圖示)供給於端子7, 本紙張尺度迖州中阀1¾家標肀(('NS ) /\4圯祜(210X297公f ) 8 3 9 977 4230 94 A7 B7 "-'Γ.νψ"""^κ 1,消於合:^"印7 五、發明説明( 9 ) I | 並 且 > 經 由 共 通 配 線 6 及 凸 起 5 供 給 於 晶 片 2 的 墊 片 3( > I 第 4 圖 係 作 為 探 針 晶 圓 4 的 其 他 構 成 例 i 和 被 試 驗 晶 ί 1 圔 1 同 m 表 示 探 針 晶 圓 40之構成 的 平 面 圖 〇 假 定 被 試 驗 晶 •、 1 I 画 1 的 墊 片 3 和 晶 圓 的 外 周 (例如定向平板0F)的 距 離 為 L 1 ii 先 閱 1 I 時 i 在 探 针 晶 圓 40上配 置 共 通 配 線 6 及 凸 起 5 , 使 對 應 該 讀 背 ιέ 1 1 |· 墊 片 3 的 凸 起 5 和 定 向 平板OF的距離成 為 L2 , 端 子 7 係 被 之 注 意 1 1 I· 裝 設 於 探 針 晶圓40的 晶 圓 面 中 * 重 叠 被 試 驗 晶 圓 1 和 探 針 事 項 再 \ i I 晶 圓40時從 被 試 驗 晶 圓 1 露 出 的 領 域 〇 填 寫 本 1 裝 I 第 5 圖 係 作 為 探 針 晶 圓 4 的 其 他 構 成 例 9 和 被 試 驗 晶 頁 -· 1 1 画 1 同 時 表 示 探 針 晶 圓 4 1構成 的 概 略 圖 少 被 試 驗 晶 圓 1 的 1 1 直 徑為K1時 » 設 探 針 晶 圓 4 1的 直 徑 為 K2 OKI ), 因 此 > 重 叠 1 I 被 試 驗 晶 圓 1 和 探 針 晶 画 41 t 就 在 探 針 晶 圓 41的 晶 圓 面 產 ί 訂 I 生 從 被 試 驗 晶 圓 1 露 出 的 部 份 f 因 此 端 子 7 係 裝 設 於 從 被 1 1 I 試 驗 晶 圓 1 露 出 的 領 域 〇 1 ί 第 6 圖 第 8 圖 係 放 大 凸 起 5 和 共 通 配 線 6 的 連 接 部 1 份 而 表 示 的 平 面 圖 〇 亦 即 , 相 當 於 第 3 圖 所 示 的 P 部 份 之 .旅 1 放 大 圖 如 第 6 圖 所 示 , 在 共 通 配 線 6 和 凸 起 5 之 間 裝 設 ί I 電 阻 體 8 亦 可 1 電 阻 體 8 可 使 用 如 多 晶 矽 (P 〇 1 y s ί 1 I C on ) 1 I 配 線 電 阻 • 或 P + 使 用 擴 散 領 域 或 N + 擴 散 領 域 的 擴 散 電 阻 而 1 i I 形 成 於 探 針 晶 圓 4 上 9 而 且 負 如 第 7 圖 所 示 1 在 共 通 配 線 1 ί 6 的 接 地 GND 和 凸 起 5 之 間 裝 設 容 量 體 (電容) 9 亦 可 * 容 1 1 虽 體 9 可 使 用 如 多 晶 矽 配 線 電 容 量 9 鋁 配 線 電 容 量 ?+ 擴 I 1 散 領 域 或 N + 擴散領域的擴散電容量, 或P 通道電晶體或N 1 1 通 道 電 晶 體 的 閛 極 電 容 量 而 彤 成 於 深 針 晶 圓 4上〇 1 1 木紙认尺度述州屮KIK.H ( (AS )八4規格(210X 297公f ) 9 3 9 9 7 7 ^4230 ^-1 A7 Β7 fy 部 t 局 ί/; 1l· 合 ϋ 五、發明説明( 1 0 ) 1 藉 由 設 定 為 這 種 構 成 » 於 熗 /91¾ 入 試 驗 時 可 防 止 供 給 於 凸 起 5 1 1 的 超 量 (〇 v e r s h 〇 0 t ) 不 足 (u n c e r s h 0 C t) * 可 避 免 對 於 晶 片 ί I 2 施 加 大 的 電 壓 » 或 電 流 * 而 且 » 電 阻 體 8 , 容 量 體 9 都 1 1 形 成 於 探 針 晶 圓 4上, 而 不 形 成 於 被 試 驗 晶 圓 1 上 » 因 此 可 % 先 閱 1 I I 確 保 被 試 驗 晶 圓 1 的 產 品 利 用 率 , 在 特 開 平 6 - 5677 號 公 報 讀 背 1 1 » 記 載 著 共 通 配 線 和 凸 起 之 間 裝 設 電 阻 體 或 電 容 量 體 實 施 之 注 f I 意 晶 圓 階 段 之 燒 入 試 驗 的 技 術 r 但 是 > 由 於 在 被 試 驗 晶 圓 上 事 項 1 再 1 1 形 成 電 狙 體 或 電 容 量 體 » 因 此 該 公 報 之 技 術 使 被 試 驗 晶 圓 填 寫 本 装 I 的 產 OTT 利 用 率 降 低 0 頁 1 i 並 且 > 如 第 8 圖 所 示 9 在 共 通 配 線 6 的 電 源 VCC 和 接 1 1 地 GND 之 間 裝 設 電 容 量 體 10亦 可 9 電 容 量 體 10可作為 如 P \ 1 J 通 道 電 晶 體 或 N 通 道 電 晶 腊 的 閘 極 容 量 彤 成 於 探 針 晶 圓 4 1 訂 I 上 0 因 此 » 將 電 容 量 體 1 0連 接 於 電源VCC和接地GND之間 而 ί i 可 防 止 供 給 於 凸 起 5 的 電 源 音 * 可 避 免 過 大 的 電 壓 或 1 1 電 流 或 外 部 噪 音 被 輸 入 晶 片 2 , 而 且 9 由 於 電 容 量 體 10並 不 I 是 形 成 在 被 試 驗 晶 圆 1 上 9 而 是 形 成 於 探 針 晶 圔 4 上 9 因 .4 I 此 可 確 保 被 試 驗 晶 圓 1 上 的 產 品 利 用 率 〇 此 外 > 電 容 量 體 i I 1 0可Μ和 電 阻 體 8 或 電 容 量 體 9 同 時 彤 成 〇 ί 1 I 如 上 所 述 依 有 關 本 實 施 形 態 1 的 半 等 體 裝 置 之 檢 査 裝 1 1 置 f 由 於 在 探 針 晶 圓 上 形 成 共 通 配 線 9 因 此 不 需 要 在 被 試 1 i 驗 晶 圓 上 準 備 為 裝 設 共 通 配 線 的 領 域 可 謀 求 一 面 確 保 被 1 1 試 驗 晶 圓 的 產 品 利 用 率 > 面 提 高 被 試 驗 晶 m 和 探 針 晶 圓 I 1 的 接 觸 特 性 0 1 I 而 且 1 如 探 針 晶 圓 40 \ 41 t 於 重 叠 探 針 晶 圓 和 被 試 驗 1 1 本紙张尺度坨用中家標今((’NS) Μ规栳(210x297公筇) ΠΓ A7 B7 部 -i1.
U ί/ί
A 五、發明説明( 11 ) 1 晶 圓 時 將 端 子 7 裝 設 於 從 被 試 驗 晶 圓 露 出 的 探 針 領 域 時 • Ί 可 容 易 地 從 外 部 將 為 燒 人 試 驗 的 電 源 及 信 號 供 給 於 端 子 7 0 1 ί 實 施 例 2 1 I 第 9 圖 係 放 大 凸 起 5 和 共 通 配 線 6 的 連 接 部 份 而 表 示 閱 1 1 | 的 平 面 圔 > 在 本 實 腌 形 態 2 , 如 第 9 圖 所 示 > 在 共 通 配 線 6 讀 背 ιέ 1 1 和 凸 起 之 間 裝 設 電 晶 體 11 (連接裝置), 分 S!f 在 凸 起 5 連 接 之 注 1 I 電 晶 體 1 1的源極 > 在 共 通 配 線 6連接汲極, 在 控 制 信 號 配 線 意 事 項 1 再 1 12連接 閘 極 9 此 外 t 電 晶體1 1僑 由 通 常 的 半 導 體 處 理 形 成 4 寫 本 裝 I 於 探 計 晶 圓 4、 40、 41上, 而 電 晶 體 1 1的控制 信 號 係 從 外 部 頁 1 1 端 子 (未画示)經 由 控 制 信 號 配 線 12輸 入 電 晶 體11的 閘 極 , 1 I 或 作 為 形 成 於 探 針 晶 圓 4 上 的 解 碼 器 輸 出 經 由 控 制 信 號 配 1 i [ 線 1 2輸入 電 晶 體 11的 閘 極 〇 1 訂 1 為 燒 入 試 驗 的 電 源 及 信 號 1 係 經 由 共 通 配 線6 ,電 晶 體 I 1 11 及 凸 起 5 , 輸 入 於 晶 片 2 的 墊 片 3 , 如 電 晶 體 11係 N 通 道 1 1 電 晶 體 時 i 對 於 電 晶 體 1 1的 Μ 極 輸 入 提 供 動 作 臨 界 值 電 壓 1 以 上 的 電 壓 控 制 信 號 厂 H j 時 y 凸 起 5 和 共 通 配 線 6 之 間 | 即 導 通 輸 入 提 供 未 滿 動 作 臨 界 值 電 壓 的 電 壓 控 制 信 站 1 I 厂 L j 時, 凸 起 5 和 共 通 配 線 之 間 則 不 導 通 9 亦 即 9 藉 由 在 1 1 I 電 晶 體 1 1的 閘 極 輸 入 控 制 信 號 厂 H j 及 ^ L J 之 任 何 一 種 t ί I 而 可 控 制 為 燒 入 試 驗 的 電 源 及 信 號 是 否 供 給 於 晶 片 2〇 1 1 視 晶 片 測 試 的 結 果 1 決 定 是 否 將 厂 H j 及 "L J 的 控 制 1 1 信 號 輸 入 電 晶 體 1 1的 閘 極 具 體 言 之 在 對 與 晶 圓 測 試 不 I 1 合 格 的 晶 片 相 對 應 的 電 晶 體 1 1的 閘 極 輸 入 控 制 信 號 厂 L j % 1 I 因 此 * 凸 起 5 和 共 通 配 線 6 之 間 不 導 通 1 燒 入 試 驗 用 的 電 1 1 本紙张尺玟谇/彳]中闽闽家標今((’NS ) Λ4現格(2]ί)κ 297公f ) Π 3 997 7 A7 4230 9 B7 五、發明説明(12 ) 源及信號不會輸入其晶片2,另一方面,對於與晶片測試合 格之晶片2相對應電晶體11的閘棰輸入控制信號「H」,因 此,凸哮5和共通配線6之間即導通,而燒入試驗用的電 源及信號即被供給於晶片2。 因此,依有闞本實施形態2的半導體裝置之檢査装置 ,即由輸入電晶體閘極的控制信號,可按照每各晶片控制 是杏對於晶片供給燒入試驗的電源及信號,因此,可避免 因對不良晶片供給上述信號等而使不預期的大電流流通, 連帶使供給於良品晶片的電源罨壓下降而使信號的波形畸 變等的不妥現象,亦即,可對於良品晶片實施正常的燒人 試驗。 而且,由於電晶體不是在被試驗晶圓上而是形成於探 針晶圓上,因此確保被試驗晶画的產品利用率。 實施彤態3 第10圖係放大凸起5和共通配線6的連接部份而表示 的平面圖,在本實施形態3,如第10圖所示,在共通配線6 和凸起5之間裝設輸入保護電路13。 第11圖係表示輸入保護電路13的具體構成的電路圖, 對於輸入保護電路13而言可使用K前就使用者,在第11圖 表示由多晶矽或擴散層所成之電阻16,二極體17、 18,電 晶體1 9、2 0所構成的輸入保護電路1 3 ,此外,第1 1圖所示 的輸入保護電路13,輸入端子14係連接於共通配線6,而輸 出端子1 5則連接於凸起5。 燒入試驗的電源及信號,係經由共通配線6,輸入保護 本紙依尺度鸿州巾丨¥內家標彳(('、S ) { 21〇X 297-i>f ) -HI' ^^1 .11 - - 0 - -1 —士fc-I _ : 1^1 ^^1--- I—« ^__7vfc "V-sn - I---" (詞先閱讀背面之注意事項再填寫本I ) 顯4 2 3 C」A7 B7 五、發明説吵 ( 1: 1 I 電 路 η , 及 凸 起 5 而 輸 入 晶 片 2 的 墊 片 3 因 此 1 燒 入 試 驗 1 用 的 電 源 或 信 發 生 浪 湧 (S urge) ^ , 於 抵 達 凸 起 5 之 W- 刖 由 1 I 輸 人 保 護 電 路 13鉗 住 (c I a ία ρ e d ), 因 此 可 防 止 晶 片 2 因 浪 湧 i I 討 1 I 而 破 壞 或 鎖 上 (1 a t c h U P ) 而 且 , 也 可 防 止 燒 入 試 驗 時 因 先 閱 1 I 晶 Η 故 障 時 的 雜 訊 而 破 壞 〇 讀 背 ιδ I 1 因 此 依 本 實 施 形 態 3 的 半 導 體 裝 置 之 檢 査 裝 置 , 即 可 之 注 1 i 意 改 善 燒 人 試 驗 用 的 信 號 超 量 或 不 足 » 及 浪 湧 » 而 可 防 止 對 Ψ 項 I 再 1 \ 於 晶 片 胞 加 過 大 應 力 > 尤 其 是 1 在 不 能 將 輸 入 保 護 電 路 裝 填 寫 本 裝 I 載 於 被 試 驗 晶 圓 的 高 速 裝 置 的 燒 人 試 驗 * 其 效 果 大 〇 頁 、-· I ί 而 且 t 由 於 輸 入 保 護 電 路 並 不 是 在 被 試 驗 晶 圓 上 而 是 1 | 形 成 於 探 針 晶 圓 上 9 因 此 確 保 被 試 驗 晶 圓 的 產 品 利 用 率 Ο 1 I 賁 施 形 態 4 1 訂 [ 第 12圃 係 放 大 凸 起 5 和 共 通 配 線 6 的 連 接 部 份 而 表 示 1 1 I 的 平 面 圖 f 在 本 實 施 形 態 4, 如 第 12 圖 所 示 在 共 通 配 線 6 和 1 1 凸 起 5 之 間 裝 設 BIST 電 路 21 ,B 1ST電路2 1 係 經 由 輸 入 保 護 [ 電 路 22 a 連 接 於 共 通 配 線 6 , 同 時 m 由 輸 入 保 護 電 路 22b 連 r展 1 接 於 凸 起 > 此 外 > 對 於 BIST 電 路 2 1 而 "g* * 可 使 用 由 信 產 1 j 生 電 路 及 輸 出 傳 送 機 電 路 (都沒有圖示)等 所 構 成 的 以 往 已 I I 被 使 用 者 0 1 1 | 燒 入 試 驗 用 的 電 源 及 信 號 9 係 經 由 共 通 配 線 6 及 輸 入 1 1 保 護 電 路 22 a 輸 人 BIST 電 路 2 1 9 然 後 » 經 由 輸 入 保 護 電 路 1 1 22b 將 BIST 電 路 2 1 的 輸 出 輸 人 晶 片 2 的 墊 片 3 , 此 時 ) 不 經 1 1 由 輸 入 保 護 電 路 22 a、 22b 及 B I S T 電 路 2 1 ί 而 併 設 從 共 通 配 1 1 線 6 經 由 凸 起 5 直 接 輸 入 晶 片 2 的 墊 片 3 者 亦 可 Ο 1 1 本紙依尺度適州屮KR家標彳(rNS ) Λ4坭格(2HTX297公犛) 1 3 3 9 9 7 7 「4 2 3 0 9.'], Λ7 137 經濟部中夹標準局員工消費合作社印製 五 發明説明(1 4 ) 1 I 有 闞 本 實 施 形 態 4 的 半 導 體 裝 置 之 檢 査 裝 置 可 與 上 1 1 述 實 施 的 形 態 2 的 半 導 體 裝 置 之 檢 査 裝 置 組 合 使 用 > 亦 即 i 1 * 在 共 通 配 線 6 和 輸 入 保 護 電 路 2 2a 之 間 配 置 電 晶 體 1 1 | 當 由 具 備 B 1ST電路所具備 之 輸 出 比 較 電 路 判 斷 為 晶 片 不 良 請 先 閱 1 1 | 時 從 輸 出 比 較 電 路 經 由 控 制 信 號 配 線 1 2將控 制 信 成 Γ L j 讀 背 I J 輸 入 於 電 晶 體 1 1的 閘 掻 , 由 此 解 決 共 通 配 線 6 和 B 1ST電路 意 1 t 21之 間 的 連 接 0 事 項 再 寫 本 1 I 因 此 依 本 實 施 形 態 4 的 半 導 體 裝 置 之 檢 査 裝 置 , 不 是 裝 在 被 試 驗 晶 圓 上 而 是 在 探 針 晶 圓 上 裝 設B 1ST電 路 » 因 此 r 頁 S_- 1 1 在 被 試 驗 晶 圓 上 裝設B I S T電路 時 9 往 因 有 抑 制 晶 片 數 減 1 1 少 的 爾 要 之 騮 係 » 不 鹿 裝 載 可 達 成 充 份 功 能 的 B 1ST 電 路 1 | 相 對 地 在 本 實 施 形 態 4 則要將B I S T電路装 載 於 探 針 晶 圓 上 訂 I 時 1 只 要 是 和 各 晶 片 的 晶 片 面 積 同 等 程 度 的 面 積 之 B 1ST 電 1 1 1 路 即 可 裝 載 於 探 針 晶 圓 上 3 可 使 用 能 達 成 充 份 功 能 的 B 1ST 1 1 電 路 實 胞 熗 入 試 驗 , 因 此 1 可 更 減 少 應 裝 設 於 探 針 晶 圓 的 1 t 線 1 探 針 針 數 〇 尤 其 是 > 在 不 能 將 輸 入 保 護 電 路 裝 載 於 被 試 驗 晶 圓 的 1 1 高 速 裝 置 之 燒 入 試 驗 9 其 效 果 大 0 i I 實 施 形 態 5 1 I 第 13圖係放大凸起 5 和 共 通 配 線 6 的 連 接 部 份 而 表 示 1 1 | 的 平 面 圖 > 基 本 上 雖 和 上 述 實 施 形 態 4 表 示 者 相 同 i 但 由 1 1 多 數 的B I S T電 路 21 a ~ 2 1 e 構 成 B 1ST 電 路 21之 點 , 及 裝 設 用 1 1 以 從 多 數 的 B 1ST電路 2 1 a〜2 1 e 中 選 擇 — 個 B 1ST電路 而 連 接 1 1 於 输 入 保 護 電 路 22b 的 選擇器23之點卻 和 與 1 <> 刖 實 胞 例 不 一 1 1 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) 1 4 39977 2 3 0 S -1 Λ? B? 經濟部中央標準局員工消費合作社印製 五、 發明説明“ ) \ 樣 P 此 外 » 如 從 第 1 3圖 即 可明白 t B I S T電 路 21 a〜2 1 e及選 i 擇 器23都形 成 於 探 針 晶 圓 4, 40、 41 上 〇 [ 1 由 選擇器23選擇BIST電路, 係 使 用 往 已 使用的 以 多 请 1 t 數 決 定 之 邏 輯 電 路 從 多 數 的B 1ST電路 21a〜21e中選擇 一 個 先 聞 讀 1 1 B 1ST電路 , 或 使 用 保 險 絲 (易熔絲 ) 物 理 方式連接B 1ST 背 之 注 意 事 項 号 1 '1 電 路 和 輸 入 保 護 電 路 22b 而實施 1 例 如 1 最 初 預先連 接 1 B 1ST 電 路 2 1 a 和 輸 入 保 謅 電路22b , 在 探 針 晶 圓 4, 40、 41 1 1 的 製 作 初 始 階 段 1 或 在 燒 入試驗 階 段 於 B 1ST 電 路21a 發 生 % 本 頁 裝 I 故 障 時 * 以 選擇器23選擇 B 1ST 罨 路 21b。 1 1 如 上 所 述 t 有 赌 本 實 施形態 5 的 半 導 體 裝 置之檢 査 裝 1 1 I 置 * 因 在 探 針 曰 圓 上 裝 載 多數的B 1ST電路 而 儘管在 燒 入 1 1 試 驗 中 B 1ST電路故障仍 由 選擇器 轉 換 為 正 常 的 B 1ST電路 9 訂 1 可 繼 鑛 實 施 正 常 的 焴 入 試 驗。 1 1 尤 其 是 } 在 不 能 將 輸 入保護 電 路 裝 載 於 被 試驗晶 圓 的 1 高 速 裝 置 的 煊 Λ7Β 入 試 驗 t 其 效果大 〇 1 線 此 外 9 由 於 多 數的BIST電路及選擇器都不在被試驗 晶 1 I 圓 上 > 而 是 被 配 置 於 探 針 鏡圓上 » 因 此 確 保 被 試驗晶 圓 的 1 1 I 產 品 利 用 率 〇 1 I 實 施 形 態 6 1 1 第 14圖 係 表 示 有 關 本 發明實 腌 形 態 6 的 半 導體裝 置 之 1 i 檢 査 裝 置 之 檢 査 裝 置 構 成 的側面 面 國 * 在 第 1 4圖 ,符號24為 1 1 支 持 探 針 晶 圓40的 台 板 (stage),符號25為支持被試驗 晶 圓 1 | 1 的 台 板 ,台板24及台板25都具辑電熱具(he at e r )(未 圖 示) 1 I f 外 部 輸 入 信 號 驅 動 裝 置 26及外 部 電 源 27 1 係 經由配 線 電 1 ! 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X297公匁) 15 39977 I 4 2 3 0 9^ Λ7 Η 7五、發明説明丨6 ) 纜28及探針等的導電體29,分別連接於探針晶圓40上的端 子7,在此實施洌,由於作為探針晶圓使用在上述實施彤態 經濟部中央標準局員工消費合作社印製 , 且位 構位上 試將 晶態 裝探成 更 之係 ο 5出而的所準 4 入, 針形 査和形91果 置33 晶露 ,置等對圓 燒具 探施 檢圓和 Ϊ 效 裝號1 態位器的晶 加熱 用實 之晶片 d 其 體符圓狀準測40針 施電。使述 置驗墊 導,肢 晶的對檢圓探 具的度係上 裝試的 ,時 半圖 驗 740線晶和 熱置溫圓M體被 有是作 的15 試子圓外計 3 電備的晶是 導將具其製 7 第 被 端晶紅 探片 的 所同針M半具 所尤質 態在 對和針 的和墊 置24相探可40的熱片 ,材 形, 729探用 1 的 備板 力示也 圓 6 電 晶觸的 施圖 子體和使圓 2 所台應 表,晶態的現接率 實面 端電 1 被晶片25, 度雖此 針形備實的脹 明側 此導圓 已驗晶 板且溫 ,於探施具 可好膨 發的 因接晶往實有 台而逑明定或實別 ,良熱 本成 , 連驗 Μ 被具 以,上說限 ,本分 度的同 關構 40易茛由腌於 1’ 力和的不41闞依溫起相 有置 圓容被如實成 圓應為上 並圓有25一凸有 示裝 晶可施例-形 晶度熱以但晶 ,、同 的具 表査 针於實 ,言觸 驗 溫加在 ,針述24為上以 係檢 探處為30而接 試定40.肜探所板定圓圓 7 困之 的知30器體便50被規圓外情的上台 設晶晶 。態15置 述可 號測具 Μ 起 在的晶 此的示 如由圆 針針著 形第裝 所此符檢, ,凸 用針40所 ,晶探探顯施 査 1 由 ,置成置的 驗探 圓1 置針於和為實 檢 -----,-----裝------訂丨-----:--線 (諳先閱讀背面之注意事項再琪寫本頁) 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公趋) 16 3 9 9 7 7 4 2 3 0 Η 7 經濟部中央標準局員工消費合作社印製 五、 發明説明 ) I 為 支 持 被 試 驗 晶 圓 1 的 支 持 框 > 符 號 34僳 熱 風 發 生 器 9 實 I 腌 由 支 持 框 33支 持 的 被 試 驗 晶 圄 和 被 支 持 於 台 板 24的 探 針 1 1 1 40 的 對 準 位 置 >λ 後 t 將 支 持 框 33從 被 試 驗 晶 圓 1 分 開 9 露 _____ 1 f 請 1 I 出 被 試 驗 晶 圓 1 的 底 面 1 然 後 » 從 埶 f 風 發 生 器 24 向 被 試 驗 先 閱 1 \ 讀 1 [ 晶 圓 1 的 底 面 吹 轨 風 由 此 > 被 試 驗 晶 圓 1 , Μ S 熱 風 發 生 背 ii > I 之 1 1 器 3 4吹 出 來 的 熱 風 施 加 規 定 的 溫 度 應 力 » 另 — 方 面 t 和 上 注 意 1 事 1 述 實 施 形 態 6 相 同 台 板 24所 具 備 的 電 熱 器 » 將 探 針 晶 圓 40 項 再 1 1 裝 I 加 埶 為 和 被 試 驗 晶 圓 的 溫 度 同 一 的 溫 度 〇 本 ff 如 上 所 述 j 有 闞 本 實 m 形 態 7 的 半 導 體 裝 置 之 檢 査 裝 Η 1 1 j 置 1 係 承 受 由 在 被 試 驗 晶 圓 g 孰 風 發 生 器 吹 出 熱 風 施 加 規 1 1 定 的 溫 度 應 力 t 另 — 方 面 > 探 針 晶 圓 可 由 台 板 所 具 備 的 電 1 1 熱 具 加 熱 為 和 被 試 驗 晶 固 同 一 的 溫 度 9 因 此 9 可 實 現 具 有 訂 1 晶 片 的 墊 片 和 形 成 於 探 针 晶 圓 上 的 凸 起 的 良 好 接 觸 0 1 而 且 由 於 在 被 試 驗 晶 圓 施 加 熱 風 的 壓 力 因 此 例 如 1 被 試 驗 晶 圓 係 大 面 積 之 晶 圓 , 而 其 表 面 有 產 生 翹 曲 時 ♦ 仍 1 線 然 可 依 埶 1\\\ 風 的 壓 力 消 除 其 翹 曲 9 因 此 > 可 在 晶 圃 的 全 面 實 1 I 施 具 有 晶 片 的 墊 片 和 形 成 於 探 針 晶 圓 上 的 凸 起 的 良 好 接 觸 1 1 1 0 茛 施 彤 態 8 ί 1 1 第 16 圖 係 表 示 有 闞 本 發 明 實 施 形 態 8 的 半 導 體 裝 置 之 1 | 檢 査 裝 置 構 成 的 側 面 圖 1 有 闞 本 實 施 形 態 8 的 半 専 體 裝 置 1 1 之 檢 査 裝 置 f 係 對 於 多 數 片 的 被 試 驗 晶 圓 1 可 同 時 實 施 燒 1 1 I 入 試 驗 者 0 1 1 I 將 多 數 的 台 板 24 固 定 於 軸 3 1 » 將 多 数 的 台 板 25 固 定 於 1 1 本紙乐尺度適用中國國家標準(CNS ) A4規格(210X:297公蝥) 17 3 9 9 7 7 423094 Λ? 經濟部中央標準局—工消費合作社印製 五、 發明説明(18 、 I 軸 32 軸 31及 軸 3 2中 之 至 少 . 方 為 可 分 別 朝 Z 方 向 或 Θ 方 1 | 向 移 動 〇 1 1 | 例如使軸32朝 Θ 方 向 回 轉 > 及 使 該袖32朝Z 方 向 上 下 請 1 I 移 動 實 施 被 試 驗 晶 圓 1 和 探 针 晶 圓40的對準位置 0 无 閱 讀 背 面 之 1 r 1 此 外 » 在 以 上 的 說 明 雖 說 明 有 關 分 別 在袖31及軸32固 丨 I 定 台 板24及 台 板 25 使 軸 31及 轴 32中 的 至 少 一 方 朝 Z 方 向 注 意 京 1 及 Θ 方 向 移 動 或 轉 動 的 情 形 » 但 並 不 限 疋 於 此 , 使 台 板 24 再 1 | 和 台 板 25相 對 位 動 而 能 將 被 試 驗 晶 圓 1 和 探 計 晶圓40對準 'i 本 百 裝 I 位 置 , 則 任 何 — 種 都 可 >λ 〇 Sw·* { 1 I 如 上 所 述 , 有 瞄 本 實 施 形 態 8 的 半 専 體 裝 置 之 檢 査 裝 1 1 1 置 , 因 對 於 多 數 片 的 被 試 驗 晶 圓 同 時 實 施 燒 入 試 驗 f 可 提 1 1 訂 1 高 總 處 理 能 力 » 謀 求 測 試 成 本 之 減 少 〇 而 且 因 在 縱 尙 (Z 方向)構 築 系 统 , 故 不 會 使 檢 査 裝 1 置 本 身 的 佔 有 面 積 增 加 〇 I 1 [ 發 明 之 效 果 ] 1 線 有 關 本 發 明 之 甲 請 專 利 範 圍 第 1 項 1 端 子 係 形 成 在 具 ( I 有 基 板 的 第 2 主 面 中 » 使 該 第 2 主 面 和 晶 圓 所 具 有 的 第 1 1 I 主 面 對 向 時 從 第 1 主 面 露 出 的 領 域 t 因 此 容 易 從 外 部 電 源 1 1 朝 端 子 供 給 電 源 及 信 號 〇 1 有 闞 本 發 明 之 申 請 專 利 範 圍 第 2 項 > 連 接 裝 置 對 於 >λ 1 1 晶 圓 測 試 判 斷 為 不 良 的 半 専 體 裝 置 , 可 使 配 線 和 凸 起 不 等 1 I 通 I 於 是 « 檢 査 用 的 電 源 及 信 號 不 被 輸 入 這 種 半 専 體 裝 置 1 1 I , 因 此 可 免 隨 著 對 被 判 斷 為 不 良 的 半 導 體 裝 置 供 給 上 述 1 1 I 電 潁 及 訊 號 而 在 檢 査 上 不 妥 的 情 事 0 1 18 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公釐) 3 9 9 7 7 經濟部中央標準局員工消费合作社印製 檢入在配體 不Is成 多路繼 具裝墊板 熱依的所晶 的輸管從導 路BI達 有電可 熱體的基 從可力置, 置’儘號半TM設能 具ST而 電導有和 置,應裝是 裝線,信止Is裝用 板B’ 2半具圓。裝面度體其 題配此及防 B因使 基涸路 第的所晶著體方溫導尤 導-因源可 於盧可。於一電 依力置,顯導 | 加半, 半子,電Μ 由考,査由中ST可應裝是更半另施現觸 ’端置述所 -必此檢,査BT,度體其果於,置實接 項由装上’ 項不因的項檢的 項溫導尤效對力裝可好 3經體在住 4此,置5的常 6加半,其,應生,良 第序導 ,甜 第因題裝第置正 第施現觸-項度發此的 圍依半時路。圍,問體圍裝他 圍具實接時7溫風因起 範源於湧電上範上的導範體其 範熱可好作第的熱,凸 葬電給浪護鎖利板積半利導為 利電,良製圍定依度的 專部供生保被專基面施專半換 專1此的質範規和溫有 請外而發入或請於片實請在轉 請第因起材利加為 一 具 申從片號輸,申設晶路申此置。申依,凸率專施成同所 }之係墊信由壞之裝之Tm之因裝査之和度的脹請而熱度板 9明號及或前破明是圓S明,擇檢明為溫有膨申風加溫基 ^發信’源以而發而晶^發路選的發成一具熱之熱板^和 明本及起電起湧本上小的本電由常本熱•同所同明吹基置片 説關源凸的凸浪關圓縮能醑ST’正關加•度板相發器將裝墊 明有電’用達因有晶而功有BI時施有板溫基有本生具體的 發 用護査柢置 在路分 的障實 基的和具 發熱導有 Λ'査保檢線裝 是電充 數故續 將置片M風電半具 本紙乐尺度適用中國國家標準(CNS ) Α4規格(2丨0'〆297公浼) 19 39 977 --1 —. —, I ^---裝----Μ I =—訂一. ^ ; 線 (請先閲讀背面之注意事項再填寫本頁) 423094 A7
W 經濟部中央標準局員工消費合作社印製 五、 發明説明(2 c ) | 圓 和 基 板 Κ 具 有 相 同 熱 膨 脹 率 的 材 質 製 作 時 1 其 效 果 更 顯 I | 著 〇 而 旦 S 由 於 晶 圓 係 由 來 g 埶 風 發 生 裝 置 的 埶 風 噴 m 加 諳 1 1 1 1 壓 » 因 此 儘 管 在 晶 Η 的 表 面 產 生 翹 曲 時 > 仍 因 熱 風 的 壓 力 先 閱 ή 背 之 1 1 I 而 可 消 除 其 翹 曲 , 因 此 » 可 在 晶 片 面 的 全 面 實 現 半 導 體 裝 .1 置 所 具 有 的 墊 片 和 基 板 所 具 有 的 凸 起 的 良 好 接 觸 〇 >主 意 事 1 有 關 本 發 明 之 Φ 請 專 利 範 園 第 8 項 1 對 於 多 數 片 的 晶 項 1 1 裝 I 圓 可 同 時 實 m 檢 査 » 可 提 高 總 處 理 能 力 » 謀 求 測 試 成 本 之 本 頁 、· 降 低 0 1 1 I 有 關 本 發 明 之 申 請 專 利 範 圍 第 9 項 1 即 在 對 於 多 數 片 1 | 的 晶 圓 同 時 實 施 檢 査 時 » 可 簡 單 地 實 施 〇 1 ί 訂 1 有 Μ 本 發 明 之 申 請 專 利 範 圍 第 10項 9 由 於 重 叠 基 板 和 晶 圓 Μ 使 肜 成 於 基 板 上 的 端 子 從 晶 圓 的 第 2 主 面 露 出 » 因 1 1 此 容 易 達 成 將 電 源 及 信 號 從 外 部 電 源 供 給 於 端 子 〇 1 有 翮 本 發 明 之 申 請 專 利 範 圍 第 11項 t 由 於 連 接 装 置 對 1 嫁 於 Μ 晶 圓 測 試 判 斷 為 不 良 的 半 導 體 裝 置 使 配 線 和 凸 起 不 1 | 導 通 , 因 此 檢 査 用 的 電 源 及 信 號 不 被 輸 入 這 種 半 導 體 裝 置 1 1 Γ , 因 此 > 可 遛 免 随 著 對 被 判 斷 為 不 良 的 半 導 體 裝 置 供 給 上 1 1 述 電 源 及 信 號 而 產 生 之 檢 査 上 之 不 妥 現 象 〇 1 有 瞄 本 發 明 之 申 譆 專 利 範 圍 第 1 2項 > 半 導 體 裝 置 的 檢 I ί 査 * 係 —* 面 將 基 板 加 熱 成 為 和 腌 加 溫 度 應 力 的 半 専 體 裝 置 1 | 的 溫 度 同 一 溫 度 而 — 面 實 施 > 因 此 1 可 實 現 半 導 體 裝 置 所 1 1 具 有 的 墊 片 和 基 板 所 具 有 的 凸 起 的 良 好 接 觭 1 尤 其 是 , 晶 i 1 I 圓 和 基 板 Μ 具 有 相 同 熱 膨 脹 率 的 材 質 製 作 時 ί 其 效 果 更 顯 1 1 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公釐) 20 3997 7 £4230 9^ A7 ΙΓ五、發明説明) 著 檢置 的裝 S 體 裝導 體半 導的 半立 , 應 項 度 3 II lffl 第加 圍施 範和 利為 專成 請熱 申加 之板 明基 發將 本面 關 一 有係 査 實凸率 面的脹 一 有膨 而具熱 度所同 溫板栢 ! 基 有 同和具 度片以 溫墊板 的的基 Μ 系 圓 晶 於 由 且 而 的 圓 晶 在 管 儘 此 因 壓 加 此所 因板 , 基 曲和 翹片 其墊 除的 消有 可具 而所 力置 . 的 材 自 面可有 行起的 來表 ,具 有和 具片 所 晶 體 , 導是 半其 現尤 實 ’ 可觸 , 接 此好 因 良 著 顯 果 效 其 成 造 時 作 製 質 腌 壓 吹的 噴 風 風熱 熱因 的仍 置 , 裝時 生 曲 發翹 風生 熱產 裝 體 導 半 〇 現觸 實接 面好 全良 的的 圓起 晶 凸 在的 可 (請先閱讀背面之注意事項再窍本頁) 裝. 明 說 單 簡 之 式第第第 圖 圖 面 平 成 構 的 時 1 圓 晶 驗 試 被 視 面 上 從 示 表 係 圖 1 平 〇 的 圖態 面狀 平 4 成圓 構 晶 的 針 時探 4 和 圓1¾ 晶 圓 針晶 探驗 視試 面被 底叠 從重 示 示 表表 係 係 圖圖 2 3
、1T 圖 面 平 的 成 構 ο 4 圓 晶 針 探 示 表 時 同 1X 圓 晶 驗 試 被 和 係 圖 4 第 線 經濟部中央標準局員工消费合作社印製 圖 面 圖 略 圖 面 圖 面 概 的 成 構 1 4 圓 晶 針 探 示 表 時 同 1X 圓 晶 驗 試 被 和 係 圖 5 第 平 的 示 表 份 部 接 連 的 6 線 配 通 共 和 5 起 凸 大 放 圖 6 第 平 的 示 表 份 部 接 tone 的 6 線 配 通 共 和 5 起 凸 大 放 係 圖 7 第 本纸乐尺度適用中國國家標準(CNS ) Λ4規格(210X297公焚) 3997 7 1¾ 230 9 4 Λ7 Η 7 五、發明説明(2 2 ) 第8圖係放大凸起5和共通配線6的連接部份表示的平 面圖。 第9圖係放大凸起5和共通配線6的連接部份表示的平 面圖。 第10圖係放大凸起5和共通配線6的連接部份表示的平 面圖。 第11圃係表示輸入保護電路13的具體構成的電路圖。 第12圖係放大凸起5和共通配線6的連接部份表示的平 面圖。 第13圖像放大凸起5和共通配線6的連接部份表示的平 面圖。 第14圖係表示有闊本發明實胞形態6的半導體裝置之 檢査裝置構成的側面圖。 第15圖係表示有關本發明實施彤態7的半導體裝置之 檢査裝置構成的側面圖。 第16圖係表示有關本發明實®形態8的半専體裝置之 檢査裝置構成的側面圖。 第17圖係為說明習用晶圓燒入試驗的概念圖。 第18圖係表示被試驗晶圓107構成的平面國。 第19圖係放大第18圖的XIX部分表示的平面圖。 〔符號之說明〕 1被試驗晶圇 2接點 3墊Η 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) ,---„- — I.--^---裝----:--訂 I.---^——線 (請先閱讀背面之注意事項再.>寫本頁) 經濟部中央標準局員工消費合作社印製 423094 Η7 五、發明説明) 4 , 4 0 , 4 1探針晶圓 5凸起 6共通配線 7端子 1 1電晶體 1 2控制信號配線 13,22a,22b輸入保護罨路 21,21a〜21e B 1ST電路 23選擇器 24,25台板 31,32 袖 33支持框 34熱風發生器 (請先閱讀背面之注意事項再#為本頁) 經濟部中央標準局員工消费合作社印製 本紙張尺度適用中國國家棕隼(〇~5)厶4規格(2!0/ 297公釐) 23 3 9 97 7

Claims (1)

  1. 告本 4.1¾0 9 邙 "^Γ3. 3 I 附件 經濟部中央標準局員工福利委員會印製 871 m Μ Η3 1 . n m~w 請案 申請專利範圍修正本 (89年3月31日) —種半導體裝置之檢査裝置,係利用以檢査排列於晶 固第1主面的多數半導體裝置的半導體裝置之檢査裝 置; 置具成 體 ,第出IBK,置有凸 裝 凸 裝而形 導 中述露 晶 裝具之 體 述 體子端;半 面前面 於£ 體而端 導 前 導端 一板述 主使主 列 Η 導子一 ·-半 和 檢 半述另基前 2 而 1 排 半端另板述.,媒 述前的的在 第致第 査纟述逑的基前置配 、 置 前於線 面與;述一述 檢 前前線的與位述 給接配 主於置 前置前 Μ — 給於 配 面 於之前贈 供連述 2 成位在位從 用 ί 供接述主成η使 部;前第形«)成的於 係"部連前 2 形 Η 可 外子 於之係 形片時 , 外;於第係 ί 否 從端接 向起丨 係墊向 置 ί 從子 接之;面是 置 有的連對凸面子逑對 裝 — 有端連向起鏡制 具號有面述鏡端前面 査! 具的有對凸圼控睡 : 信成主前圼 逑和主 檢 :號 成面述置有 備及形 1 的 置前置 2 之 備信 形主前 位具 具源.,第板位的位第 置 具及和 1 的的係 為電線 述基的 板的述 裝 為源.,第 板起板 徴的配前述片基起前。體 徵電線述基凸基 特用的和前墊述凸和者導 特用配前述的述 其査端而而的前述面域半 e 其査的和前成前 檢一起 置 前主領種11檢端而 形 的有凸 裝 使 1 的一第 的一起 置 本紙張尺度適用中國躍家標準(CNS ) A4規格(210 X 297公《) 1 423094 _H3_ 起導通的連接裝萱者。 3. —瀚半導《裝置之檢査裝置,係用以檢査排列於晶1¾ 第1主面的多數半専思裝置的半導體裝置之檢査装置, 其特擻為具備:具有從外部供給前述半専體裝置 的檢査用的電源及信號的端子;達接於前述端子而具 有一端的配媒;和形成有連接於前述配線的另一端之 凸起而和前述第1主面對向並有第2主面的基板; 前述基板的前述凸起係形成於與前述半専體装置 形成的墊片位置呈鏡面(對稱)之位置; 前述基板係具有***於前述配線和前述凸起間之 輪入保護電路者。 4. 如申請專利範圍第3項的半専體裝置之檢査装置,其 中,前述基板復再具有***於前述輪人保護電路和前 述凸起之間的B 1ST轚路者。 5. 如申請專利範圍第4項的半導體裝置之檢査裝置,其 中,前述BIST電路係多數,且前述基板複具有為從多 數的前述BIST罨路中選擇一個BIST電路的選擇裝置者 經濟部中央標準局員工福利委員會印製 6 利 請 申 如 置 裝 査 力者 應具 度熱 溫電 定 2 圍 ,第 圍 範中的。範 其 第 檢 之 置 裝 體 導 半 的 項 1 任 中 項 5 規 加 施 置 裝 體 導 半 述 上=1 對Μ 用 備 具 再 第 的 板 基 述 前 熱 加% 和 具 热 電 中 利其 専 請置 申装 如査 項藉 5備 檢熱加 之吹以 置置用 裝裝和 通體; 導導置 半半裝 的述生 項前發 1 於 風 任對热 中由的 力 應 1-具度 第再溫 的 定 規 加 0 而 風 本紙張尺度適用中國a家標準(CNS )Α4規格(210 X 297公费) 2 H3 8 之 置 裝 體 専 半 的 項 1 任 中 〇 項 J 5 者 具 1 熱第 霉画 的範 板利 基専 述讁 1刖,申 熱如 備 具 且 並 數 1 多第 為數 別多 分的 板圓 基晶 Et 前 前 及的 圓數 晶 多 述持 前支 *!=> , S 置分 装 査 板 台 9 其面 2 , 主 第 ;。置 1 述 板者 装第前 台動査述的 2 移檢前數 第地 之朝多 數對 置板將 多相裝台和 的可體 1 ; 板係導第軸 基板半述 1 述台的前第 前 2 項的的 數第 0〇 數定 多及 第多固 持 1 圍將列 支第範..排 別述利備向 分前 專具方 和而 請再線 申 ,法 如中的 第且主 缝 , 1 前動第 而移述 ; 向前 袖方含 2 線包 第法在 的述可 定 前 係 固朝方 列可一 排保少 向方至 方一 之 線少軸 法至 2 述之第 前軸及 朝 2 1 板第第 台及述 的 1 前 者 如 動 轉 内 面 平 的 面 第裝 圍體 範専 利半 專的 請置 申裝 用査 使 檢 係之 • 置 法裝 方體 査導 檢半 之的 置 項 裝一 體任 導中 半項 i 3 8 - 第 述 前 和 面 主 第 述 前 使 衡 具 中 其 法 方 査 檢 之 置 子 端 述 前 使 並 圓 晶 述 前 和 板 基 逑 前 « 3 而 向 對 面 主 第 述 前 從 程 過 的 出0 面 主 經濟部中央標準局員工福利委員會印製 起 凸 述 前 ' 線 配 述 前 、 子 端 述 前 由 經 部 外 從 和 信 及 源 電 的 用 査 檢 的 置 裝0 導 半 述 前 將 片 墊 述 前 及 者 程 過 的 置 裝 體 導 半 述 前 於 給 供 號 第述 圍前 範 使 利 : 專 備 M具 申 , 用中 使其 係 -, 法 法方 方査 査檢 檢之 之置 置裝 装體 髓導 導半 半的 種 項 一 2 而 向 對 S 主 2 第 和 面 主 1 第 主 U 第 述 前 從 子 端 述 前 使 並 圓 晶 述 前 和 ; 板程 基過 述的 前出 叠蓊 重面 本紙張尺度適用中a國家標準(CNS )A4規格(210 x 297公爱) 4230 94 H3 經濟部中央標準局員工福利委員會印製 -= 晶置測和 半置檢 第方而主 述供 半熱的 第方而主 的 裝圓起 述裝的 圍査向 1 前號 述電力。圍 査向 1 行接 晶凸 前接置 範 檢對第 及信 前 2 應者範 檢對第 實連述述 的連裝 利 之面述 、及 於第 度行利 之面述 前 述前前 通述體 專置主前 起源 對述溫 S 專 置主前 之 前過使 導前専。請裝 2 從 凸電 具前逑 面請裝 2 從 査 Μ 通置 起、半者申 體第子 述用 熱由 前一申 體第子 檢 置於裝 凸線 述置用導和端 前查 電時 加而用導和端 的裝闢接 述配前裝使半面述 、檢 1 同施度使半面述 置體 ,連 前述將體係 的主前 線的.,第 ,和溫係的主前 裝導通述 和前部導 ,置 1 使 配 置程述力為的 ,置 1 使 體半導前 置、外半法裝第 Μ 述装過前應成 | 法裝第 Κ 導述不 Κ 裝子從述方査述圓 前體 2 由度 熱同方 査述圓 半 前線則 ,接端 片前査 檢前晶 、導 第係溫 加度査 檢前晶 述 的配置程連述墊給檢 之使述;子半 的程的 板溫檢 之使述 前良述裝過逑前述 供之置:前程端述置過定基 的之置..前 在不 前體的前由前號置裝備和過述前装 2 規 述置置裝備和 Μ 為和導 通 Μ 經及信裝體具板 1 前將體第加 前裝装體具板 於斷起半導於 ,起及體導 * 基第由部導述施將體體導 ,基 關 判凸述線對置凸源導半中述 的經外半前置 面導導 半中述 和_:試 述前配和裝述電半的其前 出和從述而裝 一 半半 的其前 _測 前 的 述 體前 用種項 ,叠荛 片前 體,述種項 ,叠 圓 使試前 導、査一 6 法重面 墊給 導具前 17 法重 本紙張尺度適用中® 8家標準(CNS )Α4規格(210 X 297公4) 4 423094 _H3_ 面露出的第1過程; '和經由前述端子、前述配線、前述凸起及前述塾β 片從外部將前述半導體裝置的檢査用電源及信號供給 前述半導體裝置的第2過程; 而前述第2過程係藉由從前述熱風發生裝置向前 述半導體裝置吹熱風而對於前述半導體裝置施加規定 的溫度應力,同時一面由前述電熱具,將前述基板加 熱成為和腌加前述溫度應力的前述半導體裝置的溫度 同一溫度而一面實行者。 經濟部中央標準局貝工福利委員會印製 本紙張尺度適用中國國家標準(CNS )A4规格(210 X 297公釐) 5
TW087112864A 1998-03-19 1998-08-05 Semiconductor device testing apparatus and testing method thereof TW423094B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10069947A JPH11274252A (ja) 1998-03-19 1998-03-19 半導体装置の検査装置及びその検査方法

Publications (1)

Publication Number Publication Date
TW423094B true TW423094B (en) 2001-02-21

Family

ID=13417370

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087112864A TW423094B (en) 1998-03-19 1998-08-05 Semiconductor device testing apparatus and testing method thereof

Country Status (4)

Country Link
US (2) US6037794A (zh)
JP (1) JPH11274252A (zh)
KR (1) KR100277563B1 (zh)
TW (1) TW423094B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI401446B (zh) * 2008-03-26 2013-07-11 Advantest Corp 探針晶圓、探針裝置以及測試系統
TWI455175B (zh) * 2005-10-28 2014-10-01 尼康股份有限公司 Connection device and connection method, program, component manufacturing processing system, exposure apparatus and exposure method, and measurement and inspection apparatus and measurement inspection method between component manufacturing processing apparatus

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326801B1 (en) * 1996-10-31 2001-12-04 Texas Instruments Incorporated Wafer of semiconductor material with dies, probe areas and leads
US6728915B2 (en) 2000-01-10 2004-04-27 Texas Instruments Incorporated IC with shared scan cells selectively connected in scan path
US6769080B2 (en) 2000-03-09 2004-07-27 Texas Instruments Incorporated Scan circuit low power adapter with counter
US6379982B1 (en) * 2000-08-17 2002-04-30 Micron Technology, Inc. Wafer on wafer packaging and method of fabrication for full-wafer burn-in and testing
US6829737B1 (en) * 2000-08-30 2004-12-07 Micron Technology, Inc. Method and system for storing device test information on a semiconductor device using on-device logic for determination of test results
US6441606B1 (en) 2000-10-17 2002-08-27 Micron Technology, Inc. Dual zone wafer test apparatus
US7143500B2 (en) * 2001-06-25 2006-12-05 Micron Technology, Inc. Method to prevent damage to probe card
JP2003031666A (ja) * 2001-07-12 2003-01-31 Mitsubishi Electric Corp 半導体デバイスまたは半導体ウェハ一括のテスト装置及びテスト方法
US6871307B2 (en) * 2001-10-10 2005-03-22 Tower Semiconductorltd. Efficient test structure for non-volatile memory and other semiconductor integrated circuits
DE10152086B4 (de) * 2001-10-23 2007-03-22 Infineon Technologies Ag Verfahren zum Testen einer Mehrzahl von Bauelementen auf einem Wafer mit einer gemeinsamen Datenleitung und einer gemeinsamen Versorgungsleitung
KR100825768B1 (ko) * 2001-10-26 2008-04-29 삼성전자주식회사 범프를 포함하는 반도체 소자 및 그 형성방법
US6943575B2 (en) * 2002-07-29 2005-09-13 Micron Technology, Inc. Method, circuit and system for determining burn-in reliability from wafer level burn-in
US20040193989A1 (en) * 2003-03-28 2004-09-30 Sun Microsystems, Inc. Test system including a test circuit board including through-hole vias and blind vias
US7131047B2 (en) * 2003-04-07 2006-10-31 Sun Microsystems, Inc. Test system including a test circuit board including resistive devices
US6815973B1 (en) 2003-06-13 2004-11-09 Xilinx, Inc. Optical testing port and wafer level testing without probe cards
WO2006025140A1 (ja) * 2004-09-02 2006-03-09 Matsushita Electric Industrial Co., Ltd. 半導体集積回路装置およびその検査方法、半導体ウエハ、およびバーンイン検査装置
JP4592634B2 (ja) * 2005-06-17 2010-12-01 パナソニック株式会社 半導体装置
US20080246491A1 (en) * 2007-04-06 2008-10-09 Texas Instruments Incorporated Scalable method for identifying cracks and fractures under wired or ball bonded bond pads
KR100909966B1 (ko) * 2007-05-31 2009-07-29 삼성전자주식회사 멀티 프로브 카드 유니트 및 이를 구비한 프로브 검사 장치
JP5351151B2 (ja) * 2008-05-28 2013-11-27 株式会社アドバンテスト 試験システム
WO2009144828A1 (ja) * 2008-05-30 2009-12-03 株式会社アドバンテスト 試験用ウエハユニットおよび試験システム
KR101138201B1 (ko) 2008-06-02 2012-05-10 가부시키가이샤 어드밴티스트 시험용 웨이퍼, 시험 시스템, 및, 반도체 웨이퍼
WO2009147718A1 (ja) * 2008-06-02 2009-12-10 株式会社アドバンテスト プローブウエハ製造方法
WO2009147719A1 (ja) * 2008-06-02 2009-12-10 株式会社アドバンテスト 試験システム
US8911145B2 (en) * 2009-11-20 2014-12-16 The United States Of America As Represented By The Secretary Of The Navy Method to measure the characteristics in an electrical component
US9002673B2 (en) 2010-06-16 2015-04-07 Broadcom Corporation Simultaneous testing of semiconductor components on a wafer
US20110313711A1 (en) * 2010-06-16 2011-12-22 Broadcom Corporation Identifying Defective Semiconductor Components on a Wafer Using Component Triangulation
CN102931114B (zh) * 2011-08-11 2016-07-06 无锡华润上华科技有限公司 一种晶圆测试方法
US8941404B2 (en) * 2011-11-29 2015-01-27 Infineon Technologies Austria Ag System and method for testing a power supply controller
KR20140099604A (ko) 2013-02-04 2014-08-13 삼성전자주식회사 적층 패키지 및 적층 패키지의 제조 방법
US9575114B2 (en) * 2013-07-10 2017-02-21 Elite Semiconductor Memory Technology Inc. Test system and device
KR102179035B1 (ko) * 2014-03-07 2020-11-16 삼성전자주식회사 반도체 장치
CN109975691A (zh) * 2019-03-29 2019-07-05 成都天奥技术发展有限公司 集成电路通用老化试验装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4585991A (en) * 1982-06-03 1986-04-29 Texas Instruments Incorporated Solid state multiprobe testing apparatus
US5172050A (en) * 1991-02-15 1992-12-15 Motorola, Inc. Micromachined semiconductor probe card
JPH04346452A (ja) * 1991-05-24 1992-12-02 Mitsubishi Electric Corp 半導体集積回路
JPH0555327A (ja) * 1991-08-26 1993-03-05 Toshiba Corp 半導体素子のスクリーニング方法
JPH0567652A (ja) * 1991-09-05 1993-03-19 Tokyo Electron Ltd プローブ装置
US5424651A (en) * 1992-03-27 1995-06-13 Green; Robert S. Fixture for burn-in testing of semiconductor wafers, and a semiconductor wafer
US5559446A (en) * 1993-07-19 1996-09-24 Tokyo Electron Kabushiki Kaisha Probing method and device
JP3068985B2 (ja) * 1993-07-29 2000-07-24 株式会社東芝 半導体リレー
JPH07115113A (ja) * 1993-08-25 1995-05-02 Nec Corp 半導体ウエハの試験装置および試験方法
US5582235A (en) * 1994-08-11 1996-12-10 Micro Control Company Temperature regulator for burn-in board components
US6577148B1 (en) * 1994-08-31 2003-06-10 Motorola, Inc. Apparatus, method, and wafer used for testing integrated circuits formed on a product wafer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI455175B (zh) * 2005-10-28 2014-10-01 尼康股份有限公司 Connection device and connection method, program, component manufacturing processing system, exposure apparatus and exposure method, and measurement and inspection apparatus and measurement inspection method between component manufacturing processing apparatus
TWI401446B (zh) * 2008-03-26 2013-07-11 Advantest Corp 探針晶圓、探針裝置以及測試系統

Also Published As

Publication number Publication date
KR19990076532A (ko) 1999-10-15
US6127837A (en) 2000-10-03
KR100277563B1 (ko) 2001-01-15
US6037794A (en) 2000-03-14
JPH11274252A (ja) 1999-10-08

Similar Documents

Publication Publication Date Title
TW423094B (en) Semiconductor device testing apparatus and testing method thereof
CA2455818C (en) Testing vias and contacts in integrated circuit fabrication
US6900653B2 (en) Needle fixture of a probe card in semiconductor inspection equipment and needle fixing method thereof
TW200527570A (en) Fabrication method of semiconductor integrated circuit device
JPH10111315A (ja) プローブカードおよびこれを用いた試験装置
JP6209375B2 (ja) 電気的接続装置
TWI389234B (zh) 測試用晶圓單元以及測試系統
US6819129B2 (en) Method and apparatus for testing a non-standard memory device under actual operating conditions
JP2011002390A5 (zh)
US8375340B2 (en) Apparatus for manufacturing substrate for testing, method for manufacturing substrate for testing and recording medium
CN106876366A (zh) 半导体测试结构及应力迁移测试方法
JP2545648B2 (ja) プローバ
JPH05264590A (ja) プローブカードの反り補正機構
JP3495835B2 (ja) 半導体集積回路装置及びその検査方法
JP2001110858A (ja) 半導体装置およびその製造方法、ならびにバーンイン装置
JP3832945B2 (ja) 半導体装置の製造方法、半導体ウェハおよびその半導体ウェハを用いて行う半導体装置の検査方法、バーンイン装置
US11650246B1 (en) Localized onboard socket heating elements for burn-in test boards
JPH10199943A (ja) 半導体集積回路装置の検査方法及びプローブカード
TWI310970B (en) Wafer testing method for avoiding repeatedly invalid tests
TW550984B (en) Method for connecting a solder ball of an IC chip with area array package to a circuit board instead of a conductive trace thereon
JP3290760B2 (ja) プローブテスト装置およびプローブテスト方法
TW202300933A (zh) 積體電路裝置之檢測系統、訊號源及電源供應裝置
JPH11121553A (ja) ウェハ一括型測定検査のためプローブカードおよびそのプローブカードを用いた半導体装置の検査方法
JP2006226765A (ja) ウエハ一括型プローブカードおよび半導体装置の検査方法
JP2018036221A (ja) デバイス搬送用のicトレーを使用する信頼性試験ボード

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees