TW393727B - Buffer layer for improving control of layer thickness - Google Patents

Buffer layer for improving control of layer thickness Download PDF

Info

Publication number
TW393727B
TW393727B TW087113983A TW87113983A TW393727B TW 393727 B TW393727 B TW 393727B TW 087113983 A TW087113983 A TW 087113983A TW 87113983 A TW87113983 A TW 87113983A TW 393727 B TW393727 B TW 393727B
Authority
TW
Taiwan
Prior art keywords
layer
buffer layer
buffer
dielectric layer
forming
Prior art date
Application number
TW087113983A
Other languages
English (en)
Inventor
Jochen Beintner
Ulrike Cruening
Carl Radens
Original Assignee
Siemens Ag
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag, Ibm filed Critical Siemens Ag
Application granted granted Critical
Publication of TW393727B publication Critical patent/TW393727B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/97—Specified etch stop material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Wire Bonding (AREA)

Description

好沪部中"^^;:JB-T;,i贽合竹71卬繁 A7 B7 五、發明説明（' ) 醏明背晉 1 .持榭領城 本發明有開半導體裝置，旦較特別地，有關一種緩衝 層，其配置於一電介質層之内以允許改善電介質厚度 及平坦性，以及有關一種形成該緩衝層之方法。 2 ·相朗坊蓊說明 - 諸如該等由矽構成之半導體晶圓係使用作基體以用於 處理積體電路晶片。當處理法已改善多年後，晶圓直徑 已增至其目前大約8吋及更大之大小。大致地，諸晶圓 僳自一大的矽晶體錠切片且大致地圓形之形狀。 降低積體電路晶片之外貌大小已增大了該晶圓平坦度 之關鍵性，現今，具有次徹米外貌呈普及，表面之平坦 性正視為新的重要性，因為其提供性能提昇之線索。用 於該等大大地降低外貌大小之製程控制呈更依賴於表面 之均勻性及平坦性，表面之均勻性及平坦性僳難以控制 ，特別是當表面層已暴露於許多處理步驟時，例如乾式 蝕刻法，濕式蝕刻法，或化學機械拋光法（CMP)之處理 步驟會部分地減少平坦性及加大非均勻性於該基體上。 化學機械抛光法（CMP)偽一種用於改善半導體晶國之 表面平坦性之方法且涉及通常具有以矽土為主之泥漿之 機械襯墊抛光条統之使用，CMP提供一種實用之方法以 逹成球面晶圓平坦性之主要優黏，然而，用於球面平坦 性之CM P糸統具有某些限制，該等限制含有低的晶圓輸 出入量，所抛光表面之非均勻性，以及一種稱為”邊緣 -3- 本紙张尺度述州 <丨’阄國家標準（CNS ) Λ4規格（2丨0X297公釐） — ---ί------裝------訂------線 ("先閱讀背面之注意事項再镇寫本頁) A7 B7 ^^^^-^-^^^^^1,^^^^^^^ 五、發明説明 ( ) 1 i 排 除 ”之有關抛光均勻性之問題。 1 1 在 光 微 影 遮 罩 法 上 9 表 面 非 均 勻 性 常 具 有 負 面 效 m > 1 1 非 均 勻 性 僳 透 過 會 導 致 電 介 質 層 及 諸 組 件 中 之 變 化 的 連 請 1 先 缠 處 理 所 造 成 9 微 影 之 影 像 iStt 失 真 而 具 有 非 所 欲 之 效 應 閱 I 讀 1 I 於 該 半 導 體 晶 Η 上 所 形 成 之 電 子 組 件 之 上 〇 背 1¾ Γ I 之 1 如 第 1 _ 中 所 示 9 在 溝 渠 式 電 容 器 之 製 造 期 間 9 襯 墊 意 1 | 堆 叠 1 1偽 形 成 於 基 體 之 表 面 上 9 該 襯 墊 堆 叠 含 有 連 缠 之 事 項 1 I 再 1 1 堆 叠 層 一 第 —* 俄 墊 電 介 質 層 14傜 形 成 在 該 基 體 上 典 1 裝 Η 本 型 地 t 該 第 -- 襯 墊 層 係 —* 由 熱 氧 化 法 所 形 成 之 襯 墊 氧 化 頁 1 I 物 層 9 一 第 二 抛 櫬 墊 層 12係 形 成 在 該 襯 墊 氧 化 物 層 上 > 大 1 1 致 地 含 有 氮 化 物 〇 該 襯 墊 氣 化 物 層 提 高 了 黏 著 性 且 降 低 1 I 了 該 襯 墊 氮 化 物 層 與 該 基 體 間 之 應 力 〇 在 該 襯 墊 氮 化 物 1 I 訂 層 上 方 係 —» 硬 式 遮 罩 層 1 8 5 大 致 地 9 該 硬 式 遮 罩 層 係 製 1 作 m 案 以 作 為 一 遮 罩 * 用 以 蝕 刻 使 用 來 形 成 溝 渠 式 電 容 1 I 器 之 深 溝 渠 9 例 如 * 該 硬 式 遮 罩 層 包 含 TE0S 或 硼 -矽酸 1 1 鹽 玻 璃 (BS G )〇 1 1 該 襯 墊 氤 化 物 層 12作 為 __» 抛 光 及 / 或 蝕 刻 阻 斷 層 〇 藉 線 I 此 9 在 處 理 期 間 9 使 該 襯 墊 阻 斷 層 12受 到 抛 光 步 驟 及 蝕 1 1 刻 步 驟 〇 由 於 此 先 刖 之 處 理 9 襯 墊 層 12常 具 有 一 非 均 勻 I 之 厚 度 9 為 使 此 層 有 益 於 作 為 一 抛 光 式 蝕 刻 阻 斷 層 9 例 1 _ • I 如 t 若 其 扮 演 為 一 抛 光 阻 斷 物 1 則 必 須 雒 持 某 一 最 小 之 1 1 安 金 厚 度 〇 在 較 早 之 抛 光 及 蝕 刻 步 驟 中 所 産 生 之 非 均 勻 1 I 性 會 潛 在 地 留 下 "低點" f 該 低 點 可 在 該 阻 斷 層 所 需 之 最 1 1 小 厚 度 之 下 〇 - 4- 1 1 1 1 1 1 本紙張尺度適州中阀國家標率（CNS ) Λ4規格（210X297公釐） A7 B7 五、發明説明 ( ) 1 1 因 此 * 需 有 一 種 用 於 産 生 已 暴 露 於 先 前 處 理 步 驟 之 均 1 1 勻 厚 度 層 之 方 法 及 装 置 〇 1 | 發 Μ 概 沭 1 Ί 一 種 用 以 形 成 均 勻 厚 度 之 電 介 質 層 之 半 導 體 裝 置 包 先 閱 1 I 讀 1 含 一 配 置 於 半 導 體 基 體 上 之 襯 墊 層 9 該 伽 概 墊 層 包 含 一 電 背 ίι ! 之 1 介 質 材 料 » —^- 缓 衝 層 傷 配 置 於 該 襯 墊 罹 之 内 9 使 得 該 襯 意 1 I 墊 層 分 為 一 在 該 緩 衝 層 下 方 之 電 介 質 層 及 一 在 該 緩 衝 層 事 項 1 | 再 1 I 上 方 之 襯 墊 層 填 1 裝 有 A 本 特 別 地 9 該 半 導 體 裝 置 含 複 數 電 介 質 層 及 複 數 緩 衝 頁 1 | 層 於 其 中 〇 較 佳 地 ) 該 緩 衝 層 可 由 一 T E0S 之 氣 化 物 所 製 1 1 成 5 而 該 電 介 質 層 可 由 氮 化 矽 所 製 成 〇 該 緩 衝 層 可 小 於 1 I 約 1 0 0埃厚度， 較佳地， 在約50與1 0 0埃 厚 度 間 〇 具 有 該 1 1 緩 衝 層 之 半 導 體 裝 置 可 使 用 來 製 造 溝 渠 式 電 容 器 〇 1 丁 1 一 種 用 以 在 半 導 體 晶 片 上 形 成 具 有 均 勻 之 平 坦 性 及 均 1 | 勻 之 厚 度 的 層 膜 之 方 法 9 含 有 下 列 步 驟 ： 提 供 ~~* 基 體 » 1 1 具 有 熱 襯 墊 形 成 於 上 9 形 成 一 電 介 質 層 於 該 熱 襯 墊 之 上 1 1 9 形 成 一 緩 衝 層 於 該 電 介 質 層 之 上 其 中 該 緩 衝 層 係 由 線 I 一 相 異 於 該 電 介 質 層 之 混 合 物 所 製 成 9 以 及 形 成 一 遮 罩 1 1 層 於 該 缓 衝 層 之 上 > 其 中 該 緩 衝 層 係 由 一 相 異 於 該 遮 罩 I | 層 之 混 合 物 所 製 成 〇 [* I 於 一 實 施 例 中 * 較 佳 地 > 該 缓 衝 層 係 一 TE0S 之 氣 化 物 1 1 而 該 襯 墊 層 % 氮 化 矽 9 可 含 有 利 用 該 缓 衝 層 為 一 額 外 1 1 之 蝕 刻 阻 斷 物 及 形 成 一 玻 璃 層 於 該 襯 墊 層 上 之 步 驟 9 同 1 1 時 可 含 有 下 列 之 形 成 複 數 襯 墊 阻 5- 斷 層 於 複 數 緩 衝 層 之 上 1 1 1 1 1 1 本纸張尺度通州屮國國家標皁（CMS ) Λ4規格（210X297公釐) A7 B7 五、發明说明 ( ) 1 1 * 其 中 該 複 數 緩 衝 層 係 由 一 相 異 於 該 複 數 襯 墊 阻 斷 層 之 1 1 混 合 物 所 製 成 > 或 利 用 該 緩 衝 層 為 一 抛 光 阻 斷 物 之 步 驟。 1 I 一 種 在 具 有 溝 渠 之 半 導 體 晶 η 中 形 成 具 有 均 勻 平 坦 性 讀 1 先 卜 及 均 勻 厚 度 之 層 膜 的 方 法 9 含 有 下 列 步 驟 ： 配 置 一 半 導 閱 I 讀 1 I 體 裝 置 9 具 有 一 襯 Μ 層 9 配 置 於 一 半 導 體 基 髏 上 ， 及 一 背 面 | 緩 衝 層 9 配 置 於 該 襯 墊 阻 斷 層 之 中 9 使 得 該 襯 墊 阻 斷 層 之 意 1 I 被 分 為 - 電 介 質 層 ， 在 該 緩 衝 層 下 方 » 及 . 襯 墊 阻 斷 層 事 項 1 I 再 1 I 9 於 該 緩 衝 層 上 方 > 形 成 溝 渠 於 該 半 導 體 晶 片 中 ; 充 填 填 寫 本 1 裝 該 溝 渠 以 * 充 填 物 ; 抛 光 至 該 谢 椒 塾 阻 斷 層 利 用 該 緩 衝 頁 1 I 層 為 一 蝕 刻 阻 斷 物 用 以 去 除 該 棚 概 墊 阻 斷 層 ； 以 及 去 除 該 1 1 緩 衝 層 使 一 實 質 地 均 勻 表 面 形 成 在 該 電 介 質 層 之 上 〇 1 1 含 有 形 成 一 TEO S 環 管 於 該 等 溝 渠 内 之 步 驟 〇 去 除 該 緩 衝 1 1 訂 1 層 之 步 驟 可 含 有 同 時 去 除 該 缓 衡 層 及 一 部 分 之 ΤΕ 0S層 〇 該 緩 衝 層 可 由 TE0S 形 成 9 而 遮 罩 層 及 電 介 質 層 則 由 氤 化 1 I 砂 形 成 0 在 該 遮 罩 層 上 之 玻 璃 層 % 形 成 於 溝 渠 形 成 前 〇 1 1 含 有 形 成 複 數 襯 墊 阻 斷 層 在 複 數 緩 衝 層 上 之 步 驟 9 其 中 1 1 該 複 數 緩 衝 層 俗 由 相 異 於 該 複 數 襯 墊 阻 斷 層 之 混 合 物 所 線 1 製 成 〇 1 1 於 替 換 性 之 實 施 例 中 9 可 含 有 再 充 埔 該 等 溝 渠 以 一 充 I 填 物 及 利 用 化 學 向 下 蝕 刻 法 (CDE)， 乾式蝕刻法， 濕式 1， * 蝕 刻 法 或 C Η P法來形成- -凹口， 且例如， 形成- -淺溝渠 1 1 隔 離 物 於 該 凹 P 中 $ 以 及 利 用 電 介 質 層 為 一 抛 光 阻 斷 物 1 I 用 以 抛 光 該 淺 溝 渠 隔 離 物 溝 渠 之 步 驟 〇 1 1 _ 式 直 單 J9l 明 -6 - 1 1 1 1 1 1 本紙张尺度通州中1¾國家標率（CNS ) Λ4規格（21 OX 297公釐） A7 B7 好沪部屮""準而U-Tivi贽合竹杉卬擘 五、發明说明（ ) 1 1 本 發 明 係 參 照 下 文 諸 圏式詳細說明較 佳 之 實 施 例 * 其 1 1 中 ： 1 I 第 1 画 偽 一 習 知 技 術 半導體晶Η之横 截 面 圖 示 9 請 1 1. 第 2 圔 僳 顯 示 具 有 一 缓衝層之半導體 晶 Η 之 横 截 面 _ 閱 I 讀 1 j. 示 背 9 1¾ | 之 1 第 3 圖傜顯示具有複數緩衝層之半，導體晶片 之 横 截 面 意 事 項 1 圖 示 » 1 1 再 I 1 第 4 _ 係 顯 示 具 有 溝 渠形成其中之半 導 體 晶 片 之 横 截 1 裝 本 面 圖 m 9 頁 1 I 第 5 _ 傜 具 有 充 填 以 充填物之溝渠的 第 4 画 之 半 導 體 1 1 晶 Η 之 横 截 面 圖 示 > 1 1 第 6 画 傜 具 有 藉 去 除 其上之充填物層 所 暴 露 之 遮 罩 層 1 1 訂 1 的 第 5 圖 之 半 導 am m 晶 片 之橫截面圖示； 第 7 圖傜具有所蝕刻之充该物及所澱積之T E0S層的第 1 | 6 圖 之 半 導 體 晶 Η 之 横 截面圖示； 1 1 第 8 圈 偽 具 有 一 部 分 TE0S層被去除之第 7 圖 之 半 導 體 1 I 晶 片 之 横 截 面 圖 示 ； 線 I 第 9 圖 偽 具 有 充 填 以 充填物及抛光至 遮 罩 層 之 溝 渠 的 1 1 第 8 圖 之 半 導 體 晶 Η 之 橫截面圖示； | 第 1 〇圖僳具有作 凹 口 之充缜物的第9 圖 之 半 導 RJMf 展 晶 片 I9 1 之 横 截 面 圏 示 9 1 第 1 1圈像具有 TE0S層蝕刻至充填物之第 10画之半導體 1 1 晶 Η 之 横 截 面 園 示 ； 1 1 第 12圖僳具有再充填之溝渠的第11画之半導體晶 -7- 片 之 1 1 1 1 1 1 本紙張尺度適;彳]中囤國家標準（CNS ) Λ4規格（210X297公釐） 7 Β /TV明明發 \ 五 横 之 後 光 抛 在 Μ 晶 匾 fiu 導 半 之 例 施 實 性 繪 描 ;一 示係 画圖 面13 截第 横 截 橫 之 後 層 罩 遮 除 去 在 片 晶 體 導 半 之 圖 3 11 第 ·， 俗 示圖 圖14 面第 截 截質 横介 之電 後之 層性 衝坦 緩平 除及 去度 在厚 片勻 晶均 體質 導實 半一 之有 圓示 14顯 第及 傺以 ; 圖 ， 示 1 示 圖第圖 面 面 層 0 隔 渠 溝 淺 納 接 於 用 中 其 於 成 形 Q 凹 有 具 1 傜 圖 6 IX 第 之 片 晶 體 導 半 的 層 質 介 S ιροτ 之 物 斷 阻 光 抛 演 扮 一 示 示 _ 顯面 及截 物横 之 後 光 抛 在 片 晶 體 導 半 之 例 施 實 性 繪 描 1 另 ·’ 傺示 圖画 17面 第截 横 截 横 之 後 罩 遮 該 除 去 在 片 晶 體 導 半 之 圖 7 iA 第及 係以 圓 •’ 18示 第画 面 截質 横介 之電 後之 層性 衝坦 缓平 除及 去度 在厚 片勻 晶均 體質 導實 半一 之有 _ 示 18潁 第及 偽 以 _ , 19示 第圖 。 面層 中阻 其墊 ，襯 法該 方 0 之層 内質 層介 墊電 襯一 於及 層層 衝斷 緩阻 成墊 形襯 I― 種 一 一 為 述層 描墊 明襯 發該 本離 分 墊該電 襯。該 要層露 需衝暴 再缓以 不該掉 當露刻 LC. ίΛ 。暴趟 理而地 處掉性 及刻擇 刻蝕選 蝕以或 ，予 / 光地及 抛性理 以澤處 予選以 要可予 需，可 視時亦 可層層 層斷衝 斷阻緩 本紙張尺度t國國家榡準（CNS ) Λ4规格（210X297公釐） 誚先閱讀背面之注意事項再填寫本頁 .装.
、1T 線 A7 B7 #ΐΜ部中次civx)h τ，消於合竹"卬f 五、發明説明 ( 7 ) 1 1 介 質 層 〇 因 為 該 電 介 質 層 已 在先 前 之 處 理 期 間予 以 保護 1 1 9 故 該 電 介 質 層 具 有 一 大 於 所需 最 小 之 厚 度 之預 定 厚度 1 1 作 為 —· 抛 光 或 蝕 刻 阻 斷 物 且可 有 利 地 利 用 來自 該 處而 請 1 1· I 産 生 電 子 組 件 於 半 導 體 晶 Η 〇 閱 I 讀 I I 現 以 待 定 之 項 百 來 參 閲 圖 示， 其 中 相 同 之 參考 符 號表 背 1 | 之 1 示 相 類 似 或 相 同 之 元 件 於 若 干画 示 中 1 9 且 首 先參 閲 第2 意 1 I 圖 9 一 基 體 1 0 2之横截面圖。 該基體代表- -部分之I C，此 事 項 1 I 再 1 I 1C含 有 一 記 憶 體 電 路 9 諸 如 隨機 存 取 記 億 體 (RAM), 動 1 裝 本 態 RAM ( DRAM ), 同步型 DRAM(SDRAM) 或 靜 態 RAM ( SRAM ); 頁 、·_·-- 1 I 同 時 9 該 I C可 為 一 邏 輯 裝 置 ，諸 如 可 程 式 規 劃之 邏 輯陣 1 1 列 (P L A )， 應用之待定I C ( AS 1C)， 合併之DRAM-邏 輯 電路 1 I 或 任 何 電 路 裝 置 〇 1 1 訂 大 致 地 許 多 I C S係並列地製造於- -諸如矽晶圓之半 1 導 體 基 體 上 在 處 理 後 ， 該 晶圓 被 切 塊 以 便 分離 該 等 1 I I C s為複數之锢別晶Η， 然後封裝該等晶Η為最終産品 1 1 用 於 例 如 9 電 腦 糸 統 行 動 電路 9 個 人 數 位 式輔 肋 物 1 1 (PDAs) ，及其他電子産品之消費者産品。 線 1 如 圖 示 » 配 置 一 基 體 102 , 例如， 該基體包含- 砂晶 1 1 圓 * 其 他 諸 如 神 化 鎵 9 銪 ， 矽於 絶 緣 體 上 (SOI ), 或其 I 他 半 導 體 材 料 之 半 導 體 基 體 亦俗 有 效 9 例 如 ,該 基 體可 1， 1 徹 摻 雜 或 重 摻 雜 有 預 定 導 電 性之 摻 雜 物 以 兀 成所 要 之電 1 子 待 性 〇 1 1 熱 襯 墊 層 104係形成於- -基體1 0 2之 上 9 熱 襯墊 層 104 1 可 在 升 高 溫 度 之 條 件 下 藉 暴 露基 體 於 氣 氣 以 形成 例 如二 1 1 氣 化 矽 混 合 物 而 形 成 〇 電 介 質層 -9- 10 6傷形成於熱襯墊層1 1 1 1 1 本紙張尺度遍圯中1¾國家標孪（CNS ) Λ4规格（210 X 29*7公釐〉 A7 B7 五、發明説明（^ ) 〇4之上，電介質層106傺利用例如低壓化學氣相澱積法 (LPCVD),或電漿強化型化學氣相醱積法（PECVD)之化學 氣相澱積法予以形成。 緩衝層10 8係藉氣體澱積法形成於電介質層106之上， 緩衝層108可相對於襯墊層11〇,電介質層106及在例如 溝渠之所處理結構中之材料予以選擇性地去除〃例如襯 墊層110,缓衝層108,及電介質層可分別地具有下列材料 之紐合：氣化物/氮化物/氣化物，氮化物/氣化物/氮化物 ,氣化物/多晶矽（p〇iy)/氣化物，氮化物/多晶矽/氮化 物，多晶矽/氮化物/多晶矽，或多晶矽/氣化物/多晶矽 。遮罩層110傜藉利用一例如LPCVD或PECVD之CVD法形成 於緩衝層10 8之上。一硬式移動玻璃層112僳形成於遮罩 層1 1 0之上，例如該硬式遮罩層包含硼矽酸鹽玻璃（B S G ) 或 TE0So 在一實施例中，電介質層1〇6及遮罩層110傺大致地由 氮化矽所製成，為區分緩衝層8與層106及110，緩衝 層10 8可製成自氧化矽，四乙基氣矽烷（TE0S),或多晶矽 I- -I St4i II 1 · - tt 1 I -I —--I- - —II 士.¢/ ^^1 n 11 - - 1^1 - - - \*I..............n. I 1 (誚先閲讀背面之注意事項再iA-J<T本頁) 含 包 層 fi 替 緩 該 之b 8 伯 10氣 層式 衝濕 緩該 成 ， 形法 在火 。退 成物 形化 10以氣 層予式 衝法濕 缓積到 該澱受 S ,ο 層 地TE衝 佳壓緩 較低該 0 1 使 y 用可 01利， {P可後 約 大8, 持10 維層 法衝 火缓 退該 物密 5 8 至層 ff 縷 增阻 iil之 以 8 ο 鐘 1 分層 10衝 約緩 大善 度改 溫會 之密 era增 法 刻 0 學 化 之 法， 埃 tiv 4J 努0 蝕10 式約 濕大 F Η 於 如小 例係 於度 礙厚 在 地 佳 較 且 ^ 0 10範 層之 衝間 缓埃 如00 例1 至 本紙张尺度邋川中阐國家榇丰（<：奶）以規格（210/297公釐） A7 B7 輕泸部中"打^h 消於合竹和印*'1水 五、發明説明 ( ? ) 1 1 中 〇 如 上 述 9 因 為 習 知 之 襯 墊層 10偽標 稱大 約22G0埃厚 1 1 本 發 明 之 電 介 質 層 1 0 6 , 鍰衝層1 08及 襯墊 層110應標稱 1 I 地 加 至 大 約 2 2 0 0 埃 之 厚 度 9 電介 質 層10 6像較佳地至少約 4 Λ- 1 * 1* 80 〇埃厚， 以便完成合適之保護量《> 无 閱 1 I 讀 1 參 閲 第 3 圖 9 所 欲 者 傜 複 數電 介 質層 101可與複數緩衝 背 ιέ *卜 | 層 1 0 3使用以改善層膜之均勻性於中間之處理期間，複數 之 ’意 1 I 緩 衝 層 1 0 3可夾置於諸電介質層1 0 1 之間 ,且 可使用為抛 事 項 1 I 再 1 | 光 物 或 独 刻 阻 IW 斷 物 〇 壞 1 裝 寫 本 參 閲 第 4 至 1 2 圆 ， 顯 不 本 發明 描繪 性之 實施例，參 頁 1 閲 第 4 圖 ) 一 城 墊 層 堆 鲞 包 含一 單 一緩 衝層 108,其分離 1 1 一 電 介 質 1 0 6及- -襯墊阻斷層1 1 〇 9 該緩 衝層 108僳配置於 I I 基 體 之 表 面 上 〇 如 圖 示 5 溝 渠1 1 4偽形於基體中。典型地 1 1 訂 1 9 該 等 溝 渠 係 藉 製 作 一 硬 式 蝕刻 遮 罩層 1 1 2之圖案，利用 習 知 徹 影 及 蝕 刻 技 術 予 以 形 成， 該 硬式 遮罩 層作為一硬 1 I 式 蝕 刻 遮 罩 以 用 於 形 成 溝 渠 所使 用 之反 應離 子蝕刻法（ 1 1 R I E), 該 硬 式 遮 罩 層 俗 藉 一 例如 使 用HF (氫氟酸）為蝕刻 1 1 m 之 濕 式 蝕 刻 法 予 以 蝕 刻 掉 〇此 時 ,在 溝渠 下方部分處 線 I 之 埋 入 板 僳 選 擇 性 地 利 用 習 知技 術 予以 形成 ，諸如提供 1 1 一 摻 雜 物 源 及 外 擴 散 其 中 之 摻雜 物 進入 基體 内，該摻雜 [ | 物 源 例 如 包 含 摻 雜 砷 之 矽 酸 鹽玻 璃 (AS G )〇 I 參 閲 第 5 圖 9 諸 溝 渠 11 4傺充煩有諸如多晶矽（poly)之 1 充 填 物 10 5 , 例如該多晶矽僳重摻雜有η 型摻雜物以形成 1 1 電 容 器 之 節 點 t 多 晶 矽 11 1之表面僳由CMP所 抛光而形成 1 1 具 有 襯 墊 阻 斷 層 11 〇之平坦表面， 如第6 圖中所示《參 1 1 -11 1 1 1 1 本紙張尺度適州屮國國家標率（CNS ) Λ4規格（210X297公釐） A7 〜____________Ξ__ 發明説明（、"） 間第7圖，充填物被作凹口，留下一部分之充埔物材料 於該等溝渠之下方部分（第5至6_>。TEOS層II6傺澱積於 諸線壁118及各溝渠114之底部120。該TEOS係使用來形成 〜電介質環管以降低寄生漏電，典型地，該TE0S被退火 »改善層膜之隔離待性。 參閲第8圓，該TE0S層11 6僳由反應離子蝕刻法自底部 UO及遮罩層11〇去除，同時該RIE去除TE0S層自層110之表 面及該溝渠側壁之上方部分β於第9 _中，諸溝渠H4接 箸充填有一諸如η摻雜多晶矽之充填物122。在第10圖中 ，充填物122偽藉濕式蝕刻法利用例如HF為蝕刻劑予以去 除至溝渠114内之預定高度123，該預定高度相對應於例 如其中欲形成埋入帶之底部，同時相對應於TEOS璟管124 之頂部。因為濕式蝕刻傺選澤性地氧化（亦卽，並不會 蝕刻TEOS),故TEOS有效地保護矽之倒壁免於受到蝕刻》 參閲第11圖，一選擇為矽之濕式蝕刻傜執行以去除該 τ Ε 〇 S，此蝕刻去除該Τ Ε 0 S至大約該多晶矽之頂部，形成 TEOS環管。在第12圖中，接箸使用充填物來充填諸溝渠 114,例如該充镇物偽使用來形成埋入帶之未摻雜多晶 矽。 參閲第13圔，在諸溝渠114已形成及充填後，執行化 學機械抛光法（CHP)之步驟以去除襯墊阻斷層110上方之 諸材料層，拋法之結果，頂部表面126並未平坦，其你 典型的所有抛光程序之某種程度。如第14麵中所示，襯 墊阻斷層110傺由濕式蝕刻或乾式蝕刻予以去除。於一 -1 2 - 本紙張尺度遶川中囤國家標苹（CNS ) Λ4规格（210X297公釐） - f 采 II 訂 II 線 (請先閱讀背面之注意事項再球寫本黃) 經？^部中JA打卑^;JiT,消於合竹d卬來 A7 B7 五、發明説明（"） 實施例中，襯墊阻斷層110選擇性地蝕刻至緩衝層108。 緩衝層108可為一氧化物，而襯墊層110則為氮化物。藉 提供緩衝層108作為蝕刻阻斷物，會達成一較為均勻之 表面128«» 參閲第15圖，緩衝層108係由蝕刻法來去除，而暴露 電介質層106。於一實施例中，電介質10 6偽氪化物而緩 衝層108則為氧化物，藉此，使緩衝層被選擇性地蝕刻 掉，此時電介質層10 6可在濕式蝕刻法中扮演蝕刻阻斷 物以作凹口於充槙物122至基體102之内，該凹口形成溝 渠式電容器之埋入帶。電介質層10 6至少具有最小之 厚度以使用作抛光或蝕刻阻斷物於兩層之間，例如，現 可繼缠處理以形成溝渠式電容器。在半導體晶H10G上， 電介質層106具有較為均勻之高度。 參閲第16圖，一淺溝渠130偽由習知之微影及蝕刻技術 予以界定，接箸，該淺溝渠充填有例如TE0S以形成一 淺溝渠隔離物（ST0),該TE0S被退火以增濃，利用電介質 層106為抛光阻斷物以抛光該STI表面，此允許STI130之 高度之較佳控制而逹成較佳性能。 參閲第17圖，另一描繪性實施例顯示一已形成於溝渠 214内之TEOS層216及一導入且蝕刻至一預定高度於溝渠 214之内的充填物222,而形成一凹口 215,凹口 215可利 用化學向下蝕刻法（CDE)予以形成，一基體202具有一熱 墊層204形成於其上。熱襯墊層204，電介質層206,緩 衝層208及襯墊層210係大致地如上文所述，CMP法己執 -1 3- 本紙張尺度適州屮闼國家標準（CNS ) Λ4規格（210X297公釐） (請先閱讀背面之注意事項再楨寫本頁 .裳· 線---- . A7 B7 五、發明説明（、> ) 行産生一頂部表面226於遮罩層210之上且由於抛光法而 具有高度變化。 參閲第18圖，襯墊層210偽_一選擇性濕式蝕刻或乾 式蝕刻予以去除，緩衝層2 0 8扮演一蝕刻阻斷物。在一 實施例中，襯墊層210選擇性地蝕刻至缓衝層2 0 8,緩衝 層208可為一氣化物而遮罩層210則為一氮化物。藉提供 緩衝層2 0 8，可達成一較為均勻之表面2 2 8。若緩衝層208 為一氧化物，則緩衝層208及TE0S層216可以以一單一蝕 刻步驟來去除，充填物222扮演一遮罩以防止TEOS層216 遭到去除，其中充填物222係存在於諸溝渠214之中β 參閲第19圖，電介質層2G6具有較均勻之表面203於其 上，環管224已形成於各溝渠214中，而充填物22 2已加 上以用於進一步處理而形成溝渠式電容器。充镇物222 可利用化學向下蝕刻法（CDE)來去除，可提供改善之均 勻性於蝕刻之表面，同時，可利用CMP，雖然如上逑之 CMP涫在地産生較為非均勻性》藉利用CDE，可形成深溝 渠之凹口以用於配置STI，如第16圖中所示^ STI將再利 用電介質層206為一抛光層阻斷物僳較佳地界定》 已説明描繪性實施例為一緩衝層配置於一電介質層之 内，以允許改善之電介質層厚度及平坦性之控制以及一 種用於形成緩衝層之方法（其係企圖於描繪而非限制）， 要注意的是，諸修飾及變化可由熟習於本技藝之人士根 據上文之教示而予以完成，因此應理解的是諸改變可完 成於所掲示之本發明待殊實施例中，而在如附錄之申請 -1 4- 本紙張尺度適州肀阔國家標牟（CNS ) Λ4規格（210X297公釐） — ；----------1C------II------i (誚先閱讀背面之注意事項再楨寫本頁) B7 /IV明發 \ 五 神申 精 ， 及求 睹要 範所 之法 明利 發專 本由 之地 、c I ΗΜ. ΛΚ. Jis 传 所特欲 圍且所 範明書 利發證 專本利 錄 附 於 明 £ 傺 者 護 述 詳 已 以 所 0 内 之 專 。 由中 及之 圍圍 範 範 利利 專專 請請 申 之 本纸张尺度追州’丨’囤國家標準（CNS ) Λ4規格（2丨OX 297公嫠） 誚先閱讀背面之注意事項再楨寫本頁 -裝_ 訂 線 ^7^.^^^^^^-^3^^^^^^5^ 五、發明説明（) 參考符號説明 10.. .•襯 墊 層 11.. .•襯 墊 堆 疊 12.. .•第 二 襯 墊 層 (襯墊氮化物層） 14.. • •第 一 襯 墊 電 介 質層 16.. ..基 體 18… • •硬 式 遮 罩 層 100 .•半 導 體 晶 Η 10 1. ..電 介 質 層 10 2. • •基 體 103 . •.緩 衝 層 104 . •.熱 抛 概 墊 層 10 5. •.充 填 物 106 . ..電 介 質 層 108. •.緩 衝 層 110. 襯 墊 阻 斷 層 111. .多 晶 矽 112. rap? •硬 式 移 動 玻 璃 層 114. .溝 渠 116. .T EOS 層 118* .線 壁 12 0. •底 部 122 . .充 填 物 12 3. .預 定 高 度 -16- (誚先閱讀背面之注意事項再填寫本頁) 裝· 訂 線 本紙张尺度適〗1]屮1¾國家摞皁（CNS ) Λ4規格（210X297公釐） 五、發明説明（β ) 12 4. .TE0S 環 管 12 6. .頂 部 表 面 12 8. .較 均 勻 表 面 130. .ST I ( 淺 溝 渠） 2 0 2 . •基 體 2 0 3 . .較 均 勻 表 面 2 0 4. .熱 襯 墊 層 2 0 6 . .電 介 質 層 2 0 8 . •緩 衝 層 2 10. •襯 墊 層 2 14. .溝 渠 2 15. •凹 P 2 16. .TE0S 層 2 2 2. .充 填 物 2 2 4 . .環 営 2 2 8. •較 均 勻 表 面 A7 B7 —.·--·------I------ΪΤ------^ (誚先閱讀背面之注意事項再硪寫本頁) ^"·部屮-^-〈打^'^h T-消於合作u印 -17- 本紙張尺度違;t]中W阄家榡芈（CNS ) Λ4規格（210X 297公釐）

Claims (1)

  1. 經濟部中央揉率局貝工消費合作社印策 A8 Βδ C8 D8 六、申請專利範圍 1. 一種半導體裝置，包含： -襯墊層，配置於一半導體基體之上；以及 -緩衝層，配置於該襯墊層之内，使該襯墊層分為 一在該缓衝層下方之電介質層，及一在該緩衝層上方 之遮罩層》 2. 如申請專利範圍第1項之半導體裝置，其中該襯墊層 含有複數之緩衝層於其内。 3. 如申請專利範圍第1項之半導體裝置，其中該緩衝層 傷由TEOS所作成，而該遮罩層及該電介質層像由氮化 矽所作成。 4·如申請專利範圍第1項之半導體裝置，其中該緩衝層 之厚度葆小於1 0 0埃β 5. 如申請專利範圍第1項之半導體裝置，其中該緩衝層 之厚度係於50與100埃之間。 6. —種在半導體晶片上形成具有均勻平坦性及厚度之層 膜的方法，包含下列步驟： 提供一基體，具有一熱襯墊物形成於其上； 形成一電介質層於該熱襯墊物之上； 形成一緩衡層於該電介質層之上，其中該缓衡層傺 由一相異於該電介質層之材料所作成；以及 形成一遮罩於該緩衝層之上，其中該緩衝層傜由一 相異於該遮罩層之材料所作成** 7. 如申請專利範圍第6項之形成具有均勻平坦性及厚度 ~18- 本紙張尺度適用中國國家揉準（CNS ) Α4規格（210Χ297公釐） — -±- — 11 I II 訂 II —線 (請先閲讀背面之注意事項再填寫本頁) 申請專利範圍 A8 B8 C8 D8 之度 斷體 渠厚 阻導 溝及 光 半 1 性 拋一 少坦及 一 作 至 平 以偽 製 該勻 ，層 可 於均 中質 中 口 有：之介 其 凹 具驟 口電 ， 一 成步凹該 法 成形列該得 方 形 之下於使 之 法項含物物 項 刻13包離離13 独第尚隔隔 第 下圍，渠渠 圍 向範法溝溝 範 學利方淺淺 利 化專的一該 專 用。讅膜成光 讅。 利中申層形抛。申 Η 如之 物如晶 I J Γ 裝 訂 I 線 - (請先閲讀背面之注意事項再填寫本頁) 經濟部中央梯率局負工消費合作社印製 本紙張尺度適用中國國家標率（CNS ) Α4規格（210X297公釐）
TW087113983A 1997-09-26 1998-08-25 Buffer layer for improving control of layer thickness TW393727B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/938,196 US6013937A (en) 1997-09-26 1997-09-26 Buffer layer for improving control of layer thickness

Publications (1)

Publication Number Publication Date
TW393727B true TW393727B (en) 2000-06-11

Family

ID=25471075

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087113983A TW393727B (en) 1997-09-26 1998-08-25 Buffer layer for improving control of layer thickness

Country Status (7)

Country Link
US (1) US6013937A (zh)
EP (1) EP0908938B1 (zh)
JP (1) JPH11176930A (zh)
KR (1) KR100509283B1 (zh)
CN (1) CN1132240C (zh)
DE (1) DE69809868T2 (zh)
TW (1) TW393727B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD291059S (en) * 1984-04-12 1987-07-28 Dale Mickelson Caster assembly
US6013937A (en) * 1997-09-26 2000-01-11 Siemens Aktiengesellshaft Buffer layer for improving control of layer thickness
JPH11186514A (ja) * 1997-12-22 1999-07-09 Toshiba Corp 半導体記憶装置及びその製造方法
JP2000058802A (ja) 1998-01-13 2000-02-25 Stmicroelectronics Srl Ｓｏｉウェハの製造方法
US6190955B1 (en) * 1998-01-27 2001-02-20 International Business Machines Corporation Fabrication of trench capacitors using disposable hard mask
JP2000124305A (ja) * 1998-10-15 2000-04-28 Mitsubishi Electric Corp 半導体装置
GB9915589D0 (en) * 1999-07-02 1999-09-01 Smithkline Beecham Plc Novel compounds
US6875558B1 (en) 1999-08-16 2005-04-05 Applied Materials, Inc. Integration scheme using self-planarized dielectric layer for shallow trench isolation (STI)
EP1079426A1 (en) * 1999-08-16 2001-02-28 Applied Materials, Inc. Integration scheme using selfplanarized dielectric layer for shallow trench isolation (STI)
US6563144B2 (en) 1999-09-01 2003-05-13 The Regents Of The University Of California Process for growing epitaxial gallium nitride and composite wafers
FR2810792B1 (fr) * 2000-06-22 2003-07-04 Commissariat Energie Atomique Transistor mos vertical a grille enterree et procede de fabrication de celui-ci
US6368970B1 (en) 2000-08-24 2002-04-09 Infineon Technologies Ag Semiconductor configuration and corresponding production process
CN100422210C (zh) * 2000-12-28 2008-10-01 Wyeth公司 来自肺炎链球菌的重组防护蛋白质
EP1512171A2 (en) * 2002-05-17 2005-03-09 The Regents of the University of California Hafnium nitride buffer layers for growth of gan on silicon
US6962857B1 (en) 2003-02-05 2005-11-08 Advanced Micro Devices, Inc. Shallow trench isolation process using oxide deposition and anneal
US7648886B2 (en) * 2003-01-14 2010-01-19 Globalfoundries Inc. Shallow trench isolation process
US7422961B2 (en) * 2003-03-14 2008-09-09 Advanced Micro Devices, Inc. Method of forming isolation regions for integrated circuits
US6673696B1 (en) * 2003-01-14 2004-01-06 Advanced Micro Devices, Inc. Post trench fill oxidation process for strained silicon processes
US7238588B2 (en) * 2003-01-14 2007-07-03 Advanced Micro Devices, Inc. Silicon buffered shallow trench isolation
DE10312202B4 (de) * 2003-03-19 2005-06-02 Infineon Technologies Ag Verfahren zum Herstellen einer Ätzmaske auf einer Mikrostruktur, insbesondere einer Halbleiterstruktur mit Grabenkondensatoren, und entsprechende Verwendung der Ätzmaske
US6921709B1 (en) 2003-07-15 2005-07-26 Advanced Micro Devices, Inc. Front side seal to prevent germanium outgassing
US7462549B2 (en) * 2004-01-12 2008-12-09 Advanced Micro Devices, Inc. Shallow trench isolation process and structure with minimized strained silicon consumption
KR100616673B1 (ko) 2005-02-14 2006-08-28 삼성전기주식회사 절연코팅층을 갖는 반도성 칩 소자 및 그 제조방법
TWI280610B (en) * 2005-06-01 2007-05-01 Mosel Vitelic Inc Hard mask structure for deep trench super-junction device
KR100851916B1 (ko) * 2007-03-31 2008-08-12 주식회사 하이닉스반도체 비휘발성 메모리 소자의 제조방법
CN118382294B (zh) * 2024-06-27 2024-08-20 杭州积海半导体有限公司 eDRAM的制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4666556A (en) * 1986-05-12 1987-05-19 International Business Machines Corporation Trench sidewall isolation by polysilicon oxidation
KR0140979B1 (ko) * 1989-10-20 1998-07-15 고스기 노부미쓰 반도체 집적회로 장치의 제조방법
WO1996002070A2 (en) * 1994-07-12 1996-01-25 National Semiconductor Corporation Integrated circuit comprising a trench isolation structure and an oxygen barrier layer and method for forming the integrated circuit
US5597756A (en) * 1995-06-21 1997-01-28 Micron Technology, Inc. Process for fabricating a cup-shaped DRAM capacitor using a multi-layer partly-sacrificial stack
US5643823A (en) * 1995-09-21 1997-07-01 Siemens Aktiengesellschaft Application of thin crystalline Si3 N4 liners in shallow trench isolation (STI) structures
US5656535A (en) * 1996-03-04 1997-08-12 Siemens Aktiengesellschaft Storage node process for deep trench-based DRAM
WO1997038442A1 (en) * 1996-04-10 1997-10-16 Advanced Micro Devices, Inc. Semiconductor trench isolation with improved planarization methodology
US5834358A (en) * 1996-11-12 1998-11-10 Micron Technology, Inc. Isolation regions and methods of forming isolation regions
US5776808A (en) * 1996-12-26 1998-07-07 Siemens Aktiengesellschaft Pad stack with a poly SI etch stop for TEOS mask removal with RIE
US5786262A (en) * 1997-04-09 1998-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Self-planarized gapfilling for shallow trench isolation
US6013937A (en) * 1997-09-26 2000-01-11 Siemens Aktiengesellshaft Buffer layer for improving control of layer thickness

Also Published As

Publication number Publication date
KR100509283B1 (ko) 2005-10-25
US6013937A (en) 2000-01-11
CN1132240C (zh) 2003-12-24
EP0908938A2 (en) 1999-04-14
CN1218991A (zh) 1999-06-09
DE69809868T2 (de) 2003-10-09
EP0908938B1 (en) 2002-12-04
DE69809868D1 (de) 2003-01-16
JPH11176930A (ja) 1999-07-02
KR19990029365A (ko) 1999-04-26
EP0908938A3 (en) 1999-12-15

Similar Documents

Publication Publication Date Title
TW393727B (en) Buffer layer for improving control of layer thickness
TW425655B (en) Integration scheme enhancing deep trench capacitance in semiconductor integrated circuit devices
TW382774B (en) Trench isolation method utilizing composite oxide films
CN104253127B (zh) 具有降低衬底翘曲的背面结构的集成电路
TW322619B (en) The method for forming trench isolation
TW448564B (en) A trench capacitor with isolation collar and corresponding manufacturing method
TW426907B (en) Improved dishing resistance
TW404046B (en) Improved controllability of a buried device layer
TW439262B (en) Semiconductor device and manufacturing method thereof
TW396515B (en) ULSI IMD process improvement by in-situ deposition of high density plasma enhanced chemical vapor deposition dielectric with embedded CMP stopper dielectric layer
TW395028B (en) A metal fuse structure and a method of forming a terminal via in a fuse structure
TW411567B (en) Reduced pad erosion
TW388123B (en) Method of producing DRAM capacitance and structure thereof
US7119015B2 (en) Method for forming polysilicon plug of semiconductor device
TW426949B (en) Reduction of pad erosion
TW434725B (en) Method for manufacturing globally planarized semiconductor device
TW440996B (en) Self aligned buried plate
TW409344B (en) Method of producing shallow isolation trench
JP2005203394A (ja) 半導体装置の製造方法
US20080096385A1 (en) Slurry composition for forming tungsten pattern and method for manufacturing semiconductor device using the same
TW483152B (en) Improved methods of forming the buried strap and its quantum barrier in deep trench cell capacitors
TW200849488A (en) Deep trench and fabricating method thereof, trench capacitor and fabricating method thereof
TW395024B (en) The method to shape up a shallow trench for isolation in IC
TWI258856B (en) Semiconductor device and manufacturing method thereof
TW396613B (en) Low resistance bitline structure with low bitline to bitline coupling capacitance and its methods

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent