TW387148B - Memory cell for dynamic random access memory (DRAM) - Google Patents

Memory cell for dynamic random access memory (DRAM) Download PDF

Info

Publication number
TW387148B
TW387148B TW087116171A TW87116171A TW387148B TW 387148 B TW387148 B TW 387148B TW 087116171 A TW087116171 A TW 087116171A TW 87116171 A TW87116171 A TW 87116171A TW 387148 B TW387148 B TW 387148B
Authority
TW
Taiwan
Prior art keywords
silicon
layer
crystal
trench
transistor
Prior art date
Application number
TW087116171A
Other languages
English (en)
Inventor
Gerd Scheller
Reinhard Stengl
Martin Gall
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW387148B publication Critical patent/TW387148B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/038Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0383Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Description

ΑΊ Η7 經濟部中央標準局負工消费合作·社印製 五、發明説明 ( ί ) 1 1 發 明 領 li 1 本 發 明 有 關 使 用 於 動 能 隨 機 存 取 記 億 苫曲 m (D R AM ) 内 之 記. 1 憶 髏 αα 元 9 且 較 特 別 地 J 有 關 —. 種 記 億 體 DO m 元 其 使 用 /·«. if) 先 1 -* 電 介 質 充 填 之 直 立 式 溝 渠 為 -▲ f諸 存 節 點 及 位 於 該 溝 閱 讀 1 渠 上 之 直 立 式 電 晶 體 為 一 開 關 0 背 而 1 I 之 1 發 明 ρη 景 注 意 1 | DRAM s已呈最重要之積體電路裝置, 且係持續研究及發 事 項 1 1 再 展 之 源 泉 5 特 別 地 » 以 增 加 它 們 的 儲 存 能 力 以 及 寫 入 及 本 έ 讀 取 速 率 為 的 5 此 已 需 要 使 用 較 小 及 較 緊 密 空 間 之 記 頁 1 I 億 體 ΒΙ3 早 元 以 使 用 於 記 億 體 陣 列 中 〇 所 增 加 之 重 要 事 項 偽 1 1 記 億 sm m CJCX 早 元 其 中 儲 存 節 點 由 一 多 晶 矽 充 填 之 溝 渠 5 配 置 1 | 於 一 矽 晶 Η 中 > 及 開 關 電 晶 體 偽 一 直 立 式 電 晶 體 J 位 於 1 訂 晶 片 内 而 在 該 溝 渠 之 上 〇 熟 知 - D R AM 偽 使 用 M0SF ET (金 屬 氯 化 物 半 導 體 場 效 電 晶 p,m 體 )作為開關電晶體, 交替於 1 I 源 極 與 汲 極 間 之 電 晶 體 的 兩 輸 出 電 流 終 丄山 m 扮 演 之 角 色 有 1 如 儲 存 節 點 之 充 電 及 放 電 > 如 此 > 田 適 用 於 待 殊 角 色 時 1 ,各該等終端可描述為 源 極 / 汲 極 及 一 汲 極 /源極 〇 k I 為 解 說 之 百 的 該 等 终 端 % 簡 稱 為 一 源 極 / 汲 極 9 直 立 1 1 式 電 晶 體 傜 以 一 方 式 位 於 儲 存 節 點 之 上 其 使 該 αα 早 元 所 • I 1 使 用 之 晶 Η 表 面 面 積 本 質 地 相 同 於 直 立 式 溝 渠 之 所 使 用 J I 者 〇 理 想 地 利 用 直 立 式 電 晶 am Hi 之 C30 単 元 可 提 供 較 高 於 1 1 使 用 水 平 式 開 關 電 晶 體 之 CIO 単 元 的 封 装 密 度 9 其 中 該 水 平 1 1 式 開 關 電 晶 體 係 定 位 毗 鄰 於 提 供 儲 存 節 點 之 溝 渠 Ο 在 直 1 立 式 溝 渠 RO 単 元 上 之 直 立 式 電 晶 體 之 一 形 式 偽 描 述 於 美 國 1 1 3 - 1 1 1 1 本紙張尺度適用中國國家標隼(CNS ) Λ4規#, ( 210X297公处) Λ7 ΙΠ 五、發明説明(> ) 專利申請序號第0 8 / 7 7 0 9 6 2號,於1 9 9 6年1 2月2 0日申請, 其中發明人係N 〇 r b e r t A r η ο 1 d,而受讓人偽相同於本申 _案之受讓人。 發明槪沭 本發明之記憶體單元具有一由新穎方法所製造之獨特 結構。在一實施例中,半導體晶片係首先配置以一欲使 用於形成該單元之儲存電容器之直立式溝渠,在作成該 溝渠之後,該電容器之電介質偽藉以一電介質材料塗敷 其壁而形成,該電容器之儲存節點偽由該溝渠之一摻雜 之多晶矽填充物所提供,該溝渠之頂部部分配置以本質 單晶矽,適用以形成直立式電晶體之源極/汲極,一間 置於兩電介質層間之額外之矽層俗接箸澱積於該晶片之 上,該三層偽開孔於該溝渠上之區域中以暴露填充物之 頂部,典型地,此層傺多晶矽,在該開孔作業中所暴露 之額外多晶矽層之諸壁被氧化以形成該電晶體之閘極電 介質,接著該開口被充填以適用於形成該電晶體之中間 層之矽,其中在作業期間將産生反轉層其形成通道於該 電晶體之源極/汲極區之間。最後,形成一額外之矽層 ,其將以此中間層形成該電晶體之第二源極/汲極區。 一位元線之連接傜作成於此最後所述之層,而字元線則 由開孔之多晶矽層所提供。 本發明之另一實施例係針對一記億體單元,其俗使用於 一矽晶Η之單晶巨塊部分内之諸記億體單元之行與列之 記憶體陣列中,且由諸字元線及儲位元線及以定址。該 -4 - 本紙張尺度適用中國阈家社_準(€奶)/\4悅#,(210/:297公处) 先閱讀背而之注¾事項再填寫本頁 -1. 装. 訂 經消部中央標準局負工消f合作杜印聚 經滴部中央標準局貝工消費合作社印奴 Λ7 B7 五、發明説明(4 ) 記憶體單元包含一電容器,一直立式電晶體,一字元線 ,及一位元線。該電容器包含一直立式溝渠,充镇以矽 ,且具有一層電介質沿箸其壁,可隔離矽填充物與該晶 片之巨塊部分。該直立式電晶體係重疊於該溝渠之上, 目.具有一第一源椟/汲極,合併於該溝渠之頂部處;一 中間矽層,其合併於該溝渠之頂部處之矽瑱充物而形成 第一源極/汲極區,且其中一反轉層偽産生來形成一導 電通道;一第二源極/汲極區,覆於該中間矽層之上; 一閘極電介質層,包圍該中間矽層;以及一閘極,包圍 該閛極電介質層且沿箸該晶片之表面延伸,而電氣隔離 於該處及耦合於一字元線。位元線傷電氣連接於第二源 極/汲極旦延伸於該溝渠之表面上及電氣隔離於字元線 與该晶片。 在另一實施例中,本發明傜一種製造該單元之新穎方 法,包含給與晶種資訊至溝渠中所澱積之多晶矽,此晶 種資訊可提供一半導體中間層,其中可産生電晶體之通 道。 在另一實施例中,本發明偽針對一種用以製作記億體 單元之方法,該方法包含下列步驟:形成一溝渠於一導 電形式之半導體晶片中;形成一電介質層於該溝渠之諸 壁上;以一導電形式相反於該晶體導電形式之多晶矽充 镇該溝渠;成長一足夠厚之磊晶矽層於該晶片之表面上 ,用以形成一導電形式柑反於該晶Μ之導電形式之本質 單晶矽層於該溝渠之頂部之上,作為一第一源極/汲極 本紙張尺度適用中國國家榡準(cns )以規枯(2i〇x2yr公片) (誚先閱讀背而之注意事項再填寫本頁
T 1 --- 經濟部中央標卒局負工消费合作社印製 Λ7 Η 7 五、發明説明(4·) •,形成一第一電介質層於該晶片之表面上;形成一導電 形式相反於該晶K之導電形式之多晶矽層於該第一電介 質層之表面上;形成一第二電介質層於該多晶矽層之表 面上;蝕刻一開口貫穿該第一及第二電介質層與該多晶 矽層以裸露本質單晶矽於該溝渠之頂部;選擇性地沿著 該開口之側壁而形成一氣化矽層於該多晶矽層之中;成 長一導電形式之單晶矽於該開口中,用以形成一中間層 ,其中將形成一直立式電晶體之通道,其中在該多晶矽 層之開口之側壁上之該氣化矽層作為閘極電介質;以及 澱積一相反導電形式之導電層於該晶片之頂部表面上, 其接觸該中間矽層用以當作一第二源極/汲極與該單元 之位元線。 本發明將較佳地理解自結合附圖之下文之詳細說明。 園式篛a說明 第1圖係一包含使用於DRAMS中之雩晶體及電容器種類 之標準記億體單元之電氣電路圔ί 第2 _傺一矽晶片之部分横截面圖,該矽晶Η包含一 記憶體單元,其具有第1圖之該單元之電氣圖及包含根 據本發明之一用於電容器之直立式溝渠及一重叠之直立 式電晶體; 第3圖偽一記憶體陣列之頂部圖,該記憶體陣列俗利 用根據本發明之直立式電晶體重疊於直立式溝渠之上; 以及 第4 _至第第]0圖顯示部分之矽晶片於多種階段中, 本纸張尺度適用中國國家榡準(CNS ) ΛΊ規枯(2Ι0Χ 297公处) I - - II - I -- I .1 -1 1^1 - ·ί 1—— - t 邻先閲违背而之注^事項再填寫本!)
、1T 經滴部中央標準局員工消费合作社印取 Λ7 H7 五、發明説明(r ) 其中形成有根據本發明之第2圖中所示之種類之記憶體 CM3 — 単兀。 I 細—J01 第1圖顯示一記憶體單元〗.〇之電氣電路圖。此一單元 偽使用於例如,隨機存取記億體UAH)積體電路(1C)或晶 Η中,同時,此一單元可使用於動態RAM (DRAM),同步 型D R A M ( S D R A Μ ),或其他記億體晶片中。該單元包含一 MOS電晶體12,串聯於一電容器14。電晶體12分別地具 有第一及第二輸出電流電極1 2 Α及1 2 Β,及一閘極電極1 2 C ,該開關電晶體之閘極電極1 2 C偽連接於D R A Μ陣列之一字 元線,當正電流自電極1 2 Α流經電晶體1 2而進入電極1 2 Β 時,電極]2 A作為該電晶體之汲極,而電極1 2 B則作為源 極。此傺發生於當讀入或再新邏輯資訊(資料,信號位 元,亦即,” Γ’或"〇 ”)於記憶體單元i Q時,當資訊自記 億體單元12讀出時,電流流自電極12B經過電晶體12至 電極]2 A,其中電極1 2 B作為汲極而電極1 2 A刖作為源極。 然而,如稍早所述,為簡單計,各將描述為電晶體1 2之 源極/汲極。電容器1 4具有第一(1 4 A )及第二(1 4 B )極板, 極板14B偽典型地耦合於一參考電壓,該參考電壓在圖 中俗顯示為接地]7,在若干實例中,可企望於使用其他 參考電壓於極板1 4 B之上,諸如V p p / 2 ^電晶體1 2導通以 促使電流流自一連接於電極1 2 b之位元線至電容器1 4,而 關閉以隔離電容器1 4於位元線1 8。一相對應於位元資訊 之信號(邏輯資訊)偽儲存為電容器1 4上之電Μ,當適當 -7 - 本紙張尺度適用中國國家標準(CNS ) Λ41 - —i I -- Is— . 1 I— : —--I— --I— I - - ^ (計1間請背而之注¾事項再填寫本頁 -- 丁 、-0 ,線 Λ7 H7 五、發明説明(k ) Μ--i-----^ -裝— 站1間讀背而之注&事項再填寫本页 之信號施加於字元線1 9及位元線1 8時,資料(” 1 ”或” Ο ”) 偽儲存為電容器1 4上之電荷,該電碕會保持一有效的時 間,因為儲存節點1 G之漏電,大致地必須週期性地再新 所儲存之資料。 、\=° 經濟部中央標芈局员工消费合作社印製 第2圖顯示根據本發明之記億體單元1 1之結構。複數 之記億體單元偽互連以形成一陣列或諸陣列。該等陣列 偽使用於形成諸如D R A M s,同步型DR A M s ( S D R AM s ),或其 他記憶體ICs之記億體積髏電路。該記億體單元11像顯 示形成於一諸如半導體晶圓之半導電性晶片2 0之一部分 中,該晶圓包含例如,矽,其他含有矽於絶緣體上(S 0 I ) 或砷化録之半導體晶圓亦傺有效。該晶圓可不予摻雜, 或微或重摻雜以具有一第一導電性之諸摻雜物。在一賁 施例中,該晶1={含有一巨塊部分,其有利地係一 P型單 晶矽。記憶體單元具有如第1圖中所示之電氣圖示,含 有一巨塊單晶部分2 1之晶Η 2 0包含一溝渠。在一實施例 中,該溝渠含有一實質之橫截面為方形物,充填以例如 ,作為記億體單元1 ]之儲存節點1 6 (第1圖)之重摻雜η + 型多晶矽2 3,具備其他構截面形狀之諸溝渠亦係有效。 同時,η +多晶矽镇充物相對應於與電晶體1 2之源極/汲 極12Β合併之電容器14之一極板14Α(第1圖)。 一電介質層2 4包圍該溝渠2 2之諸側壁及底部而作為電 容器14之電介質,選擇性地,一重摻雜η +型2 6包圍該溝 渠22之外部,該外部偽由電介質層24與其填充物23隔離 ,靥2G作為該電容器14之另一極板14Β(第1圖)。大致 -8- 本纸張尺度適用中國國家標準(CNS ) ( 2Κ)Χ2<>>7公' 經濟部中央標率局負工消費合作社印製 Λ7 1Π 五、發明説明(7 ). 地,晶Η 2 0之p型巨塊21係維持於大致為接地之參考電位, 如上所逑。其他諸如V ρ ρ / 2之參考電位亦係有效。 位於該溝渠2 2之上偽一對應於電晶體1 2之直立式電晶 體,該直立式Μ 0 S F Ε Τ電晶體含有η +型層3 4及3 7 ,各大致 地圓形於横截面而相對應於第1圖之源極/汲極1 2 Β及 源極/汲極1 2 Λ ,巨因此形成該電晶體之兩輸出電流终 端,在該等間之中間物延伸p型層3 0 ,其内將産生η型 反轉層(未圖示)以作為該等層3 4及3 7之間的導電通道, 當施加閘極電壓時,會使電晶體於它關閉之開關導電狀 態。該電晶體之閘極電介質係由一包圍著層30之氧化矽 層32所提供。層34將與一導電層36合併,該導電層36作 為Π R A Μ之位元線5 2且以垂直於圖示平面之方向伸展於該 溝渠之表面上,層37對應於記億體單元10之儲存節點16 (第1圖)。 字元線5 0偽由分段之II +型層所提供,顯示為部分3 8 A, 3 8 B,同時伸展於正交位元線3 6之晶片2 0之頂部表面上, 將呈現於下文第3圖之解說中。層部分38 A及38B作為電 晶體1 2之閘極電極1 2 C。p +型中間區3 0及閘極電介質層 3 2本質地偽接合於字元線5 G之兩區段3 8 A與3 8 B之間,一 氧化物層4Q絶緣該字元線5G之底部表面於矽晶片2G之頂 部表商。 企望該中間區3 Q為高遷移率以用於諸如N Μ 0 S型電晶體 中之電子之電荷載體,因為其電位偽供較高開關速率用 。為此理由,企望該中間區本質地包含單晶矽。根據本 -9 - 本紙張尺度適用中國國家標车(CNS ) Λ4圯#, ( 210X2^7.公玷) J-------「-裝丨 ("先間請背而之注意事項再填寫本頁
、1T 經濟部中央標準局負工消费合作社印製 A7 B7五、發明説明(# ) 發明一實施例,一實質單晶中間區3 0僳配置於作為該開 關電晶體之一源極/汲極1 2 A (第1圖)之溝渠2 2的多晶矽 充填物2 3與作為該開闊電晶體之另一源極/汲極1 2 B (第 1圖)之區3 0上之矽層3 4之間。如画示,該中間區合併 於該單元之位元線3 0。 在第3圖中,顯示有第2圖之一兩度空間矩形陣列之 記億體單元1 1之頂視圖。如第3 _中所示,行之字元線 5 0偽垂直地伸展,而列之位元線5 2則水平地伸展。絶緣 之交錯處則配置於兩組線將交叉之處。較大傾斜之方形 物5 4表示該直立式溝渠22之輪廓,而包含於該較大傾斜 之方形物54之内的較小方形物56則傺直立式電晶體之輪 廓。 參閲第4至1 0圔,顯示用以形成根據一實施例之記億 體單元之種種步驟。 典型地,複數之記億體I C s傜並聯地製造於一晶圓上, 在並聯處理之後,該晶圓接著切塊為許多晶片,典型 地,各晶片容納一單一 1C,各1C含有成千値單元及相關 之輔肋電路用以寫入,讀出,及再新。為簡化起見,該 處理之解說將限制於與一單一記億體單元有關。 如画示,一溝渠偽形成於作為工件60之一切片之半導 體基體或晶圓中。在一實施例中,該晶圓包含一微摻雜 以P型摻雜物({P-)之矽。如第4圖中所示,典型地藉 形成一大致地稱為PAD(襯墊)氧化物之氧化矽薄層62於 —矽工件(晶Η )60之表面上而開始,此層主要地作為在 -1 0 - (邻先閱讀背而之注意事項再填寫本頁) Τ 裝· 、1Τ 本紙張尺度適用中國國家標準(CNS ) Λ4規4Μ 210X2W公处) 經濟部中央標準局只工消費合作社印製 Λ7 H7 五、發明説明(9 ) 處理期間保護該切)H G 〇之表而且在處理之過程中予以去 除。大致地,該Ρ Λ D氣化物6 2係覆蓋以氮化矽層β 4 ,通 稱為P A !)(襯塾)氮化物,其主要作為一蝕刻阻斷物於若 干其後之處理步驟中。 接箸,在矽工件6 0中形成一溝渠6 6,其將接箸充填以 多晶矽,此多晶矽偽重摻雜以η-型摻雜物(n+ )及作為該 單元之儲存節點。此可在通常之方式中完成,即,需配 置一合適之製成_案之遮罩層β 5於該切片之表面上且利 用異方向性反應離子蝕刻法(R I Ε )來形成一溝渠.於該矽中 。例如,該遮罩含有Τ Ε 0 S,其他形式之用以蝕刻該溝渠 之硬式遮罩亦傜有效。接箸,若欲含有如第2圖中由n + 塑層2 G所示之選擇性之重摻雜極板區時,則將由例如導 入一適用之摻雜物於該溝溝中旦擴散其進入該基體之內 而形成。具有多種技術有效於此目的,例如藉塗覆該溝 渠之内部以一砷豐磺之塗覆法及加熱以擴散砷進入該溝 渠之矽壁用以摻雜其成η +型。為簡化圖式,此層傜省略 於此及之後的諸圖中。 在形成該η +型極板之後,該溝渠6 S之諸壁在形成電介 質層7 Q之前予以預清洗。該電介質層係形成在該等溝渠 側壁上目.在該遮罩層6 5上方,該電介質層作為電容器之 電介質,該電介質層包含例如,氧化矽,氤化矽,氮氣 化矽,或由習知技術所形成之含氣之氪化矽。 接箸,充填該溝渠以n +型摻雜多晶矽7 2 ( ρ ο 1 y s i 1 i c ο η ) ,該多晶矽偽建構於該工件Β Ο之頂部表而之上,具到該 -1 1 - 本紙張尺度適用中國國家摞隼(CNS ) ( 21〇χΤνΤ>>ίΠ (""間靖背而之注念事項再填寫本页) Τ d -
、1T 五、發明説明( Μ Η 7 示 所ΜΡ 中{C 圖法 4 光 第抛 如械 ,機 滿學 填化 22受 .渠接 溝.而 表 B- 咅 頂 該 使 後 之 此 在 面 表 之 ο ο - 件Η 該 化 面 平 以 平 成. 達 以 物 斷 阳 刻 蝕 1 為 作 4 β 層 。 質示 介所 電中 該圖 1. 4 中第 業如 作 , 此化 在而 質遮 介硬 電及 之質 上 介一;|电Μ ^ 未Hfi ( 晶 層多 罩之 遮留 硬殘 及及 而物 表化 該氮 在 m 除襯 去下 ,留 著 , 接70 層 除 去 以 / Μ 予 C 法 , 刻效 蝕有 學偽 化亦 式法 濕方 之刻 F Η 触 如之 例層 由等 0 該 偽除 層去 罩以 用 他 其 面 平 來 用 使 偽 面 表 部 頂 之 而RI 平由 一 偽 成分 造部 來部 矽頂 晶之 多渠 該溝 除該 去 , 而地 面性 表擇 該選 化 Ρ 凹 成 開 該 顯 樣 果 結 該 層 質 介 電 及 物 化 氮 塾 襯 該 於 性 擇 選 偽 晶 磊 之 上 渠 溝 矽 晶 多 該 在 了 良 改 4 7 P 凹 ο 中 画 5 第 於 示 使周 以面 深平 夠之 足面 傜表 口部 凹頂 該之 ,件 中工 例矽 施該 實於 一 矽 在晶 〇 單 質地 品質 之實 矽為 之渠 長溝 成該 矽 之 長 成 晶 磊 之 上 渠 溝 該 在 了 良 改 P 凹 該 此 备 0 C 質 處品 圍之 成露 形裸 以以 上除 渠剝 溝偽 該層 於物 矽化 之氧 長及 成物 晶化 #氣 備墊 製襯 在該 圖中 6 0 第晶 照電 參立 直 J---ΐ------- (-;<?尤間誚背而之注意事項#填寫本頁
'1T 經濟部中央標準局月工消费合作社印製 攝訊 如資 例之 由種 0 晶 僳與 除給 去面 之表 層矽 墊之 襯露 該裸 ,該 商 。 表成 矽達 晶來 單法 之刻 6 独 件學 工化 該式 施 實1 在 〇 上 面 表 之 ο 6 伴 Η 該 於 長 C 成 上地 其晶 於磊 矽偽 長98 成層 以 砂 用 磊長 在成 如之 例矽 , 晶 物磊 隹 0 0 摻雜 型摻 η 處 以原 雜在 摻俗 重層 傜矽 層η+ 矽該 之 , 晶間 磊期 該之 , 長 中成 例晶 本紙張尺度適用中國國家椋準(CNS ) ( 2Ι0Χ»·? 經滴部中央標隼局另工消费合作社印製 Λ 7 Η 7 五、發明説明(、< ) 係描述於例如美國專利序號第〇 8 / 6 6 7,5 4丨及Ο 8 / 6 Ο 5,6 2 2 號中,其將結合於本文中供實際參考用。該磊晶層98傺 成長S夠地厚且足夠地結晶化,使用藉由加熱法之再結 晶化可使其充分地單晶化以使用作形成在該直立式Ν Μ 0 S 電晶體之中間層,如第G圖中所示。 現遮罩該工件之頂部表面使得可去除該聶晶層9 8 ,除 覆於該多晶矽所充镇之溝渠6 6 Α之外。 接著,在該平台1 Q Q之曝露表面上形成一氧化物層1 〇 2 其偽適用為所形成之直立式電晶體之閘極電介質物。 在此氧化物層1 Q 2形成於該平台之整铜曝露表面之後, 芯須選擇性地自該平台1 Q 2之頂部表面去除該氣化物1 0 2 , 典型地,此傺藉首先形成一矽氮化物層104於該平台100 之表面上,選擇性地自該平台之表而去除該矽氮化物層 而搽留下氮化物間隔物於該平台之側壁上,以及接著選 擇性地蝕刻掉該平台之頂部表面上所暴露之矽化物及覆 於該工件上之其餘物之所曝露之氧化物而完成。 雖非必要,但企望於接箸蝕刻在該平台之頂部處之矽 ,以形成一淺的凹口 1 〇 6於該平台之頂部處,如第8圖 中所示,同時,可去除在工件60 A之表面處未由該平台 所保護之矽,此允許閘極氧化物來提供源極/汲極汲極 部分重《,此部分重疊傜已知為企望供電晶體之高速率 開關用之因素。 如第9圖及第1 ()圖中所示,本質地僅維持提供汲極/ 源楝區及字元與位元線,為此目的,首先殿積第一氣化 -1 3 - 本紙張尺度適用中國國家標率(CNS ) Λ4規梠(2]0/2叩〉>砧) 郃先間讀背而之注意事項存填寫本頁) 裝·
.1T Λ7 H7 五、發明説明(p ) 物層8 Π ,其絶緣該工件之表而於字元線層8 2 ,該字元線 層8 2將接箸澱積於上。 在澱積該字元線之前,須去除平台]〇 〇之倒邊上之氮 化物間隔物】(1 2,使得多晶矽字元線可作成實際接點於 閘極氣化物1 (1 2 ,此偽有利地藉一濕式鈾刻其僅箸手於 該氮化物間隔物。在已去除該等氮化物間隔物之後,依 序地殿積有η +型導電性之多晶矽層82及第二氧化物層84 以達成第9圔中所示之結構。 在澱積該兩層之後,使用來去除過多之該等層而達成 第3圖中所示之結構,而留下暴露之裸露磊晶矽於該平 台之頂部表面處。 參閲第1 〇層1,在該矽平台之暴露表而上澱積一層η +型 導電件多晶矽3 0以形成汲極/源極區,及澱積一層金屬 δ夕化物9 2以形成一高導電性之位元線。 現造成一以本質之細項相對應於第2圖中所示單元之 αο 早τϋ。 將理解的是,所描逑之該等特定之實施例傺僅描繪本 發明之大致原理,而種種修飾將為可行,且不會背離本 發明精神及範躊。例如,其中形成記憶體單元之單晶矽 可為一矽層,其已磊晶地成長於一諸如青玉之外來材料 之適用之晶體。再者,該等特殊導電性形式可反轉,而 所變化之種種矽層之導電性係熟知於該項技術之工作者 。又,所涉及之該等變化之處理步驟諸如蝕刻法及澱積 法,可予以變化。而且,當本發明已就矽作為半導體來 -1 4 - 本紙張尺度適用中國國家榡準(CNS ) Λ4规枋(2丨0 X ) -!Ί—彳Ί叫f 誚尤閱讀背而之注&事項再填艿本頁
'1T 經濟部中央標準局負工消贽合作社印奴 .J__ Λ7 Η 7 五、發明説明(β) 描逑時,其目前為較佳之選擇,但其他形式之基體亦偽 有效,因此本發明之範疇並非參考上逑說明來確定,而 是應參考附錄之申請專利範圍與兮部領域之等效物來確 定〇 (誚先閱讀背而之注意事項再填寫本頁 •裝
、1T 經濟部中央標隼局Μ工消费合作社印^ -15- 本纸張尺度適用中國國家標準(CNS ) AMO; ( 处) 經漪部中央標準局員工消费合作社印聚 Λ7 Η7五、發明説明(J ) 3 7.....η +型層(儲存節點) 3 8 A——η +型層(閘極電極) 3 8 Β .... η +型層(閘極電極) 4 0.....氣化物層 5 1).....字元線 5 2.....位元線 54.....較大傾斜之方形物 5 0.....較小方形物 0 〇.....矽工件(晶Η ) 60Α.·.·矽工件(晶Η ) 62.....氧化矽薄層(襯墊氧化物) G 4.....氮化矽層(襯塾氮化物) 6 5.....遮罩層 G G .....溝渠 7 0.....電介質層 72.....η +型摻雜之多晶矽(多晶矽) 7 4.....凹 口 80.....第一氧化物層 82.....字元線層 8 4.....第二氧化物層 90.....η +型導電多晶矽 9 2.....金屬矽化物 98.....砂層(裔晶層) 1 0 0 ....平臺 -17- 本纸張尺度適用中國國家標隼(CNS ) Λ4说枯() -------—裝-- ?1間站背而之注f項再填,Η本頁) 訂 I__ Λ7 B7 五、發明説明(4 ) 10 2——氧化物層(閛極氣化物,氮化物間隔物) 1 0 4 ....氣化矽層 1 0 0 ....淺凹口 (計先閱讀背而之注意事項再填寫本頁) 裝·
-II
經濟部中央標準局貝工消费合作社印K -1 8 - 本纸張尺度適用中國國家標準(CNS ) ( 2丨Ox〗97,:./#' )

Claims (1)

  1. 六、申請專利範圍 A8 Βδ C8 D8 驟 步 列 下 *’ 含内 包 Μ , 晶 法矽 方之 之式 元形 單電 體導 億一 記於 作渠 製溝 以一 用成 種形 上 壁 諸 之 渠 溝 該 於 層 質 介 電 1 成 形 晶 多 之 式 形 電 導 1 之 式 形 電 導 該 之 Η 晶 ·’ 該渠 於溝 反該 相填 以充 矽 用片 , 晶 上該 面於 表反 之相 片式 晶形 該電 於導 靥層 矽一 晶成 磊形 之上 度部 厚頂 夠之 足渠 一 溝 長該 成在 以 極 源 1 第 1 作 於 用 層 矽 晶 單 質 本 之 式 形 eg ·., 導楠 之汲 上磊 之該 渠蓋 溝覆 該 , 於上 台面 平表 一 之 成片 形晶 以該 層於 矽層 晶質 磊介 該電 於一 案第 圖 一 作成 製形 台 平 之 矽 晶 料物 材隔 一 間 有等 含該 台至 平除 該去 ,地 邊性 側擇 之選 台可 平層 該質 於介 物電 隔一 間第 諸該 成中 形其 第使 該層 除質 去介 部電 頂 一 之第 台該 平護 之保 矽物 晶隔; 磊間除 該等去 及該邊 面中側 表其之 之 ,台 K 層平 晶質該 該介自 從電於 一 免 J--τ—一;—一.. (請先閲讀背面之注意事項再填寫本頁) H. "° 經濟部中央榡準局員工消費合作社印^ 第 該 之 上 ·’邊 上側 面之 表台 之平 片該 晶下 該留 於 , 層物 質隔 介間 電壁 二側 第等 一 該 成除 形去 作 層 質 介 Be 一 第 該 之 上 邊 側 之 台 平 該 在 ., ,物 層化 質氣 介極 s BW IpETB^~ 1 為 多 1 第 之 式 形 電 導 ·, 之上 片面 晶表 該之 於層 反質 相介 式電 形二 電第 導該 一 於 成層 形 0 晶 上 而 表 之 層 矽 晶 多 該 於 層 質 介 電 三 第 1 成 形 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐) 六、申請專利範圍 A8 B8 C8 D8 表. 之 台 平 之 矽 晶 磊 該 露 暴 以 層 質 介 IpST 三 第 該 化及 面以 平 ·’ 面 電晶 導磊 之該 片於 晶台 該平 於矽 反晶 相多 式一 形成 電形 導以 一 ’ 於層 案矽 圖晶 作多 製二 。 及第上 成之之 形式台 形平 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
TW087116171A 1997-09-30 1998-10-01 Memory cell for dynamic random access memory (DRAM) TW387148B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/940,897 US6383864B2 (en) 1997-09-30 1997-09-30 Memory cell for dynamic random access memory (DRAM)

Publications (1)

Publication Number Publication Date
TW387148B true TW387148B (en) 2000-04-11

Family

ID=25475604

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087116171A TW387148B (en) 1997-09-30 1998-10-01 Memory cell for dynamic random access memory (DRAM)

Country Status (6)

Country Link
US (1) US6383864B2 (zh)
EP (1) EP0905771A3 (zh)
JP (1) JPH11177045A (zh)
KR (1) KR100486190B1 (zh)
CN (1) CN1125486C (zh)
TW (1) TW387148B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291298B1 (en) * 1999-05-25 2001-09-18 Advanced Analogic Technologies, Inc. Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses
US6396121B1 (en) * 2000-05-31 2002-05-28 International Business Machines Corporation Structures and methods of anti-fuse formation in SOI
FR2819632B1 (fr) * 2001-01-12 2003-09-26 St Microelectronics Sa Circuit integre comportant un dispositif analogique de stockage de charges, et procede de fabrication
FR2819636B1 (fr) 2001-01-12 2003-09-26 St Microelectronics Sa Circuit integre comportant un point memoire de type dram, et procede de fabrication
DE10139827A1 (de) * 2001-08-14 2003-03-13 Infineon Technologies Ag Speicherzelle mit Grabenkondensator und vertikalem Auswahltransistor und einem zwischen diesen geformten ringförmigen Kontaktierungsbereich
US6642147B2 (en) * 2001-08-23 2003-11-04 International Business Machines Corporation Method of making thermally stable planarizing films
US6566190B2 (en) * 2001-08-30 2003-05-20 Promos Technologies, Inc. Vertical internally-connected trench cell (V-ICTC) and formation method for semiconductor memory devices
US6828615B2 (en) 2001-08-30 2004-12-07 Promos Technologies, Inc. Vertical internally-connected trench cell (V-ICTC) and formation method for semiconductor memory devices
US6737316B2 (en) * 2001-10-30 2004-05-18 Promos Technologies Inc. Method of forming a deep trench DRAM cell
US6936512B2 (en) * 2002-09-27 2005-08-30 International Business Machines Corporation Semiconductor method and structure for simultaneously forming a trench capacitor dielectric and trench sidewall device dielectric
DE10257873B3 (de) * 2002-12-11 2004-06-17 Infineon Technologies Ag Dynamische Speicherzelle und Verfahren zur Herstellung derselben
JP2007141876A (ja) 2005-11-14 2007-06-07 Sony Corp 半導体撮像装置及びその製造方法
KR100951740B1 (ko) * 2007-12-21 2010-04-08 주식회사 동부하이텍 반도체 소자의 제조 방법
JP6056177B2 (ja) * 2012-04-11 2017-01-11 セイコーエプソン株式会社 ジャイロセンサー、電子機器
KR101910500B1 (ko) * 2012-07-04 2018-10-22 에스케이하이닉스 주식회사 수직채널트랜지스터를 구비한 반도체장치 및 그 제조 방법
US10199464B2 (en) 2017-02-21 2019-02-05 International Business Machines Corporation Techniques for VFET top source/drain epitaxy
CN111063733A (zh) * 2018-10-17 2020-04-24 长鑫存储技术有限公司 栅极氧化层制备方法及结构、栅极制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4649625A (en) * 1985-10-21 1987-03-17 International Business Machines Corporation Dynamic memory device having a single-crystal transistor on a trench capacitor structure and a fabrication method therefor
JPH0793372B2 (ja) * 1985-12-16 1995-10-09 株式会社東芝 半導体記憶装置
JPS63172457A (ja) * 1987-01-09 1988-07-16 Mitsubishi Electric Corp 半導体装置の製造方法
US5124766A (en) * 1989-06-30 1992-06-23 Texas Instruments Incorporated Filament channel transistor interconnected with a conductor
US5316962A (en) * 1989-08-15 1994-05-31 Matsushita Electric Industrial Co., Ltd. Method of producing a semiconductor device having trench capacitors and vertical switching transistors
US5218218A (en) * 1990-02-01 1993-06-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US5204281A (en) * 1990-09-04 1993-04-20 Motorola, Inc. Method of making dynamic random access memory cell having a trench capacitor
US5256588A (en) * 1992-03-23 1993-10-26 Motorola, Inc. Method for forming a transistor and a capacitor for use in a vertically stacked dynamic random access memory cell
US5780335A (en) * 1994-08-26 1998-07-14 International Business Machines Corporation Method of forming a buried-sidewall-strap two transistor one capacitor trench cell
US5641694A (en) * 1994-12-22 1997-06-24 International Business Machines Corporation Method of fabricating vertical epitaxial SOI transistor
US5792685A (en) * 1996-02-22 1998-08-11 Siemens Aktiengesellschaft Three-dimensional device layout having a trench capacitor
DE19620625C1 (de) * 1996-05-22 1997-10-23 Siemens Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung

Also Published As

Publication number Publication date
JPH11177045A (ja) 1999-07-02
KR19990030301A (ko) 1999-04-26
US6383864B2 (en) 2002-05-07
CN1213172A (zh) 1999-04-07
CN1125486C (zh) 2003-10-22
EP0905771A2 (en) 1999-03-31
KR100486190B1 (ko) 2006-04-21
US20020001900A1 (en) 2002-01-03
EP0905771A3 (en) 2001-10-24

Similar Documents

Publication Publication Date Title
TW387148B (en) Memory cell for dynamic random access memory (DRAM)
US9887207B2 (en) Three dimensional NAND device having dummy memory holes and method of making thereof
TW502435B (en) Memory cell structure and fabrication
TW384543B (en) Self-aligned diffused source vertical transistors with stack capacitors in a 4f-square memory cell array
KR101425247B1 (ko) 수직 액세스 디바이스를 갖는 메모리
TW459386B (en) Memory with trench-capacitor and selection-transistor and its production method
US8143656B2 (en) High performance one-transistor DRAM cell device and manufacturing method thereof
TW400643B (en) Dram-cells arrangement and its production method
US8193588B2 (en) Semiconductor device
JP4906280B2 (ja) メモリ・ゲイン・セル、メモリ回路、およびゲイン・セルのための構造を形成する方法(水平メモリ・ゲイン・セル)
TW202230734A (zh) 具有垂直閘極電晶體的半導體結構及其製備方法
JP4755946B2 (ja) 半導体記憶装置およびその製造方法
US20100109084A1 (en) Semiconductor Device and Method for Fabricating the Same
TW393773B (en) Memory cell for dynamic random access memory (DRAM)
TW490788B (en) Multi-bit trench capacitor
US8164143B2 (en) Semiconductor device
EP4318561A2 (en) 3d stacked field-effect transistor device with pn junction structure
JP2509177B2 (ja) メモリセル
US7727826B2 (en) Method for manufacturing a semiconductor device
KR20240091175A (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 제조 방법
US20050184325A1 (en) Integrated dynamic random access memory element, array and process for fabricating such elements
TW499755B (en) Memory cell having deep trench capacitor and vertical channel
CN117525064A (zh) 具有pn结结构的3d堆叠场效应晶体管器件
JPS63151071A (ja) 半導体装置
JPS62298155A (ja) 半導体メモリセル

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees