CN111063733A - 栅极氧化层制备方法及结构、栅极制备方法 - Google Patents
栅极氧化层制备方法及结构、栅极制备方法 Download PDFInfo
- Publication number
- CN111063733A CN111063733A CN201811207099.7A CN201811207099A CN111063733A CN 111063733 A CN111063733 A CN 111063733A CN 201811207099 A CN201811207099 A CN 201811207099A CN 111063733 A CN111063733 A CN 111063733A
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- gate
- layer
- oxide layer
- gate oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 109
- 239000000758 substrate Substances 0.000 claims abstract description 108
- 239000002243 precursor Substances 0.000 claims abstract description 70
- 238000005530 etching Methods 0.000 claims abstract description 40
- 238000002955 isolation Methods 0.000 claims abstract description 33
- 230000003647 oxidation Effects 0.000 claims abstract description 22
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 22
- 239000011148 porous material Substances 0.000 claims abstract description 10
- 230000001590 oxidative effect Effects 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 230000008021 deposition Effects 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 59
- 239000007789 gas Substances 0.000 claims description 20
- 239000013078 crystal Substances 0.000 claims description 11
- 238000000231 atomic layer deposition Methods 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000011065 in-situ storage Methods 0.000 claims description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 5
- OUUQCZGPVNCOIJ-UHFFFAOYSA-M Superoxide Chemical compound [O-][O] OUUQCZGPVNCOIJ-UHFFFAOYSA-M 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 4
- 150000003254 radicals Chemical class 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 13
- 239000010410 layer Substances 0.000 description 197
- 239000000463 material Substances 0.000 description 17
- 229910002808 Si–O–Si Inorganic materials 0.000 description 6
- 239000012071 phase Substances 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910006283 Si—O—H Inorganic materials 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
本申请涉及半导体器件制造领域，公开了一种栅极氧化层制备方法及结构、一种栅极制备方法及结构，栅极氧化层制备方法包括：1)提供一半导体衬底，半导体衬底内形成有浅槽隔离结构，在半导体衬底上形成有掩膜层，掩膜层具有第一刻蚀窗口，第一刻蚀窗口定义栅极沟槽结构的位置和形状；2)通过第一刻蚀窗口在半导体衬底内形成栅极沟槽结构，栅极沟槽结构延伸穿过半导体衬底的多个有源区，或栅极沟槽结构延伸穿过半导体衬底的多个有源区以及有源区之间的浅槽隔离结构；3)以沉积方式在栅极沟槽结构的底部及侧壁形成栅极氧化层前体层；4)对半导体衬底进行氧化，通过氧化填补栅极氧化层前体层的孔隙，以将栅极氧化层前体层转换形成栅极氧化层。
Description
技术领域
本申请涉及半导体器件制造领域，具体地，涉及一种栅极氧化层制备方法、一种栅极氧化层结构、一种栅极制备方法。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每一存储单元主要由一个晶体管与一个由晶体管操控的电容器构成，且存储单元会排列成阵列形式，每一存储单元通过字线与位线彼此电性连接。随着电子产品日益朝向轻、薄、短、小发展，DRAM组件的设计也必须符合高集成度、高密度的要求朝小型化的趋势发展，为了提高DRAM的积集度以加快组件的操作速度，以及符合消费者对于小型化电子装置的需求，近年来发展出埋入式栅极DRAM，以满足上述种种需求。
目前的栅极工艺中，栅极氧化层一般采用现场水汽生成氧化法或者低压自由基氧化法生成。生成的栅极氧化层厚度受晶面方向影响较大，栅极沟槽结构内的栅极氧化层在不同位置的厚度不均匀，厚度较薄的位置电子容易隧穿，使得工作电压降低，导致栅极不能正常打开。
发明内容
本申请的目的是提供一种栅极氧化层制备方法、一种栅极氧化层结构、一种栅极制备方法及一种栅极结构，能够制作出均匀性良好的栅极氧化层，避免栅极沟槽结构底部的栅极氧化层厚度过薄导致容易发生电子隧穿，有效保证栅极结构的正常工作。
为了实现上述目的，在本申请的第一方面，提供一种栅极氧化层制备方法，包括：1)提供一半导体衬底，所述半导体衬底内形成有浅槽隔离结构，在所述半导体衬底上形成有掩膜层，所述掩膜层具有第一刻蚀窗口，所述第一刻蚀窗口定义栅极沟槽结构的位置和形状；2)通过所述第一刻蚀窗口在所述半导体衬底内形成所述栅极沟槽结构，所述栅极沟槽结构延伸穿过所述半导体衬底的多个有源区；或通过所述第一刻蚀窗口在所述半导体衬底内形成所述栅极沟槽结构，所述栅极沟槽结构延伸穿过所述半导体衬底的多个有源区以及所述有源区之间的所述浅槽隔离结构；3)以沉积方式在所述栅极沟槽结构的底部及侧壁形成栅极氧化层前体层；4)对所述半导体衬底进行氧化，通过氧化填补所述栅极氧化层前体层的孔隙，以将所述栅极氧化层前体层转换形成栅极氧化层。
可选地，在所述半导体衬底上形成有表面保护层，所述表面保护层位于所述掩膜层与所述半导体衬底之间，所述表面保护层具有与所述第一刻蚀窗口对应的第二刻蚀窗口。
可选地，步骤3)中所述栅极氧化层前体层的厚度介于1nm～9nm，所述栅极氧化层前体层在所述栅极沟槽结构的底部和侧壁的晶面方向的厚度比值小于1.05。
可选地，步骤3)中使用的气相前驱体包括硅源气体。
可选地，步骤3)包括以原子层沉积法形成所述栅极氧化层前体层，其工艺温度介于300℃～600℃，工艺时间介于5min～60min。
可选地，步骤4)中使用的气体包括氧气(O2)、氢气(H2)、超氧(O3)和水蒸气(H2O)中的任意一种或两种，步骤4)中形成栅极氧化层的方法包括现场蒸汽生成氧化、低压自由基氧化中的至少一种。
可选地，步骤4)中形成栅极氧化层的方法为现场蒸汽生成氧化，其工艺温度介于1000℃～1300℃，工艺时间介于1s～60s，气体流量介于1slm～10slm。
可选地，所述浅槽隔离结构的深宽比介于10～30，所述栅极沟槽结构的深宽比介于5～20。
本申请第二方面提供一种栅极制备方法，包括：利用本申请提供的栅极氧化层制备方法制备栅极氧化层；在栅极沟槽结构中形成栅极导线。
本申请第三方面提供一种栅极氧化层结构，所述栅极氧化层结构包括：半导体衬底，所述半导体衬底内形成有浅槽隔离结构，在所述半导体衬底上形成有掩膜层，所述掩膜层具有第一刻蚀窗口，所述第一刻蚀窗口定义栅极沟槽结构的位置和形状；延伸穿过所述半导体衬底的多个有源区的栅极沟槽结构；或延伸穿过所述半导体衬底的多个有源区以及所述有源区之间的所述浅槽隔离结构的栅极沟槽结构；位于所述栅极沟槽结构的底部及侧壁的栅极氧化层。
可选地，所述栅极氧化层结构还包括：位于所述掩膜层与所述半导体衬底之间的表面保护层，所述表面保护层具有与所述第一刻蚀窗口对应的第二刻蚀窗口。
可选地，所述浅槽隔离结构的深宽比介于10～30，所述栅极沟槽结构的深宽比介于5～20。
采用本申请提供的栅极氧化层制备方法，首先以沉积方式在栅极沟槽结构的底部及侧壁形成栅极氧化层前体层，再通过氧化方式填补栅极氧化层前体层的孔隙，将栅极氧化层前体层转换形成栅极氧化层，通过本申请提供的栅极氧化层制备方法能够形成厚度均匀的栅极氧化层，避免栅极沟槽结构底部的栅极氧化层厚度过薄导致容易发生电子隧穿，有效保证栅极结构的正常工作。
本申请的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本申请的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本申请，但并不构成对本申请的限制。在附图中：
图1是根据本申请一种实施方式的栅极氧化层制备方法的流程图；
图2A是利用本申请一种实施方式的栅极氧化层制备方法制备的半导体衬底的俯视图；
图2B是利用本申请一种实施方式的栅极氧化层制备方法制备的半导体衬底的剖视图；
图3是利用本申请一种实施方式的栅极氧化层制备方法制备的另一种半导体衬底的剖视图；
图4A是根据本申请一种实施方式的栅极氧化层制备方法中步骤2)形成的栅极沟槽结构的俯视图；
图4B是根据本申请一种实施方式的栅极氧化层制备方法中步骤2)形成的栅极沟槽结构的剖视图；
图5A是根据本申请一种实施方式的栅极氧化层制备方法中步骤3)形成的栅极氧化层前体层的俯视图；
图5B是根据本申请一种实施方式的栅极氧化层制备方法中步骤3)形成的栅极氧化层前体层的剖视图；
图6A是根据本申请一种实施方式的栅极氧化层制备方法中步骤4)形成的栅极氧化层的俯视图；
图6B是根据本申请一种实施方式的栅极氧化层制备方法中步骤4)形成的栅极氧化层的剖视图；
图7是根据本申请一种实施方式的栅极氧化层制备方法中步骤4)形成的栅极氧化层的示意图；
图8A是利用本申请另一实施方式的栅极氧化层制备方法制备的半导体衬底的俯视图；
图8B是利用本申请另一实施方式的栅极氧化层制备方法制备的半导体衬底的剖视图；
图9是利用本申请另一实施方式的栅极氧化层制备方法制备的另一种半导体衬底的剖视图；
图10A是利用本申请另一实施方式的栅极氧化层制备方法中步骤2)形成的栅极沟槽结构的俯视图；
图10B是根据本申请另一实施方式的栅极氧化层制备方法中步骤2)形成的栅极沟槽结构的剖视图；
图11A是根据本申请另一实施方式的栅极氧化层制备方法中步骤3)形成的栅极氧化层前体层的俯视图；
图11B是根据本申请另一实施方式的栅极氧化层制备方法中步骤3)形成的栅极氧化层前体层的剖视图；
图12A是根据本申请另一实施方式的栅极氧化层制备方法中步骤4)形成的栅极氧化层的俯视图；
图12B是根据本申请另一实施方式的栅极氧化层制备方法中步骤4)形成的栅极氧化层的剖视图；
图13A是利用本申请一种实施方式的栅极制备方法形成的栅极导线的剖视图；
图13B是利用本申请另一实施方式的栅极制备方法形成的栅极导线的剖视图；
图14A是利用本申请一种实施方式的栅极制备方法形成的栅极氧化层的剖视图；
图14B是利用本申请另一实施方式的栅极制备方法形成的栅极氧化层的剖视图。
附图标记说明
100半导体衬底 110浅槽隔离结构
120栅极沟槽结构 130栅极氧化层前体层
140栅极氧化层 150栅极导线
200掩膜层 210第一刻蚀窗口
300表面保护层 310第二刻蚀窗口
具体实施方式
以下结合附图对本申请的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。
在本申请中，在未作相反说明的情况下，使用的方位词如“上面/之上、下面/之下、左边/左侧、右边/右侧”通常是指参照附图所示的上、下、左、右。“内、外”是指相对于各部件本身轮廓的内、外。
在附图中，示出的形状根据制造工艺和/或容差可以有变形。因此，本申请的示例性实施方式不限于附图中示出的特定形状，且可以包括在制造过程中造成的形状改变。此外，附图中的不同元件和区域只是示意性示出，因此本申请不限于附图中示出的相对尺寸或距离。
如图1所示，本申请提供一种栅极氧化层制备方法，包括以下步骤：
1)提供一半导体衬底，所述半导体衬底内形成有浅槽隔离结构，在所述半导体衬底上形成有掩膜层，所述掩膜层具有第一刻蚀窗口，所述第一刻蚀窗口定义栅极沟槽结构的位置和形状；
2)通过所述第一刻蚀窗口在所述半导体衬底内形成所述栅极沟槽结构，所述栅极沟槽结构延伸穿过所述半导体衬底的多个有源区；或通过所述第一刻蚀窗口在所述半导体衬底内形成所述栅极沟槽结构，所述栅极沟槽结构延伸穿过所述半导体衬底的多个有源区以及所述有源区之间的所述浅槽隔离结构；
3)以沉积方式在所述栅极沟槽结构的底部及侧壁形成栅极氧化层前体层；
4)对所述半导体衬底进行氧化，通过氧化填补所述栅极氧化层前体层的孔隙，以将所述栅极氧化层前体层转换形成栅极氧化层。
下面将结合附图详细说明本申请提供的栅极氧化层制备方法。
因有源区排列方式不同，一些产品的栅极沟槽结构会穿过浅槽隔离结构，另一些产品的栅极沟槽结构不会穿过浅槽隔离结构，因此本申请通过以下两个实施例进行说明：
实施例一：栅极沟槽结构未穿过浅槽隔离结构。
采用本申请提供的栅极氧化层制备方法，首先执行步骤1)，提供一半导体衬底100，所述半导体衬底100内形成有浅槽隔离结构110，在所述半导体衬底100上形成有掩膜层200，所述掩膜层200具有第一刻蚀窗口210，所述第一刻蚀窗口210定义栅极沟槽结构120的位置和形状，如图2A、2B所示，图2B为图2A中虚线部分的剖视图。
具体地，半导体衬底100的材料包括但不限于单晶或多晶半导体材料，另外，还可以是本征单晶硅衬底或者是轻微掺杂的硅衬底，进一步地，可以为N型多晶硅衬底或P型多晶硅衬底。
在半导体衬底100上形成有掩膜层200，掩膜层200的材料包括但不限于氮化硅、氧化硅以及碳等其他与半导体衬底100的材料之间存在较高选择比的材料。掩膜层200具有第一刻蚀窗口210，该第一刻蚀窗口210定义栅极沟槽结构120的位置和形状。
可选地，在所述半导体衬底100上形成有表面保护层300，所述表面保护层300位于所述掩膜层200与所述半导体衬底100之间，所述表面保护层300具有与所述第一刻蚀窗口210对应的第二刻蚀窗口310，如图3所示。
具体地，表面保护层300用于保护半导体衬底100的表面，表面保护层300的材料包括但不限于氮化硅、氧化硅以及碳等其他与同半导体衬底100以及掩膜层200的材料之间存在较高选择比的材料。表面保护层300具有与第一刻蚀窗口210对应的第二刻蚀窗口310。
接下来执行步骤2)，通过所述第一刻蚀窗口210在所述半导体衬底100内形成所述栅极沟槽结构120，所述栅极沟槽结构120延伸穿过所述半导体衬底100的多个有源区，如图4A、图4B所示，图4B为图4A中虚线部分的剖视图。
具体地，通过第一刻蚀窗口210对半导体衬底100向下进行深化刻蚀，在半导体衬底100内形成栅极沟槽结构120，栅极沟槽结构120延伸穿过半导体衬底100的多个有源区，本申请中可以采用干法刻蚀工艺及湿法刻蚀工艺中的至少一种对半导体衬底100进行刻蚀以形成栅极沟槽结构120。
继续执行步骤3)，以沉积方式在所述栅极沟槽结构120的底部及侧壁形成栅极氧化层前体层130，如图5A、图5B所示，图5B为图5A中虚线部分的剖视图。
可选地，步骤3)包括以原子层沉积(Atomic Layer Deposition，ALD)法形成所述栅极氧化层前体层130，其工艺温度介于300℃～600℃，工艺时间介于5min～60min。
具体地，采用ALD法制备栅极氧化层前体层130，将气相前驱体以交替脉冲的方式通入反应仪器中，在栅极沟槽结构120的表面发生气固相化学吸附反应形成栅极氧化层前体层130。制备栅极氧化层前体层130的工艺温度介于300℃～600℃，工艺时间介于5min～60min。
可选地，步骤3)中使用的气相前驱体包括硅源气体。
可选地，步骤3)中所述栅极氧化层前体层130的厚度介于1nm～9nm，所述栅极氧化层前体层130在所述栅极沟槽结构120的底部和侧壁的晶面方向的厚度比值小于1.05。
具体地，本申请中制备出的栅极氧化层前体层130的厚度介于1nm～9nm，栅极氧化层前体层130在栅极沟槽结构120的底部和侧壁的晶面方向的厚度比值小于1.05，此时形成的栅极氧化层前体层130在栅极沟槽结构120的底部的厚度较薄。
继续执行步骤4)，对所述半导体衬底100进行氧化，通过氧化填补所述栅极氧化层前体层130的孔隙，以将所述栅极氧化层前体层130转换形成栅极氧化层140，如图6A、图6B、图7所示，图6B为图6A中虚线部分的剖视图。
具体地，栅极氧化层前体层130的厚度受晶面方向影响较大，在栅极沟槽结构120底部形成的栅极氧化层前体层130上会产生较多的孔隙，栅极沟槽结构120底部的栅极氧化层前体层130的厚度小于栅极沟槽结构120侧壁的栅极氧化层前体层130的厚度。本申请可以通过氧化的方法，提高栅极沟槽结构120底部的栅极氧化层前体层130的厚度，通过氧化填补栅极氧化层前体层130的孔隙，消除原子层沉积过程中残留的杂质Si-O-H和Si-O-NH2，将所述栅极氧化层前体层130转换形成厚度均匀的栅极氧化层140。
可选地，步骤4)中使用的气体包括氧气(O2)、氢气(H2)、超氧(O3)和水蒸气(H2O)中的任意一种或两种，步骤4)中形成栅极氧化层140的方法包括现场蒸汽生成氧化(InSitustream Generation，ISSG)、低压自由基氧化(Low Pressure Radical Oxidation，LPRO)中的至少一种。
具体地，本申请中可以采用ISSG、LPRO中的至少一种方法形成栅极氧化层140，可以根据实际需求进行选择，本申请实施例中不做限制。
可选地，步骤4)中采用ISSG形成栅极氧化层140，其工艺温度介于1000℃～1300℃，工艺时间介于1s～60s，气体流量介于1slm～10slm，如图7所示。
具体地，ISSG可以形成高活性的氧，将Si-O-H和Si-O-NH2均转换为Si-O-Si，形成厚度均匀的栅极氧化层140。ISSG的工艺温度介于1000℃～1300℃，工艺时间介于1s～60s，气体流量介于1slm～10slm。
可选地，所述浅槽隔离结构110的深宽比介于10～30，所述栅极沟槽结构120的深宽比介于5～20。
具体地，本申请可以制备出深宽比介于10～30的浅槽隔离结构110和深宽比介于5～20的栅极沟槽结构120。
实施例二：栅极沟槽结构穿过浅槽隔离结构。
采用本申请提供的栅极氧化层制备方法，首先执行步骤1)，提供一半导体衬底100，所述半导体衬底100内形成有浅槽隔离结构110，在所述半导体衬底100上形成有掩膜层200，所述掩膜层200具有第一刻蚀窗口210，所述第一刻蚀窗口210定义栅极沟槽结构120的位置和形状，如图8A、8B所示，图8B为图8A中虚线部分的剖视图。
具体地，半导体衬底100的材料包括但不限于单晶或多晶半导体材料，另外，还可以是本征单晶硅衬底或者是轻微掺杂的硅衬底，进一步地，可以为N型多晶硅衬底或P型多晶硅衬底。
在半导体衬底100上形成有掩膜层200，掩膜层200的材料包括但不限于氮化硅、氧化硅以及碳等其他与半导体衬底100的材料之间存在较高选择比的材料。掩膜层200具有第一刻蚀窗口210，该第一刻蚀窗口210可以定义栅极沟槽结构120的位置和形状。
可选地，在所述半导体衬底100上形成有表面保护层300，所述表面保护层300位于所述掩膜层200与所述半导体衬底100之间，所述表面保护层300具有与所述第一刻蚀窗口210对应的第二刻蚀窗口310，如图9所示。
具体地，表面保护层300用于保护半导体衬底100的表面，表面保护层300的材料包括但不限于氮化硅、氧化硅以及碳等其他与半导体衬底100以及掩膜层200的材料之间存在较高选择比的材料。表面保护层300具有与第一刻蚀窗口210对应的第二刻蚀窗口310。
接下来执行步骤2)，通过所述第一刻蚀窗口210在所述半导体衬底100内形成所述栅极沟槽结构120，所述栅极沟槽结构120延伸穿过所述半导体衬底100的多个有源区，如图10A、图10B所示，图10B为图10A中虚线部分的剖视图。
具体地，通过第一刻蚀窗口210对半导体衬底100向下进行深化刻蚀，在半导体衬底100内形成栅极沟槽结构120，栅极沟槽结构120延伸穿过半导体衬底100的多个有源区，本申请中可以采用干法刻蚀工艺及湿法刻蚀工艺中的至少一种对半导体衬底100进行刻蚀以形成栅极沟槽结构120。
继续执行步骤3)，以沉积方式在所述栅极沟槽结构120的底部及侧壁形成栅极氧化层前体层130，如图11A、图11B所示，图11B为图11A中虚线部分的剖视图。
可选地，步骤3)包括以ALD法形成所述栅极氧化层前体层130，其工艺温度介于300℃～600℃，工艺时间介于5min～60min。
具体地，采用ALD法制备栅极氧化层前体层130，将气相前驱体以交替脉冲的方式通入反应仪器中，在栅极沟槽结构120的表面发生气固相化学吸附反应形成栅极氧化层前体层130。制备栅极氧化层前体层130的工艺温度介于300℃～600℃，工艺时间介于5min～60min。
可选地，步骤3)中使用的气相前驱体包括硅源气体。
可选地，步骤3)中所述栅极氧化层前体层130的厚度介于1nm～9nm，所述栅极氧化层前体层130在所述栅极沟槽结构120的底部和侧壁的晶面方向的厚度比值小于1.05。
具体地，本申请中制备出的栅极氧化层前体层130的厚度介于1nm～9nm，栅极氧化层前体层130在栅极沟槽结构120的底部和侧壁的晶面方向的厚度比值小于1.05，此时形成的栅极氧化层前体层130在栅极沟槽结构120的底部的厚度较薄。
继续执行步骤4)，对所述半导体衬底100进行氧化，通过氧化填补所述栅极氧化层前体层130的孔隙，以将所述栅极氧化层前体层130转换形成栅极氧化层140，如图12A、图12B、图7所示，图12B为图12A中虚线部分的剖视图。
具体地，栅极氧化层前体层130厚度受晶面方向影响较大，在栅极沟槽结构120底部形成的栅极氧化层前体层130上会产生较多的孔隙，栅极沟槽结构120底部的栅极氧化层前体层130的厚度小于栅极沟槽结构120侧壁的栅极氧化层前体层130的厚度。本申请可以通过氧化的方法，提高栅极沟槽结构120底部的栅极氧化层前体层130的厚度，通过氧化填补栅极氧化层前体层130的孔隙，消除原子层沉积过程中残留的杂质Si-O-H和Si-O-NH2，将所述栅极氧化层前体层130转换形成厚度均匀的栅极氧化层140。
可选地，步骤4)中使用的气体包括氧气(O2)、氢气(H2)、超氧(O3)和水蒸气(H2O)中的任意一种或两种，步骤4)中形成栅极氧化层140的方法包括ISSG、LPRO中的至少一种。
具体地，本申请可以采用ISSG、LPRO中的至少一种方法形成栅极氧化层140，可以根据实际需求进行选择，本申请实施例中不做限制。
可选地，步骤4)中采用ISSG形成栅极氧化层140，其工艺温度介于1000℃～1300℃，工艺时间介于1s～60s，气体流量介于1slm～10slm，如图7所示。
具体地，ISSG可以形成高活性的氧，将Si-O-H和Si-O-NH2均转换为Si-O-Si，形成厚度均匀的栅极氧化层140。ISSG的工艺温度介于1000℃～1300℃，工艺时间介于1s～60s，气体流量介于1slm～10slm。
可选地，所述浅槽隔离结构110的深宽比介于10～30，所述栅极沟槽结构120的深宽比介于5～20。
具体地，本申请中可以制备出深宽比介于10～30的浅槽隔离结构110和深宽比介于5～20的栅极沟槽结构120。
通过本申请实施例的方法，能够形成厚度均匀的栅极氧化层，避免栅极沟槽结构底部的栅极氧化层厚度过薄导致容易发生电子隧穿，有效保证栅极结构的正常工作。
本申请第二方面提供一种栅极制备方法，该方法包括：利用本申请提供的栅极氧化层制备方法制备栅极氧化层140；在栅极沟槽结构120中形成栅极导线150。
具体地，请参考图13A和图13B，图13A是栅极沟槽结构120延伸穿过半导体衬底100的多个有源区的栅极的剖视图，图13B是栅极沟槽结构120延伸穿过半导体衬底100的多个有源区以及有源区之间的浅槽隔离结构110的栅极的剖视图。栅极导线150的材料包括但不限于钛和钨，本申请中不做限制。
如图14A、图14B所示，图14A是栅极沟槽结构120延伸穿过半导体衬底100的多个有源区的栅极氧化层的剖视图，图14B是栅极沟槽结构120延伸穿过半导体衬底100的多个有源区以及有源区之间的浅槽隔离结构110的栅极氧化层的剖视图。
本申请第三方面提供一种栅极氧化层结构，所述栅极氧化层结构包括：半导体衬底100，所述半导体衬底100内形成有浅槽隔离结构110，在所述半导体衬底100上形成有掩膜层200，所述掩膜层200具有第一刻蚀窗口210，所述第一刻蚀窗口210定义栅极沟槽结构120的位置和形状；延伸穿过所述半导体衬底100的多个有源区的栅极沟槽结构120，或延伸穿过所述半导体衬底100的多个有源区以及所述有源区之间的所述浅槽隔离结构110的栅极沟槽结构120；位于所述栅极沟槽结构120的底部及侧壁的栅极氧化层140。
可选地，所述栅极氧化层结构还包括：位于所述掩膜层200与所述半导体衬底100之间的表面保护层300，所述表面保护层300具有与所述第一刻蚀窗口210对应的第二刻蚀窗口310，如图6B、图12B所示。
可选地，所述浅槽隔离结构110的深宽比介于10～30，所述栅极沟槽结构120的深宽比介于5～20。
如图13A、图13B所示，图13A是栅极沟槽结构120延伸穿过半导体衬底100的多个有源区的栅极的剖视图，图13B是栅极沟槽结构120延伸穿过半导体衬底100的多个有源区以及有源区之间的浅槽隔离结构110的栅极的剖视图。
需要说明的是，以上实施方式中描述的栅极氧化层制备方法的步骤均为从整体上反映本申请技术方案、解决本申请技术问题的必要步骤，但不限于上述步骤，本领域技术人员可以理解在半导体封装工艺中还可以包括已知的其他步骤，为使本申请的说明书简明扼要，这些常规的已知步骤在本申请中没有详细描述，但也应当视为属于本申请的保护范围。
以上结合附图详细描述了本申请的优选实施方式，但是，本申请并不限于上述实施方式中的具体细节，在本申请的技术构思范围内，可以对本申请的技术方案进行多种简单变型，这些简单变型均属于本申请的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本申请对各种可能的组合方式不再另行说明。
此外，本申请的各种不同的实施方式之间也可以进行任意组合，只要其不违背本申请的思想，其同样应当视为本申请所公开的内容。
Claims (12)
1.一种栅极氧化层制备方法，其特征在于，包括：
1)提供一半导体衬底，所述半导体衬底内形成有浅槽隔离结构，在所述半导体衬底上形成有掩膜层，所述掩膜层具有第一刻蚀窗口，所述第一刻蚀窗口定义栅极沟槽结构的位置和形状；
2)通过所述第一刻蚀窗口在所述半导体衬底内形成所述栅极沟槽结构，所述栅极沟槽结构延伸穿过所述半导体衬底的多个有源区；或
通过所述第一刻蚀窗口在所述半导体衬底内形成所述栅极沟槽结构，所述栅极沟槽结构延伸穿过所述半导体衬底的多个有源区以及所述有源区之间的所述浅槽隔离结构；
3)以沉积方式在所述栅极沟槽结构的底部及侧壁形成栅极氧化层前体层；
4)对所述半导体衬底进行氧化，通过氧化填补所述栅极氧化层前体层的孔隙，以将所述栅极氧化层前体层转换形成栅极氧化层。
2.根据权利要求1所述的栅极氧化层制备方法，其特征在于，在所述半导体衬底上形成有表面保护层，所述表面保护层位于所述掩膜层与所述半导体衬底之间，所述表面保护层具有与所述第一刻蚀窗口对应的第二刻蚀窗口。
3.根据权利要求2所述的栅极氧化层制备方法，其特征在于，步骤3)中所述栅极氧化层前体层的厚度介于1nm～9nm，所述栅极氧化层前体层在所述栅极沟槽结构的底部和侧壁的晶面方向的厚度比值小于1.05。
4.根据权利要求3所述的栅极氧化层制备方法，其特征在于，步骤3)中使用的气相前驱体包括硅源气体。
5.根据权利要求4所述的栅极氧化层制备方法，其特征在于，步骤3)包括以原子层沉积法形成所述栅极氧化层前体层，其工艺温度介于300℃～600℃，工艺时间介于5min～60min。
6.根据权利要求2所述的栅极氧化层制备方法，其特征在于，步骤4)中使用的气体包括氧气(O2)、氢气(H2)、超氧(O3)和水蒸气(H2O)中的任意一种或两种，步骤4)中形成栅极氧化层的方法包括现场蒸汽生成氧化、低压自由基氧化中的至少一种。
7.根据权利要求6所述的栅极氧化层制备方法，其特征在于，步骤4)中形成栅极氧化层的方法为现场蒸汽生成氧化，其工艺温度介于1000℃～1300℃，工艺时间介于1s～60s，气体流量介于1slm～10slm。
8.根据权利要求2所述的栅极氧化层制备方法，其特征在于，所述浅槽隔离结构的深宽比介于10～30，所述栅极沟槽结构的深宽比介于5～20。
9.一种栅极制备方法，其特征在于，包括：
利用权利要求1-8中任一项所述的栅极氧化层制备方法制备栅极氧化层；
在栅极沟槽结构中形成栅极导线。
10.一种栅极氧化层结构，其特征在于，所述栅极氧化层结构包括：
半导体衬底，所述半导体衬底内形成有浅槽隔离结构，在所述半导体衬底上形成有掩膜层，所述掩膜层具有第一刻蚀窗口，所述第一刻蚀窗口定义栅极沟槽结构的位置和形状；
延伸穿过所述半导体衬底的多个有源区的栅极沟槽结构，或延伸穿过所述半导体衬底的多个有源区以及所述有源区之间的所述浅槽隔离结构的栅极沟槽结构；
位于所述栅极沟槽结构的底部及侧壁的栅极氧化层。
11.根据权利要求10所述的栅极氧化层结构，其特征在于，所述栅极氧化层结构还包括：
位于所述掩膜层与所述半导体衬底之间的表面保护层，所述表面保护层具有与所述第一刻蚀窗口对应的第二刻蚀窗口。
12.根据权利要求10所述的栅极氧化层结构，其特征在于，所述浅槽隔离结构的深宽比介于10～30，所述栅极沟槽结构的深宽比介于5～20。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811207099.7A CN111063733A (zh) | 2018-10-17 | 2018-10-17 | 栅极氧化层制备方法及结构、栅极制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811207099.7A CN111063733A (zh) | 2018-10-17 | 2018-10-17 | 栅极氧化层制备方法及结构、栅极制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111063733A true CN111063733A (zh) | 2020-04-24 |
Family
ID=70296847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811207099.7A Pending CN111063733A (zh) | 2018-10-17 | 2018-10-17 | 栅极氧化层制备方法及结构、栅极制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111063733A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1213172A (zh) * | 1997-09-30 | 1999-04-07 | 西门子公司 | 用于动态随机存取存储器的存储单元 |
| KR20060076526A (ko) * | 2004-12-29 | 2006-07-04 | 주식회사 하이닉스반도체 | 리세스게이트를 구비한 반도체소자의 제조 방법 |
| CN101740462A (zh) * | 2008-11-24 | 2010-06-16 | 中芯国际集成电路制造(北京)有限公司 | 浅沟槽隔离结构的制造方法 |
| US20140134812A1 (en) * | 2012-11-13 | 2014-05-15 | Dong-chan Kim | Method of fabricating semiconductor device |
| KR20170043683A (ko) * | 2015-10-13 | 2017-04-24 | 에스케이하이닉스 주식회사 | 반도체장치 제조 방법 |
| CN108110005A (zh) * | 2017-12-07 | 2018-06-01 | 睿力集成电路有限公司 | 晶体管结构、存储单元阵列及其制备方法 |
| CN108389837A (zh) * | 2018-05-08 | 2018-08-10 | 睿力集成电路有限公司 | 晶体管结构、存储器结构及其制备方法 |
| CN208674126U (zh) * | 2018-10-17 | 2019-03-29 | 长鑫存储技术有限公司 | 半导体栅极结构 |
-
2018
- 2018-10-17 CN CN201811207099.7A patent/CN111063733A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1213172A (zh) * | 1997-09-30 | 1999-04-07 | 西门子公司 | 用于动态随机存取存储器的存储单元 |
| KR20060076526A (ko) * | 2004-12-29 | 2006-07-04 | 주식회사 하이닉스반도체 | 리세스게이트를 구비한 반도체소자의 제조 방법 |
| CN101740462A (zh) * | 2008-11-24 | 2010-06-16 | 中芯国际集成电路制造(北京)有限公司 | 浅沟槽隔离结构的制造方法 |
| US20140134812A1 (en) * | 2012-11-13 | 2014-05-15 | Dong-chan Kim | Method of fabricating semiconductor device |
| KR20170043683A (ko) * | 2015-10-13 | 2017-04-24 | 에스케이하이닉스 주식회사 | 반도체장치 제조 방법 |
| CN108110005A (zh) * | 2017-12-07 | 2018-06-01 | 睿力集成电路有限公司 | 晶体管结构、存储单元阵列及其制备方法 |
| CN108389837A (zh) * | 2018-05-08 | 2018-08-10 | 睿力集成电路有限公司 | 晶体管结构、存储器结构及其制备方法 |
| CN208674126U (zh) * | 2018-10-17 | 2019-03-29 | 长鑫存储技术有限公司 | 半导体栅极结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10665599B2 (en) | Integrated structures and methods of forming vertically-stacked memory cells | |
| KR102378471B1 (ko) | 반도체 메모리 소자 및 그 제조 방법 | |
| US9064956B2 (en) | Semiconductor device having buried gate, method of fabricating the same, and module and system having the same | |
| US20230019097A1 (en) | Integrated Structures and Methods of Forming Vertically-Stacked Memory Cells | |
| KR102099294B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| US20060017093A1 (en) | Semiconductor devices with overlapping gate electrodes and methods of fabricating the same | |
| JP2000200887A (ja) | トレンチキャパシタおよびその製造方法 | |
| KR102171265B1 (ko) | 금속 마스크를 이용한 패터닝 방법 및 그 패터닝 방법을 포함한 반도체 소자 제조방법 | |
| CN101409309B (zh) | 快闪存储器件及其制造方法 | |
| JP2015084400A (ja) | 半導体装置及びその製造方法 | |
| KR100722772B1 (ko) | 박막 구조물 및 이의 박막 구조물 형성 방법과, 커패시터및 이의 커패시터 형성 방법 | |
| TWI578496B (zh) | 包含埋藏閘極之半導體裝置、模組和系統及其製造方法 | |
| CN208674126U (zh) | 半导体栅极结构 | |
| CN111063733A (zh) | 栅极氧化层制备方法及结构、栅极制备方法 | |
| KR20120085360A (ko) | 게이트 구조물, 게이트 구조물 형성 방법 및 이를 이용한 반도체 소자 제조 방법 | |
| WO2022016985A1 (zh) | 埋入式栅极及其制作方法 | |
| CN115116933A (zh) | 一种半导体结构及其制备方法 | |
| JP2014017461A (ja) | 半導体装置の製造方法 | |
| CN107887388B (zh) | 晶体管结构、存储单元、存储器阵列及其制备方法 | |
| CN113496954B (zh) | 存储器的形成方法及存储器 | |
| CN113643971B (zh) | 埋入式栅极结构的制备方法及埋入式栅极结构 | |
| TWI555065B (zh) | 非揮發性記憶體的製造方法 | |
| CN103426825B (zh) | 半导体制造工艺及半导体结构 | |
| KR100840791B1 (ko) | 불휘발성 메모리 장치의 게이트 전극 형성 방법 | |
| US20140306280A1 (en) | Semiconductor devices and methods of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |