TW379396B - Semiconductor integrated circuit device - Google Patents

Semiconductor integrated circuit device Download PDF

Info

Publication number
TW379396B
TW379396B TW086115431A TW86115431A TW379396B TW 379396 B TW379396 B TW 379396B TW 086115431 A TW086115431 A TW 086115431A TW 86115431 A TW86115431 A TW 86115431A TW 379396 B TW379396 B TW 379396B
Authority
TW
Taiwan
Prior art keywords
circuit
signal
state
semiconductor integrated
function
Prior art date
Application number
TW086115431A
Other languages
English (en)
Inventor
Kazutaka Taniguchi
Original Assignee
Nippon Electric Ic Microcomput
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Ic Microcomput filed Critical Nippon Electric Ic Microcomput
Application granted granted Critical
Publication of TW379396B publication Critical patent/TW379396B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/027Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

經濟部中央標準局員工消費合作社印製 五、發明説明() f i ·· r ' · ·-. 符號之說明: 101 程式化電路 T1 輸入端 T2 輸出端 A1 0 1 反及電路 F 1 01 熱熔絲 P 信號. R1 0 1 電阻 1101 反相器 Q 輸出信號 1, 3 破壞恢復電路 2 輸出電路 F 1 1,F 12,F3 1,F32 熱熔絲 Al,A2,A3 信號 R11, R12 電阻 111 反相器 Nil 反或電路 A4 狀態信號 N21 反或電路 A5 內部控制信號 121, 122, 123 反相器 A6, A7, A8, A9, A10 信號 N22 反或電路 S2 資料信號 -17- (請先閲讀背面之注意事項再填/T頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐)
Μ Β7 經濟部中央標準局員工消費合作社印製 五、發明説明 ( ) 1 1 發 明 背 景 1 1 I 1 . 發 明 領 域 1 1 本 發 明 有 關 一 種 半 導 體 積 體 電 路 裝 置 9 較 特 別 地 有 關 請 先 1 1 種 含 有 冗 餘 結 構 之 半 導 體 積 體 電 路 裝 置 〇 閲 1 背 1 2 . 相 關 技 術 說 明 • 之 1 注 | 具 有 冗 餘 電 路 以 替 換 記 億 體 及 類 似 物 之 不 良 電 路 部 分 意 華 1 之 半 導 髏 積 體 電 路 裝 置 需 要 一 初 步 之 檢 査 用 以 檢 驗 是 否 項 再 1 填 1 諸 不 良 可 在 執 行 供 晶 圓 上 之 積 體 電 路 之 選 取 步 驟 期 間 可 寫 本 藉 由 一 冗 餘 電 路 予 以 替 換 同 時 9 該 半 導 體 積 體 電 路 裝 頁 1 1 置 需 要 一 其 次 之 檢 査 用 以 檢 驗 是 否 産 品 在 該 選 取 步 驟 期 1 I 間 於 已 藉 由 冗 餘 電 路 替 換 之 後 係 非 不 良 品 〇 於 初 步 之 檢 1 1 査 中 執 行 複 數 之 檢 査 9 其 中 作 成 判 斷 以 分 類 諸 産 品 為 1 訂 非 不 良 品 * 藉 由 冗 餘 電 路 而 利 用 為 非 不 良 品 之 冗 餘 産 品 1 I 9 以 及 儘 管 利 用 冗 餘 電 路 而 無 法 利 用 為 非 不 良 品 之 不 良 1 1 品 〇 於 初 步 檢 査 之 後 9 冗 餘 産 品 在 利 用 冗 餘 電 路 之 條 件 1 I 下 替 換 9 之 後 > 在其 次 檢 査 中 9 為 了 檢 驗 是 否 該 等 冗 餘 1 線 産 品 傜 非 不 良 品 9 檢 m 所 有 相 同 於 初 步 檢 査 中 之 該 等 檢 査 項 百 > 然 而 9 因 為 其 次 之 檢 査 偽 處 理 有 關 在 晶 圓 上 之 1 | 半 導 體 積 體 電 路 裝 置 9 所 以 會 處 理 相 同 之 m 試 以 用 於 有 1 I 關 在 初 步 檢 査 中 之 不 良 品 的 産 品 9 在 初 步 檢 査 中 之 不 良 1 1 品 通 常 視 為 不 良 品 9 使 得 在 其 次 檢 査 中 檢 驗 上 述 産 品 會 1 1 延 長 用 以 執 行 其 次 檢 査 之 晶 圓 時 間 〇 為 縮 短 其 次 檢 査 之 1 1 時 間 9 已 使 用 有 下 列 兩 方 式 〇 1 1 第 > 在 掲 示 於 曰 本 專 -3 利 申 請 公 開 案 號 183832/ 1 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) A7 B7 經濟部中央標準局員工消費合作社印聚 五、發明説明 ( X- ) 1 1 1 1 98S 中 之 半 導 體 積 體 電 路 裝 置 之 第 一 習 知 測 試 方 法 中 1 1 I 會 確 定 是 否 可 以 以 一 冗 餘 電 路 來 取 代 不 良 電 路 > 且 若 由 1 1 該 冗 餘 電 路 用 於 不 良 電 路 之 取 代 % 不 可 行 時 » 受 到 檢 査 r·—^ 請 先 1 1 之 半 導 體 積 體 電 路 裝 置 會 被 破 壊 〇 閲 tt 1 背 1 將 參 照 第 1 圖 説 明 半 導 體 積 體 電 路 裝 置 之 第 一 習 知 測 之 1 注 | 試 方 法 該 第 1 圖 係 以 流 程 圖 來 顯 示 之 〇 在 執 行 初 步 檢 意 事 1 査 之 後 ( 步 驟 P 1 ) f 若 晶 Η 可 藉 由 —- 冗 餘 電 路 替 換 9 則 項 再 1 填 1 將 執 行 替 換 動 作 〇 在 —- 初 步 之 檢 査 中 邸 使 利 用 冗 餘 電 路 寫 本 V»* 時 仍 被 視 為 不 良 品 之 晶 Μ 係 於 替 換 冗 餘 産 品 之 動 作 時 利 頁 1 1 用 高 壓 或 雷 射 光 束 予 以 破 壊 ( 步 驟 P3) 〇 於 其 次 檢 査 之 1 I 開 始 時 9 初 次 檢 査 之 不 良 品 可 由 一 接 點 之 檢 査 予 以 區 別 1 1 而 無 需 執 行 相 同 於 初 步 檢 査 之 所 有 檢 査 項 巨 ( 步 驟 P4) 1 訂 » 若 通 過 接 點 檢 査 時 9 將 執 行 操 作 測 試 ( 步 驟 P 5) 9 因 I 而 9 將 可 縮 短 其 次 檢 査 之 時 間 〇 1 1 接 著 9 在 一 掲 示 於 曰 本 專 利 請 公 開 案 號 282892/1 993 | 中 之 測 試 一 半 導 體 積 體 電 路 裝 置 之 第 二 習 知 方 法 中 9 非 1 線 不 良 品 在 初 次 檢 査 中 被 程 式 化 t 藉 此 設 定 電 路 使 得 晶 Μ 在 其 次 檢 査 之 早 期 階 段 時 區 分 為 檢 驗 中 之 非 不 良 品 1 因 1 | 此 » 確 定 為 非 不 良 品 晶 片 無 須 遭 受 其 次 之 檢 査 1 或 其 1 1 次 檢 査 中 之 不 必 要 之 檢 驗 可 予 以 省 略 0 1 1 將 參 照 第 2 圖 說 明 m 試 半 導 體 積 體 電 路 裝 置 之 第 二 習 1 I 知 方 法 > 該 第 2 圔 係 以 流 程 圖 來 顯 示 之 0 在 執 行 初 步 檢 I 1 査 之 後 ( 步 驟 Q 1) * 有 關 初 步 檢 査 中 之 非 不 良 品 及 不 良 1 1 品 之 區 別 資 料 係 利 用 安 裝 於 -4 該 裝 置 中 之 程 式 化 電 路 來 儲 1 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4洗格(210X297公釐) 經濟部中央標隼局員工消費合作社印裂 A7 B7 五、發明説明(;) 存(步驟Q2),於其次檢査之時若接點檢査通過時(步 驟Q3),則讀出所程式化之有關非不良品及不良品之區 別資料(步驟Q4),若産品被視為初步檢査結果之不良 品時,則産品會被處理為不良品,且此産品之檢驗不會 執行,使得檢査時間縮短。 若産品被視為初步檢査結果之不良品時,則執行一操 作測試(步驟Q5)。 接箸,參照第3圖,顯示有程式化電路,該程式化電 路101僳經由一 NAHD (反及)電路A101與用於測試之一 輸入端T1及一輸出端T2連接,該程式化電路101之輸出 準位與用於測試之輸入端T1之輸入準位的邏輯積之結果 從NAND電路A101輸出至輸出端T2供測試用。 當程式化電路101之熱熔絲F101未被切斷時,熱熔絲 F101與一電阻R1Q1之連接節點處之一信號P像高準位, 信號P之此高準位偽由一反相器1101予以反相且來自該 反相器1101之輸出信號Q被設定為低準位。因此,由於 該NAND電路A101之輸入之一像經常於低準位,故用於測 試之輸出端T2之電壓準位一直在高準位而不管施加於測 試用之輪入端T1之電壓準位是在高準位或在低準位。當 程式化電路101之熱熔絲F101切斷時,信號P之此低準 位傜由反相器I 1 0 1反相,使得信號Q設定為高準位,結 果,由於HAND電路A101之輸入之一係經常於高準位,於 施加一高準位於測試用之輸入端T1之後,一低準位會輸 出至輸出端T2供測試用。根據上述步驟,可檢出該程式 本紙張尺度適用中國國家標準(CNS ) A4規格(210'〆297公釐) r訂 ^ | 線 (請先閱讀背面之注意事項再填寫本育) 經濟部中央標準局員工消t合作社印製 \7 B7 五、發明説明(4 ) 化電路一狀態。 由於在上述習知之第一半導體積髏電路裝置之測試方 法中,在初步檢査中被視為不良品之晶片在冗餘産品之 替換動作時被破壊,故無法指出那一部分係不艮的。因 此,存在有一缺點,即,在其次之檢査之後,難以執行 分析於該初步檢査所確定為不良品之産品。 再者,由於在上述測試習知之第二半導體積體電路裝 置之方法中,必須在其次之檢査中執行檢驗於所有在晶 圓上之晶片,即,用於檢査初步檢査之結果之資料及原 先無須在其次檢査中之檢驗,故供其次檢査之時間會較 習知之第一半導體積體電路裝置中之時間延長。待別地 ,當初次檢査中之不良品並未存在於晶圓上之時,檢査 時間會延長,將具體地利用數值來說明之,假設晶圓上 存在有500晶片時以及需要1秒來檢驗有關檢査在一晶 片上之産品品質之結果的資料時,當初步檢査之不良品 並不存在於該5 0 0晶Η中之時,則每一晶國之檢査時間 會延長為500秒。 發明概诚 本發明之目的在於提供一種半導體積體電路裝置,具 備有縮短供執行一晶圓上之諸晶Η之一其次檢査之時間 的能力。 本發明之S—目的在於提供一種半導體積體電路装置 ,具備有恢復一所破壊之晶片於一初始狀態,使得用於 在初次檢査中已被確定為一不良品之晶Η的分析可易於 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 、-口 A7 B7 經濟部中央標準局員工消費合作社印袋 五、發明説明(, ) 1 1 1 在 其 次 檢 査 之 後 執 行 的 能 力 〇 1 1 I 根 據 本 發 明 之 一 較 佳 實 施 例 9 一 種 半 導 體 積 體 電 路 裝 1 1 置 在 一 選 取 步 驟 之 期 間 執 行 初 次 檢 査 9 用 以 確 定 是 否 該 請 先 1 1 裝 置 較 佳 地 像 —* 良 品 9 一 将 由 一 替 換 步 驟 成 為 良 品 之 閱 ik 1 背 1 冗 餘 産 品 > 或 一 即 使 由 該 替 換 步 驟 亦 無 法 成 為 一 良 品 之 之 1 注 I 不 良 品 9 以 及 執 行 其 次 檢 査 用 以 確 定 是 否 該 冗 餘 産 品 在 意 I 事 1 該 替 換 步 驟 之 後 僳 非 不 良 品 9 該 半 導 sm 展 積 體 電 路 裝 置 包 項 再 1 填 1 含 —- 輸 出 電 路 ( 或 —- 输 入 電 路 ) 以 及 —«- 破 壞 恢 復 電 寫 本 路 用 以 設 定 初 次 檢 査 中 被 確 為 一 兀 全 不 良 之 産 品 之 該 輪 頁 1 1 出 電 路 ( 或 該 輸 入 電 路 ) 以 用 於 指 示 破 壊 狀 態 之 --- 第 一 1 I 功 能 9 及 用 以 設 定 該 输 出 電 路 ( 或 該 輸 入 電 路 ) 用 於 一 1 1 第 二 功 能 以 悛 復 輸 出 電 路 ( 或 該 輸 入 電 路 ) 白 該 破 壤 1 訂 之 狀 態 至 一 正 常 作 業 之 狀 態 〇 I 此 外 9 較 佳 地 該 破 壤 恢 復 電 路 包 含 第 一 及 第 二 狀 態 1 1 設 定 裝 置 i 各 含 有 一 熱 熔 絲 及 一 電 阻 彼 此 串 聯 連 接 於 第 1 | 一 及 第 二 電 源 之 間 9 用 以 分 別 地 輪 出 相 對 應 於 該 熱 熔 絲 1 β 之 未 切 斷 / 切 斷 之 第 —* 及 第 二 狀 態 信 號 9 以 及 邏 輯 電 I 路 用 以 邏 輯 地 合 成 該 第 一 及 第 二 狀 態 信 號 且 産 生 一 功 能 1 I 設 定 信 號 指 示 欲 輸 出 至 該 输 出 電 路 之 該 第 一 功 能 或 第 二 1 1 I 功 能 0 1 1 本 發 明 之 上 述 及 其 他 巨 的 > 特 性 與 優 點 將 從 下 文 說 明 1 I 根 據 描 繪 本 發 明 較 佳 實 施 例 之 實 例 的 附 圖 而 呈 更 明 顯 Ο 1 1 圖 式 簡 單 說 明 1 1 第 1 [Bt 圖 偽 流 程 圖 9 顯 示 -7 - 用 於 習 知 之 第 半 導 體 積 1 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) Μ Β7 經濟部中央標隼局員工消費合作社印製 五、發明説明(知 ) 1 1 1 體 電 路 裝 置 之 檢 査 方 法 之 一 實 例 » 1 1 | 第 2 圖 係 一 流 程 圖 ί 顯 示 一 用 於 習 知 之 第 二 半 導 體 積 1 體 電 路 裝 置 之 檢 査 方 法 之 一 實 例 > 請 先 1 1 第 3 圖 僳 一 電 路 圖 顯 示 該 習 知 之 第 二 半 導 體 積 體 電 閲 ik 1 背 1 路 裝 置 之 __- 形 態 ) ΐι 之 1 注 I 第 4 圖 傺 - 電 路 圖 » 顯 示 本 發 明 之 半 導 體 積 體 電 路 裝 意 事 1 置 之 —- 第 一 實 施 例 項 再 1 填 1 第 5 圖 偽 —* 電 路 圖 9 顯 示 本 發 明 之 半 導 體 積 體 電 路 裝 寫 本 置 之 一 第 二 實 施 例 頁 1 1 第 6 圖 僳 一 電 路 圖 * 顯 示 本 發 明 之 半 導 體 積 體 電 路 裝 1 1 置 之 一 第 三 實 施 例 1 1 第 7 圖 像 一 電 路 圖 9 顯 示 本 發 明 之 半 導 髏 積 體 電 路 裝 1 訂 置 之 一 第 四 實 施 例 以 及 I 第 8 圖 % 一 電 路 m 9 顯 示 本 發 明 之 半 導 體 積 體 電 路 装 1 1 置 之 一 第 五 實 施 例 〇 1 1 |g_ 佯 η 朐 例 詳 細 說 明 1 線 接 著 t 參 考 第 4 圖 > 以 —' 電 路 圖 顯 示 本 發 明 之 —* 實 施 例 » 此 實 施 例 之 半 導 體 積 體 電 路 装 置 包 含 : 一 破 壞 恢 復 i | 電 路 1 其 設 定 欲 檢 査 之 諸 不 良 品 於 一 半 導 體 積 體 電 路 装 1 I 置 之 輸 出 電 路 2 及 恢 復 該 等 不 良 品 為 原 先 之 狀 態 0 1 1 破 壞 恢 復 電 路 包 含 : 熱 熔 絲 F 1 1及 F 12 各 熱 熔 絲 之 端 1 I 子 之 一 偽 連 接 於 一 電 源 9 各 熱 熔 絲 之 另 一 端 則 分 別 地 産 1 1 1 生相對應於信號A 1及 A2之 一 之 輸 出 ; 電阻R 1 1及R 12 » 各 1 1 電 阻 之 端 子 之 係 分 別 地 連 -8 接 於 相 對 應 之 熱熔絲F 1 1及 1 1 1 1 1 本纸張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) A7 B7 五、發明説明(?) F12之一,而各電阻之另一端則連接於一接地電位;一 反相器111,其反相供應至其输入端之柄號A2且自其输 出端输出一信號A3;以及一 NOR (反或)電路Nil,其接 收信號A1於其一輪入端及信號A3於其另一輪入端而輪出 —狀態信號Α4β输出電路2包含:一 NOR電路N21,其執 行一NOT OR (非或)作業以用於狀態信號A4及一來自外 部之控制該输出電路2之控制信號而输出一内部控制信 號A5; —反相器121,其反相該信號A5而輸出一信號A6 ;—NOR電路N22,其執行一 NOT OR作業以用於一來自記 億髏單元之資料信號S2及一信號A6以输出一信號A7;— NAND電路A21,其執行一 NOT AND (非及)作業以用於該 資料信號S2及一信號A5以輸出一信號A8;反相器122及 123,其分別地反相倍號A7及A8以输出信號A9及A10;以 及P及N型M0S (金靨氧化物半導體 > 電晶體”〖及科22 ,輸出一输出信號以響應信號A9及A10之供應。 接箸,將參照第4圖說明本發明之此》施例之作業, 首先,在該破壞恢復電路1之中,熱熔絲F11及F12僳於 —作為初始情況之非切斷之狀態中且它們係於一導電之 經濟部中央榡準局員工消費合作衽印製 (請先閱讀背面之注意事項再填寫本買) 狀態中,各信號A1及A2為高準位,再者,反相器111反 相輸入信號A 2使得反相器I 1 1之輸出信號為低準位,因 此,NOR電路N11之兩輸入端之輸入信號A1及A3係分別地 為高及低準位,使得NOR電路H11輸出低準位之輸出信號 A40 由於輸出電路2之NOR電路N21之一輸入端接收低準位 (CNS )八4胁(210X297公釐) 經濟部中央榡率局員工消費合作杜印製 A7 B7 五、發明説明(《) 之輪入信號A4,故來自NOR電路N21之輸出信號A5之準位 僳根據控制信號S1之準位而確定,當控制信號S1偽低準 位時,信號A5為高準位;而來自HAND電路A21之輸出則 根據資料信號S2而確定。另一方面,由於N0R電路N22之 输入信號A6因反相該信號A5之高準位為低_位而呈低準 位,故來自NOR電路N22之輸出信號A7只根據資料信號32 之準位狀態來確定。 當資料信號S2傺高準位時,信號A7及A8為低準位,而 信號A9及A10為高準位,P型M0S電晶體P21關閉而N型 H0S電晶醱M22開啓,使得它們輸出低準位之输出信號0。 相反地,當資料信號S2係低準位時,信號A7及A8為高 準位,而信號A9及AID為低準位,因此,P型M0S電晶體 P21開啓而H型M0S電晶體M22關閉,使得它們输出高準 位之输出信號0。 即上述,在其中該兩熱熔絲F11及F12於未切斷狀態之 狀態中時,輸出電路2正常地操作著。 接箸,當切斷熱熔絲F11時,信號A1呈透過電阻RU來 自接地電位之低準位,於此時,由於熱熔絲2僳於非 切斷狀態中,信號A3保持低準位,NOR電路Nil之输出信 號A4呈高準位。基於此因,NOR電路N21之输出信號A5-直保持在低準位中而不管控制信號S1之狀態。再者,由 於信號A6偽信號A5之反相信號而一直在高準位中,故 NOR電路N22之输出信號A7呈低準位而不管資料信號S2。 於接收信號A7時,反相器122之輸出信號A9呈高準位, -1 0 - 本紙張尺度適用中國國家標準(CNS ) ΑΊ規格(210Χ 297公釐) (請先閱讀背面之注意事項再填寫本頁)
、1T 經濟部中央標準局員工消費合作社印聚 A7 B7 五、發明説明(?) 藉此關閉P型MOS電晶體P21。而且,NAND電路A21之輸 出信號A8傜高準位而不管資料信號S2之狀態,且信號A8 之反相信號众10偽低準位,因此,》型^108電晶體^122關 閉,所以,並無輸出作為輸出信號0。因此,熱熔絲F11 之切斷産生了輸出電路2之一故障的操作狀態。 接箸,於其中切斷熱熔絲而設定了故障操作之狀態中 ,當切斷熱熔絲F12時,信號A2呈透過電阻R12來自接地 電位之低準位。基於此因,反相器111之輸出信號A3呈 高準位,由於信號A3像於高準位中,故N0R電路Nil之輸 出信號A4—直在低準位中而不管信號A1之準位。因為此 狀態偽相同於其中兩熱熔絲均未切斷之狀態-故輸出電 路2正常地操作。特別地,該晶片傜藉切斷熱熔絲F11 而破壞,且之後,切斷熱熔絲F12,而藉此,該破壞恢 復電路1可恢復不良之狀態為初始之狀態。 接箸,參照第5圖,以一電路匾顯示本發明一第二實 施例,本發明之第二實施例相異於第一實施例,其中提 供一破壞恢復電路3來取代破壞恢復電路1而在初次檢 査中破壞不良品之輸入電路5且在分析不良時具備有執 行相同於破壞前之作業的作業。 建構輸入電路5之一部分的破壞恢復電路3含有:一 熱熔絲F31,其一端偽連接於電源而其另一端則産生一 輸出信號A;—電阻R31,其一端係逢接於熱熔絲F31之 另一端而其另一端則連接於接地電位;一 P型M0S電晶 體P 3 1 ,其源極偽連接於一输入端T C而其閘極則連接於 -1 1 - 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0 X 297公釐) I I ,, 訂 線 - · (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(π ) 熱熔絲F31之3 —端;一熱熔絲F32,其俗連接於該電晶 體P31之源極與汲極之間及輸出一信號B至一反相器151 ;以及一二極體D31,其一端係連接於熱熔絲F32之另一 端而其S —端則連接於接地電位。 將描述本發明第二實施例之作業,首先,於一狀態其 中熱熔絲F31及F32並未切斷時,由於來自連接於電源之 信號A傜於高準位,電晶體P31傜於蘭閉狀態。當一等 於二極體D31之順向方向或較大之電壓施加於輸入端TC 時,因為輸入端TC與二極體D31係經由熱熔絲F32而連接 ,故電流自接地電位經由二極體D31流至输入端TC,藉 檢出此電流,一檢査裝置(未圖示)判斷輸入端TC僳連 接至該處。 接著,當切斷熱熔絲F32而該熱熔絲F31傜於一連接之 狀態時,電晶體P31保持於關閉狀態,而輪入端TC與二 極體D31之連接係由切斷熱熔絲F32而截止,因此沒有電 流流通除非施加電壓VD於輸入端C。所以,檢測裝置確 定該输入端TC並未連接於該處,故此産品被處理為不良 品。 同時,當熱熔絲F31傺切斷於一狀態其中該熱熔絲F32 係於一切斷之狀態時,接地電位經由電阻R施加於信號 A使得信號A呈低準位,電晶體P31成為在一關閉之狀 態中,所以,输入端TC與二極體D31成為連接之狀態, 當施加電壓VD於輸入端TC時,電流經由二棰體D31從接 地電位流至輸入端TCo因此,檢測裝置判斷输入端TC係 -1 2 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) (請先閲讀背面之注意事項再填寫本頁) -9 線 經濟部中央標準局員工消費合作社印裝 A7 B7 五、發明説明(。) 連接至該處,特別地,該晶片係藉切斷熱熔絲F32予以 破壊,而該不良品則由切斷熱熔絲F31而恢復至初始狀 態〇 接箸,參照第6圖,以一電路圖顯示本發明一第三實 施例,其中相同於第5圏中之構成組件係由相同之字符 來表示,第三實施例之破壊恢復電路3A相異於第二實施 例之破壞恢復電路,其中使用一測試模式確定信號AT來 取代由熱熔絲F31及電阻R31所産生之倍號A。 將描述本發明第三實施例之作業,大致地,測試模式 確定信號AT傜高準位而在測試模式時為低準位。首先, 當該測試模式確定信號AT於低準位且一測試模式開始於 其中熱熔絲F32切斷之狀態時,輸入端TC與二極體D31僳 連接著。當施加一電壓VD於輸入端TC時,相類似於第二 實施例之情況,一電流流入輸入端TC,而一檢測裝置確 定該輸入端僳連接至該處。待別地,該晶片傜藉切斷熱 熔絲F 3 2予以破壞,以及在測試楔式時施加一低準位作 為信號AT,藉此,恢後該不良品於初始之狀態。 接箸,參照第7圖,以一電路_顯示本發明一第四實 施例,其中相同於第5匾中之構成組件傜由相同之字符 來表示,第四實施例之破壞恢復電路3B柑異於第二及第 三實施例之破壞恢復電路,其中並聯連接於熱熔絲F32 之P型MOS電晶體P31之閛極電壓係由一信號E所控制, 而該信號E偽由NOR電路N31執行一經反相信號C及D之 NOT OR作業而得,其中該反相信號C係藉反相器131反 -1 3- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 、va 線 經濟部中央榡準局員工消費合作杜印製 A7 —___ϋ___ 五、發明説明() 相測試模式確定信號AT而得,及該反相信號D係藉反相 器132反相該熱熔絲之输出A而得》 接箸,將描述此實施例之作業,首先,於其中熱熔絲 F 3 2於未切斷之狀態時,也就是説,於連接狀態時,當 施加一電壓VD於輪入端TC時,相類似於第二及第三實施 例之情況,一電流流人输入端TC且不管熱熔絲Ρ31與測 試模式確定信號AT之狀態,而檢査裝置確定該輸入端TC 像連接至該處。 特別地,當熱熔絲F 3 1傜於未切斷狀態時,倍號A偽 於高準位,而由反相該信號A所取得之反相信號D係於 低準位中,而且,當測試模式確定信號以僳高準位時, 由反相該信號AT所取得之反相信號係於低準位中《因為 HOR電路N31之兩輸入均於低準位,故NOR電路N31之输出 E呈高準位,藉此該電晶體P31大致地闢閉。此時,當 熱熔絲於切斷狀態時,輸入端TC與二棰體D31並不會連 接,且該晶片傺於破顔之狀態中。 接箸,當切斷熱熔絲F3 1或測試模式確定信號AT在其 中熱熔絲F32像於切斷狀態之狀態中為低準位時,則NOR 電路N31之输入信號C或D呈高準位,而NOR電路N31之 輪出倍號呈低準位。因而,電晶體P31開啓,以及输入 端TC與二極體D31進入連接之狀態。特別地,藉切斷熱 熔絲F32來破壞該晶片,而藉切斷熱熔絲F31或藉由使拥 試模式信號AT於低準位,該晶片可恢復至初始狀態。 接著,參照第8圃,顯示一表示本發明第五實施例待 -1 4 _ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 線 經濟部中央標準局員工消費合作社印製 ΑΊ Β7 五、發明説明(β ) 激之破壞恢復電路4,此實施例之破壞恢後電路4含有: 熱熔絲F41及F42,各熱熔絲之一端傺連接於電源而另一 端囲産生輸出信號G及H;電阻R41及R42,各電阻之一 端换連接於F41及F42之相對應端而另一端則連接於接地 電位;一反相器141,其産生一信號I,由反應相一輸入 至其输入端之信號Η而得;一 NAND電路A41,其藉執行 一 NOT AND (非及)作業於信號G及Η而産生一信號J; 一 PM0S電晶體Ρ41,其源極傺連接於電源,其汲極則連 接於電阻R43之一端,而其閘極接收信號J,電阻R43之 另一端連接於接地電位。 接著,將描逑本發明此實施例之作業,首先,當熱熔 絲F41及F42僳於一未切斷之狀態時,信號G及Η呈高準 位,而由反相信號Η所得之反相信號I則呈低準位。因 為SAND電路Α41之兩輸入分別地偽高及低準位,故NAND 電路A41之信號J呈高準位。因此,由於電晶體P41關閉 ,電流K並不會從電源流過。於一情況其中熱熔絲F42切 斷,則信號Η由連接於接地電位之電阻R4 2呈低準位, 而信號Η之反相信號I呈高準位。此時,若熱熔絲F41 並夫切斷,則ΝΑΟ電路Α41之兩输入呈高準位,電晶體 Ρ41開啓,且電流Κ從電源流入接地,因此,產生一電流 故障狀態。 接著,當熱熔絲F41偽切斷於一狀態其中熱熔絲F42傺 於切斷狀態時,信號G透過電阻R41呈低準位,因此, SASD電路Α41之輸入係低及高準位使得NAND電路Α41輸出 -1 5 - 本紙張尺度適月中國國家標準(CNS ) Α4規格(2丨0 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 、-β 線 五、發明説明( 恢 J.P4可 號體障 信晶故 之電之 位過定 準透設 高源所 A7 B7 體止 晶截 S 匐 K ,流 此電 藉之 以 所 g,H 關 絲 熔 熱 斷 切 由 得 使 復 可 將 且 片 晶 該 壊 破 來 2 4 F 絲 熔 0 熱態 斷狀 切之 藉始 可初 將至 ,Η 地晶 別該 待復 恢 方分 査在 檢而 之 , 片的 晶間 壊時 破短 一 是 由 會 ,査 路檢 電之 復次 恢其 壊一 破中 之其 述 , 上査 裝檢 安行 藉執 法 易 可 析 分 之 良 不 該 得 使 復 恢 會 片 晶 之 壞 破 所 時 0 良行 不執 析於 上在 於可 。 已變成 點改逹 優多來 及諸排 擻然安 待,之 之繪件 明描部 發係以 本僅内 然的醻 雖示範 ,掲之 是所圍 的但範 解,利 理明專 要說請 ,以申 而予之 然中錄 文附 (請先閱讀背面之注意事項再填寫本頁) 、-° 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐)
經濟部中央標準局員工消費合作社印製 五、發明説明() f i ·· r ' · ·-. 符號之說明: 101 程式化電路 T1 輸入端 T2 輸出端 A1 0 1 反及電路 F 1 01 熱熔絲 P 信號. R1 0 1 電阻 1101 反相器 Q 輸出信號 1, 3 破壞恢復電路 2 輸出電路 F 1 1,F 12,F3 1,F32 熱熔絲 Al,A2,A3 信號 R11, R12 電阻 111 反相器 Nil 反或電路 A4 狀態信號 N21 反或電路 A5 內部控制信號 121, 122, 123 反相器 A6, A7, A8, A9, A10 信號 N22 反或電路 S2 資料信號 -17- (請先閲讀背面之注意事項再填/T頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐)
經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明( A2 1 反 及 電路 P21 , Ρ3 1 Ρ 型 MOS電晶體 M22 Ν 型 MOS電晶體 〇 輸 出 信號 S 1 控 制 信號 5 輸 入 電路 15 1 反 相 器. D3 1 二 極 體 TC 輸 入 端 VD 電 壓 C 輸 入 端 R3 1 電 阻 AT 測 試 模式確定信號 13 1, 132 反 相 器 N3 1 反 或 電路 F41 , F42 熱 熔 絲 R41, R42, R43 電 阻 G, Η 輸 出 信號 14 1 反 相 器 Ρ41 Ρ : 型 MOS電晶體 Κ 電 流 -18- (請先閲讀背面之注意事項再埴 个頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)

Claims (1)

  1. A8 B8 C8 D8 經濟部中央標率局員工消費合作社印裝 六、申請專利範圍 第86115431號「半導體積體電路裝置」專利案 (88年5月25日修正) 六、申請専利範圍: 1. r-種半導體積體電路裝置,具有一破壞恢復電路用以 測試一預定之電路;其中該破壞恢復電路包含: 第一功能設定裝置,用以設定該預定電路以用於一 先前所確定之第一功能:以及 第二功能設定裝匿,用以設定該預定電路用於一第 二功能,以恢復該預定電路至未執行第一功能前之狀 態。 2. 如申請專利範圍第1項之半導體積體電路裝置,其中 該第一及第二功能設定裝置各含有一熱熔絲》 3. -種半導體積體電路裝置,其中一初次檢查係執行於 一選取步驟之期間,用以確定是否該裝置係一較佳地 良好產品,係一藉一替換程序而成爲一良好產品之冗 餘產品,或係一甚至無法藉該替換程序成爲良好產品 之不良品,及一其次檢査係執行用以確定是否該冗餘 產品在該替換程序之後係非不良品,該半導體積體電 路裝置包含:一輸出電路:以及一破壞恢復電路,用 以設定在該初次檢査中確定爲一完全不良品之該輸出 電路以用於一指示一破壞狀態之第一功能,及用以設 定該輸出電路以用於一第二功能而恢復該輸出電路自 該破壞狀態至一正常之操作狀態。 / \ 丨4·一種半導體積體電路裝匱,其中一初次檢查係執行於 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ---------^------IT------0 I- (請先閲讀背面之注意事項存填寫本頁) A8 B8 C8 D8 經濟部中央標率局員工消費合作社印裝 六、申請專利範圍 第86115431號「半導體積體電路裝置」專利案 (88年5月25日修正) 六、申請専利範圍: 1. r-種半導體積體電路裝置,具有一破壞恢復電路用以 測試一預定之電路;其中該破壞恢復電路包含: 第一功能設定裝置,用以設定該預定電路以用於一 先前所確定之第一功能:以及 第二功能設定裝匿,用以設定該預定電路用於一第 二功能,以恢復該預定電路至未執行第一功能前之狀 態。 2. 如申請專利範圍第1項之半導體積體電路裝置,其中 該第一及第二功能設定裝置各含有一熱熔絲》 3. -種半導體積體電路裝置,其中一初次檢查係執行於 一選取步驟之期間,用以確定是否該裝置係一較佳地 良好產品,係一藉一替換程序而成爲一良好產品之冗 餘產品,或係一甚至無法藉該替換程序成爲良好產品 之不良品,及一其次檢査係執行用以確定是否該冗餘 產品在該替換程序之後係非不良品,該半導體積體電 路裝置包含:一輸出電路:以及一破壞恢復電路,用 以設定在該初次檢査中確定爲一完全不良品之該輸出 電路以用於一指示一破壞狀態之第一功能,及用以設 定該輸出電路以用於一第二功能而恢復該輸出電路自 該破壞狀態至一正常之操作狀態。 / \ 丨4·一種半導體積體電路裝匱,其中一初次檢查係執行於 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ---------^------IT------0 I- (請先閲讀背面之注意事項存填寫本頁) 經濟部中央標率局員工消費合作社印«. A8 B8 C8 D8 ___ 六、申請專利範圍 一選取步驟之期間,用以確定是否該裝置係一較佳地 良好產品,係一將藉由一替換程序而成爲一良好產品 之冗餘產品,或係一甚至無法藉該替換程序成爲良好 產品之不良品,及一其次檢查係執行用以確定是否該 冗餘產品在該替換程序之後係非不良品,該半導體積 體電路裝置包含:一輸入電路;以及一破壞恢復電路 ,用以設定在該初次檢查中確定爲一完全不良品之該 輪入電路以用於一指示一破壞狀態之第一功能,及用 以設定該輸入電路以用於一第二功能而恢復該輸入電 路自該破壞狀態至一正常之操作狀態。 5·如申請專利範圍第3項之半導體積體電路裝置,其中 該破壞恢復電路含有: 第一及第二狀態設定裝置,各由相互串聯連接於第 一與第二電源間之一熱熔絲及一電阻所組成,用以分 別地輸出相對應於熱熔絲之未切割/切割之第一及第 二狀態信號:以及 一邏輯電路,用以邏輯地合成該第一及第二狀態信 號及產生一功能設定信號來指示欲輸出至該輸出電路 之該第一或第二功能。 6.如申請專利範圍第5項之半導體積體電路裝置,其中 該输出電路含有: 用以設定該輸出電路以用於一破壞之狀態,其中 固定一輸出信號而不管其他之輸入信號,以響應指示 該第一功能之該功能設定信號的裝置:以及 -2- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 ABICD 經濟部中央橾率局員工消費合作社印装 六、申請專利祀圍 用以恢復該输出電路自一破壞之狀態到一正常作業 之狀態其中該輸出信號可由該等其他之輸入信號來變 化以響應指示該第二功能之該功能設定信號》 7. 如申請專利範圍第4項之半導體積體電路裝置,其中 該破壞恢復電路含有: 第一及第二狀態設定裝置,各由相互串聯連接於第 一與第二電源間之一熱熔絲及一電阻所組成,用以分 別地輸出相對應於熱熔絲之未切割/切割之第一及第 二狀態信號;以及 一邏輯儷路,用以邏輯地合成該第一及第二狀態信 號及產生一功能設定信號來指示欲輸出至該輸出電路 之該第一或第二功能。 8. 如申請專利範圍第4項之半導體積體電路裝置,其中 該破壞恢復電路含有: 第一狀態設定裝置,具有相互串聯連接於一輸入端 與一第二電源間之一第一熱熔絲及一二極體,用以輸 出一響應於該第一熱熔絲之切斷的第一狀態信號: 第二狀態設定裝置,具有相互串聯連接於一第一電 源與該第二電源間之一第二熱熔絲及一電阻,用以輸 出一響應於該第二熱熔絲之切斷的第二狀態信號: 以及一開關電路,並聯連接於該第一熱熔絲,其開 啓以響應該第二狀態信號* 且其中該輪入電路成爲一破壊狀態來響應由該第一 狀態設定裝置所輸出之該第一狀態信號,由於施加一 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注$項再填寫本頁) 訂 線 A8 B8 C8 D8 六、申請專利範圍 響應於該第二熱熔絲之切斷的第二狀態信號: 一邏輯電路,邏輯地合成該第二狀態信號與一由一 控制信號所設定之第三狀態信號,而輸出一第四狀態 信號: 以及一開關電路,並聯連接於該第一熱熔絲,其開 啓以響應該第四狀態信號, 且其中該輸入電路成爲一破壞狀態來響應由該第一 狀態設定裝匿所输出之該第一狀態信號,由於施加一 順向電壓至該二極體,故沒有電流流入該輸入端,而 該輸入電路恢復爲一正常作業狀態以響應該第四狀態 信號,其中該開關電路開啓且該電流流通》 ---------------1T------^ , 0·- (請先閲讀背面之注意事項再填寫本頁) 經濟部中央揉率局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
TW086115431A 1996-10-21 1997-10-20 Semiconductor integrated circuit device TW379396B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8277756A JPH10123202A (ja) 1996-10-21 1996-10-21 半導体集積回路装置

Publications (1)

Publication Number Publication Date
TW379396B true TW379396B (en) 2000-01-11

Family

ID=17587904

Family Applications (1)

Application Number Title Priority Date Filing Date
TW086115431A TW379396B (en) 1996-10-21 1997-10-20 Semiconductor integrated circuit device

Country Status (4)

Country Link
US (1) US6035430A (zh)
JP (1) JPH10123202A (zh)
KR (1) KR100249435B1 (zh)
TW (1) TW379396B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI817355B (zh) * 2021-12-02 2023-10-01 南亞科技股份有限公司 確定熔絲元件之狀態的半導體電路及半導體元件及狀態確定方法
US11946984B2 (en) 2021-12-06 2024-04-02 Nanya Technology Corporation Semiconductor circuit and semiconductor device for determining a status of a fuse element

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001522541A (ja) * 1998-02-10 2001-11-13 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 集積回路の製造方法
US6972612B2 (en) * 1999-06-22 2005-12-06 Samsung Electronics Co., Ltd. Semiconductor device with malfunction control circuit and controlling method thereof
US6894501B1 (en) * 2002-05-21 2005-05-17 Volterra Semiconductor, Inc. Selecting multiple settings for an integrated circuit function using a single integrated circuit terminal
KR100699840B1 (ko) 2005-04-25 2007-03-27 삼성전자주식회사 퓨즈 절단에 상관없이 반도체 집적 회로의 최적화 조건을재설정하는 로직 회로
JP4871031B2 (ja) * 2006-06-06 2012-02-08 ルネサスエレクトロニクス株式会社 半導体装置およびヒューズの判定方法
US10734991B1 (en) * 2019-07-02 2020-08-04 Nanya Technology Corporation Voltage switching device, integrated circuit device and voltage switching method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1304173A (zh) * 1970-01-23 1973-01-24
US3997818A (en) * 1973-07-05 1976-12-14 Bodkin Lawrence E Load selective power systems
JPS6017062B2 (ja) * 1979-09-18 1985-04-30 海瀬電気株式会社 テスタ
JPH01183832A (ja) * 1988-01-18 1989-07-21 Mitsubishi Electric Corp 半導体集積回路装置のテスト方法
JP2778234B2 (ja) * 1990-09-13 1998-07-23 日本電気株式会社 冗長デコーダ回路
JPH05282892A (ja) * 1992-04-02 1993-10-29 Seiko Epson Corp 半導体記憶装置
JPH0823016A (ja) * 1994-07-07 1996-01-23 Mitsubishi Electric Corp 半導体メモリのテスト方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI817355B (zh) * 2021-12-02 2023-10-01 南亞科技股份有限公司 確定熔絲元件之狀態的半導體電路及半導體元件及狀態確定方法
US11946984B2 (en) 2021-12-06 2024-04-02 Nanya Technology Corporation Semiconductor circuit and semiconductor device for determining a status of a fuse element

Also Published As

Publication number Publication date
JPH10123202A (ja) 1998-05-15
US6035430A (en) 2000-03-07
KR100249435B1 (ko) 2000-03-15
KR19980032975A (ko) 1998-07-25

Similar Documents

Publication Publication Date Title
TW459240B (en) Integrated circuit memory having a fuse detect circuit and method therefor
US6392938B1 (en) Semiconductor memory device and method of identifying programmed defective address thereof
TW446952B (en) Circuit-arrangement with temperature dependent semiconductor element test and repair logic
TW379396B (en) Semiconductor integrated circuit device
US7313038B2 (en) Nonvolatile memory including a verify circuit
US6639848B2 (en) Semiconductor memory device and method for testing the same
US7277346B1 (en) Method and system for hard failure repairs in the field
JP6360610B1 (ja) Sram装置のための冗長回路、sram装置、及び半導体装置
JP2006520511A (ja) 弱いsramセルのテスト
TWI246598B (en) Antifuse repair circuit
US7620853B1 (en) Methods for detecting resistive bridging faults at configuration random-access memory output nodes
TW518746B (en) Semiconductor memory device
KR20100124504A (ko) 반도체 장치의 퓨즈회로 및 퓨즈상태 모니터링 방법
JP4782937B2 (ja) 半導体記憶装置
US6972612B2 (en) Semiconductor device with malfunction control circuit and controlling method thereof
JP2004212384A (ja) 半導体集積回路装置
JP2001210092A (ja) 半導体記憶装置
JPH06295594A (ja) 半導体記憶装置
TW418399B (en) Zero volt/zero current fuse arrangement
Zarrineh et al. Defect analysis and realistic fault model extensions for static random access memories
KR19990047433A (ko) 반도체 장치의 입력 회로
JP2848441B2 (ja) Cmos半導体装置
JP2009068885A (ja) 半導体集積回路
TW446946B (en) Redundant decoder with fuse-controlled transistor
JP2870291B2 (ja) 半導体記憶回路

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent