TW310431B - - Google Patents
Download PDFInfo
- Publication number
- TW310431B TW310431B TW085108558A TW85108558A TW310431B TW 310431 B TW310431 B TW 310431B TW 085108558 A TW085108558 A TW 085108558A TW 85108558 A TW85108558 A TW 85108558A TW 310431 B TW310431 B TW 310431B
- Authority
- TW
- Taiwan
- Prior art keywords
- bit line
- potential
- memory cell
- transistor
- bit
- Prior art date
Links
- 230000015654 memory Effects 0.000 claims description 396
- 238000007667 floating Methods 0.000 claims description 100
- 239000013078 crystal Substances 0.000 claims description 87
- 239000004065 semiconductor Substances 0.000 claims description 41
- 230000009471 action Effects 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 13
- 230000006870 function Effects 0.000 claims description 9
- 230000001276 controlling effect Effects 0.000 claims description 8
- 230000002079 cooperative effect Effects 0.000 claims description 8
- XFXPMWWXUTWYJX-UHFFFAOYSA-N Cyanide Chemical compound N#[C-] XFXPMWWXUTWYJX-UHFFFAOYSA-N 0.000 claims description 6
- 230000003252 repetitive effect Effects 0.000 claims description 6
- 210000003625 skull Anatomy 0.000 claims description 5
- 241001125929 Trisopterus luscus Species 0.000 claims description 3
- 230000003068 static effect Effects 0.000 claims description 3
- 230000033001 locomotion Effects 0.000 claims 4
- 241000238366 Cephalopoda Species 0.000 claims 1
- 238000005065 mining Methods 0.000 claims 1
- 230000011664 signaling Effects 0.000 claims 1
- 230000008859 change Effects 0.000 description 55
- 239000003990 capacitor Substances 0.000 description 51
- 230000000875 corresponding effect Effects 0.000 description 40
- 238000010586 diagram Methods 0.000 description 22
- 230000007423 decrease Effects 0.000 description 16
- 238000000605 extraction Methods 0.000 description 11
- 238000007639 printing Methods 0.000 description 9
- 238000001514 detection method Methods 0.000 description 8
- 230000005611 electricity Effects 0.000 description 6
- 239000002784 hot electron Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 150000003839 salts Chemical class 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 101100443238 Caenorhabditis elegans dif-1 gene Proteins 0.000 description 2
- 230000005465 channeling Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 210000003734 kidney Anatomy 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 101000878595 Arabidopsis thaliana Squalene synthase 1 Proteins 0.000 description 1
- 241000239290 Araneae Species 0.000 description 1
- 244000205754 Colocasia esculenta Species 0.000 description 1
- 235000006481 Colocasia esculenta Nutrition 0.000 description 1
- TWDJIKFUVRYBJF-UHFFFAOYSA-N Cyanthoate Chemical compound CCOP(=O)(OCC)SCC(=O)NC(C)(C)C#N TWDJIKFUVRYBJF-UHFFFAOYSA-N 0.000 description 1
- 108010076282 Factor IX Proteins 0.000 description 1
- 101000616556 Homo sapiens SH3 domain-containing protein 19 Proteins 0.000 description 1
- 206010061218 Inflammation Diseases 0.000 description 1
- 101100182721 Mus musculus Ly6e gene Proteins 0.000 description 1
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 208000003251 Pruritus Diseases 0.000 description 1
- 102100021782 SH3 domain-containing protein 19 Human genes 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 241000283068 Tapiridae Species 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 235000021551 crystal sugar Nutrition 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000000855 fermentation Methods 0.000 description 1
- 230000004151 fermentation Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000005242 forging Methods 0.000 description 1
- 238000011540 hip replacement Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004054 inflammatory process Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 235000012149 noodles Nutrition 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 229910052705 radium Inorganic materials 0.000 description 1
- HCWPIIXVSYCSAN-UHFFFAOYSA-N radium atom Chemical compound [Ra] HCWPIIXVSYCSAN-UHFFFAOYSA-N 0.000 description 1
- 238000009958 sewing Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000779 smoke Substances 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
- 239000011232 storage material Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000009941 weaving Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
- G11C11/5635—Erasing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
Α7 Β7 S10431 五、發明説明(2) (本發明所屬之技術領域) 本發明係有關於一種可以進行資料之電氣更寫/消去 之不揮發性半導體記憶裝置(E E P R Ο Μ )的改良。特 別是有關於一種用於抑制在1個記憶單元電晶體內儲存多 種資料之多値記憶體中之寫入賫料之變動情形的技術。 (習知技術) 不揮發性半導體記憶裝置,若是就其記憶資料更寫動 作大致區分時,可分成(1 )根據熱電子之寫入/通道電 流的消去方式,(2 )根據通道電流之寫入/通道電流的 消去方式。 採用前者之方式(1 )之不揮發性半導體記慷裝置的 代表例則有快閃E E P R Ο Μ。該快閃E E P R Ο Μ,則 對構成記憶單元之Μ 0 S電晶體之控制閘以及汲極等兩者 施加寫入用電壓(高電壓Vpp),藉著將熱電子注入到 浮動閘而進行寫入動作。 該EEPROM,由於記憶單元用MOS電晶體之通 道長度,位在浮動閘下方之通遒電流通過絕緣膜厚度(通 道電流氧化膜厚度)或是源極,汲極間之電極電壓等的變 化,因此記憶單元電晶體的臨限値會產生變化。結果,在 將資料寫入到各記憶單元電晶體後之臨限値電壓V t h的 分佈情形(資料^ 0 〃 ),會如圖7 A或圆7 B之以斜線 所示,塗滿之上側分佈圊的情形而產生大的變動。 另一方面,在消去時,則使記憶單元用Μ 0 S電晶體 夂紙張尺度適用中國國家樣隼(CNS ) Α4规格(210Χ 297公鑲) (請先閱讀背面之注意事項阵填寫本頁) 、1Τ Γ 經濟部中央標窣局員工消費合作社印製 A7 B7 S10431 五、發明説明(2 ) 之控制閘接地,在源極(或是汲極)施加消去電壓( V p P ),而使爲浮動閘所捕獲之電子,以通道電流的形 式爲源極(或是汲極)所抽離。在該消去動作時,消去後 之記億單元電晶髏之變喝値V t h的分佈情形(資料、1 "),則與寫入同樣地,會與控制閘之電壓(字元線電應 ),汲極電壓(位元線m壓)或是通道儷流氧化膜的厚度 等的變動有關,會如圖7 A或圖7 B之斜線所塗滿之下側 分佈圖的情形而產生大的變動。 採用後者之方式(2 )之不揮發性半導髏記憶裝置的 代表例則有N A N D型E E P R Ο Μ。骸N A N D型 EEP ROM,則是根據來自構成記憶單元之MOS電晶 體之浮動閛的通道電流而進行寫入以及消去動作。 方式(2 )的通道電流,則與上述方式(1 )之消去 的情形同樣地,會隨著字元線電壓(控制閘電壓),位元 線電壓(汲極電壓)或是通道電流氧化膜的厚度的變動而 產生變動。因此,方式(2 )的情形,同樣地在寫入時以 及消去時之記憶單元電晶體之臨限値電壓V t h的分佈情 形則會如圖7 C之以斜線所塗滿之上下分佈圖的情形而產 生大的變動。 例如當看圖7 B的例時,則在麗限値電壓V t h中, 由於高電壓側(寫入資料·^ )係分佈在E E P R Ο Μ 之讀取動作電壓(T T L位準的+ 5 V )的上側,因此沒 有問題。但是低電壓側(消去資料、1 之臨限値電壓 V t h的變動,由於係分佈在EEP ROM之讀取動作電 衣紙張尺度適用中國國家橾隼(CNS ) Α4規格(210X297公釐) (請ίι閱讀背面之注意笋項耳填寫本I) t -5 經濟部中央標準局員工消費合作社印製 A7 B? 經濟部中央樣準扃員工消费合作社印製 憶 各 極閘 記 與 汲動 體 線 是浮 導 元:或該 半 字列極在 性 各陣源制 發 在元之控 揮 且單}於 。 不 ,憶 1 用 置之 線記 L , 裝明 元之 B 閘 憶發 位元 < 動 記本 個單線浮 體, 多憶元之 導的 及記位料 半目 以設述資 性述 線配上性 發上 元置到發 揮到·.字位接揮 不達有個點連不 之要備多交被存 低 了具有之有儲 較爲,具線具於 成 置元用 制 裝位, si〇43l 五、發明説明(3 ) 壓(TTL位準的+5V)的內側,因此會對資料的讀取 產生很大的影響。 特別是對於根據將寫入後的運値設定在各種値,而 1個記憶單元儲存多種資料之多値記憶體而言,圓7 A〜 7 C之下側臨嗅値分佈< ^限値V t h的變動)則不得不 遠較一般之2値記憶體(0 / 1二進位記憶體)爲狹窄。 若不如此,由於多種寫入資料(多個V t h )的變動分佈 情形會彼此重叠,因此所寫入之多値資料在讀取時無法區 別,而會產生誤差。 當構成E E P R 0M之記憶單元電晶體的臨限値電壓 如上所述般產生大的變動時,則特別是採用多値記憶髏之 構成時,即無法進行以固定之一定的Ρϋ値電壓爲基準的 資料讀取動作。 (發明之揭露) 本發明即有鑑於上述問題,其目的在於提供一種能夠 將與寫入資料呈對應之記憶單元電晶體的鹽限値的變化抑 本紙張尺度適用中國國家標隼(CNS)^4見格< 2丨0X297公t (請先閱請背面之注意事項再填Λτ本1' }
S10431 五、發明説明(4 ) 所儲存之賫料的寫入,消去或是讀取,而被連接到上述字 元線(wi )的控制閘,而構成上述記憶單元記億單元電 晶體(Μ 1 1 ); 將第一電位以及與骸第1電位不同之第2電位交互地 反覆之驅動信號(WDPOU 丁)供給到上述記憶單元電 晶體之控制閘的驅動僧號手段(2);及 當在上述記憶單元電晶體之控制閛被供給上述驅動信 號(WDPOUT)的期間,控制位元線(BL1 )之電 位以使上述位元線(B L 1 )之電位(V D / V B L )依 據一定的比例而變化(圖2 8之V D 3 )的位元線電位控 制手段(2 0 1 )。 本發明之不揮發性半導體記憶裝置,首先將字元線驅 動信號(WDP)之其中一個爾位(十3V)供給到記憶 單元電晶體(M a 1 / Μ 1 1 )的控制閘,根據骸電位( + 3 V )來檢査該記億單元電晶體是否處於ON狀態。 經濟部中央標準局Μ工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 若是處於Ο N狀態,則通遇記憶單元甯晶體之汲極· 源極之間,位元線(副位元線)電位會降低,之後,即使 字元線驅動信號(WDP )之另-·個電位(—1 0 V )被 供給到記憶單元電晶體的控制閘,則也不會因爲通道電流 而導致自浮動閘放出電荷(防止過消去)。 當根據最初之字元線驅動信號(WDP )的其中一個 電位(+ 3 V )判斷出記憶單元電晶體不處於〇 N狀態時 (記憶單元電晶體的臨限値較所希望的値爲高)時’則位 .......—....... 元線竃位不會降低。在之後,當立即對控制閑供給字元線 本紙張尺度適用中國國家標準(CNS ) Α4规格(210X297公t ) 五、發明説明(5 ) 驅動信號(WDP )之另一個電位(—〖〇 V )時,則積 蓄電荷會以通道電流的形式,自記憶單元氰晶體的浮動閘 稍微被抽離。於是,只有被抽離的髦荷部分會導致記憶單 元霄晶體的哮屉値稍微降低。 而即使對臨限値稍徽降低的記憶單元電晶體再度供給 字元線驅動信號(WDP )的其中一個電位(+ 3V ), 則只要該記憶單元電晶讎尙未成爲Ο N狀態時(記憶單元 電晶體的臨限値仍較所希望的値爲高),則位元線電位還 是不會降低。之後,當立即對控制閘供給字元線驅動信號 (W D P )的另一個電位(一〗Ο V )時,則積蓄電荷會 以通道電流的形式再度自記憶單元電晶體的浮動閘被抽離 。於是被抽離之電荷部分會導致記憶單元電晶體的臨限値 更加降低。 經濟部中央標隼局員工消费合作社印製 (請先閱讀背面之注意事項"填寫本頁) 當對蜂麗値更加降低的記慷單元電晶臁再度供給字元 線驅動信號(WD P )之其中一個霄位(+ 3 V ),而使 該記憶單元電晶體成爲ON狀態時(亦即,當記憶單元電 晶體的臨限値降低到所希望的値爲止時),則通過成爲 Ο N狀態之記憶單元電晶體之汲極,源極之間,位元線電 位會降低。於是,之後,即使對記憶單元爾晶髏的控制閘 供給字元線驅動信號(WDP )之另一個電位(―1 〇v )★則也不會因爲通道電流而導致電荷自浮動閘放出(防 止過消去)。此時,記憶單元電晶體則不會過度消去,而 能夠正確地消去而成爲所希望的臨限値。(亦即,消去後 之記憶單元電晶體的臨限値的變動會變得極小)° 本紙張尺度適用中國國家樣窣(CNS ) A4規格(210X297公嫠) 經濟部中央標準局Μ工消费合作社印製 Α7 Β7 五、發明説明(6 ) 在該多種記憶體中,在根嫌反覆施加上述字元線驅動 信號(W D P )而將一定的資料寫入到記憶單元電晶體時 (將翌雙値設定爲一定的値),則在初期施加字元線驅動 信號之際,位元線電位會抑制成較低,且隨著反覆施加, 位元線電位會慢慢地上升。於是,記憶單元電晶體之臨限 値,相對於字元線驅動信號之反覆施加次數的變化率(特 別是在開始施加字元線驅動信號時)則會變小,而能夠使 藉由施加一定之字元線驅動信號而得到之哮限値的變動情 形變小。 此外,在完成消去動作後而要寫入資料時,則即使在 特定的位元線流有漏電流,則藉著自微小電流供給手段( 2 0 1 )對骸位元線供給一能夠補償該漏電流之微小電流 ,即能夠抑制位元線的電位變動。 爲了要達到上述目的,第1發明之不揮發性半導體記 慷裝置,具備有: 具有多個字元線以及多個位元線,且在各字元線與各 位元線之交點位置配設記憶單元之記憶單元陣列; 具有被連接到上述位元線(B L 1 )之源極或是汲極 ,用於儲存不揮發性資料之浮動閘,用於控制在該浮動閘 所儲存之資料的寫入,消去或是讀取,而被連接到上述字 元線(W1 )的控制閘,而構成上述記憶單元記憶單元電 晶體(Μ 1 1 ); 將第一電位以及與骸第1電位不同之第2電位交互地 反蜃之驅動信號(W D Ρ ο u Τ )供給到上述記慷單元電 本紙張尺度適用中國國家標準(CMS ) Α4規格(210X 297公釐) (請先閱讀背面之注意事項再填寫本頁) -β S1G431 A7 B7 經濟郎中央標準局員工消費合作社印製 五、發明説明(7 ) 晶體之控制閘的驅動信號手段(2):及 當在上述記憶單元電晶雔之控制閘被供給上述驅勖信 號(WDPOUT)的期間,控制位元線(BL1)之電 位以使上述位元線(BL1)之電位(VD/VBL)依 據一定的比例而變化(圓2 8之VD 3 )的位元線電位控 制手段(2 0 1 )。 又,爲了要達到上述目的,第2發明之不揮發性半導 體記憶裝置,具備有: 具有多個字元線以及多個位元線,且在各字元線與各 位元線之交點位置配設記憶單元之記憶單元陣列: 具有被連接到上述位元線(B L 1 )之源極或是汲極 ,用於儲存不揮發性資料之浮動閑,用於控制在該浮動閘 所儲存之賫料的寫入,消去或是讀取,而被連接到上述字 元線(W1 )的控制閘,而構成上述記慷單元記愴單元電 晶體(Μ 1 1 ); 將第一電位以及與骸第1電位不同之第2電位交互地 反覆之驅動信號(WDPOUT)供給到上述記憶單元電 晶雔之控制閘的驅動信號手段(2 );及 當在上述記憶單元電晶體之控制閘被供給上述驅動信 號(WDPOUT)之期間,可以對位元線(BL1 )供 給微小電流(I s 1 )以使上述位元線(B L 1 )之電位 V D / V B L )依據一定的比例而變化的微小電流供給手 段(2 0 1 )。 又,爲了要達到上述目的,第3發明之不揮發性半導 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (讀先閲讀背面之注意事項再填{:"本頁) ¢. 、-° c ~ 10 - 經濟部中央標準局Μ工消費合作社印聚 A7 B7 五、發明説明(8 ) 體記憶裝置,具備有: 具有多個字元線以及多個位元線,且在各字元線與各 位元線之交點位置配設記憶單元之記憶單元陣列: 具有被連接到上述位元線(B L 1 )之源極或是汲極 ,用於儲存不揮發性資料之浮動閘,用於控制在該浮動閘 所儲存之寳料的寫入,消去或是讅取,而被連接到上述字 元線(W 1 )的控制閛,而構成上述記憶單元記慷單元電 晶體(Μ 1 1 ); 將第一電位以及與該第1電位不同之第2電位交互地 反覆之驅動信號(WD POUT)供給到上述記憶單元電 晶體之控制閘的驅動信號手段(2):及 當在上述記憶單元電晶髄之控制閘反覆地被供給上述 驅動信號(WDPOUT)之期間,控制位元線(BL 1 )之電位以使上述位元線(BL 1 )之電位(VD/ VB L )與上述記憶單元電晶髗之上述浮動閘之電位( VFG)的電位差(W2 8 之 Vd i f 1 〜Vd i f 3) 相對於上述驅動信號(WDPOUT)的反覆次數幾乎成 爲一致的位元線電位控制手段(2 0 1 )。 又,爲了要達到上述目的,第4發明之不揮發性半導 體記憶裝置,具備有: 具有多個字元線以及多個位元線,且在各字元線與各 位元線之交點位置配設記憶單元之記憶單元陣列: 具有被連接到上述位元線(B L 1 )之源極或是汲極 ,用於儲存不揮發性資料之浮動閘,用於控制在該浮動鬧 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公缝; --------Ο—I (請先閱讀背面之注意事項再填寫本頁) 、1Τ -11 - A 7 B7 經濟部中央標準局員工消费合作杜印裝 五、發明説明(9 ) 所儲存之資料的寫入,消去或是讀取,而被遽接到上述字 元線(W 1 )的控制閘,而檐成上述記憶單元記憶單元電 晶體(Μ 1 1 ); 將第一電位以及與該第1電位不同之第2電位交互地 反覆之驅動信號(W D Ρ ο u Τ )供給到上述記憶單元電 晶體之控制閘的驅動侰號手段(2 );及 當在上述記憶單元電晶镫之控制閘反覆地被供給上述 驅動信號(W D Ρ 0 U Τ )之期間,控制位元線(Β L 1 )之電位以使上述位元線(BL 1)之電位(VD/ VBL)相對於上述驅動信號(WDPOUT)之反覆經 過時間(圖2 8之t )依據大致沿著指數函數形式之曲線 而上昇的位元線電位控制手段(2 Ο I )。 又,爲了要達到上述目的,第5發明之不揮發性半導 體記憶裝置,具備有: 具有多個字元線以及多個位元線,且在各字元線與各 位元線之交點位置配設記憶單元之記憶單元陣列: 具有被連接到上述位元線(B L 1 )之源極或是汲極 ,對應於特定之臨限値(圖2 9之V t h 1〜V t h 3 ) ,而用於儲存不揮發性資料之#動閘,用於控制在該浮動 閘所儲存之資料的寫入,消去或是讀取,而被連接到上述 字元線(W 1 )的控制閘,而構成上述記憶單元記憶單元 電晶髓(Μ 1 1 ); 將第一電位以及與該第1電位不同之第2電位交互地 反覆之驅動信號(W D Ρ 0 U Τ )供給到上述記憶單元電 (請先閱讀背面之注意事項再填"本頁) ζ. 、νβ - νν· 本紙張尺度適用中國國家標準(CNS ) Λ4规格(210X2^7公釐) 1? A7 B7 五、發明説明(10 ) 晶體之控制閘的驅動信號手段(2):及 當在上述記憶單元電晶體之控制閘反覆地被供給上述 驅動信號(WDPOUT)的期間,控制位元線(BL1 )之電位以使上述臨限値(圖2 6之V t h )相對於該驅 動信號(WDPOUT)的反覆次數(圖2 6之WDP的 脈衝數目)的變化率能夠相對於上述驅動信號( WDPOUT)的反覆經過時間(圖2 6之脈衝數目)幾 乎成爲一定的位元線電位控制手段(2 0 1 )。 又,爲了要達到上述目的,第6發明之不揮發性半導 體記憶裝置,具備有: 具有多個字元線以及多個位元線,且在各字元線與各 位元線之交點位置配設有記憶單元之記憶單元陣列; 具有被連接到上述位元線(B L 1 )的源極或是汲極 ,用於儲存不揮發性資料之浮動閘,用於控制在該浮動閘 所儲存之資料的寫入,消去或是讀取,而被連接到上述字 元線(W 1 )的控制閘,而構成上述記憶單元之記億單元 電晶體(Μ 1 1 ): 經濟部中央標準局員工消費合作社印製 (讀先閱讀肾面之注意事項4填寫本 將多個第1電位(ΑΒ2 9之十Vwdp )以及與該些 第1電位不同之第2電位(一 1 0 V )交互地反覆的驅動 信號(WDPOUT)供給到上述記憶單元電晶體之控制 閘的驅動信號手段(2〉; 將由上述驅動信號手段(2 )所產生之上述驅動信號 (WDPOUT)的第1電位(圖2 9之^Vw d p )的 種類特定在1種(+Vwdp=l . 2或是3 V)的信號 本紙張尺度適用中國國家標率(CMS ) A4规格(210/297公釐) -13 經濟部中央標隼局員工消費合作杜印製 3烟3! A7 B7 五、發明説明(11 ) 電位特定手段(130):及 當在上述記憶單元電晶體之控制閘地被供給上述驅動 信號(W D Ρ ο u T )之期間,控制位元線(B L 1 )之 電位,以使上述位元線(BL 1 )之電位(VD/VBL )依據一定的比例而變化(如圇2 8之VD 3 )的位元線 電位控制手段(2 0 1 )。 又,爲了要達到上述目的,第7發明之不揮發性半導 體記憶裝B,具備有: 具有多個字元線以及多個位元線,且在各字元線與各 位元線之交點位置配設有記憶單元之記憶單元陣列: 具有被連接到上述位元線(B L 1 )的源極或是汲極 ,用於儲存不揮發性資料之浮動閘,用於控制在該浮動閘 所儲存之資料的寫入,消去或是讀取,而被連接到上述字 元線(W 1 )的控制閘,而構成上述記憶單元之記憶單元 電晶體(Μ 1 1 ); 將多個第1電位(圖2 9之+ Vwd ρ )以及與該些 第1電位不同之第2電位(一1 G V )交互地反覆的驅動 信號(W D P 〇 U T )供給到上述記憶單元電晶體之控制 閘的驅動信號手段(2); 將由上述驅動信號手段(2 )所產生之上述驅動信號 (WDPOUT)的第1電位(圖2 9之‘Vwdp)的 種類特定在1種(+Vwdp=l . 2或是3V)的信號 電位特定手段(130); 將由上述驅動信號手段(2 )所產生,且藉由上述信 表紙張尺度適用中國國家橾隼(CNS ) Μ規格(nOX 297公笔^ -14 - n· nn nn I m ( an— ^^^1 ^—^1· am n^i I In— IV 1^1 tfi —Lr ^ 〆"π (請先閱讀背而之注意事項再填寫本1) 經濟部中央標準局員工消費合作社印製 〇1〇4β^ a? _ B7 五、發明説明(12 ) 號電位特定手段(1 3 Ο )使第1電位被特定的上述驅動 信號(WDPOUT),在上述位元線(BL 1 )之電位 (V D / V B L )到達一定値之前(圖2 7之寫入結束時 刻)傳達到特定之上述記憶單元電晶體(Ml 1 )的控制 閘的傅達手段(Tsw,132,140,150):及 當在上述記憶單元電晶體之控制閛地被供給上述驅動 信號(W D P 〇 U T )之期間*控制位元線(81>1)之 電位,以使上述位元線(BL 1 )之電位(VD/VBL )依據一定的比例而變化(如圖2 8之V D 3 )的位元線 電位控制手段(2 0 1 )。 又,爲了要達到上述目的,第8發明之不揮發性半導 體記憶裝置,具備有: 具有多個字元線以及多個位元線,且在各字元線與各 位元線之交點位置配設有記憶單元之記憶單元陣列; 具有被連接到上述位元線(B L 1 )的源極或是汲極 ,用於儲存不揮發性資料之浮動閘,用於控制在該浮動閘 所儲存之資料的寫入,消去或是讀取,而被連接到上述字 元線(W 1 )的控制閘,而構成上述記憶單元之記憶單元 電晶體(Μ 1 1 ); 將多個第1電位(圇2 9之1- V w d Ρ )以及與該些 第1電位不同之第2電位(一 1 () V )交互地反覆的驅動 信號(W D P 〇 U T )供給到上述記憶單元電晶體之控制 閘的驅動信號手段(2); 將由上述驅動信號手段(2 )所產生之上述驅動信號 本紙張尺度逋用中國國家標準(CNS ) A4規格(2丨0X 297公釐) (請先閱讀背面之注意事項再填寫本f )
310431 A7 B? 五、發明説明(13 ) (WDPOUT)的第1電位(圖2 9之4 V w d p )的 種類特定在1種(+Vwdp=:l. 2或是3V)的信號 電位特定手段(130); 將由上述驅動信號手段(2〉所產生,且藉由上述信 號電位特定手段(1 3 ())而使第1電位被特定之上述驅 動信號(WDPOUT),在上述位元線(BL 1 )的電 位到達一定値以前(圖2 7之寫入結束時刻)傳達到特定 之上述記憶單元電晶體(Μ 1 I〉的控制閘的俥達手段(
Tsw,132,140,150):及 當經由上述傅達手段,將上述驅動信號( WDPOUT)反覆地供給到上述記憶單元電晶體之控制 閘的期間,控制位元線(B L 1 )的電位,以使上述位元 線(BL1 )之電位(VD/VBL)相對於上述驅動信 號(WDPOUT)的反覆經過時間(圖2 8的t )依據 大致沿著指數形式的曲線而上昇的位元線電位控制手段( 2 0 1 ) 〇 此外,在本發明中,在對與位元線(例如主位元線 BLa 1或是副位元線BLs a 1相連接之記憶單元電晶 體的控制閘反覆施加驅動信號(W D P 0 U T )之際,乃 將該位元線自周邊電路切離而成爲浮動(f U a t i n g )狀態 ,此也是本發明之重要特徵之» (發明之實施形態) 以下請參照周面來說明本發明之不揮發性半導體記憶 本紙張尺度適用中國國家標隼(CNS ) Λ4規格(210X 297公釐) --------CT-------TII.---( (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標隼局Μ工消费合作社印製 16 A7 B7 310431 五、發明説明(14 ) 裝β (EEPROM)之構成以及動作。 圖1係表本發明之一實施形態之E E P R 0Μ之主要 部分的電路圊。在同一圖中,記慷單元陣列1包括有:將 主位元線B L a 1選擇性地連接到副位元線B L s a 1的 位元線選擇電晶體T s a 1 ,在副位元線B L s a 1連接 有汲極之不揮發性記億單元電晶體M a 1以及M a 2 ,以 及被連接到記憶單元電晶體Ma ]以及Μ a 2之供通源極 電路與副位元線BL s a 1之間的位元線電容器C a 1 ° 不揮發性記憶單元電晶體M a 1以及M a 2分別具有一備 有控制閛以及浮動閛之N通道型M OS型電晶體構造,而 不揮發性的電荷資料則被儲存在該些浮動閘內。 在此所謂的副位元線係指被連接到記憶單元電晶體之 汲極(或是源極)的導體線。又,所謂的主位元線則是指 經由切換手段被連接到副位元線的導體線。 記憶單元陣列則更包括有:將主位元線B L b 1選擇 性地連接到副位元線B L s b 1的位元線選擇電晶體 T s b 1 ,在副位元線B L s b 1連接有汲極之不揮發性 記憶單元電晶體M b 1以及M b 2 ,以及被連接到記憶單 元電晶體M b 1以及M b 2之共通源極電路與副位元線 B L s b 1之間的位元線電容器C b 1。不揮發性記憶單 元電晶體M b 1以及M b 2也分別具有控制閘以及浮動閘 ,而不揮發性的電荷資料則被儲存在該些浮動閘。 記憶單元電晶體M a 1 ,M a 2 ,M b 1以及M b 2 之共通源極電路則是經由源極側選擇電晶體Τ r s 1而選 本紙張疋度適用中國國家標率(CNS ) Λ4規棬(210X 297公釐) --------Q — I (請先閱讀背面之注意事項再填寫本頁) 訂一: 經濟部中央標隼局負工消費合作社印掣 -17 經濟部中央標隼局員工消費合作社印聚 A7 B7 五、發明説明(15 ) 擇性地被連接到接地電路(或是負電源v s s / Ο V電路 )0 在位元線選擇電晶體Ts a 1以及Ts b 1的閘極則 連接有位元線選擇閘線S T 1 ,而在源極側選擇電晶體 T r s 1的閘極則連接有源極側選擇閘S L 1。又,在記 憶單元電晶體M a 1以及M b 1的閘極則連接有位元線 w 1 ,且在記憶單元電晶體M a〗以及M b 2的閘極連接 有位元線W 2。 在此,當具髏地表示各記憶單元電晶體(Ma 1〜 M a 2 / M b 1〜M b 2 )的構造時,則如下所述。 *浮動閘係—3 μ m X 1 " m的尺寸,挾著通道以及 源極/汲極的一部分與閘氧化膜而相接。 *通道的尺寸爲1 1 pm,閘氧化膜的厚度爲 1 0 n m 0 *位在浮動閘與控制閘之間的絕緣膜,以矽氧化物膜 來換算,是由1 5 n m的Ο N ()膜(矽氧化物膜/矽氮化 物膜/矽氧化物膜)所構成。 位元線選擇電晶髏T s a 1 ,記憶單元電晶體M a 1 〜Ma 2以及位元線電容器C a 1則構成記慷單元區塊 1 a,而位元線選擇電晶雔Ts b 1 ,記憶單元爾晶體 M b 1〜M b 2以及位元線電容器C b 1則構成記憶單元 區塊1 b。 此外,在 1中,爲了易於了解起見,雖然將各記憶 單元區塊中的記憶單元氰晶體(Ma i〜M a 2或是 本紙張尺度適用中國國家標準(CNS ) A4规格(21〇X297公瘙) --------ο衷------IT----.---οι (請先閱讀背面之注意事項再填寫本頁) 18 310431 A7 £L-____^ 五、發明説明(W )
Mb 1〜Mb 2 )設成2個,但是實際上構成各記慷單元 區塊之記憶單元《晶雔的數目可以更多(例如每1個菡塊 ϋ n n tn tn i k \ζ, ml In (請先閱讀背面之';i意事項存填寫本黃〕 2 5 6到1 0 2 4個的記憶單元電晶體)。此時,位元線 (W1〜W2)的數目也對應於實際之記憶單元電晶艨的 數目而增加。 記憶單元區塊1 a具有可以將位元線幫容器c a 1與 副位元線(位元線等價電容Co : 1 0 0 f F〜 3 0 0 f F左右)當作資料記憶手段之D R. a Μ的功能。 亦即,根據位元線選擇《晶體T s a】成爲〇 Ν狀態時的 主位元線B L a 1的電壓來對位元線等價電容進行充瓛, 若使被充電之電容C 〇的電容週期性地更新時,則根滹與 D R A Μ相同的動作原理,可以將資料儲存在副位元線 BLs a 1的電容Co ° —η 記憶單元區塊1 b則具有可以將位元線電容器c b 1 與副位元線B L s b 1之浮遊電容的合成位元線 B L s b 1之浮遊電容的合成電容(1 〇 0 f P〜 3 0 0 f B左右之位元線等僙電容c())當作資料$憶手 經濟部中央標準局員工消費合作社印裝 段之D RAM的功能。亦即,根據位元線_擇鬼晶體
Ts b 1成爲ON時的主位元線BLb 1的電應來對位元 線等價電容C 〇進行充電,若使被充電之電容c 〇的甫容 週期性地更新時,則根據與D R A M相间的麽理,可以將 資料記憶在副位元線B L s b 1的電容C 〇。 如上所述,若圖1之構成採用特副位元線Β ί 1 (BLs b 1 )之位元線等價電容C()當作記憶單元電容 本紙張尺度適用中國國家標率(<^«)六4規格(210'乂 297公鳘) ~~~~~~~~ - -19 - Λ7 B7 經濟部中央標嗥局Η工消費合作杜印製 五、 發明説明 (17 1 J 器 之 D R A Μ 4β|1κ 稱 造 時 , 則 主 位 元 線 B L a 1 ( B L b 1 ) I 1 相 當 於 D R A Μ 的 位 元 線 9 位 元 線 選 W 鬧 線 S T 1 則 相 當 1 1 於 D R A Μ 的 字 元 線 0 /•—V 請 先 閱 1 | 此 外 J 隨 著 半 導 髖 製 Μ 技 術 的 進 步 而 使 記 憶 讎 元 件 微 1 I 細 化 9 而 有 副 位 元 線 B L S a 1 / B L S b 1 本 身 的 浮 遊 背 面 1 1 | 電 容 ( 寄 生 在 副 位 元 線 與 形 成 -jfcs* fi 該 副 位 元 線 之 半 導 雔 領 域 之 注 ▲ 1 1 1 之 間 的 Sbj5 辭 電 電 容 ) m 小 的 傾 向 但 :¾ 當 織 了 要 確 保 該 浮 遊 Ψ 項 再 寫 1 1 Fgj 容 與 多 數 署□ ηϋ 憶 單 元 晶 體 ( Μ a 1 Μ a 2 / Μ b 1 本 衣 1 Μ b 2 ) 之 汲 極 • 源 極 間 容 的 和 在 1 0 0 3 0 0 f F -· 1 以 上 時 9 也 可 以 略 ^ssjt 电 容 器 C a 1 / C b 1 0 1 I 又 雖 然 之 後 會 加 以 說 明 但 是 在 本 發 明 之 — 實 施 形 態 1 | 中 由 於 可 以 根 據 正 反 器 路 i S R A Μ 位 元 ) 的 記 憶 內 1 訂 I 容 來 箝 住 ( cl am P) 副位元線B L s a L B L £ b “的 1 f 電 位 9 因 此 9 如 D R A Μ 般 之 位 元 線 電 容 的 更 新 則 此 時 並 1 \ 不 需 要 0 又 9 當 有 該 S R A Μ 位 元 時 由 於 也 可 以 不 將 資 1 I 料 儲 存 在 容 器 C a 1 以 及 C b 1 內 •9 因 此 也 可 以 白 記 憶 I 單 元 區 塊 之 構 成 要 素 中 去 除 掉 m 容 器 C a 1 以 及 C b 1 0 1 1 1 但 是 9 位 元 線 電 容 器 C a 1 c b 1 與 副 位 元 線 1 Β L S a 1 B L S b 1 之 浮 遊 容 ( 寄 生 爾 容 ) 的 合 成 1 電 容 由 於 具 有 可 以 白 副 位 元 線 B L S a 1 » B S b 1 1 1 中 吸 收 高 頻 脈 衝 性 之 電 位 變 動 的 作 用 f 因 此 也 並 非 是 — 無 7Π\ 1 1 用 之 物 0 1 I 上 述 正 反 器 電 路 ( S R A Μ 位 元 ) 可 以 當 作 相 對 於 1 1 I Ε E P R 0 Μ 之 記 憶 單 元 區 塊 1 a 1 b 相 對 高 速 的 寫 入 1 1 1 本紙張尺度適用中國國家標準(CNS〉A4規格(21 OX 297公釐〜 -20 經濟部中央標準局員工消費合作杜印製 31043χ a? __ Β7 五、發明説明(18 ) 緩衝器來使用。 圖1係表EEPROM之構造的一·部分,實際上的記 憶單元瘅列則具有更多的主/副位元線,字元線,選澤閛 線,選擇m晶體,記憶單元電晶體等其他元件。該些記憶 單元電晶體則呈矩陣狀被配列。在該記憶單元矩陣中則連 接有可以根據來自外部的位址输入,而特定一定之記憶單 元的行/列解碼電路(来圖示的周邊電路)。 副位元線B L s a 1則經由切換電路5 a被連接到電 荷抽離完成檢測儷路4 a,而副位元線B L s b 1則經由 切換電路5 b而被連接到電荷抽離完成檢測電路4 b。電 荷抽離完成檢測電路4 a以及4 b則分別由在正電源 Vdd ( + 5V)側設有P通道型MOS型電晶體T6 , 而在負電源側V s s ( Ο V )側則設有N通道型Μ 0 S電 晶體Τ 7的CMOS反相器所構成。 電荷抽離完成檢測霉路4 a,在切換電路5 a關閉時 ,若副位元線B L s a 1的《位較N通道型MOS型電晶 體T 7的閘極臨限値(例如+ 2 · 5 V )爲高時,則會產 生Vs s位準( = 0V)的輸出Da,而在切換電路5 a 關閉時,若副位元線B L s a 1的電位較P通道型MOS 型電晶體T 6的閘極_限値(例如5 V - 2 . 5 V = + 2 . 5V)爲低時,則會產生Vdd位準( = 5V)的 輸出D a。 亦即,當電荷抽離完成檢測電路4 a的輸出Da爲 V s s位準(=0 V )時,則電荷自被連接到副位元線 本紙張尺度適用中國國家梂準(CNS ) A4規格(2丨0 X 297公:嫠) ~ (請先閱讀背面之注意事項再填寫本頁 -ο. 、va 21 A7 A7 經濟部中央標準局員工消費合作杜印製 單元電晶體 尙未完成, ,則檢測出 單元電晶體 作已完成。 荷抽離完成 V )時,則 單元電晶體 動作尙完成 V )時,則 單元電晶體 作已完成。 及W 2則經 脈衝產生電 V之正電源 P通道型電 經常處於Ο 位,則成爲 的輸出正回
Mai (或是Ma)的浮動 而當輸出Da變化到Vdd 自被連接到副位元線 Mai (或是M a 2 )的浮 檢測罨路4 b的输出D b爲 自被連接到副位元線 Mb 1或(或是Hb 2 )之 ,而當輸出D b變化到 檢測出自被連接到副位元線 M b 1 (或是Mb 2)之浮 由字元線切換電路3被共同 與 五、發明説明(l9 ) B L s a 1之記憶 間的抽離電荷動作 位準(=5 V )時 B L s a i之記慷 動聞的抽離電荷動 同樣地,當電 V s s位準(二〇 B L s b 1之記憶 浮動閘的抽離電荷 Vdd位準(=5 B L s b 1之記憶 動閛的抽離電荷動 字元線W 1以 連接到字元線驅動 係由被連接到+ 3 C Μ 0 S反相器( Τ 3 ),其輸入側 (若控制其閘極電 該CMOS反相器 體T 5所構成。 字元線驅動脈 的輸出電路。該電路2 1 0 V之負電源的 晶體Τ 2 +通道型電晶體 Ν狀態之Ρ通道型型幫晶體 選擇電晶體)T 4 ,以及使 饋到輸入側的N通道型電晶
衝產生電路2 ,則對應於電位在0 V與 + 5 V之間變化之輸入WDS ] N的信號電位’而產生電 位在+ 3 V與一 1 〇 V之間變化之脈衝輸出W D P 0 U T (請先閱讀背面之注意事項S-填寫本W ) 訂
C 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X 297公* ) 3ί〇ΐί3ΐ Α7 Β7 五、發明説明(2〇 ) 亦即,字元線驅動脈衝產生電路2 ,當被供給如圓 2 Α所示之波形的字元線驅動信號輸入WD S I Ν時,則 會產生如圖2 B所示之波形的字元線驅動信號输入 WDPOUT。該電路2則具有可以將如圖2 A所示之 0 V/ + 5 V的脈衝的位準移位成如圖2 B所示之+ 3 V / — 1 0 V的脈衝的功能。 如圖2 B所示之+ 3 V / — 1 〇 V的字元線驅動脈衝 輸出WDPOUT,當字元線切換電路3成爲on狀態時 ,則會被供給到字元線W 1以及W 2。藉此,可以將控制 閘被連接到字元線W 1以及W 2的所有的記憶單元電晶體 (在其汲極被供給足夠之副位元線電位者),藉由+3V /— 1 0V的字元線驅動脈衝輸出WDp〇UT,可以一 次消去成爲所希望的臨限値(全部位元單位或是憶^塊 單位的一次消去快閃E E P R Ο Μ動作)。 此外,後述之圖3 3的實施形態(多値記憶體),將 字元線驅動脈衝產生電略2內部的電晶饑τ 2的、源極Μ位 (在圖1中爲+3V) ’對應於寫入資料的內容而適 當地變更爲+ 1 V ’ + 2 V或是+ 3 V。藉此,作爲寫入 對象之記憶單元電晶體的:値V t h則可以收斂成與具 有+ 1 V ’+ 2 V ’或是3 V之正電位元字元線軀動脈衝 呈對應的値(在圖2 9之例中,V t h 1 = 2 , 3 V, V t h 2 = 3 . 0 V » V t h 1 = 3 . 7 V ) 〇 其次請參照圚3來說明圖1之EE P R 〇Mi位元線 選擇電晶髓T s a 1以及記憶單兀電晶镰1之電路動 本紙張尺度適用中國國家搮準(CNS ) A4規格(2丨OX29h>i~l ~~~~'~~——~~~ - 23 - (請先閲讀肾面之注意事項再填寫本頁) 訂I--- .0 經濟部中央標準局員工消費合作社印製 B7 五、發明説明(21 ) 作(消去/漏電流補償。在此,圖3B係一將圖1之記憶 體構成加以簡化的電路,而施加在各部分的《壓波形則表 示在圖3 A。 在圈3B中,主位元線BLal ,則經由位元線選擇 電晶髄T s a 1之汲極•源極之間而被連接到N通道型 MOS型記憶單元電晶體Ma ]的汲極。在爾晶體Ma 1 之汲極•源極之間則並聯連接有位元線等效電容C 〇以及 漏電流成分等效電阻R。 在此,位元線等效電容C 〇係表副位元線B L s a 1 之浮遊電容與位元線電容器C a 1的合成値,而漏電流成 分等效電阻R 〇則表示一漏電流自副位元線B L s a 1到 記憶單元電晶體M a 1之源極電路(V s s / Ο V )之通 路所具有的電阻値。在此,暫時將等效爾容C 〇設成 1 PF左右,將等效電阻R〇設成1 〇 ΟΜΩ左右。 首先就不揮發性半導體記慷裝置M a 1的§限値亀壓 V t h最初在6 . 5 V以上者的消去動作加以說明(參照 圖 7 B〉〇 在將圖3 A之中段左側的十5 V的電位供給到位元線 選擇閘線S T 1的狀態下,若將同圖上段之+ 5 V的電位 供給到主位元線B L a 1時,則電晶體T s a 1會成爲 0 N狀態,而副位元線B L s a 1被預充電到約+ 5 V ( 電位的基準0V : Vs s係以記憶單元電晶體M a 1的源 極電位爲準)。 之後,如圖3 A之中段左側中央附近所示,當位元線 本紙張尺度適用中國國家.標準(CNS ) A4规格(210X 297公釐) ~~ 2 4 … (請先閲讀背面之·江意事項»填寫本頁 〇 訂 經濟部中央標準局F'工消費合作杜印裝 經濟部中央標隼局K工消费合作杜印製 310431 五、發明説明(22 ) 選擇閘線ST 1的電位降低到()v時,則儎晶雔τ s a 1 會成爲〇 f f狀態,而副位元線BLs a 1在霉氣上會自 主位元線B L a 1被切離而成爲浮動(f 1 q a t 1 n g )狀態。 在該狀態下,副位元線BLs a 1的預充《電位+ 5 V則 會藉由被充電到作爲微小電容(1 p F )之副位元線等效 電容Co的電荷而被維持。 接著,經由字元線W1 ,將在圖3 A之下段左側中央 附近的字元線驅動脈衝施加在記憶單元電晶镰M a 1的控 制閘。該脈衝則使用來自圖1之字元線驅動脈衝產生電路 2的輸出WDPOUT。在此,在圖3 A下段之未施加字 元線驅動脈衝的期間(ON)期間,圖1的切換電路3則 處於〇 f f的期間,而當產生該脈衝的期間,切換電路3 則處於0 N狀態。 藉由切換電路3的ON狀態,雖然記憶單元Ma 1的 控制閘在短時間內(例如2 0 p s )會被施加+ 3 V,但 由於其臨H値電壓V t h最初被設定在6 . 5 V以上,因 此,電晶體Ma 1會保持在〇 f ί狀態。在此時刻,若是 由經由等效電阻R 〇的漏電流所造成之副位元線的電壓降 低仍處於可以忽視的狀態時,則副位元線B L s a 1的浮 動狀態(+ 5 V )可以被維持。 其次,當在記憶單元電晶體Ma 1之控制閘短時間內 (例如1 0 ^ s )施加—1 〇 V的字元線驅動脈衝時,則 在汲極被預充電到+5V之記憶單元電晶體Ma1的浮動 閘與汲極之間會流有通道電流。由於該通道電流,浮動閘 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0>:297公釐) (請先閱绩背面之注意事項再填¾本^:) 訂 B.7 五、發明説明(23 ) 的爾;荷會稍微被抽離,結果會導致記憶單元電晶體Ma 1 的臨限値電壓V t h梢微降低。 ......__ 即使記憶單元電晶體Ma的臨限値馕壓V t h稍微 降低,但是只要是較字元線驅動脈衝的+ 3 V爲大,則記 憶單元電晶體Ma1不會變成ON狀態。 即使記憶單元電晶體Ma ]不處於ON狀態,若對其 汲極供給足夠的預充電鬼位,則在每次施加-1 〇 V的字 元線驅動脈衝時,則會自其浮動閘,每次一點點地以通道 電流的形式而被抽離,因此其臨限値電壓V t h每一點一 點地逐漸地降低。 經濟部中央樣隼局員工消費合作杜印製 (請先閱讀背面之注意事項再填寫本) 但是由於流經記憶單元電晶體M a 1之浮動閘的通道 電流以及流經漏匍流成分等效電阻R 〇的漏電流,會導致 位元線等效電容Co的充電電壓(副位元線預充電電位) 也會隨著時間而降低。當該預充窜電位溫度降低時(亦即 ,當記憶單元電晶體Mai的汲極電位過度降低時),則 即使在電晶體Ma 1的控制閘施加—1 0 V,在其浮動閘 也不會流有通道電流。於是,電晶體Ma 1之臨限値電壓 V t h的逐漸降低動作,在到連與字元線驅動脈衝+ 3 V 呈對應的所期望的値(例如+ 2 . 5 V )的之前會停止。 在此,爲了要防止上述副位元線預充電電位降低,在 圖3之構成中,在將字元線驅動脈衝輸出WDPOUT施 加在字元線W 1的期間,會間歇式地使位元線選擇電晶體 Ts a 1瞬間成爲ON狀態,而自主位元線BLa 1 ,將 小量的電荷注入到處於浮動狀態的副位元線B L s a 1。 本紙張尺度逋用中國國家橾準(CNS ) Λ4規輅(2丨〇'乂297公釐) -26 - 經濟部中央標準局員工消費合作社印裝 A7 B7 五、發明説明(24 ) 亦即,當處於浮動狀態之副位元線B L s a 1的電位 降低到某一程度時,則使圖1的切換電路3成爲〇 f f狀 態,如_ 3 A之下段中央所示*則中止將字元線驅動脈衝 輸出WDPOUT輸出到字元線W1上。(將中斷時間設 成脈衝輸出W D P 0 U T的1個週期3 0 P S以下,例如 7;us左右)。此外,如0B3A之中段中央所示,在字元 線驅動脈衝輸出W D P 0 U T之Φ斷期間內供給十5 V之 短的脈衝(例如前後具有2 ^ s之時間宽度且宽度爲3 的脈衝),使位元線選擇電晶體Tsai瞬間成爲 Ο N狀態,而使電位降低的副位元線B L s a 1回到 + 5 V的預充電狀態。 藉由上述圖3 A中段/下段之脈衝的組合,則即使是 有位元線漏《流,也可以確保處於浮動狀態之副位元線 BLs a 1的電位( + 5V左右)。此外,藉由反覆地施 加字元線驅動脈衝输出WDPOUT的—1 0V,可以自 記憶單元電晶體M a 1的浮動閘一點一點地抽離電荷。 上述抽離電荷的結果,當記憶單元電晶體Ma 1的嘆 限値電壓V t h降低到所期望的値時,則之後立即藉由字 元線驅動脈衝WDPOUT的一 3 V,使記憶單元電晶體 Ma 1成爲ON狀態,而副位元線BLs a 1的爾位降低 到0 V。於是,之後則停止自記憶單元甯晶體M a 1的浮 動閘抽離電荷,而使記憶單元電晶體M a 1的_腿„値鼇壓 Vth正確地成爲所期望的値+2 .5V(此處於記憶單 元電晶雅Ma1的消去狀態)。 本紙張尺度適用中國國家標率(CNS ) A4規格(210X 297公釐)〆 "" 27 --------oI-: (請先閱讀背面之注意事項再填寫本頁)
、-B ^i〇4Sl A7 ^i〇4Sl A7 經濟部中央標準局員工消費合作社印製 B7 ........ —— -------… … —.一 五、發明説明(25 ) 骸記憶單元電晶體Ma 1之消去動作是否結束,則是 藉由被連接到副位元線B L s a 1之圖1之電荷抽離完成 檢測電路4 a來加以檢測(D a = % 1 ·)。在完成檢測 後,則如圓3 A之中段中央所示*停止施加3 μ s寬度的 脈衝。 若是以上之消去動作可以針對圓1之記憶單元區塊 1 a的所有的記憶單元電晶體(M a 1〜M a 2 )同時進 行時,則可以實現對區塊單位的一次消去的期望(快閃消 去)。若該消去動作可以針對個別的記慷單元區塊同時進 行時,則可以實現對記憶體晶片單位的一次消去的期望。 若該消去動作可以針對個別的記憶單元電晶體依序進行時 ,則可以實現對位元單位的消去的期望。 不管是那一種消去勡作,在進行消去動作期間的副位 元線電位則被維持在一定値(- 5 V左右),且與一定的 字元線電位(+ 3 V )逐次進行比較,而自記憶單元電晶 體的浮動閘逐漸抽離電荷,可以使所有之記憶單元電晶體 的臨哩俥電壓V t h正確地收斂到所期望的値(+ 2 . 5 V ) ° 又,由於該收斂動作可以根據字元線驅動脈衝输出 WDPOUT的1 0個脈衝(1個脈衝爲1 〇" s ,而最 長爲3 0 0 # s左右)而結束,因此能夠高速(3 0 〇 只s次內)對區塊單位或是記慷體單片單位進行快閃 動作。 其次,則說明當記憶單元電晶髏M a 1的臨限.値胃g 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公_ } \ (請先閱讀背面之注意事項再填寫本頁) ο.
*tT 經濟部中央標嗥局8工消費合作杜印製 A? B7 五、發明説明(26 ) V t h較所期望的値爲低(例如+ 2V )時之防止過度消 去的方法。 首先,與臨限値電壓V t h較所期望的値爲高的情形 .._n 叫.,...... 相同,將記憶單元電晶鳒Ma 1的源極線的電位V s S設 成接地電位0V,而使位元線選擇罨晶體TS a 1成爲 Ο N狀態,自將副位元線B L s a 1的電位預充電到 + 5V開始,使位元線選擇電晶髅Ts a 1成爲o f f狀 態,且將副位元線B L s a 1設成+ 5 V的浮動狀態。此 時,位元線等效電容C 〇則變成被充電的狀態。 接著》則在字元線W 1施加如圖3 A之Τ ί段所示的 字元線驅動脈衝。由於臨限値電壓V t h較所期望値爲低 (+ 2 V )之記憶單元電晶髏Ma 1的汲極成爲副位元線 預充電電位( + 5v),因此當在其控制閘施加十3V的 脈衝時,則記憶單元電晶體Ma1成爲ON狀態。於是, 在該記憶單元電晶體之汲極•源極之間則流有通道電流, 而位元線等效電容C 〇會放電汲極電壓降低。於是,即使 是在記憶單元電晶體M a 1之控制閘施加-1 0 V的脈衝 ,則在浮動閘與汲極之閬也不會流有通道電流。因此,不 會自原本臨限値電壓V t h即低之記憶單元電晶體M a 1 的浮動閘再抽離電荷,而能夠防止過度消去。 此外,對於^ 値電壓V t h較所期望的値( + 2 . 5 V )爲低的記憶單元爾晶體而言,之後則會寫入 資料% 0 # ,而將電荷注入到浮動閛,在臨限値爾壓 V t h變高(+ 6 · 5 V以上),當施加字元線驅動脈衝 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公f ) ----------^---^---玎丨^------- (請先閱讀背面之注意事項再填寫本頁) 29 A7 __B7 五、發明説明(27 ) 輸出WDPOUT 1 〇次脈衡時,則可以使其臨根値電 壓V t h收斂到所期望的値(+ 2 . 5 V )。 如此般,本發明之E E P R ( ) Μ,除了對於原本 値電壓V t h較所期望的値爲高的記憶單元電晶體,可以 使其哮i値電壓V t h收斂到所期望的値,另外對於原本 臨限値電壓v t h在所期望的値以下的記慷單元m晶髓而 .·,+’’一 言,則不會自其控制閘抽離電荷《 因此,即使對if Μ値幫壓v t h不同値之多個記憶單 元電晶體同時一次消去時,也不會產生過度消去的現象, 而幾乎可以將所有之記憶單元電晶體的1¾限値電壓V t h 正確地收斂到所期望的値。因此,對於本發明而言,不需 要如以往般要花費時間在「伴隨消去前寫λ、動作之不揮發 性記慷體的臨限値一致的操作上_.。 更者,由於「可以將記憶單元電晶體之農^歷~値電壓 V t h正確地收斂到所期望的値_.的特徵,即使是對臨限 値做多個設定(圖2 9之V t h 1〜V t h 3 )’也能夠 正確地加以區別(其變動的分佈情形不會產生重畳·)。本 經濟部中央標準局,肖工消費合作社印取 --------〇II (請先聞讀背面之注意事項辱填.??本頁) 發明的多値記憶體則利用該特徽 在此,則將圖1或圓3 B所示之記慷裝置(在此並非 是多値記憶體,而是2値記憶的快閃記憶體的消去/寫入 /讀取/快閃動作。 「消去動作」 (1 )藉由未圈示之行/列解碼器來指包含成爲消去 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公f ) -3Π - 310451 A 7 B7_ 五、發明説明(28 ) 對象之1個以上的記憶單元電晶體在內(例如M a 1〜 M a 2 /M b 1〜M b 2 )之單元部份(副位元線 (請先閱讀背面之注意事項年填^寫本頁) BLsal/BLsbl)的行(閘極線ST1〉與列( 位元線BLsal/BLsbi),而使選擇電晶體( Ts a 1/Ts b 1 )成爲ON狀態。藉此,該單元部分 (副位元線B L s a 1 / B L s b 1 )則會被預充電到 + 5 V ° (2 )在消去對象之1個以上的記憶單元電晶體( M a 1〜M a 2 /M b 1〜M b 2 )的汲極(副位元線 B L s a 1〜B L s b 1 )被預充《到+ 5 V的狀態下, 在消去對象之1個以上的記憶單元電晶體(M a 1〜 M a 2 /M b I〜M b 2 )的控制閘(字元線W I / W 2 經濟部中央標隼局員工消費合作社印製 )施加如圖2 B所示之消去用字元線驅動脈衝輸出 WDPOUT。藉此,可以使消去對象之記憶單元電晶體 (M a 1〜M a 2 /M b 1〜M b 2 )之各臨限値收斂到 所期望的値(例如+ 2 . 5 V )(所有位元一次消去;快 閃E E P R Ο Μ動作)。藉由所有位元一次消去,所有的 記憶單元電晶體會被寫入資料'^1"(相當於値 2 . 5 V )。 「寫入動作(消去後)」 (1 )藉由未圖示的行/列解碼器來指定包含成爲寫 入對象之記憶單元電晶體(例如M a 1 )在內之單元部分 (副位元線BLs a 1的等效電容Co )的行(閘極線 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297^iJ~ ~ 31 經濟部中央樣準局S工消费合作社印製 A 7 B7 五、發明説明(29 ) ST1 )與列(位元線BLa 1 ),而使選擇爾晶體( T s a 1 )成爲〇 N狀戀(當記憶體的電源電壓爲+ 5 V 時,在選擇電晶镰Tsai的閘極施加例如+7V)。藉 此,該單元部分的電容C 〇則會被充電到寫入資料(與、 1 *或是、0,對應的電壓:,1 〃資料例如相當於0 V ’ ^ #資料例如相當於5 V )。 (2 )將寫入對象之記億單元電晶髋(M a 1 )的汲 極(副位元線BL s a 1 )設成寫入用電壓(等效電容器 Co的充電電壓),而在該記憶單元電晶體(Mai)的 控制閘(字元線W 1 )施加寫人用高電壓(例如+ 6 V ) ,而將對應於寫入用電壓的熱爾子注入到記憶單元電晶體 (M a 1 )的浮動閘。藉此,將單元部分(副位元線 B L s a 1 )設成寫入緩衝器,而寫入到成爲寫入對象之 記憶單元電晶體(M a 1 )內' 亦即,若儲存在副位元線電容C 〇的寫入資料爲* 〇 •(副位元線BLsa=+5V)時,則將熱電子注入到 成爲寫入對象之記憶單元電晶髅(Ma 1 )的浮動閘內, 而將其臨限値設成例如6 · 5 V以上,若寫入資料爲^ 1 #時(副位元線B L s a = 0 V ),則不注入熱電子,而 將成爲寫入對象之記憶單元電晶體(Ma 1 )的臨雙値維 持在消去時的2 · 5V不變。 此外,對於多値記憶鼉造而言,上述說明中的數値會 稍微修正,而有重新讀取的必要。亦即,對於儲存在副位 元線電容C 〇的寫入資料處於"ΰ # (在圖2 9的例中, 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公犛) I I In ^^^1 .......I In In i nn *一 d. - fn mt Ln I -11·— ( (請先閲讀背面之注意事項再填寫本莨)
VV i'M A7 五、發明説明(3〇 ) 副位元線BLs a 1 = VD = + 入用「大j電壓(例如十Vwdp = 入對象的記憶單元電晶髗(Ma 1 ) 於寫入用「大」電壓,通道電流會被 動閘內,而使其臨限値在某一時刻成 右)。又,當施加寫入用「中電壓 2 V )時,則對應於寫入用「中__電 入到該電晶體的浮動閘內,而其臨限 成爲3 · 0V左右。同樣地,當施加 例如+ V w d p = 1 V )時,則對應 ,通道電流會被注入到骸電晶體之浮 在某一時刻成爲例如土 3 V左右… 當多値記憶體係由4値記憶體所 A 1 / A 2與記憶單元氰晶體的臨限 的對應關係則例如如下所示:
V )的狀 3 V ) 的控制 注入到 爲例如 (例如 壓,通 jl在某 寫入用 於寫人 動閛內 態時,當將寫 施加在成爲寫 閘時,則對應 該電晶雔的浮 + 3 . 7 V 左 .十 V w d p = 道電流會被注 一時刻會例如 「小」電壓( 用「小」電壓 ,其臨限値會 構成時,則多値資料 値(變動的中心値) (請先閱讀背面之注意事項再填寫本S ) •ο. 訂 經濟部中央標隼局貝工消費合作杜印製 多値資料 A 1 A 2 0 0 ο 1 1 ο 1 1 臨限値 V t h ( v 讀取動作 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐) --33 - A7 B7 經濟部中央標牟局員工消費合作社印裝 五、發明説明(31 ) (1 )藉由未圖示的行/列解碼器來指定包含成爲讀 取對象之記憶單元電晶體(例如Ma 1 )在內之單元部分 (副位元線BLs a 1的等效壤容Co )的行(閘極線 ST1 )與列(位元線BLs a 1 ),而使選擇電晶體( T s a 1 )成爲〇 N狀態。藉此,單元部分(副位元線 B L s a 1 )的電位則被預充電到不致於使電子注入到讀 取對象對之記憶單元電晶體(M a 1 )的低電壓(例如 + 1〜2V)。因此,讀取時的列(位元線BLs a 1 ) 電位乃被設定成較低(例如+2 . 5V)。 (2 )將讀取對象之記憶單元電晶體(Ma 1)的控 制閘(字元線W 1 )設定在資料' 0,(學歷値+ 6 _ 5 V )與資料' 1 ^ (臨限値+ 2 . 5 V )。 在此,若被傭存在讀取對象之記憶單元電晶體( Ma 1 )的賫料爲"0*時,由於該電晶體(Ma 1 )保 持在〇 f f狀態,因此,單元部分(副位元線B L s a 1 )的電位係處於被設定的電位。骸電位則藉由被連接到副 位元線B L s a 1的感測放大器(未圖示)所檢測,而當 作資料% 0 #被外部所讀取。 又,當被儲存在讀取對象之記憶單元電晶體(M a 1 )的資料爲’1*時,則由於華電晶體(Ma 1 )成爲 Ο N狀態(流有記憶單元電流),因此,單元部分(副位 元線B L s a 1〉的電位降低到大約f) V。該大約〇 V氆 位則藉由被連接到副位元線B L s a 1的感測放大器(未 圖示)被檢測,而當作資料、丨〃被外部所讀取。 本紙張尺度適用中國國家標率(CNS ) A4規格U10X 297公聲> (請先閲讀背而之注意事項洱填巧木頁 N/1 --9 Γ 34 310431 A 7 B7 五、發明説明(32 ) 「更新動作」 (1 )被儲存在單元部分(副位元線B L s a 1 )之 電容Co的電壓資料(高電壓/低電壓),則是同期性地 由未圖示的感測放大器所讀取。 (2 )感測放大器在檢測副位元線B L s a 1的高電 壓資料(寫入時爲+5V,譲取時爲十1〜2V)的同時 ,亦藉由與所檢測的電應相同的電壓,對副位元線 B L s a 1再度充電。同樣地*感測放大器在檢測副位元 線B L s a 1的低電壓資料(ΰ V )的同時,亦藉由與所 檢測的電壓相同的電壓,對副位元線B L s a 1再度充電 0 如上所述,被傭存在單元部分(副位元線BL s a 1 )的電壓賫料,在讀取資料時,或是每一定的更新週期會 被更新。(此與周知之D R A Μ的更新動作相同)。藉此 ,只要單元部分的資料(在電容C 〇被充電的電壓資料) ,不由外部裝置所更寫或是只要裝置的電源不被切斷,即 會被維持。 其次請參照圚4來說明本發明之第2實施形態之不揮 發性半導體記憶裝置。圖4之實施形態的構成,除了字元 線驅動脈衝產生電路2 a的構成與圖1之字元線驅動脈衝 產生電路2不同外,其他則相同,因此對於相同的部分省 略其說明。 字元線驅動脈衝產生電路2 a係由:由電晶體T 8 , 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公t〗 T 1^1 l^i il^i m In nn nn j,J (請先閱讀背面之注意事項阼填寫本I ) 經濟部中央樣隼局員工消費合作社印製 經濟部中失標隼局員工消費合作社印製 〇104Sl a7 B7 五、發明説明(33 ) T9所構成之CMOS反相器6 ,由電晶體T1 0 , ΤΙ 1所構成的CMOS反相器6 ,由電晶體T1 2, T1 3所構成的CMOS反相器8 ,由反相器1 1 ,1 2 以及電容器C 1之串聯電路所構成的昇速電路(加快 CMOS反相器9之輸入脈衝的上升/下降速度),經常 處於ON狀態的電晶體T 14 (若選擇閘電位,則成爲選 擇電晶體),以及正回嫌電晶體T15等所構成,電晶體 T 1 1與電晶體T 1 2的汲極乃彼此連接,且被連接到 C Μ 0 S反相器6的输入端子,而在其連接點施加〇 V。 CMOS反相器7的正電源(Ρ通道型MOS型電晶 體T10的源極側)則成爲與字元線驅動脈衝输出 WDPOUT的正脈衝爾位呈對應的電壓+3V (或是 + 5 V ),而其輸出端子則被連接到N通道型MOS型電 晶體T 8的源極。 又,CMOS反相器8的負電源(N通道型MOS型 ®晶體T 1 3的源極側)則成爲與字元線驅動脈衝輸出 WDPOUT之負脈衝電位呈對應的電壓—1 〇V,而其 輸出端子則被連接到N通道型Μ (:) S型電晶體T 9的源極 〇 Ν通道型MOS型電晶體ΤΙ 1的源極以及Ρ通道型 MOS型電晶體Τ12的汲極則被連接到CMOS反相器 6的輸入端子。C Μ 0 S反相器8的輸入端子則被連接到 昇速電路9之输出端與Ν通道型MOS型電晶體Τ1 5的 汲極,而其輸出端子則被連接到電晶髅τ 1 5的閘極。電 本紙張尺度適用中國國家標準(CNS ) Α4规格(210Χ 297公釐) -36 - ....... . ι^·_·_ι·ι_幽麵 _ιιιιιιι 1.1 ... ................ '.Λ . .....-Ϊ-. m ί In ^^^1 ^^^1 nn m In I - i nn-n^ nn h 1· >^—^1 Λ .1 I (請先聞讀背面之注意事項再填寫本頁) 經濟部中央標隼局員工消費合作社印製 A? B7 五、發明説明(34 ) 晶髄Τ 1 5的源極則被連接到--1 0 V的負《源。 在C Μ Ο S反相器7,8的輸入端子則分別被施加具 有5 V之波高値的脈衝,在電晶體Τ 1 0的濂極則被外加 有正電壓+3V(或是十5V),而在電晶體T1 3的源 極則被外加有負電壓一1 0 V « 當在圚4之字元線驅動脈衝產生電路2 a输入如圖 5 A,圖5 B所示之字元線驅動信號W D S I N 1 , WDS IN2時,若將將CMOS反相器7的正電源電壓 設成+ 3 V時,則可以得到如圓5 C所示之字元線驅動脈 衝輸出WDPOUT。 又,當在圖4之字元線驅動脈衝產生電路2 a輸入如 圖5D,圖5 E所示之字元線驅動信號WDS I N 1 , WDSIN2時,則若將CMOS反相器7的正電源電壓 設成+ 5 V時,則可以得到如圖5 F所示之字元線驅動脈 衝輸出WDPOUT。 當將圓5之字元線驅動脈衡輸出WD P OUT供給到 圖4之記億單元電晶體Ma 1〜Ma 2/Ma 1〜Mb 2 時,則藉由脈衝輸出W D P 0 U T的—1 0 V,可以自各 記憶單元電晶體的浮動閘一點一點地抽離電子,而使各記 憶單元電晶體的値氰壓V ί h能夠收斂到與脈衝輸出 WDPOUT的+ 3 V呈對應的値。 又,當將圖5 F之字元線驅動脈衝輸出WDPOUT 供給到圖4之記憶單元電晶體M a 1〜Ma 2/Ma 1〜 M b 2時,則藉由脈衝输出W I) P O U T的—1 0 V,自 本紙張尺度適用中國國家標窣(CNS ) Μ規格(2丨0>.297公||· μ) I H I -- -...... - --- - -- -- -I j —Hi .一^ (請先閱讀背面之注意事項降填寫本頁.) A7 B7 五、發明説明(35 ) ~~~' 各記憶單元電晶體的E E P R 〇M —點一點地抽離電子, 而使各記憶單元霉晶體的臨限値電壓V t h能夠收斂到與 脈衝輸出WDP OUT的+ 5 V呈對應的値。. 此外,在圖5 C與圈5 F中將脈衝輸出WDPOUT 的波形加以改變則是意味著有各種的變化情形。 亦即’藉著適當地改變字元線驅動信號WDSI N 1 ,W D S I N 2的各作用比或是相位關係,可以得到不同 波形的字元線驅動脈衝輸出W I.) P 0 U T。又,藉著適當 地改變圖4之P通道型MOS電晶體T1 0的源極電位( +3V/+5V),可以將字元線驅動脈衝输出 WD P OU T的正側電壓振幅設定成不同的値,而藉著適 當地改變N通道型MOS型電晶體T1 3的源極電位( -1 〇 V ),可以將字元線驅動脈衝輸出WDPOUT的 負側電壓振幡設定成不同的値。 當將本發明應用在多値記憶體時,爲了能夠對應於應 該記憶之1個記憶單元爾晶體(Ma 1等)的不同的臨限 "".......... 値,乃將字元線驅動脈衝輸出W I) P 0 U T的正側電壓振 幅設定成不同的値,而此設定則藉由適當地改變例如圖4 之P通道型Μ Ο S型電晶體T 1 ()的源極電位可以容易進 行。此時,雖然是針對與所記憶的値呈對應的字元線驅動 脈衝輸出W D Ρ 0 U Τ的正側電壓振幅値而改變其負側電 壓振幅値,但是也可以將該負正側電壓振幡値毋固定在 -1 0 V左右的一定値,而此會使得電路的構造變得簡單 〇 本紙張尺度適用中國國家搮準(CNS ) Α4規格(210Χ 297公# ) — (請先閲靖背面之注意事項再填寫本頁 •ο. *-° 經濟部中央標準局爲工消費合作社印製 38 310^31 A7 _ B7 _________ 五、發明説明(36 ) 其次則針對圚3 B所示之漏爾流成分等效電阻R 〇會 導致在副位元線BL s a 1被預充電之電荷產生嚴重漏洩 的情形加以說明。 副位元線之漏電流的原因,根據推測其主要原因是當 記憶單元鼇晶體之鬧極電壓爲負時所產生之汲極間的通道 電流或是位在汲極擴歉層周邊的結晶缺陷等所引起,而特 別是前者爲一主要的原因。
在使圖4之字元線驅動脈衝產生電路2 a,根據圖 5 D〜5 F的波形而動作時,則圖6 A係表構成各記憶單 元之MOS電晶髏之浮動閛的電壓波形VFG,而圖6 B 係表連接到該Μ Ο S電晶髓之副位元線的電壓變化V B L
,圖6 C係表該MOS電晶體之控制閘的電壓波形VCG 〇 此外,在圖6中,(a )相當於圖4之記慷單元電晶 體M a 1等,(b )相當於圖4之記憶單元電晶體M b 1 等,(c )則相當於被連接到未圖示之第3副位元線的記 憶單元電晶體。 經濟部中央標嗥局員工消費合作社印製 (請1鬩讀背面之注意事項再填寫本页) 當圖3 B所示之等效電阻R 〇的値小時,亦即,副位 元線之漏電流大時,則浮動閘電壓V F G不能收斂到所期 望的値。圓6 A係表此時的波形c 亦即,如圖6 C所示,爲了要對不揮發性半導體記憶 裝置進行消去動作,若將波高値在5 V到- 1 〇 V之間振 動的脈衝施加到記憶單元電晶體的控制閘時,如圖6 A所 示,浮動閘電壓V F G會對應於被施加在控制閘電極之脈 本紙張尺度逋用中國國家榡率(€呢)八4规格(210>< 297公釐) A 7 A 7 經濟部中央標準局員工消费合作社印製 五、發明説明(37 ) 衝的振幅而振動。在此過程中,由於副位元線的漏電流( 經由電阻R 〇而流經之漏電流),如圖6 B所示,分別連 接到不揮發性記憶單元電晶體(a) ,( b ) ,(c)之 副位元線電壓V B L會急刻地降低(以不同的變化率)。 但是當副位元線電値過快降低時,對於浮動閘電壓V F G 的値彼此不同的不揮發性記億單元電晶髄(a) ,(b) ,(c),則不容易朝一定的臨里値電壓V t h收斂。 若採用圈3 B的實施形態時,由於藉由位元線選擇電 晶髋T s a 1之間歇的Ο N動作,可以防止副位元線電壓 降低,因此能夠使記憶單元電晶體的臨曝値電壓V t h ( 對應於浮動閘電壓V FG )朝所期望的値確資地收斂。 在圖3之實施形態中,由於經由漏電流成分等效電阻 Ro而漏洩的電荷可以藉由漏電流補償電路(Ts a 1 ) 之間歇性的導通而獲得補償,因此在使位元線選擇電晶體 Ts a 1成爲〇 f f狀態之期間,可以長時間地保存被儲 存在副位元線B L s a 1的電荷。藉著將位元線選擇電晶 體T s a 1當作轉送閛來使用,而將副位元線B L s a 1 的等效電容C 〇當作資料記憶電容來使用,如此便可實現 —更新週期變長的D R AM的構造。 在圖3的實施形態中,即使有漏電流,也可以保持畐!J 位元線B L s a 1的高電位資料。又,對於副位元線 B L s a 1的低電位資料,藉著使電晶體T s a 1成爲 〇 f f狀態,能夠保持該資料。 但是在例如記慷單元電晶體(c )的臨限値收斂到一 卞.仍.丨一- 本紙張尺度逋用中國國家橾準(CNS__) A4規格~ ' '一 -40 - ^^^1 —i—5 ·........... I H *11· _^i^i tm Α^ϋ n·— —^1» i 一一心 ntf (讀先閱讀背面之注意事項再填寫本ff;) 310431 at B7 五、發明説明(38 ) 定的臨嗯Ji電壓V t h後(寫入完成後),若對其酬極持 績地施加圖6 C的脈衝時,由於骸電晶髏(c )會反覆地 成爲Ο Ν或〇 f f狀態,因此副位元線(B L s a 1 / BL s a 2 )的電壓VBL會出現與圖6 C之脈衝同步的 電位變動(例如使圖6 B中之波形(C )之振幅微動稍微 變大者)(具體的電位變動波形的例子則表示在上述特願 平6 — 222934號的圖9B的波形(b))。 在之後雖然是有詳述,但是該電位變動可以藉由圖 1 0以後之資施形態的S R A Μ位元3 0 ( 3 0 a , 3 0 b )被除去。 圖8係表本發明之第3實施形態之不揮發性半導體記 憶裝置之構成。而此是圖1或是圖4之實施形態的變形例 Ο 圖1之字元線切換電路3的電路數目,如圈8所示, 最好是與構成記憶單元區塊1 a ( 1 b )之記憶單元電晶 體M a 1〜M a 2 ( M b 1〜M b 2 )的數目呈一致。例 經濟部中央樣準局貝工消费合作社印製 ---------{2V------訂 (請先閱讀背面之注意事項再填寫本頁) 如,記憶單元區塊1 a若是由1 (丨2 4個記憶單元電晶體 M a 1〜M a 2 4所構成時,則準備I 〇 2 4個字元線切 換電路。或是,藉由一將字元線驅動脈衝產生電路2的輸 出依序連接到1 0 2 4個字元線W 1〜W 1 0 2 4的多工 器來構成字元線切換電路。 在圚8中,若是使所有的字元線切換電路3 1〜3 2 同時成爲ON狀態,而使所有的字元線同時連接到字元線 驅動脈衝產生電路2的輸出時,則可以針對所有的記憶單 本紙張尺度適用中國國家橾準(CNS ) A4规格(2丨0X297公釐) , -41 - A7 310431 B7 五、發明説明(39 ) 元區塊內的記憶單元電晶體同時進行消去勖作(此爲快閃 EEPROM的一次消去動作〉。 另一方面,若使字元線切換竄路3 1〜3 2 1個個 地成爲ON狀態,而將特定的位元線連接到字元線驅動脈 衝產生電路2的輸出,則可以只針對各記憶單元區塊內之 特定的記憶單元電晶體進行消去動作(此爲位元單位消去 動作)。 圖9係本發明之第4 S實施形態之不揮發性半導體記 憶裝B的構成。此爲圆I或是圖4之實施形態的變形例。 圖1之字元線切換電路3的爾路數目,如圖9所示, 最好是與構成記憶單元區塊1 a ( 1 b )的數目呈一致。 例如,記憶單元區塊若是由5 1 2個區塊所構成時,則準 備5 1 2個字元線切換電路。或是,藉由一將字元線驅動 脈衝產生甯路2的输出依序連接到512個區塊單位字元 線的多工器來構成字元線切換爾路3。 在圖9中,若是使所有的字元線切換電路3 a〜3 b 同時成爲Ο N狀態,而使所有的字元線同時連接到字元線 驅動脈衝產生電路2的输出時,則可以針對所有的記憶單 元區塊內的記憶單元電晶體同時進行消去動作(此爲快閃 EEPROM的一次消去動作)。 另一方面,若使字元線切換電路3 a〜3 b 1個個 地成爲ON狀態,而將特定的位元線連接到字元線驅動脈 衝產生電路2的輸出,則可以只針對各記億單元®塊內之 特定的記憶單元電晶髗進行消去動作(此爲位元單位消去 本紙張尺度適用中國國家標準(CNS ) A4規格(210X2W公嫠) --------C.T (請先閱讀背面之注意事項再填,^本莨 訂--Γ. 經濟部中央標隼局Η工消費合作社印製 -42 經濟部中央樣隼局員工消費合作杜印製 A7 B7 五、發明説明(4〇 ) 動作)。 圖1 Ο A〜1 0 C係本發明之第5發明之實施形態之 不揮發性半導髓記憶裝隱。圖1 () A係表其構造的主要部 分,圖1 Ο B係表其主要部分僭號波形,圖1 0 c係表其 一部分的電路。 在圖1 Ο A中,經由S RAM位元連接電晶體τ g a ,S R A Μ位元3 0 a被連接到副位元線B L s a 1 ,而 在副位元線B L s b 1則經由S R A M位元連接電晶體 T g b連接有S R A Μ位元3 0 b。 圖1 OC則是一自圖1 〇A之爾路中取出副位元線 BLs a 1上之主要電路的構造者。亦即,副位元線 BL s a 1 ,則經由位元線選擇亀晶體Ts a 1選擇性地 被連接到主位元線B L a 1。在副位元線B L s a 1則連 接有記憶單元電晶體Ma 1。而在該副位元線BL s a 1 則等效地與電容C 〇以及漏電流成分電阻R 〇連接。在該 副位元線B L s a 1則更經由S R A Μ位元連接電晶體 Tg a連接有SRAM位元3 0 a。 圖1 0 C的電路如下述般地動作c首先,指定要將資 料寫入到記憶單元電晶體M a 1的位址,將副位元線 B L s a 1預充電(時間t i以前)到主位元線 BLs a 1的電位。之後,在時間七^ ,則將圖1 0B之 最上段的信號施加到連接電晶慷Tg a的閘極,於是,電 晶體T g a的汲極•源極之間會導通,而使s RAM 3 〇 a連接到副位元線B L s a 1。 本紙張尺度適用中國國家標準(CNS ) A4规格(2丨Ο X 297公f ) --------OIJ---1ί,τ·II.---C (請先閱績背面之注意事項再填寫本頁) ~ 43 310^31 a? B7 經濟部中央標隼局員工消費合作社印聚 五、發明説明(41 ) 接著,爲了要對副位元線B L s a 1進行預充爾,因 此將被外加在位元線選擇電晶體Ts a 1之閘極的信號 S T 1 (由圖1 Ο B上方數來第2個)時位準降低到〇 v (時間t2 )。於是,副位元線BLs a 1會自主位元線 B L s a 1被切離,而成爲被充爾到預充電電位的浮動狀 態。 之後,字元線驅動脈衝輸出W D P 〇 U τ (圓χ 〇 B 之最下段)會被供給到記憶單元電晶體M a 1的控制閘, 當該電晶體M a 1成爲Ο N狀態時(時間t 3 ),副位元 線BLs a 1的電位會朝0V方向而變化。此時,由於 SRAM位元連接電晶髗Tga係導通,因此,SRAM 位元3 0 a可以檢測到該副位元線電位的變化。 當檢測到該副位元線電位的變化時,則S R A M位元 3 0會被鎖存在剛變化之後的副位元線電位(〇 v丨。於 是,副位元線B L s a〗的電位會經由導通的連接幫晶體 T g a而被保持在S R A Μ位元3 0 a的鎖存位準丨a t c h 1 e v e 1 (記憶內容:〇 V )(由圖1 ϋ B上方數來第3個 )0 結果,即使是因爲時間t 3以後之字元線鼴動脈衝輸 出W D P 0 U T的連續施加(例如連績1 〇個脈衡),而 使得記憶單元電晶體Mai反覆成爲ON或〇 f f狀態, 則由於副位元線電位被保持在鎖存位準(〇v),因此, 與字元線驅動脈衝输出w D Ρ Ο U T呈同步之副位元線 BLs a 1的電位變動幾乎完全消失。 本紙張尺度適用中國國家梂準(CNS ) A4規格(210X297公釐) ,上丨丨丨. ........... - I II ......~ . —*、 s· (請先閱讀背面之注意事項再填艿本頁 -c -8 Γ -44 ~ 310431 a? B7 經濟部中央標準局員工消費合作社印製 五、 發明説明 (42 ) 1 I 以 上 則 是 針 對 將 記 憶 υα βΒ 元 m 晶 體 連 接 到 副 位 元 線 ( 1 1 B L S a 1 寺 ) 的 情 形 加 以 說 明 〇 另 -~* 方 面 f 在 記 憶 單 元 1 1 電 晶 髋 被 連 接 到 主 位 元 線 ( B L a 1 守 ) 之 資 施 形 態 中 9 V 1 I 當 在 記 憶 單 元 電 晶 髏 的 控 制 閘 施 加 字 元 線 驅 動 脈 衝 輸 出 請 先 閱 1 1 I W D P 0 U T 時 9 則 主 位 元 線 ( B L a 1 等 ) 會 ES9 暫 時 地 被 讀 背 面 1 1 | 設 定 在 浮 動 狀 態 〇 之 注 意 1 1 藉 著 將 m 1 0 之 S R A Μ 位 元 3 0 a / 3 0 b 遲 接 到 項 1 1 圖 1 9 圖 4 $ 圖 8 或 是 圖 9 之 實 施 形 態 之 镰 路 的 副 位 元 線 rr 填 ή 本 B L S a 1 / B L S b 1 5 可 以 防 止 該 些 實 施 形 態 之 副 位 黃 1 元 線 的 電 位 變 動 〇 1 I 圖 1 1 係 表 圆 1 0 之 S R A Μ 位 元 3 0 a 的 具 體 例 〇 Γ I 該 路 3 0 a 包 含 有 藉 由 具 有 汲 極 負 載 電 阻 R 3 0 1 的 N 1 訂 通 道 型 電 晶 體 T 3 0 1 與 具 有 汲 極 負 載 電 阻 R 3 0 2 之 N 1 r 通 道 型 電 晶 體 T 3 0 2 的 交 ra 連 接 所 構 成 的 正 反 電 器 0 通 1 常 使 電 晶 W T 3 0 1 ( 風 感 小 ) 成 爲 0 f f 狀 態 5 而 使 電 1 1 晶 體 T 3 0 2 ( fBI 感 大 ) 成 爲 0 Ν 狀 態 C I 圈 1 1 之 電 路 的 讀 取 動 作 如 下 〇 亦 即 9 當 Μ 接 BM. 晶 體 1 T g a 導 通 9 而 副 位 元 線 B L S a 1 被 連 接 到 晶 體 1 I T 3 0 2 的 閘 極 時 若 副 位 元 線 電 位 爲 + δ V 則 晶 體 1 T 3 0 2 保 持 〇 N 狀 態 正 反 器 的 路 狀 態 不 會 戀 化 〇 亦 1 1 即 9 電 路 3 0 a 不 西 被 鑛 存 在 副 位 元 線 位 十 5 V 0 1 1 另 一 方 面 9 當 連 接 奮 晶 體 T g a 導 通 ♦ 而 副 位 元 線 1 1 B L S a 1 被 々由 Μ 接 到 晶 體 T 3 0 2 的 閘 極 時 » 若 副 位 元 1 1 1 線 電 位 爲 0 V » 則 電 晶 徽 T 3 0 2 成 爲 0 f f 狀 態 相 反 I 1 1 本紙張尺度適用中國國家標率(CNS ) A4規格(210X 297公釐) -45 經濟部中央標準局負工消费合作社印製 Λ 7 Β7 五、發明説明(43 ) 地,電晶懺T3 0 1成爲ON狀態。於是,正反器的電路 狀態會產生變化,而電路3 〇 a會被鎖存在副位元線電位 0 V (亦即,副位元線電位會裨保持在成爲ON狀態之電 晶體T 3 0 1的汲極電位)° 上述副位元線B L s a 1的鼇位可以藉由感測放大器 S A被檢測,而與骸電位呈對應的記憶單元資料則由感測 放大器S A所讀取。 由於電晶體T 3 0 1與T 3 0 2之閬的電感存在有差 距,因此當SRAM位元連接爾晶體Tga成爲〇 f f狀 態時,則該正反器的狀態會回復到原來的狀態(電晶髗 T3 0 1處於〇 f f狀態,而電晶體T3 0 2處於ON狀 態)。 _1 2係表圖1 0之SRAM位元3 0 a的其他例。 該電路3 0 a係由被串聯連接之2段反相器I 3 0 1 , 1 3 0 2 ,以及將反相器I 3 0 2之輸出選擇性地正回饋 到反相器I 3 0 1之輸入的電晶體T g a所構成。 在圖1 2中,若電晶髏Tg a導通時之副位元線 BLs a 1爲5V時,則反相器I 3 0 2的输出也成爲 + 5V。該+ 5V的輸出則經由導通的電晶體Tg a而被 回餹到副位元線B L s a 1 ,而副位元線B L s a 1的電 位則被鎖存在+ 5 V。 另一方面,若電晶體T g a導通時之副副位元線 B L s a 1爲0 V時,則反相器I 3 0 2的輸出也成爲 0 V。該0 V的輸出則經由導通的電晶髓Tg a而被回嫌 本紙張尺度適用中國國家標率(CNS ) A4規格(2彳0'〆297公釐) (請先閱讀背面之注意事項4填寫本頁) 、τ Γ -46 S1Q4S1 A7 B7 五、發明説明(44 ) 到副位元線BLs a 1 ,而副位元線BLs a 1會被鎖存 在Ο V。藉此,可以抑制副位元線B L s a 1的電位產生 變動。 上述副位元線B L s a 1的憾位則藉由感測放大器 S A被檢測,而與該電位呈對應的記憶單元資料則藉由感 測放大器S A被黷取。 _13係本發明之第5實施形態之不揮發性半導體記 憶裝置之構成的電路圖。在η個位元線BL 1〜BLn連 接η個SRAM位元(正反器3 G1〜30η)。該些 SRAM位元則構成SRAM記慷區塊3 0 0。 在SRAM位元3 0 1的位元線BL 1則逋接有m個 記憶單元電晶體Μ 1 1〜Μ 1 m的汲極。同樣地,在 S R A Μ位元3 0 2之位元線B L 2則連接有m個記憶單 元電晶體Μ 2 1〜Μ 2 m的汲極。 η個記憶單元電晶體Μ 1 1〜Μ η 1的閘極則被連接 到字元線W1 ,而η個記憶單元電晶體Ml 2〜Μη 2的 閘極則被連接到字元線W 2。以下同樣地,η個記慷單元 電晶體Ml 3〜Μη 3的閘極則被連接到字元線W 3 ,η 個記憶單元電晶體Μ 1 m〜Μ η ηι則被連接到字元線m。 在以上之構成中,n Xm個記憶單元電晶體(分別具 有與圖10A之電晶體Mai相同的構造),則形成該實 施形態的快閃記憶單元陣列。例如η = 5 I 2 ,m = 8 , 則圊13之記憶單兀單列成爲512個位元組的快閃記憶 單元面塊。若集合1 〇 () 0個該區塊則成爲5 1 2 K位元 本紙張尺度適用中國國家梂準(CNS ) A4规格(210X297公~ -47 - (請先閲讀背面之注意事項耳填寫本好' <
、1T 經濟部中央標隼局員工消費合作社印製 經 濟 部 中 央 標 率 為 Μ χ. 消 費 合 作 社 印 製 B7 五、 發明説明 (45 1 組 的 不 揮 發 性 半 導 懺 記 憶 裝 置 0 1 I 例 如 , 在 將 資 料 寫 入 到 被 t由 Μ 接 到 ran 圖 1 3 之 位 元 線 1 1 I Β L 1 之 記 憶 單 元 雷 晶 體 Μ 1 1 Μ 1 m 9 即 使 m 要 數 1 1 | 1 0 0 β S 9 則 將 資 料 寫 入 到 被 運 接 到 位 元 線 B L 1 的 請 先 1 1 S R A Μ , 也 只 需 要 數 1 0 η Ο 在 將 —™* ctj S 的 資 料 ( 0 閱 讀 背 ! 1 / % 1 1 Μ ) 短 時 間 內 暫 時 地 寫 入 到 胲 S R A Μ 位 元 面 1 1 3 0 1 後 , 則 可 以 使 位 元 線 Β L 1 的 電 位 維 持 在 被 寫 到 i ¥ 項 1 I S R A Μ 位 元 3 0 1 之 資 料 的 β 位 〇 該 貫 料 位 > 即 使 在 再 填 1 jJL 位 元 線 Β L 1 流 有 些 許 的 漏 奮 流 則 也 不 會 發 生 戀 化 0 本 1 在 位 元 線 Β L 1 的 镛 l〇BU 位 維 持 在 相 當 於 該 記 憶 資 料 的 電 1 位 的 期 間 f 例 如 當 字 元 線 W 1 成 爲 高 位 準 而 選 擇 單 元 I Μ 1 1 則 在 稱 成 該 單 元 Μ 1 1 之 電 晶 體 ( Μ 1 0 之 1 1 訂 1 Μ a 1 ) 的 閘 極 被 供 給 如 圖 1 0 Β 下 段 所 示 之 正 負 振 動 脈 衝 ( 字 元 線 驅 動 信 號 W D Ρ 0 U Τ ) C 當 該 脈 衝 反 覆 數 脈 r | 衝 1 0 脈 衝 左 右 時 則 位 元 線 Β L 1 的 電 位 ( S R A Μ 1 位 元 3 0 1 的 記 憶 資 料 ) 會 當 作 不 揮 發 性 資 料 被 寫 到 m 1 1 晶 體 Μ 1 1 的 浮 動 閘 0 至 於 將 資 料 寫 入 到 其 他 記 憶 單 元 m 1 晶 體 的 浮 動 閘 的 動 作 也 同 樣 地 Μ 行 〇 1 當 圖 1 3 之 構 成 例 如 形 成 5 1 2 位 元 X m ( m Μ 整 數 1 ) 記 憶 塊 時 則 白 未 ΠΚΙ 圃 示 的 外 部 爾 路 , Ή 將 5 1 2 位 元 1 1 單 位 的 資 料 同 時 入 到 S R A Μ 位 元 ( η 二: 5 1 2 ) ( 寫 1 I 入 所 需 要 的 時 間 通 常 在 數 1 0 η S 以 下 ) 〇 1 1 | 之 後 9 根 據 被 寫 入 到 S R A Μ 位 元 3 0 1 3 0 Π 的 1 1 1 資 料 所 決 定 之 位 元 B L 1 B L η 的 電 位 則 分 別 當 作 不 1 1 1 本紙張尺度適用中國國家標準(CNS ) Α4规格(2丨0X297公釐) ~~~------ 1 48 經濟部中央標隼局員工消費合作社印製 S10431 五、發明説明(46 ) 揮發性資料被寫入到根據字元線W 1〜Wtri所選揮之特定 之s己憶單兀電晶镰Μι 1〜Mn m之其中一者(寫入所需 要的時間爲數1 0 〇 " s以下)。當該寫人結束後,則也 可以消去S R A Μ位元3 0 1〜3 Ο η的內容。 根搛以上之樽成,可以得到能夠進行高速寫入動作之 快閃記憶體。 圖1 4係表SRAM位元的具體例。圖1 4之 SRAM位元3 0 a,雖然包含與圖1〗之正反器3 0 a 相同的電路構成,但是在圖1 4中則在該正反器電路包含 有通過閛(連接爾晶體)Tpg,而形成SRAM位元 3 0 1的1個單元。 圖1 6係用於說明圖1 4之SRAM位元3 0 0/ 3 0 1之電路動作的時序圖。在時間t 1以後,來自未圇 示之外部電路的寫入資料(〇或1 )則被供給到副位元線 BLs a 1 。在時間t 1 2 ,當通過閘信號PG被供給到 電晶髓Tp g的閘極時,則電晶體Tp g會導通。於是, 與副位元線B L s a 1之位元線呈對應的資料則會被記憶 在正反器型SRAM位元3 0 a °在竃晶雅Tp g導通之 期間,則副位元線B L s a 1的電位會被固定在與 SRAM位元3 〇 a之記憶資料呈對應的電位(例如若電 晶體T3 0 1成爲ON狀態,則爲0V),而不會產生變 動。 之後,自時間t 1 4開始’當經由字元線W 1 ’將正 負振動脈衝(字元線驅動信號)外加在記憶單元鼇晶雅 本紙張尺度適用中國國家橾準(CNS ) A4规格(210X297公釐) (請先閲讀背面之注意事項洱填寫本頁) Ν',ί. -、va 49 五、發明説明(47 ) M a 1的閘極時,則與副位元線b l s a 1的電位(亦即 ,S R A Μ位元3 0 a的記憶內容)呈對應的資料,則會 被寫入到電晶體M a 1的浮動_。 此外,在圖1 6中,自時間t: 1 ()到時間t 1 2爲止 以及自時間t 1 2到t 1 4爲止的時間最好爲數χ ^ s 左右。 圖1 5係表S RAM位元之其他的具鳢例。在圖1 4 之SRAM位元3 1中,雖然通過閘Tpg只設在正反器 之一側输出而已,但是在圖1 5之S R A Μ位元3 0 1中 ,2個連接閘T p g 1 ,T p g 2則設在正反器的兩側輸 出。 圖1 7係表用於說明圖1 5之S R A Μ位元3 0 0 / 3 0 1之電路動作的時序圚。在時間t 2 0以後,來自未 圖示之外部電路的寫入資料、〇 〃 ,則經由電晶體 T s a 1而被供給到副位元線BLs a 1。在時間t 2 2 經濟部中央標隼局N工消費合作社印製 (請先閱讀背面之注意事項再填缚本頁) ,當通過閘PG 2被供給到電晶體p g 2的閘極時,則電 晶體T p g 2會導通。於是,與副位元線b L s a 1之 '電 位呈對應的資料則會被記憶在正反器型S R A Μ位元 3 0 a,接著,在時間t 2 4 ,則電晶體T p g 2成爲非 導通的狀態。 之後,來自未圖示之外部爾路的寫入資料* 1 1 〃 , 則經由電晶體T s a 1而被供給到副位元線B L s a 1 ( 時間t3 0)。之後,當產生通過閘信號PG1時(時間 t 3 2 ),則電晶體Tpg 1會導通。在電晶體Tpg 1 本紙張尺度適用中國國家榡串·( CNS ) A4規格(210X297公釐) -50 - 經濟部中央標隼局員工消費合作杜印製 310481 λ, _Β7 五、發明説明(化) 導通的期間,副位元線B L s a 1的電位則被固定在與 S RAM位元3 0 a之記憶黉料呈對應的電位(例如,若 菌晶糖T3 0 1處於OFF狀態則爲5 V),而不會產 生變動。 之後,則進行與圖1 6之情形同樣的動作。亦即,自 時間t 4 0開始,當經由字元糠Wl ,將正負振動脈衝( 字元線驅動僧號)施加在記慷單元電晶體M a 1的閘極時 ,則與副位元線B L s a 1之爾位(亦即,s RAM位元 3 0 a的記11內容)呈:i*的賫料會被寫入到電晶體 M a 1的浮動閘。 此外,在圖1 7中,自時間t 2 〇到^ 2 6爲止,自 t 3 0到t 3 6爲止’以及自t 3 6到t 4 0爲止的時間 則分別最好是在數1 0 n s左右以下。 圆1 8係圖1 4或圖1 5的瓣形例,係表在主位元線 BLs a 1側設置SRAM位元3 〇 a的情形。圖1. 8的 電路,在將暫時被儲存在S RAM位元的寫入資料(例如 M a 1 )寫入到所期望的單元(例如μ a 1 )以前,乃將 閘極信號ST 1保持在高位準。除了此點之外,圖1 8之 實施形態基本上則與圖1 4或圖1 5之實施形態相同。 圖1 9係表本發明之第6資施形態之不揮發性半導體 記憶裝置的篦路圖。 位兀線BL 1 (或是BL s a 1 )的其中一,則經由 N通道型電晶體(轉送閘〉Tb 1被連接到微小電流源 2 0 1 。而位元線BL1的另一考除了經由n通道型電晶 本i氏張尺度適用中國國家標準(CNS ) A4規格(210X 297公'i'T''"' ' ' -51 ---------a—一----tr—^---r--(丨 (請先閱靖背面之注意事項再填寫本每) 經濟部中央標隼局員工消費合作社印製
AJ B7 五、發明説明(49 ) 體(轉送閘T s 1被連接到感测放大器S A 1外,也經由 N通道型電晶體Tg 1被連接到負電源V s s/OV電路 (接地電路G N D )。 在位元線B L 1則連接有構成記憶單元陣列之第1行 之多個不揮發性記憶單元電晶體(具有控制閘與浮動閘的 N通道型MOS電晶體)Ml 1〜Mlm的汲極。該些記 憶單元電晶體Μ 1 1〜Μ 1 m的源極則被連接到負電源 Vss/OV電路(接地電路G N D )。 同樣地,位元線B L 2 (或是B L s b 1 )的其中一 者,則經由N通道型電晶體(轉送閛)Tb 2被連接到微 小電流源2 0 2。而位元線B L 2的另一者除了經由N通 道型電晶體(轉送臨限)T s 2被連接到感測放大器 S A 2外,也經由N通道型電晶體T g 2被連接到負電源 V s s / 〇 V電路(接地電路G N D〉。在位元線B L 2 則連接有構成記憶單元陣列之第2行之多個不揮發性記憶 單元電晶體M2 1〜M2m的汲極。該些記憶單元電晶體 Μ 2 1〜Μ 2 m的源極則被連接到負電源V s s。 未圖示之其他的記憶單元行也同樣地被構成。記憶單 元陣列列之各區塊係由記憶單元爾:晶體Μ 1 1〜Μ η 1 ,
Ml 2〜Μη 2 ,……Mlm〜Μ n m的各閘極爾路(字 元線)W L,亦即,W 1〜W m所構成。 各微小電流源2 0 1 ,2 0 2……係由定電流霉路或 是內部阻抗高的電壓產生電路(充電泵等)所構成。 該實施形態之微小電流源2 0 1 ,2 0 2 ,........則是 本紙張尺度適用中國國家梂隼(CNS ) A4规格(210X297公簸) (請先閱讀背面之注意事項琢填寫本頁) Λ 訂— Γ . -52 - 經濟部中央標準局負工消费合作社印製 A7 B7 五、發明説明(50 ) 根據外部脈衝C LK ( φ )而動作,而將大小與該時脈之 頻率或是作用比呈對應的微小電流源I s i ,〖s 2供給 到電晶髏T b 1 ,T b 2, 電晶髏Tb 1 ,Tb 2……則根據其鬧極信號Tb 1 ,Tb 2 ,……而被控制其開閉狀態。當信號BLK成爲 Η位準時,則被控制其開閉狀態。而來自微小電流源 2 0 1 ,2 0 2 ,......的微小竄流I s 1 ,I s 2 ......則 被供給到位元線B L 1 ,B L 2……。 電晶體T s 1 ,T s 2……則根據其閘極信號S而被 控制其開閉狀態。當信號S成爲Η位準時,則該些電晶體 成爲導通(ON)狀態,而位元線BL1,BL2……被 連接到感測放大器S A 1 ,S A 2……例如當感測放大器 S A 1經由電晶體T s 1被連接到位元線B L 1時,則由 字元線W1所選擇之記憶單元電晶體Ml I的儲存資料( 對應於位元線B L 1的電位),即會由感測放大器S A 1 所讀取。至於其他的記憶單元也進行同樣的讀取動作。 外部時脈CLK(^),閘極信號BLK,字元線驅 動信號W L,閘極信號S等,則在一定的時間由控制電路 1 2 0所產生。 電晶體Tg 1,Tg 2……分別自記慷懺1 0 1 , 1 0 2接受資料G 1 ,G 2……而暫時加以記慷。若資料 G 1 ,G 2 ,……的內容全部爲L位準時,則電晶體 T g 1 ,T g 2 ......全部成爲0 f f狀態°於是,由於自 微小電流源2 0 1 ,2 0 2 ,……到接地爾路G N D的電 本紙张尺度適用中國國家樣準(CNS > A4規格(210X 297公釐) ---------ο|_: (請先閱讀背面之注意事項再填寫本頁) 丁 *ve -53 A7 3 i 〇 4 31 B7 五、發明説明(51 ) 流通路會由電晶體Tg 1 ,Tg 2……所遮斷,因此即使 因爲BLK = H而使電晶體Tb 1 ,Tb 2……成爲ON 狀態,也不會有微小電流I s 1,I s 2……流過。 (請先閱讀背面之注意事項再填寫木瓦) 另一方面,當資料G 1 ,G 2 ,……的內容全部爲Η 位準時,則電晶體T g 1 ,T g 2 · · · ·全部成爲微弱的 ON狀態(並不是短路狀態,而是呈現高阻抗的導通狀態 )。於是,若由BLK=H而導致電晶體Tbl ,Tb2 ……成爲0 N狀態時,則微小爾流I s 1 ,I s 2……會 自微小電流源2 0 1 ,2 0 2……經由電晶體T g 1 , τ g 2……而流向接地m路。 另一方面,若先有資料G I爲Η位準,而其他的資料 G 2……均爲L位準時,則只有電晶體T g 1呈現微弱的 ON狀態,而其他的幫晶體Tg 2……均成爲o f f狀態 。此時,若由於BLK = K而導致電晶體Tbl ,Tb2 ......全部成爲ON狀態時,則微小電流I s 1只會經由電 晶體T g 1 ,自微小電流源2 0 1流向接地電路G N D。 經濟部中央標準局員工消费合作社印製 如此般,可隨意地對應於記憶體1 0 1 ,1 0 2 ,… …的內容(資料G 1 ,G 2……)來決定要微小電流 I s 1 ,I s 2……流經那一條位元線B L 1 ,B L 2 ... ... 0 此外,記憶體1 0 1 ,1 0 2 ,……雖然通常是由正 反器等之靜態型記憶電路所構成,但是也可以由D R A Μ 等之動態型記憶電路來構成。 而本發明不能適用的情況,即是當對於與位元線 本紙張尺度適用中國國家標隼(CNS ) Α4規格(2丨0Χ 297公釐) 54 31G431 A 7 B7 五、發明説明(52 ) ^ BL1連接之記憶單元電晶體Ml 1〜Ml m進行寫人動 作之期間,當因爲漏鼇流而導致位元線B L 1的電位隨著 時間而變化(降低)時*會有不能針對記憶單元觀晶體 Μ 1 1〜Μ 1 m正確地進行寫入(或是消去)動作的可能 性。 微小電流源2 0 1係一爲了要消除因爲上述_電流所 造成之位元線B L 1之m位變化而設者。亦即,在針對言己 憶單兀電晶體Μ 1 1〜Μ 1 m進行寫入(或是消去)動作 之期間,因爲漏電流等而由位元線B L 1所失去的儷荷, 可以藉由來自微小電流源2 0 1的微小電流I s 1而獏得 補充,而使得在實際使用時位元線B L 1的電位不會發生 變化。 根據賫料G 1 ,G 2……的內容(僧號位準)來決定 要使電晶體Tg 1 ,Tg 2……中的那一個電晶體(1個 或是多個)成爲微弱的Ο N狀態(或是Ο N狀態)。又, 由於資料G 1 ,G 2……的內容可以保持到寫入(或是消 去)動作爲止,因此設置記憶體1 〇 1 ,1 0 2 ......以作 爲其保持手段。 被寫入到記憶體1 〇 1 ,1 〇 2……之資料G 1 , G 2……的內容則是由記憶髋更寫電路1 1 〇所決定。而 自該記憶體更寫電路1 1 〇將資料G 1 ,G 2 ......寫入到 記憶體1 0 1 ,1 0 2 ......的動作則是與來自控制電路 1 2 0之時序時脈C K 1 2 0呈同步而進行。 圖2 0係表圖1 9之實施形態之微小電流源(充霄栗: 一5 ---------on——1—I111=-I,---< 丨 (請先閱讀背面之洼意事項再填寫本Ϊ) 經濟部中央榡隼局員工消費合作枉印繁 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X297公釐) 經濟部中央標準局員工消費合作社印製 Α7 Β7 五、發明説明(53 ) )2 0 1 ,2 0 2 ......之具體側的爾路圓。 N通道型MOS電晶體Tx 3的閘極以及汲極則被連 接到負電源V s s ( Ο V ),而其源極則被連接到Ν通道 型MOS電晶體Τχ 2的閘極以及汲極。電晶體Τχ 2的 源極則被連接到Ν通道型MO S電晶體Τ X 1的閘極以及 汲極。 在電晶體Τ X 1的閘極,汲極則經由電晶體C 1被供 給有時脈Φ (二C L Κ ),而在電晶體Τ X 2的閘極,汲 極則經由電容器C 2供給有時脈0的反轉時脈0連接。該 時脈Φ ( 0 * )則例如使用頻率1 Μ Η ζ ,振幅S V,作 用比爲5 0 %的矩形脈衝。 該構成之微小亀流源(充電泵),則是在與時脈炎呈 同步的時間,自電晶體Τ X 3的源極輸出微小電流I S 1 (或是I s 2……)。 圖2 1係表圖1 9之實施形態之微小電流源(切換電 容器)2 0 1 ,2 0 2 ,……之其他具體例的電路圖。 N通道型MOS電晶體Τχ 4的閘極以及汲極乃被連 接到負電源V s s ( Ο V ),而其源極則被連接到Ν通道 型MOS電晶體Τχ 3的閘極以及汲極。電晶體Τχ 3的 源極則被連接到Ν通道型Μ 0 S罨晶體Τ X 2的閘極以及 汲極。電晶體Τ X 2的源極則被連接到Ν通道型Μ 0 S電 晶體Τ X 1的閘極以及汲極。 在電晶體Τχ 1的閘極*汲極則經由電容器C 1被供 給有時脈0 (=CLK),而在電晶葡Tx 1的閘極•汲 本紙張尺度適用中國國家標隼(CNS ) Α4規格UHTX 297公釐) ---------ο——I-. !ΐτ-^-I ,——, (請先閱績背面之注意事項再填寫本I) -56 310^3 J ΑΊ B7 經濟部中央標準局Η工消費合作社印製 五、發明説明(54 ) 極則經由電容器C 2被供給有時脈Φ的反轉時脈φ *,而 經由電容器C 3將時脈4的反轉時脈Φ連接供給到電晶體 Tx 1的閘極•汲極。該時脈Φ (Φ* )則例如使用頻率 1 Μ Η ζ ,振幅5 V,作用比5 0 %的矩形脈衝。 此構成之微小電流源(切換電容器),則在與時脈0 同步的時間,自電晶體Τ X 3的瀕極輸出微小電流I s ( 或是I s 2 ......)。 圖2 2係用於說明圖1 9之實施形態之電路動作(消 去)的時序圖。當將圈1 9之記憶單元電晶體Ml 1〜 Mnm全部(或是以區塊單位)一次消去時(亦即,快閃 動作),則Η位準的資料G 1 ,G 2 ••….會自記憶體更寫 電路1 1 0被寫入到記憶體1 () 1 ,1 0 2 ,……(時間 t 1 0 0 )。於是,在時間t 1 0 0以後,會自記億體 1 0 1 ,1 0 2 ,……將Η位準的資料G 1 ,G 2……供 給到電晶體Tg 1 ,Tg 2……,而使電晶體Tg 1 , T g 2成爲微弱的Ο N狀態。在此狀態下,則自未圖示的 位元線預充電電路供給消去用電位(例如十6 . έν), 而在該電位下,位元線BL1 ,BL2被預充電。此時自 位元線預充電電路穩定地使微小電流流向處於微弱〇 N狀 態的電晶體T g 1 ,T g 2……。藉此,即使在位元線 B L 1 ,B L 2……流有漏電流,則骸漏電流也會被來自 位元線預充電電路的微小電流所消除,而維持該些位元線 的消去電位。 在之後的一定期間內(時間tl02〜tl04), _________— ____^___訂 _.--.---蛛I (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公釐) -57 經濟部中央標隼局貝工消費合作杜印製 A7 _ B7 五、發明説明(55 ) 在所有的記億單元堪晶體(或是想要進行快閃動作之特定 區塊的記慷單元電晶髗)的閘極則被外加Η位準的字元線 驅動信號WL,而所有之記憶單元電晶體(或是想要進行 快閃動作之特定區塊的記憶單元電晶體)的記憶內容則很 快地成爲與消去用電位(+ 6 . 5V)呈對應的內容。 此外,在圖2 2中,雖然是以單純的矩形波來表示字 元線驅動信號WL,但是該信號WL也可以是如圖6 C所 示之正負振動脈衝。 圖2 3係用於說明圖1 9之實施形態之電路動作(寫 入動作)的時序圖。例如當要針對第1 f?之記億單元電晶 體Μ 1 1〜Μ 1 m的任一者(Μ ] 1等)進行寫入動作時 ,則自記憶體更寫電路1 1 0將Η位準的資料G 1只寫入 到記憶體1 0 1 (時間t 2 Ο ΰ ),而在其他的記億體 10 2……則寫入L位準的資料G 2。藉由G 1 = Η位準 ,只有電晶體Tg 1成爲微弱的狀態,至於其他的電晶體 T g 2……則成爲〇 f f狀態。 從時間t 2 0 2開始,當將時脈CLK供給到微小電 流源2 0 1 ,2 0 2……時,則微小電流源能夠供給微小 電流。在時間t 2 0 2 ,當僧號BLK成爲Η位準’而電 晶體T b 1 ,T b 2 .....'成爲Ο N狀態時,則可以自微小 電流源2 0 1 ,2 0 2 ......將微小電流I s 1 ,I s 2… …供給到位元線BL1 ,BL2。在此,由於Η位準的賫 料只被供給到G 1 ,因此只有電晶體T g 1成爲微弱的 Ο N狀態,而在此流有微小電流I s 1。於是,在電晶體 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐) ________Is __^___^___T —·__i___I J、 iΛ (請先閲讀背面之注意事項吞填fi-本f } …58 A7 B? 經濟部中央標隼局員工消費合作社印製 五、 發明説明 (56 1 1 T 8 1 的 汲 極 能 夠 產 生 —. 不 會 受 到 漏 電 流 所 影 響 的 寫 入 電 1 1 位 ( 寫 入 賫 料 ) 0 位 元 線 B L 1 的 寫 入 賫 料 則 被 維 持 在 如 1 I 此 所 得 到 的 9Λ 位 0 1 I 在 時 間 t 2 0 2 以 後 9 微 小 谳 流 供 給 用 的 時 脈 C L K 請 先 閱 1 1 | 則 被 供 給 到 微 小 電 流 源 2 0 1 9 由 於 微 小 電 流 I S 1 傳 到 讀 背 1 1 面 I 位 元 線 B L 1 , 因 此 信 號 B L K 成 爲 Η 位 準 ( 時 間 注 1 t 2 0 2 t 2 0 6 ) 0 又 , 在 進 行 入 動 作 之 特 定 的 記 孝 項 1 1 憶 單 元 電 晶 體 ( 例 如 Μ 1 1 ) 的 閘 極 則 被 施 加 正 負 振 動 脈 rr 4 % Λ 本 ν‘·. I 衝 狀 的 字 元 線 驅 動 信 號 W L ( 時 間 t 2 0 2 〜 t 2 0 6 ) I 1 1 0 在 此 期 間 內 ( 時 間 t 2 0 2 t 2 0 6 ) 藉 著 供 給 來 1 I 白 微 小 電 流 源 2 0 1 的 微 小 電 流 I S 1 ί 位 元 線 B L 1 的 1 1 電 位 會 慢 慢 地 上 昇 0 當 對 於 特 定 -V /c— 記 憶 單 元 電 晶 體 ( 例 如 1 訂 Μ 1 1 ) 的 寫 入 動 作 結 束 時 ( 時 間 t 2 0 4 ) , 則 該 電 晶 1 ΜΑ 體 ( Μ 1 1 ) 成 爲 微 弱 的 導 通 狀 態 > 而 位 元 線 B L 1 的 電 1 位 會 降 低 ( 時 間 t 2 0 4 t 2 0 6 ) 0 1 | 在 完 成 對 特 定 記 憶 單 元 電 晶 體 ( Μ 1 1 ) 的 寫 人 動 作 後 9 m 要 進 —. 步 對 第 2 行 之 記 憶 單 元 電 晶 體 Μ 2 1 1 1 I Μ 2 m 的 任 —. 者 ( Μ 2 2 等 ) 進 行 寫 入 動 作 時 則 只 W 資 1 1 料 G 2 成 爲 Η 位 準 0 之 後 9 則 與 時 間 t 2 0 2 〜 t 2 0 6 1 1 同 樣 地 9 對 其 他 的 記 憶 單 元 電 晶 體 ( Μ 2 2 ) 進 行 寫 入 動 1 1 作 〇 1 I 在 寫 入 期 間 內 9 藉 著 供 給 微 小 電 流 ( I S 1 ) ( 時 間 1 I t 2 0 2 t 2 0 6 ) 即 使 是 有 漏 電 流 位 元 線 ( 1 1 I B L 1 ) 的 電 位 也 不 會 降 低 過 多 能 夠 確 保 足 夠 的 寫 入 位 1 1 1 本紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐) -59 - ^i〇43l 五、發明説明 準,確實完 圖2 4 取動作)的 …全部被設 成爲〇 f f 止將微小電 例如當 ,則字元線 t 3 0 2 〜 接到感測放 此,對應於 定之位元線 出,而對單 此外, 電流,乃將 A 7
G (57 ) 成資料 係用於 時序圖 成L位 狀態。 流供給 自記憶 W 1之 t 3 0 大器S 記憶單 B L 1 元Μ 1 在讀取 信號Β 全部設 的寫入 說明圓 。當爲 準,而 又,信 到位元 單元電 驅動信 4 ) 0 A 1 , 元電晶 的遭位 1讀取 時,爲 L K設 成L位 動作u 1 9之 睛取狀 電晶體 號B L 線B L 晶體Μ 號W L 又,由 因此, 體Μ ] 則是由 資料。 了不會 定在L 準。 實施形 態時, T g 1 κ也被 1,B 1 1讀 的位準 於同時 信號S 1之儲 感測放 對任何 位準, 經濟部中央標準局員工消費合作社印製 圖2 5係表在對例如圖1 9之記憶 寫入資料時(改變電晶髖MI 1之鹽$ 於外加在與電晶體Μ 1 1之閘極相連接 動脈衝WDP的脈衝數目(對應於.脈® 體Μ 1 1的臨限値V t h是如何變化(. 形。 亦即,將與位元線連接之記慷單兀 設定在髙壓(+ 5 V〜7 V )的一.定的 態之電路動作(讀 賫料G 1,G 2… ’ T g 2 . ' ···全部 設成L位準,而停 L 2 ...... 〇 取所儲存的資料時 成爲Η (時間 將位元線B L 1連 也成爲Η位準。藉 存資料的內容而決 大器S A 1所檢測 的位元線供給微小 此外也將資料G1 單元電晶體Μ 1 1 値V t h ),相對 的字元線W 1的驅 施加時間),逋晶 曲線L C 1 )的情 電晶體的汲極镛:壓 値,而自該電晶體 (請先閱績背面之注意事項年填寫木頁 Λ -丁, -13 本紙張尺度適用中國國家標準(CNS ) A4规格(2丨0乂297公鱗) 60 A 7 B? 五、發明説明(5S ) 的臨限値V t h處於較高的狀態開始(佔存資料、〇·) ,將字元線驅動信號WD P施加在該控制閘的控制閘。於 是,在最初的數個脈衝,I隱_..値V t h會急速地降低,之 後,臨限値V t h則會較緩慢地降低(廬_摩値V t h低的 狀態對應於2値記憶髏之儲存資料,ί * ,而在多値記憶 體中,有多種臨限値V t h低的狀態〉。 圖2 5係表在施加字元線驅動脈衝WDP的期間(最 初的數個脈衝),臨限値V t h的變化率(△ V t. h /脈 仙一. 衝)會較大,而隨著施字元線驅動脈衝WDP的時間經過 ,臨限値V t h的變化率(△ V t. h /脈衝)會逐漸地變 小。而此則意味著在施加字元線驅動脈衝W D P的初期, 對於特定之施加脈衝數目所得到之臨限値V t h的變動容 «* ................ 易變大。而在施加字元線驅動脈衝W D P的後期,則相對 於特定之施加脈衝數所得到的臨限値V t h的變動小。 經濟部中央標隼局貝工消費合作社印製 (請先閱讀背面之注意事項吞填寫本f)
L 在施加字元線驅動脈衝W D P的初期(例如在施加1 個或是2個脈衝後),若臨限値V t h的變動變大時,則 臨限値V t h髙的備存多値資料的變動也會隨之變大,因 此很難正確地讀取在該狀態下的儲存多値資料。 而在本發明中,爲了要減少上述「臨限値V t h高的 儲存多値資料的變動大」的情形,乃採取一種特別的手段 ,以便在施加字元線驅動脈衝WDP的初期不致於使臨限 値V t h的變化率(△ V t h /脈衝)變大。 圖2 6係表定性地說明上述「特別的手段」的內容。 亦即,將圖2 5的曲線L C 1矯正成整體的變化和緩的曲 本紙張尺度適用中國國家標準(CNS ) A4現格(2】0X 297公釐) 61 經濟部中央標擎局Κ工消費合作社印裝 3^〇431 λ7 B7 五、發明説明(59 ) 線(LC2,LC4)或是直線(LC3),而使整體所 呈現的變化率(AV t h/脈衝)抑制成較小,藉此可以 減輕「臨限値V t h高的傭儲存多値資料的變動大」的情 形。 圖2 7係表分別與圖2 6之風避値變化曲線L C 1〜 LC 4呈對應的記憶單元電晶體的汲極電壓VD (位元線 電壓V B L )的變化曲線V D 1〜V I) 4以及自何時開始 在該記憶單元電晶體之控制閘施加驅動脈衝WDP (供給 控制閘電壓VCG或是字元線電壓Vwd p的脈衡)才最 好的說明圖。 在圖2 7中,當第1次脈衝WDP (開始寫入點)被 供給到記憶單元镰晶體的控制閘時,若其汲極電壓(曲線 V D 1 )已經成爲高壓時,則如圖2 5或圖2 6之曲線 LC 1所示,由於記憶單元電晶體之嗅1俥V t h的變化 率(Δν t h/脈衝)會變大,因此被儲存在該記憶單元 m晶髖之「臨限値v t h高的多値資料的變動」也會變大 〇 另一方面,當第1次脈衝W D P (開始寫入點)被供 給到記憶單元電晶體的控制閘時,若其汲極電壓(例如$ 線V D 3 )仍爲低壓時,則如圖2 6之直線L C 3所示, 由於雙酵値V t h的變化率(△ V t h /脈衝〉在寬廣的 範圍內可以設定在比較小的値(幾乎--定),因此,& _ 存在該記憶單元電晶懺「鹽嗯値V t h高之多値資料的變 動」會變小。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐)_ ~~~~~~~~— /' - 62 - (請先閱請背面之注意事項辱填寫木頁) ,?τ Λ ! v A 7 B7 五、發明説明(6〇 ) 又,由於臨限値V t h的變化率(AV t h/脈衝) 在宽廣範園內會成爲比較小的値,因此「臨限値低的多値 資料的變動」也可以抑制成較低。 由「在宽廣範圍內*將臨限値V t h的變化率( △ V t h /脈衝)設定成比較小的一定値」的目的來看, 圖2 6之V t h變化曲線最好是直線(L 3 )。若其變化 率小,則並不一定要是直線(L C 3 ),相對地即使是變 化相對和緩的曲線,也能夠實施本發明。 亦即,即使是採用臨限値V 1 h之變化和緩的曲線( 圖26之LC2或是LC4),在資際上,也可以將變動 足夠小的多値資料(3種以上的臨限値)儲存在單一的記 憶單元電晶體內。圖2 6之向下方膨脹之曲線LC2 ,則 可以對應於圖2 7之向上方脹之曲線V D 2而獲得,而圖 2 6之向上方膨脹的曲線L C 4 ,則可以對應於圖2 7之 向下方膨脹的曲線VD 4或是VD 5而獲得。 經濟部中央標準局員工消費合作社印製 ^ , 丁 I inf nn AIIV KHA m —mMMmw mav ft·—·— I nn (請先鬩讀背面之注意事項再填窩本頁) 因此,爲了要得到圈2 6的直線L C 3 ’記憶單元電 晶體的汲極電位V D (位元線電位V B L )的變化情形究 竟要如何才是最好?其答案則表示在圖2 8 ^ 亦即,若使記憶單元電晶髏的浮動閘爾位V F G與其 控制閘電位VCG的電位差Vd i f 1〜Vd i f 3幾乎 成爲一定的値(V d i f 1 = V d i ί 2 = V d i f 3 ) ,則了解實質上能夠得到圖2 6的曲線1 c 3 °若調査能 夠滿足該條件(V d i f 1 = V d i ί 2 二 V d i f 3 ) 之記憶單元電晶體的汲極電位V D 3的變化情形時’則其 本紙張疋度適用中國國家標準(CNS ) A4規格ί 210X 297公f > 63 B? 經濟部中央標隼局其工消費合作社印聚 五、 發明説明 (61 ) 1 形 式 爲 1 1 1 V D = k ( 1 一 e X P ( a t ) ) .. ( 1 ) 1 1 請 1 I 1 閱 | k , a 爲 比 例 係 數 9 t 爲 與 脈 衡 W D P 的 S丄 日卞 數 値 呈 讀 背 I 面 I 比 例 的 時 間 ο 比 例 係 數 k a 可 以 製 作 數 個 樣 本 , 而 依 實 之 注 1 | 意 I 驗 而 決 定 0 事 項 1 I 當 依 據 式 ( 1 ) 之 函 數 形 式 使 記 慷 單 7C 電 晶 體 的 汲 極 再 填 Λ I 電 壓 V D 上 昇 而 該 上 昇 過 程 中 將 字 元 線 驅 動 脈 衝 頁 1 W D P 供 給 到 控 制 m 時 f 則 根 據 圖 2 6 之 曲 線 L C 2 1 I L C 4 之 和 緩 的 變 化 率 ( 亦 即 在 變 動 少 的 品 質 管 理 下 ) 可 1 I 以 得 到 對 應 於 脈 衝 W D P 之 正 甯 壓 振 幅 的 値 ( + V W d P 1 訂 I — 3 V > 2 V 9 1 V ) 的 臨 限 値 ( V γ h 3 V t h 2 , 1 V t h 1 ) 〇 1 圖 3 0 係 表 可 以 得 到 具 有 run 酬 ( 1 \ ) 之 函 數 形 式 之 記 iVT·. 憶 1 1 單 元 晶 體 之 汲 極 電 壓 V D ( 位 元 線 電 壓 V B L 圍 我 2 8 的 V D 3 ) 的 具 體 的 路 例 子 0 1 | 在 該 電 路 的 例 子 中 ? 在 構 造 與 圖 2 0 相 同 之 充 電 泵 1 I 2 0 1 的 输 出 側 設 有 1 P F 左 右 的 電 容 器 C 0 9 m 由 充 電 1 泵 2 0 1 的 輸 出 對 此 電 容 器 C 0 進 行 0 ( 該 镭 容 器 1 1 C 0 實 際 上 是 利 用 哥 生 在 位 元 線 的 窗 容 ) 0 At/. 電 晶 體 1 1 T b 1 因 爲 施 加 高 位 準 的 閘 極 1S 號 B L K 而 成 爲 0 N 狀 態 1 I 時 > 則 霄 容 器 C 0 的 充 壓 兪 爾 經 由 電 晶 體 T b 1 被 供 給 1 1 到 位 元 線 B L 1 0 此 時 位 元 線 B L 1 的 電 位 V B L 9 則 1 1 1 本紙張尺度適用中國國家棣準(CNS ) A4规格(210x297公釐) -64 - 經濟部中央榡隼局員工消費合作社印製 3丄G431 A7 __ B?五、發明説明(62 ) 是根據一沿著與位元線BL 1的等效電容(相當於圈3的 C0)與充電泵2 0 1的輸出阻抗的積呈對應之指數函數 形式的曲線而上昇。該上昇斜度(dVD/d t )的大小 ’則可以藉由改變電容器C 1及/或C 2的値而獲得調整 〇 此外,電容器C 1以及C 2實際上可以藉由位在 mo s電晶體之閘極與汲極,汲極之間的m容而構成。該 電容値則藉由調整該MOS電晶體的閘極面稹,閘極與通 道之間之絕緣層的厚度而適當地改變。 圖3 1係表可以得到具有式(1 )之函數形式之記憶 單元電晶雅之汲極電壓VD (=位元線電壓VBL=圖 2 8的VD 3 )的其他的電路例子。 亦即,該電路例的開關電容器2 0 1 ,則是在具有一 定之定電壓Eo的電路與電容器Tb1之間設有電晶體 T s 1以及T s 2的串聯電路。此外,電晶體T s 1以及 T s 2的連接節點則經由電容器C 1 0被接地,而電晶體 Ts 1和Ts 2的連接節點則經由電容器C 1 〇被接地, 而電晶體Ts1以及Tb1的連接節點則經由電容器C0 (位元線寄生電容)而被接地。爾晶體Ts 1以及Ts 1 的各閘極則接受彼此相位相反的時脈4以及$ *,藉由該 些時脈而交互地被控制其0 N,〇 f f狀態。 電容器CO則根據開關電容器2 0 1的輸出而被充電 。當電晶體Tb 1因爲施加高位準的閘信號BLK而成爲 ON狀態時,則電容器C0的充電電壓會經由電晶體 (請先閱讀背面之注意事項44寫本S ) Λ -='s 竣! 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X297公缓) ^ 65 ~ B7 經濟部中央標準局Μ工消費合作社印裝 五、 發明説明 (63 ) 1 1 Τ b 1 被 供 給 到 位 元 線 B L 1 〇 此 時 , 位 元 線 Β L 1 的 電 瞧 1 路 V B L > 則 會 根 據 沿 與 位 元 線 B L 1 之 m 效 電 容 ( 相 1 1 當 於 圖 3 之 C 0 ) 與 開 關 電 晶 體 2 0 1 之 輸 出 阻 ί几 的 積 呈 1 I 請 1 I 對 應 的 指 數 函 數 形 式 而 上 昇 0 該 上 昇 的 斜 度 ( d V D / 先 閱 1 I d t ) 的 大 小 則 根 據 改 變 電 容 器 C 1 0 的 値 而 獲 得 調 整 〇 讀 背 1¾ 1 1 此 外 $ 電 容 器 C 1 0 實 vifi 際 上 是 由 位 在 Μ 0 S 電 晶 體 之 :意 1 1 I 閘 極 與 源 極 , 汲 極 之 間 的 電 容 所 構 成 〇 事 項 η 填 1 1 圖 3 2 係 表 用 於 獲 得 具 有 式 ( 1 \ J 之 函 數 形 式 之 記 憶 A 未 I 單 元 電 晶 體 的 汲 極 電 壓 V D ( = 位 元 線 電 壓 V B L = 圓 3 '•W- 1 的 V D 3 ) 之 其 他 的 路 例 子 ◊ 此 爲 圖 3 1 之 電 路 例 子 的 1 變 形 例 0 1 I 亦 即 > 該 電 路 例 子 的 開 關 Μ m* 容 器 2 0 1 在 具 有 1 定 1 訂 I 之 定 電 壓 E Ο 的 電 路 與 電 晶 體 τ b 1 之 間 設 有 電 晶 體 1 1 T S S 1 9 T S S 2 以 及 T S S 3 的 串 聯 電 路 〇 此 外 電 1 1 晶 體 T S S 3 以 及 T S S 2 的 連 接 節 點 則 經 由 電 容 器 1 1 C 1 0 被 接 地 9 而 電 晶 體 T S s 2 以 及 T S S 1 的 連 接 節 竣 點 則 經 由 電 容 器 C 2 0 被 接 地 , 又 9 电 晶 體 Τ S S 1 以 及 1 T b 1 的 連 接 節 點 則 經 由 電 容 器 C 0 ( 位 元 線 寄 生 電 容 ) 1 I 而 被 接 地 0 '1 此 外 9 m 容 器 C 1 0 以 及 c 2 0 實 際 上 是 由 位 在 1 1 Μ 〇 S 電 晶 體 的 閛 極 與 源 極 ) 汲 極 之 間 的 電 容 所 構 成 0 1 1 電 晶 體 T S S 1 以 及 T S s 8 的 閘 極 則 接 受 時 脈 Φ 1 I 而 電 晶 體 T S S 2 的 閘 極 則 接 受 相 位 與 時 脈 Φ 相 反 的 時 脈 : j 1 I Φ * 0 該 些 電 晶 體 則 根 據 時 脈 φ 以 及 Φ 而 交 互 地 被 控 制 1 1 1 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) -66 一 3104S1 Μ B? _—____ 五、發明説明(64 ) 其ON或OFF狀態。 電容器CO則根據開關電晶體2 〇 1的输出而被充電 。當馕晶懺T b 1藉由施加高位準的閛極信號B L K而成 爲ON狀態時,則電容器C 0的充電電應會經由罨晶體 Tb 1被供給到位元線BL 1。此時,位元線81 1的霉 位VB L會根據一沿著與位元線B L 1之等效電容(相當 於圖3的Co )與開關電容器2 () 1之輸出阻抗的稹呈對 應的指數函數形式而上昇。該上昇的斜率(dVD/d t )的大小,則可藉由改變電容器(' 1 ϋ及/或C 2 0的値 而獏得調整。 圖3 3係表在將具有一定之正罨壓峰値的字元線驅動 脈衝輸出WDPOUT施加在特定的字元線時’藉著監視 特定之位元線的電位而自動地決定出脈衝WD P之結束施 加時間的電路例子(1 3 2 . 1 4 0 ,T s w )。圖3 3 之實施形態乃適當地修正圆1 9之實施形態,兩者之實施 形態,在功能上共通的部分則附加共通的參考符號。 假設多値賫料W D具有多種之存在賫料狀態(例如 1 V,2 V,3 V )與1種的不存在資料狀態,(圓7的 資料消去狀態,例如0 V )。當將該多値資料W D之存在 資料的內容(1 V,2 V,3 V )寫入到特定的記慷單元 電晶體(例如Μ 1 1 )時,則必須對應於寫入資料w D的 內容(IV,2V,3 V),將記憶單元電晶體(Mil )的臨限値V t h設定在特定的値(例如2 . 3 V, -·-........ ..k 3 · 0 V,3 . 7 V ),)
本紙張尺度適用中國國家標準(CNS ) Λ4规格(210X 297公嫠L ---------οι — I-一II11------戍- (請先閱讀背面之注意-"項再填寫本頁) 經濟部中央標隼局員工消費合作社印製 67 經濟部中央樣準局員工消费合作社印繁
AT B7 五、發明説明(65 ) 以下則以寫入賫料WD= 2 V的情形爲例來說明上述 臨限値V t h的設定動作(亦即,寫入動作)。 當將多種之多値寳料中的其中一者寫入到特定的記憶 單元時,則由微電腦(c PU )等所構成之寫入賫料產生 部1 3 0 ,會將與所想要寫入之多値資料呈對應的多値資 料WD (例如WD = 2 V〉供給到字元線顆動脈衝產生電 路2。於是,字元線驅動脈衝產生電路2會輸出正側振 幅之電位爲+ 2 V的字元線驅動脈衝輸出WD P OUT。 (該電路2的內部構成可爲圖1所示者)該脈衝輸出 WDPOUT,則根據來自後述之比較器1 4 〇的輸出 V s w,經由成爲on狀態之字元線驅動脈衡傳達閘電晶 體T s w而被供給到選擇特定之字元線WL的解碼器 1 5 0 〇 例如,當將多値賫料W D (二2 V )寫入到記憶單元 電晶體Ml 1時,則根據來自外部的位址輸入(未圖示) ,解碼器1 5 0會選擇字元線W1 。 其次,高位準的B L K則被供給到電晶體T b 1的閘 極。於是,根據來自微小電流源2 0 1 (圖3 〇〜圃3 2 的構成)之微小電流I s 1的爾流供給,位元線b L }的 電壓會開始上昇(參照圖2 7的曲線VD3)。當該位元 線電位到達一定的値(比較器1 4 0的輸λ轉値,圓 2 7的開始寫入點)時,則比較器1 4 0會將高位準的輸 出V s w供給到電晶體丁 s w的閘極°於是,爾晶體 Tsw成爲ON狀態。 本紙浪尺度適用中國國家標準(CMS ) A4規格(2丨〇乂297公釐)/ ' -68
(請先閱讀背面之注意事項4填寫本I 、va [k, 310431 A7 B7 五、發明説明(66 )
來自字元線驅動脈衝產生電路2的輸出WD P OUT (正側電位+2V),當字元線驅動脈衝傳達鬧電晶體 T s w成爲ON狀態時,則會經由解碼器I 5 0被俥送到 特定的字元線WL(在此爲W1)。 當自該字元線W 1例如接受到5次+ 2 V峰値的脈衝 輸出WDPOUT時,則記憶單元電晶嫌Ml 1的_限値 V t h會到達相當於寫入資料W Γ)二2 V的値(V t h 2 )。此時,位元線電位VBL隨著經過相當於5次脈衝輸 出W D P 0 U T的時間,會上昇到某個電位爲止。 當該位元線V B L的電位上昇(比較器1 4 0的V D 輸入)超過相當於寫入資料W I) = 2 V的比較位準 經濟部中央標隼局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁j V c 〇 m p時,則比較器1 4 (J會將低位準的輸出v 8 w 供給到字元線T s w的閘極。於是,電晶髓T s w會成爲 〇 f f狀態。因此WDPOUT不會被供給到電晶雔 Ml 1的控制閘,此時,電晶體Ml 1的臨限値即停止變 化。如此,電晶髅Ml 1的臨限値V t h 2會被固定在與 WD=2V對應的値(在圖29的例中爲—3 . 〇v左右 )0 此外,相當於寫入資料W D =: 2 V的比較位準 V c 〇 m p,則是根據來自寫入賫料產生部1 3 〇之寫入 資料WD的內容(2V)而在電壓調整部1, 3 2中被製作 出。該電壓調整部1 3 2會相對於寫入資料W D = 1 v產 生一較WD = 2 V的情形爲高的比較位準V c 〇ΙΏρ ,而 相對於寫入資料WD= 3 V產生-一較W D二2 V的情形爲 本紙張尺庋適用中國國家搮準( CNS ) A4規格(210X297/^11^ 一 ' ^ - 69 - A 7 ___B7 五、發明説明(67 ) 低的比較位準V c omp。而要將對應於各寫入資料( W D = 1 ,2 ,3 V )的各比較位準設定在什麽値,則是 根據製作多個圖3 3之構成的樣本經實驗而決定出。 圓3 3之構成的讀取動作則如下。 首先,將電壓位準爲+2 . 9V,+3 . 4V, + 4 . IV的讀取信猇供給到字元線wi。電晶體Ml 1 ,若在+2 · 7 V的字元線電壓位準下成爲on狀態時, 則電晶體Μ 1 1的儲存賫料是一對應於寫入資料w D = IV的多値資料。而電晶體Ml],當在+2.7ν下不 成爲ON狀態,而在+3 . 4 V的字元線電壓位準下才成 爲ON狀態時,則電晶體Ml 1的儲存資料是一對應於寫 入資料W D = 2 V的多値資料。而電晶體μ 1 1 ,當在 +3. 4V下不成爲ON狀態,而在4 ·IV之字元線電 壓位準下才成爲ON狀態時,則電晶體Μ 1 1之儲存資料 是一對應於寫入資料W I) = 3 V的多値資料。此外當電晶 體“11在+2.7''/,+ 3*4\?,+4.1\^下均不 成爲0 Ν狀態時,則儲存資料成爲、〇 〃 。 經濟部中央標隼局員工消費合作社印裝 (請先閱讀背面之注意事項年填寫本頁 --一11 Μ! 在此,由於寫入資料WD係假設爲2 V的情形,因此 ,當將電壓位準+3 . 4V的讀取信號供給到字元線wi 時,則電晶體Ml 1成爲ON狀態。在讀取時,若藉著將 閘極信號S設成高位準,而使爾;晶體T b 1成爲Ο N狀態 時,則電晶體Μ 1 1的〇 N狀態可以由感測放大器s A i 所檢測出。亦即,被儲存在電晶髗Μ 1 1之多値资料的其 中一者(W D = 2 V的資料)則可由感測放大器S A 1 $ 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297.公釐) 70 經濟部中央標準局員工消費合作杜印製 A 7 B7 五、發明説明(es ) 讀取。 以下雖然是就寫入資料W D爲2 V的情形來說明寫入 /讀取動作,但是在寫入賨料WD爲1 V或是3 V的情形 下的寫入/讀取動作皆相同。 此外,在圖3 3的實施形態中,對多個記憶單元的一 次消去動作(將各記憶單元電晶體的嚷腿値提高到一定値 )則是依下而進行。亦即,在組入有圖3 3之快閃記憶體 的I C晶片的基板(未圓示)與芋元線(Wm)之間施力口 字元線側會成爲高電位的一定的電壓,而使通道爾流流經 各記憶單元電晶體(Μ n m )的浮動閘(F G ),藉此使 電子稹蓄在該浮動閘,因此,各記億單元電晶髏的蟫限値 會上昇而成爲消去狀態。 又,在圖3 3的實施形態中,對被寫入到多個記億單 元的多値賫料(多個座R.値)的讀取動作則依下而進行。 亦即,將對應於一定之蟫©値的電壓施加在字元綠(w m )’而根搛電流是否自位兀線.(B L. η )流到接地電路( G N D )來判斷被寫入之多値資料的內容(:多個_限値內 的1個)。 此時,各記憶單兀電晶11 (Mn m )的汲極電壓VD ’由於設成寫入時V D >讀取時V D,因此,各記憶單元 電晶體(Mn m)的臨限値V t h在寫入時與讅取時會宵 有不同,而成爲寫入時V t h <讀取時v丨h。因此,在 讀取時,施加在字元線(W m )的電壓乃是考慮「臨辑値 V t h在寫入時與讀取時會稍有不同」的情形而被設定 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公— 71 - ---------f :I-,——.——IT------滅- (請先閱讀背面之注意事項年填艿本頁) ΟΪ04Β1 A1 經濟部中央標隼局K工消費合作社印聚 五、 發明説明 (69 1 1 此 外 9 在 圖 2 5 圖 2 9 的 說 明 中 , 乃 有 記 Μ 單 元 電 1 1 晶 體 係 由 N 通 道 型 Μ 0 S 奮 晶 體 所 構 成 的 情 形 0 纖 記 憶 單 1 1 元 電 晶 體 係 由 P 通 道 型 所 構 成 時 則 位 關 係 的 符 號 ( + 1 I — ) 乃 呈 運 轉 Γ W 0 又 Α1/ 画 在 N 通 道 型 的 情 況 下 9 其 中 Γ 的 m 請 閱 1 I 位 爲 高 的 情 形 J 之 敘 述 部 分 ♦ 若 在 P Μ 道 的 情 形 下 ♦ 則 必 請 背 Λ 1 1 I 須 费 改 成 厂 的 谫 PWi 位 爲 低 的 情 形 J 0 至 於 •共 他 當 改 變 在 之 注 意 1 1 各 實 施 形 態 中 所 表 示 之 半 導 體 元 件 的 導 爾 * *|ι° J ay 式 ( N 型 / P 項 1 | 型 ) 時 9 則 對 gtc 應 於 此 說 明 中 -^7 電 位 關 係 會 隨 之 改 ?β 0 再 填 寫 ,人 如 此 所 述 9 根 據 本 發 明 之 不 揮 發 性 半 導 體 記 憶 裝 置 > 頁 1 在 auc r. 對 位 元 線 ( 副 位 元 線 / 進 行 位 元 線 預 充 電 後 藉 由 在 址 1 I 被 指 定 之 1 個 以 上 之 記 憶 單 元 電 晶 體 的 浮 動 閘 施 加 在 正 負 丨 I 方 向 振 動 的 脈 衝 , 可 以 使 多 個 記 憶 單 元 電 晶 體 之 不 同 的 浮 1 訂 1 動 閘 電 壓 收 斂 到 定 的 位 0 因 此 可 以 根 據 極 簡 ata 單 的 操 1 1 作 對 多 個 不 揮 發 性 記 憶 單 元 正 確 地 進 行 寫 入 以 XI .及 消 去 動 1 1 作 0 此 時 9 在 施 加 正 負 振 AL. 動 之 脈 衝 的 初 期 藉 由 控 制 位 元 1 1 線 電 位 以 使位 元 線 電 位 慢 慢 地 上 昇 ί 能 夠 正 確 地 ( 變 動 小 it ) 將 資 料 寫 入 到 記 憶 單 元 電 晶 镰 1 設 定 特 定 的 臨 m 値 i I V t h ) 〇 又 在 將 資 料 入 到 特 定 入一 β 記 憶 甲' 元 电 晶 髏 的 1 1 期 間 J 即 使 在 位 元 線 流 有 漏 电 流 則 藉 由 微 小 電 流 供 給 手 1 I 段 ( 2 0 1 ) 將 能 夠 補 償 漏 電 流 之 微 小 電 流 源 供 給 到 位 元 1 1 線 9 可 以 抑 制 位 元 線 之 m 位 變 動 的 情 形 0 1 1 1 圖 面 之 簡 單 說 明 1 1 1 圖 1 係 本 發 明 之 — 資 施 形 態 之 不 揮 發 性 半 導 體 記 憶 裝 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公f ), '々 72 - A 7 B7 經濟部中央標準局員工消費合作杜印製 五、 發明説明 (70 ) 1 1 置 之 梅 成 的 說 明 圓 〇 1 1 圆 2 A 以 及 圖 2 B 係 在 園 1 之 裝 置 中 所 使 用 之 字 元 線 1 1 驅 動 脈 衝 產 生 η 路 ( 位 準 移 位 器 ) 之 電 路 動 作 的 說 明 圖 0 ^-v 1 I 圚 3 A 以 及 圖 3 B 係 圖 1 之 裝 置 之 位 元 線 選 擇 電 晶 體 請 先 閱 1 I 以 及 記 憶 單 元 電 晶 體 之 爾 路 動 作 的 說 明 ΠΒΓΙ 圃 0 背 ιέ 1 1 | 圖 4 係 本 發 明 之 第 2 實 施 形 態 之 不 揮 發 性 半 導 體 記 m 之 注 1 | 意 1 裝 置 之 構 成 的 說 明 圖 0 事 項 1 I 圖 5 A 至 圖 5 F 係 2 個 在 圚 4 之 裝 置 中 所 使 用 之 字 元 再 填 寫 Λ 本 線 驅 勤 脈 衝 產 生 電 路 ( 位 準 移 位 器 ) 之 镰 路 動 作 的 例 子 的 η --- 1 說 明 圖 0 1 i 圚 6 A 至 圖 6 C 係 在 根 據 m 5 之 波 形 使 圖 4 之 字 元 線 1 1 I 驅 動 脈 衝 產 生 路 ( 位 準 移 位 器 ) 來 動 作 時 , 構 成 圖 4 之 1 訂 不 揮 發 性 半 導 锻 記 憶 徙 置 之 記 懦 單 元 之 動 作 的 說 明 圖 0 1 1 圖 7 A 至 圖 7 C 係 —. 般 的 E E P R 0 Μ 單 元 稱 造 奥 該 1 1 些 單 元 之 臨 限 値 分 佈 情 形 的 既 明 〇 1 j 圖 8 係 本 發 明 之 第 3 資 施 形 態 之 不 揮 發 性 半 導 體 記 憶 裝 an B 之 構 成 的 說 明 圖 0 1 1 1 圓 9 係 本 發 明 之 第 4 資 施 形 態 之 不 Atrr 揮 發 性 半 導 體 記 憶 1 1 裝 置 之 構 成 的 說 明 圆 0 1 1 圓 1 0 A 至 圖 1 0 C 係 本 發 明 之 第 5 實 施 形 態 之 不 揮 1 1 發 性 半 導 體 記 憶 裝 置 的 m 明 圖 C. 1 I 圓 1 1 係 表 圖 1 0 之 實 施 形 態 之 S R A Μ 位 元 之 具 體 1 1 I 例 的 電 路 圖 〇 1 1 I 圖 1 2 係 表 圖 1 0 /<L 貫 施 形 態 之 S R A Μ 位 元 之 其 他 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X29?公羡) 經濟部中史標率局貞工消费合作社印装 310431 A7 B7 五、發明説明(71 ) 具體例的m路圓。 圖13係表本發明之第5實施形態之不揮發性半導體 記憶裝置之構成的說明圖。 圖14係表圆13之實施形態之SRAM位元之具髏 例的電路圖。 圖15係表圖13之實施形態之SRAM位元霉路之 其他具髓例的電路圖。 _16係表用於說明圓}4之SRAM位元電路之電 路動作的時序圚。 圖17係表用於說明圖15之SRAM位元電路之電 路動作的時序圖。 圆1 8係圖1 4或是圖1 5的變形例,係一在主位元 線側設置S R A Μ位元電路的電路圖。 圖19係用於說明本發明之第6實施形態之不揮發性 半導體記憶裝置之構成的電路圖。 圖2 0係表圖1 9之實施形態之微小竜流源之具體例 的電路圖。 圖2 1係表圖1 9之實施形態之微小電流源之其他具 體例的電路圖。 圖2 2係用於說明圓1 9之實施形態之® $顧3作('消 去)的時序圖。 圖2 3係用於說明圖1 9之實施形態之m % 乍($ 入)的時序圚。 圖2 4係用於說明圈1 9之實施形態之葡路動作(讀 本紙張尺度適用中國國家棣率(CNS ) A4規格(2丨OX297公釐) (請先閱讀背面之注意事項辱填寫本頁) 、-· 74
SiC4ai A7 B? 經濟部中央標準局員工消費合作社印製 五、 發明説明 (72 ) 1 1 取 ) 的 時 序 圖 0 1 1 圈 2 5 係 表 在 將 資 料 入 到 rggri 圖 1 9 之 記 慷 單 元 獨t 晶 體 1 1 Μ 1 1 時 ( 變 更 晶 髏 Μ 1 1 之 臨 限 値 V t h ) > 以 定 性 1 1 的 方 式 來 說 明 電 晶 體 Μ 1 1 之 臨 限 値 相 對 於 在 與 電 晶 體 請 先 閱 1 | Μ 1 1 之 閘 極 相 連 接 之 字 元 線 W I 上 所 施 加 之 驅 動 脈 衝 讀 背 1 | W D P 的 脈 衝 次 數 ( 對 應 於 施 加 脈 衝 時 間 ) 是 如 何 地 變 化 之 注 意 I 1 I ( 曲 線 L C 1 ) 的 說 明 圖 〇 事 項 1 | 圖 2 6 係 以 定 性 的 方 式 來 說 明 在 改 變 圖 2 5 之 臨 限 値 再 填 寫 Λ% 本 1 變 化 曲 線 L C 1 的 形 狀 時 m 値 V t h 的 變 化 率 是 如 何 1 地 變 化 ( 曲 線 L C 2 L C 4 ) 的 說 明 圖 〇 1 1 圆 2 7 係 除 了 以 定 性 的 方 式 來 說 明 分 別 與 圖 2 6 之 寧 1 I m. 値 變 化 曲 線 L C 1 L C 4 呈 對 應 之 記 憶 單 元 電 晶 體 的 1 訂 I 汲 極 6¾ 壓 ( 位 元 線 電 位 V B L ) 是 如 何 地 變 化 ( 曲 線 I i V D 1 V D 4 ) 外 也 說 明 最 好 是 從 何 時 開 始 對 駭 記 憶 1 1 單 元 電 晶 髄 之 控 制 閘 施 加 驅 動 脈 衝 ( 供 給 控 制 閘 電 壓 1 1 V C G 或 是 字 元 線 電 壓 V W d P 的 脈 衝 ) 的 說 明 _ 0 m 2 8 係 表 以 定 性 的 方 式 來 說 明 對 應 於 圖 2 6 之 直 線 1 I L C 3 之 ΠΤ! 2 7 的 汲 極 爾 壓 曲 線 V D 3 與 被 施 加 該 汲 極 爾< 1 壓 V D 3 的 記 憶 單 元 電 晶 體 ( 例 如 Μ 1 1 ) 之 浮 動 閘 電 壓 1 1 V F G 的 關 係 的 說 明 圚 〇 1 1 圆 2 9 係 表 當 將 字 元 線 猶 動 脈 衝 W D P 之 正 電 壓 峰 値 1 1 + V W d P ( 記 憶 單 元 電 晶 體 之 控 制 閘 顧 V C G 的 正 電 1 1 壓 側 振 幅 ) Μ m 作 W 數 時 用 於 說 明 字 元 線 驅 動 脈 衝 W D P 1 1 1 之 外 加 脈 衝 次 數 與 被 施 加 該 脈 衝 之 記 憶 單 元 晶 渡 之 臨 限 1 1 1 本紙張尺度適用中國國家標準(CNS > A4規格(210X297公嫠)
A 310431 __ ΒΊ 五、發明説明(73 ) 値(V t h 1〜V t h 3 )之關係的說明圈。 圖3 0係對連接有多數記憶單元電晶體之汲極的位元 線供給如圖2 8所示之汲極爾壓曲線v D 3的位元線充電 電路(微小電流源2 0 1 )的一例的電路圖。 圖31係表對連接有多數記憶單元電晶髗之汲極的位 元線供給如圓2 8所示之汲極電壓曲線v D 3的位元線充 電電路(微小電流源2 0 1 )之另外的例子的電路圖。 圖3 2係表對連接有多數記憶單元電晶體之汲極的位 元線供給如圚2 8所示之汲極電壓曲線V D 3的位元線充 電電路(微小電流源2 0 1 )之又一例子的電路圖。 圖3 3係表將當將具有一定之正亀壓峰値的字元線驅 動脈衝輸出WD P OUT施加在特定的字元線時,藉著監 視特定之位元線的«壓,可以自動地決定出結束施加脈衝 W D P的時間的電路例(1 3 2 ,1 4 0 ,T s w )組入 到圖1 9之實施形態中的電路圖。 (請先閱讀背面之注意事項乔填寫本f ) __ζ 訂 經濟部中央標準局員工消費合作社印裝 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公嫠) 76
Claims (1)
- 8a 5. 第85108558號專利申請案 中文申_專刹範蘭修正本 民阈86年5月修正 D8 六、申諸專利範園 1 種不揮發性半導饈記憶裝置,其特擞爲在於: 具有多個字元線以及多個位元線,且在各字元線與各 位元線之交點位置配設記憶單元之記憶單元陣列: 具有被連接到上述位元線(BL1)之源極或是汲極 ,用於傭存不揮發性賫料之浮動閘,用於控制在該浮動闡 所儲存之資料的寫入,消去或是讀取,而被連接到上述字 元線(W 1 )的控制閘,而構成上述記憶單元記憶單元電 晶髏(Μ 1 1 ): 將第一電位以及與胲第1電位不同之第2電位交互地 反覆之驅動僧號(WDPOUT)供給到上述記憶單元電 晶體之控制閘的驅動倌號手段(2):及 當在上述記億單元電晶髏之控制閘被供給上述驅動信 號(WDPOUT)的期間,控制位元線(BL 1 )之電 »· 位以使上述位元線(BL 1 )之電位(VD/VBL)依 據一定的比例而變化(圖2 8之VD 3〉的位元線電位控 制手段(2 0 1 )。 . .2 . —種不揮發性半導體記镰裝置,其特徵爲在於: 經濟部中央梂準局貝工消f合作社印装 (請先閱讀背面之注f項再填寫本頁) 具有多個字元線以及多個位元線,且在各字元線與各 位元線之交點位置配設記憶單元之記憶單元陣列; 具有被連接到上述位元線< B L 1 )之源極或是汲極 ,用於儲存不揮發性資料之浮動閘,用於控制在該浮動閘 所儲存之資料的寫入,消去或是讀取,而被連接到上述字 元線(W1 )的控制閘,而構成上述記億單元記憶單元電 晶《 ( Μ 1 1 ); 本紙張尺度適用中國國家揲準(CNS > A4規格(:ΠΟΧ297公釐) A8 B8 C8 _ D8 六、申請專利範園 將第一電位以及與賅第1電位不同之第2電位交互地 反覆之囅動信號(WDPOUT〉供給到上述記憶單元電 晶體之控制閘的驅動信號手段(2);及 當在上述記憶單元電晶髗之控制閘被供給上述謳動信 號(WDPOUT)之期間,可以對位元線(BL 1 )供 給微小蕙流(1 s 1 )以使上述位元線(BL 1 )之霉位 VD/VB L )依據一定的比例而變化的微小電流供給手 段(2 0 1 ) 〇 3 種不揮發性半導《記憶裝置,其特撤爲在於: 具有多.個字元線以及多個位元線,且在各字元線與各 位元線之交點位置配設記憶單元之記憶單元陣列: 具有被連接到上述位元線(B L i )之源極或是汲極 ,用於儲存不揮發性資料之浮動閣,用於控制在該浮動閘 »· 所儲存之賫料的寫入,消去或是讀取,而被連接到上述字 元線(W1〉的控制閘,而構成上述記憶單元記憶單元電 晶體(Μ 1 1 ): 經濟部中央梂準局月工消費合作社印製 m HI in· ^^1 1^1 ^^1 HI《 In kin .ϋν ·ϋ *#^ (請先閱讀背面之注^h項再填寫本頁) 將第一電位以及與該第1電位不同之第2電位交互地 反覆之驅動信號(WDPOUT)供給到上述記慷單元電 晶髏之控制閘的驅動信猇手段(2):及 當在上述記憶單元鼇晶體之控制閛反覆地被供給上述 驅動信號(WDPOUT)之期間,控制位元線(BL 1 )之電位以使上述位元線(BL1)之電位(VD/ VB L )與上述記憶單元電晶髏之上述浮動閛之電位( VFG)的電位差(圓28之Vd i f 1〜Vd丨f 3) 本紙張尺度適用中國國家揉準(CNS ) Λ4洗格(21 OX297公£1 " 3IG431 AS B8 C8 D8 、申請專利範圍 相對於上述軀動倌號(WDPOUT)的反覆次數幾乎成 爲一致的位元線電位控制手段(2 0 1 )。 (請先閲讀背面之注^^項再填寫本頁) 4 · 一種不揮發性半導《記慷裝置,其特徽爲在於: 具有多個字元線以及多個位元線,且在各字元線與各 位元線之交點位置配設記憶單元之記憶單元陣列: 具有被連接到上述位元線(B L 1 )之源極或是汲極 ’用於髄存不揮發性資料之浮動閛,用於控制在該浮動鬧 所備存之賫料的寫入,消去或是讀取,而被連接到上述字 元線(wi )的控制閛,而_成上述記憶單元記憶單元鬣 晶髓(Μ 1 ...1 ); 將第1電位以及與該第1電位不同之第2電位交互地 反覆之驅動信號(WDPOUT)供給到上述記憶單元電 晶髄之控制閛的驅動信號手段(2);及 • · 經濟部中央標隼局負工消费合作社印製 當在上述記億單元電晶體之控制閘反覆地被供給上述 驅動信號(WDPOUT)之期間,控制位元線(B L 1 )之電位以使上述位元線(BL 1 )之電位(VD/ VB.L)相對於上述鼷動信號(WDPOUT)之反覆經 過時間(圖2 8之t )依據大致沿著指數函數形式之曲線 而上昇的位元線電位控制手段(2 (3 1 )。 5 . —種不揮發性半導髏記憶裝置,其特徵爲在於: 具有多個字元線以及多個位元線,且在各字元線與各 位元線之交點位置配設記憶單元之記憶單元陣列; 具有被連接到上述位元線(B L 1 )之源極或是汲極 ,對應於特定之臨限値(圓2 9之V t h 1〜V t h 3 ) 本紙張尺度適用中國國家標準(CNS ) Λ4規格(2丨OX2S>7公釐) 經濟部中央標準局工消费合作杜印製 A8 B8 C8 D8 六、申請專利範圍 ,而用於備存不揮發性資料之浮動閘,用於控制在該浮動 閘所傭存之資料的寫入,消去或是黷取,而被連接到上述 字元線(W 1 )的控制閛,而構成上述記憶單元記憶單元 電晶體(Μ 1 1 ); 將第一電位以及與該第1電位不同之第2電位交互地 反覆之颺動信號(WD POUT)供給到上述記慷單元電 晶體之控制閘的驅動侰號手段(2);及 當在上述記憶單元氰晶體之控制閘反覆地被供給上述 驅動信號(WDPOUT)的期間,控制位元線(BL1 )之m位以使上述臨限値(圖2 6之V t h )相對於該顆 動信號(WDPOUT)的反覆次數(圇2 6之WDP的 脈衝數目)的變化率能夠相對於上述驅動信號( WDPOUT)的反覆經過時間(圖2 6之脈衝數目)幾 乎成爲一定的位元線電位控制手段(2 0 1 )。 6 ·—種不揮發性半導體記憶裝置,其特徵在於: 具有多個字元線以及多個位元線,且在各字元線與各 位元.線之交點位置配設有記憶單元之記憶單元陣列; 具有被連接到上述位元線(B L 1 )的源極或是汲極 ,用於儲存不揮發性資料之浮動閘,用於控制在該浮動閘 所儲存之資料的寫入,消去或是黷取,而被連接到上述字 元線(W 1 )的控制閘,而構成上述記億單元之記憶單元 電晶體(Μ 1 1 ); 將多個第1電位(圖2 9之+Vwd ρ )以及與該些 第1電位不同之第2電位(一10V)交互地反覆的驅動 本紙張尺度適用中«國家標準(CNS ) A4規格(210X297公釐) (請先W讀背面之注意事項再填寫本页) 裝. 訂 經濟部中央揉率局貝工消費合作社印製 AS B8 C8 _ D8 六、申請專利範圍 倌號(WDPOUT)供給到上述記憶單元電晶《之控制 閘的驅動信號手段(2): 將由上述颶動倌號手段(2)所產生之上述韁動信號 (WDPOUT)的第1電位(僱2 9之+ Vwd p )的 種類特定在1種(+Vwdp=l . 2或是3V)的信號 電位特定手段(130):及 當在上述記憶單元m晶髏之控制閘地被供給上述鼷動 倌號(WDPOUT)之期間,控制位元線(BL 1 )之 電位,以使上述位元線(BL 1 )之電位(VD/VBL )依據一定的比例而變化(如圖2 8之VD 3 )的位元線 電位控制手段(2 0 1 )。 7 .—種不揮發性半導雔記慷裝置,其特黴在於: 具有多個字元線以及多個位元線,且在各字元線與各 位元線之交點位置配設有記憶單元之記憶單元陣列; 具有被連接到上述位元線(B L 1 )的源極或是汲極 ,用於備存不揮發性賫料之浮動_,用於控制在該浮動閘 所備存之資料的寫入,消去或是鑛取,而被連接到上述字 元線(W1 )的控制闡,而構成上述記憶單元之記慷單元 «晶饅(Μ 1 1 ); 將多個第1電位(圖2 9之+Vwd ρ )以及與該些 第1電位不同之第2電位(一1 0V)交互地反覆的驅動 信號(WDPOUT)供給到上述記憶單元竃晶髅之控制 閘的驅動信號手段(2): 將由上述驅動信號手段(2 )所產生之上述驅動信號 本紙張尺度適用中國國家標準(〇邶)八4現格(2丨0父297公藿)-r* - ~ • 《w T ^ K n ^ϋ· —mu n m n t* -t am UBi mmmmmae in I « m ί i i In I (請先w讀背面之注意事項再填寫本頁) 經濟部中央橾準局貝工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 (WDPOUT)的第1電位(圓2 9之+Vwdp)的 種類特定在1種(+Vwdp=l . 2或是3V)的信號 氰位特定手段(130): 將由上述驅動信號手段(2 )所產生*且藉由上述信 號電位特定手段< 1 3 0 )使第1電位被特定的上述驅動信號(WDPOUT),在上述位元線(BL 1 )之電位 (VD/VBL)到達一定値之前(圓2 7之寫入結束時 刻)傅達到特定之上述記慷單元電晶髗(Μ 1 1 )的控制 閛的傳遠手段(Tsw,132,1 4 0,1 50):及 當在上述記慊軍元鼇晶髏之控制閘地被供給上述驅動 信號(WDPOUT)之期間,控制位元線(BL 1 )之 電位,以使上述位元線(BL1 )之電位(VD/VBL )依據一定的比例而變化(如圖2 8之VD 3 )的位元線 電位控制手段(201)。 8 .—種不揮發性半導體記慷裝置,其特徽在於: 具有多個字元線以及多個位元線,且在各字元線與各 位元線之交點位置配設有記憶單元之記憶單元陣列: 具有被連接到上述位元線(B L 1 )的源極或是汲極 ,用於儲存不揮發性資料之浮動閛*用於控制在胲浮動閘 所儲存之資料的寫入,消去或是讀取,而被連接到上述字 元線(W 1 )的控制閘,而構成上述記憶單元之記憶單元 電晶體(Μ 1 1 ); 將多個第1電位(圖2 9之+Vwd ρ )以及與該些 第1電位不同之第2電位《- 1 0V)交互地反覆的驅動 nn m^i ml i-ii ϋ I —.i— I (請先w讀背面之注^!^項再填寫本莨) 訂 本紙張尺度適用中國國家標準(€阳)六4*^格(210父297公釐}_士 經濟部中央榡準局貝工消費合作社印*. A8 B8 C8 D8 六、申請專利範囷 信號(WDPOUT)供給到上述記憶單元籩晶髏之控制 閛的驅動僧號手段(2): 將由上述冁動信號手段(2)所產生之上述匾動侰號 (WDPOUT)的第1電位(麵2 9之+ Vwdp )的 種類特定在1種(+Vwdp=l . 2或是3V)的信號 電位特定手段(1 3 0 ): 將由上述驅動倌號手段(2 )所產生,且藉由上述僧 號幫位特定手段(1 3 0 )而使第1電位被特定之上述驅 動信號(WDPOUT),在上述位元線(BL1 )的電 位到達^定値以前(圖2 7之寫入結束時刻)傳違到特定 之上述記憶單元®晶體(Ml 1 )的控制閘的傳達手段( Tsw,132,140,150):及 當經由上述傅達手段,將上述驅動侰號( WDPOUT)反覆地供給到上述記憶單元電晶髏之控制 閘的期間,控制位元線(BL1 )的電位,以使上述位元 線(BL1 )之锾位(VD/VBL)相對於上述驅_信 號(WDPOUT〉的反覆經過時間依據大致沿著指數形 式的曲線而上昇的位元線電位控制手段(2 0 1 )。 9 .如申請專利範園第1項至第8項之任一項之不揮 發性半導體記憶裝置*更備有包括分別被連接到多個上述 位元線,且將分別儲存在多個上述記慷單元電晶體的資料 暫時加以記憶之多個靜態型記億位元的靜態型記憶單元區 塊(3 0 0 )。 1 0 .如申請專利範園第1項至第8項之任一項之不 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X29*?公釐)_ — — — ——I!《,裝 (請先閲讀背面之注$項再填寫本頁)310431 A8 B8 C8 D8 經濟部中央標準局員工消费合作社印策 六、申請專利範園 »發性半導體記慷裝置,更備有有可以根據一定的時脈( c L K ),將微小電流(I S 1 )供給到上述位元線( BL1 )的微小電流供給手段(2 0 1,2 0 2 )。 1 1 .如申請專利範圍第9項之不揮發性半導«記憶 裝置,更備有可以根據一定的時脈(CLK),將微小m 流(I s 1 )供給到上述位元線(B L 1 )的微小電流供 給手段(201,202)。 1 2 .如申請專利範函第1 0項之不揮發性半導體記 憶裝置,更備有: 用於產生決定是否上述微小鼇流<Is1 , Is2) 自上述微小氰流供給手段(201 ,202)流到上述位 元線(BL1 ,BL2)之決定賫料(G1 ,G2)的決 定資料產生手段(1 1 0 ): 在資料相對於上述記憶車元電晶體結束資料的寫入或 是讀取之前(圖2 3之t 2 0 6 ),可以儲存上述決定資 料(G1 ,G2)之內容(H/L)的記慷手段(101 »10 2):及 被備存在上述記慵手段(1 0 1,1 〇 2 )的上述決 定資料(G 1,G 2 )只有在對決定供給上述微小電流之 位元線(BL 1 )才會選揮性地使上述微小《流(I s 1 )之供給成爲有效的選擇手段(Tg 1 ,Tg 2 )。 1 3 .如申請專利範圔第1 1項之不揮發性半導髖記 憶裝《,更備有: 用於產生決定是否上述微小電流(Isl , Is2) (請先閲讀背面之注意事項再填寫本頁) 裝- 訂 本紙張尺度適用中國國家梯準(關雜(2,〇X腾瘦> 經濟部中央標準局員工消费合作社印製 A8 B8 C8 _ D8 六、申請專利範園 自上述微小電流供給手段(2 0 1 ,2 0 2 )流到上述位 元線(BL1 ,BL2)之決定賫料(G1 ,G2)的決 定資料產生手段(110): 在資料相對於上述記慷輩元電晶《結束資料的寫入或 是讀取之前(圖2 3之t 2 0 6 ),可以儲存上述決定資 料(G1 ,G2)之內容(H/L)的記憶手段(1〇1 »10 2):及 被備存在上述記值手段(101 ,102)的上述決 定資料(G 1,G 2 )只有在對決定供給上述微小電流之 位元線(B.L 1 )才會選擇性地使上述微小«流(I s 1 )之供給成爲有效的選擇手段(Tg 1 ,Tg 2 )。 1 4 .如申請專利範園第1項至第8項之不揮發性半 導體記憶裝置,更具備有在對上述記慷單元電晶體之控制 閘反覆地施加上述驅動信號(WDPOUT)之期間,可 將上述位元線(B L 1 )自其他的電路設定在浮動狀態的 手段(Tgl/Tbl)。. 1 5 . —種不揮發性半導體記慷裝置,其特撤爲具備 有: 具有多個字元線,多個主位元線,以及選擇性地被連 接到多個主位元線的多個副位元線,且在各字元線與各副 位元線之交點位置配設有記慷單元之記億單元陣列: 具有被連接到上述副位元線(B L s a 1 )的源極或 是汲極,用於傭存不揮發性資料之浮動閘,及用於控制在 該浮動閘所傭存之資料的寫入,消去或是黷取,而被連接 本紙張尺度適用中國國家橾準('CNS ) A4规格(2〗OX297公釐> _亨_ (請先聞讀背面之注$項再填寫本If) 訂 線 310431 AS B8 C8 D8 夂、申請專利範園 到上述字元線(w 1 )的控制閘,且構成上述記憶單元之 記慷單元電晶« ( Μ 1 1 ); {請先閲讀背面之注意事項再填寫本頁) 將多個第1電位(圖2 9之+ Vwd Ρ )以及與該些 第1電位不同之第2電位(一1 0V)交互地反覆的驅勡 信號(WDPOUT)供給到上述記憶單元罨晶髏之控制 閘的驟動倌號手段(2): 將由上述騷動信號手段(2)所產生之上述驅動信號 (WDPOUT)的第 1 電位(_2 9 之 +Vwd p )的 種類特定在1種(+Vwdp=l . 2或是3V)的僧號 «位特定手段(1 3 0 );及 在對上述記憶單元電晶體之控制閘供給上述韁動信號 (WDPOUT)之期間,控制該副位元線(BLs a 1 )的電位以使上述副位元線(VD/VBL)依據一定的 比例而樊化(圓2 8之VD 3 )的位元線電位控制手段( 2 0 1)〇 經濟部中央標準局負工消费合作社印裂 1 6 .如申請專利範圍第1 5項之不揮發性半導體記 憶裝置,更具備有在對上述記憶單元m晶體之控制閘反覆 地施加上述颶動倌號(WDPOUT)之期間,可將上述 副位元線(B L s a 1 )自其他的電路設定在浮動狀態的 手段(Tgl/Tbl)。 本紙張尺度適用中國國家標準(CNS ) Λ4現格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19556795A JPH0945090A (ja) | 1995-07-31 | 1995-07-31 | 不揮発性半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW310431B true TW310431B (zh) | 1997-07-11 |
Family
ID=16343277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW085108558A TW310431B (zh) | 1995-07-31 | 1996-07-15 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5812458A (zh) |
JP (1) | JPH0945090A (zh) |
KR (1) | KR100207359B1 (zh) |
TW (1) | TW310431B (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2325546B (en) * | 1997-05-21 | 2001-10-17 | Motorola Inc | Electrically programmable memory and method of programming |
KR100470182B1 (ko) * | 1997-08-30 | 2005-06-07 | 주식회사 하이닉스반도체 | 플래쉬메모리셀의드레인바이어스회로 |
US5956272A (en) * | 1997-12-01 | 1999-09-21 | Micron Technology, Inc. | Programming pulse with varying amplitude |
US6222765B1 (en) * | 2000-02-18 | 2001-04-24 | Silicon Storage Technology, Inc. | Non-volatile flip-flop circuit |
JP3643541B2 (ja) * | 2000-08-25 | 2005-04-27 | 株式会社ほほえみブレインズ | 装飾用ダイヤモンドのカットデザイン |
JP3631463B2 (ja) * | 2001-12-27 | 2005-03-23 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US7298646B1 (en) * | 2004-08-11 | 2007-11-20 | Altera Corporation | Apparatus for configuring programmable logic devices and associated methods |
US7719905B2 (en) * | 2007-05-17 | 2010-05-18 | Hynix Semiconductor, Inc. | Semiconductor memory device |
US8416624B2 (en) * | 2010-05-21 | 2013-04-09 | SanDisk Technologies, Inc. | Erase and programming techniques to reduce the widening of state distributions in non-volatile memories |
US9779832B1 (en) | 2016-12-07 | 2017-10-03 | Sandisk Technologies Llc | Pulsed control line biasing in memory |
CN110619919B (zh) * | 2019-09-23 | 2021-08-13 | 上海华力微电子有限公司 | Flash器件耐久性能测试方法 |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5346621A (en) * | 1976-10-08 | 1978-04-26 | Maruzen Sewing Machine | Control device for motorrdriven sewing machine |
US4282446A (en) * | 1979-10-01 | 1981-08-04 | Texas Instruments Incorporated | High density floating gate EPROM programmable by charge storage |
US4432072A (en) * | 1981-12-31 | 1984-02-14 | International Business Machines Corporation | Non-volatile dynamic RAM cell |
EP0108681A3 (en) * | 1982-11-04 | 1986-10-15 | FAIRCHILD CAMERA & INSTRUMENT CORPORATION | Bit erasable electrically erasable programmable read only memory |
JPS5990292A (ja) * | 1982-11-12 | 1984-05-24 | Toshiba Corp | 電圧変換回路 |
US4649520A (en) * | 1984-11-07 | 1987-03-10 | Waferscale Integration Inc. | Single layer polycrystalline floating gate |
JP2530821B2 (ja) * | 1985-07-01 | 1996-09-04 | 日本電気株式会社 | 半導体メモリ |
JPS62266793A (ja) * | 1986-05-13 | 1987-11-19 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
US4931997A (en) * | 1987-03-16 | 1990-06-05 | Hitachi Ltd. | Semiconductor memory having storage buffer to save control data during bulk erase |
US4797856A (en) * | 1987-04-16 | 1989-01-10 | Intel Corporation | Self-limiting erase scheme for EEPROM |
JPS6432494A (en) * | 1987-07-27 | 1989-02-02 | Mitsubishi Electric Corp | Non-volatile semiconductor storage device |
US5075888A (en) * | 1988-01-09 | 1991-12-24 | Sharp Kabushiki Kaisha | Semiconductor memory device having a volatile memory device and a non-volatile memory device |
JPH01184781A (ja) * | 1988-01-18 | 1989-07-24 | Tokyo Keiki Co Ltd | メモリパッケージシステム |
JPH02166764A (ja) * | 1988-12-20 | 1990-06-27 | Mitsubishi Electric Corp | 容量素子を有する半導体装置およびその製造方法 |
JP2645122B2 (ja) * | 1989-01-20 | 1997-08-25 | 株式会社東芝 | 不揮発性半導体メモリ |
US5179536A (en) * | 1989-01-31 | 1993-01-12 | Fujitsu Limited | Semiconductor memory device having means for replacing defective memory cells |
US5283758A (en) * | 1989-06-13 | 1994-02-01 | Mitsubishi Denki Kabushiki Kaisha | Non-volatile semiconductor memory device |
JP2726503B2 (ja) * | 1989-08-09 | 1998-03-11 | 川崎製鉄株式会社 | 集積回路 |
US5126808A (en) * | 1989-10-23 | 1992-06-30 | Advanced Micro Devices, Inc. | Flash EEPROM array with paged erase architecture |
JP3099887B2 (ja) * | 1990-04-12 | 2000-10-16 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US5132935A (en) * | 1990-04-16 | 1992-07-21 | Ashmore Jr Benjamin H | Erasure of eeprom memory arrays to prevent over-erased cells |
JP2754887B2 (ja) * | 1990-08-24 | 1998-05-20 | 三菱電機株式会社 | 不揮発性半導体記憶装置及びその書き込み・消去方法 |
JPH04155694A (ja) * | 1990-10-18 | 1992-05-28 | Fujitsu Ltd | 半導体記憶装置 |
US5282161A (en) * | 1990-12-31 | 1994-01-25 | Sgs-Thomson Microelectronics S.R.L. | Eeprom cell having a read interface isolated from the write/erase interface |
JPH05109292A (ja) * | 1991-10-14 | 1993-04-30 | Toshiba Corp | 不揮発性半導体記憶装置 |
JPH05189988A (ja) * | 1992-01-10 | 1993-07-30 | Sharp Corp | 半導体記憶装置 |
JPH05235368A (ja) * | 1992-02-19 | 1993-09-10 | Nec Corp | データ消去方法 |
US5491656A (en) * | 1992-04-24 | 1996-02-13 | Nippon Steel Corporation | Non-volatile semiconductor memory device and a method of using the same |
US5412601A (en) * | 1992-08-31 | 1995-05-02 | Nippon Steel Corporation | Non-volatile semiconductor memory device capable of storing multi-value data in each memory cell |
JP2541087B2 (ja) * | 1992-10-30 | 1996-10-09 | 日本電気株式会社 | 不揮発性半導体記憶装置のデ―タ消去方法 |
US5623444A (en) * | 1994-08-25 | 1997-04-22 | Nippon Kokan Kk | Electrically-erasable ROM with pulse-driven memory cell transistors |
US5615146A (en) * | 1994-11-11 | 1997-03-25 | Nkk Corporation | Nonvolatile memory with write data latch |
US5602779A (en) * | 1994-11-11 | 1997-02-11 | Nkk Corporation | Nonvolatile multivalue memory |
-
1995
- 1995-07-31 JP JP19556795A patent/JPH0945090A/ja not_active Withdrawn
-
1996
- 1996-07-15 TW TW085108558A patent/TW310431B/zh not_active IP Right Cessation
- 1996-07-30 KR KR1019960031441A patent/KR100207359B1/ko active IP Right Grant
- 1996-07-30 US US08/692,862 patent/US5812458A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0945090A (ja) | 1997-02-14 |
KR970008200A (ko) | 1997-02-24 |
US5812458A (en) | 1998-09-22 |
KR100207359B1 (ko) | 1999-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8737132B2 (en) | Charge cycling by equalizing the source and bit line levels between pulses during no-verify write operations for NAND flash memory | |
US9201439B2 (en) | Semiconductor device | |
TW508588B (en) | Semiconductor integrated circuit device | |
KR20150028785A (ko) | 혼성 록아웃을 가진 비휘발성 메모리를 위한 콤팩트한 고속 감지 증폭기 | |
TW310431B (zh) | ||
KR20150030219A (ko) | 감소된 레이아웃 면적 및 파워 소비를 가진 비휘발성 메모리를 위한 콤팩트한 고속 감지 증폭기 | |
JP2011065693A (ja) | 不揮発性半導体記憶装置 | |
KR101176503B1 (ko) | 라이트 드라이버를 구비한 상변화 메모리 장치 | |
JPH07182884A (ja) | 不揮発性半導体記憶装置 | |
JP2003257193A (ja) | 低電圧不揮発性半導体メモリ装置 | |
TW200402726A (en) | Semiconductor memory device | |
CN107886982B (zh) | 补偿跳脱电压的变化的存储器装置及其读取方法 | |
JP2015153434A (ja) | カレントセンシング | |
JP2008269727A (ja) | 昇圧回路、半導体記憶装置およびその駆動方法 | |
JP2020532040A (ja) | フラッシュメモリセル内のデータを読み出すための改善された感知増幅器回路 | |
JP2004186197A (ja) | 半導体記憶装置及び半導体集積回路 | |
CN103748631A (zh) | 读出电路及使用该读出电路的非易失性存储器 | |
TW202301334A (zh) | 記憶體元件、感測放大器系統及其控制方法 | |
US5818753A (en) | Electrically-erasable and programmable ROM with pulse-driven memory cell | |
US6067253A (en) | Nonvolatile semiconductor memory device capable of suppressing a variation of the bit line potential | |
TW201001420A (en) | Nonvolatile semiconductor memory and semiconductor device | |
JP2573116B2 (ja) | 不揮発性半導体記憶装置 | |
US8264274B2 (en) | Non-volatile memory device and charge pump circuit for the same | |
US10586587B2 (en) | Semiconductor memory device | |
JP2010198731A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MK4A | Expiration of patent term of an invention patent |