306055 A7 _B7 五、發明説明（1 ) 發明背景 發明領域_ 本發明關於L S I積體電路所用的升壓電路。 習知技藝_ 依據L S I積體電路（簡稱L S I電路）的近來趨勢 ，以相小結構製造電子元件而使集積度較高。歸因於此趨 勢，施於積體電路的源電壓從（傳流使用的）5 V降到3 V »至於利用3V/5V混合源電壓的一些LS I電路， 須提供3 V - 5 V介面電路。爲實現此介面電路，須提供 5 V外部電源。但若L S I電路不能從外部電源接收5 V 源電壓，則須在L S I電路內提供升壓電路，以產生5 V 源電壓。 經濟部中央標準局員工消費合作社印製 習知升壓電路的基本組態顯示於圖5 »圖5的此升壓 電路包括電容器C及以二極體連接形式互連的一對n通道 MOS電晶體Ml和M2。由時脈組成的時脈信號CK送 到電容器C的一端子。對應於時脈信號〜L <位準的期間 中，電源VDD經由MO S電晶體Μ 1對電容器C充電。對 應於時脈信號' Η >位準的期間中，MOS電晶體Ml關 閉，因而升壓電路經由MOS電晶體M2輸出Vcc升壓（ 其中 V cc= 2 V DD)。 圖6的多級升壓電路使用圖5的升壓電路做爲單級。 圖5的升壓電路輸出升壓Vcc，僅爲VDD之原來源電壓的 二倍，易言之，圖5之升壓電路的倍率爲' 2 >。但圈6 一 4 - (請先閲讀背面之注意事項再填寫本頁) 本紙张尺度逋用中國國家標準（CNS )八4規格（2丨0Χ297公釐） A7 B7 經濟部中央標準局員工消费合作杜印製 五、發明説明（ 2 ) 1 I 的 多 級 升 壓 電路 可輸 出 倍 率不 限於 2 而 任 意 .設 定 的 升 1 壓 e 多 級 升 壓電 路需 要 2 種時 脈信 號 » 亦 即 反 相 的 φ 1 和 1 Ψ 2 〇 1 I 闉 5 的 升壓 電路 中 ♦ 壓降 會因 Μ 0 S 電 晶 體 臨 限 值 請 先 閱 1 V *t h 而 發 生 在電 容器 C 的 充電 電壓 和 升 壓 V CC ° 所 以 不 讀 背 1 1 I 能 得 到 二 倍 電壓 〜2 V D Ε ，做 爲升 壓 V C C 〇 爲 避 免 上 述 臨 之 注 意 1 1 I 限 值 所 造 成 的電 壓損 失 » 另一 種升 壓 電 路 提 出 如 m.7 〇 曰 事 項 1 I 再 本 特 許 公 開 5 2 -3 9 1 19 揭示 圖 7 之 升 壓 電 路 構 造 的 填 % 本 裝 原 理 〇 頁 '--- 1 1 圖 7 中 ，提 供由 Ρ 通 道Μ 0 S 電 晶 體 ( 下 文 稱 爲 1 1 P Μ 0 S 電 晶體 和η 通 道 MO S電 晶 體 ( 下 文 稱 爲 1 I N Μ 〇 S 電 晶體 )組 成 的 反相 電路 〇 此 反 相 電 產 生 與 原 時 1 訂 | 脈 信 m C Κ 0反 相的 反 時 脈信 號C Κ 1 〇 時 脈 信 號 C Κ 1 1 1 送 到 電 容 器 C 1 的第 一 端 子。 電容 器 C 1 的 第 二 端 子 經 由 1 1 P Μ 〇 S 電 晶體 Μ Ρ 1 接 到電 源V D D 0 Ρ Μ 〇 S 電 晶 體 1 1 Μ Ρ 1 中 汲殛 接到 電 源 V 〇〇 ，而 源 極 接 到 電 容 器 C 1 0 k I N Μ 〇 S電 晶體 Μ Ν 1中 ，源 極 接 地 V S S » 而 閘 極 接 1 I 收 時 脈 信 號 C Κ 0。 Ν Μ 0 S 電晶 體 Μ Ν 1 的 汲 極 接 到 1 1 I Ρ Μ 0 S 電 晶體 Μ Ρ 1 的 閘極 。P Μ 0 S 電 晶 體 IUZ. Μ Ρ 2 插 1 1 在 Ν Μ 〇 S 電晶 體Μ Ν 1 的汲 極與 電 容 器 C 1 的 第 二 端 子 1 1 之 間 9 Ρ Μ 0 S 電晶 體 rise. Μ P 2 中， 汲 極 接 到 Ν Μ 〇 S 電 晶 1 體 Μ Ν 1 的 汲極 ，而 閘 極 接到 電源 V D D 〇 1 | Ρ Μ 0 S電 晶體 Μ Ρ 3設 在電 容 器 C 1 的 第 二 端 子 與 1 I 提 供 升 壓 Υ c c的 輸出 端 子 、0 U 丁 之 間 0 Ρ Μ 0 S 電 晶 1 1 1 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X 297公釐） -5 - 306055 B7 經濟部中央樣準局貝工消费合作社印製 五、發明説明（ 3 ) \ 1 | 體 Μ Ρ 3 抽 取 升 壓 V c c ,» 其 中 其 汲 極 接 到 零 容 器 C 1 的 第 1 二 端 子 〇 爲 選 擇 性 驅 動 Ρ Μ 0 S 電 晶 體 Μ Ρ 3 9 提 供 分 別 1 連 接 Ν Μ 0 S 電 晶 體 Μ Ν 1 和 Ρ Μ 0 S 電 晶 體 ELS. Μ Ρ 2 的 請 先 閲 1 I N Μ 0 S 電 晶 體 Μ N 2 和 Ρ Μ 0 S 電 晶 體 Μ Ρ 4 0 原 時 脈 1 信 號 C Κ 0 用 來 驅 動 Ν Μ 0 S 電 晶 體 Ν Μ 1 的 閘 極 9 而 反 背 1 1 I 時 脈 信 號 C Κ 1 用 來 驅 動 Ν Μ 0 S 電 晶 體 Ν Μ 2 的 閛 極 〇 之 注 意 1 1 I 再 者 9 電 容 器 C 2 設 在 地 V S S 與輸 出 端 子 0 U Τ 之 間 以 輸 事 項 1 I 再 出 升 壓 V C C 〇 填 寫 本 裝 | 接 著 詳 述 圖 7 之 升 壓 電 路 的 運 作 〇 若 時 脈 信 號 頁 1 1 C Κ 0 在 Η 〆 位 準 ( 亦 即 c Κ 0 = Η ) 而 時 脈 信 1 號 C Κ 1 在 L 位 準 ( 亦 即 C Κ 1 = - L 〆 ) 則 1 1 N Μ 0 S 電 晶 體 Μ N 1 開 啓 因 而 汲 極 電 壓 降 低 〇 造 成 1 訂 I P Μ 0 S 電 晶 體 Μ P 1 開 啓 » 所 以 電 源 V D D 對 電 容 器 1 1 I C 1 充 電 0 此 時 4uf. 搬 壓 降 發 生 在 Ρ Μ 〇 S 電 晶 腊 Μ Ρ 1 〇 1 1 因 此 充 電 電 壓 可 增 達 V D D ο 另 — 方 面 Ν Μ 0 S 電 晶 體 1 1 Μ Ρ 2 關 閉 t 所 以 Ρ Μ 0 S 竜 晶 體 Μ Ρ 3 關 閉 〇 ’丨 若 C Κ 0 = L 且 C Κ 1 Η 則 電 容 器 C 1 1 I 的 第 二 端 子 暫 時 增 爲 2 V D D 電 壓 〇 同 時 Ν Μ 0 S 電 晶 體 1 1 I Μ Ν 1 關 閉 而 Ρ Μ 0 S 電 晶 體 Μ Ρ 2 開 啓 〇 所 以 2 1 1 1 V D D 窜 壓 施 於 P Μ 〇 S 電 晶 體 Μ Ρ 1 的 閛 極 再 關 閉 〇 此 時 1 1 > Μ Μ 0 S 電 晶 體 ruz. Μ Ν 2 開 啓 而 Ρ Μ 〇 S 電 晶 體 Μ Ρ 3 1 開 啓 因 而 電 容 器 C 1 的 電 荷 轉 移 到 電 容 器 C 2 〇 在 此 情 1 1 形 黑 壓 降 發 生 在 Ρ Μ 0 S 電 晶 體 Μ Ρ 3 〇 I 其 後 重 複 上 述 運 作 因 而 可 得 V C C = 2 V D D 的 1 1 1 本紙張尺度適用中國國家揉率（CNS ) A4規格（21 OX297公釐） -6 - 經濟部中央樣準局貝工消費合作社印褽 A7 __________B7_ 五、發明説明（4 ) 恆升壓。 接著，稍修改圖7的升壓電路來設計圖8的升壓電路 。時脈信號CKO驅動PMO S電晶體MP 2的閘極，而 NMO S電晶體MN 1的汲極輸出驅動PMO S電晶體 MP4的閘極。日本特許公開5 1 — 9041 6揭示圖8 之升壓電路構造的原理。 若NMO S電晶體MN 1和MN 2的閘極設爲_地電壓 V ss，則2 V DD電壓施於NMO S電晶體MN 1和MN 2 的閘極與汲極之間。此外，當PMO S電晶體MP 3開啓 因而電容器C1的電荷轉移到電容器C2時，2V DD電壓 施於PMO S電晶體MP 3的汲極和閘極之間。在VDD = 3V之LSI電路的情形，電子元件的結構極小，因而閘 極氧化物膜必須薄。這令閘極電壓阻力約爲5 V。所以， 若'2 VDD= 6 V /電壓施於電晶體的閘極和汲極之間， 則此電壓會打破電晶體的電壓阻力》爲增加電晶體的電壓 阻力，應使施加此高壓的電晶體閘極氧化物膜厚。但造成 升壓電路的製造成本較高。 發明概要 本發明的目檩是提供能以高可靠度輸出升壓的升壓電 路，而不發生MO S電晶體臨限值所造成的壓降。 本發明的升壓電路使用反相電路以產生與輸入時脈信 號反相的互補時脈信號，及第一升壓時脈產生電路和第二 升壓時脈產生電路。第一升壓時脈產生電路接到第一電容 本紙張尺度逋用中國國家橾準（CNS ) Α4規格（210Χ 297公釐） ^1. - I - - - I —^1 In ^^1 an --- τ» U3-β (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（5 ) 器的第二端子（第一端子接收互補時脈信號）。此電路產 生與输入時脈信號反相且相較於输入時脈信號位準增加的 第一升壓時脈信號。第二升壓時脈產生電路接到第二電容 器的第二端子（第一端子接收輸入時脈信號）。此電路產 生相較於輸入時脈信號位準增加且與第一升壓時脈信號反 相的第二升壓時脈信號。第一和第二升壓時脈信號用來產 生相當於源電壓二倍的恆升壓。 . 第一和第二升壓時脈產生電路使用P通道和η通道 MO S電晶體。此處，MO S電晶體通常是臨限值爲負或 零的增強型MO S電晶體，因而臨限值所造成的壓降不發 生在升壓。此外，決定MO S電晶體的配置，使得高於源 電壓的高壓不施於MO S電晶體。因此，不需使用閘極氧 化物膜變厚以增加電壓阻力的特定MO S電晶體。 附帶一提，修改MO S電晶體配置和/或改變電源連 接，可任意改變升壓倍率。 圖式簡述 V圖1是顯示依據本發明第一實施例所設計之升壓電路 的電路圖； V圖2顯示在圖1之升壓電路之數點所測的電壓波形； 4 3是顯示依據本發明第二實施例所設計之升壓電路 的電路圖； \/圖4顯示在圖3之升壓電路之數點所測的電壓波形： V圖5是顯示習知升壓電路基本組態的電路圖； 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） — — — — — 裝—— —II 訂 In A (請先閲讀背面之注意事項再填寫本頁) -8 - 經濟部中央揉準局員工消費合作社印裝 A7 _______B7_ 五、發明説明（6 ) _ 6是顯示根據圖5之升壓電路所設計之習知多級升 壓電路的電路圖； 7是顯示另一種習知升壓電路的電路圖； j 8是顯示另一種習知升壓電路的電路圖。 較佳實施例說明 圖1是顯示依據本發明第一實施例所設計之升壓電路 的電路圖。提供由E型（亦即增強型）PMO S電晶體 MP 1 〇和E型NMOS電晶體MN1 〇組成的CMOS 反相電路1。反相電路1根據輸入時脈信號C K 〇產生互 補時脈信號C K 1 »爲得到相較於時脈信號c K 〇和 c K 1位準在正向偏移的升壓時脈信號，提供第一和第二 升壓時脈產生電路2和3。 第一升壓時脈產生電路2產生相較於互補時脈信號 C K 1位準偏移的第一升壓時脈信號。第一升壓時脈產生 電路2有電容器C1 ，其中第一端子N1接收互補時脈信 號CK 1 ，而第二端子N 2經由用於將電容器C 1充電的 E型第一 PMOS電晶體MP 1 1接到電源VDD。第一 PMO S電晶體MP 1 1中，汲極接到電源VDD，而源極 接到電容器C 1的第二端子N 2。電容器C 1的第二端子 N2也接到E型第二PMOS電晶體MP12的源極。第 二PMOS電晶體MP 1 2的閘極接到電源VDD。 爲對用於將電容器C 1充電的第一PMO S電晶體 MP 1 1進行閘極控制，提供E型第一 NMO S電晶體 本紙張尺度遑用中國國家橾準（CNS ) A4洗格（2丨0乂29：；公釐〉 — — — — — — 裝 I —II 訂 1 备 (請先閲讀背面之注意事項再填寫本頁) -9 - 經濟部中央樣準局貝工消費合作杜印製 A7 _ B7 _ 五、發明説明（7 ) MN1 1 ，其中閘極接收輸入時脈信號CKO，而源極接 地Vss»此外，E型第二NMOS電晶體MN1 2插在第 一NMOS電晶體MN11的汲極與第二PMOS電晶體 MP12的汲極之間。 第二升壓時脈產生電路3的組態具有上述第一升壓時 脈產生電路2的類似組態。亦即，電容器C 3對應於電容 器Cl ; PMOS電晶體MP14和MP15對應.於 PMOS電晶體MP 1 5對應於PMOS電晶體MP 1 1 和MP12;NMOS電晶體MN13和MN14對應於 NMOS電晶體Ml 1和MN1 2。第二升壓時脈產生電 路3之時脈信號C K 0和C K 1的供應方式與第一升壓時 脈產生電路2反相。因此，使出現在第二升壓時脈產生電 路3之端子N 6的第二升壓時脈信號與出現在第一升壓時 脈產生電路2之電容器C 1之第二端子N 2的第一升壓時 脈信號反相。 爲根據第一升壓時脈產生電路2所產生的第一升壓時 脈信號來抽取恆升壓，E型第三PMO S電晶體MP 1 3 插在圖1之電容器C 1的第二端子N 2與升壓電路的輸出 端子N3之間。第三PMOS電晶體MP 1 3中，汲極接 到電容器C 1的第二端子N 2，而源極接到輸出端子N 3 。此外，出現在第二升壓時脈產生電路3之端子N 6的第 二升壓時脈信號送到第三PMOS電晶體MP13的閘極 。再者，壓電變換器C 2在输出端子N 3輸出升壓Vcc。 接著*詳述圖1之升壓電路的運作。若输入時脈信號 本紙張尺度逋用中國國家揉準（CNS ) A4規格（210X 297公釐） ' -10 - I - (H —I- an 1 .. nn I m 、vs (請先閲讀背面之注意事項再填寫本頁) 3G6055 A7 ____B7_ 五、發明説明（8 ) CK〇的位準高（亦即CKO=、H>)，則使用電源 V DD由第一 PMOS電晶體MP 1 1對電容器C 1充電。 若輸入時脈信號CK0的位準低（亦即CK0 =、L 一） ，則在電容器C 1的第二端子N 2得到2 VDD電壓。同時 ’第三PMO S電晶體MP 1 3開啓，因而電容器C 1的 電荷轉移到電容器C 2。其基本運作類似圖6的上述升壓 電路。 圖2顯示在穩態之圖1之升壓電路數點的各種電壓波 形，其中源電壓VDD設爲3 V。接著，解釋在穩態下之升 壓電路的運作。 至於第一升壓時脈產生電路2，若CK0='H<因 而CK1=、L> ，則第一NMOS電晶體MN11開啓 ，而第二NMO S電晶體MN 1 2正常在Ο N狀態，這是 因爲其閘極接收源電壓VDD。所以，在晞子N 4的電壓位 準低（L)。因此，第一PMOS電晶體Μ P 1 1開啓， 而第二PMO S電晶體ΜΡ 1 2關閉。 在上述狀態，電容器C 1的第一端子Ν 1在對應於 經濟部中央標準局員工消費合作社印裳 (請先閲讀背面之注意事項再填寫本頁) V ss的低位準（L )。所以，使用電源V DD由第一P MOS電晶體ΜΡ11對電容器C1進行充電作業。有' 負>臨限值的第一PMOS電晶體ΜΡ11進行充電作業 。因此，相較於NMO S電晶體依據二極體連接法而連接 的傳統升壓電路，本實施例的升壓電路不發生臨限值所造 成的壓降。 如同第一升壓時脈產生電路2，在第二升壓時脈產生 本紙張尺度通用中國國家揉準（CNS ) A4规格（ 210 X297公釐） -11 - A7 B7 經濟部中央樣準局員工消费合作社印製 五、發明説明（ 9 ) 1 | 電 路 3， 使 用 電 源 V ο Ε ，對 電 容 器 C 3進 行充 電 作 業 〇 但 在 1 第 升壓 時 脈 產 生 電路 2 的 充 電 作 業之 前的 一 半 時 脈 周 期 1 1 進 行第 二 升 壓 時 脈產 生 電 路 3 的 充電 作業 〇 所 以 對 應 1 | 於 C Κ 0 = Η - 的期 間 中 在 端 子Ν 6得 到 2 V D Ε •電 壓 請 先 聞 1 0 此 電壓 送 到 第 二 Ρ Μ 0 S 電 晶 體 Μ Ρ 13 的 閘 極 〇 因 此 讀 背 Si 1 I > 對 應於 C Κ 1 = 、L 〆 的 期 間 中 ，第 三P Μ 0 S 電 晶 體 之 注 意 1 1 1 Μ Ρ 13 在 0 F F 狀態 〇 事 項 1 I 再 若C Κ 0 = L ^ 因 而 C Κ 1 =、 Η 一 則 源 電 壓 填 % 本 裝 1 V D D 施於 電 容 器 C 1的 第 — 端 子 Ν 1 ° 所以 在 電 容 器 C 頁 ___^ 1 1 1 之 第二 端 子 Ν 2 的電 壓 增 達 2 V D D電 壓。 此 時 第 一 升 1 1 壓 時 脈產 生 電 路 2 中， 第 一 Ν Μ 0 S電 晶體 Μ Ν 1 1 關 閉 1 > 因 而端 子 Ν 4 在 高位 準 ( Η ) 〇 因此 ，第 二 Ρ Μ 0 S 電 訂 I 晶 體 Μ Ρ 1 2 開 啓 ，而 第 — Ρ Μ 0 S電 晶體 Μ Ρ 1 1 關 閉 1 1 1 〇 因 此， 電 容 器 C 1的 電 荷 不 流 回 到電 源V D D 〇 1 1 在上 述 狀 態 第二 升 壓 時 脈 產 生電 路3 的 端 子 Ν 6 在 1 1 充 電 周期 因 而 端 子Ν 6 的 電 壓 相 當於 源電 壓 V D D 〇 此 電 Μ 1 壓 送 到第 三 Ρ Μ 〇 S電 晶 體 Μ Ρ 1 3的 閘極 〇 在 穩 態 電 1 | 容 器 C 2 已 被 2 V D D電 壓 充 電 〇 因 此， 第三 Ρ Μ 0 S 電 晶 1 I 體 Μ Ρ 1 3 開 啓 ， 因而 電 容 器 C 1 的電 荷經 由 第 三 1 1 Ρ Μ 0 S 電 晶 體 Μ Ρ 1 3 轉 移 到 電 容器 C 2 0 重 複 上 述 運 1 1 作 所以 SSSme 尾 容 器 C 2 可 得 到 2 V D D ® 升壓 〇 即 使 在 上 述 1 第 二 Ρ Μ 0 S 電 晶 體Μ Ρ 1 3 的 電 荷轉 移運 作 t 臨 限 值 所 1 1 造 成 的壓 降 也 不 會 發生 0 | 本實 施 例 的 升 壓電 路 異 於 傅 統 升壓 電路 • 上 述 運 作 中 1 1 本紙張尺度適用中國國家標準（CNS ) A4规格（210 X297公釐） -12 - 306055 B7 經濟部中央標準局貝工消費合作社印製 五、發明説明（ 10) 1 | ， 高 壓不施 於用 來控制 第一 Ρ Μ 0 S 電 晶 體 ΠΪ2. Μ Ρ 1 1 之 1 1 〇 N /OF F狀 態的第 一 Ν Μ 〇 S 電 晶 體 Μ Ν 1 1 ; 同 樣 1 I 地 » 髙壓不 施於 用來抽 取升 壓 的 第 Ρ Μ 0 S 電 晶 體 Μ Ρ 1 | 請 1 1 3 〇 先 1 聞 以下說 明高 壓不施 於第 --- Ν Μ 〇 S 電 晶 體 •Μ Ν 1 1 的 請 背 1 έ I 原 因 0 之 注 1 | 意 I 圖2顯 示相 較於位 準在 V S S 和 V D D 之 間 變 化 的 時 脈 信 事 項 1 I 再 1 號 9 位準在 V D D 與2 V D D之 間 變 化 的 第 _. 升 壓 時 脈 信 號 出 填 寫 本 裝 I 現 在 電容器 C 1 的第二 端子 Ν 2 〇 第 — 升 壓 時 脈 信 號 的 位 頁 1 | 準 高 於時脈 信號 。若C Κ 0 = L - 而 第 一 Ν Μ 0 S 電 晶 1 I 體 Μ S 1 1 關閉 ，則第 二 Ρ Μ 0 S 電 晶 體 Μ Ρ 1 2 開 啓 ♦ 1 1 | 因 而 接到第 二 P Μ 0 S 電晶 體 Μ Ρ 1 2 之 汲 極 之 端 子 Ν 4 1 訂 的 電 壓位準 增達 "2 V D D ( 見 圖 2 ) 〇 1 1 另一方 面， 源電壓 V d D 施 於 第 二 Ν U 0 S 電 晶 體 Μ Ν 1 1 1 2 的閘極 :接 到第二 Ν Μ 0 S 電 晶 體 Μ Ν 1 2 源 極 之 端 1 1 子 Ν 5的電 壓位 準不能 髙於 V D D — V t h 〆 其 中 V t h 劣. 1 代 表第二 Ν Μ 0 S電 晶體 Μ Ν 1 2 的 臨 限 值 〇 這 表 示 1¾ 1 1 I 於 V D D ~ V th /的高 壓不 施 於 第 一 Ν Μ 0 S 電 晶 體 Μ Ν I 1 I 1 1 的閘極 和汲 極之間 〇 1 1 接著， 以下 說明高 壓不 施 於 用 來 抽 取 升 壓 之 第 二 1 1 P Μ 0 S電 晶體 Μ Ρ 1 3的 原 因 〇 1 如前述 ，位 準在V Cb3 DD與 2 V D D 之 間 變 化 的 第 —- 升 壓 時 1 1 脈 信 號出現 在端 子Ν 2 (見 圖 2 ) ; 此 第 — 升 壓 時 脈 信 號 1 •1 | 送 到 第三P Μ 0 S電晶 體Μ Ρ 1 3 的 汲 極 〇 另 一 方 面 > 位 1 1 1 本紙張尺度逋用中國國家揉準（CNS ) A4规格（210 X 297公釐） -13 _ A7 B7 五、發明説明（11) 準在V DD與2 v DD之間變化的第二升壓時脈信號出現在端 子N 6。第二升壓時脈信號與第一升壓時脈信號反相。此 第二升壓時脈信號送到第三PMOS電晶體MP13的閘 極。這表示位準超過~ VDDe的高壓不施於第三PMO S 電晶體Μ P 1 3的汲極和閘極之間。同樣地，位準超過、 的高壓不送到升壓電路的其它電晶體。易言之，高 壓不施於升壓電路的電晶體閘極氧化物膜。 依據本實施例，可得到不被電晶體臨限值降低的升壓 。此外，高於V DD的高壓不施於用在升壓電路的電晶體閘 極氧化物膜。所以，不需提供閘極氧化物膜厚的電子元件 。易言之，升壓電路製造成本不增加，在升壓電路運作可 .得到高可靠度》 附帶一提，對應於圖1之升壓電路的升壓電路組合一 起，形成多級升壓電路。此多級升壓電略中，可得到升壓 的任意倍率，可設定髙於輸入電壓的3倍或4倍。 經濟部中央標隼局貝工消費合作社印製 I:—. ^^1 I - - . I In - I - ^ 11« —I— n i -- - i I- ------- (請先閲讀背面之注意事項再填寫本頁) 圖3是顯示依據本發明第二實施例所設計之升壓電路 的電路圖，其中相當於圖1的組件由相同數字代表。圖3 的升壓電路的組態有些與圖1的上述升壓電路相反。圖3 的升壓電路產生' -VDD>升壓。相較於圖1的升壓電路 ，電源V DD和地V ss的施加在圖3的升壓電路相反。如同 圖1的升壓電路，圖3的升壓電路含有反相電路1 1 、第 —升壓時脈產生電路1 2、第二升壓時脈產生電路1 3。 圖3的反相電路11類似圖1的反相電路1;但數字改變 而使MOS電晶體MP 2 0和MN2 0取代MOS電晶體 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐} '~ -14 - A7 · B7 經濟部中央標隼局員工消费合作社印製 五、 發明説明（12) 1 I Μ P 1 0 和Μ Ν 1 0 ο 圖3之電 路 1 2 和 1 3 的 組態 與 圖 1 1 之 電 路 2和 3的 組 態 互捕。相 較 於 圖 1 的 升 壓 電路 t 1 1 Ρ Μ 0 S 電晶 體Μ Ρ 1 1 、Μ Ρ 1 2 > Μ Ρ 1 3 分別 被 圖 1 I 請 1 3 之 升 壓 電路 的Ν Μ 0 S電晶體 Μ Ν 2 1 Μ Ν 2 2 、 先 閲 1 I Μ Ν 2 3 取代 。Ν Μ 0 S電晶體 Μ Ν 2 .1 的 汲 極 和 讀 背 Λ 1 1 | Ν Μ 0 S 電晶 體Μ Ν 2 2的閘極 接 地 V S S 〇 之 洼 意 1 1 I 圖 3 的Ρ MO S 電 晶體Μ Ν 2 1 和 Μ 2 2 取 代圖 1 的 事 項 1 I 再 1 Ν Μ 0 S 電晶 體Μ Ν 1 1和Μ Ν 1 2 〇 Ρ Μ 0 S 電晶 體 填 窝 袈 Μ Ρ 2 1 的源 極接 到 電 源 V dd。 頁 1 1 相 較 於圖 1的 第 二 升壓時脈 產 生 電 路 3 Ρ Μ 0 S 電 1 | 晶 體 Μ Ρ 14 和Μ Ρ 1 5被圖3 的 Ν Μ 0 S 電 晶 體Μ N 1 1 2 4 和 Μ Ν 2 5取 代 而Ν Μ 0 S 電 晶 體 Μ Ν 1 3和 訂 | Μ Ν 1 4 被Ρ Μ 0 S 電 晶體Μ Ρ 2 3 和 Μ Ρ 2 4 取代 〇 此 1 1 外 圖 3 的端 子Ν 1 1 至Ν 1 8 取 代 pm 圖 1 的 端 子 Ν 1 至 1 Ν 8 〇 1 1 接 著 ，詳 述圖 3 之 升壓電路 的 運 作 ο 在 圖 3 之升 壓 電 r I 路 數 圖 的 電壓 波形 顯 示 在對應於 圖 2 的 圖 4 0 若 C Κ 0 = 1 I L - » 則Ρ Μ 0 S 電 晶體Μ Ρ 2 1 開 啓 而 Ν Μ 0 S 電 1 1 I 晶 體 |UL Μ Ν 2 1 開啓 〇 因 此，若源 電 壓 V D D 施 於 第 —端 子 1 1 I Ν 1 1 t 而地 電壓 V S S 施於第二 端 子 N 1 2 » 則 對電 容 器 1 1 C 1 進 行 充電 作業 0 在 此情形， Ν Μ 0 S 電 晶 體 Μ Ν 2 1 1 1 有 正 臨 限 值。 所以 t 將 地電壓V S S 轉 移 到 電 容 器 Cl 之 第 I 二 端 子 N 12 的Ν Μ 〇 S電晶體 Μ Ν 2 1 不 造 成 壓降 0 I 若 C Κ 〇 Η ，則、- V D D 40 電 壓 出 現 在電 容 器 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -15 - A7 B7 五、發明説明（IS) C 1的第二端子N2。同時，NMOS電晶體MN 2 1關 閉，而NMO S電晶體MN 2 3開啓。因此’電容器C 1 的電荷經由NMO S電晶體MN 2 3轉移到電容器C 2 ° 此時，NMOS電晶體MN2 3不造成懕降。 重複上述運作，在圓3之升壓電路的輸出端子N 1 3 可得到、_ V DD >升壓。 簡言之，第二實施例可提供上述第一實施例的.相同效 果。 由於發明範疇是由申請專利範圍而非上文來界定’故 本發明能以數個形式來實施而不悖離主要特徵的精神’因 此本實施例是說明而非限制。 I— I n I r^*衣 I I 訂—— H Μ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央橾準局属工消费合作社印製 本紙張尺度逋用中固國家榡準（CNS ) Α4洗格（210X 297公釐） 16 -