TW301750B - - Google Patents

Description

301750 α7 ______Β7_ 五、發明説明（i) 〔發明之背景〕 本發明係關於一種具備例如DRAM或疑似S RAM 等，發生實行更新動作所用之更新信號的更新定時器的半 導體積體電路及更新定時器週期調整方法，尤其是，關於 一種隨著更新動作之消耗電流的減低化對策。 近幾年來，隨著資訊通信用攜帶機器之普及，對於 DRAM等記憶體提高減低耗電之要請。尤其是， DRAM係在保持資料時也發生依更新之耗電流，因此， 保持資料時之低耗電成爲重要之課題。

如第1 4圖所示，DRAM之記憶體格的保持資料時 間係具有溫度依存性，溫度愈高則保持資料時間愈短。具 體而言，電源電位V cc爲3 . 6V時，溫度每上昇1 0°C ，則保持資料時間係大約1 / 1 . 5地縮短，而在7 5 °C 時之保持資料時間係僅約2 5 °C時之1/1 0。如此，具 有自動更新模態的DRAM係保証溫狀態之保持資料，設 定有對應於高溫時之保持資料時間之極短更新週期。因此 ，因在常溫狀態或低溫狀態下使用時成爲必需以上實行更 新，故成爲該分量消耗不需要之電流。 以下，在输出更新信號的更新定時器上具有溫度依存 性，藉低溫時之更新週期成爲比髙溫時長，而減低低溫時 之更新電流的技術，記載於ISSCC Dige st of Technical Papers, ρρ·268 - 269，Feb. 1991。說明該技術。 保持資料時間之界限要因，係表示於第1 5 ( a )圖

之NM0S電晶體時或表示於第1 5 ( b )圖之PM0S 本紙張尺度適用中國國家標準（CNS ) Α4洗格（210 X 297公釐） 請- 先 閱 Λ 之 注 意

I 經濟部中央標準局男工消費合作杜印製 A 7 B7 五、發明説明（2 ) 電晶體時，均爲發生在記憶體格電晶體之PN接合部之漏 電° 因保持資料時間之溫度依存性係起因於P N接合的漏 電流之溫度依存性，因此，成爲將更新定時器之溫度特性 配合記憶體格漏洩之溫度特性即可以。故，在更新間隔因 具有與記憶體格漏流同等之溫度特性，因此，一般利用記 憶體格之漏流速度來控制更新定時器之更新間隔。 以下，利用第1圖表示利用以往的記憶體格之漏流速 度之更新定時器的電路圖之一例。 經濟部中央梯準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 如第1 6圖所示，因一個記憶體格電容器2 0之電容 極小，爲了未受到電位比較電路2 0 6之输入電容或雜訊 等之影響，約1 0 0 0個之記憶體格，係並聯地連接而構 成作爲本體記億體之虛設的記憶體格塊2 0 1。亦即，儲 存節點2 0 4彼此間.及格板節點2 0 5彼此間係分別互相 地結線，並聯地連接有所有電容器2 0 3。儲存節點 2 〇 4之電位變化係輸入於電位比較電路2 0 6，而在電 位比較逾路2 0 6上與基準電位VREF相比較。又，記億 體格塊2 0 1—般係與記億體本體另外地布置在更新電路 用。 以下，說明如上所述所構成所更新定時器之電路動作 0 首先，如第1 6圚所示，儲存節點2 0 4經記億體格 電晶體2 0 2而充電成電源電位Vcc之期間，在定時器電 路2 〇 8，將作爲更新信號之振擻信號從振遒電路2 0 9 本紙張尺度通用中國國家標準（CNS ) A4规格（2〖0X297公釐） r 經濟部中央樣準局貞工消費合作社印製 301750_^_五、發明説明（3 ) 輸出至輸出端子out，隨著該振盪信號，，記憶體本體 被更新。又，振盪信號之振盪次數係以計數器電路210 被計數，僅振盪更新記憶體本體之全格的次數時，則計數 器電路2 1 0輸出信號而復置閂電路2 0 7，即可停止振 盪電路2 0 9之振盪（停止更新）。 然後，復置閂電路2 0 7時，將記憶體格電晶體 2 0 2成爲斷開，儲存節點2 0 4從電源被切離。如此， 則保持在儲存節點2 0 4之電荷，係藉由記憶體格電晶體 2 0 2之PN接合漏流而逐渐地減少，降低儲存節點 2 0 4之電位。 然後，儲存節點2 0 4之電位下降至基準電位VREF 時，藉電位比較電路2 0 6設定閂電路2 0 7，當閂電路 2 0 7輸出信號時，則定時器電路2 0 8被復置，振逢電 路2 0 9再開始振盪，計時器電路2 1 0再開始振盪次數 之計時（開始更新）。又，當閂電路2 0 7輸出信號時， 電晶體2 0 2成爲導通之狀態，儲存節點2 0 4再充電成 電源電位Vcc。如此，交互地重複實行更新期間與停止更 新期間。 停止更新期間係如上所述，儲存節點2 0 4之電位係 藉從電源電位Vcc下降至基準電位VREF爲止所需之時間 所規定。此時，儲存節點2 0 4之電位降速度係設計成與 記億體本體之電位降速度大約相等，又，溫度特性地設計 成大約相等。因此，依照本電路則不管溫度變化，可設定 最合適之停止更新期間，亦即可設定最合適之更新間隔。 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度遥用中國國家標準（CNS ) Μ见格（210 X297公釐） 經濟部中央標準局員工消費合作社印製 A7 ΒΊ_ 五、發明説明（4 ) 然後，因更新成爲必需之時期，係保持資料時間在所 有本體記億體格之間並不是相等，因此作爲整體記憶體格 °須藉保持資料期間之最短記憶體格來規定。但是，在保 持資料時間之最短的記憶體格與保持資料時間之平均的記 憶體格之間，保持時間也有約3 0倍之不相同。在第1 7 圖表示電源電位V cc爲3 . 6V，而週邊溫度爲7 5°C時 之DRAM記憶格之保持時間的測定結果。由第1 7圖可 知，保持資料時間短之記憶體格係形成群，惟僅佔整體記 憶體格之約0 . 1%。又如在第1 6圖所述的更新定時器 ，並聯地連接多數記憶體格而形成平均化儲存節點電位之 下降速度時，即使須更新保持資料時間最短之記憶體格， 更新定時器之儲存節點2 0 4之電位係也成爲平均化，而 成爲幾乎不會下降。例如，電源電位V cc爲5 V時，儲存 節點2 0 4之電位僅極緩慢地下降至約4 . 9 5V。因此 ，可知開始更新期間之時間，不得不對於基準電位VREF 之些微變動也極敏感，而很難設定最合適之更新間隔。 作爲該對策，考量將儲存節點之電位很快下降至基準 電位VREF 。以往，如記載於日本專利公報特開平4 — 2 5 9 9 8 3號：將記憶體格電容器之電容比記憶體本體 之電容器之電容成爲約10分1而使儲存節點之電荷快速 地消失，或是如記載於日本專利公報特開平5 — 2 2 5 7 7 7號；提案在虛設用記憶體格之基板部分設置 不純物澳度髙之領域，使電晶體之P N接合的電阻値成爲 較小値，而將漏電流僅增加例如進1位至1 . 5位。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 A7 B7 五、發明説明（5 ) 然而，具有上述以往之更新定時器電路的半導體積體 電路裝置係有如下所述之幾個問題。亦即，欲將記憶體格 板之電容成爲10分之1時，很難仍然使用記億體本體之 記憶體格，須另外製作之問題。如此，不能成爲嚴格上之 虛設而因在溫度依存特性上不相同，有很難設定合適之更 新間隔的問題。 又爲了減小電阻値時，因最好的記憶體格之製造過程 成爲多餘之幾種過程，因此在費用方面有成爲不利之問題 。此外，也有在漏電流量上容置產生偏差之缺點。 〔發明之概要〕 本發明係一舉地解決上述以往之問題，其目的係在於 藉更新週期之最合適化，而可減低D RAM等之低溫或常 溫時的更新電流。 經濟部中央標準局員工消费合作社印装 爲了達成上述之目的所用的本發明，係減小記憶體格 電容器之容量，因而可容易地得到依照本體記憶體之溫度 依f性的漏電流特性，且，儲存節點電位之效果速度加快 的構成者。 本發明之半導體積體電路裝置，其特徵爲：具備儲存 電荷之儲存節點的第1電極與連接於格板的第2電極相對 向所成的電容器，及第1電極連接於上述儲存節點，第2 電極連接於在上述電容器之上述第1電極供應電荷的第1 電源，第3電極連接於控制上述電容器之電荷儲存量之控 制線的電晶體所構成的記憶體格配列所成的本體側的記憶 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -8 - 經濟部中央標準局員工消费合作社印製 五、發明説明（6 ) 體格陣列，及輸出保持本體側之該記憶體格陣列之資料所 用之更新信號的更新定時器；該更新定時器係由檢測依上 述記憶體格陣列之漏電流之電壓降的漏流監察器機構，及 接收該漏流監察器機構所輸出之檢測信號，輸出上述更新 信號而且在控制上述漏流監察器機構之控制機構輸出信號 的脈衝產生機構所構成：上述漏流監察器機構係具有與構 成本體側之上述記億體格陣列的記億體格相同之構成，且 上述電晶體之上述第3電極連接於上述控制機構之記憶格 配列所成，產生依上述漏電流之電壓降的虛設記憶體格陣 列，及連接於構成該虛設記億體格陣列的記憶體格之儲存 節點或格板之任何一方，比較產生上述虛設記憶體格陣列 之電位與所定電位，當上述電位與上述所定之電位一致時 輸出信號的電位比較機構，及加速構成上述虛設記憶體格 陣列的上述記憶體格之電壓降的漏流加速機構。 依照上述之半導體積體電路裝置，因漏流監察器機構 係具有與本體側之記憶格相同構成的記憶體格，因此可確 實地監察漏電流，而且因具有加速漏流監察器機構之虛設 記億體格陣列之電壓降的漏流加速機構，可急速地下降漏 流監察器機構的虛設記憶體格陣列之電壓降的漏流加速機 構，而可急速地下降漏流監察器機構之電容器之電位，故 可將更新週期成爲最合適，可減低DRAM等之本體記億 體之低溫時或常溫時之更新電流。 在上述之半導體稹體電路裝置中，上述電位比較機構 係分別連接於構成上述虛設記億體格陣列的上述記億體格 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 B7 301750 五、發明説明（7 ) 請 先 閱 讀 背 孓 S 事 項 再 填 寫 本 頁 之各格板較理想。構成如此，即使在儲存節點側沒有多餘 布置配置電位比較機構時，也可使用與本體側之記憶體格 相同之記憶體格。 在上述之半導體積體電路裝置中，第1漏流加速機構 係構成上述虛設記憶體格陣列的上述記億體格之各格板被 電氣地開放較理想。 構成如上所述時，因鼸著電位從儲存節點消失，相對 向側電極之電荷也自然地消失，因此，儲存節點之電荷係 形成不受大電阻而可消失。故，停止對儲存節點之電荷供 應之後。因快速地經電晶體之接合部而漏流，因此儲存節 點之電位急速地下降，成爲接近保持資料時間之最短記憶 體格的儲存節點之電位降速度。由此，可最合適化更新週 期，更提高DRAM等之本體記憶體之低溫時或常溫時之 更新電流的減低化。 經濟部中央標準局貝工消費合作社印製 又，在上述之半導體積體電路裝置中，第2漏流加速 機構，係第1電極連接於構成上述虛設記憶體格陣列的上 述記憶體格之各格板，而第2電極連接於第2電源，第3 電極連接於上述控制機構的補助電晶體較理想。 構成如此，補助電晶體成爲斷開時，因格板側之節點 成爲電氣地被開放之狀態，在儲存節點之電位下降時，可 發揮與具有上述第1漏流加速機構之發明同樣之作用。此 外，因補助電晶體之接合漏流所產生之格板側的節點之電 位降，儲存節點之電壓降成爲更加速。相反地，在儲存節 點之電位降時，補助電晶體成爲導通時，因儲存節點之電 本紙張尺度適用中國國家橾隼（CNS ) Α4规格（210Χ297公釐） 10 - 經濟部中央標準局貝工消費合作社印製 A7 _B7_ 五、發明説明（8 ) 位降被抑制，因此電位降速度被減速。因此，藉補助電晶 體之導通，斷開動作，不僅儲存節點之電位降速度與具有 上述第1漏流加速機構之發明之情形更被加速之外，因可 控制儲存節點之電位降速度之加減速，故可更合適化更新 時期。 又，儲存節點之電位下降至所定電位而每當再初期化 成第1電源電位，因格板側之節點藉第2電源成爲與第1 電源相同之電位方向的電位，因此，形成可抑制電容器之 第1電極及第2電極間的電位上昇時或電位降時之不平衡 。由此，成爲可避免起因於不平衡的電容器之電容絕緣膜 之破壞等之不方便。 具有上述第1或第2之漏流加速機構時，上述記憶體 格之電晶體係N型MOS電晶體，而上述漏流加速機構係 比上述虛設記億體格陣列連接於比施加於上述本體側的記 億體格陣列之上述第1電源更高電位之昇壓電源較理想。 構成如此，因N型MOS電晶體之PN接合的電位差 會變大，因此成爲增加接合漏流，可更加速儲存節點之電 位效果速度。因此，成爲可較大地採取基準電位VREF之 設定界限，裝置之動作成爲安定。 又，此時，上述記憶體格之電晶體係N型MO S電晶 體，上述漏流加速機構係上述虛設記億體格陣列側的上述 N型M〇 S電晶體之基板，連接於比連接於上述本體側之 虛設記憶體格陣列側的上述N型MO S電晶體之基板的電 源較低電位之降壓電源較理想。 本紙張尺度適用中國國家標準（CNS〉A4規格（210X297公釐） (請先閲讀t面之注意事項再填寫本頁) 叫裝· 訂 11 五、發明説明（9 ) 構成如此，因N型MOS電晶體之PN接合的電位差 會變大，因此成爲增加接合漏流，可更加速儲存節點之電 位效果速度。因此，成爲可較大地採取基準電位VREF之 設定界限，裝置之動作成爲安定。 又，此時，在上述虛設記億體格陣列側之上述儲存節 點或上述格板之至少一方，經由保險絲連接有其中一方之 電極，而連接有另一方之電極所接地的至少一個預備之電 容器，結合於上述儲存節點的電容量値係藉上述保險絲被 切斷可調整較理想。 經濟部中央標準局員工消費合作杜印製 構成如此，因藉第1電源，電荷供應在儲存節點，儲 存節點及格板側之節點的電位上昇時，也經由保險絲有電 荷儲存在儲存節點側或格板側之預備電容器，因此，僅存 在預備電容器之分量成爲增加儲存節點之電荷保持量。由 此，當保險絲被切斷時，則僅預備電容器之電荷保持置的 分量減少儲存節點之電荷保持置。因此，被結合在儲存節 點的電容量値，係藉保險絲之切斷而減少地成爲可微調整 ，因此，例如在製造更新定時器時，成爲對每一批可實行 減少電容量値而調整電壓降速度之方向。 又，此時，在上述虛設記憶體格陣列側之上述儲存節 點或上述格板之至少一方，經由保險絲連接有第1電極， 第2電極連接於上述第1電源，而第3電極連接有連接於 上述控制機構之至少一個預備之電晶體，上述儲存節點之 電位降速度係藉上述保險絲被切斷可調整較理想。 構成如此，因在儲存節點及格板側之節點的電壓下降 本紙張尺度通用中國國家橾準（CNS ) A4規格（210X297公釐） -12 - 301750 B7 經濟部中央橾隼局貝工消費合作社印製 五、發明説明（ 10 ) 時 > 也 經 由 保 險 絲 有 電 荷 流 在儲 存 節 點 側 或 格 板 側 的 預 備 電 晶 體 9 因 此 9 僅存 在在 預 備 電 晶 體 之分 置 9 成 爲 增 加 電 晶 體 之 接合 漏 流 0 由 此 9 當 保 險 絲 被 切 斷 時 9 則 僅 預 備 電 晶 體 之 接 合 漏 流 的 分 量 減 少 作 爲 全 體 之 接合 漏 流 〇 因 此 9 儲 存 節 點 電 位 之 下 降 速 度 9 係 藉 保 險 絲 之 切 斷 而 減 少 地 成 爲 可 微 調 整 9 因 此 9 例 如 在製 造 更 新 定 時 器 時 成 爲 對 每 —* 批 可 實 行 調 整 延 遲 電 壓 降 速 度 之 方 向 〇 在 上 述 半 導體積 體 電 路 裝 置 中 上 述 脈 衝發 生 機嫌 极稱 係 具 有 連 接 於 上 述 電 位 比 較機構 與 上 述控 制 機構 9 及 連 接 於 該 信 號 閂 機構 9 输 出 成 爲 上 述 更 新 信 號 之 脈 衝 的 振 盪 機構 及 計 測 該 脈 衝 之 所 定 次 數 的 計 數 器 所 構 成 的 定 時 器 機構較 理 想 0 構 成 如 此 可 從 漏 流 監 察 器 機構所 输 出 之 檢測 信 號 確 實 地 發 生 更 新 信 號 0 在 上 述 半 導 體 ruz. 積體 電 路 裝 置 中 9 上 述 脈 衝發 生 機構 係 具 有 連 接於 上 述 電 位 比 較 M ti* 极稱 與 上 述 控 制 機構 9 延 遲 接 收 信 號 的 延 遲 機構較 理 想 〇 構 成 如 此 因 可 以 不 需 要 振 盪 機进 様稱 及 計 數 器 等 9 因 此 可 簡 化 裝 置 之 構 成 〇 又 9 也 可 容 易 地 對 應 藉 發 生 同 步 於 漏 流 監 察 器 機4M 饿稱 所 输 出 之 檢 測 信 □Ο» 號 的 脈 衝 所 實 行 的 分 散 更 新模 態 0 在 上 述 之 半 導 體 稹 體 電 路 裝 置 中 > 上 述 脈 衝 發 生 •UHt 雄 俄稱 係 集 中 在 上 述 檢 測 信 號 之 發 生 週 期 的 更 新 週 期 之 期 間 中 的 一 部 分 输 出 所 有 上 述 更 新 信 號 較 理 想 0 構 成 如 此 9 在 更 新 本紙張尺度適用中國國家橾隼（CNS > A4規格（210X297公釐） 經濟部中央標準局貝工消費合作社印掣 A7 __B7_五、發明説明（η ) 週期之期間中，因對於本體側之所有記憶體格發生更新信 號，故可確實地實行更新動作。 在上述之半導體稹體電路裝置中，上述脈衝發生機構 係附加輸出同步於上述檢出信號之發生週期的一脈衝所成 的上述更新信號之構成者。 構成如此，同步於漏流監察器機構所输出之檢出信號 的發生週期的一脈衝所成的更新信號，因依次選擇連接於 本體側之記憶體格陣列的一條字線而實行更新動作，因而 與集中在更新週期之一部分期間而送出更新信號的集中更 新模態相比較，送出更新信號之間隔較廣，故形成可抑制 動作中之電路的發熱，可安定裝置之動作。 本發明之第1種更新定時器週期調整方法，其特徵爲 :具備具有檢測記億體格陣列之漏電流所產生之電壓降的 漏流監察器機構，測定輸出保持上述記憶體格陣列之資料 所用的更新信號之更新定時器之週期的測定過程，及比較 依照構成上述記憶體格陣列的裝置之規格値事先決定的目 標値與上述測定値並予以評價的評價過程，及在未達到評 價之結果之結果目標値時，調整更新週期調整機構的調整 過程等。 依照上述之更新定時器週期調整方法，因在測定過程 測定更新定時器之週期後，在評價過程比較依照裝置之規 格値事先決定之目標値與測定値並予以評價，而在未達到 目標値時則在調整過程調整更新週期調整機構，因此，即 使在最惡劣溫度條件下也形成可以保持資料，而且因隨著 (請先聞讀背面之注$項再填寫本瓦) 裝. 訂 本紙張尺度適用中國國家標率（CNS ) A4規格（210X297公釐） 14 經濟部中央標準局貝工消費合作社印製 五、發明説明（ 12 ) 記 憶 體 格 之 保 持 特 性 可 擴 張 常 溫 或 低 溫 時 之 更 新 週 期 9 因 此 可 減 低 常 溫 或低 溫 時 之 更 新 動 作 所 產 生 的 耗 電 0 本 發 明 之 第 2 種 更 新 定 時 器 週 期 調 整 方 法 ， 其 特徵 爲 • 具 備 9 在 所 定 條 件 之 下 測 定 構 成 記 億 格 陣 列 的 裝 置 之 保 持 資 料 時 間 9 而 從 該 測 定 値 設 定 巨 標 値 的 準 備 過 程 9 及 具 有 檢 測 上 述 記 憶 體 格 陣 列 之 漏 電 流 所 產 生 之 電 壓 降 的 漏 流 監 察 器 機 構 藉 與 上 述 準 備 過 程 相 同 條 件 測 定 輸 出 保 持 上 述 記 憶 體 格 陣 列 之 資 料 所 用 之 更 新 信 號 的 更 新 定 時 器 之 週 期 的 測 定 過 程 9 及 比 較 依 上 述 準 備 過 程 之 巨 標 値 與 上 述 測 定 過 程 之 測 定値 並 予 以 評 價 的 評 價 過 程 > 及 在 未 達 到 評 價 之 結 果 巨 標 値 時 9 细 調 整 更 新 週 期 調 整 機構 的 調 整 過 程 等 〇 依 照 上 述 之 更 新 定 時 器 週 期 3Ββ m 整 方 法 時 因 在 所 定 條 件 下 測 定 在 準 備 •?ra, 過 程 中 構 成 記 憶 體 格 陣 列 的 裝 置 之 保持 資 料 時 間 9 從 該 測 定 値 設 定 巨 標 値 > 而 在 測 定 過 程 中 9 藉 與 準 備 適 程 相 同 之 條 件 測 定 具 有 檢 測 依 記 憶 體 格 陣 列 之 漏 電 流 的 電 壓 降 的 漏 流 監 察 器 機構 而 输 出 保 持 上 述 記 憶 體 格 陣 列 之 資 料 所 用 之 更 新 信 號 的 更 新 定 時 器 之 週 期 後 9 在 評 價 過 程 比 較 評 價 依 準 備 過 程 之 巨 標 値 與 依 測 定 過 程 之 測 定 値 9 而 在 未 達 到 評 價 之 結 果 巨 標 値 時 9 則 在 調 整 過 程 調 整 更 新 週 期 調 整 機構 9 因 而 不 被 限 定 於 裝 置 之 規 格値 9 對 每 一 裝 置 可 設 定 最 適 當 之 更 新 週 期 9 因 此 9 可 更 減低 常 溫 或 低 溫 時 之 更 新 所 產 生 之 耗 電 流 〇 又 ， 因 在 所 定 條 件 下 實 際 地 測 定 在 準 備 過 程 所 使 用 的 裝 置 9 因 而 在 測 定 過 程 以 與 準 備 過 程 相 同 條件 下 測 定 即 可 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 五、發明説明（13 ) 以，而不須要依最惡劣溫度條件下之測定，成爲容易實行 溫度管理。 在第1或第2更新定時器週期調整方法，上述調整過 程係包括重複從上述測定過程至上述調整過程直到達到上 述目標値爲止的過程較理想。構成如此，可確實地得到具 有所期望之更新週期的更新定時器。 又，第1或第2更新定時器週期調整方法，上述更新 週期調整機構係具有儲存電荷之儲存節點的第1電極與連 接於格板之第2電極相對向的電容器，及連接於上述儲存 節點與將電源供應於該儲存節點的電源之間，控制上述儲 存節點的電荷之儲存量的電晶體所成的虛設記憶體跨的上 述漏流監察器機構，其特徵爲：在上述虛設記憶體格之上 述儲存節點或上述格板之一方，經由保險絲連接有其中一 方之電極，連接有另一方之電極被接地之至少—個預備之 .電容器所成；上述調整過程之調整方法係藉切斷上述保險 絲實行較理想。 經濟部中央標準局属工消費合作社印«. 構成如此，因藉切斷連接於預備電容器之保險絲減少 結合電容量，因此可將儲存節點之電位降速度實行微調整 向加速之方向。因此，在例如製造更新定時器時，在每一 批可實行減少電容器之電容量而將電位降速度調整向加速 之方向。 又，第1或第2更新定時器週期調整方法，上述更新 週期調整機構係具有儲存電荷之儲存節點的第1電極與連 接於格板之第2電極相對向的電容器，及連接於上述儲存 本紙張尺度適用中國國家梯準（CNS ) A4規格（210X297公釐)~·— _ 301750 A7 B7 經濟部中央梯準局負工消费合作社印製 五、發明説明（14 ) 節 點 與 將 電 源 供 應 於 該 儲存 節 點 的 電 源 之 間 9 控 制 上 述 儲 存 節 點 的 電 荷 之 儲存 量 的 電 晶 體 所 成 的 虛 設 記 億體格 的 上 述 漏 流 監 察 器 機構 9 其 特 徵 爲 ： 在 上 述虛 設 記 憶體格 之 上 述 儲 存 節 點 或 上 述 格 板 之 一 方 > 經 由 保 險 絲 連 接有 第 1 電 極 第 2 電 極 連 接 於 上 述 電 源 9 第 3 電 極 連 接有 連 接 於 控 制 上 述 電 容 器 之 電 荷儲存 量 的 控 制 機構 之 至 少 一 預 備 電 晶 體 所 成 〇 上 述 調 整 過 程 之 調 整 方 法係 藉 切 斷 上 述 保 險 絲 實 行 較 理 想 〇 構 成 如 此 9 因 藉 切 斷 連 接 於 預 備 電 晶 體 之 保 險 絲 消 除 從 預 備 電 晶 體 流 出 之 漏 電 流 9 因 此 9 在 例 如 製 造 更 新 定 時 器 時 9 在 每 —. 批 可 實 行 將 電 位 降 速 度 調 整 向 延 遲 之 方 向 〇 C 實 施 例 ) 以 下 依 照 圖 式 說 明 本 發 明 之 第 1 實 施 形 態 0 第 1 實 施 形 態 ) 第 1 圖 係 表 示 本 發 明 的 第 1 實 施 形 態 之 半 導 體 阻 積 體 電 路 裝 置 的 整 Μϋ. 贈稱 成 圖 〇 在 第 1 圖 9 由 一 電 容 器 與 — 電 晶 體 所 構 成 之 記 憶 體 格 配 列 所 成 的 記 億 體 格 陣 列 9 係 從 更 新 定 時 器 經 由 更 新 計 數 器 及 字 驅 動 器 9 週 期 地 接 收 更 新 信 號 0 更 新 定 時 器 係 具 有 與 本 體 側 之 記 億 體 格 相 同 構 成 的 記 憶 體 格 9 檢 測 到 記 憶 體 格 之 儲 存 節 點 的 電 位 下 降 直 到 所 定 電 位 而 通 知 至 脈 衝 發 生 電 路 的 漏 流 齡 ΤΤΠ- 察 器 饿稱 9 及 發 生 作 爲 更 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 請-先* 閲 讀 背· 意 事 項 再 填 本 頁 -17 A7 B7 經濟部中央搮準局貝工消费合作社印裝 五、發明説明（ 15 ) 1 I 新 信 號 之 Maa 觸 發 器 的 脈 衝 發 生 電 路所 構 成 0 字 驅 動 器 係 連 接 1 1 I 於 記 1® 體 格 陣 列 之 所 有 字 線 9 藉 活 性 化 連 接 於 由 更 新 計 數 1 1 1 器 依 次 選 擇 的 字 線 ( W L η ) 的 電 晶 體 9 俾 供 應 保 持 資 料 1 I 請- 1 | 用 之 電 荷 〇 先 閲 I I 讀 1 I 第 2 ( a ) 圖 係 表 示 本 發 明 的 第 1 實 施 形 態 之 半 導 體 背 之 1 積 體 電 路 裝 置 的 更 新 定 時 器 之 漏 流 監 察 器 電 路 的 電 路 圖 〇 £ 意 1 I 事 1 如 第 2 ( a ) 圖 所 示 9 更 新 定 時 器 係 由 ： 配 設有第 1 電 極 項 再 1 填 1 1 a 及 第 2 電 極 1 1 b 所 成 的 電 容 器 1 1 9 及 連 接 於 電 寫 本 古 裝 I 容 器 1 1 之 第 1 電 極 1 1 a 9 形 成 儲 存 電 荷 的 儲存節 點 貝 1 1 1 1 2 之 第 1 電 極 的 汲 極 1 3 a 連 接 於 供 應儲存 於 儲存 節 1 1 點 1 2 之 電 荷 的 第 1 電 源 1 5 A ( 電 位 ： V C C ) 之 第 2 電 1 1 極 的 源 極 1 3 b 及 連 接 於 控 制 汲 極 1 3 a 與 源 極 1 3 b 門 訂 1 之 電 流 的 控 制 端 子 R S T 之 第 3 電 極 的 閘 極 1 3 分 別 配 設 1 I 在 基 板 上 所 成 的 N Μ 0 S 電 晶 體 1 3 9 及 監 察 儲 存 節 點 1 1 1 2 之 電 位 9 當 經 電 晶 體 1 3 充 電 成 雷 源 之 電 位 V C C 的 儲 1 1 存 節 點 1 2 之 電 位 因 電 晶 體 1 3 之 漏 奮 流 而 下 降 至 基 準 電 1 1 I* 位 V R E F 時 9 作 爲 更 新 定 時 器 將 信 號 输 出 至 端 子 R Q 的 電 1 1 位 比 較 電 路 1 6 所 構 成 〇 作 爲 本 實 施 形 態 之 特 徵 ， 電 容 器 f 1 1 1 之 第 2 電 極 1 1 b 係 形 成 格 板 1 4 9 電 氣 方 式 地 被 開 1 1 放 0 1 I 又 9 未 予 圖 示 9 電 容 器 1 1 與 電 晶 體 1 3 所 構 成 的 記 1 1 1 憶 體 格 係 並 聯 地 連 接 約 1 0, 0 0 個 形 成 虛 設 記 憶 體 格 陣 1 1 1 列 1 7 0 * 1 1 以 下 9 使 用 第 2 ( a ) 9 ( b ) 圓 說 明 如 上 所 構 成 的 1 1 本紙張尺度適用中國國家標举（CNS ) A4規格（210X297公釐） 經濟部中央橾準局貝工消費合作杜印裝 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐） A7 B7 五、發明説明（16 ) 漏流監察器電路之動作。第2 (b)圖係表示漏流監察器 電路裝置的模式剖面圖。在與表示於第2 ( a )圖之構成 要素柑同之構成要素附與相同之記號而省略說明。首先， 控制端子R S T库爲導通狀態時，在電晶體1 3之閘極 1 3 C施加有所定電壓，藉電荷從位元線1 5 B供應至儲 存節點1 2，儲存節點之電位係成爲電源電位之Vcc。之 後，控制端子R S T成爲斷開狀態時，儲存於儲存節點 12的電荷係主要從電晶體13之汲極成爲漏電流18而 流到基板，故儲存節點1 2之電位逐漸地下降。連接於儲 存節點12的電位比較器16係經常地監察儲存節點12 之電位，當儲存節點1 2之電位下降至基準電位VREF以 下時，則輸出檢出信號。 儲存節點12之電位降速度，係因電氣方式地開放格 板1 4，因而結合於儲存節點1 2的寄生容量1 9等會相 對地減小，因此被加速。 以下，說明在儲存節點12之電位降。 首先，電晶體13成爲導通狀態，儲存節點12之電 位成爲Vcc。之後，電晶體1 3成爲斷開狀態，因儲存節 點1 2成爲浮動狀態，儲存在儲存節點1 2的電荷係主要 作爲電晶體1 3之接合漏電流而失去，因此降低儲存節點 12之電位。該儲存節點12之電位降速度係由漏電流路 徑之電阻値，及結合於儲存節點1 2之電容量値所決定。 欲改變漏電流路徑之電阻値，調整電晶體1 3之尺寸即可 以。又，欲改變電容量値，若電容器11之第2電極 -19 - (#-先閲讀會面之注意Ϋ項再填寫本頁) 裝· 訂 A7 B7 五、發明説明（17 ) 1 1 b之電位時，調整電容器1 1之尺寸即可以。然而， 布置狀況上，因電晶體13及電容器11之尺寸被限定， 因此，產生無法設定漏電流路徑之電阻値或結合於儲存節 點1 2的電容置値之相乘積，亦即產生無法將儲存節點 1 2之電壓降速度設定在所期望之數値。 以下，說明儲存節點之電位降速度與更新週期之關係 。爲了保持記憶體本體之全記憶體格之資料所需的更新週 期，係藉保持資料特性最差之記憶體格被規定，如第1 6 圖所示，在保持資料時間之最差的記憶體格無法保持資料 之時間與5 0 %之記憶體格無法保持資料的時間，約有 3 0倍之時間差。例如將1 0 0 0個之記憶體格如第2 ( a )圖所示地塊化時，因儲存節點1 2之電位降速度係成 爲1 0 0 0個之平均，因此成爲保持資料時間最短的記億 體格之儲存節點1 2的電位降速度之約1/3。亦即，即 使保持資料時間最短的記憶體格之儲存節點12僅下降 IV，虛設記憶體格1 7所結線的儲存節點1 2之電位係 成爲僅下降〇 . 0 3V。因此，即使基準電位VREF·只有 0 . Ο IV之變動，也成爲電位比較電路1 6輸出信號之 時間會大幅度地變動。 /第3圖係表示比較本實施形態的漏流監察器電路之電 位降速度與以往的漏流監察器電路之電位降速度的圈式。 將控制端子RST成爲斷開之時刻作爲t = 0，表示經過 時間t與儲存節點電位之變化。如第3圖所示，實線2 0 係本實施形態的儲存節點之電位變化，而虛線2 1係以往 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） ----「裝-- -· , (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標準扃貝工消费合作社印製 -20 - A7 ΒΊ_ 五、發明説明（18 ) 的儲存節點之電位變化。因對於所定時間t ，虛線 2 1係電位幾乎沒有變化，因此無法設定基準電位VR 之設定餘置，一方面，依照本實施形態時，因電位降速度 被加速，因而所定時間t附近的儲存節點電位之變化置比 以往者大，故可用餘量2 2設定基準電位VREF ，可將更 新週期之誤差容許範圍2 3集中在較狹窄範圍。 如上所述，爲了加速如第2 ( a )圖所示之儲存節點 12之電位降速度，在虛設記億體格17互相結線格板節 點1 2，而將格板1 4側之節點作爲成爲浮動之構成。因 此，在例如使用0 . 5//m過程之1 6M位元DRAM時 ，結合於儲存節點12的浮游電容量，係成爲電容器11 之電容量値之約1/2 0，而儲存節點1 2之電位降速度 係僅加速約2 0倍。 經濟部中央揉準局負工消费合作社印装 (t先閲讀_背面之注意事項再填寫本頁) 具體上，歩隹4圖表示測定例子。將實驗性1 6 Μ位 元DRAM作爲對象，在電源電位Vcc=3 . 6V，週邊 溫度7 5°C，基板電位VBB=— 1 . 3V之條件下，實測 本實施形態之漏流監察器電路之電位降速度與以往的漏流 監察器電路之電位降速度的圖式。將控制端子R S T成爲 斷開之時刻作爲t = 0，而表示經過時間t與儲存節點電 位之變化。表示於第4圖之曲線2 4係表示本實施形態的 儲存節點之電位變化，曲線2 5係表示以往的儲存節點之 電位變化。表示以往之電位變化之曲線2 5，係時間經過 一秒鐘後的儲存節點電位係超過3.5V，不可能設定基 準電位VREF 。對此，表示依本實施形態之電位變化的曲 本紙張尺度遍用中國國家梂隼（CNS ) A4規格（210X297公釐） 21 A7 301750 B7 五、發明説明（19 ) 線2 4，係時間經過一秒鐘後之儲存節點電位係下降至 2 . 6V，而可設定基準電位VREF 。又，表示依本實施 形態之電位變化的曲線2 4，係也可確認接近保持特性差 之少數記億體格群的錯誤格之儲存節點的電壓降速度。 如此，依照本實施形態，在更新定時器之漏流監察器 電路中，藉電氣方式地開放格板1 4側之節點，因可急速 地下儲存節點1 2之電位，可接近於保持資料時間之最短 本體記憶體格的儲存節點電位之下降速度，因此，成爲可 設定反映保持資料時間的更新間隔。因此，可得到最合適 之更新週期，因而可得到減低半導體記億裝置之低溫或常 溫時的更新電流。 (第1實施形態之第1變形例） 以下，依照圖式說明本發明的第1實施形態之第1變 形例。 經濟部中央標準局男工消費合作社印裝 ( a )圖係表示本變形例的半導體稹體電路裝置 之更新定時器之漏流監察器電路的電路圖。在與表示於第 2 ( a )圖之構成要素相同之構成要素附與相同記號而省 略說明。欲互相結線依第1實施形態的虛設記憶體格陣列 1 7的記憶體格之各儲存節點1 2，必須變更儲存節點 1 2之形狀。因此.，無法直接使用與本體側之記億體格相 同之記憶體格。又，在依表示於第2圖之第1實施形態的 更新定時器。欲拉出儲存節點12而輸出在電位比較電路 1 6，若考量布置也有極難之情形。 本紙張尺度遑用中國國家標準（CNS ) A4規格（2丨OX297公釐） -22 - B7 五、發明説明（20 ) 依本變形例，電位比較電路16係連接電容器11的 第2電極1 1 b，亦即連接於格板1 4，俾監察第2電極 1 1 b之電位。 亦即，即使以電位比較電路16監察格板14時，因 格板14係與儲存節點12相同速度下降電位，因此，以 監察儲存節點12時同樣之時間，電位比較電路16係輸 出信號。又，在上述之16M位元DRAM，可知各格板 節點14本來就結線，如第5 (b)圖所示，從格板1 4 拉出配線比從儲存節點12拉出配線更容易输出至電位比 較電路1 6。 如此，依照本變形例，因電位比較電路1 6係連接於 格板14而監察格板14之電極的電位，因此即使在儲存 節點1 2側沒有餘裕來配置電位比較電路1 6之布置時， 也可使用與本體記億體相同之記憶體格。 (第1實施形態之第2變形例） 以下，依照圖式說明本發明的第1實施形態之第2變 形例。 ( a )圖係表示本變形例的半導體積體電路裝置 之更新定時器之漏流監察器電路的電路圖°在與表示於第 2 ( a )圖之構成要素相同之構成要素附與相同記號而省 略說明。在第6 (a)圖，構成虛設記憶體格陣列17之 記憶體格的電晶體1 3之源極1 3 b係連接有比連接於構 成本體側之記憶體格的電晶體之第2電極的電源v 較高 請: 先 閲 背 之 注 項 再 填 本 頁 經濟部中央樣準局员工消費合作社印製 本紙垠尺度逋用中國國家橾準（CNS ) A4規格（210X297公釐） 23 - 經濟部中央標準局肩工消費合作社印製 A7 B7 五、發明説明（21 ) 之昇壓電源15C (電位：VD )。又，在相同電晶體 1 3之基板，連接有比連接於本體側之記憶體格的電晶體 之基板較低電位的降壓電源（電壓：VSUB )。 依照本變形例，因可將施加於NMOS電晶體的電晶 體1 3之PN接合之電位差形成較大（VD — VSUB )， 因而僅該分量會增加接合漏電流，故可更加快儲存節點 12之電位降速度。在第6 (b)圖表示測定例子。表示 本變形例的漏流監察器電路之電位降速度與第1實施形態 的漏流監察器電路之電位降速度的圖式。將控制端子 RST成爲斷開之時刻作爲t = 0，表示經過時間t與儲 存節點電位之變化。比較依本變形例之曲線2 6與依第1 實施形態之曲線2 7相比較，因經過時間t後的電位變化 之傾斜較大，因此可增大基準電位VREF之設定餘量。 (第2實施形態） 以下，依照圖式說明本發明的第2實施形態。 ¥ 7圖係表示本發明之第2實施形態的半導’體積體電 路裝置之更新定時器之漏流監察器電路的電路圖。在與表 示於第2 ( a )圖之第1實施例的漏流監察器電路之構成 要素相同之構成要素附與相同之記號而省略說明。在第7 圖中，當儲存節點1 2之電位變化時，對於電容器1 1之 第1電極1 1 a及第2電極1 1 b之耦合，在電位上昇時 與電位下降時若在幫氣上未平衡時，由於儲存節點1 2重 複充放電，格板14之電位係成爲繼續上升昇或繼續下降 本紙張尺度適用中國國家橾準（CNS > A4現格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝_ 訂 -24 A7 __B7___ 五、發明説明（22 ) 。若格板1 4側的第2電極1 1 b之電位繼績上昇或下降 時，也有產生破壞電容器1 1之電容量絕緣膜等之不良影 響之虞。 本實施形態之漏流監察器電路係將電容器1 1之第2 電極1 1 b構成經由第1電極之汲極3 0 a連接於格板 1 4，第2電極之電源3 Ob連接於第2電源3 1A，第 3電極之閘極3 0 e連接於控制端子RST的補助電晶體 3 0而連接於第2電源3 1A (電位：V c c〉。亦即，電 晶體1 3成爲導通之狀態而在儲存節點12連接於第1電 源1 5 A之電位V cc的期間將格板1 4充電成第2電源 3 1 A之電位Vcc，而且電晶體1 3成爲斷開之狀態而儲 存節點1 2之電位開始下降之前，將補助電晶體3 0成爲 斷開之狀態而將儲存節點12成爲浮動狀態。 又，電晶體1 3依照成爲導通或斷開之控制信號，另 外設有變更儲存節點12之電位降速度而控制補助電晶體 3 0之截止動作的控制電路，該控制電路係構成可變更補 助電晶體3 0之截止動作的時間。 因此，依照本實施形態，儲存節點1 2之電位降速度 係與第1實施形態時同樣地，比固定格板14之電位時成 爲加速之狀態。又，此時，因格板14係每一週期地充電 成第2電源3 1 A之電位Vcc，因此，不會產生格板1 4 之電位繼續上昇或下降之情形。又，藉補助電晶體3 0之 接合漏電流，因格板14之電位降成爲更加速，因此，對 於儲存節點1 2之電位降，也如第1實施形態時，比僅將 表紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐)~~ ^ 請· 先 閲 讀. 背 之 ，注

I 寫 本 頁 裝 訂 經濟部中央標準局員工消費合作杜印製 Α7 Β7 經濟部中央橾準局貞工消費合作社印製 五、發明説明（23 ) 1 | 格板 1 4 電 氣 方 式 地 開 放 時 成 爲 更 加 速 0 1 I 此 外 5 由 補 助 電 晶 體 3 0 之 截 止 動 作 9 不 但 加 速 儲 存 1 1 I 節 點 1 2 之 電 位 降 速 度 9 因 藉 控 制 電 路 控 制 儲存 節 點 1 2 1 I nr I 之 電 位 降 速 度 之 加 減 速 9 因 此 可 提 高 更 新 時 期 之合 適 化 先 閲 it 1 1 Ο 亦 即 9 在 儲 存 節 點 1. 2 之 電 位 降 時 9 因 將 補 助 電 晶 體 背· ώ 之 1 3 0 成 爲 斷 開 5 可 加 快 儲 存 節 點 1 2 之 電 位 降 速 度 〇 相 反 注 意 1 1 事 地 若 將 補助 電 晶 體 3 0 成 爲 導 通 9 可 減 速儲存節 點 項 再 1 填 1 2 4 之 電 位 降 速度 〇 爲 本 百 裝 I 依 第 2 實 施 形 態 之 漏 流 監 察 器 電 路 9 係 說 明 將 電 晶 體 只 1 1 1 1 3 成 爲 斷 開 之 刖 9 將 補 助 電 晶 體 3 0 成 爲 斷 開 9 並 將 格 1 1 板 1 4 成 爲 浮 動 狀 態 9 惟 儲 存 節 點 1 2 下 降 至 所 定 電 位 爲 1 1 止 ， 將 格板 1 4 之 電 位 固 定在 第 2 電 源 3 1 A 之 電 位 V C C 訂 1 而 不 加 速儲 存節 點 1 2 之 電 位 降 速 度 9 使儲存節 點 1 2 之 1 | 電 位 下 降 至 比 基 準 電 位 V R E F 較 髙 之 所 定 電 位 之 後 9 才 將 1 I 補 助 電 晶 體 3 0 成 爲 斷 開 而 將 格 板 1 4 成 爲 浮 動 狀 態 9 加 1 1 快 儲 存 節 點 1 2 4 之 電 位 降 速 度 ， 即 可 設 定 更 詳 細 之 時 間 又 9 依 第 2 實 施 形 態 的 漏 流 監 察 器 電 路 9 係 在 格 板 1 ί 1 1 4 經 由 補 助 電 晶 體 3 0 連 接 於 第 2 電 源 3 1 A 之 電 位 - 1 | V C C > 惟 由 Ν Μ 0 S 電 晶 體 構 成 補 助 電 晶 體 3 0 時 9 考 慮 1 I 儲 存節 點 1 2 之 電 位 降 置 在 N Μ 0 S 電 晶 體 ns» 之 接 合 不 在 1 1 | 順偏 壓 之 範 圍 內 J 設 定 連 接 之 電 源 電 壓 即 可 以 〇 此 時 之 一 1 1 指 標 係 將 第 2 電 源 3 1 A 之 電 位 9 成 爲 第 1 電 源 1 5 A 之 1 1 電 位 V c C 與 補 助 電 晶 體 3 0 之 基 準 節 點 電 位 V B B ( 負 電 位 1 1 本紙張尺度逋用中國國家橾隼（CNS ) A4規格（21〇Χ297公釐〉 A7 一__B7_ 五、發明説明（24 ) )之合計値（VCC+VBB)以上。又，藉PMOS電晶體 構成補助電晶體3 0時。若在不會有不良影響之範圍，則 完全不需考慮連接之電源電壓。 (第2實施形態之第1變形例） 以下，依照圖式說明本發明的第2實施形態之第1變 形例。 圖係表示本變形例的半導體積體電路裝置之更新 定時器之漏流監察器電路的電路圖。在與表示於第7圖之 構成要素相同之構成要素附與相同記號而省略說明。 如第8圖所示，本變形例之漏流監察器電路，係在儲 存節點1 2，分別經由保險絲F 2 1〜F 2 η並聯地連接 有一個以上之預備電晶體C 1 1〜C 1 η之其中一方的電 極，而分別接地有另一方之電極；在格板1 4，分別經由 保險絲F 3 1〜F 3 η並聯地連接有一個以上之預備電晶 體C 2 1〜C 2 η。結合於儲存節點1 2之電容量値係構 成藉保險絲F 2 1〜F 2 η或F 3 1〜F 3 η之遮斷可調 整成減少。 又，在儲存節點1 2，分別經由保險絲FI 1〜 F 1 η並聯地連接有一個以上之預備電晶體Τ 1 1〜 ΤΙ η之各汲極，各源極分別連接於第1電源1 5Α，各 閘極分別連接於控制端子RST，而在格板1 4，分別經 由保險絲F 4 1〜F 4 η並聯地連接一個以上之預備電晶 體Τ21〜Τ2η之各汲極，各源極分別連接於第2電源 請- 先 閲 背· 之 注 項 再d 填叫 % 装 本衣 頁 訂 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家橾準（CNS ) A4規格（210x297公釐） -27 - A7 B7 五、發明説明（25 ) 3 1A，各閘極分別連接於控制端子RST。從儲存節點 1 2所流出之漏電流量，係構成藉保險絲F 1 1〜F 1 n 或F 4 1〜F 4 η之遮斷可調整成減少。 如上所述，儲存節點1 2之電位降速度係在配置有結 合於儲存節點1 2之浮游電容器，電晶體1 3之漏電流之 補助電晶體3 0時，藉其漏電流分別被規定。 因此，欲加快儲存節點1 2之電位降速度，則減少結 合於儲存節點1 2之浮游電容量，或增加電晶體1 3或補 助電晶體3 0漏電流即可以。相反地，欲減速儲存節點 1 2之電位降速度，則增加結今於儲存節點1 2之浮游電 容量，或減少電晶體1 3或補助電晶體3 0之漏電流即可 以0 由此，爲了將結合於儲存節點1 2之浮游電容量調整 向減少方向，構成將一個以上之預備電晶體C 1 1〜

Cl η及C2 1〜C2n，分別經由保險絲F2 1〜 F 2 η及F 3 1〜F 3 η分別連接於儲存節點1 2及格板 1 4 ，藉適當地遮斷保險絲F2 1〜F2n或F3 1〜 經濟部中央梯準局貝工消費合作社印製 (免先閲讀常面之注意事項再填寫本頁) F 3 η中之幾個保險絲，可減少結合於儲存節點1 2 5之 電容量値。當然，預備電晶體Cl 1〜Cl η及C2 1〜 C 2 η係僅配置於儲存節點1 2或格板1 4之任何一方均 可以。 爲了將電晶體1 3及補助電晶體3 0之漏電流調整向 減少方向，構成將一個以上之預備電晶體Τ 1 1〜Τ 1 η 及Τ2 1〜Τ2 η，分別經由保險絲F 1 1〜F 1 η及 本紙張尺度適用中國國家標準（CNS ) Α4規格（2丨Ο X 297公釐） ' A7 B7 301750 五、發明説明（26〉 F 4 f〜F 4 η分別連結於儲存節點1 適當地遮斷保險絲F 1 1〜F 1 η或F 幾個保險絲。可減少從儲存節點12所 ，預備電晶體ΤΙ 1〜ΤΙ η及Τ2 1 置於儲存節點12或格板14之任何一 例如，欲加快儲存節點1 2之電位 斷連接於預備之電容器C 1 1〜C 1 η 的保險絲F21〜F2n或F31〜F 絲。此時，未遮斷連接預備電晶體T 1 T2 1〜T2n的保險絲FI 1〜F1 F 4 η，仍然在該狀態下即可以。 如此，依照本變形例，藉遮斷預備 Cl η及C2 1〜C2n之保險絲F2 F 3 1〜F 3 η可調整加快儲存節點1 。相反地，藉遮斷預備電晶體Τ1 1〜 Τ2η之保險絲FI 1〜Fin或F4 2及格板1 4，藉 4 1〜F 4 η中之 漏流之電流。當然 〜Τ 2 η，係僅配 方均可以。 降速度，適當地遮 及C 2 1〜C 2 η 3 η中之幾個保險 1〜Τ 1 π及 η及F 4 1〜 電容器C 1 1〜 1〜F 2 η或 2 4之電位降速度 Τ 1 η及Τ 2 1〜 1〜F 4 η之幾個

請-先 閲 讀 背. * fL 連 減 成 整 調 可 絲 險 保 經濟部中央橾準局員工消費合作社印製 體 導 半 。 之 態態 形形 施施 實實 3 3 第第 之的 發發 本本 明示 說表 式係 ), 圖圖 態照} 形依 a 施，{ 實下^ 3 以^ 第 圖 路 t pr 的 器 時 > 晶電 a 電生 ί 助發 9 補衝 第之脈 於態的 示形明 表施說 ，實所 2 態 第形 述施 上實 依本 有在 定具及 新由路 更係電 之器器 置時察 裝定監 路新流 電更漏 體之的 稹圖體 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -29 - A7 B7 五、發明説明（27 ) 路及漏流監察器電路之控制機構的驅動電路所構成。因此 ，在與表示於第7圖之漏流監察器電路相同之構成要素附 與相同記號而省略說明，以脈衝發生電路爲中心加以說明 脈衝發生電路係由：藉漏 設定的閂電路4 0，及接收閂 號而輸出作爲更新信號之振盪 振盪次數分量之振盪信號時輸 接收藉該信號所復置的閂電路 信號之輸出的定時器電路41 定時器電路4 1係由：接 所設定的閂電路4 0之輸出而 4 2，及計數振盪次數而在達 電路4 0輸出復置信號的計數 以下，一面參照表示於第 流監察器電路之檢出信號所 電路4 0設定時所输出之信 信號，而且在結束輸出所定 出復置問電路4 0之信號， 4 0之输出信號而停止振盪 所構成。 收藉漏流監察器電路之輸出 輸出振盪信號的振盪電路 到所定之振垦次數時，在閂 器電路4 3所構成。 9 (b)圖之時序圖一面說 請· 先 閲 背 ft 之 注 意 事 項 再/ 填 ）I裝 頁 訂 經濟部中央標隼局貝工消費合作社印裝 明如上所構成的更新 在時刻t 1，漏流監 1 3被充電成第1電 被充電之期間，定時 爲更新信號之脈衝信 電路4 3計數該脈衝 憶體格陣列係同步於 而被更新。然後，在 憶體格陣列之所有記 定時器之基本上的 察器電路之儲存節 源1 5 A之電位V 器電路4 1，係從 號输出至输出端子 信號之振盪次數。 從定時器電路4 1 時刻t 2僅振盪結 憶體格之次數分置 電路動作。 點1 2經電 cc。儲存節 振盪電路4 0 U T，在 同時，本體 所輸出之脈 束更新本體 時，則計數 首先， 晶體 點1 2 2將成 計數器 側之記 衝信號 側之記 器電路 本紙張尺度逋用中國國家梂準（CNS ) A4規格（210X297公釐） 五、發明説明（28 ) 4 3輸出信號而復置閂電路4 0，停止振盪電路4 2之振 盪（停止更新）° 之後，閂電路4 0被復置時，接收該復置信號之驅動 器電路4 4，係斷開漏流監察器電路之電晶體1 3而從第 1電源1 5 A切開儲存節點1 2，而且斷開補助電晶體 3 0，從第2電源3 1A切開格板1 4。又，如第2實施 形態所述，分別可控制電晶體1 3與補助電晶體3 0較理 想。 之後，保持在儲存節點12之電荷係藉電晶體13之 接合漏流逐漸地減少，開始下降儲存節點1 2之電位。附 帶地，如使用第3圖所述，儲存節點12之電位降量係如 曲線4 5所示與'依以往之漏流監察器電路之虛線4 6相比 較成爲較大，因而使基準電位VREF之設定餘童增大。在 時刻t 3，儲存節點1 2之電位下降至基準電位VREF時 ，則藉來自電位比較電路1 6之輸出信號設定閂電路4 0 而從閂電路4 0输出信號。藉該閂電路4 0之输出信號復 置定時器電路41，振盪電路再開始振盪，計數器電路 經濟部中央標準局員工消費合作社印製 4 3成爲再開始振盪次數之計數（開始更新）。 藉被復置之閂電路4 0之输出信號，漏流監察器電路 之電晶體1 3及補助電晶體3 0成爲導通狀態，儲存節點 1 2成爲再被充電成第1電源1 5A之電位Vcc。如此， 交互地重複實行更新期間與停止更新期間。 如此，依照本實施形態之更新定時器，則在漏流監察 器電路藉加快儲存節點1 2之電位降速度，藉接近於保持 本紙张尺度適用中國國家橾準（CNS ) A4说格（210X297公釐） A7 B7 301750 五、發明説明（29 ) 請·-先 閲 讀. 背 之 注 意 事 項 填 、 寫癸 本衣 頁 資料時間最短的本體記億體之儲存節點之電位降速度，成 爲可設定反映保持資料時間的更新間隔。當然，在漏流監 察器電路，使用其他之實施形態或變形例之漏流監察器電 路或脈衝發生電路，成爲可設定更合適之更新間隔。 (第4實施形態〉 以下，依照圇式說明本發明的第4實施形態。 \y# 1 0 ( a )圖係表示本發明的第4實施形態之半導 體積體電路裝置之更新定時器的電路圖。表示於第10 ( 訂 a)圖之更新定時器係由：具有依上述第2實施形態之捕 助電晶體的漏流監察器電路及在本實施形態所說明之脈衝 發生電路及漏流監察器電路的控制機構的驅動器電路所構 成。因此，在與表示於第7圖之漏流監察器電路相同之構 成要素藉附與相同之記號而省略說明，以脈衝發生電路爲 中心加以說明。 經濟部中央標準局員工消费合作社印製 本脈衝發生電路係由：接收漏流監察器電路內之電位 比較器1 6檢測基準電位VREF並輸出之檢測信號延遲且 反轉該檢測信號的延遲電路5 0，及藉延遲電路5 0所輸 出之信號，輸出成爲更新信號之脈衝信號的振盪電路4 2 ，及僅所定次數分量計數該脈衝信號計數器電路4 3所構 成。 以下，使用表示於第1 0 ( b )圖之時序圖說明如上

所構成的更新定時器之動作。首先，在時刻t1，漏流監 察器電路內之儲存節點1 2的電位下降至基準電位VREF 本紙張尺度遑用中國國家橾準（CMS ) Α4規格（2丨0Χ297公釐） 32 經濟部十央橾準局貝工消費合作社印製 A 7 B7 五、發明説明（30 ) 以下時’，電位比較器1 6輸出檢測信號。該檢測信號係輸 入在脈衝發生電路之延遲電路5 0。藉延遲電路5 0所延 遲之輸出信號係在時刻t 2，輸入於發生電路4 2而振盪 電路4 2係將脈衝信號輸出於輸出端子OUT，而且經由 驅動器電路4 4而输入至漏流監察器電路之電晶體1 3及 補助電晶體3 0之閘極。由此，儲存節點1 2直到時刻 t 3爲止再充電至電位Vcc，停止漏流監察器電路的檢出 信號之输出。亦即，延遲電路5 0係問扣漏流監察器電路 之输出，藉生成延遲時間t 4之脈衝寬，規定儲存節點 1 2之充電時間。漏流監察器電路之動作週期t係成爲合 計輸出信號之輸出時間的兩倍時間（t 4 X 2 )及儲存節 點1 2之電位從Vcc下降至基準電位VREF爲止之電位降 時間t 5的時間。 延遲電路5 0之输出成爲觸發信號，藉振盪電路4 2 施行振盪，作爲更新定時器输出信號。同步於該信號，依 次選擇該本體側之記憶體格陣列之字線，而實行更新。又 ，漏流監察器電路之输出直接連接於振盪電路4 2也可以 〇 在振盪電路4 2連接有計數器電路4 3，振盪電路 4 2結束對應於字線之條數的所定次數分量之振盪時，藉 計數器電路4 3停止振塗電路4 2，結束更新動作。此時 ，更新動作係成爲集中於漏流監察器電路之動作週期t的 期間之一部分所實行的集中更新模態。 又，發生延遲電路5 0之延遲時間t 4係只要充分成 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ------Γ--Ί「，裝-- (t先閣讀背面之注意事項再填寫本頁) 訂 -33 - 經濟部中央橾準局貝工消費合作社印製 A7 ____B7_ 五、發明説明（31 ) 爲振逢電路4 2之觸發信號即可以，而不要求精確度。 又，發生振盪電路5 0之延遲時間t 4係比更新金字 線所需之時間更久時，若使用作爲振盪電路4 2之啓動信 號的漏流監察器電路之輸出或振盪電路5 0之輸出，則計 數器電路4 3係成爲不需要。附帶地，振遒電路4 2係成 爲輸入有啓動信號之期間係繼續振盪。 如此，依照本實施形態之更新定時器，則在漏流監察 器電路加快儲存節點1 2之電位降速度，藉接近保持資料 時間最短之本體記億體格的儲存節點之電位降速度，成爲 可設定反映保持資料時間的更新間隔。當然，在漏流監察 器電路，使用其他之實施形態或變形例之漏流監察器電路 或脈衝發生電路，成爲可設定更合適之更新間隔。 (第4實施形態之第1變形例） 以下，依照圖式說明本發明的第4實施形態之第1變 形例。 '、第1 1 ( a )圖係表示本變形例的半導體積體電路裝 置之更新定時器的電路圖。表示於第1 1 ( a )圖之時器 係由：具有依上述第2實施形態之補助電晶體的漏流監察 器電路及在本實施形態所說明之脈衝發生電路及漏流監察 器電路的控制機構的驅動器電路所構成。因此，在與表示 於第7圖之漏流監察器電路相同之構成要素藉附與相同之 記號而省略說明，以脈衝發生電路爲中心加以說明。 本脈衝發生電路係由：接收漏流監察器電路內之電位 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐） (免先閲讀.背面之注意事項再填寫本頁) ，裝· 訂 34 301750 A7 B7 五、發明説明（32 ) 比較器1 6檢測基準電位V R E F並输出之檢測信號，延遲 且反轉該檢測信號的延遲電路5 1 ，及反轉延遲電路5 1 輸出之信號，並输出更新信號的反轉電路5 2所構成。 以下，使用第11 (b)圖將本變形例的更新定時器 之動作比較說明依第4實施形態的更新定時器之動作。 表示於第1 1 (a)圖的漏流監察器電路，係在加快 儲存節點1 2之電位降速度，漏流監察器電路之動作週期 t可設定成比更新週期之上限更短時，可適用同步於漏流 監察器之輸出而選擇字線的分散更新模態，亦即，藉漏流 監察器電路之輸出週期t與更新定時器之输出週期t REF 同步的更新定時器之輸出，依次選擇字線而可實行更新。 經濟部中央標準局員工消費合作杜印製 (诜先閲讀背面之注意事項再填寫本X) 將依第4實施形態之集中更新模態與依本實施形態之 分散更新模態，比較相等地設定一條字線之更新間隔之情 形。自某一字線被選擇之後直到下一字線被選擇爲止的更 新週期，係在集中更新模態，因存有停止更新期間，因此 集中模態者較短。因此，發生依電路動作之發熱現象，因 而更新週期愈短發熱量愈多。因對於一條字線之更新間隔 相等，因此平均之發熱量係相等，惟因在集中更新模態會 集中發熱，故裝置之溫度上昇係集中更新者形成較大。 因資料之保持資料係溫度愈低愈優異，因而分散更新 模態者可設定較長之更新間隔，故可更減低耗電量。 又，依照本變形例，因與依其他實施形態之脈衝發生 電路相比較不需要振盪電路及計數器電路，故可減小脈衝 發生電路之電路規模。 本紙張尺度逍用中國國家標率（CNS ) A4規格（2丨0X297公釐） -35 - 經濟部中央標準局貝工消费合作社印製 A7 _B7_ 五、發明説明（33 ) (第5實施形態） 以下，說明本發明之第5實施形態。 在從裝置之外部使用控制更新動作之模態時，則在更 新週期決定規格値，而裝置之保持資料特性係須滿足規格 。因此，在自動更新模態中，若更新週期在規格値以內， 裝置也可繼續保持正確之資料。例如在6 M D R AM之 4k更新對應版，係因更新週期規格成64ms，因此， 本發明之更新定時器係在最差溫度條件，實現6 4 m s以 下之更新週期即可以。如使用第16圖所述，因記憶體格 之漏流特性係不一樣，因此使用本發明之虛設記憶體格之 漏流特性也不一樣。更新定時器週期係每一裝置不相同。 若使用如第8圖所示之更新週期調整電路，則也可伸縮更 新週期。首先，藉最差溫度條件，在每一裝置測定更新定 時器所發生之更新信號的週期，並比較測定結果與規格値 所設定的目標範圍。測定結果若未在目標範圍時，藉更新 週期調整電路來調整更新週期之後，再測定並再比較。 以下，一面參照圖式一面說明更新定時器週期調整方 法之具體例。 /第1 2圖係表示本發明之第5實施形態之更新定時器 週期調整方法的流程圖。 首先，在過程SY1，將更新週期之目標値對規格値 之6 4ms設定在5 Oms〜6 Oms。當然，該目標値 係滿足規格値之數値即可以，對設定範圍並沒有嚴格之意 本紙張尺度適用中國國家梂準（CNS > A4規格（210X297公釐） (請先閲讀#·面之注意事項再填寫本頁) 装. 訂 -36 - 經濟部中央標準局貝工消費合作社印製 A7 B7五、發明説明（34 ) 義，惟愈接近規格値則愈增大依本發明之更新動作所耗之 耗電流的削減效果。 之後，在過程ST 2，每一裝置藉最差溫度條件下測 定更新定時器所输出之更新信號之週期。 然後，在過程ST3，若依某一裝置之第1次之測定 結果爲1 0 Oms時，則比較上述目標値與第一次之測定 値而成爲不及格者。 然後，在過程ST4 ;藉修正具有判定爲不及格之裝 置的更新定時器的漏流監察器電路之虛設記憶體格內的預 備電晶體之保險絲，使更新週期調整成較短。 然後，重複過程ST2，再測定經微調之裝置，因得 到第2次測定結果之5 6ms，因此在下一比較過程 S T 3中比較上述目標値與第2次之測定結果而成爲合格 者0 當然，再測定之結果與目標範圍偏離時，再實行保險 絲之修正，重複再測定即可以。 依照本實施形態時，在最差溫度條件下也可保持資料 ，且隨著記憶體格之保持特性可實現常溫或低溫時之更新 週期被擴張之更新定時器。 又，更新週期之目標値係沿著檢査規格來設定也可以 。亦即，一般，檢査保持特性之規格値係對於外部更新規 格値成爲餘量（邊界）自由，因在不降低良品率之範圍內 設定較高，因此配合檢査規格値決定更新定時器週期者， 可更減低依更新之耗電。 (請先閲讀_背面之注意事項再填寫本頁) 裝. 訂 本紙張尺度通用中國國家標準（CNS ) A4規格（210XW7公釐） -37 - 經濟部中央梂準局貝工消費合作杜印製 A7 B7_五、發明説明（35 ) (第5實施形態之第1變形例） 以下，說明本發明的第5實施形態之第1變形例。 依來自裝置外部之控制的更新週期係被規格化成特定 値，惟在實際裝置中，保持特性格外地優異，即使作爲規 格値之十倍以上之更新週期，也可保持資料之情形。 因此，在本變形例，測定每一裝置之保持特性，而以 該測定値作爲基礎設定更新定時器週期之目標値。 以下，一面參照圖式一面說明更新定時器週期調整方 法之具體例子。 \^第1 3圖係表示本變形例之更新定時器週期調整方法 的流程圖。 首先，在過程ST11，測定某一裝置之保持資料時 間，假定爲5 0 Oms。 然後，在過程ST1 2，以實測値5 0 0 ms爲基礎 ，作爲估計餘量之目標値，設定爲3 5 0ms〜4 0 0 m s ° 之後，在過程ST1 3，測定使用與實測之裝置相同 之裝置的更新週期。 之後，在過程ST 1 4，依某一裝置之第1次測定結 果爲2 5 0ms時，則比較上述目標値與第1次之測定値 而成爲不及格者。 然後，在過程ST15:藉修正具有判定爲不及格之 裝置的更新定時器的漏流監察器電路之虛設記憶體格內的 (#·'先閲讀背面之注意事項再填寫本頁) .裝. 訂 本紙張尺度適用中國國家橾準（CNS ) A4現格（210 X297公釐） -38 - 經濟部中央樣準局貝工消費合作杜印製 A7 B7 五、發明説明（36 ) 預備電晶體之保險絲，更新週期調整成較長。 然後，重複過程ST1 3，再測定經微調之裝置，因 得到第2次測定結果之3 7 Oms，因此在下一比較過程 ST 1 4中比較上述目標値與第2次之測定結果，因第2 次之測定結果在目標範圍內，故成爲合格者。 依照此方法，則在每一裝置可設定最合適之更新間隔 。又，因在過程S T 1 1的測定保持資料時間時之溫度條 件與在過程ST1 1的測定更新定時器週期時之溫度條件 若一致，則在最差溫度條件下不窬要測定或調整更新定時 器週期，因此溫度管理成爲容易。 〔圖式之簡單說明〕 X/第1圖係表示本發明的第1實施形態之半導體積體電 路裝置的整體構成圖。 ~第2 ( a )圖係表示本發明的第1實施形態之半導體 積體電路裝置之更新定時器之漏流監察器電路的電路圖。 ( b )圖係表示本發明的第1實施形態之半導體 積體電路裝置之更新定時器之漏流監察器電路的模式剖面 圖° 第/3圖係表示本發明的第1實施形態之半導體稹體電 電路裝置之漏流監察器電路之電位降速度與以往之漏流監 察器^路之電位降速度的比較圖。 第4圖係表示本發明的第1實施形態之半導體積體電 電路裝置之漏流監察器電路之電位降速度與以往之漏流監 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀實面之注意事項再填寫本頁) 装. 訂 -39 - 經濟部中央標準局貝工消费合作社印製 A7 ______B7五、發明説明（37 ) 察器電路之電位降速度的實測圖。 第5 ( a )圖係表示本發明的第丨實施形態之第1變 形例的半導體積體電電路裝置之更新定時器之漏流監察器 電路的電路圖。 \/第5 ( b )圖係表示本發明的第1實施形態之第}變 形例的半導體稹體電電路裝置之更新定時器之漏流監察器 電路的模式剖面圖。 ^^第6 ( a )圖係表示本發明的第1實施形態之第2變 形例的半導體積體電電路裝置之更新定時器之漏流監察器 電路的電路圖。 ' / __ ▽第6 (b)圖係表示本發明的第1實施形態之第2變 形例的半導體稹體電路裝置的漏流監察器電路之電位降速 度與本發明的第1實施形態之半導體稹體電路裝置的漏流 監察器電路之電位降速度的比較圖。 \/第7圖係表示本發明的第2實施形態之半導體積體電 路裝置之更新定時器之漏流監察器電路的電路圖。 以第8圖係表示本發明的第2實施形態之第1變形例的 半導體積體電路裝置之更新定時器之漏流監察器電路的電 路圖。 \/ 第9 ( a )圖係表示本發明的第3實施形態之半導體 積#電路裝置之更新定時器的電路圓。 第9 ( b )圖係表示本發明的第3實施形態之半導體 稹體電路裝置之更新定時器的時序圖。 / 第1 0 ( a )圖係表示本發明的第4實施形態之半導 先 閲 讀 背_ * 之 注 項 再 填 窝 本 頁 裝 訂 本紙張尺度適用中國國家揉準（€奶>八4规格（210父297公釐} -40 - B7 經濟部中央標準局員工消費合作社印製 五、發明説明（38 )體積體電路裝置之更新定時器的電路圖。 y第1 0 (b)圖係表示本發明的第4實施形態之半導體積體電路裝置之更新定時器的時序圖。 以第1 1 ( a )圖係表示本發明的第4實施形態之第1變形例的半導體積體電路裝置之更新定時器的電路圖。 V..第1 1 ( b )圖係表示本發明的第4實施形態之第1變形例的半導體稹體電路裝置之更新定時器的時序圚。I箱1 2圖係表示本發明的第5實施形態之更新定時器 週期調整方法的流程圖。 例之 形 間 變 時 1 料 第資 之持 態 保 形 之 施。格 實圖體 5 程憶 第流記 的的 Μ 明法 A 發方R 本整D 示調示 表期表 係週係 圇器圖 3 時 4 1 定 1 3 新½ L更 \ 的 式 圖 的 性 存 1 依，第 度 溫 圖模圖 } 的 } 體 晶 電 s 1 ο 第 Μ V Ν 5 5 5- 先 閲 攻 ft 之 注 項 再 填 窝 本 頁 a b 之 流 電 漏 之 部 合 接 N P 示 表 係 之 流 電 漏 之 部 合 接 ο N 圖 P 面示 剖表 式係 更 之 度 .ιη/ι a 流 漏 之 格 體 憶 記 〇 的 圖往 面以 剖用 式利 模示 的表 體係 晶圖 電 6 s 1 0第 Μ υ ρ 的 性 特 料 資 持 保 之 格 體 憶 記 Μ A R D 。 示 圖表 路係 電圖 的 7 器 1 時/第。 定υ 式 新 圖 本紙張尺度適用中國國家橾準（CNS ) Α4規格（210X297公釐）

Claims (1)

1. 經濟部中央橾準局®:工消费合作社印策 Α8 Β8 C8 D8 六、申請專利範圍 νΐ .·—種半導體積體電路裝置，其特徴爲：具備 儲存電荷之儲存節點的第1電極與連接於格板的第2 電極相對向所成的電容器，及第1電極連接於上述儲存節 點，第2電極連接於在上述電容器之上述第1電極供應電 荷的第1電源，第3電極連接於控制上述電容器之電荷儲 存存量之控制線的電晶體所構成的記憶體格配列所成的本 體側的記憶體格陣列，及 輸出保持本體側之該記憶體格陣列之資料所用之更新 信號的更新定時器： 該更新定時器係由 檢測依上述記憶體格陣列之漏電流之電壓降的漏流監 察器機構，及接收該漏流監察器機構所輸出之檢測信號， 輸出上述更新信號而且在控制上述漏流監察器機構之控制 機構輸出信號的脈衝產生機構所構成； 上述漏流監察器機構係具有 與構成本體側之上述記憶體格陣列的記憶體格相同之 構成，且上述電晶體之上述第3電極連接於上述控制機構 之記憶格配列所成，產生依上述漏電流之電壓降的虛設記 憶體格陣列，及 連接於構成該虛設記憶體格陣列的記憶體格之儲存節 點或格板之任何—方，比較產生上述虛設記憶體格陣列之 電位與所定電位，當上述電位與上述所定之電位一致時輸 出信號的電位比較機構，及 加速構成上述虛設記憶體格陣列的上述記憶體格之電 本纸張尺度適用中國«家揉準（CNS ) Α4洗格（210Χ297公釐） (价先Mtt背面之注意事項再填寫本育) 訂 A8 B8 C8 D8 301750 々、申請專利範圍 壓降的漏流加速機構。 .,2 .如申請專利範圍第1項所述之半導體積體電路裝 (*.先閲讀背面之注意事項再填寫本頁) 置，其中，上述電位比較機構係分別連接於構成上述虛設 記憶體格陣列的上述記憶體格之各格板者。 J.如申請專利範圍第1項所述之半導體積體電路裝 置，其中，上述漏流加速機構係構成上述虛設記憶體格障 列的上述記憶體格之各格板被電氣地開放者。 •多.如申請專利範圍第3項所述之半導體積體電路裝 置，其中，上述記憶體格之電晶體係N型.Μ 0 S電晶體， 而上述漏電加速機構係比上述虛設記憶體格陣列連接於比 施加於上述本體側的記億體格陣列之上述第1電源更高電 位之昇壓電源者。 經濟部中央標準局男工消費合作社印装 '芯.如申請專利範圍第3項所述之半導體積體電路裝 置，其中，上述記憶體格之電晶體係Ν型MOS電晶體， 上述漏電加速機構係上述虛設記憶體格陣列側的上述Ν型 M〇S電晶體之基板，連接於比連接於上述本體側之記憶 體格陣列側的上述Ν型Μ 0 S電晶體之基板的電源較低電 位之降壓電源者。 如申請專利範圍第3項所述之半導體積體電路裝 置，其中，在上述虛設記憶體格陣列側之上述儲存節點或 上述格板之至少一方，經由保險絲連接有其中一方之電極 ，而連接有另一方之電極所接地的至少一個預備之電容器 ，結合於上述儲存節點的電容量値係藉上述保險絲被切斷 可調整者。 本紙張尺度適用中«國家梂準（CNS ) A4规格（210XW7公釐） -43 - 經濟部中央梂準局負工消費合作社印製 A8 B8 C8 _D8 六、申請專利範圍 '/·.如申請專利範圍第3項所述之半導體稹體電路裝 置，其中，在上述虛設記憶體格陣列側之上述儲存節點或 上述格板之至少一方，經由保險絲連接有第1電極，第2 電極連接於上述第1電源，而第3電極連接有連接於上述 控制機構之至少一個預備之電晶體，上述儲存節點之電位 降速度係藉上述保險絲被切斷可調整者。 $ .如申請專利範圍第1項所述之半導體積體電路裝 置，其中，上述漏流加速機構，係在構成上述記憶體格陣 列的上述記憶體格之各格板連接有第1電極，第2電極連 接於第2電源，第3電極連接有上述控制機構者。 Ύ .如申請專利範圍第8項所述之半導體積體電路裝 置，其中，第2電源係相等於上述第1電源之電位者。 lv 0 .如申請專利範圍第8項所述之半導髅積體電路 裝S，其中，上述記憶體格之電晶體係Ν型MOS電晶體 ，而上述漏流加速機構係比上述虛設記憶體格陣列連接於 心施加於上述本體側的記憶體格陣列之上述第1電源更高 電位之昇壓電源者。 1V1 .如申請專利範圍第8項所述之半導體積體電路 裝S，其中，上述記憶體格之電晶體係N型MO S電晶體 ，上述漏流加速機構係上述虛設記憶體格陣列側的上述N 型MO S電晶體之基板，連接於比連接於上述本體側之虛 設記憶體格陣列側的上述N型MO S電晶體之基板的電源 較低電位之降壓電源者。 1 ^ .如申請專利範圍第8項所述之半導體稹體霄路 ^紙張尺度適用t國國家橾準（CNS ) A4規格(YlOX297^釐) """" -44 - ϋ I .. - -I I I - ml 1-1 ，^----1 II - I - -I I I I I n - - I I - - 1 ί —Μι (免先閲讀t面之注意事項再填寫本頁) 經濟部中央榡準局貝工消费合作社印製 A8 B8 C8 ____ D8 六、申請專利範圍 裝置，其中，在上述虛設記憶體格陣列側之上述儲存節點 或上述格板之至少一方，經由保險絲連接有其中一方之電 極，而連接有另一方之電極所接地的至少一個預備之電容 器，結合於上述儲存節點的電容量値係藉上述保險絲被切 斷可調整者。 1、/ .如申請專利範圍第8項所述之半導體積體竄路 裝置，其中，在上述虛設記憶體格陣列側之上述儲存節點 或上述格板之至少一方，經由保險絲連接有第1電極，第 2電極連接於上述第1電源，而第3電極連接有連接於上 述控制機構之至少一個預備之電晶體，上述儲存節點之電 位降速度係藉上述保險絲被切斷可調整者。 lv4 .如申請專利範圔第8項所述之半導體稹體電路 裝置，其中，上述控制機構係分別控制上述虛設記億體格 陣列之上述電晶體之動作與上述補助電晶體之動作者。 /5 .如申請專利範圍第1項所述之半導體積體電路 裝置，其中，上述脈衝發生機構係具有連接於上述電位比 較機構與上述控制機構，及連接於該信號閂機構，輸出成 爲上述更新信號之脈衝的振逢機構及計測該脈衝之所定次 數的計數器所構成的定時器機構者。 Γ、-·6 .如申請專利範圍第1項所述之半導體積體電路 裝置，其中，上述脈衝發生機構係具有連接於上述電位比 較機構與上_控制機構，延遲接收信號的延遲機構者。 1Υ.如申請專利範園第1項所述之半導體積體電路 裝置，其中，上述脈衝發生機構係集中在上述檢測信號之 本紙•張尺度適用不國國家揉準（CNS > A4*t$ ( 210X297公釐） -----:---s--^------tr------1 (t先閲讀背面之注意Ϋ項再填寫本頁) -45 - A8 B8 C8 D8 t、申請專利範圍 胃&週期的更新週期之期間中的一部分輸出所有上述更新 經濟部中央揉準局負工消費合作社印裝 信號者。 1以.如申請專利範圍第1項所 裝@，其中，上述脈衝發生機構係附 出信號之發生週期的一脈衝所成的上 Ϊ /9 . 一種更新定時器週期調整 具備 具有檢測記憶髏格陣列之漏電流 流監察器機構，惻定輸出保持上述記 用的更新信號之更新定時器之週期的 比較依照構成上述記憶體格陣列 決定的目檩値與上述測定値並予以評 在未達到評價之結果之結果目標 調整機構的調整過程等。 2/ 〇 .如申請專利範圍第1 9項 期調整方法，其中，上述調整過程係 爲止重複從上述測定過程至上述調整 2/1 .如申請專利範圍第1 9項 期調整方法，其中，上述更新週期調 荷之儲存節點的第1電極與連接於格 的電容器，及連接於上述儲存節點與 節點的電源之間，控制上述儲存節點 晶體所成的虛設記憶體格的上述漏流 爲：在上述虛設記憶體格之上述儲存 述之半導體積體電路 加輸出同步於上述檢 述更新信號者。 方法，其特徵爲爲： 所產生之電壓降的漏 憶體格陣列之資料所 測定過程，及 的裝置之規格値事先 價的評價過程，及 値時，調'整更新週期 所述之 包括到 過程的 所述之 整機構 板之第 將電源 的電荷 監察器 節點或 更新定 達上述 過程者 更新定 係具有 2電極 供應於 之儲存 機構， 上述格 時器週 目標値 0 時器週 儲存電 相對向 該儲存 量的電 其特徵 板之一 請-- 先 閲 St 之 注 意 I 旁 訂 本紙張尺度逍用中國國家揲準（CNS ) A4规格（210X297公釐） 46 Λ8 B8 C8 D8 301750 六、申請專利範圍 方，經由保險絲連接有其中一方之電極，連接有另一方之 電極被接地之至少一個預備之電容器所成： 上述調整過程之調整方法係藉切斷上述保險絲實行者 〇 4 .如申請專利範圍第1 9項所述之更新定時器週 期調整方法，其中，上述更新週期調整機構係具有儲存電 荷之儲存節點的第1電極與連接於格板之x第2電極相對向 的電容器，及連接於上述儲存節點與將電源供應於該儲存 節點的電源之間，控制上述儲存節點的電荷之儲存量的電 晶體所成的虛設記憶體格的上述漏流監察器機構，其特徵 爲：在上述虛設記憶體格之上述儲存節點或上述格板之至 少一方，經由保險絲連接有其第一電極，第2電極連接於 上述電源，第3電極連接有連接於控制上述電容器之電荷 儲存量的控制機構之至少一個預傭之電晶體所成： 上述調整過程之調整方法係藉切斷上述保險絲實行者 0 3v/3 . —種更新定時器週期調整方法，其特徴爲：具 備 在所定條件之下測定構成記憶體格的裝置之保持資料 時間，而從該測定値設定目檩値的準備過程，及 具有檢測上述記憶體格陣列之漏電流所產生之電壓降 的漏流監察器機構，藉與上述準備過程相同條件測定輸出 保持上述記憶體格陣列之資料所用之更新信號的更新定時 器之週期的測定過程，及 本紙張尺度逋用中國國家糅準（CNS > A4洗格（210X297公釐） -----.—J--^ — (姝先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央揲準局負工消费合作社印製 -47 · 經濟部中央梂準局貝工消費合作社印*. A8 B8 C8 _ D8 六、申請專利範圍 比較依上述準備過程之目標値與上述測定過程之測定 値並予以評價的評價過程，及 在未達到評價之結果目標値時，調整更新週期調整機 構的調整過程等。 V4 .如申請專利範圍第2 3項所述之更新定時器週 期調整方法，其中，上述調整過程係包括到達上述目標値 爲止重複從上述測定過程至上述調整過程的過程者。 β 5 .如申請專利範圍第2 3項所述之更新定時器週 期調整方法，其中，上述更新週期調整機構係具有儲存電 荷之儲存節點的第1電極與連接於格板之第2電極相對向 的電容器，及連接於上述儲存節點與將電源供應於該儲存 節點電源之間，控制上述儲存節點的電荷之儲存量的電晶 體所成的虛設記憶體格的上述漏流監察器機構，其特徴爲 :在上述虛設記憶體格之上述儲存節點或上述格板之一方 ，經由保險絲連接有其中一方之電極，連接有另一方之電 極被接地之至少一個預備之電容器所成； 上述調整過程之調整方法係藉切斷上述保險絲實行者 0 6 .如申請專利範圍第2 3項所述之更新定時器週 期調整方法，其中，上述更新週期調整機構係具有儲存電 荷之儲存節點的第1電極與連接於格板之第2電極相對向 的電容器，及連接於上述儲存節點與將電源供應於該儲存 節點電1之間，控制上述儲存節點的電荷之儲存量的電晶 體所成的虛設記憶體格的上述漏流監察器機構，其特徵爲 本纸張尺度逋用中國國家榣準（CNS ) Α4规格（210X297公釐） " (請先閱讀背面之注意事項再填寫本頁) 订 -48 - A8 B8 C8 D8 々、申請專利範圍 :在上述虛設記億體格之上述儲存節點或上述格板之至少 一方，經由保險絲連接有第一電極，第2電極連接於上述 電源，第3電極連接有連接於控制上述電容器之電荷儲存 量的控制機構之至少一個預備之電晶體所成； 上述調整過程之調整方法係藉切斷上述保險絲實行者 n m· *^ϋ— I --- i — * ^ 1^1 (請先閱讀背面之注意事項再填寫本頁) 訂 Μ ! 經濟部中央梂準局貝工消費合作社印裝 本紙張尺度逋用中國國家標率（CNS ) A4规格（210X297公釐〉 -49 -