TW202507B - - Google Patents

Download PDF

Info

Publication number
TW202507B
TW202507B TW080107347A TW80107347A TW202507B TW 202507 B TW202507 B TW 202507B TW 080107347 A TW080107347 A TW 080107347A TW 80107347 A TW80107347 A TW 80107347A TW 202507 B TW202507 B TW 202507B
Authority
TW
Taiwan
Prior art keywords
data
multiplexer
wheel
tuple
output
Prior art date
Application number
TW080107347A
Other languages
English (en)
Original Assignee
Dell Usa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dell Usa Corp filed Critical Dell Usa Corp
Application granted granted Critical
Publication of TW202507B publication Critical patent/TW202507B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4009Coupling between buses with data restructuring
    • G06F13/4018Coupling between buses with data restructuring with data-width conversion
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)
  • Multi Processors (AREA)

Description

A6 ___B6 五、發明説明(1 ) [發明之背景] 本發明是關於一種路徑指示方法和裝置用來指示在一傾 電算機条統之一些部份之間之資料字之路徑,尤其有關於 一種路徑指示方法和裝置用來指示在如同處理機,記億器 和/或输入/输出裝置之電算機糸統之一些部份之間之資料 字之路徑,而不論該等部份是否被構建成用來處理相同宽 度之資料字。 [相關技術之說明] 如熟悉本技術之士所習知者,一镰鬣算機系統包含有一 些子系統由一些路徑來交互連接,利用該等路徑使資料可 以在一些子系統之間轉移。有m種子系統,一種是中央處 理單位(處理機)或處理機子条統,另外一種是纪億器和儲 存器子条統(記億器)包含多重記億器裝置。該處理機用來 控制霣算機条统之操作,其方法是執行一条列之指令用來 對資料執行一条統之數學運算。指令和資料雙方都以二進 資訊之邏輯1和〇之型式被儲存在電算機之記億器。處理機 和記德器是表示一《電算機系統之最主要之子糸统,除此 之外,所有之霣算機***亦包括有任何數目之輪入/輪出 (I/O)裝置用來將資訊轉入和轉出該電算機条統。與電算 機系統一起使用之最通常之I/O裝置包括有用來輪入資訊 和指令之鍵盤,用來讓使用者取回資訊之目視監察器和印 £ 宇機,以及磁碟機或硬碟機用來製作餘存資訊之永久記錄 ί 或用來麵轉另外之軟《。為著要將ι/ο裝置裝设在電算機 央 f 条統,所以將I/O裝置連接到在電算機上的出口(I/O埠口) 局 印 裝 一請先閱讀背面之注意事項再填寫本頁) •裝· •打* •缘· ΦΛΓΟΙΠν ^02507 A6 ___ B6 五、發明説明(2 ) ,用來提供在I/O裝置和電算機子系統之間之路徑。 (請先閑磧背面之注意事項再填寫本頁) 如熟悉本技術之士所習知者,所有之電算機条統更包括 有一些通信通道或"匯流排”位於處理機,記億器和被包括 在一個特定電算機糸統之任何其他子***之間。典型之方 式,電算機***設有資料匯流排用來將資料載運至/自記 億器,位址匯流排用來截運藉以對指定記億器位址定位之 信號,和控制匯流排用來將畤序和控制脈波載蓮到被包括 在一雇電算機条統中之全部之子糸統。此外,I/O埠口亦 連接到匯流排用來使I/O裝置鍵結到電算機条統。 資訊以資料宇之形式在一些電算機組件之間轉移。一傾 資料字是一序列之二進數位或”位元",毎一鑛位元相當於 一 β ”1”或一籲”0"。一悃資料字之大小亦可以在不同設計 之《算機部份之間變化,資料宇之長度通常在8和32位元 之間變化。通常要使電算機系統更快速時,就增加資料字 之大小使資料可以以更大之單位被*理和在毎一儀單位時 間使更多之資料位元移動通遇該糸統。例如,使用16位元 字之*理機子糸統之盛行只在數年前,目前狀態之處理機 子条統之技術,例使利用In tel公司所製作之80386和80486 之微處理機,都是使用32位元之所諝之雙字架構用來更快 速的處理資料。相似的,目前之霣算機***記億器子条統 可以以64位元單位來健存和*理資料,亦即,使用4镧各 I 為16位元之相鄰宇或2«各為32位元之相鄰雙字,用來使 部 t 資料之存取更加快速。 央 f 用來組合成一鳊電算機糸統之毎一緒«算機子条統和/ 局 印 裂 tO ΛΝ/ «>0*7 6、孩、 ,0350? ,0350? m 濟I 部 中 央 m 準 局 印 裝 A6 B6 五、發明説明(3 ) 或I/O裝置被構成以包含有指定數目之位元之單位來轉移 資料。一緒子***或I/O裝置可以當作一個單一單位來處 理之位元之數目通常稱為資料寬度。當有一對之子系統 (例如一對之I/O裝置,或一鑛I/O裝置和一键子条統 > 被構 建成具有相同之資料寬度畤,該兩偏就具有"均一性"或互 相”匹配"。當發送裝置输出資料之大小單位與接收裝置 存取資料之單位柑同畤,資料沿著一偁連接匯流排在具有 均一性之裝置之間轉移時就變成相當的簡單。然而,子糸 统之對偶,或I/O裝置之對铒,或一催I/O裝置和一偏子条 統,被構建成具有不同之資料寛度時,該二毓就變成”不 均一 ”或"不匹配"〇不均一之裝置不能以柑同大小之資料 單位來對連接匯流排定址,於是資料在不均一之裝置之間 之轉移就蠻成更禊雜β 電算機***因為有一些理由而被構成包含有一些不匹配 之子***和/或I/O裝置。例如,容許資料以較大單位傅轉 之技術發展通常在年代上並不具有均勻之間隔。因此,目 前之I/O裝置可能匹配一鵪老式之8位元或16位元之處理機 子***,但是假如與一梅較新之32位元處理檐子条统連接 畤,該I/O裝置就會變成不匹配。其结果是一雇条统設計 者為著要經由以較大單位處理資料來改巻子***藉以增加 一鏑電算機子条統之速度時,就必霈更換全部之不能以相 同資料單位大小進行存取之子条統和I/O裝置,除非有一 些方法用來補償不Ε配之裝置。 例如6^<:1〇<;1;〖之美囲專利案1<〇.4,716,527掲示有一種 ......................................................装..............................訂..............................緣 (請先閲讀背面之注意事項再填寫本頁) I /ΟΙΛν 907 ς〇3507 Α6 ___ Β6 五、發明説明(4 ) 裝置可以用來製作16位元資料匯流排徹處理機使其匹配一 些被設計用在8位元資料匯流排之周邊裝置,擴增裝置和 有關之軟體,其方法是設置一悔匯流排變換器用來接收來 自16位元資料匯流排之資料和將該資料匯流排分成高部份 和低部份。然後該低部份和高部份可以選擇性的》合到該 8位元資料匯流排,亦即,«如一毓16位元宇從微處理機 被轉移到一個8位元寛之外部裝置時,上部份和下部份就 被菝擇性的铒合到8位元寬之外部裝置。 較寬之資料匯流排到較狹之資料匯猗排之連接是利用一 届資料暫存器,其寬度對應到較寬之資料匯流排之寬度, 利用選擇器電路將資料暫存器之不同部份以適當之時序連 接到較狹之資料匯流排,利用逭種方式來提供良好之操作 ,此種型式之介面接合機構對於其他應用之資料之移動會 産生販頸。尤其是在多雇資料鼴置單位都連接到介面機構 之一《和在該介面機構之相反《之資料處理單位經常不能 在同一時間執行資料之轉移畤,則在多《單位的其中之一 必需等待該多籲單位之另外一傾之完成資料轉移,逭時就 會發生延邂》 相似的,0〖11«丨(1<1〖6,<1「.之美困專利案(4〇.4309754掲示 有一種資料介面機構用來使不同位元寬度之匯流排互作介 面接合。為著要將資料數元組變換成多镰數元組資料宇, | Dinviddie, Jr.提供多儀隨機存取(RAM)儲存單位位於二 部 I 镲資料匯流排之間和提供一鏑定址結構用來再生控制信號 央 f 。對於連鑛資料之轉移至或轉移自較狭資料匯流排,使用 印 製 {請先閱讀背面之注意事項再填寫本頁) .襄· .訂· .缘· χΟ Α /Λ1 AV 0〇·7 ^02507 Α6 Β6 五、發明説明(5) {請先閱讀背面之注意事項再填寫本百) 一糸列之不同之晶Η選擇倍號用來選擇不同之RAM單位, 一匍跟著另外一鏟,以重複之顆序來轉移連鎖之資料數元 組。然而,如同Graciotti之專利案之重複存取順序使 Dinviddie, Jr.者特別需要變更介面接合匯流排之柑對寬 度。另外,由Dinviddie, Jr·電路所産生之晶Η菝擇信號 不能使資料在變更寛度不同之介面之間轉移。 [發明之槪要] 在本發明之一態樣中,本發明包含有一種數位電算機系 統,具有一資料介面用來将一匐8,16或32位元寬之I/O裝 _ 一 -一—.. 置所输出之資料單位整移到一铕32位元S資料匯流雄。一* I/O裝置來输出資料之數元組。依照該I/O裝置之寬度,毎 一艢输出數元组可以是第一,第二,第三或第四資料數元 組。資料介面包含有一条列之四鹤閂鎖和路徑指示裝置用 來分開的指示從該I/O裝置到該等閂鏔之至少一値之輪入 之路徑。32位元資料字在該闫鎖之輪出累積,然後發送到 資料匯流排。 在本發明之另一態樣中,本發明包含有一癟數位電算機 糸統,具有一資料介面用來將一鵪32位寬資料睡流排所翰 出之資料單位轉移到一偏8, 16或32位元寬之I/O孽置。該 資料介面包含有:输出驅動器其寬度等於I/O裝置之宽度 ;第一多工器,具有至少為一鏟之輪入連接到該資料匯流 I 排之输出,和具有一鹤輪出連接到該输出鼷動器裝置;第 ί 二多工器,具有至少為一個之輪入連接到該資料匾流排之 % 输出,和具有一値翰出連接到該輪出驅動器裝置;連接裝 局 印 裝 L03〇0? A6 B6 五、發明説明((3 ) 置,用來連接資料匯流排之輪出和輪出驅動器裝置之輪入 ;和路徑指示裝置,用來分開的指示從該32位元資料匯流 排到該輪出驅動裝置之第一,第二,第三和第四資料數元 -:- -...— 輕模也之垮徑。 在本發明之另外一種態樣中,本發明包含有一儀數位電 算機条統,具有一資料介面用來將一傷8, 16或32位元寬 之I/O裝置所输出之資料單位轉移到一傾32位元寬資料匯 流排,用來將I/O裝置所輪出之該8 , 16或32位元寬之資料 .累稹戒一板32位元資料宇,和用來將該32位元寬資料匯流 > 嫌所_出之資料單位轉移到該8,1G或32位元寬I/O裝置而不 §_行資肩黑稹〇該雙向資料介面包含有:第一,第二,第 三和第四閂鎖;路徑指示裝置,用來分開的指示從該I/O 裝置到詼等閂鎖之其中之一之輪入之第一,第二,第三和 第四資料數元組输出之路徑;閂鑕裝置,用來閂鎖具有路 徑通到毎一鹤閂鎮之輪出之該資料數元组,藉以在該閂鎖 输出累積該32位元資料宇;發送裝置,用來將該累積成之 32位元宇發送到該資料匯流排;輪出驅動器;和路徑指示 裝置,用來分開的指示從該32位元資料匾流排到該輪出驅 動器裝置而不累積之第一•第二,第三和第四資料數元組 輸出之路徑。 在本發明之另一態樣中,本發明包含有一镝«算機糸統 | 可以課資料在一费不匹配之裝置之間轉移。該重篇機系統 中 包含有一鶴«理機子条统,記億器子条统和一個交互連接 j ...... $ 處理機匯流排,均被構建成用來處置第一資料寬度之資料
Jh 印 装 Λ ίΟΙ AV 9Q7 ......................................................^..............................ίτ...........................ν.#^. {請先閲讀背面之注意事項再填寫本頁) ^03507 A6 B6 五、發明説明(7 ) 單位。另外有至少為一館之I/O裝置亦連接到該處理機匯 流排,被構建成用來處置第二資料寬度之資料單位。經由 調整被轉移之資料之寬度使其匹配接收裝置或匯流排之寬 度,用來使資料可以在不同資料寛度之裝置和/或子系統 之間轉移。為調整該寛度,所以設置有控制裝置,根據轉 移和接收裝置或子条統之寬度和轉移之方向來修改沿著被 轉移之資料數元組之路徑。 亦即,本發明利用一組匯流排信號(利用毎一«資料轉 移之一《碼或一序列之碼來控制資料之路裡)來代替特定 之資料路徑和閂鎖組件。用來産生該等資料路徑信號之電 算機系統必箱包括有一傾或多镇裝置在匯流排介面具有最 大資料寬度和用來執行路徑協議。 當在一鏟路徑指示裝置和一镰非路徑指示裝置之間轉移 時,路徑指示裝置之匯流排介面邇輯在與其他裝置産生一 雇或多鶴轉移時将實施一備或多嫡路徑指示碼。當在二鏟 非路徑指示裝置之間之轉移,假如該二鵪非路徑指示裝置 為不匹配和因而補要路徑指示時,有一偏可選擇之路徑指 示裝置之匯流排介面單位就實施對該***之路徑指示服務 Μ 濟 部 中 央 輮 準 局 印 装 (請先閲讀背面之注意事項再瑱寫本頁) 本發明之優黏是只箱要少JR之组件。因此可以提高可相 容霣算機条統之支持共存之多代之匯流排協議。假如用來 實施包括資料路徑之《議之I/O裝置所包括之資料路徑具 有適笛之匯流排介面,則路徑指示匯流排介面邏輯可以廉 價的形成一髖。 本發明之一目的是提供一種裝置用來使一偏«算檐子条
Ui9inv 級濟部中央採準局印裂 ^02507 Α6 _Β6 五、發明説明(8) 統和一個I/O裝置資料匯流排互作介面接合,資料可以在 二悔不匹配之資料寬度之間轉移。 本發明之另一目的是提供一種電算機条統處理機匯流拱. ....... 1 義有一艢介面位於一偏電算機子糸統和一績不匹配之I/O 裝置之間,以及具有?£一對不匹配之I/O裝置之間之介面。 [附圖之概略説明] 經由參照附圓,熟悉本技術之士當可對本發明及其目的 ,特徴和優黏具有更清楚之瞭解,在附_中: 國1是電算機系統之最离m方塊國; 圈2是可以使用在圖1之電算機系統之處理機子***之方 塊圈; 圖3是可以使用在園1之電算機条統之記億器子***之方 塊圖;和 圏4是鼷1之電算機***之處理機匯流排和I/O裝置之間 之介面之方塊園。 [發明之细節說明] 下面參照附園,在全部之附圈中以相同之參考號碼來表 示相同或相似元件,圍1表示一匐電算機糸統之最高階方 塊園。本發明將以此最离階來開始說明,然後說明更細節 之階層,藉以保證能夠對本發明在所使用之琛境中之角色 和操作具有完全之瞭解和認雄。 圏1表示使用有本發明之***之籲人《算機条統。其中 有四編主匯流排用來表示最离m之主要介面。該等主匯流 排為第一記億器連接器2,第二記億器連接器4,處理機匯 (請先聞讀背面之注意事項再填寫本頁) •裝· .線. 03507 A6 B6 五、發明説明(9 ) 經 濟 部 中 央 搮 Μ 裂 流排16和I/O裝*匯流排20。第一記憶器連接器是一種私 用介面位於處理機子系統6,第一記憶器子系統10 (為該處 理機子条统6所專用 > 和第二記億器子系統12 (亦為該處理 機子糸統6所專用)之間。最好之方式是第一和第二記億器 子条統10和12各被構建成64位元交錯記億器,結合有2组 各用來儲存一镝32位元之雙宇,一組為奇數和一組為偁數 。處理機子条统6,第一記億器子***10和第二記億器子 系統12分別經由記億器介面3, 102,和5連接到記億器連 接器2。處理機子条統6亦經由處理機介面11連接到處理機 匯流排16。 第二記億器連接器4亦是一種私用介面,位'於第一電算 機子系統8和第二電算機子条統14之間。依照整《電算機 ***所希望之操作能力亦可以裝設各種型式之子系統作為 電算機子***8, 14。例如,電算機子系統8亦可以使用處 理機子条统或I/O裝置,其目的將於後面說明,處理機8亦 可以被選作電算機子条統8。此外,電算檐子条统14亦可 以使用處理機子***,I/O裝置或記億器子条統,其目的 將於後面說明,智慧型I/O裝置14亦可以被選作電算機子 条统14。毎一傾霣算機子条统8, 14分別設有記億器介面7 ,9用來連接到記憶器連接器4和分別設有處理機介面13, 15用來與處理機匯流排16連接。 處理機匯流排16是一種多主匯流排,其架構位於處理機 子条统(處理機6和處理機和I/O裝置(包括I/O裝置18, 14,和 I/O 匯流排 20,I/O 擴增槽 22, 24, 26, 28, 30, 32 {請先閱讀背面之注意事項再瑱寫本頁) .装. .訂. •綠. λ /91 OV 9Q7 V U) ^02507 A6 B6 ' 五、發明説明(10) ,34, 36, 38, 40)之間。處理機匯流排16執行各種功能 。第一,處理機匯流排16作為下列各部份之間之連接:處 理機6和8;智慧型I/O裝置14;包括第一記億器子系統10和 第二記億器子系統12之全部之条統記億器;和I/O裝置, 包括 I/O装置 18和 I/O擴增槽 22, 24, 26, 28, 30, 32, 34 ,36, 38, 40,全部被構建成可以在其中裝設I/O裝置。 如上所述,處理機匯流排16可以讓毎一鶴處理機子系統 6, 8接逹另外一匍處理機子条統8, 6之記億器子系統。此 種接逹容許”通遇"直接連接到詼記億器之處理機。亦即, 當連接到處理機匯流排16之處理機中請接逹到其他處理機 之記億器之位置時,其他處理機局部完成該接達,接收來 自處理機匯流排16之位址,將資料轉移自/至處理機匯流 排16。此外,該處理機匯流拂16亦作為處理機6和8之間之 通信鏈。經由處理機間之通倍機構,毎一理機可以互 相定址和岔斷。
除了上面所述者外,處理機匯流排16亦可以作為處理機 記億器複合體和I/O裝置18之間之介面。經由一健糸統和 匯流排控制器42,位址和資料可以在處理檐匯流排16和1/ 0匯流排20之間轉換,其方式是經由一組收發器44, 46(例 如由 Texas Instruments Inc.or—porated所生産之Model· 74ALS 245>。經由該介面,處理機匯流排主可以接達I/O 經 濟 裝置 18和 I/O擴增槽 22, 24, 26, 28, 30, 32, 34, 36, $ 38, 40。另外,處理機匯流排16亦可以作為I/O到I/O之接 t 建1資料路徑。如同下面之更詳細之說明,系統和匯流排 % 装 ^Oinv (請先閱讀背面之注意事項再瑱寫本頁) .裝· ,訂- .缘. £02507 A6 __ B6 五、發明説明(LI) 控制器42産生"路徑碼"用來使裝置間之通信所需之協議格 式化,和激_***到I/O擴增槽之智慧卡接逹其他之I/O卡 ,或處理機匯流排記億器。該系統和匯流排控制器42,除 了提供路徑資訊和路徑碼之産生外,亦用來處置全部之處 理機匯流排16之仲裁,和使全部之控制倍號與条统I/O 18 進行介面接合(該信號有如ISA命令,DMA控制信號,和岔 斷信號)。 下面參照圖2,園中顯示窸理機卡之主要部份之方塊國 。經由參照圖1可以看出該«理機子系統6經由記德器連接 器2和處理機匯流排16,形成與電算機条統之其餘部份互 作介面接合。處理機子条統6包括有:微處理機48 (如 Intel 80386),數值共處理機50(如Inte丨80387),苗用 共處理機52(如Veitek 3167),快逹子系統(將於下面說 明),時鐘電路54,開機自行测試雀讀記億器(POST ROM) 56,資料流動和ECC控制器58,和記億器和匾流排控制器 60〇 該快速子系統包括有一個快逮記億器(_中顯示包含有 分開的二組SRAM 62A, 62B)和一個快速控制器64(如 Intel 82385)。熟悉本技術之士笛可瞭解,快速子*** 之功能如同一匐棰快速之「鎗草圆器j之記億器,可以讓 處理機對最常需要之資料進行快速之存取。本發明之系統 | 亦可以使用各具有4備«字之快速線大小之快速記億器, ifi J 促成假如處理機進行快速讀取時,記億器控制器就從*** 央 f 記億器轉回4鶴順序雙宇使其進入快速記億器。 局 印 裝 Ί {請先閱讀背面之注意事項再填寫本页) k. •訂· •線. Φ ?Q7<r: 02507 A6 B6 蛆 濟 部 中 央 揉 準 局 五、發明説明(12) 快速子条統之操作之詳細說明見于專利申請中之美國專 利申請案序號(DC-00131)其檫題為"Processor which performs Meaory Access i n Parallel with cache Access and Method Employed Thereby", 1990年 7月 27 曰建檔,並讓渡給本發明和加入此處作為參考。 對於具有快速記億器62A, 62B之条統,其中包括有一储 司魯普(snoop)位址閂鎖66用來獲取每一鶴處理機位址其 産生是在需要時用來使位址失效。此外,在具有快速記億 器之条統中,包括有一儀可規ft陣列邏輯(PAL)線廷伸邏 輯68用來控制在快速記億器62A, 62B,快速控制器64,和 記億器和匯流排控制器60之間轉送之信號。 «理機子系統6亦包括有局部位址,資料和控制匯流排 (以園2中之各種箭頭來表示)用來交互連接撖處理機48, 共處理機50, 52,快速記億器62A, 62B,資料流動和ECC 控制器58,和紀德器和匯流排控制器60。該等匯流排被用 在局部循琛,例如POST ROM 56之績取,共處理機循琛和 快速讀取擊中。對POST ROM 56之存取可以經由資料流動 和ECC控制器58之操作來完成。然而,對於整體循環例如 快速寫入,快速讀取失誤,非快速循琛,和1/0循琛,該 處理機子***6必需完减其離板存取。
對於離板存取,纪億器和匯流蜱控制器δο對局部位址和 控制倍號進行解碼,和決定該存取之對象是否為處理檐匯 流排16或是専用記憧器。對於一镇記億器循琛,該記倕器 和匯流排控制器60産生記镱器控制倍號(亦即,RAS, CAS ......................................................¾...............................ίτ........................... (請先閱讀背面之注意事項再填寫本页) 裂 ,0350? A6 B6 五、發明説明(13) 和WE)和位址藉以接達該記億器卡。對於毎一傾復新遇期 該記億器和匯流排控制器60亦産生復新信號給如同元件10 之記億器卡。當聯合該記億器匯流排控制器60時,該資料 流動和ECC控制器58亦執行誤差核對和校正。誤差核對和 校正之詳細說明見于専利申請中之美國専利申請案序號 516,628,其標題為”Digital Computer Having An Error Correct ion Code (ECC)Syste· with Comparator I n t e g r a t e d I n t o R e - E n c o d e r " ·和序號 516,8 9 4,其標題 為”Mindzed Error Correction Bad Bit Decoder",以及 序號 516,6 0 6,其標題為” S h a v e d L o g ί c P o r E r i* o r Correction Syndrome Encoding”,全部建播於 1990年 4 月 30日,而且全部讓渡給本發明和加入此處作為參考。 對於對象不為記億器卡10之離板循琛,該記億器和匯流 排控制器60就産生一届遘理機匯流排申讅信號,當它被認 可時就接管處理機匯流排16之控制。再度的與該資料流動 和ECC控制器58—起工作,使該記憶器和匾流排控制器60 完成對該處理檐匯流排16之接逹。 雉 濟 部 中 央 搮 準 局 印 装 {請先閱讀背面之注意事項再填駕本頁) 下面參照圈3,圏中顯示記憶器卡10之主要部份之方楗 國。經由參照_1可以看出該記德器卡10經由記億器導饅2 形#與該系統之其餘部份互作介面之接合。如上所述,毎 一鴒記德器卡10之較佳形式是具有虛擬64位元宇之籲存器 ,形成2組交錯之32位元雙字之形式,一組為奇數和一組 為«數。每一籲卡10包括有RAS, CAS,和後新控制器68, 四翱位址緩街器70, 72, 74, 76, 8鹤單一線内記憶器 «7 A OV 907^ ί02ού1? Α6 Β6 五、發明説明(U) (SIMM)溝槽 78, 80, 82, 84,86, 88, 90, 92,和四傾交 {請先閱讀背面之注意事項再填窩本頁) 錯控制器94 , 96, 98, 100。該RAS, CAS和復新控制器68 之詳細說明見于專利申請中之美國專利申請案序號 07/540,049,其榡題為"A Digital Computer Having a
System for Sequentially Refreshing and Expandable
Dynamic RAM Me_oy Circuit"於 1990年 6 月 19 日建楢,讓 渡給本發明並且被加入此處作為參考,該控制器68接收 來自記億器介面102之控制信號(詳見圖1),並且被記億器
和匯流排控制器60驅動(詳見園2)。其結果是該RAS, CAS 和復新控制器68驅動控制信號給SIMM溝槽68,80, 82,84 ,86, 88, 90, 92藉以進行讀取,寫入和復新。該四懷交 錯控制器94, 96, 98, 100之詳細說用見于專利申請中之 美囲專利申請案序號07/530,137,其樣鼴為” Dual oath
Memory Retrieval Systea for an Interleaved Dynamic RAM Menory Unit”,於1990年5月25日建檔,讓渡給本發 明並且被加入此處作為參考,該四镧交錯控制器之毎一镲 用來使記億器連接器2和SIMM溝槽78, 80, 82, 84, 86, « 88, 90, 92之間之8籲位元之資科多工化。 如下面之更詳細之說明,資料在32位元資料之《數組和 奇數組之間被***,用來完成真正之交錯。亦即,對於毎 一镇讓取,存取64位元之資料,和該四鑌交錯控制器94· $ 96, 98, 100選擇32位元(奇數資料或偁數資料)作現行存 部 ί 取。後饋存取可以以一_單一之處理檐時鐘循琛來完成, % 因為第二铕32位元雙字已經被接速和閂鏔。
^ Λ ί91Πν 9Q7V £0250? A6 B6 五、發明説明(15) (請先閲讀背面之注意事項再填寫本頁) 如上所示,記億器卡10包括有位址緩衝器70,72, 74, 76 和 SIMM 溝槽 78, 80, 82, 84, 86, 88, 90, 92。例如, VTC所製造之Model 74PCT828和74FCT827資料緩衝器可以 被使用作位址缓街器70, 72, 74, 76。反相(74PCT828) 和非反相(74FCT827)之缓衝器可以用來減小平均位址線 佶號交換,藉以減小電雜訊。SIMM溝槽78, 80, 82, 84 ,86, 88, 90, 92適於用來裝配具有同位(Parity或PCC 組織之 1, 2, 4 或 8Mbyte 之 SIMH。 在說明資料介面和資料路徑技術(可以用來決定I/O裝置 和不匹配處理機匯流排之間,或一對不匹配I/O裝置之間 之資料之路徑)之前,必需先說明圏1-3所示之電算機*** 之某些特性。 此處所述之電算機糸統以32位元之資料塊為單位來處理 資料,每一雇位元表示一俪》輯"1"或邏輯”〇”。每32«位 元之資料單位稱為一镳資料”宇”。相似的,16位元之資料 塊下面稱它為一催M半字”,和8位元之資料塊下面稱它為 一傾”數元組"(byte)。因此,每一傾32位元字包含有2俱 半宇,每一《半宇包含有2镧數元組。同樣的,在定義上 包含32催位元之一些數元組和半宇依照下列方式來稱呼 32位元字 蛆 濟 部 中 央 棣 準 局 印 裝 半宇 1 數元組3 數元組2 位元31-24 位元23-16 半字0 數元組1 數元組0 位元15-8 位元7-0 如上所述,處理機子条统6, 8,記億器子条統10, 12 02507 A 6 B6 五、發明説明(16 ) 記億器連接器2, 4,和處理機匯流排16,都被構建成以32 位元字來處理資料。然而,I/O裝置典型之方式並不以32 位元為單位來處理資料。而是通常以8位元或16位元為單 位來處理資料。對於16位元之I/O裝置,資料轉移是發生 在半字0。對於8位元I/O裝置,資料轉移是發生在數元組0 為著對本發明具有更完全之瞭解,下面需要先說明"數 元組檄信號之觀念。假設要使32位元字,16位元半字 和8位元數元組在I/O裝置和處理機匯流排16之間轉移。為 著達成此目的,本發明控制每一傾數元組資料之路徑,不 論該數元組是資料本身之單位或是如同半宇或字之較大資 料塊之一部份。因此,在一個字或其他單位内之每一插數 元組之轉移必需受控制。如下面之更詳細之說明,資料數 元組之轉移受一糸列之被稱為"數元組激勵"信號之信號之 控制。假如一健特定數元組之數元組激勵信號被確定,該
J 數元组就被確定該數元组檄動信被之特定罨路加以轉移。 因此,對於每一個資料數元組BO, Bl, B2和B3,各有一傾 對鼴之數元組檄_信轚ΒΕΟ, ΒΕΙ, BE2和BE3,經由確定適 箪之電路,用來控制對應之資料數元組之轉移。 下面將參照團4來詳細的說明介面裝置和資料路徑技術 ,該技術可以使資料在32位元處理機匯流排16 (或如同與 嫌 % 其連接之處理機6或8之匹配電算機部份}和I/O裝置(被構 ^ 建成只用來處理以8, 16或32位元為單位之資料)之間轉移 準 ^ 。其詳細說明見于,專利申讅中之美國專利申請案序號 浆 {請先閲讀背面之注意事項再瑱寫本頁) *裝· •訂· 線· 讲 W ΟΙ ΛΝ/ 90*7 人、、 級濟部中央搮準局印裝 202507 A6 ______B6 五、發明説明(U ) 490,003,其標題為”Method and Apparatus for Perf or·i ng Multi-Master Bus Pipelining", fi令 1990年 3月7日建檔,讓渡給本發明並且被加入此處作為參考,該 處理子条統6和8都能夠作為匯流排主用來經由處理機匯流 排16將資訊轉移至/自如同I/O裝置18之從颶裝置。上述之 專利申請案亦說明處理機子条統6和8可以同時執行計算, 但是只有一餡可以作為匯流排主。為著要變成匯流排主, 所以處理機子条統6或8必需申請處理機匯流排16和被認可 可以接逹該處理機匯流排16畤才變成匯流排主。然後,處 理機6, 8必需完成所#望之處理和放棄該匯流排。 如上述之參考專利申請案之進一步之說明,該条统和匯 流排控制器42包括有一個仲裁器,用來仲裁二偏或更多個 申請處理機(例如處理機子糸統6和8,假如該兩傾處理機 同時申讅處理機匯流排16時)之間之申請,然後將匾流排 給予該等申請處理機子条統的其中之一。然後,當現行匯 流排主釋放匯流排之位址線時,邇定之處理機子系統就從 申請狀態移動到遘定位址主狀態。然後蘧定之位址主對如 同I/O裝置18之從羼裝置進行定址,用來設立資料之轉移 。這時,現行匯流排主變成現行資料主,資料被轉移到先 前定址之位置。當現行資料主表示它已釋放匯流排之資料 線畤,S定之位址主就變成選定匯流排主,同畤現行之資 料主從匯流排轉移進入聞置狀態。因此,很明顯的,現行 之主子是資料主,同畤被選定之主子是位址主。在只有二 儀可能之主裝置之情況時,就沒有仲裁,因為有一鵪裝置 {請先閲讀背面之注意事項再填寫本頁) •装· •訂· •缘· 03507 A6 B6 五、發明説明(18) (請先閱讀计面之注意事項再填宵本頁) 永遠為主裝置,所以不需要仲裁。然而,在較佳具體例中 ,仍然使用仲裁器來産生匯流排認可信號給申請之裝置。 再度參照圏4,下面將說明電算機子系統和/或I/O裝置 間之介面,和本發明之主題之該子系統和/或I/O裝置間之 資抖路徑之決定技術。亦即,下面將更詳細的說明資料介 面和從一鵪不匹配I/O裝置18(被構建成用來處理8, 16, 24或32位元(1, 2, 3或4數元組)之資料)到該32位元(4數 元組)處理機匯流排16之資料路徑之決定方法。 當處理機讀取循琛畤,資料從該從羼I/O裝置18經由處 理機匯流排16轉移到主資料處理機子系統6。當在此一循 琿時,從颶I/O裝置18分別發送資料(其大小之單位對鼴到 其寬度)到第一,第二和第三输入數元組置換多工器(或 ”IS多工器”)108, 110, 102和输入閂鎖(或” IL”U14。依 照I/O裝置之寬度,每一健資料單位包含有8, 16或32鹤位 元,其中毎一组之位元0-7下面稱它為”第一數元組”,毎 一組之位元8-15為"第二數元組”·毎一组之位元16-23為 ”第三數元组”,和每一組之位元24-31為”第四數元組”。 級 濟 部 中 央 捸 準 局 印 装 毎一鵪IS多工器108, 110, 112連接到输出驅動器裝置 106,使毎一健IS多工器108, 110, 112接收從屬I/O裝置 18所翰出之每一組位元,它_匾到多«上述之數元组群组 。$即,IS多工器108被構建成用來接收輪出自從羼I/O裝 置之被指定為第一數元組B0之每一組資料位元,和被指定 為第二數元组B1之毎一组輪出資料位元。IS多工器110被 構建成用來接收被指定為第一數元组B0和第三數元組B2之 20250? A6 ____B6 五、發明説明(19) 每一組資料位元。最後,IS多工器11 2被構建成用來接收 被指定為第一數元組B0,第二數元組B1,和第四數元組B3 之每一組資料位元。 在每一個IS多工器108, 110, 112被構建成用來接收多 掴數元組時,只有一傾輪入數元組被特定之多工器選定進 行输出。供每一餡多工器進行輪出之輪入數元組之選擇由 該糸統和匯流排控制器42産生之一系列路徑碼(或RC)來加 以控制•然後被發送到第一路徑碼解碼器104。第一路徑碼 解瑪器104依照接收到之特定RC,對該条統和匯流排控制 器42所發送之RC進行解碼,以數元組檄膽倍號ΒΕ0或數元 組檄_信號BE1發送到IS多工器108用來選擇B0或B1作為輪 出,或是以數元組檄_倍轚ΒΕ0或數元組檄勵倍轚BE2發送 到IS多工器110用來選擇B0或B2作為輪出,或是以數元組 檄勵倍號ΒΕ0和BE1或BE3發送到IS多工器112用來選擇B0, B1或B3作為輪出。由第一動作碼解碼器所産生之此種資料轉 移信號與來自I/O裝置18之I0CLK倍轚和來自I/O裝置18之 SCU输人同步。 經 濟 if, 中 央 揉 準 局 印 装 (請先閲讀背面之注龙事項再填寫本页) 當輸入閂鎖114之输入直接連接到輸出驅動器裝置106, 和输入閂鎖116, 118和120之輪入分別連接到IS多工器108 ,110和112之输出時,則受該条統和匯流排控制器42所産 生之RC之控制之數元組BO, Bl, B2和B3之組合將分別供給 到輪入閂鎖114, 116,118和120之輪入。該条统和匯流排 控制器42亦産生閂鎖檄瞻倍«LEI, LE2,LE3和LE4分別供 給到閂鎖114, U6, 1U,和120,用來閂鎖供給到閂鎖 ΦΛ^91〇ν ^0350? A6 B6 五、發明説明(20) 114, 116, 118和120之輪入之數元組BO, Bl, B2和B3之特 (請先閑讀背面之注意事項再填宵本页) 定組合,供給.到閂鎖之輪出。經由閂類該等輪出,在輪入 閂鎖114,116, 118和120之输出累積一雇32位元(4數元組 >資料字,用來發送到處理機6。 由該糸統和匯流排控制器42所産生之路徑碼用來控制處 理機之讀取操作,以及用來將任何其他之資料從一館從属 I/O裝置轉移到連接至處理機匯流排16的一傾32位元電算 機子系統,該等路徑碼如下面之表1所示:
循環 RC IS IL 112 110 108 114 116 11R 19Π
[]-<<> 04 X X X [0]-<<0> 05 X X X T [1]-<<〇> 01 X X B0 T {2]-<<〇> 03 X B0 X T [3】-<<0> 02 B0 X X T [0,1]-<<〇,1> 07 X X B1 T T [2,3]-<<〇,1> 06 B1 B0 X T T [0,1,2,3]-< <〇山2,3> 00 B3 B2 B1 T T T T 表 經 濟 部 $ 其中: t < > =在處理機匯流排上之數元组位置;
Jh 印 敢 02507 A6 B6
五'發明説明(2D C ]=在輪入閂鎖上之數元組位置; -<=在處理機匯流排和閂鎖之間之數元組之方向; BO, Bl=當接收到對應之數元組檄勵倍號BEO, B2 , B3 ΒΕΙ, BE2, BE3時,由指定之IS多工器發送之 資料單位;和 T=發送到指定閂鎖之閂鎖檄動信號。 當資料介面不作動時,亦即没有資料被轉移時,該条統 匯流排控制器42就産生路徑碾”04”。該路裡碼04不檄騰該 IS多工器108, 110或112,亦不瀲勵IL閂鎖114, 116, 118 或120。這時該条統不動作而且也沒有數元组置換發生。 當有一個8位元從羼裝置將資料供給到32位元處理機匯 流排16(和所連接之電算機子***)畤,該糸統和匯流排控 制器42就在處理機匯流排16之每一籲循琛産生4餡副循琛 ,其方式是顒序的産生路徑瑪”〇5”,”01”,”03*'和"02”。 由上面之表1可以看出,每一健被産生之副循琛用來控制 I/O裝置所輪出之第一數元组0之閂鎮到處理機滙流排16 之數元組0。由I/O裝置輪出之第二數元組0被閂鎖到處理 機匯流排16之數元組1,第三數元组0閂鎖到數元組3和第 四數元組〇閂鎖到數元,組4。 m 濟 中 央 m 準 Mi 印 装 {請先閲讀背面之注意事項再填寫本页) 亦即,當使用8位元從屬I/O時,來自I/O裝置14的一蝙 單一之數元組被翰入到驅動器裝置106。來自驅動器裝置 106之输出直接連接到閂鎖114和分別連接到IS多工器108 ,110和112之B0輪入。當第11/0副循環(RC=05)時,路徑
f 4 ^91AV A6 B6 ^0^507 五、發明説明(22) 碼解碼器104供給一傾激励信號給輪入閂鎖114,藉以將1/ 0^·*之輸出閂鎖到該閂鎖114和將I/O裝置18之數元組0放 入處理機匯流排之數元组〇。當第二I/O副循環(RC=01)時 ,路徑碼解碼器104供給一掴檄_信號經IS多工器108用來 將IS多工器108之輪出變換成B0輪入,和供給一傾檄動倍 铱給输入閂鎖116,藉以在第二副循璟時將I/O裝置18之输 出閂鎖到該閂鎖116和將I/O裝置18之下一儀數元組0放入 處理機匯流排之數元組U相似的,當第三I/O副循琛(RC =03>時,路徑碼解碼器104供給一傾檄瞻信號給IS多工器 110,和當第三I/O副循琿畤供給一镇檄_信號給該输入閂 鎖118用來將該閂鎖118閂鎖到第三副循琛I/O裝置輪出和 將來自I/O裝置18之下一偏數元組0放入處理機匯流排之數 充組3。最後,當第四I/O副循琛(RC=02)時,路徑碼解碼 器104供給一個檄勵信號給IS多工器112和輪入閂鎖120, 藉以將輪入閂鎖120閂鎖到第四I/O副循琛輪出和將來自1/ 0裝置18之下一鎇數元組0放入處理機匯猗排之數元組0。 當一鴒16位元I/O裝置連接到處理機匯流排時,不需要 額外之電路用來使16位元副条統和32位元資料匯流排匹配
。當_ί理機画流抹循琛時,16位元I/O裝置將具有二傾I/O 副循琛。在此種組態中,於第一 I/O副循琛時,該条统和 匯流排控制器42就産生第一路徑碼和將其發送到路裡碼解 | 碼器,在第二I/O副循環時則發送第二路徑碼。當第一 I/O 部 i 副循璨<RC= 07)時,數元组檄》倍轚發送到IS多工器108 央 % ,和閂鎖檄_佶號發送到閂鎖114, 116。因此,I/O裝置
Jh ' 印 装 (請先閱讀背面之注意事項再填寫本页) •裝. •訂· .線. 对 nv 907 人、、 A6 B6 ,02〇0!? 五、發明説明(23) 18輸出之第一半字之數元組B0被閂鎖114加以閂鎖,而I/O 裝置18所输出之第一半字之數元組B1在接收到BE1信號時 提供在IS多工器108之B1輸入,該IS多工器108將數元組B1 輪出到閂鎖116用來進行閂鎖。當第二I/O副循環(RC= 06) 時,第二半字被I/O裝置18發送和閂鎖到處理機字之上數 元組。當第二I/O副循環時,數元組B0被輪出到閂鎖114之 輪入和IS多工器110和112之B0输入。在此期間,路徑碼解 碼器104産生一俥數元组檄勵信號BE給IS多工器110,藉以 變換該多工器使數元组B0被提供在IS多工器110之_出。 該路徑碼解碼器104亦發送閂鎖檄勵信號LE2至閂鎖118 , 用來將閂鎖118之输出閂鎖至數元組B0。當第二副循琛之 第二半時,I/O裝置18發送數元組B1至IS多工器108, 112 之B1輪入。當第二副循環之第二半時,路徑碼解碼器104 發送數元組檄勵信號BE1至IS多工器112,藉以變換該多工 器使數元組B1被提供在IS多工器112之輪出。路徑碼解碼 器亦發送閂鎖檄動倍號LE3至閂鎖120,用來將閂鎖120之 輪出閂鎖至數元组B1。 當32位元(4數元組U/0裝置18連接到處理機匯流排16時 ,I/O裝置和處理機匯$排16互相匹配,路徑瑪必需再度 的被變更用來修改來自I/O裝置18之32位元之控制。同樣 的不需要額外之電路。在匹配之組態中,該系統和匯流抹 控制器42之路徑碼産生裝置用來産生和發送一鏑單一之路 徑碼RC=00至路徑碼解瑪器104。當資料之發送時,數元 組B0供給到閂鎖114和IS多工器108, 110和112之Bo输入。 數元組B1供給到IS多工器108和112之B1输入,數元 ......................................................5t..............................^................................... (請先聞讀背面之注意事項再填寫本頁) m 濟 部 中 央 揉 準 局 印 装 ,03507 經濟部中央揉準局印裝 A6 B6 五、發明説明(24) 組B2供給到IS多工器110之B2输入,和數元組B3供給到IS 多工器112之B3輪入。路徑碼解碼器104發送數元組檄勵倍 號BE 1到IS多工器108,和發送數元組檄勵信號BE2到IS多 工器110和發送數元組檄勵信號BE3到IS多工器112,薙以 變換IS多工器108, 110和112,用來將數元組Bl, B2和B3 分別提供在IS多工器108,110和112之輪出。路徑碼解碼 器104亦發送閂親檄勵倍號LE0到閂鎖114 , LE1到閂鎖116 ,LE2到閂鎖118和LE3到閂鎖120, 以將閂鎖U4, 116, 118和120之输出分別閂鎖到數元組BO, Bl, B2和B3。 上面已經說明了從I刈裝置18到處理機匯流排16之資料 路徑,用來將資料轉移到如同處理機子条统6之電算機子系 統,下面將說明從處理機匯流排16到I/O裝置之資料路徑 。當寫入操作畤,資料從處理機子条统6输入到閂鎮122。 當記億器***10交錯時,資料從記億器10提供給偁數閂鎖 124和奇數閂鎖126。一旦被該条統和應流排控制器42所發 送之有期之閂鎖瀲動倍號(H中未顯示丨加以檄勵之後,來 自資料閂鎖122, 124,和126之输出就笛作輪入的提供給 多工器128。依照所進行之寫入操作之型式,將變換倍號 輸入到多工器用來變換多工器128使來自記憶器子系統10 或處理機子***6之資料被輪出到閂鎖130之輸入。 笛有関之記億器或處理機寫入操作時,閂鎖檄膽信號 (園中未顯示)提供給閂鎖130用來使輪出自記憧器子条统 10或處理機子条統6之資料被閂鎖到多工器134之第一輪入 。然後由第二路徑碼解碼器132發送變換信號到多工器134 ......................................................裝..............................訂...........................-綠....... 0 t請先聞讀背面之注意事項再填寫本頁) χΟ Α AV OQ*7 ς〇2507 Α6 Β6 五、發明説明(25) 用來將多工器134之輪出變換到與閂鎖連接之輪入。利用 這種方式,多工器34輪出32位元資料字從處理機或子条統 6或記憶器子糸統10轉移到具有8 , 16或32位元之資料寬度 \ 之I/O裝置18。如此一來,多工器134之輪出連接到第一輪 出數元組置換(0S)多工器136和第二0S多工器138。數元組 Β0作為0S多工器138之第一輪人,數元組Β1作為0S多工器 138之第二輪入和0S多工器136之第一输入,數元組Β2作為 0S多工器138之第三輪入和输出驅動器裝置140 (包括有第 一,第二,第三和第四輪出驅動器140a, 140b, 140c和 140d>之第一輪入,和數元組B3作為OS多工器138之第四輪 入,0S多工器136之第二輪人,和输出驅動器裝置140a-<l 之第二輪入。〇S多工器136, 138之輪出亦輪入到輪出驅動 器裝置140a-d。 第二路徑碼解碼器132接收來自該***和匯流排控制器 42之RC信號,在罹要的畤候發送數元組瀲勵佶號Bj£0-BE3 給0S多工器138,發送數元组檄瞻倍轚ΒΕΙ和BE3給0S多工 器136,和發送檄動倍號qD給输出驅動器裝置140a-d,用 來完成特定之寫入操作所需之數元组置換,例如32位元霣 算機子条統與8, 16,或32位元之I/O裝置之置換。路徑碼 ,數元组檄動倍號和输出驅動器檄勵倍轚連饋的完成各種 寫入操作如下面之表2所示: (請先閱讀背面之注意事項再填寫本頁) .裝· .打· •缘· !短 濟:% 中 央 搮 準 局 印 裝 ^03507 A6 B6 五、發明說明(2(3) 循環 (0,1,2,3)-> RC OS _136 138 OD 140d 140c 14 Oh 14Π^ <〇,1,2,3> 00 Β1 Β0 Τ Τ Τ Τ (2,3)-><〇,1> 03 Β3 Β2 Τ Τ Τ Τ (1)-><0,1> 02 Β1 Β1 Τ Τ Τ Τ (3)-><〇,1> 01 Β3 Β3 Τ Τ Τ Τ 表 2 {請先閱請背面之注意事項再填寫本百) 其中 ()=在連接到處理機匯流排之子糸统上之數元组位置; < > =在處理機匯流排上之數元組位置; ->=在處理機匯流排,閂鎖或裝置之間之數元組置換之 方向; BO, Bl=當接收到對應之數元組檄励倍號BEO, ΒΕ1, Β2, Β3 ΒΕ2, ΒΕ3時,由指定之0S多工器發送之資料單 位;和 Τ=發送到指定之輪出驅動器之驅動器檄勵倍號。 ts. 濟 部 中 央 捸 準 Μ 印 装 上面已經說明了一镰8,16和32位元I/O裝置和一籲連接 到32位元處理機匯流排16之32位元霉算檐子***之間之資 料路徑,經由處理機匯流排16之一對8, 16或32位元I/O裝 置之間之資料路徑之技術所需之修改^»在一纊I/O至I/O之 轉移中,有一《I/O必需為I/O匯流排主,而另外一 «為1/
A6 B6 五、發明説明(27) 0匯流拂從靥。為著要決定從屬和主I/O之間之資料路徑, 所以首先要將資料從從譌I/O裝置18轉移到處理機匯流排 16,然後轉移到主I/O裝置14。當此種轉移時,從颶I/O裝 置18將對應到其寬度之大小之資料單位從I/O裝置18分別 發送到第一,第二和第三IS多工器108, 110, 112和IL閂 鎖114。依照I/O裝置之寬度,每一 β資料單位包含有8, 16或32位元,其中毎一组之位元0-7為第一數元組,毎一 組之位元8-15為第二數元组,毎一組之位元16-23為第三 數元組,和毎一組之位元24-31為第四數元組。 每一偏IS多工器108, 110, 112連接到輪出驅勘器裝置 106,使毎一偏IS多工器108, 110, 112用來接收從»1/0 裝置18所輪出之對鼴到多傾上述指定之數元组群組之毎一 組位元。亦即,IS多工器108被構建成用來接收輸出自從 屬I/O裝置18之被指定為第一數元組B0之毎一組資料位元 和被指定為第二數充组B1之毎一組輪出資料位元。IS多工 器no被構建成用來接收被指定為第一數元組B0或第三數 元組B2之每一組資料位元。最後,IS多工器112被構建成 用來接收被指定為第一數元組B0,第二數元組B1和第四數 元組B3之每一組資料位元。 雖然每一個IS多工器108, 110, U2被構建成用來接收 多鳊歟元組,但是只有一输入數元組被指定之多工器選定 ^ ,用來進行輪出。毎一雇多工器之用於輪出之輪入數元組 i部 . | J 之選擇受到該条統和匯流排控制器42所産生之一条列路捶 t 碼(或RC)之控制,然後發送到第一路徑碼解碼器104。第 ......................................................装..............................ir..............................«. {請先閲讀背面之注意事項再填寫本页) r910V 9Q7^tH) A 6 _ B6 五、發明説明(28) 一路徑碼解碼器104對該条統和匯流排控制器42所發送之 RC進行解碼,和依照所接收到之特定RC,發送數元組激動 信號ΒΕ0或數元組激勵倍號BE1到IS多工器108用來選擇B0 或B1作為输出,或是發送數元組檄勵信號ΒΕ0或數元組激 動信號BE2給IS多工器110用來選擇B0或B2作為輪出,或是 發送數元組檄動佶號BEO和敷元组檄勵倍號BE1或數元組檄 _信號BE3給IS多工器112用來選擇BO, B1,或B3作為输出 。由第一路徑碼解碼器所産生之此種資料轉移信號與來自 從腸以0裝置18之I0CLK信號及SCLK輪人同步。 當輪入閂鎖114之输入直接連接到输出驅動器裝置106和 輪入閂鎖1Ϊ6, 118和120之輸入分別連接到IS多工器108, 110和112之輪出時,受到該条統和匯流排控制器42所産生 之RC之控制之數元組BO, Bl, B2和B3之組合分別供給到输 入閂類114, 116, 118和120之输入。該条統和匯流排控制 器42亦産生閂鎖檄膽倍號LEI, LE2, LE3和LE4分別施加至 閂鎖114, 116,118和120用來將供給到閂鎖114, 116, 118和120之输入之數元组BO, Bl, B2和B3之特定組合閂鎖 到該等閂鎖之输出。 該***和匯流排控制器42所産生之路徑碼用來控制資料 之從從羼I/O裝置18轉'移到32位元處理機匯流排16,資料 之從從屬1^0裝置18到主I/O裝置14之轉移如下面之表3所 經 % 示:
X 央 搮 準 Μ 印 裝 ......................................................^..............................ir…:......................·:·#?. {請先閃讀.背面之注意事項再填寫本頁)
w·» I / / N ς02ο〇'^ Α6 Β6 、發明説明(29) RC IS IL 循環 112 110 108 114 116 118 120 [0]-<<0> 15 X X X T [1]-<<0> 11 X X BO T [2]-<<0> 13 X B0 X T [3]-<<0> 12 Β0 X X T [0,1]-<<0,1> 17 X X B1 T T [2,3]-<<0,1> 16 Β1 BO X T T [0,1,2,3】-< <0,1,2,3> 10 Β3 B2 表3 B1 T T T T 其中 < > {請先閲讀背面之注意事項再填寫本頁) 在處理機匯流排上之數元组位置; ]=在輪入閂鎖上之數元組位置; B0 B2 在處理機匯流排和閂鎖之間之數元组置換之方向; Bl=當接收到對應之數元組檄勵倍號BEO, BE1, B3 BE2, BE3時,由指定之[S多工器發送之資料單 位;和
T 發送到指定閂鎖之閂鎖激勵信號。 鳗 濟 部 中 央 橾 準 Jh 印 装 當8位元從属裝置供給資料到32位元處理機匯流排16作 為轉移到主從羼裝置之一部份時,在每一館處理機匯流排 16之循環,經由順序的産生路徑碼”15", "11", "13"和 ”12”,由該条統和匯流排控制器42來産生4雇副循環。由 上表可以看出,毎一 _副循環用來控制將從屬I/O裝置18 所輪出之第一數元組0閂鎖到處理機匯流排16之數元組0。 從屬I/O裝置18所输出之第二數元組0被閂鎖到處理機匯流 排16之數元組1,第三數元組0閂鎖到數元組3,和第四數 元組0閂鎖到數元组4。 亦邸,當使用8位元從羼I/O裝置畤,來自該從属I/O裝 置18的一铕單一之數元組被输入到驅動器裝置106。來自 ^ Α(ΟΛ(\^ ^02o〇!^ A6 B6 五、發明説明(30) 驅動器裝置106之輪出直接連接至閂鎖114和分別連接到IS 多工器108, 110和112之B0輪入。當第一 I/O副循璟(RC = 15)時路徑碼解碼器104就供給檄瞻信號到輪入閂鎖114, 藉以將從颶I/O裝置18之輪出閂鎖到該閂鎖114 ,和將從屬 I/O裝置18之數元組0放入處理機匯流排之數元組0。當第 二I/O副循環(RC = 11)時,路徑碼解碼器104就供給數元組 檄勵信號到IS多工器108用來將IS多工器108之輪出變換到 B0輪入,和供給檄勵信號到輪入閂鎖116,當第二副循環 時將從属I/O裝置18之輪出閂鎖到該閂鎖116和將從鼷I/O 裝置18之下一偏數元組0放入處理機匯流排之數元組1。相 似的,當第三I/O副循環(RC=13)時,該路徑碼解碼器104 就供給數元組檄勵倍號到IS多工器110,和當第三I/O副循 環時供給檄勵倍號到輪入閂鎖118用來將該閂鎖118閂鎖到 第三副循琛I/O裝置輪出,和把來自從« I/O裝置18之下一 届數元组0放入處理機匯流排之數元组3。最後,當第四1/ 0副循環(RC=12)時,路徑碼解碼器104就供給數元組檄勵 信號到IS多工器112和供給激勵信號到輪入閂鎖120,藉以 將输入閂鎖120閂鎖到第四I/O副循環輪出,和把來自從》 I/O裝置18之下一緒數元組0放入處理機匯流排之數元組0。 當16位元從属I/O裝置供給資料到32位元處理機匯流排 16作為轉移到主I/O裝置18之一部份,於從腸1刈裝置到處 理機匯流排16之轉移時,該16位元從《I/O裝置將具有二 纊I/O副循琢〇在此種组態中,該条统和匯流排控制器42 在第一 I/O副循環時産生和發送第一路徑碼給該路徑碼解 碼器104,在第二I/O副循琛時則産生和發送第二路徑碼。 當第一 I/O副循琛(RC=17)時,數元組檄勵倍號被發送到 IS多工器108,和閂鎖激動信號被發送到閂鎖114, 116, 因此,由I/O裝置18輪出之第一半宇之數元組B0。被閂鎖 114加以閂鎖,和由從颶I/O裝置18輪出之第一半字之數元 組B1被提供在IS多工器108之B1输入,當接收到BE1倍號時 ......................................................装..............................訂................................--:4 (請先閑讀背面之注意事項再填奪本頁) \ A6 B6 五、發明説明(31.) ,該IS多工器108就將數元組B1輪出到閂鎖116用來進行閂 鎖。當第二I/O副循環(RC= 16)時,第二半字被從屬I/O裝 置18發送和被閂鎖到處理機字之上數元組。當第二I/O副 循環時,數元組B0被輪出到閂鎖114之輪入和IS多工器110 和112之BO輪入。在此期間,路徑碼解碼器104産生一傾數 元組檄勵佶號BE給IS多工器110,藉以變換該多工器使數 元組B0被提供在該IS多工器110之輪出。路徑碼解碼器104 亦發送閂鎖檄勵信號LE2到閂鎖118 ,藉以將閂鎖U8之輪 出閂鎖到數元組B0。當第二副循環之第二半時,從Μ I/O 裝置18就發送數元組Β1到IS多工器108, 112之Β1输入。 當第二副循環之第二半時,路徑碼解碼器104就發送數元 組檄勵倍號BE1到IS多工器112,藉以變換該多工器使數元 組B1被提供在IS多工器112之輪出。該路徑碼解碼器104亦 發送閂鎖檄勵信號LE3給閂鎖120,藉以將閂鎖120之輪出 閂鎖到數元組B1。 當32位元(4数元組)從腸I/O裝置18連接到處理機匯流排 16用來進行從從属I/O裝置到主I/O裝置之資料轉移時,1/ 0裝置和處理機匯流排16就被匹配和路徑碼必需再度的被 變更用來修改輪出自從屬I/O裝置32位元之控制。在匹配 之組態中,該系統和匯流排控制器42之路徑碼産生裝置就 産生和發送一傾單一路徑碼RC =10給路徑碼解碼器10L 當資料傳輪時,數元組B0供給到閂鎖114和IS多工器108, 110和112之B0輪入。數元組B1供給到IS多工器108和112之 B1輪入,數元組B2供給到IS多工器110之B2輪入,和數元 組B3供給到IS多工器112之B3輸入。路徑碼解碼器發送數 元组檄動信號BE1給IS多工器108,發送數元組檄勵倍號 % BE2給IS多工器110和發送數元组檄勵信號BE3給IS多工器 t 112,藉以變換IS多工器108, 110,和112,使數元組B1, t B2和B3分別被提供在IS多工器108, 110和112之輪出。該 % 路徑碼解碼器1〇4亦發送閂鎖激_信號LE0給閂鎖114, 印 浆 审 4(210X297 公 ' {請先閲讀背面之注意事項再瑱寫本頁) •裝. .打· •綠_ ^02507 A6 _B6 五、發明説明(ό52 ) LE1給閂鎖116, LE2給閂鎖118和LE3給閂鎖120,藉以將閂 鎖114, 116, 118和120之輪出分別閂鎖到BO, Bl,Β2和Β3。 上面已經說明了當從屬I/O裝置到主I/O裝置之資料轉移 時,從從颶I/O裝置18到處理機匯流排16之資料之路徑, 下面將說明從處理機匯流排16到主I/O裝置14之資料路徑 。從處理機匯流排16到主I/O裝置14之資料路徑與上述之 路徑技術具有顯著之不同。在此處,依照轉移至主I/O裝 置14所希望之數元組置換需求,轉移到處理機匯流排16之 資料從输入閂鎖114, 116, 118, 120之閂鎖和未閂鎖倒雙 方轉移,其方法是將閂鎖114, 116, 118, 120之輪入連接 到多工器134之第二輪入,和將閂鎖114, 116, 118, 120 之輪出連接到多工器134之第三輪入。在資料轉移到主I/O 裝置14之路徑,第二路徑碼解碼器132將選擇閂鎖或未閂 鎖資料之路徑,其方法是發送一籲交換信號給多工器134 用來將多工器134之輪出連接到閂鎖或未閂鎖資料。由多 工器134输出之資料到主I/O裝置14之路徑之決定,對於閂 鎖和未閂鎖資料分開的進行。 對於從處理機匯流排16到主I/O裝置14之未閂鎖資料之 轉移,第二路徑碼解碼器132依照下列之表4接收來自該条 統和匯流排控制器42之RC倍號:
循環 RC IS/OM OS OD t請先聞讀背面之注意事項再瑱离本頁) Ύ 液,- 社 準 Ml 许 t 112 110 108 136 138 140d 140c 140b 140a I I <〇> <1,2,3> 35 B0 B0 B0 X X T T T <〇,1> <2,3> 33 B1 B0 、 X X X T T <1> <〇> 24 X X B1 X B1 T <2> <〇> 26 X B2 X X B2 T <3> <〇> 27 B3 X X X B3 T <2,3> <〇,1> 31 B3 B2 ' X B3 B2 T T 表 4 苹 4(210X297 公筹) i A 6 B6 五、發明說明(: >=在處理機匯流排上之數元組位置; =在處理機匯流排和閂鎖或裝置之間之數元組置換 之方向;
Bl =資料單位,當接收到對應之數元組檄勵信號 B3 ΒΕ0,ΒΕΙ, BE2, BE3時,由指定之IS和/或多 工器發送之資料單位;和 T=發送到指定閂鎖之閂鎖檄動信號。 當多工器134之输出連接到第一 0S多工器136和第二0S多 工器136時,數元組Β0作為第一输入的提供給0S多工器138 ,數元組Β1作為第二輪入的提供給0S多工器138和作為第 一输入的提供給0S多工器136,數元組Β2作為第三输入的 提供0S多工器138和作為第一输入的提供給輪出驅動器裝 置140(包括有第一,第二,第三和第四输出驅動器140a, 140b, 140c和140d),和數元組B3作為第四輪入的提供給 0S多工器138和作為第二輪入的提供給0S多工器136及作為 第二输入的提供給输出驅動器裝置140a-d。0S多工器136 ,138之输出亦輪入到輪出驅動器裝置140a-d。 級 濟 部 中 央 捸 局 印 裝 其中 < -< B0 0S B2 (請先閱讀背面之注意事項再填寫本頁)
在回應接收自条統和匯流排控制器42之RC信號時,第二 路徑碼解碼器132就發送數元組檄_信號ΒΕ0到IS多工器 108,110, 112,和發送BE1到IS多工器108和112,及發送 BE3到IS多工器,使所希望之未閂鎖資料經由多工器134輪 入到0S多工器136 , 138 〇第二 路徑碼解碼器132更發送數 元組撖勵倍號ΒΕΙ, BE2和BE3到0S多工器136,和發送数元 組檄動信號BE3到0S多工器138,以及發送輪出驅動器檄勵 信號0DE到输出驅動器140a, 140b, 140c和140d,用來完 成特定資料轉移之從閂鎖114, 116, 118和120之未閂鎖费I 轉移所需之數元組置換,例如從8, 16或32位元從羼I/O裝 置18到任何一鴒8, 16或32位元之主I/O裝置14之轉移β I Φ A ^OIOV 9Q7-V' <1^ A 6 ___ B6 五、發明説明(34,) 為著將閂鎖資料從處理機匯流排16轉移到主I/O裝置14 ,所以第二路徑碼解碼器132依照下面之表5接收來自条統 和匯流排控制器42之RC信號:
循環 RC OS 0D 136 138 146 144 142 140 [0,1,2,3] <0,lf2,3> 37 B1 BO T T T T [2,3]-><0,l> 33 B3 B2 T T [2,3]-><2,3> 32 X X T T [1,2,3] <1,2,3> 34 B1 X T T T [3]-><0> 22 X B3 T [2]-><0> 23 X B2 T [!]-><0> 21 X B1 T 表 5 其中: < > =在處理機匯流排上之數元组位置*· []=在輸入閂鎖上之數元組位置; -<=在處理機匯流排,閂鎖或子系統之間之數元組置換 之方向; BO, Bl=當接收到對應之數元組檄動倍號BEO, BE1, B2. B3 S BE2, BE3時,由指定之0S多工器發送之資料單 部 % 位;和發送到指定之0S之數元组檄動倍»;和 t τ=發送到輪出驅動器之閂鎖檄膽倍號。 ......................................................R..............................tr.................................;·#!. (請先閱讀卄面之注竟事項再填寫本頁) W Λ ίΟΛ HV 9Q7 A6 B6 五、發明説明(35) 相似的,當多工器134之輪出連接到第一 〇S多工器136和 第二0S多工器138時,數元組B0就作為第一輪入的提供給〇S 多工器138,數元組B0作為第一輸入的提供給〇S多工器138 ,數元組B1作為第二輪入的提供給〇s多工器138和作為第 一輸入的提供給0S多工器,數元組B2作為第三輪入的提供 給0S多工器138和作為第一輪入的提供給輪出驅動器裝置 140(包括有第一,第二,第三和第四输出驅動器140a, 140b, 140c和140d),和數元組B3作為第四輪人的提供給 0S多工器138和作為第二輪入的提供給0S多工器136以及作 為第二輪入的提供給輪出驅動器裝置140a-d。0S多工器 136, 138之輪出亦輪入到該輸出驅動器裝置14〇a-d。 在回鼴接收自該***和匯流排控制器42之RC信號時,第 二路徑碼解碼器132就發送數元組檄勵倍號BE1和BE3到0S 多工器136,和發送數元組檄勵信號ΒΕΟ, ΒΕΙ, BE2和BE3 到0S多工器138以及發送輪出匾動器檄動信號0D到输出驅 動器裝置140a-d,用來完成待定資料轉移之從閂鎖114, 116, 118和120之閂鎖《轉移所需之數元組置換,例如從8 ,16或32位元從羼I/O裝置18到任何一籲8, 16或32位元之主 I/O裝置14之轉移。 經 濟 部 中 央 揉 準 局 (請先閱碲背面之注意事項再填·"本頁) 由本發明之上述說明可以瞭解,本發明設有一偏介面位 於32位元處理機匯流排和一镔8, 16或32位元I/O裝置之間 ,促成同一雇介面可以使用在一镰8, 16或32位元I/O裝置 和一褊32位元電算機之間之資料轉移,其方法是修改在兩 者之間轉移之資料數元組之路徑。由本發明之上述說明可 裂 肀 4 (210X297 公沒) ^〇2〇〇ί· Α6 Β6 五、發明説明(3(3 > 以瞭解,同一個介面可以使用在一 I/O裝置和一傾第二8, 16或32位元 移,同樣的,其方法是修改在兩者 之路徑。因此,有一傾介面提供作 種組合之間之資料之轉移。然而, 解,在實質上不鴒離本發明之觀念 技術外,可以有許多修改和變化。 所說明之本發明之形式只作舉例之 本發明之範團。 餡第一 8, 16或32位元 I/O裝置之間之資料轉 之間轉移之資料數元組 不匹配和匹配裝置之多 熟悉本技術之士當可瞭 之範圍内,除了上述之 因此,宜瞭解者,此處 用,而且無意用來限制 一請先聞讀背面之注意事項再填駕本頁) 蛆 濟 部 中 央 搮 準 局 印 裝

Claims (1)

  1. B7 C7 D7 六、申請專利範園 (請先閲讀背面之注意事項再填寫本頁) 1,一種數位電算機糸統,具有一資料介面用來將一偏8 ,16或32位元寬之I/O裝置所輸出之資料單位轉移到一傾 32位元寬資料匯流排,用來將該I/O裝置所輪出之該8, 16 或32位元寬之資料單位累積成一個32位元資料字,該系統 包含有: 第一,第二,第三和第四閂鎖,毎一緒閂鎖具有一傾輪 入和一偏輪出; 路徑指示裝置,用來分開的指示從該I/O裝置輪出之第 一,第二,第三和第四資料數元組之到該等閂鎖之其中之 一之輪入之路徑; 閂鎖裝置,用來閂鎖具有路悝通到每一镰閂鎖之輪出之 該資料數元組,藉以在該閂鎖輪出累積該32位元資料字; 和 發送裝置,用來將該累稹成之32位元資料字發送到該資 料匯流排。 經濟部中央標準局貝工消费合作社印製 2. 如申請專利範圈第1項之条統,其中該用來分開的指 示從該I/O裝置輪出之第一,第二,第三和第四資料數元 組之到該等閂鎖之其中之一之输入之路徑之該路徑指示裝 置更包含有選擇性路徑指示裝置,侬照該I/O裝置所輪出 之資料單位之寬度來選擇性的指示該第一,第二,第三和 第四資料數元組输出之路徑。 3. 如申請専利範園第2項之***,其中依照該I/O裝置所 输出之資料單位之寬度來選擇性的指示該第一,第二,第 三和第四資料數元組輪出之路徑之該遘擇性路裡指示裝置 本紙張尺度適用中國國家標準(CNS)甲4規格(210x297公釐)_ 1 •〇於⑺ ΑΊ ΒΊ C; 六'申請專利範園 (請先聞讀背面之注意事項再填寫本页) 更包含有至少為一傾之多工器具有多個多工器輪入用來接 收該I/O裝置所輪出之該第一,第二,第三和第四資料數 元組中之至少二楠,和具有一雇單一之多工器輪出。 4. 如申請專利範圍第3項之条統,更包含有選擇裝置用 來選擇输入到該多工器之該第一,第二,第三和第四資料 數元組之任何組合,藉以傳輪到該閂鎖。 5. 如申請專利範圍第1項之系統,其中該用來分開的指 示從該I/O裝置輪出之第一,第二,第三和第四資料數元 組之到該等閂鎖之其中之一之輪入之路徑之路徑指示裝置更 包含有: 多鶴多工器,毎一鵪多工器具有至少為二毓之输入用來 接收該I/O裝置所輪出之該第一,第二,第三和第四資料 数元组中之至少二镔,和具有一届單一之输出連接到該第 一,第二,第三和第四閂鎖的其中之一;和 選擇性控制裝置,用來灌擇性的控制該I/O裝置所輪出 之該第一,第二,第三和第四數元組之那些要輪入到該多 篠多工器之毎一饉。 經濟部屮央標準扃貝工消费合作社印製 6. 如申讅專利範圍第5項之条統,其中用來S擇性的控 制該I/O裝置所輸出之該第一,第二,第三和第四數元組 之邪些要输入到該多梅多工器之毎一傾之該選擇性控制裝 置更包含有發送裝置用來發送歟元組檄動佶«給該等多工 器之每一偏,該數元組檄_信號用來遘擇該第一,第二, 第三和第四資料數元組中之那一«要输入到該對鼴之多工 器。 本紙張尺度適用中顧國家樣毕(CNS> T4規格(210x297公釐)2 ,0250' AT B7 C7 D7 六、申請專利範園 7. 如申請專利範圍第1項之系統,其中用來分開的指示 從該I/O裝置輪出之第一,第二,第三和第四資料數元組 之到該等閂鎖之其中之一之輪入之路徑之路徑指示裝置更 包含有: 連接裝置,用來將該I/O裝置之輪出連接到該第一閂鎖 之輪入; 第一多工器,具有至少為一艟之輪入連接到該I/O裝置 之輪出,和一_輪出連接到該第二閂鎖之輪入; 第二多工器,具有至少為一镲之輪入連接該I/O裝置 之输出,和一個輪出連接到該第三閂鎖之輪入;和第三多 工器,具有至少為一鏑之輪入連接到該I/O裝置之输出, 和一镧輪出連接到該第四閂鎖之輪入。 8. 如申讅專利範團第7項之系統,其中: 該I/O裝置所幃出之第一資料數元組输入該第一閂鎖· 該第一多工器,該第二多工器和孩第三多工器; 該I/O裝置所輪出之第二資料數元組输入到第一多工器 和第三多工器; 經濟部中央標準局貝工消費合作社印製 (請先W讀背面之注意事項再填寫本百) 該I/O裝置所輪出之第三資料數元組输入到第二多工器 :和 該I/O裝置所輪出之第四資料數元組輪入到第三多工器。 9. 如申請專利範園第8項之糸統,該I/O裝置是一棰具有 一餹數元组輪出之8位元裝置包含有毎一儀副循琛之該第 一資料數元组,«該32位元資料匯流排之每一《循琛畤, 該8位元I/O裝置具有四鶴副循琿,當該第一,第二,第三 本纸張尺度逋用中國國家«準(CNS) T4規格(210x297公釐)3 A7 B7 C7 D7 .經濟部中央標準局貝工消費合作社印U (〇2〇〇? 六、申請專利範園 和第四副循環之毎一匍時,該8位元I/O裝置之該第一資料 數元組輪出被輪出到該第一閂鎖,該第一多工器,該第二 多工器和該第三多工器。 10. 如申請專利範圍第9項之系統,其中當該第二副循環 時該第一多工器被激_信號用來輪出該第一資料數元組輪 出,當該第三副循環畤該第二多工器被檄動用來輪出該第 一資料數元組输出,和當該第四副循環時該第四多工器被 檄_用來輪出該第一資料數元組輪出。 11. 如申讅專利範圍第8項之系統,其中該I/O裝置是一 種具有二催數元組輪出之16位元裝置包含有毎一鏟副循環 之該第一和第二資料數元組輪出,笛該32位元資料匯流排 之毎一鵪循琛時,該16位元I/O裝置具有二β副循環,當 該第一和第二循琛畤,該16位元I/O裝置之該二镧數元 組輪出之該第一資料數元组被輪出到該_ -<問鎖,該第一 多工器,該第二多工器和該第三多工器,和當第一和第二 副循琛畤,該16位元I/O裝置之該二籲數元組輪出之該第 二資料數元組被输出到該第一和第三多工器0/| 12. 如申請専利範園第11項之条统,其中當該第一副循 琛時該第一多工器被激»用來输出該第二資料數元組輸出 ,當該第二副循琛畤該第二多工器被檄_用來輪出該第一 資料數元組輪出,和當該第二副循琢時該第三多工器被檄 勵用來輪出該第二資料數元组輪出。 13. 如申請專利範圍第8項之条統,其中該I/O裝置是一 種具有四鵪數元姐輪出之32位元裝置包含有毎一籲副循琛 本紙張尺度迷用中國國家.樣準(CNS)甲4規格(210x297公釐)4 ........................:..............................¾............................fr...................·'.........或 {請先閲讀背面之注意事項再填寫本页) ~ A 7 B7 C7 D7 六'申請專利範園 (請先閲讀背面之注意事項再填荈本頁 之該第一,第二,第三和第四資料數元組輪出,當該32位 元資料匯流排之每一毓循環時,該32位元I/O裝置具有一 傾副循環,當該第一副循環時,該32位元I/O裝置之該第 一資料數元組輪出被輪出到該第一閂鎖,該第一多工器, 該第二多工器和該第三多工器,當該第一副循環時,該32 位元I/O裝置之該第二資料數元組輪出被輪出到該第一多 工器和該第三多工器,當該第一副循環時,該32位元I/O 裝置之該第三資料數元组输出被輪出到該第二多工器,和 當該第一副循環時,該32位元I/O裝置之該第四資料數元 組輪出被輪出到該第三多工器。 14. 如申請專利範園第13項之***,其中酋該第一副循 環時該第一多工器被檄_用來輪出該第二資料數元组輪出 ,當該第一副循琛時該第二多工器被檄_用來输出該第三 資料數元組輪出,和當該第一副循琛時該第三多工器被檄 _用來输出該第四資料數元組輪出。 15. —種數位霣算機系統,具有一資料介面用來將一鵪 32位元寬之資料匯流排所輪出之資料單位轉移到一籲8, 經濟部中央標準局員工消費合作社印11 16或32位元寬I/O裝置,包含有: ~输出驅動器裝置,其寬度等於該I/O裝置之寬度; 第一多工器,具有至少為一鏑之輪入連接到該資料匯流 排之輪出,和具有一催输出連接到該輪出驅動器裝置; 第二多工器,具有至少為一偏之輪入連接到該資料匯流 排之输出,和具有一備输出連接到該輪出驅動器裝置; 連接裝置,用來將該資料匯流排之翰出直接連接到該輪 本紙張尺度逋用中國國家«準(CNS)甲4規格(210x297公#) 5 經濟部屮央標準局貝工消費合作社印製 ,0 細 7 ^ __ ___D7 六、申請專利範® 出驅動器裝置之輪入;和 路徑指示裝置,用來分開的指示從該3 2位元資料匯流排 到該輪出驅動器裝置之第一,第二,第三和第四資料數元 組輪出之路徑。 16. 如申請專利範圍第15項之系統,其中該資料匯流排 所輪出之第一資料數元組輪出被輪入到該第一多工器,該 資料匯流排所输出之第二資料數元組輪出被输入到該第一 多工器和該第二多工器,該資料匯流排所輪出之第三資料 數元組翰出被輪入到該輪出驅動器裝置,和該賫料匯流排 所輪出之第四資料數元組輪出被輪入到該第一多工器,該 \ 第二多工器和該輸出驅動器裝置。 17. 如申讅專利範困第16項之系統,其中該I/O裝置是一 捶具有一鏑數元组輪β入之8位元裝置包含有毎一籲副循琿 之該第一資料數元組輸出,當該32位元資料匯流排之每一 鳊循琛畤,該8位元I/O裝置具有四俪副循琛,和當孩第一 •第二,第三和第四副ϋ琛時,該第一多工器就被檄_用 來輪出該第一資料數元组輪出。 18. 如申請専利範圍第16項之条統,其中該I/O裝置是一 種具有二偏數元组输出之16位元裝置包含有毎一鏟副循琛 之該第一和第二資料數元組输出,當該32位元資料匯流排 之每一鏑循琛畤,該16位元I/O裝置具有二健副循琛•和 其中當該第一和第二副循琛時,該第一多工器就被檄勵用 來ά出該第一資料數元组输出,和笛該第一和第二副循環 時,該第二多工器就被瀲勵用來輪出該第二資料數元組輪 本紙張尺度迷用中國國家標準(CNS) Τ4規格(210x297公釐)6 ......................................................St..............................ίτ....................一........^ (請先間讀背面之注意事項再填寫本頁) AT 〇3〇^ * ο? ____D7_ 六、申請專利範团 出。 f請先聞讀背面之注意事項再填寫本頁> 19. 如申請專利範圍第16項之条統,其中該I/O裝置是一 種具有四届數元組輪出之32位元裝置包含有每一偁副循環 之第一,第二,第三和第四資料數元組輪出,當該32位元 資料匯流之每一健循環時,該32位元I/O裝置具有一鏑副 循環,和其中當該第一副循環時該第一多工器就被檄勵用 來輪出該第一資料數元組輪出,和當該第一副循琛時該第 二多工器就被檄_用來輪出該第二資料數元組輪出,以及 當該第一副循琛時該第三多工器就被激勵用來输出該第四 資料數元組輪出。 20. —種數位電算機系統,具有一資料介面用來將一 _8 ,16或32位元寬之I/O裝置所輪出之資料單位轉移到一鹤 32位元寬資料匯流排,用來將該V0裝置所输出之該8, 16 或32位元寬#資料累積成一镇32位元資料字,和用來將該 32位元宽資料匯流排所输出之資料單位轉移到該8, 16, 經濟部+央標準局貝工消费合作社印製 或32位元$ I/O裝置而不進行資料累積,該***包含有: 第一,第二,第三和第四閂鎮,毎一鏑閂鎳各具有一儀 輪入和一儀輪出; 路徑指示裝置,用來分開的指示從該I/O裝置到該等閂 鋇;其中之一之输入之第一,第二,第三和第四資料數元 组输出之路徑; 閂鎖裝置,用來閂鎖具有路徑通到每一镇閂鎖之输出之 該資料數元组,藉以在該罔鎖輪出累積該32位元資料宇; 發送裝置,用來將該累積成之32位元字發送到該資料匯 本纸張尺度迷用中國屬家樣準(CNS)T4規格(210 x297公釐)7 ΒΊ D' 六、申猜專利範圍 流排; (請先間-背面之注意事項再填寫本頁) 輪出驅動器裝置,其寬度等於該I/O裝置之寬度; 輪出多工器裝置,具有至少為一偏之輪入連接到該資料 匯流排之輪出,和具有一個輪出連接到該輪出驅動器裝置; 連接裝置,用來將該資料匯流排之輪出直fe連接到該輪 出驅動器裝置之輪入;和 路徑指示裝置,用來分開的指示從該32位元資料匯流排 到該输出驅動裝置之第一,第二,第三和第四資料數元組 输出之路徑。 21. 如申讅專利範國第20項之系統,其中用來分開的指 示從該I/O裝置到該閂鎖之其中之一之輪入之該第一,第 二,第三和第四資料數元組输出之路徑之路徑指示裝置更 包含有選擇性路徑指示裝置,依照詼I/O裝置所輸出之資 料單位之寬度來S擇性的指示該第一,第二,第三和第四 資料數元組輸出之路徑。 經濟部中央標準局貝工消費合作社印製 22. 如申請専利範圍第21項之条統,其中用來分開的指 示依照該I/O裝置所需出之資料單位之寬度來選擇性的指 示該第一,第二,第三和第四資料數元组輪出之路徑之遘 擇性路裡指示裝置更包含有輪入多工裝置具有多偏多工器 輪入用來接收該I/O裝置所输出之該第一,第二,第三和 第四資料數元組中之至少二傾,和具有一悃單一之多工器 輪出。 23. 如申讅専利範園第22項之系統,其中用來分開的指 示從該I/O裝置到該等网鎖之其中之一之輪入之第一,第 本纸張尺度適用中國國家樣準(CKS) T4規格(210x297公嫠)_ 8 c; ___D7___ 六、申請專利範固 二,第三和第四資料數元組输出之路徑之路徑指示裝置更 包含有連接裝置用來將該I/O裝置之輪出連接到該第一閂 鎖之輪入,和其中該翰入多工裝置更包含有: 秦一多工器,具有至少為一梅之輪入連接到該I/O裝置 之輪出,和一艢翰出連接到該第二閂銳之輸入; 第二多工器,具有至少為一籲之輪入連接到該I/O裝置 之輸出,和一鏑輪出連接到該第三閂縝之輪入;和 第三多工器,具有至少為一籲之输入連接到該I/O裝置 之輪出,和一鏟輪出連接到該第四閂鎖之輪入。 24. 如申讅專利範圍第23項之条統,其中該輪出多工裝 置更包含有: 第一多工器,具有至少為一觸之輪入連接到該資料匯流 排之輪出,和一籲輪出連接到该輪出驅動器裝置;和 第二多工器,具有至少為一籲之輪入連接到該資料匯流 排之輪出,和一舾输出連接到該输出驅動器裝S。 25. 如申請專利範國第24項之条統,其中: 經濟部中央標準局貝工消费合作社印乳 {請先閱讀背面之注意事項再填寫本頁) 由該I/O裝置輪出之第一資料數元組被輪入到該第一閂 鎖,該第一多工器,該第二多工器和孩第三多工器; 由該I/O裝置赖出之第二資料數元組被輪入到該第一多 工器和第三多工器; 由該I/O裝置輪出之第三資料數元組被輪入到該第二多 工器;和 由該I/O裝置輪出之第四資料數元組被输入到孩第三多‘ 工器。 本纸張疋度適用中國國家«率(CNS) T4規格(210 x297公*) ’ 9 0滅 g ____D]_ 六、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 26. 如申請專利範圍第25項之系統,其中用來選擇性控 制該I/O裝置所輪出之該第一,第二,第三和第四數元組 之那一個要輪入到該多工裝置之控制裝置更包含有發送裝 置,用來'發送一健數元組激勵信號給該第一 •第二,第三 和第四多工器之每一镝,該數元組檄信%用來選擇該第 一,第二,第三和第四資料數元組之那一傾要被輪入到該 對應之多工器。 27. —種電算機条統,包含有: 一禳處理機,被構建成用來處置對鼴到第一資料寬度之 第一指定數目之數元組之資料單位; 傾記億器,被構建成用來處置該第一資料宽度之資料 m k ι) 一鶴ι/ο裝置,被構建成用來處置對鼴到第二資料宽度' 之第二指定數目之數元組之資料單位; 一镇資料匯流排,用來*置該第一資料宽度之資料單位 ,該資料匯流排提供該處理機,該記億器和該I/O裝置之 間之連接;和 經濟部中央搮準局員工消费合作社印製 控制裝置,用來控制資料之從該資料匯流排轉移到該1/ 0裝置,和資料之從該I/O裝置轉移到該資料匾流排,該控 制裝置鋦整被轉移之資料之寬度使其匹配接收裝置或匯流 排之寬度; 其中經由修改沿著被轉移之資料數元組之路裡,用來網 整被轉移之資料之寬度,該路徑修改你根據轉移和接收裝 置之寬度和轉移之方向。 本纸張尺度適用中國B家揉準(CNS>甲4規格(210x297公釐10 A7 B7 C7 D7 六、申請專利範圍 28. 如申請專利範圍第27項之糸統.其中用來控制資料 之從該資料匯流排轉移到該I/O裝置之該控制裝置更包含 有: 累積裝置,在將累積資料單位轉移到該資料匯流拂之前 ,用來累積該I/O裝置所輪出之資料單位;和其中該控制 裝置用來修改沿著被轉移至該累積裝置之資料數元組之路 徑。 29. 如申請專利範圍第28項之系統,其中用來累積資料 之該累積裝置更包含有: 第一,第二,第三和第四閂鎖,毎一艢閂鎖具有一鏑輪 入和一匍輪出; 路徑指示裝置,用來分開的指示從該I/O裝置到該等閂 鎖之其中之一之输入之第一,第二,第三和第四資料數元 组输出之路徑;和 閂鎮裝置,用來閂鎖具有路徑通到毎一镧閂鎖之輪出之 該資料數元組,藉以在該閂鑛輪出累稹該32位元資料字。 經濟部屮央標準局員工消费合作社印製 (請先閣讀背面之注意事項再填寫本頁) 30. 如申請專利範圍第29項之系統,更包含有輪入多工 裝置具有多傾多工器輪入用來接收該I/O裝置所輪出之該 第一,第二,第三和第四資料數元組之至少二個,和具有 一雇單一之多工器輪出。 31. 如申請専利範圍第30項之条統,更包含有連接裝置 用來將該I/O裝置之輪出連接到該第一閂鎖之輪入,和其 中該輪入多工裝置更包含有: 第一多工器,具有至少為一雇之輪入連接到該I/O裝置 本紙張尺度迷用中B國家標準(CNS) T4規格(210X297公釐Γ Π A 7 〇2d〇'^ ο- _______ D7_ 六、申請專利範ffi (請先閲請背面之注意事項再填寫本页 之輪出,和一偏輪出連接到該第二閂鎖之輪入;第二多工 器,具有至少為一掴之輪入連接到該I/O裝置之輪出,和 一偏輪出連接到該第三閂鎖之輪入;和第三多工器,具有 至少為一偏之輪入連接到該ί/ο裝置之輪出,和一個輪出 連接到該第四閂鎖之翰入。 32. 如申謓專利範圍第31項之系統,其中該輪出多工裝 置更包含有: 輪出驅動器裝置; 第一输出多工器,具有至少為-*個之輪入連接到該資料 匯流排之輪出,和一偏輪出連接到詼輪出驅動器裝置; •訂. 第二輪出多工器,具有至少為一偏之輪入連接到該資料 匯流排之輪出,和一健輪出連接到該輪出驅動器裝置;和 連接裝置,用來將該資料匯流排之輪出直接連接到該输 出驅動器裝置之輪入。 33. 如申請專利範圍第32項之***,其中: /該I/O裝置所輸出之第一資料數元組被輪入到該第一多 工器,該第二多工器和該第三多工器; 經濟部中央樣毕局貝工消費合作社印製 該I/O裝置所輪出之第二資料數元組被輪入到第一多工 器和第三多工器: 該I/O裝置所輪出之第三資料數元組被輪入到第二多工 器;和 該1川裝置所輪出之第四資料數元組被输入到第三多工 器〇 34. 如申請專利範圍第33項所述之条統,其中用來S擇 本紙張尺度適用中BS家«準(CNS)T4規格(210 x297公*)' 12 ^0250'? ^ _ D7_ 六、申請專利範固 性控制該I/O所輪出之該第一,第二,第三和第四數元組 之那一傾要被輪入到該多工裝置之控制裝置更包含有發送 裝置用來發送一個數元組檄勵信號給該第一,第二,第三 和第四多工器之每一該數元組檄動信號用來選擇該第 一,第二,第三和第四資料數元組中之那一個要被輪入到 該對鼴之多工器。 (請先聞請背面之注意事項再填寫本頁) 經濟部中央搮準局貝工消費合作社印製 本紙a尺度適用中國B家樣準(CNS)甲4規格(210X297公*) _ 13
TW080107347A 1990-07-27 1991-09-17 TW202507B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US55987290A 1990-07-27 1990-07-27

Publications (1)

Publication Number Publication Date
TW202507B true TW202507B (zh) 1993-03-21

Family

ID=24235405

Family Applications (1)

Application Number Title Priority Date Filing Date
TW080107347A TW202507B (zh) 1990-07-27 1991-09-17

Country Status (6)

Country Link
US (1) US5590287A (zh)
EP (1) EP0468823B1 (zh)
JP (1) JPH06124261A (zh)
KR (1) KR0181471B1 (zh)
DE (1) DE69132652T2 (zh)
TW (1) TW202507B (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4843695A (en) * 1987-07-16 1989-07-04 Digital Equipment Corporation Method of assembling tab bonded semiconductor chip package
JPH07504773A (ja) * 1992-03-18 1995-05-25 セイコーエプソン株式会社 マルチ幅のメモリ・サブシステムをサポートするためのシステム並びに方法
US5519839A (en) * 1992-10-02 1996-05-21 Compaq Computer Corp. Double buffering operations between the memory bus and the expansion bus of a computer system
US6067098A (en) * 1994-11-16 2000-05-23 Interactive Silicon, Inc. Video/graphics controller which performs pointer-based display list video refresh operation
US5838334A (en) * 1994-11-16 1998-11-17 Dye; Thomas A. Memory and graphics controller which performs pointer-based display list video refresh operations
US6002411A (en) * 1994-11-16 1999-12-14 Interactive Silicon, Inc. Integrated video and memory controller with data processing and graphical processing capabilities
JPH08278916A (ja) * 1994-11-30 1996-10-22 Hitachi Ltd マルチチャネルメモリシステム、転送情報同期化方法及び信号転送回路
GB9509987D0 (en) * 1995-05-17 1995-07-12 Sgs Thomson Microelectronics Manipulation of data
US6148356A (en) * 1995-12-27 2000-11-14 Intel Corporation Scalable computer system
US5828865A (en) * 1995-12-27 1998-10-27 Intel Corporation Dual mode bus bridge for interfacing a host bus and a personal computer interface bus
US6134622A (en) * 1995-12-27 2000-10-17 Intel Corporation Dual mode bus bridge for computer system
US5872940A (en) * 1996-04-01 1999-02-16 Motorola, Inc. Programmable read/write access signal and method therefor
US5774482A (en) * 1996-04-30 1998-06-30 Sun Microsystems, Inc. Apparatus and method for processing errors associated with data transfers in a computer
JPH1078934A (ja) * 1996-07-01 1998-03-24 Sun Microsyst Inc パケット切替えコンピュータ・システムのマルチサイズ・バス結合システム
US5901298A (en) * 1996-10-07 1999-05-04 Intel Corporation Method for utilizing a single multiplex address bus between DRAM, SRAM and ROM
US5916312A (en) * 1997-05-06 1999-06-29 Sony Corporation ASIC having flexible host CPU interface for ASIC adaptable for multiple processor family members
US6301631B1 (en) * 1999-01-28 2001-10-09 Vlsi Technology, Inc. Memory mapping method for eliminating dual address cycles in a peripheral component interconnect environment
US6230216B1 (en) * 1999-01-28 2001-05-08 Vlsi Technology, Inc. Method for eliminating dual address cycles in a peripheral component interconnect environment
CA2265346A1 (en) * 1999-03-17 2000-09-17 Pmc-Sierra Ltd. Pos-phy interface for interconnection of physical layer devices and link layer devices
US6732203B2 (en) * 2000-01-31 2004-05-04 Intel Corporation Selectively multiplexing memory coupling global bus data bits to narrower functional unit coupling local bus
US6567091B2 (en) 2000-02-01 2003-05-20 Interactive Silicon, Inc. Video controller system with object display lists
US6510483B1 (en) * 2000-03-21 2003-01-21 Cypress Semiconductor Corp. Circuit, architecture and method for reading an address counter and/or matching a bus width through one or more synchronous ports
US7337227B1 (en) 2000-08-10 2008-02-26 Dell Products L.P. System and method for cabling computer equipment for a desired installation
US7061907B1 (en) 2000-09-26 2006-06-13 Dell Products L.P. System and method for field upgradeable switches built from routing components
US7117376B2 (en) * 2000-12-28 2006-10-03 Intel Corporation Platform and method of creating a secure boot that enforces proper user authentication and enforces hardware configurations
WO2002069158A1 (en) * 2001-02-28 2002-09-06 Brecis Communications A multi-service system-on-chip
US20040078608A1 (en) * 2001-04-02 2004-04-22 Ruban Kanapathippillai Method and apparatus for power reduction in a digital signal processor integrated circuit
US6789180B1 (en) * 2001-09-28 2004-09-07 Cypress Semiconductor Corp. Method and apparatus for mask and/or counter address registers readback on the address bus in synchronous single and multi-port memories
US6633944B1 (en) * 2001-10-31 2003-10-14 Lsi Logic Corporation AHB segmentation bridge between busses having different native data widths
JP2003208399A (ja) * 2002-01-15 2003-07-25 Hitachi Ltd データ処理装置
KR100449721B1 (ko) * 2002-05-20 2004-09-22 삼성전자주식회사 서로 다른 데이터 버스 폭을 갖는 장치들을 위한인터페이스 및 이를 이용한 데이터 전송방법
US7796464B1 (en) 2003-06-27 2010-09-14 Cypress Semiconductor Corporation Synchronous memory with a shadow-cycle counter
US8284768B2 (en) * 2005-10-06 2012-10-09 Sierra Wireless, Inc. Dynamic bus-based virtual channel multiplexing device driver architecture
KR100706801B1 (ko) * 2006-01-04 2007-04-12 삼성전자주식회사 멀티 프로세서 시스템 및 그것의 데이터 전송 방법
KR100825258B1 (ko) * 2007-12-13 2008-04-25 한림기계 주식회사 자동세차기용 수직구동 안전장치
JP5216336B2 (ja) * 2008-01-23 2013-06-19 株式会社日立製作所 計算機システム、管理サーバ、および、不一致接続構成検知方法
US8219778B2 (en) * 2008-02-27 2012-07-10 Microchip Technology Incorporated Virtual memory interface
US10795767B2 (en) * 2018-12-26 2020-10-06 M31 Technology Corporation Error correcting system shared by multiple memory devices

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3979732A (en) * 1975-02-18 1976-09-07 Motorola, Inc. Asynchronous status interlock circuit for interface adaptor
US3975712A (en) * 1975-02-18 1976-08-17 Motorola, Inc. Asynchronous communication interface adaptor
US4092728A (en) * 1976-11-29 1978-05-30 Rca Corporation Parallel access memory system
US4447878A (en) * 1978-05-30 1984-05-08 Intel Corporation Apparatus and method for providing byte and word compatible information transfers
US4309754A (en) * 1979-07-30 1982-01-05 International Business Machines Corp. Data interface mechanism for interfacing bit-parallel data buses of different bit width
US4467443A (en) * 1979-07-30 1984-08-21 Burroughs Corporation Bit addressable variable length memory system
JPS5652454A (en) * 1979-10-05 1981-05-11 Hitachi Ltd Input/output control method of variable word length memory
US4443846A (en) * 1980-12-29 1984-04-17 Sperry Corporation Dual port exchange memory between multiple microprocessors
US4509113A (en) * 1982-02-02 1985-04-02 International Business Machines Corporation Peripheral interface adapter circuit for use in I/O controller card having multiple modes of operation
CA1211219A (en) * 1982-06-30 1986-09-09 Hideo Kuroda Digital data code conversion circuit for variable- word-length data code
US4667305A (en) * 1982-06-30 1987-05-19 International Business Machines Corporation Circuits for accessing a variable width data bus with a variable width data field
US4580129A (en) * 1983-11-14 1986-04-01 Northern Telecom Limited Variable word length decoder
KR900007564B1 (ko) * 1984-06-26 1990-10-15 모토로라 인코포레이티드 동적 버스를 갖는 데이터 처리기
US4716527A (en) * 1984-12-10 1987-12-29 Ing. C. Olivetti Bus converter
JPS61139866A (ja) * 1984-12-11 1986-06-27 Toshiba Corp マイクロプロセツサ
US4727477A (en) * 1985-03-22 1988-02-23 International Business Machines Corp. Logically transportable microprocessor interface control unit permitting bus transfers with different but compatible other microprocessors
US4683534A (en) * 1985-06-17 1987-07-28 Motorola, Inc. Method and apparatus for interfacing buses of different sizes
US4797850A (en) * 1986-05-12 1989-01-10 Advanced Micro Devices, Inc. Dynamic random access memory controller with multiple independent control channels
JPH0772886B2 (ja) * 1986-08-01 1995-08-02 インターナショナル・ビジネス・マシーンズ・コーポレーション データ処理システム
US5243701A (en) * 1987-09-17 1993-09-07 Mitsubishi Denki Kabushiki Kaisha Method of and system for processing data having bit length variable with modes of operation
JPH0697560B2 (ja) * 1987-11-19 1994-11-30 三菱電機株式会社 半導体記憶装置
US5014236A (en) * 1988-01-29 1991-05-07 International Business Machines Corporation Input/output bus expansion interface
US5023828A (en) * 1988-07-20 1991-06-11 Digital Equipment Corporation Microinstruction addressing in high-speed CPU
US5073969A (en) * 1988-08-01 1991-12-17 Intel Corporation Microprocessor bus interface unit which changes scheduled data transfer indications upon sensing change in enable signals before receiving ready signal
US5163145A (en) * 1989-04-25 1992-11-10 Dell Usa L.P. Circuit for determining between a first or second type CPU at reset by examining upper M bits of initial memory reference

Also Published As

Publication number Publication date
JPH06124261A (ja) 1994-05-06
DE69132652D1 (de) 2001-08-16
KR920003167A (ko) 1992-02-29
DE69132652T2 (de) 2004-04-22
US5590287A (en) 1996-12-31
EP0468823A3 (en) 1992-09-30
KR0181471B1 (ko) 1999-05-15
EP0468823A2 (en) 1992-01-29
EP0468823B1 (en) 2001-07-11

Similar Documents

Publication Publication Date Title
TW202507B (zh)
US6598103B2 (en) Transmission of signals synchronous to a common clock and transmission of data synchronous to strobes in a multiple agent processing system
JP3599334B2 (ja) 高性能ダイナミックメモリシステム
TWI344087B (en) Serial ata port addressing
US7010652B2 (en) Method for supporting multi-level striping of non-homogeneous memory to maximize concurrency
TWI498913B (zh) 非ecc組件中之ecc實作
US7206891B2 (en) Multi-port memory controller having independent ECC encoders
US6370611B1 (en) Raid XOR operations to synchronous DRAM using a read buffer and pipelining of synchronous DRAM burst read data
US6449677B1 (en) Method and apparatus for multiplexing and demultiplexing addresses of registered peripheral interconnect apparatus
JPH07504773A (ja) マルチ幅のメモリ・サブシステムをサポートするためのシステム並びに方法
US20020194418A1 (en) System for multisized bus coupling in a packet-switched computer system
JPH02500307A (ja) 自動サイズ決めメモリシステム
US5911053A (en) Method and apparatus for changing data transfer widths in a computer system
GB2409917A (en) A memory controller connected to a memory bus via a buffer.
WO2010030561A2 (en) Systems, methods, and apparatuses for in-band data mask bit transmission
US5687393A (en) System for controlling responses to requests over a data bus between a plurality of master controllers and a slave storage controller by inserting control characters
KR20080012233A (ko) 버스트 메모리 액세스를 제어하는 메모리 인터페이스, 및그를 제어하는 방법
US7612780B2 (en) Optimized memory addressing
WO1996035176A1 (en) Bus bridge address translator
CN110720126B (zh) 传输数据掩码的方法、内存控制器、内存芯片和计算机***
JP2008059565A (ja) バーストメモリアクセスを制御するメモリインターフェース装置及びその制御方法
TW466408B (en) Signal processing device
US5946707A (en) Interleaved burst XOR using a single memory pointer
TW393609B (en) Method and apparatus for packing digital data
US7103701B2 (en) Memory bus interface