TW202407368A - 用於測試封裝基板的方法和用於測試封裝基板的裝置 - Google Patents

用於測試封裝基板的方法和用於測試封裝基板的裝置 Download PDF

Info

Publication number
TW202407368A
TW202407368A TW112114705A TW112114705A TW202407368A TW 202407368 A TW202407368 A TW 202407368A TW 112114705 A TW112114705 A TW 112114705A TW 112114705 A TW112114705 A TW 112114705A TW 202407368 A TW202407368 A TW 202407368A
Authority
TW
Taiwan
Prior art keywords
electron beam
packaging substrate
substrate
testing
packaging
Prior art date
Application number
TW112114705A
Other languages
English (en)
Inventor
博哈德Ｇ 穆勒
艾希爾 溫茲爾
尼可萊 克諾柏
喬治 裘斯特
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202407368A publication Critical patent/TW202407368A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/305—Contactless testing using electron beams
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2008—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated specially adapted for studying electrical or magnetical properties of objects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/245—Detection characterised by the variable being measured
    • H01J2237/24564—Measurements of electric or magnetic variables, e.g. voltage, current, frequency
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

描述了一種用於用至少一個電子束柱測試封裝基板的方法，其中該封裝基板是面板級封裝基板或高級封裝基板。該方法包括以下步驟：將該封裝基板放置在真空腔室中的平台上；將該至少一個電子束柱的至少一個電子束引導到該封裝基板的至少第一部分上；將該至少一個電子束柱的該至少一個電子束引導到該封裝基板的至少第二部分上；偵測在該至少一個電子束撞擊時發射的訊號電子，以測試該封裝基板的第一設備與設備之間的電氣互連路徑；以及用紫外線輻射照射該封裝基板的至少第三部分。

Description

用於測試封裝基板的方法和用於測試封裝基板的裝置
本揭示內容涉及一種用於測試封裝基板的方法和裝置。更特別的是，本文所述的實施例涉及藉由使用電子束對封裝基板（即面板級封裝（PLP）基板或高級封裝（AP）基板）中的電氣互連結構進行無接觸測試，特別是用於識別和表徵缺陷，如短路、開路和/或漏電。
在許多應用中，有必要對基板進行檢驗，以監測基板的品質。由於例如在基板的處理期間，例如在基板的構造或塗層期間，可能會出現缺陷，因此對基板進行檢驗以審查缺陷和監測品質可能是有益的。
用於製造複雜微電子和/或微機械部件的半導體封裝基板和印刷電路板通常在製造期間和/或之後進行測試，以決定在基板處提供的金屬路徑和互連結構中的缺陷（例如短路或開路）。例如，用於製造複雜的微電子設備的基板可能包括複數個互連路徑，用於連接要被安裝在封裝基板上的半導體晶片或其他電氣設備。
用於測試這種部件的各種方法是已知的。例如，待測部件的接觸焊盤可以用接觸探針接觸，以決定該部件是否有缺陷。因為部件和接觸焊盤由於部件的不斷小型化而變得越來越小，用接觸探針接觸接觸焊盤可能很困難，甚至有風險在測試期間損壞受測設備。
封裝基板的複雜性正在增加，而設計規則（特徵尺寸）正在大幅減少。在這種基板內，表面觸點（用於以後的倒裝晶片或其他晶片安裝）與封裝基板上的其他表面觸點相連接，以將半導體（或其他）設備互相連接。由於產量減少（測試點數量增加）和接觸可靠性降低（接觸尺寸變小），像電氣-機械探測的電氣測試的標準方法不能滿足大量生產測試的要求。除了尺寸減小和可能損壞接觸焊盤的問題外，封裝基板的地形導致其他測試方法出現困難，如利用電容式偵測器或電場偵測器的測試方法，因為這類方法有利地具有小的機械間隔。
因此，提供適合可靠和快速地測試複雜微電子設備（特別是封裝基板，如AP基板和PLP基板）的測試方法和測試裝置是有益的。
鑒於上述情況，依據獨立請求項提供了一種用於測試封裝基板的方法和裝置。從附屬請求項、說明書和附圖中可以看出進一步的態樣、優點和有益的特徵。
依據一個實施例，提供了一種用於用至少一個電子束柱測試封裝基板的方法。該封裝基板是面板級封裝基板或高級封裝基板。該方法包括以下步驟：將該封裝基板放置在真空腔室中的平台上；將該至少一個電子束柱的至少一個電子束引導到該封裝基板的至少第一部分上；將該至少一個電子束柱的該至少一個電子束引導到該封裝基板的至少第二部分上；偵測在該至少一個電子束撞擊時發射的訊號電子，以測試該封裝基板的第一設備與設備之間的電氣互連路徑；以及用紫外線輻射照射該封裝基板的至少第三部分。
依據一個實施例，提供了一種用於依據本文所述的任何方法的方法測試封裝基板的裝置。
依據一個實施例，提供了一種用於對封裝基板進行無接觸測試的裝置。該裝置包括：真空腔室；平台，位於該真空腔室內，該平台被配置為支撐該封裝基板，該封裝基板是面板封裝基板或高級封裝基板；帶電粒子束柱，被配置為產生電子束，該電子束柱包括：物鏡，被配置為將該電子束聚焦在該封裝基板上；掃描器，被配置為使該電子束掃描該封裝基板上的不同位置；以及電子偵測器，用於偵測在該電子束撞擊該封裝基板時發射的訊號電子；該裝置進一步包括：紫外線源組件，被配置為用一個或多個紫外線輻射脈衝照射該真空腔室中的該封裝基板；以及分析單元，用於基於該等訊號電子，決定第一設備與設備之間的電氣互連路徑是否有缺陷。
實施例還針對用於實現所揭露的方法的裝置，並且包括用於執行每個所描述的方法態樣的裝置零件。這些方法態樣可以藉由硬體部件、由適當軟體程式化的電腦、兩者的任何組合或以任何其他方式執行。此外，依據本揭示內容的實施例還針對用於操作所述的裝置的方法和用於製造本文所述的裝置和設備的方法。用於操作所述裝置的方法包括用於實現該裝置的每項功能的方法態樣。
現在將詳細參考各種示例性實施例，其中一個或多個例子在每個圖式中得到說明。每個例子都是以解釋的方式提供的，並不意味著是一種限制。例如，作為一個實施例的一部分所說明或描述的特徵可以在其他實施方式上使用或與其他實施例一起使用，以產生進一步的實施例。本揭示內容旨在包括這種修改和變化。
在下面的附圖描述中，相同的附圖標記指的是相同的部件。只描述了與各個實施例有關的差異。附圖中所示的結構不一定是按真實比例描繪的，而是用來更好地理解實施例。
本揭示內容的實施例涉及依據本文所述的方法對封裝基板（即面板級封裝（PLP）基板或高級封裝（AP）基板）進行測試和/或缺陷審查。至少一個電子束用於在封裝基板上寫入和讀取電荷，特別是用於識別和表徵缺陷，如短路、開路和/或漏電。依據可以與本文所述的其他實施例結合的一些實施例，封裝基板上的電壓對比可以藉由偵測訊號電子來決定。為了進一步改進依據本揭示內容的實施例的方法和依據本揭示內容的實施例的裝置中的電壓對比，提供了電荷控制。封裝基板可以被放電到規定的條件。
依據一個實施例，提供了一種用於測試封裝基板的方法。該封裝基板是面板級封裝基板或高級封裝基板。用至少一個電子束柱進行的該方法包括以下步驟：將該封裝基板放置在真空腔室中的平台上。該方法進一步包括以下步驟：將該至少一個電子束柱的至少一個電子束引導到該封裝基板的至少第一部分上；以及將該至少一個電子束柱的該至少一個電子束引導到該封裝基板的至少第二部分上。偵測在該至少一個電子束撞擊時發射的訊號電子，以測試該封裝基板的第一設備與設備之間的電氣互連路徑。用紫外線輻射照射該封裝基板的至少第三部分。例如，該至少第三部分可以包括該第一部分和該第二部分。特別是，該至少第三部分可以是或可以包括該封裝基板。該第一部分和該第二部分可以重疊。然而，依據可以與本文所述的其他實施例結合的一些實施例，該第一部分可以是一個或多個第一表面觸點，電荷在其上被寫入。該第二部分可以是一個或多個第二表面觸點，電荷在其上被讀取。
依據可以與本文所述的其他實施例結合的一些實施例，將該至少一個電子束以第一著陸能量引導到該至少第一部分上，並以與該第一充電著陸能量不同的第二著陸能量引導到該至少第二部分上。例如，可以在該至少一個電子束以該第二能量撞擊時偵測該等訊號電子，以讀取該封裝基板上的電荷。
多年來，為了減少半導體封裝的空間要求，封裝基板的複雜性一直在增加。為了降低製造成本，人們提出了一些封裝技術，如2.5D IC、3D-IC和晶圓級封裝（WLP），例如扇出式（fan-out）WLP。在WLP技術中，積體電路在切分前進行封裝。本文所用的「封裝基板」涉及配置為用於高級封裝技術（特別是WLP技術或面板級封裝（PLP）技術）的封裝基板。
「2.5D積體電路」（2.5D IC）和「3D積體電路」（3D IC）將多個裸晶（die）結合在單個整合封裝中。在這裡，兩個或更多個裸晶被放置在一個封裝基板上，例如放置在一個矽插板或一個面板級封裝基板上。在2.5D積體電路中，裸晶是並排放置在封裝基板上的，而在3D積體電路中，至少有一些裸晶放置在其他裸晶的上面。該組件可以作為單一的部件進行封裝，與傳統的2D電路板組件相比，這可以降低成本和尺寸。
封裝基板通常包括複數個設備與設備之間的電氣互連路徑，用於在要放置在封裝基板上的晶片或裸晶之間提供電連接。設備與設備之間的電氣互連路徑可以呈一個複雜的連接網路藉由封裝基板的主體、與在封裝基板的表面處曝露的端點（在本文稱為表面觸點）垂直地（垂直於封裝基板的表面）和/或水平地（平行於封裝基板的表面）延伸。
高級封裝（AP）基板在諸如矽晶圓之類的晶圓上或晶圓內提供設備與設備之間的電氣互連路徑。例如，AP基板可以包括矽穿孔（Through Silicon Via；TSV）（其例如是在矽插板中提供的）、其他藉由AP基板延伸的導體線。面板級封裝基板是由複合材料提供的，例如印刷電路板（PCB）的材料或其他複合材料，包括例如陶瓷和玻璃材料。
製造的面板級封裝基板被配置為用於在單個整合封裝中整合複數個設備（例如，可能是異質（例如可能有不同的尺寸和配置）的晶片/裸晶）。進一步地，AP基板可以在PLP基板上進行組合。面板級基板通常為放置在其表面上的複數個晶片、裸晶或AP基板提供位點（site）（例如在其一側或兩側），以及藉由PLP基板的主體延伸的複數個設備與設備之間的電氣互連路徑。
值得注意的是，面板級基板的尺寸不限於晶圓的尺寸。例如，面板級基板可以是矩形或具有另一種形狀。具體來說，面板級基板可以提供比典型晶圓的表面積更大的表面積，例如，1000 cm²或更大。例如，面板級基板的尺寸可以是30 cm x 30 cm或更大，60 cm x 30 cm或更大，60 cm x 60 cm或更大。
根據本揭示內容的實施例，電子束測試和/或電子束審查提供了對60微米或以下，甚至約10微米或以下的接觸焊盤的測試。可以提供電壓對比測試成像。測試可以在封裝基板的「表面觸點」處或之間提供。
「表面觸點」可以理解為電氣互連路徑的端點，這些端點在封裝基板的表面處曝露，使得電子束可以被引導到表面觸點上，以對電氣互連路徑進行無接觸充電或探測。表面觸點被配置為與晶片、裸晶、較小的封裝或其他電氣部件（如電容器、電阻器、線圈或類似部件）進行電接觸，這些部件要被放置在封裝基板的表面上（例如經由焊接）。電氣部件還可以包括有源電氣部件，如改變封裝的某一區域中的電壓的變壓器。在一些實施例中，表面觸點可以是或可以包括焊料凸塊。
依據本揭示內容的實施例，100%的電氣互連路徑被測試。包括晶片等（如處理器、記憶體或類似設備（微電子設備））在內的設備封裝的擁有成本主要由高度整合的微電子設備決定。因此，將無缺陷的微電子設備安裝在有缺陷的封裝基板上，在製造成本方面是很不利的。在安裝微電子設備之前，最好有一個完全沒有缺陷的封裝基板。
本揭示內容涉及用於測試封裝基板的方法和裝置，這些封裝基板被配置為用於在一個整合封裝中整合複數個設備，並包括至少一個設備與設備之間的電氣互連路徑。依據本揭示內容的實施例，測試系統、測試裝置或測試方法可以對封裝基板中有缺陷的電連接進行偵測和/或分類，例如開路、短路、漏電缺陷或其他。特別是，這些測試方法和測試系統可以提供無接觸的測試。60微米或以下，甚至約10微米或以下的接觸焊盤間距對於機械探測來說是困難的，甚至是不可能的。並且，小的接觸焊盤必須不被任何刮痕損壞。無接觸的測試是有益的。
依據可以與本文所述的其他實施例結合的一些實施例，在寫入電荷的期間，可以藉由以規定的著陸能量操作電子束柱來提供電荷控制。特別是，可以改變著陸能量（即電子束撞擊封裝基板時的能量），以控制封裝基板上提供的電荷。藉由變化著陸能量，電子束的撞擊區域可以帶正電、負電或不帶電。在寫入操作期間，沒有向封裝基板有利地提供電荷。可以用電子束提供無接觸的電氣測試，其中電荷可以在例如第一表面觸點處，而電荷可以在例如第二表面觸點被讀取。這能夠對封裝基板的電氣缺陷進行偵測和分類。不同的電子束著陸能量（Upe）控制著SE產量（二次電子產量），從而控制著總電子產量。為了在幾個基板上和/或在重複的電子束掃描和測試序列後以良好的可重複性獲得電壓對比訊號，將測試基板放電到一個規定的條件（例如，在電位和電荷分佈方面的起始條件）是有益的。
依據可以與本文所述的其他實施例結合的一些實施例，一種用於測試封裝的方法包括以下步驟：將該封裝基板放置在真空腔室中的平台上；將該至少一個電子束柱的電子束以第一著陸能量引導到該封裝基板的至少第一部分上；以及將該至少一個電子束柱的該電子束以與該第一著陸能量不同的第二著陸能量引導到該封裝基板上。該方法進一步包括以下步驟：偵測在該電子束撞擊時發射的訊號電子，以至少測試該封裝基板的第一設備-二-設備的電氣互連路徑。依據本揭示內容的實施例，用紫外線輻射照射該封裝基板的至少第三部分提供了對該至少一個部分的放電。可以提供規定的電位和/或電荷分佈。在測試封裝基板的期間，這可以重複一次或多次。特別是，在測試封裝基板的測試序列中，可以多次提供藉由紫外線輻射放電的操作。
可以提供對封裝基板的特徵（例如電氣互連路徑）的測試，其中對特徵和/或封裝基板的充電可以得到控制。電子束初級能量（U pe）（即電子束在封裝基板上的著陸能量）的變化可以用來控制封裝基板或其相應部分上的電荷。利用紫外線輻射對封裝基板進行放電，即移除先前提供的電荷或在測試程序之前已經累積在封裝基板上的電荷。因此，可以提供一種利用電子束的改進的無接觸電氣測試。該測試可以包括電壓訊號讀取，即在偵測訊號電子（例如二次電子）時進行電壓對比測量。高級封裝基板或面板級封裝基板的測試位置（即表面觸點）可以在不接觸的情況下進行充電，以避免損壞表面觸點。電荷可以藉由用紫外線輻射產生的光效應來移除。
圖1以示意截面圖顯示了用於依據本文所述的實施例測試封裝基板10的裝置100。裝置100包括真空腔室101，該真空腔室可以是專門配置為用於測試的測試腔室，或者該真空腔室可以是更大的真空系統的一個真空腔室，例如封裝基板製造或處理系統的處理腔室。
如圖1的示意性描述，封裝基板10包括延伸於封裝基板10的第一表面觸點21與第二表面觸點22之間的第一設備與設備之間的電氣互連路徑20。可選地，第一設備與設備之間的電氣互連路徑20可以在三個或更多的表面觸點之間延伸，這些表面觸點可以提供在封裝基板的同一表面或兩個相對的表面上。圖1所示的設備與設備之間的電氣互連路徑20僅延伸於都佈置在封裝基板的頂表面處的第一表面觸點21與第二表面觸點22之間，但本揭示內容不限於這種設備與設備之間的電氣互連路徑，設備與設備之間的電氣互連路徑可以是藉由封裝基板延伸並具有複數個表面觸點的導孔、支柱和/或導線的複雜網路。
封裝基板10可以包括複數個設備與設備之間的電氣互連路徑20，用於連接要放置在封裝基板10上的複數個設備。在圖1中，示例性地描述了三個設備與設備之間的電氣互連路徑，但封裝基板10可能包括數千或數萬個這樣的設備與設備之間的電氣互連路徑，如果兩個電氣互連路徑之間不存在短路，那麼這些路徑通常是相互電隔離的。
依據本文所述的實施例，封裝基板10放置在真空腔室101中的平台105上。平台可以是可動的，特別是在z方向上（即在垂直於平台表面的方向上）和/或在x和y方向上（即在平台表面的平面上）。平台105被提供在真空腔室內，並被配置為支撐封裝基板，該基板是面板級封裝基板和高級封裝基板中的一者。電子束111被引導到第一表面觸點21上。電子束可以被掃描以引向該第二表面觸點22。偵測從第二表面觸點22發射的訊號電子113，以測試第一設備與設備之間的電氣互連路徑20。訊號電子可以是二次電子和/或背散射電子。例如，可以決定第一設備與設備之間的電氣互連路徑20是否有「開路」缺陷。
替代性或附加性地，電子束111被引導到另一個表面觸點27上，該表面觸點不是第一設備與設備之間的電氣互連路徑20的端點，即屬於第二設備與設備之間的電氣互連路徑23，該第二設備與設備之間的電氣互連路徑可能延伸通過封裝基板，與第一設備與設備之間的電氣互連路徑20相鄰。偵測從該另一個表面觸點27發射的訊號電子，以測試第一設備與設備之間的電氣互連路徑20。訊號電子可以是二次電子和/或背散射電子。例如，可以決定第一設備與設備之間的電氣互連路徑20是否有「短路」缺陷。
特別是，藉由偵測在電子束111撞擊封裝基板時發射的訊號電子113（特別是藉由決定訊號電子113的能量，該能量取決於第二表面觸點22或該另一個表面觸點27的電位），可以在「電壓對比測量」中決定第一設備與設備之間的電氣互連路徑20是否有缺陷。具體來說，封裝基板中有缺陷的連接可以被決定和分類，例如分類成開路、短路和/或漏電缺陷。
在可以與本文所述的其他實施例相結合的一些實施例中，檢驗了在基板不同側的表面觸點之間延伸的一個或多個電連接。在進一步的實施例中，檢驗了在基板第一側的表面觸點之間延伸的第一複數個電連接，在基板第二側的表面觸點之間延伸的第二複數個電連接，和/或在基板不同側的表面觸點之間延伸的第三複數個電連接。例如，可以將一個或多個電子束柱佈置在基板的兩側（圖中未示出），使得基板兩側的表面觸點可以被充電和/或放電，以檢驗和測試相應的電連接。
依據本文所述的實施例，充電和探測都是用電子束，特別是掃描電子束提供的。其他的測試方法，如電氣和/或機械探測，不能提供本文所述的方法和系統所提供的吞吐量。本文所述的方法和系統依賴於用電子束進行無接觸充電和探測。進一步地，電氣和/或機械測試器的接觸可靠性隨著要在高級封裝基板中測試的表面觸點的尺寸減小、密度和數量增加而降低。例如，30微米或更小的接觸焊盤尺寸很難進行機械探測。進一步地，封裝基板和封裝基板表面觸點的地形可能對其他測試方法（例如電容式偵測器或電場偵測器）造成問題。例如與淹沒式電子槍（flood gun）的電子充電相比，有一個充電電子束是更有利的。鑒於封裝基板的複雜性，與用淹沒式電子槍對整個區域進行充電相比，局部充電的能力改進了可用的測試程序。進一步地，局部充電減少了在封裝基板上累積的整體電荷。又進一步地，在不同的區域中進行不同的充電可以導致在基板上提供的整體電荷減少。例如，如果對一個區域進行正充電，對另一個區域進行負充電，那麼整體電荷可以保持接近中性。依據可以與本文所述的其他實施例結合的一些實施例，在封裝基板的各部分上可以提供不同電荷的圖案。依據本揭示內容的實施例，電荷可以被移除。例如，藉由擁有一種橫向分佈，其中紫外線輻射的強度或一個或多個紫外線輻射脈衝的持續時間被局部調適，可以提供對局部區域的放電。
本文所述的測試方法適用於測試用於多設備的封裝內整合的封裝基板，特別是用於測試面板級封裝基板（PLP基板）或高級封裝基板（AP基板），並將電子束既用於對設備與設備之間的電氣互連路徑20進行充電，也用於讀取經充電的電路系統電壓，特別是藉由探測第二表面觸點和/或其他表面觸點。換句話說，「電驅動」和「探測」都是用電子束完成的，使得可以可靠而迅速地發現缺陷。藉由電子束充電和電子束探測（例如，使用EBT柱或EBR柱）進行測試，不受地形影響，速度快，接觸點位置、尺寸和幾何形狀靈活，而對於其他測試方法（如電容式或電場探測器）來說，封裝基板的地形可能是個問題。
一個封裝基板，如PLP基板，可以包括複數個設備與設備之間的連接，例如5.000個或更多個，10.000個或更多個，20.000個或更多個，甚至50.000個或更多個。這些連接可以包括矽穿孔（TSV）（其例如是在矽插板中提供的）、其他延伸通過封裝基板的導體線，和/或可以包括可以嵌入封裝基板的多裸晶互連橋。封裝基板可以是多層基板，它包括相互堆疊佈置（例如佈置成層堆疊）的複數個層中的電氣互連結構。
在一些實施例中，封裝基板10包括延伸於相應的第一表面觸點與第二表面觸點之間和可選的其他觸點之間的複數個設備與設備之間的電氣互連路徑，並且該方法可以包括以下步驟：依序或並行地測試該複數個設備與設備之間的電氣互連路徑。本文所用的「依序測試」是指對封裝基板的複數個設備與設備之間的電氣互連路徑的後續測試。例如，5.000個或更多個設備與設備之間的電氣互連路徑被一個接一個地測試。本文所用的「並行測試」可以指對兩個或更多個設備與設備之間的電氣互連路徑的同步測試。本文所用的「並行測試」也可以指藉由在一個視野內在幾個第一表面觸點上掃描電子束進行充電，同時在一個視野內在幾個對應的第二表面觸點上掃描電子束進行探測，來測試幾個設備與設備之間的電氣互連路徑。
在一些實施例中，將電子束111引導到第一表面觸點上包括將電子束111聚焦到第一表面觸點21上，例如，在封裝基板上的射束探針直徑為30微米或更小，特別是10微米或更小。將充電電子束聚焦到封裝基板上（例如用物鏡）可以防止對不同於表面觸點的基板表面區域進行充電，並且可以提供更準確的測試結果。附加性地或替代性地，特別是對於訊號電子束的偵測，電子束可以掃描封裝基板的一部分，以產生封裝基板的一部分的影像。該影像可以包括電壓對比資訊。例如，可以藉由在影像內進行模式辨識來提供對一個或多個電氣互連路徑的缺陷偵測或對缺陷的分類。
傳統的印刷電路板通常包括相對較大的平坦金屬焊盤以形成用於測試的表面觸點，而依據本文所述的實施例進行測試的封裝基板可能包括大量的小的、凸形的待測焊料凸塊，這使得測試更具挑戰性。特別是，第一表面觸點21和第二表面觸點22的最大尺寸可以分別為25微米或更小，特別是10微米或更小。例如，第一表面觸點和第二表面觸點基本上可以是圓形的，特別是半球形的，直徑為25微米或更小，特別是10微米或更小。依據可以與本文所述的其他實施例結合的一些實施例，表面觸點可以有一個三維地形，特別是一個實質上半球形的形狀。
與機械測試器相比，電子束可以準確地引導到這樣小的表面區域上，因為電子束可以聚焦到非常小的探針直徑，並且可以準確地引導到基板的預定點上，例如用掃描偏轉器，例如精度在亞微米範圍內。其他測試器可能會從具有凸形幾何形狀的表面觸點上滑落或滑動，而電子束可以準確地聚焦到任意的幾何形狀上，使得本文所述的測試方法不受幾何形狀影響，也不受地形影響。
如圖1的示意性描述，帶電粒子束柱120可以在平台105的第一側提供。在可以與本文所述的其他實施例相結合的一些實施例中，帶電粒子束柱120可以具有用於產生電子束的電子源121以及用於將第一電子束引導到放置在平台105上的基板上的射束光學元件，如掃描偏轉器122和/或物鏡124。物鏡124可以是靜電物鏡（如圖1所示）、磁性物鏡或磁性-靜電物鏡。
裝置100進一步包括：電子偵測器140，用於偵測在第二電子束撞擊封裝基板時發射的訊號電子113；以及分析單元141，被配置為基於訊號電子113決定第一設備與設備之間的電氣互連路徑20是否有缺陷。在一些實施例中，分析單元141可以被配置為基於偵測到的訊號電子，決定電氣互連路徑是否有缺陷，如短路、開路和/或漏電。可選地，分析單元141可以被配置為對任何偵測到的缺陷進行分類。在一些實施例中，分析單元141可以被配置為基於從後續測量偵測到的訊號電子，決定兩個或更多個電氣互連路徑之間是否存在短路或漏電。在一些實施方式中，由電子偵測器140偵測到的訊號電子113可以提供關於訊號電子113從其發射或反射的基板位置的電位的資訊，並且分析單元141可以被配置為根據所述資訊決定第一設備與設備之間的電氣互連路徑20是否有缺陷。分析單元141可以被進一步配置為對所決定的缺陷進行分類。具體來說，測試可以包括由分析單元141決定第一設備與設備之間的電氣互連路徑20是否有短路、開路和/或漏電中的任一者。「開路」被理解為開路的電氣互連路徑，它實際上並沒有將第一表面觸點21和第二表面觸點22電性連接。「短路」被理解為兩個實際上要電隔離的電氣互連路徑之間的電氣連接。
在可以與本文所述的其他實施例相結合的一些實施例中，電子偵測器140包括Everhard-Thornley偵測器。用於訊號電子113的能量濾波器142可以佈置在電子偵測器140的前面，特別是在Everhard-Thornley偵測器的前面，如圖1的示意性描述。能量濾波器可以包括配置為設定在預定電位上的網格電極。能量濾波器142可以使低能量的訊號電子能夠受到抑制。能量濾波器142可以抑制與要進行的電壓對比測量無關的訊號電子。在一些實施例中，能量濾波器142可以抑制從不帶電的表面區域發射的訊號電子，並且可以只讓從帶電表面觸點發射的訊號電子通過。因此，電子偵測器偵測到的訊號電流可以取決於訊號電子的能量，該能量表明所探測的表面觸點是否有缺陷。
在一些實施例中，裝置100可以包括與帶電粒子束柱120的掃描偏轉器122相連接的掃描控制器123。掃描偏轉器122可以被配置為在基板表面上掃描電子束。電子束可以被引導到封裝基板的一部分上，例如以第一射束探針直徑。封裝基板的該部分可以是封裝基板的一個區域，其中電子束被掃描或封裝基板的區域。電子束可以在封裝基板的該部分上進行柵格掃描。例如，一個或多個掃描偏轉器122可以在封裝基板的該部分上掃描電子束。封裝基板的該部分也可以是表面觸點。電子束可以被向量掃描到封裝基板的一個或多個表面觸點。例如，一個或多個掃描偏轉器可以用來喚醒她掃描電子束到一個或多個表面觸點。
例如，掃描控制器123可以被配置為控制掃描偏轉器，使得依序將電子束引向各對第一表面觸點和第二表面觸點，以測試延伸於相應對第一表面觸點和第二表面觸點之間的相應的設備與設備之間的電氣互連路徑。這允許對延伸通過封裝基板的複數個電氣互連路徑進行快速和可靠的測試。
依據可以與本文所述的其他實施例結合的一些實施例，電子束可以被向量掃描到各個位置，例如封裝基板的表面觸點，以進行充電，並且可以被向量掃描到各個位置，以偵測訊號電子。或者，電子束可以被向量掃描到各個位置，例如封裝基板的表面觸點，以進行充電，並且可以被柵格掃描或封裝基板的某一區域，以偵測訊號電子。依據可以與本文所述的其他實施例結合的一些實施例，帶電粒子束柱的電子束可以被掃描到封裝基板上的一個或多個位置，以進行充電和偵測訊號電子。
如圖1的示意性描述，電子源121與電源供應器130連接。電源供應器可以為電子源提供高電壓，以便從電子源發射電子束，即主電子束。依據可以與本文所述的其他實施例結合的一些實施例，由電源供應器130提供的電壓可以變化，以改變電子束的能量，從而改變電子束在封裝基板上的著陸能量。依據可以與本文所述的其他實施例相結合的一些實施例，一個或多個電源供應器可以連接到電子束柱的各種部件。例如，電源供應器可以連接到電子源（如圖1所示），連接到電子源的抽取器，連接到電子源的陽極，連接到配置為在撞擊封裝基板之前對電子進行減速的減速電極，和/或連接到平台105。電子束在封裝基板上的著陸能量分別由電子源的發射器尖端的電位與封裝基板的電位或平台105的電位之間的電位差決定。因此，可以提供一個或多個電源供應器來改變電子束的著陸能量。
如圖1所示，裝置100可以包括一個或多個紫外線源170，例如，產生紫外線輻射的紫外線源。該一個或多個紫外線源170可以定位在真空腔室110處。例如，該一個或多個紫外線源170的位置可以使帶電粒子束柱120的測試區域得到均勻的照射。圖1中描述了紫外線源的照射區域172。
依據可以與本文所述的其他實施例結合的一些實施例，為了控制AP或PLP基板上所有測試點（表面觸點）的電荷，可以提供真空紫外線（VUV）光源。紫外線源可以整合在帶電粒子束柱和/或真空腔室110中。可以在電子束測試序列之前（特別是緊接在電子束測試序列之前、在電子束測試序列期間或在電子束測試序列之後）對帶電粒子束柱的視野（FOV）（即SEM FOV）進行照射。特別是，可以在沒有任何機械基板運動（例如由平台CV進行的運動）的情況下對封裝基板的各區域（如FOV）進行照射。
裝置100包括快門175。快門175可以是機械快門。快門被配置為打開或關閉照射區域172的紫外線輻射。依據可以與本文所述的其他實施例結合的一些實施例，紫外線輻射可以快速打開/關閉，也可以是脈衝式的。例如，紫外線輻射脈衝可以是500毫秒或更短，如100毫秒或更短。特別是，紫外線輻射脈衝可以是10毫秒或更短。一個或多個紫外線輻射脈衝可以藉由紫外線源的脈衝或藉由機械快門來提供。依據可以與本文所述的其他實施例結合的一些實施例，一種方法可以包括以下步驟：移動快門以提供紫外線輻射的脈衝，同時用紫外線輻射照射封裝基板。
依據可以與本文所述的其他實施例結合的一些實施例，紫外線輻射的波長可以是200奈米或更短，特別是170奈米或更短。附加性地或替代性地，可以利用氣體放電管來產生輻射。例如，可以使用氙燈、水銀燈、氘燈或類似設備。氣體放電燈可以有益地以連續操作模式操作。依據可以與本文所述的其他實施例結合的一些實施例，配置為提供紫外線輻射脈衝的快門可以是有益的。紫外線源170和快門可以包括在紫外線源組件中，也可以形成紫外線源組件。
依據可以與本文所述的其他實施例結合的一些實施例，紫外線源170（如VUV源）可以從柱子外面或真空腔室外面替換。由於紫外線源的壽命有限，在該一個或多個紫外線源可以從真空大氣外替換的情況下，維護循環得到了改進。例如，紫外光可以藉由鎂質窗口引導到帶電粒子束柱和/或真空腔室中。
依據一個實施例，提供了一種用於對封裝基板進行無接觸測試的裝置。封裝基板是面板封裝基板或高級封裝基板。該裝置包括真空腔室101和該真空腔室內的平台105，其中該平台被配置為支撐該封裝基板，該封裝基板是面板封裝基板或高級封裝基板。該裝置進一步包括配置為產生電子束的電子束柱，其中該電子束柱包括：物鏡，被配置為將電子束聚焦到該封裝基板上；掃描器，被配置為將該電子束掃描到該封裝基板上的不同位置；以及電子偵測器，用於偵測在該電子束撞擊該封裝基板時發射的訊號電子。該電子束柱可以進一步包括一個或多個電源供應器，以改變該電子束柱的著陸能量。該裝置進一步包括：紫外線源組件，被配置為用紫外線輻射脈衝照射該真空腔室中的該封裝基板；以及分析單元，用於基於該等訊號電子，決定第一設備與設備之間的電氣互連路徑是否有缺陷。
依據可以與本文所述的其他實施例結合的一些實施例，紫外線源組件包括產生紫外線輻射的紫外線源和用於產生一個或多個紫外線輻射脈衝的可動快門。
圖1示例性地說明了與地線連接的平台105。該平台可以直接連接到地線，可以如圖1示例性地示出地經由直流電源供應器連接到地線，也可以經由交流電源供應器連接到地線。依據可以與本文所述的其他實施例結合的一些實施例，該平台可以包括直接或間接連接到地線的導電平台表面，用於提供參考電位。
當將封裝基板放置在平台105上時，該封裝基板上提供有規定的電荷。無論如何，該平台可以是導電的。因此，可以將該平台提供在規定的電位下。例如，該規定的電位可以是地線電位，也可以是相對於地線為負或正的電位。例如，在地線與導電平台之間可以提供直流電源供應器。或者，在地線與導電平台之間可以提供交流電源供應器，其中可以提供交變的規定電位。依據可以與本文所述的其他實施例結合的一些實施例，平台105的表面設有不導電的材料。例如，可以提供一層介電質材料作為平台的表面。擁有一個不導電的平台表面，可以使施加在封裝基板上的電荷能夠保持在封裝基板上，以便在測試操作或缺陷審查操作期間被偵測出來。
平台（特別是導電的平台）的規定電位提供了電場線，特別是在平台表面和封裝基板的不導電部分處。可以利用規定的電位來影響電子束柱的電子束。
依據可以與本文所述的其他實施例相結合的進一步實施例，封裝基板與平台105的電容耦合可以為封裝基板提供規定的電位。例如，與地線的電容耦合可以由接地的導電平台105提供。附加性地或替代性地，封裝基板上預定的一組結構可以與地線連接。然而，預定的一組結構可能由於接地而不帶電，可以作為參考電位。
依據可以與本文所述的其他實施例結合的一些實施例，由該一個或多個紫外線源組件提供的該一個或多個照射區域172可以是均勻的，也可以相對於均勻有一個規定的偏差。均勻或相對於均勻的規定偏差是在封裝基板的表面上考慮的，也就是在圖1中的兩個維度上橫向延伸的表面上考慮的。因此，可以在整個封裝基板表面上提供均勻的光效應。
藉由為封裝基板的第一部分產生第一照射區域，並為封裝基板的第二部分產生第二照射區域，可以提供相對於均勻的規定偏差。在其中一個照射區域中可以打開照明，在另一個照射區域中可以關閉照明。例如，在不同的照射區域中，紫外線輻射的脈衝長度可以有所不同。附加性地或替代性地，在不同的照射區域中，紫外線輻射的強度可以有所不同。因此，特別是對於在封裝基板上提供局部電荷（即只向封裝基板的特定區域提供電荷）的測試序列，這種電荷可以被局部移除，以改進封裝基板上電荷分佈的整體均勻性。
本揭示內容的實施例除了電子束掃描外，還實現了交變和/或脈衝式的紫外線，例如快速交變的VUV輻射，其波長例如為170奈米或更短。用VUV輻射控制基板電荷的效應是光效應。由VUV光與殘餘氣體產生的離子可能有助於具有紫外線輻射的電荷控制。用VUV放電可以是快速的。因此，用於對封裝基板的一個或多個部分進行放電的紫外線脈衝可以在測試序列中實施，例如，在測試序列中的一個或多個不同時間實施。
圖1顯示了控制器180。依據可以與本文所述的其他實施例結合的一些實施例，控制器可以與裝置100的一個或多個部件相連接，用於對封裝基板進行無接觸測試。如圖1中所示例性地示出的那樣，控制器可以與電源供應器130、掃描控制器123、分析單元141、紫外線源元件（源和/或快門）和平台150連接。控制器也可以與電子偵測器140連接。
控制器180包括中央處理單元（CPU）、記憶體和例如支援電路。為了便於控制用於測試封裝基板的裝置，CPU可以是任何形式的通用電腦處理器之一，該處理器可以在工業環境中用於控制各種腔室和子處理器。記憶體與CPU耦合。記憶體或電腦可讀取媒體可以是一個或多個現成的記憶體設備，如隨機存取記憶體、唯讀記憶體、硬碟或任何其他形式的本端或遠端的數位儲存器。支援電路可以與CPU耦合，用於以傳統的方式支援處理器。這些電路包括快取記憶體、電源供應器、時脈電路、輸入/輸出電路系統和相關的子系統，和類似物。檢驗過程指令一般作為軟體常式（通常稱為配方）儲存在記憶體中。也可以由第二CPU（未示出）儲存和/或執行軟體常式，該第二CPU位在被該CPU控制的硬體的遠端。該軟體常式當由CPU執行時，將通用電腦變換成特定用途電腦（控制器）以控制裝置操作，如用於控制電荷控制，如在測試操作期間用紫外線輻射、著陸能量、平台定位和/或帶電粒子束掃描進行控制。儘管本揭示內容的方法和/或過程被討論為作為軟體常式實施，但其中揭露的一些方法步驟也可以在硬體中以及由軟體控制器執行。因此，本發明的實施例可以在電腦系統上執行時以軟體實施，以硬體實施為特定應用積體電路或其他類型的硬體實施方式，或者實施為軟體與硬體的組合。
控制器可以執行一種用電子束柱測試封裝基板的方法。依據一些實施例的方法包括以下步驟：將該至少一個電子束柱的電子束以第一著陸能量引導到該封裝基板的至少第一部分上；以及將該至少一個電子束柱的該電子束以與該第一著陸能量不同的第二著陸能量引導到該封裝基板上。該方法進一步包括以下步驟：偵測在該電子束撞擊時發射的訊號電子，以測試該封裝基板的至少一個第一設備與設備之間的電氣互連路徑。
依據一個實施例，提供了一種用本文所述的任何方法測試封裝基板的裝置。該裝置可以包括控制器180。該控制器包括處理器和儲存指令的記憶體，該等指令當由該處理器執行時，導致該裝置執行依據本揭示內容的實施例的方法。
圖2A和2B顯示了在本文所述的測試方法期間的封裝基板的放大截面圖。封裝基板10可以是用於製造多裸晶整合封裝的AP基板或PLP-基板，並包括用於附接第一裸晶301的第一裸晶連接介面和用於附接第二裸晶302的第二裸晶連接介面。複數個設備與設備之間的電氣互連路徑（其中四個示例性地顯示在圖2A和圖2B中）在第一裸晶連接介面的相應第一表面觸點與第二裸晶互連介面的相應第二表面觸點之間延伸。表面觸點可以形成為或包括具有三維幾何形狀（例如基本上半球形的形狀）的焊料凸塊。
在圖2A中，藉由將充電電子束111引導到第一表面觸點21上並將該電子束引導到第二表面觸點22上，測試在第一表面觸點21與第二表面觸點22之間延伸的第一設備與設備之間的電氣互連路徑20。由於第一表面觸點21藉由第一設備與設備之間的電氣互連路徑20與第二表面觸點22電性連接，在對第一表面觸點21進行充電後，第二表面觸點22應處於與第一表面觸點21相同的電位。從第二表面觸點22發射的訊號電子113被偵測，該等訊號電子攜帶有關於第二表面觸點22的電位的資訊，該電位應等於第一表面觸點21的電位。如果決定第二表面觸點22的電位與第一表面觸點21的電位不同，則偵測到一個缺陷。偵測到的電壓對比可以用於表徵缺陷。進一步地，可以比較相鄰的電氣互連路徑的後續測量所偵測到的電壓對比，以發現不同電氣互連路徑之間的短路或漏電。
在對第一設備與設備之間的電氣互連路徑20進行測試後，電子束111可以被引導到第二設備與設備之間的電氣互連路徑23的兩個表面觸點上，例如藉由用相應的掃描偏轉器將電子束掃描（向量掃描）到其他位置和/或藉由移動在其上支撐封裝基板的平台。隨後可以用充電電子束和探測電子束測試複數個設備與設備之間的電氣互連路徑。因此，可以依序和/或並行地測試複數個測試點。
在圖2B中，第一設備與設備之間的電氣互連路徑20中存在開路151。決定開路151是因為第二表面觸點22在充電電子束111對第一表面觸點21進行充電之後或期間沒有被充電。
在圖2B中，第二設備與設備之間的電氣互連路徑23與第三設備與設備之間的電氣互連路徑24之間存在短路152。短路可以被決定是因為第三設備與設備之間的電氣互連路徑24與第二設備與設備之間的電氣互連路徑23一起被充電，在對第二設備與設備之間的電氣互連路徑23進行充電之後或期間，這可以由引導到第三設備與設備之間的電氣互連路徑24的另一個表面觸點27上的探測電子束偵測到。
為了進行評估和缺陷分類，可以對相鄰互連路徑的測量訊號和/或以前收集的資料進行比較，使得可以識別封裝基板中的開路、短路和漏電。
圖3是本文所述的正在測試的封裝基板10的示意性俯視圖。封裝基板具有頂表面，該頂表面具有以2維圖案佈置的複數個表面觸點。封裝基板10包括用於附接第一裸晶（特別是藉由倒裝晶片安裝）的第一裸晶連接介面31、用於附接第二裸晶（特別是藉由倒裝晶片安裝）的第二裸晶連接介面32以及可選擇的其他裸晶連接介面，這些介面可以彼此成對地緊鄰佈置。第一裸晶連接介面31可以包括複數個第一表面觸點（其例如形成為焊料凸塊），而第二裸晶連接介面32可以包括複數個第二表面觸點（其例如形成為焊料凸塊）。
在一些實施例中，第一裸晶連接介面31的每個第一表面觸點藉由設備與設備之間的電氣互連路徑連接到第二裸晶連接介面32的一個相應的第二表面觸點。為了明確起見，只描述了連接第一裸晶連接介面和第二裸晶連接介面的設備與設備之間的電氣互連路徑。依據可以與本文所述的其他實施例結合的一些實施例，第一表面觸點可以與一個第二表面觸點連接。或者，第一表面觸點可以與兩個或更多個第二表面觸點連接。該兩個或更多個第二表面觸點可以用電子束進行探測，例如，在第一表面觸點上施加電荷後。
依據本文所述的測試方法，充電電子束111被引導（特別是聚焦）到第一裸晶連接介面31的第一表面觸點上，並且充電電子束111被引導（特別是聚焦）到第二裸晶連接介面32的相關聯的第二表面觸點上。偵測從第二表面觸點發射的訊號電子，以測試連接第一表面觸點和第二表面觸點的電氣互連路徑中是否存在「開路」缺陷。此後，可以對第一裸晶連接介面和第二裸晶連接介面的其他表面觸點進行測試，特別是成對測試。
替代性或附加性地，可以並行或隨後測試對一個設備與設備之間的電氣互連路徑的充電是否導致對另一個設備與設備之間的電氣互連路徑的表面觸點的充電，使得可以決定「短路」缺陷。例如，電子束可以在封裝基板的一部分上進行柵格化，以產生封裝基板的該部分的影像。例如，可以藉由模式辨識對影像進行評估。
圖4A到4D顯示了可以依據本文所述的方法測試的封裝基板的放大截面圖。
圖4A中描述的封裝基板10在封裝基板的兩個主表面都有表面觸點。例如，第一複數個設備與設備之間的電氣互連路徑可以在曝露於上側基板表面的第一表面觸點與第二表面觸點之間延伸，而第二複數個設備與設備之間的電氣互連路徑可以在曝露於下側基板表面的第一表面觸點與第二表面觸點之間延伸。
圖4B中描述的封裝基板10有至少一個設備與設備之間的電氣互連路徑，該路徑在至少三個表面觸點25（即第一表面觸點、第二表面觸點和至少第三表面觸點）之間延伸。
圖4C中描述的封裝基板10有至少一個設備與設備之間的電氣互連路徑，該路徑呈一個複雜的連接網路在至少三個表面觸點25之間延伸，這些觸點在基板的不同主表面上曝露。這種設備與設備之間的電氣互連路徑可以被配置為用於藉由封裝基板將三個或更多個裸晶相互連接。
圖4D中描述的封裝基板10有至少一個嵌入封裝基板10的互連橋29。至少一個設備與設備之間的電氣互連路徑延伸通過該至少一個互連橋29。特別是，在封裝基板的第一裸晶連接介面和第二裸晶連接介面之間延伸的複數個設備與設備之間的電氣互連路徑延伸通過互連橋。互連橋可以在封裝基板的製造期間嵌入封裝基板。互連橋可以是嵌入封裝基板的橋接晶片，用於提高多個裸晶之間的連接速度。
依據可以與本文所述的其他實施例結合的一些實施例，依據本揭示內容的測試方法和/或裝置可以在封裝基板的製造期間和/或之後利用。例如，可以在尚未包括所有層或結構的封裝基板上應用測試。例如，測試可以在製造了再分佈層（RDL）後和/或製造了導孔層後進行。可以提供RDL測試和/或導孔測試。又進一步地，可以在成品封裝基板上提供測試。
可以藉由對一個或多個部分（例如表面觸點）進行充電（寫入）和藉由訊號電子偵測（讀取）封裝基板上的電荷，來提供測試。每一個照射的電子從封裝基板的表面發射的電子數（即總電子產量）與能量有關。對於總電子產量為1的情況，與從封裝基板表面發射或在封裝基板表面處散射的訊號電子數量相比，到達封裝基板表面的電子數量相同。有兩個中性能量值（第一中性能量值E N1、第二中性能量值E N2），對於這兩個中性能量值，電子總產量等於1，即沒有充電。依據可以與本文所述的其他實施例結合的一些實施例，利用具有其中一個中性能量值的電子束，可以讀取封裝基板的表面，即可以偵測訊號電子。
依據可以與本文所述的其他實施例結合的一些實施例，將具有第一著陸能量的電子束引導到封裝基板的一部分上可以是充電操作。充電操作將電荷「寫入」電氣互連路徑或電氣互連路徑網路中。進一步地，將具有第二著陸能量的電子束引導到封裝基板的一部分上可以是用於偵測訊號電子的操作。第二著陸能量的電子束可以「讀取」電氣互連路徑或電氣互連路徑網路的電荷。
依據可以與本文所述的其他實施例結合的一些實施例，在偵測訊號電子（即讀取電荷）的期間，減少或避免了對封裝基板的各部分的充電。特別是，在偵測訊號電子（例如，偵測之前提供的電荷）的同時，避免了對電氣互連路徑或電氣互連路徑網路的電荷的影響，或將其保持在最低限度。
例如，電氣互連路徑網路可以包括5個表面觸點（或大於2的任何數量）。電荷可以被施加（即「寫入」）到第一表面觸點。施加在電氣互連路徑網路上的電荷可以在第二表面觸點處被「讀取」。在「讀取」第二表面觸點至第五表面觸點上的電荷時，不改變具有5個表面觸點的電氣互連路徑網路的電荷是有益的。因此，在偵測訊號電子的期間，藉由將中性能量值用於著陸能量，可以減少或避免電荷的產生。
中性能量值與材料有關。封裝基板的材料或封裝基板表面的材料是已知的，可以將著陸能量調適於封裝基板材料以用於測試封裝基板的方法。第一中性能量值可以是幾百eV。對於典型的封裝基板或封裝基板上的典型表面觸點，第二中性能量值可以在1.5 keV與2.5 keV之間。依據可以與本文所述的其他實施例結合的一些實施例，用於測試方法的著陸能量可以被選擇為高於用於充電的第二中性能量值，在用於充電的第一中性能量值與第二中性能量值之間，或者低於第一中性能量值。著陸能量可以取決於測試策略、封裝基板的材料和/或表面觸點的材料來調適。
對於低於第一中性能量值的著陸能量，會發生負充電，即電子總產量小於1。對於第一中性能量值與第二中性能量值之間的著陸能量，會發生正充電，即總電子產量大於1。與總電子產量大於1有關的事實是，與撞擊表面的電子數量相比，有更多的電子離開表面。因此，封裝基板或結構被正充電。對於高於第二中性能量值的著陸能量，會發生負充電，即電子總產量小於1。與總電子產量小於1有關的事實是，與撞擊表面的電子數量相比，離開表面的電子更少。封裝基板或結構被負充電。
依據本揭示內容的實施例，測試結構（例如，封裝基板的各區域和/或表面觸點）可以藉由電子束的衝擊而正充電或負充電。取決於初級能量位準（即著陸能量）與二次電子產量的關係，可以控制總電子產量。可以決定測試點的電位。可以利用電壓對比原理進行缺陷偵測。依據可以與本文所述的其他實施例結合的一些實施例，著陸能量可以被改變為高於或低於第二中性能量值。電子束的著陸能量被設定為預定的著陸能量，並定位在封裝基板的一部分（例如，封裝基板上的表面觸點或測試點）上。電子束在封裝基板的該部分上停留了規定的時間，以將封裝基板的該部分相對於封裝基板的該部分的環境正充電或負充電。例如，受測的表面觸點的環境可以是一個或多個相鄰的表面觸點。
依據本揭示內容的實施例，利用紫外線輻射來釋放如上所述地提供的正電荷或負電荷。依據一個實施例，提供了一種用於測試封裝基板的方法。該封裝基板是面板級封裝基板或高級封裝基板。如圖5所示，該方法是用電子束柱進行的，並包括以下步驟：（見操作501）將封裝基板放置在真空腔室中的平台上。在操作502中，將該至少一個電子束柱的至少一個電子束引導到封裝基板的至少第一部分上，在操作503中，將該至少一個電子束柱的至少一個電子束引導到封裝基板的至少第二部分上。在操作504中，偵測在該至少一個電子束撞擊時發射的訊號電子，以測試封裝基板的第一設備與設備之間的電氣互連路徑。在操作505中，用紫外線輻射照射封裝基板的至少第三部分。例如，該至少第三部分可以包括或可以相同於該至少第一部分和/或可以包括或可以相同於該至少第二部分。如果對第一部分施加電荷，那麼要放電的第三部分有利地與第一部分相同。如果對第一部分和第二部分施加電荷（我們是第一部分），那麼要放電的第三部分有利地與第一部分和第二部分相同。
依據可以與本文所述的其他實施例結合的一些實施例，可以將該至少一個電子束以第一著陸能量引導到該至少第一部分上，並且可以以與該第一充電著陸能量不同的第二著陸能量引導到該至少第二部分上。例如，可以在該至少一個電子束以該第二著陸能量撞擊時偵測該等訊號電子，以讀取該封裝基板上的電荷。例如，第二著陸能量可以是在中性能量值或接近中性能量值。例如，讀取著陸能量與中性能量值的偏差小於+-10%，該中性能量值與總電子產量為1的著陸能量對應。
依據可以與本文所述的其他實施例相結合的一些實施例，用紫外線輻射照射的步驟是在偵測訊號電子之後提供的。因此，在測試序列或測試序列的一部分期間，可以施加電荷，可以偵測訊號電子，以例如讀取先前施加的電荷。此後，藉由用紫外輻射照射來移除電荷。因此，隨後，另一個測試序列可以開始，其中前一個測試序列或測試序列的前一部分的電荷已經被移除。如上所述，依據可以與本文所述的其他實施例結合的一些實施例，一種方法可以包括複數個測試序列，其中每個測試序列包括以下順序：(a)將該至少一個電子束柱的至少一個電子束以寫入著陸能量引導到該封裝基板上；(b)將該至少一個電子束柱的該至少一個電子束以讀取著陸能量引導到該封裝基板上；(c)偵測在具有該讀取能量的該至少一個電子束撞擊時發射的訊號電子，以測試該封裝基板的第一設備與設備之間的電氣互連路徑；以及(d)用紫外線輻射照射該封裝基板的一部分。
進一步地，可以與本文所述的其他實施例相結合的實施例可以包括以下步驟：用紫外線輻射照射該封裝基板的至少第四部分，其中照射至少該第四部分的步驟是在將該封裝基板放置在該平台上之後和將電子束引導到該封裝基板上之前提供的。因此，過多的電荷可以被中和。可以使封裝基板達到規定的電荷條件。
本揭示內容的實施例可以包括用於測試封裝基板的方法，如圖6所示的流程圖所說明的。在操作601中，可以將高級封裝基板或面板級封裝基板裝載到測試腔室中，例如裝載到圖1所示的真空腔室110中。在操作602中，將封裝基板移動到電子束柱的下方。在操作603中，用VUV輻射照射基板，以中和過多的電荷和/或使基板達到規定的電荷狀態。進一步地，如上所述，可以經由導電平台提供參考電位，例如對地線的參考。在操作604中，例如，在一個長度為100毫秒或更短的VUV脈衝之後，VUV被關閉，電子束測試或測試序列可以開始。例如，劑量可以由脈衝時間來定義。電子束測試或電子束測試序列可以包括對測試點的充電和對測試點（即封裝基板上的表面觸點）的讀取。依據可以與本文所述的其他實施例結合的一些實施例，在電子束測試或電子束測試序列期間可以提供中間的VUV放電操作。
如圖7A和7B所示，產生一個規定的充電條件有利於改進測試結果。圖7A顯示了在紫外線輻射之前的封裝基板的一部分（例如測試焊盤）的影像。在沒有藉由VUV進行預調節的情況下，影像顯示出降低的均勻性和較高的雜訊。測試焊盤上不同的電子束定位將導致不同的訊號位準。對於測試焊盤上不同的電子束位置，測試焊盤電位與電壓對比之間的關聯性可能是不同的。如圖7B所示，在有藉由VUV進行預調節的情況下，影像顯示出更高的均勻性和更低的訊號雜訊。測試焊盤上不同的電子束定位將導致相同的訊號位準。可以提供測試焊盤電位與電壓對比之間的良好關聯性。因此，藉由紫外線輻射進行的預調節，可以提供更高的帶電均勻性和更高的訊噪比。缺陷的可偵測性可以得到改進，並且可以進行更精確的參數測量，即容量（capacity）。
本揭示內容的實施例提供了電子束測試，特別是包括對封裝基板上的電荷進行電子束寫入和電子束讀取。利用了紫外線輻射的照射，以對封裝基板的一個或多個部分進行放電，特別是產生一個規定的測量條件和/或起始條件。由於各種或所有測試點（即表面觸點）的規定條件，可以提供改進的訊噪比。可以提供完整的、統一的全測試區域電荷控制方法。電荷控制的速度很快，因為光效應比其他的效應快。進一步地，放電可以在沒有平台運動的情況下提供。放電的速度實現了利用快速交替的VUV照射和電子束掃描的不同測試模式。可以提供無接觸的電荷控制。
依據可以與本文所述的其他實施例相結合的一些實施例，在將電子束引導到封裝基板的該至少第一部分上和引導到封裝基板的該至少第二部分上時，可以對該至少一個電子束進行聚焦。附加性地或替代性地，電子束可以被掃描到封裝基板上的一個或多個位置，以進行充電和偵測訊號電子。
本揭示內容的實施例提供了以下一個或多個優點。可以提供本文所揭露的對封裝基板的無接觸電氣測試，其中電荷可以被控制用於電氣缺陷偵測。鑒於電子束的靈活性，可以提供更高的測試速度。由於各種或所有測試點（即表面觸點）的規定條件，可以提供改進的訊噪比。可以提供完整的、統一的全測試區域電荷控制方法。在大量生產期間，包括100%的電氣互連路徑的測試是可能的。進一步地，電子束的靈活性允許對不同的AP/PLP基板佈局進行測試和靈活設置。本文揭露的測試方法和裝置進一步允許可縮放到更小的尺寸，特別是如果技術發展走向更小的結構尺寸。對封裝基板的測試是無損的。
以下實施例也形成本揭示內容的一部分： 實施例1。一種用於用至少一個電子束柱測試封裝基板（10）的方法，該封裝基板是面板級封裝基板或高級封裝基板，該方法包括以下步驟： 將該封裝基板（10）放置在真空腔室（101）中的平台（105）上； 將該至少一個電子束柱的至少一個電子束引導到該封裝基板的至少第一部分上； 將該至少一個電子束柱的該至少一個電子束引導到該封裝基板的至少第二部分上； 偵測在該至少一個電子束撞擊時發射的訊號電子，以測試該封裝基板的第一設備與設備之間的電氣互連路徑；以及 用紫外線輻射照射該封裝基板的至少第三部分。 實施例2。如實施例1所述的方法，其中該至少一個電子束以第一著陸能量引導到至少該第一部分上，並以與該第一著陸能量不同的第二著陸能量引導到至少該第二部分上。 實施例3。如實施例2所述的方法，其中在該至少一個電子束以該第二著陸能量撞擊時偵測該等訊號電子，以讀取該封裝基板上的電荷。 實施例4。如實施例1至3中的任一者所述的方法，其中該用紫外線輻射照射的步驟是在該偵測訊號電子的步驟之後提供的。 實施例5。如實施例4所述的方法，進一步包括以下步驟： 提供複數個測試序列，每個測試序列包括以下順序： (a)將該至少一個電子束柱的該至少一個電子束以寫入著陸能量引導到該封裝基板上； (b)將該至少一個電子束柱的該至少一個電子束以讀取著陸能量引導到該封裝基板上； (c)偵測在具有該讀取著陸能量的該至少一個電子束撞擊時發射的訊號電子，以測試該封裝基板的設備與設備之間的電氣互連路徑；以及 (d)用紫外線輻射照射該封裝基板的一部分。 實施例6。如實施例5所述的方法，其中該讀取著陸能量與中性能量值的偏差小於+-10%，該中性能量值與總電子產量為1的著陸能量對應。 實施例7。如實施例1至6中的任一者所述的方法，進一步包括以下步驟： 用紫外線輻射照射該封裝基板的至少第四部分，其中照射至少該第四部分的步驟是在將該封裝基板放置在該平台上之後和將電子束引導到該封裝基板上之前提供的。 實施例8。如實施例1至7中的任一者所述的方法，其中在將該電子束引導到該封裝基板的至少該第一部分上和該封裝基板的至少該第二部分上時，使該至少一個電子束聚焦。 實施例9。如實施例1至8中的任一者所述的方法，進一步包括以下步驟： 使該電子束掃描該封裝基板上的一個或多個位置，以進行充電和偵測該等訊號電子。 實施例10。如實施例1至9中的任一者所述的方法，進一步包括以下步驟： 在用紫外線輻射照射該封裝基板時，移動快門，以提供一個或多個紫外線輻射脈衝。 實施例11。如實施例1至11中的任一者所述的方法，其中該紫外線輻射是VUV輻射，特別是具有170奈米或更短的波長。 實施例12。如實施例1至11中的任一者所述的方法，其中該封裝基板包括延伸於相應的第一表面觸點與第二表面觸點之間的複數個設備與設備之間的電氣互連路徑，該方法包括以下步驟： 依序地和/或並行地測試該複數個設備與設備之間的電氣互連路徑。 實施例13。如實施例12所述的方法，其中該等第一表面觸點和該等第二表面觸點的直徑為25微米或更小，特別是10微米或更小。 實施例14。如實施例1至13中的任一者所述的方法，進一步包括以下步驟： 對該等訊號電子進行能量過濾。 實施例15。一種用於依據如實施例1至14中的任一者所述的方法測試封裝基板的裝置。 實施例16。一種用於對封裝基板（10）進行無接觸測試的裝置（100），該裝置包括： 真空腔室（101）； 平台（105），位於該真空腔室內，該平台被配置為支撐該封裝基板，該封裝基板是面板封裝基板或高級封裝基板； 帶電粒子束柱（120），被配置為產生電子束，該帶電粒子束柱包括： 物鏡（124），被配置為將該電子束聚焦在該封裝基板上； 掃描器，被配置為使該電子束掃描該封裝基板上的不同位置；以及 電子偵測器（140），用於偵測在該電子束撞擊該封裝基板時發射的訊號電子（113）； 該裝置進一步包括： 紫外線源組件，被配置為用一個或多個紫外線輻射脈衝照射該真空腔室中的該封裝基板；以及 分析單元（141），用於基於該等訊號電子（113），決定第一設備與設備之間的電氣互連路徑（20）是否有缺陷。 實施例17。如實施例16所述的裝置，進一步地，該紫外線源組件包括： 紫外線源，產生紫外線輻射；以及 可動快門，用於產生該一個或多個紫外線輻射脈衝。 實施例18。如實施例16至17中的任一者所述的裝置，其中該平台包括： 導電平台表面，直接地或間接地與地線連接，以提供參考電位。 實施例19。如實施例16至18中的任一者所述的裝置，其中該電子偵測器（140）包括： 能量濾波器（142），用於該等訊號電子（113）。 實施例20。如實施例16或19中的任一者所述的裝置，進一步包括： 掃描控制器（123），被配置為依序將該電子束引向各對第一表面觸點和第二表面觸點，以測試延伸於相應對第一表面觸點和第二表面觸點之間的相應的設備與設備之間的電氣互連路徑。
雖然上述內容是針對一些實施例，但在不偏離其基本範圍的情況下，可以設計出其他和進一步的實施例，並且其範圍是由後面的請求項決定的。
10:封裝基板 20:電氣互連路徑 21:表面觸點 22:表面觸點 23:電氣互連路徑 24:電氣互連路徑 25:表面觸點 27:表面觸點 29:互連橋 31:裸晶連接介面 32:裸晶連接介面 100:裝置 105:平台 106:直流電源供應器 110:真空腔室 111:電子束 112:電子束 113:訊號電子 120:帶電粒子束柱 121:電子源 122:掃描偏轉器 123:掃描控制器 124:物鏡 130:電源供應器 140:電子偵測器 141:分析單元 142:能量濾波器 151:開路 152:短路 170:紫外線源 172:照射區域 175:快門 180:控制器 301:裸晶 302:裸晶 501:操作 502:操作 503:操作 504:操作 505:操作 601:操作 602:操作 603:操作 604:操作
為了能夠詳細理解本揭示內容的上述特徵，可以藉由參考實施例獲得上文簡要概述的本揭示內容的更詳細的描述。附圖與本揭示內容的實施例有關，並描述如下：
圖1顯示了用於依據本文所述的任何測試方法測試封裝基板的裝置的示意截面圖；
圖2A和2B顯示了在本文所述的任何測試方法期間的封裝基板的放大截面圖；
圖3顯示了在本文所述的任何測試方法期間的封裝基板的放大俯視圖；
圖4A-4D顯示了可以依據本文所述的方法測試的封裝基板的放大截面圖；
圖5和6顯示了依據本文所述的實施例測試封裝基板的方法的流程圖；以及
圖7A和7B顯示了說明本揭示內容的實施例的改進的示例性影像。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
10:封裝基板
20:電氣互連路徑
21:表面觸點
22:表面觸點
23:電氣互連路徑
27:表面觸點
100:裝置
105:平台
106:直流電源供應器
110:真空腔室
111:電子束
113:訊號電子
120:帶電粒子束柱
121:電子源
122:掃描偏轉器
123:掃描控制器
124:物鏡
130:電源供應器
140:電子偵測器
141:分析單元
142:能量濾波器
170:紫外線源
172:照射區域
175:快門
180:控制器

Claims (20)

  1. 一種用於用至少一個電子束柱測試用於多設備的封裝內整合的一封裝基板（10）的方法，該方法包括以下步驟： 將該封裝基板（10）放置在一真空腔室（101）中的一平台（105）上； 將該至少一個電子束柱的至少一個電子束引導到該封裝基板的至少一第一部分上； 將該至少一個電子束柱的該至少一個電子束引導到該封裝基板的至少一第二部分上； 偵測在該至少一個電子束撞擊時發射的訊號電子，以測試該封裝基板的一第一設備與設備之間的電氣互連路徑；以及 用紫外線輻射照射該封裝基板的至少一第三部分。
  2. 如請求項1所述的方法，其中該至少一個電子束以一第一著陸能量引導到至少該第一部分上，並以與該第一著陸能量不同的一第二著陸能量引導到至少該第二部分上。
  3. 如請求項2所述的方法，其中在該至少一個電子束以該第二著陸能量撞擊時偵測該等訊號電子，以讀取該封裝基板上的一電荷。
  4. 如請求項1至3中的任一者所述的方法，其中該用紫外線輻射照射的步驟是在該偵測訊號電子的步驟之後提供的。
  5. 如請求項4所述的方法，進一步包括以下步驟： 提供複數個測試序列，每個測試序列包括以下順序： (a)將該至少一個電子束柱的該至少一個電子束以一寫入著陸能量引導到該封裝基板上； (b)將該至少一個電子束柱的該至少一個電子束以一讀取著陸能量引導到該封裝基板上； (c)偵測在具有該讀取著陸能量的該至少一個電子束撞擊時發射的訊號電子，以測試該封裝基板的一設備與設備之間的電氣互連路徑；以及 (d)用紫外線輻射照射該封裝基板的一部分。
  6. 如請求項5所述的方法，其中該讀取著陸能量與一中性能量值的偏差小於+-10%，該中性能量值與總電子產量為1的一著陸能量對應。
  7. 如請求項1至3中的任一者所述的方法，進一步包括以下步驟： 用紫外線輻射照射該封裝基板的至少一第四部分，其中照射至少該第四部分的步驟是在將該封裝基板放置在該平台上之後和將一電子束引導到該封裝基板上之前提供的。
  8. 如請求項1至3中的任一者所述的方法，其中在將該電子束引導到該封裝基板的至少該第一部分上和該封裝基板的至少該第二部分上時，使該至少一個電子束聚焦。
  9. 如請求項1至3中的任一者所述的方法，進一步包括以下步驟： 使該電子束掃描該封裝基板上的一個或多個位置，以進行充電和偵測該等訊號電子。
  10. 如請求項1至3中的任一者所述的方法，進一步包括以下步驟： 在用紫外線輻射照射該封裝基板時，移動一快門，以提供一個或多個紫外線輻射脈衝。
  11. 如請求項1至3中的任一者所述的方法，其中該紫外線輻射是VUV輻射。
  12. 如請求項1至3中的任一者所述的方法，其中該封裝基板包括延伸於相應的第一表面觸點與第二表面觸點之間的複數個設備與設備之間的電氣互連路徑，該方法包括以下步驟： 依序地和/或並行地測試該複數個設備與設備之間的電氣互連路徑。
  13. 如請求項12所述的方法，其中該等第一表面觸點和該等第二表面觸點的一直徑為25微米或更小。
  14. 如請求項1至3中的任一者所述的方法，進一步包括以下步驟： 對該等訊號電子進行能量過濾。
  15. 一種用於依據如請求項1至3中的任一者所述的方法測試一封裝基板的裝置。
  16. 一種用於對用於多設備的封裝內整合的一封裝基板（10）進行無接觸測試的裝置（100），該裝置包括： 一真空腔室（101）； 一平台（105），位於該真空腔室內，該平台被配置為支撐該封裝基板； 一帶電粒子束柱（120），被配置為產生一電子束，該帶電粒子束柱包括： 一物鏡（124），被配置為將該電子束聚焦在該封裝基板上； 一掃描器，被配置為使該電子束掃描該封裝基板上的不同位置；以及 一電子偵測器（140），用於偵測在該電子束撞擊該封裝基板時發射的訊號電子（113）； 該裝置進一步包括： 一紫外線源組件，被配置為用一個或多個紫外線輻射脈衝照射該真空腔室中的該封裝基板；以及 一分析單元（141），用於基於該等訊號電子（113），決定一第一設備與設備之間的電氣互連路徑（20）是否有缺陷。
  17. 如請求項16所述的裝置，進一步地，該紫外線源組件包括： 一紫外線源，產生紫外線輻射；以及 一可動快門，用於產生該一個或多個紫外線輻射脈衝。
  18. 如請求項16至17中的任一者所述的裝置，其中該平台包括： 一導電平台表面，直接地或間接地與地線連接，以提供一參考電位。
  19. 如請求項16至17中的任一者所述的裝置，其中該電子偵測器（140）包括： 一能量濾波器（142），用於該等訊號電子（113）。
  20. 如請求項16或17中的任一者所述的裝置，進一步包括： 一掃描控制器（123），被配置為依序將該電子束引向各對第一表面觸點和第二表面觸點，以測試延伸於相應對第一表面觸點和第二表面觸點之間的相應的設備與設備之間的電氣互連路徑。
TW112114705A 2022-04-28 2023-04-20 用於測試封裝基板的方法和用於測試封裝基板的裝置 TW202407368A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/EP2022/061388 WO2023208350A1 (en) 2022-04-28 2022-04-28 Method for testing a packaging substrate, and apparatus for testing a packaging substrate
WOPCT/EP2022/061388 2022-04-28

Publications (1)

Publication Number Publication Date
TW202407368A true TW202407368A (zh) 2024-02-16

Family

ID=88531850

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112114705A TW202407368A (zh) 2022-04-28 2023-04-20 用於測試封裝基板的方法和用於測試封裝基板的裝置

Country Status (2)

Country Link
TW (1) TW202407368A (zh)
WO (1) WO2023208350A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4443278A (en) * 1981-05-26 1984-04-17 International Business Machines Corporation Inspection of multilayer ceramic circuit modules by electrical inspection of green specimens
US9470751B2 (en) * 2014-01-13 2016-10-18 Applied Materials Israel Ltd. Detecting open and short of conductors
US10921261B2 (en) * 2019-05-09 2021-02-16 Kla Corporation Strontium tetraborate as optical coating material

Also Published As

Publication number Publication date
WO2023208350A1 (en) 2023-11-02

Similar Documents

Publication Publication Date Title
JP5619959B2 (ja) 微小構造欠陥の検出
KR102142488B1 (ko) 미세 결함 검사용 비파괴 검사 장치 및 방법
JP4248382B2 (ja) 荷電粒子ビームによる検査方法および検査装置
US6566885B1 (en) Multiple directional scans of test structures on semiconductor integrated circuits
KR100544222B1 (ko) 웨이퍼의 결함을 검출하는 방법 및 장치
US6445199B1 (en) Methods and apparatus for generating spatially resolved voltage contrast maps of semiconductor test structures
US7656170B2 (en) Multiple directional scans of test structures on semiconductor integrated circuits
US4417203A (en) System for contactless electrical property testing of multi-layer ceramics
US7602197B2 (en) High current electron beam inspection
JP2001313322A (ja) 荷電粒子ビームによる検査方法および検査装置
US6524873B1 (en) Continuous movement scans of test structures on semiconductor integrated circuits
JP2002083849A (ja) 半導体デバイス検査装置
EP1495312A1 (en) Sample surface inspection apparatus and method
US9401297B2 (en) Electrostatic chuck mechanism and charged particle beam apparatus
TWI782279B (zh) 多重帶電粒子束裝置及其操作方法
US7179661B1 (en) Chemical mechanical polishing test structures and methods for inspecting the same
TW202020921A (zh) 用於裸晶圓檢測之系統及方法
TW202407368A (zh) 用於測試封裝基板的方法和用於測試封裝基板的裝置
TW202407363A (zh) 封裝基板測試方法與封裝基板測試設備
TW202419883A (zh) 用於測試封裝基板的方法和用於測試封裝基板的裝置
TW202409581A (zh) 封裝基板測試方法與封裝基板測試設備
WO2024008309A1 (en) Method for testing a packaging substrate, and apparatus for testing a packaging substrate
JP2003331772A (ja) 電子線装置及びデバイス製造方法
TW202407364A (zh) 用於測試基板的電連結的方法與設備
TW202409582A (zh) 用於識別基板的缺陷電連接之方法與設備