TW202341454A - 光檢測裝置及電子機器 - Google Patents

光檢測裝置及電子機器 Download PDF

Info

Publication number
TW202341454A
TW202341454A TW111141947A TW111141947A TW202341454A TW 202341454 A TW202341454 A TW 202341454A TW 111141947 A TW111141947 A TW 111141947A TW 111141947 A TW111141947 A TW 111141947A TW 202341454 A TW202341454 A TW 202341454A
Authority
TW
Taiwan
Prior art keywords
region
semiconductor layer
photoelectric conversion
conductor
mentioned
Prior art date
Application number
TW111141947A
Other languages
English (en)
Inventor
森川隆史
永田健悟
伊藤智美
正垣敦
山下和芳
松山将太
大長央
米田和弘
松尾純一
中本悠太
福永寛
伊東恭佑
大竹悠介
若野壽史
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW202341454A publication Critical patent/TW202341454A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本技術之目的在於提供一種可謀求高畫質化之技術。 本技術之光檢測裝置具備：半導體層，其具有於厚度方向上互相位於相反側之第1面及第2面；複數個光電轉換區域，其等介隔於上述半導體層之厚度方向延伸之分離區域，彼此相鄰設置於上述半導體層；電晶體，其按照上述每個光電轉換區域設置於上述半導體層之上述第1面側；及透明電極，其設置於上述半導體層之上述第2面側，且被施加電位。且，上述分離區域包含於上述半導體層之厚度方向延伸之導體，上述導體於上述半導體層之上述第2面側與上述透明電極電性連接。

Description

光檢測裝置及電子機器
本技術(本揭示之技術)係關於一種光檢測裝置及電子機器，尤其係關於一種具有由嵌入型分離區域區劃之光電轉換部之光檢測裝置、及有效適用於具備其之電子機器之技術者。
固體攝像裝置或測距裝置等光檢測裝置具備設置於半導體層，且由分離區域區劃之複數個光電轉換區域。專利文獻1中，揭示有嵌入型分離區域作為區劃光電轉換區域之分離區域，且該嵌入型分離區域於在半導體層之厚度方向延伸之掘入部內，嵌入有氧化矽膜作為嵌入材。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2011-222900號公報
[發明所欲解決之問題]
然而，於光電轉換區域由嵌入型分離區域區劃之光檢測裝置中，亦會產生寄生電容之電容耦合。由於有該寄生電容之電容耦合成為招致畫質劣化之原因之情形，故基於可靠性之觀點，有改良之餘地。
本技術之目的在於提供一種可謀求高畫質化之技術。 [解決問題之技術手段]
(1)本技術之一態樣之光檢測裝置具備： 半導體層，其具有於厚度方向上互相位於相反側之第1面及第2面；複數個光電轉換區域，其等介隔於上述半導體層之厚度方向延伸之分離區域，彼此相鄰設置於上述半導體層； 電晶體，其按照上述每個光電轉換區域設置於上述半導體層之上述第1面側；及透明電極，其設置於上述半導體層之上述第2面側，且被施加電位。 且，上述分離區域包含於上述半導體層之厚度方向延伸之導體， 上述導體於上述半導體層之上述第2面側與上述透明電極電性連接。
(2)本技術之其他態樣之光檢測裝置具備： 半導體層，其具有於厚度方向上互相位於相反側之第1面及第2面；複數個光電轉換區域，其等介隔於上述半導體層之厚度方向延伸之分離區域，彼此相鄰設置於上述半導體層；及 電晶體，其按照上述每個光電轉換部設置於上述半導體層之上述第1面側。 且，上述分離區域包含於上述半導體層之厚度方向延伸，且為電性懸浮狀態的浮動導體。
(3)本技術之其他態樣之光檢測裝置具備： 半導體層，其具有於厚度方向上互相位於相反側之第1面及第2面；及複數個光電轉換區域，其等介隔於上述半導體層之厚度方向延伸之分離區域，彼此相鄰設置於上述半導體層。 且，上述複數個光電轉換區域之各個光電轉換區域具備：光電轉換部，其設置於上述半導體層； 井區域，其於俯視時與上述光電轉換部重疊設置於上述半導體層之第1面側；及 電晶體，其設置於上述井區域。 且，上述分離區域包含於上述半導體層之厚度方向延伸之導體， 介隔上述分離區域彼此相鄰之上述光電轉換區域之各個上述井區域經由上述分離區域之上述導體電性連接。
(4)本技術之其他態樣之光檢測裝置具備： 半導體層，其具有於厚度方向上互相位於相反側之第1面及第2面；及像素陣列部，其二維平面狀配置有複數個像素，該等像素於上述半導體層具有由於上述半導體層之厚度方向延伸之分離區域區劃之光電轉換區域。 且，上述光電轉換區域具備： 光電轉換部，其設置於上述半導體層；及 電晶體，其設置於上述半導體層之上述第1面側。 且，上述分離區域包含： 於上述半導體層之厚度方向延伸之導體， 上述導體於上述像素陣列部周圍與被施加電位之配線電性連接。
(5)本技術之其他態樣之光檢測裝置具備： 半導體層，其具有於厚度方向上互相位於相反側之第1面及第2面；分離區域，其設置於上述半導體層； 第1及第2電晶體，其等之各個主電極區域介隔上述分離區域，彼此相鄰設置於上述半導體層之上述第1面側； 絕緣層，其覆蓋上述第1及第2電晶體設置於上述半導體層之上述第1面側； 第1及第2接觸電極，其等設置於上述絕緣層，且分別與上述第1及第2電晶體之各個上述主電極區域單獨電性連接；及 障壁導體，其設置於上述第1接觸電極與上述第2接觸電極之間。
(6)本技術之其他態樣之電子機器具備：上述光檢測裝置；及光學系統，其將來自被攝體之像光成像於上述光檢測裝置。
以下，參照圖式詳細說明本技術之實施形態。 以下之說明所參照之圖式之記載中，對同一或類似部分標註同一或類似符號。但，圖式為模式性者，應留意厚度與平面尺寸之關係、各層之厚度之比率等與實際不同。因此，具體之厚度或尺寸應參考以下之說明而判斷。
又，當然圖式彼此間亦包含彼此之尺寸關係或比例不同之部分。又，本說明書中記載之效果僅為例示，並非限定者，又，亦可有其他效果。
又，本說明書中之透明之定義表示相對於光檢測裝置接收之設想之波長域，其構件之透過率接近100%之狀態。例如，相對於設想之波長域，即使材料本身具有吸收性，但若為加工得極薄透過率接近100%之構件，則亦為透明。例如，用於近紅外區域之光檢測裝置之情形時，即使為可見域中吸收較大之構件，若於近紅外區域中透過率接近100%，則亦可謂透明。或者，即使具有些許吸收成分或反射成分，若對照光檢測裝置之感度規格，其影響在可容許範圍內，則亦視為透明。
又，以下之實施形態係例示用以將本技術之技術性思想具體化之裝置或方法者，並非將構成限定於下述者。即，本發明之技術性思想於申請專利範圍所記載之技術性範圍內，可施加各種變更。
又，以下說明中之上下等方向之定義僅為便於說明之定義，並非限定本技術之技術性思想者。例如，若將對象旋轉90°而觀察，則上下轉換成左右而讀，若旋轉180°而觀察，則上下反轉而讀，此為自不待言者。
又，以下之實施形態中，作為半導體之導電型，例示性說明第1導電型為p型，第2導電型為n型之情形，但亦可將導電型選擇為相反之關係，將第1導電型設為n型，將第2導電型設為p型。
又，以下之實施形態中，於空間內互相正交之三個方向上，將同一平面內且互相正交之第1方向及第2方向分別設為X方向、Y方向，將與第1方向及第2方向各者正交之第3方向設為Z方向。且，以下之實施形態中，將後述之半導體層20之厚度方向設為Z方向進行說明。
[第1實施形態] 該第1實施形態中，針對將本技術適用於作為光檢測裝置之背面照射型CMOS(Complementary Metal Oxide Semiconductor：互補金屬氧化物半導體)影像感測器即固體攝像裝置之一例進行說明。
≪固體攝像裝置之整體構成≫ 首先，針對固體攝像裝置1A之整體構成進行說明。 如圖1所示，本技術之第1實施形態之固體攝像裝置1A以俯視時之二維平面形狀為方形狀之半導體晶片2為主體而構成。即，固體攝像裝置1A搭載於半導體晶片2，可將半導體晶片2視為固體攝像裝置1A。該固體攝像裝置1A(201)如圖53所示，經由光學透鏡202提取來自被攝體之像光(入射光206)，將成像於攝像面上之入射光206之光量以像素單位轉換為電性信號，作為像素信號輸出。
如圖1所示，搭載有固體攝像裝置1A之半導體晶片2於包含互相正交之X方向及Y方向之二維平面中，具備：方形狀之像素陣列部2A，其設置於中央部；及周邊部2B，其以包圍像素陣列部2A之方式設置於該像素陣列部2A之外側。
像素陣列部2A例如為接收由圖53所示之光學透鏡(光學系統)202聚光之光之受光面。且，於像素陣列部2A，於包含X方向及Y方向之二維平面中，矩陣狀配置有複數個像素3。換言之，像素3於二維平面內，重複配置於互相正交之X方向及Y方向之各個方向。
如圖1所示，於周邊部2B配置有複數個接合墊14。複數個接合墊14各者例如沿半導體晶片2之二維平面中之4條邊之各個邊排列。複數個接合墊14各自為將半導體晶片2與外部裝置電性連接時所使用之輸入輸出端子。
＜邏輯電路＞ 半導體晶片2具備圖2所示之邏輯電路13。邏輯電路13如圖2所示，包含垂直驅動電路4、行信號處理電路5、水平驅動電路6、輸出電路7及控制電路8等。邏輯電路13作為場效電晶體，例如以具有n通道導電型MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金屬氧化物半導體場效電晶體)及p通道導電型MOSFET之CMOS(Complementary MOS：互補金屬氧化物半導體)電路構成。
垂直驅動電路4例如由移位暫存器構成。垂直驅動電路4依序選擇期望之像素驅動線10，對選擇之像素驅動線10供給用以驅動像素3之脈衝，以列單位驅動各像素3。即，垂直驅動電路4以列單位依序於垂直方向選擇掃描像素陣列部2A之各像素3，將基於各像素3之光電轉換元件根據受光量產生之信號電荷之來自像素3之像素信號通過垂直信號線11供給至行信號處理電路5。
行信號處理電路5例如配置於像素3之每行，對自1列量之像素3輸出之信號依每一像素行進行雜訊去除等信號處理。例如，行信號處理電路5進行用以去除像素固有之固定圖案雜訊之CDS(Correlated Double Sampling：相關雙重取樣)及AD(Analog Digital ：類比-數位)轉換等信號處理。
水平驅動電路6例如由移位暫存器構成。水平驅動電路6藉由將水平掃描脈衝依序輸出至行信號處理電路5，而依序選擇行信號處理電路5各者，將進行信號處理後之像素信號自行信號處理電路5各者輸出至水平信號線12。
輸出電路7對自行信號處理電路5各者通過水平信號線12依序供給之像素信號進行信號處理並輸出。作為信號處理，可使用例如緩衝、黑位準調整、行偏差修正、各種數位信號處理等。
控制電路8基於垂直同步信號、水平同步信號及主時脈信號，產生成為垂直驅動電路4、行信號處理電路5、及水平驅動電路6等之動作基準之時脈信號或控制信號。且，控制電路8將產生之時脈信號或控制信號輸出至垂直驅動電路4、行信號處理電路5及水平驅動電路6等。
＜像素之電路構成＞ 如圖3所示，複數個像素3之各個像素3具備光電轉換部24、作為像素電晶體之傳輸電晶體TRL、電荷保持區域(浮動擴散區：Floating Diffusion)FD，進而具備與電荷保持區域FD電性連接之讀出電路15。該第1實施形態中，作為一例，設為對一個像素3分配1個讀出電路15之電路構成，但並非限定於此，亦可設為複數個像素3共用1個讀出電路15之電路構成。
圖3所示之光電轉換部24例如以pn接合型光電二極體(PD)構成，產生對應於受光量之信號電荷。光電轉換部24之陰極側與傳輸電晶體TRL之源極區域電性連接，陽極側與基準電位線(例如地面)電性連接。
圖3所示之傳輸電晶體TRL將由光電轉換部24光電轉換後之信號電荷傳輸至電荷保持區域FD。傳輸電晶體RTL之源極區域與光電轉換部24之陰極側電性連接，傳輸電晶體TRL之汲極區域與電荷保持區域FD電性連接。且，傳輸電晶體TRL之閘極電極與像素驅動線10(參照圖2)中之傳輸電晶體驅動線電性連接。
圖3所示之電荷保持區域FD暫時保持(累積)自光電轉換部24經由傳輸電晶體TRL傳輸之信號電荷。 光電轉換部24、傳輸電晶體TRL及電荷保持區域FD搭載於後述之半導體層20之光電轉換區域21(參照圖6)。
圖3所示之讀出電路15讀出保持於電荷保持區域FD之信號電荷，輸出基於該信號電荷之像素信號。讀出電路15不限定於此，作為像素電晶體，例如具備放大電晶體AMP、選擇電晶體SEL、重設電晶體RST及切換電晶體FDG。該等電晶體(AMP、SEL、RST、FDG)及上述傳輸電晶體TRL各自作為場效電晶體，例如以MOSFET構成，該MOSFET具有包含氧化矽(SiO 2)膜之閘極絕緣膜、閘極電極、作為源極區域及汲極區域發揮功能之一對主電極區域。又，作為該等電晶體，亦可為閘極絕緣膜為氮化矽(Si 3N 4)膜，或包含氮化矽膜及氧化矽膜等積層膜之MISFET(Metal Insulator Semiconductor FET：金屬絕緣體半導體場效電晶體)。
如圖3所示，放大電晶體AMP之源極區域與選擇電晶體SEL之汲極區域電性連接，汲極區域與電源線Vdd及重設電晶體RST之汲極區域電性連接。且，放大電晶體AMP之閘極電極與電荷保持區域FD及切換電晶體RST之源極區域電性連接。
選擇電晶體SEL之源極與垂直信號線11(VSL)電性連接，汲極區域與放大電晶體AMP之源極區域電性連接。且，選擇電晶體SEL之閘極電極與像素驅動線10(參照圖2)中之選擇電晶體驅動線電性連接。
重設電晶體RST之源極區域與切換電晶體FDG之汲極區域電性連接，汲極區域與電源線Vdd及放大電晶體AMP之汲極區域電性連接。且，重設電晶體RST之閘極電極與像素驅動線10(參照圖2)中之切換電晶體驅動線電性連接。
切換電晶體FDG之汲極區域與重設電晶體RST之源極區域電性連接，源極區域與電荷保持區域FD及放大電晶體AMP之閘極電極電性連接。且，切換電晶體FDG之閘極電極與像素驅動線10(參照圖2)中之切換電晶體驅動線電性連接。
若傳輸電晶體TRL變為接通狀態，則傳輸電晶體TRL將由光電轉換部24產生之信號電荷傳輸至電荷保持區域FD。
若重設電晶體RST變為接通狀態，則重設電晶體RST將電荷保持區域FD之電位(信號電荷)重設為電源線Vdd之電位。選擇電晶體SEL控制來自讀出電路15之像素信號之輸出時序。
切換電晶體FDG控制電荷保持區域FD之電荷保持，且調整與由放大電晶體AMP放大後之電位對應之電壓之放大倍數。
放大電晶體AMP產生與保持於電荷保持區域FD之信號電荷之位準對應之電壓之信號，作為像素信號。放大電晶體AMP構成源極隨耦型放大器，輸出與由光電轉換部24產生之信號電荷之位準對應之電壓之像素信號者。若選擇電晶體SEL變為接通狀態，則放大電晶體AMP將電荷保持區域FD之電位放大，將對應於其電位之電壓經由垂直信號線11(VSL)輸出至行信號處理電路5。
該第1實施形態之固體攝像裝置1A動作時，由像素3之光電轉換部24產生之信號電荷經由像素3之傳輸電晶體TRL，保持(累積)於電荷保持區域FD。且，保持於電荷保持區域FD之信號電荷由讀出電路15讀出，施加於讀出電路15之放大電晶體AMP之閘極電極。自垂直移位暫存器對讀出電路15之選擇電晶體SEL之閘極電極賦予水平線之選擇用控制信號。且，藉由將選擇用控制信號設為高(H)位準，選擇電晶體SEL導通，由放大電晶體AMP放大之對應於電荷保持區域FD之電位之電流流過垂直信號線11。又，藉由將施加於讀出電路15之重設電晶體RST之閘極電極之重設用控制信號設為高(H)位準，重設電晶體RST導通，重設累積於電荷保持區域FD之信號電荷。
另，選擇電晶體SEL及切換電晶體FDG亦可視需要予以省略。省略選擇電晶體SEL之情形時，放大電晶體AMP之源極區域與垂直信號線11(VSL)電性連接。又，省略切換電晶體FDG之情形時，重設電晶體RST之源極區域與放大電晶體AMP之閘極電極及電荷保持區域FD電性連接。
《固體攝像裝置之具體構成》 接著，使用圖4至圖7，針對半導體晶片2(固體攝像裝置1A)之具體構成進行說明。另，圖4及圖5係自圖6所示之半導體層20之第1面S1側觀察之俯視圖。又，圖6及圖7為了容易觀察圖式，相對於圖1上下反轉。又，圖7省略較多層配線層40之第1層配線層43上層之圖示。
＜半導體晶片＞ 如圖6所示，半導體晶片2具備：半導體層20，其具有厚度方向(Z方向)上互相位於相反側之第1面S1及第2面S2；多層配線層40，其設置於該半導體層20之第1面S1側；及支持基板50，其設置於該多層配線層40之半導體層20側之相反側。
又，半導體晶片2於半導體層20之第2面S2側，具備自該第2面S2側依序設置之絕緣膜51、透明電極52、遮光膜54、絕緣膜51b、彩色濾光片55及微透鏡(晶載透鏡)56。
＜半導體層＞ 如圖4至圖7所示，於半導體層20，設有於半導體層20之厚度方向延伸之分離區域25、及以該分離區域25區劃之複數個光電轉換區域21。複數個光電轉換區域21之各個光電轉換區域21設置於每個像素3，於俯視時介隔分離區域25彼此相鄰。即，該第1實施形態之固體攝像裝置1A於半導體層20，具有介隔於半導體層20之厚度方向(Z方向)延伸之分離區域25彼此相鄰設置之複數個光電轉換區域21。
又，於半導體層20之第1面S1側，設有元件分離區域(場分離區域)31、以該元件分離區域31區劃之島狀之第1元件形成區域(活性區域)32a及第2元件形成區域32b。又，於半導體層20之第1面S1側，設有以元件分離區域31區劃之供電區域32z。第1元件形成區域32a及第2元件形成區域32b以及供電區域32z設置於每個像素3。即，配置於像素陣列部2A之複數個像素3之各個像素3具備光電轉換區域21、第1元件形成區域32a及第2元件形成區域32b、以及供電區域32z。
作為半導體層20，可使用Si基板、SiGe基板、InGaAs基板等。該第1實施形態中，作為半導體層20，使用例如包含單晶矽之p型半導體基板。
此處，亦有將半導體層20之第1面S1稱為元件形成面或主面，將第2面S2側稱為光入射面或背面之情形。該第1實施形態之固體攝像裝置1A將自半導體層20之第2面(光入射面、背面)S2側入射之光以設置於半導體層20之光電轉換區域21進行光電轉換。 又，俯視是指自沿半導體層20之厚度方向(Z方向)之方向觀察之情形。又，剖視是指自與半導體層20之厚度方向(Z方向)正交之方向(X方向或Y方向)觀察沿半導體層20之厚度方向(Z方向)之剖面之情形。又，光電轉換區域21亦可稱為光電轉換胞。 又，亦可將分離區域25稱為第1分離區域，將元件分離區域31稱為第2分離區域。
＜光電轉換區域＞ 如圖6及圖7所示，於複數個光電轉換區域(光電轉換胞)21之各個光電轉換區域21，例如設有包含p型半導體區域之p型井區域22與n型半導體區域23。p型井區域22跨及半導體層20之第1面S1及第2面S2設置。
n型半導體區域23於p型井區域22中，以與半導體層20之第1面S1及第2面S2、以及分離區域25各者分開之狀態，跨及半導體層20之第1面S1側及第2面S2側設置。即，n型半導體區域23之半導體層20之第1面S1側之上表面部、半導體層20之第2面S2側之下表面部及分離區域25側之側面部分別由p型井區域22包圍。換言之，於半導體層20之第1面S1與n型半導體區域23之上表面部及下表面部間，分別與n型半導體區域23重疊設有p型井區域22。又，於分離區域25與n型半導體區域23間，沿半導體層20之厚度方向(Z方向)設有p型井區域22。
此處，上述光電轉換部24主要以n型半導體區域23構成，作為p型井區域22與n型半導體區域23之pn接合型光電二極體(PD)構成。
＜元件分離區域＞ 如圖6及圖7所示，元件分離區域31雖不限定於此，但以STI(Shallow Trench Isolation：淺溝槽隔離)構造構成，該STI於自半導體層20之第1面S1側朝第2面S2側凹陷之溝槽部33內，選擇性嵌入有絕緣膜(場絕緣膜)34。作為絕緣膜33，可使用例如氧化矽膜。
＜元件形成區域＞ 如圖6及圖7所示，於以元件分離區域31區劃之第1及第2元件形成區域32a、32b各者，設有p型井區域22。 如圖5所示，第1元件形成區域32a及第2元件形成區域32b於1個光電轉換區域21中，於Y方向彼此相鄰配置。第1元件形成區域32a俯視時之平面圖案以於X方向延伸之條紋狀之平面圖案構成。第2元件形成區域32b以C字形狀之平面圖案構成，該C字形狀具有：第1部分32b 1及第2部分32b 2，其等各自於Y方向延伸，且各自於X方向互相分開；及第3部分32c 3，其於X方向延伸，且連結於第1部分32b 1及第2部分32b 2各自之一端側。且，第2元件形成區域32b以第1部分32b 1及第2部分32b 2各自之另一端側位於第1元件形成區域32a側之朝向配置。
如圖5所示，於第1元件形成區域32a，串聯連接設有上述放大電晶體AMP及選擇電晶體SEL。於第2元件形成區域32b，串聯連接設有上述傳輸電晶體TRL、切換電晶體FDG及重設電晶體RST。即，於複數個光電轉換區域21之各個光電轉換區域21，設有例如上述放大電晶體AMP、選擇電晶體SEL、重設電晶體RST、切換電晶體FDG及傳輸電晶體TSL，作為像素電晶體。且，該等像素電晶體(AMP、SEL、RST、FDG、TSL)設置於俯視時與光電轉換部24重疊設置於半導體層20之第1面S1側之p型井區域22。又，於像素陣列部2A，矩陣狀(二維矩陣狀)配置有複數個包含光電轉換區域21、光電轉換部24、像素電晶體之像素3。光電轉換區域21中，產生對應於入射光之光量之信號電荷，累積產生之信號電荷。
＜放大電晶體及選擇電晶體＞ 如圖6所示，放大電晶體AMP包含：閘極絕緣膜35，其設置於半導體層20之第1面S1側之第1元件形成區域32a上；閘極電極36a，其介隔閘極絕緣膜35設置於第1元件形成區域32a上；及側壁間隔件，其以包圍閘極電極36a之方式設置於閘極電極36a之側壁。又，放大電晶體AMP進而包含：通道形成區域，其於閘極電極36a之正下之p型井區域22形成通道(導通路)；一對主電極區域37b及37c，其等隔著該通道形成區域於通道長度方向(閘極長度方向)互相分開設置於p型井區域22內，且作為源極區域及汲極區域發揮功能。放大電晶體AMP藉由施加於閘極電極36a之閘極電壓控制形成於通道形成區域之通道。
如圖6所示，選擇電晶體SEL包含：閘極絕緣膜35，其設置於半導體層20之第1面S1側之第1元件形成區域32a上；閘極電極36s，其介隔閘極絕緣膜35設置於第1元件形成區域32a上；及側壁間隔件，其以包圍閘極電極36s之方式設置於閘極電極36s之側壁。又，選擇電晶體SEL進而包含：通道形成區域，其於閘極電極36s之正下之p型井區域22形成通道(導通路)；一對主電極區域37d及37b，其等隔著該通道形成區域於通道長度方向(閘極長度方向)互相分開設置於p型井區域22內，且作為源極區域及汲極區域發揮功能。選擇電晶體SEL藉由施加於閘極電極36s之閘極電壓控制形成於通道形成區域之通道。即，選擇電晶體SEL及放大電晶體AMP以橫向型(橫型)構成。
如圖6所示，放大電晶體AMP及選擇電晶體SEL共用放大電晶體AMP之一主電極區域(源極區域)37b、及選擇電晶體SEL之另一主電極區域(汲極區域)37b。
主電極區域37b雖不限定於此，但包含：延伸區域，其包含n型半導體區域，且相對於閘極電極36a自動對準而形成；延伸區域，其包含n型半導體區域，且相對於閘極電極36s自動對準而形成；及接觸區域，其包含雜質濃度高於該等延伸區域之n型半導體區域，且相對於閘極電極36a及36s各者之側壁之側壁間隔件自動對準而形成。
主電極區域37c雖不限定於此，但包含：延伸區域，其包含n型半導體區域，且相對於閘極電極36a自動對準而形成；及接觸區域，其包含雜質濃度高於該延伸區域之n型半導體區域，且相對於閘極電極36a之側壁之側壁間隔件自動對準而形成。
主電極區域37d雖不限定於此，但包含：延伸區域，其包含n型半導體區域，且相對於閘極電極36s自動對準而形成；及接觸區域，其包含雜質濃度高於該延伸區域之n型半導體區域，且相對於閘極電極36s之側壁之側壁間隔件自動對準而形成。
閘極絕緣層35及側壁間隔件各自例如以氧化矽(SiO 2)膜構成。閘極電極36a及36s各自例如以導入有降低電阻值之雜質之矽膜(摻雜多晶矽膜)構成。
＜重設電晶體及切換電晶體＞ 如圖5所示，重設電晶體RST設置於第2元件形成區域32b之第1部分32b 1。切換電晶體FDG設置於第2元件形成區域32b之第3部分32b 3。
重設電晶體RST及切換電晶體FDG各者雖未詳細圖示，但為與上述放大電晶體AMP及選擇電晶體SEL大致相同之構成。且，重設電晶體RST及切換電晶體FDG共用重設電晶體RST之一主電極區域(源極區域)、及切換電晶體FDG之另一主電極區域(汲極區域)。
＜傳輸電晶體＞ 如圖5所示，傳輸電晶體TRL設置於第2元件形成區域32b之第2部分32b 2。傳輸電晶體TRL雖未詳細圖示，但為與上述放大電晶體AMP及選擇電晶體SEL大致相同之構成。且，傳輸電晶體TRL之一主電極區域(源極區域)與圖6所示之光電轉換部24之n型半導體區域23電性連接，另一主電極區域(汲極區域)與切換電晶體FDG之一主電極區域(源極區域)共用。且，該傳輸電晶體TRL之另一主電極區域(汲極區域)作為圖2所示之電荷保持區域FD發揮功能。
傳輸電晶體TRL與另一像素電晶體(AMP、SEL、RST、FDG)同樣，以一對主電極區域(源極區域及汲極區域)互相分開配置於與半導體層20之厚度方向(Z方向)正交之方向(X方向或Y方向)之橫向型(橫型)構成。該傳輸電晶體TRL中，亦可以閘極電極之一部分或整體介隔閘極絕緣膜嵌入至半導體層20之溝槽部內之縱向型(縱型)構成。
另，圖5中，分別圖示重設電晶體RST之閘極電極36r、切換電晶體FDG之閘極電極36f、及傳輸電晶體TRL之閘極電極36t。
＜供電區域＞ 於圖5所示之供電區域32z，雖未詳細圖示，但設有p型供電用接觸區域37z。該p型供電用接觸區域37z雖於後述之第4實施形態中詳細說明，但若參照圖22說明，則與該p型井區域22相接設置於光電轉換區域21D(21)之p型井區域22，與p型井區域22電性連接。又，p型供電用接觸區域37z經由嵌入至層間絕緣膜41之供電用接觸電極42z，與形成於第1層配線層43之供電用配線43z電性連接。該p型供電用接觸區域37z以雜質濃度高於p型井區域22之p型半導體區域構成，降低與供電用接觸電極42z之歐姆接觸電阻。
＜多層配線層＞ 如圖6所示，多層配線層40配置於與半導體層20之光入射面(第2面S2)側為相反側之第1面S1側。且，多層配線層40不限定於此，例如成為包含層間絕緣膜41、44、46、配線層43、45、47及保護膜48之3層配線構造。
層間絕緣膜41以覆蓋像素電晶體(AMP、SEL、RST、FDG、STL)之閘極電極之方式，設置於半導體層20之第1面S1側。圖6中，作為像素電晶體，圖示放大電晶體AMP及選擇電晶體SEL各者之閘極電極36a、36s由層間絕緣膜41覆蓋之狀態。
於層間絕緣膜41上設置第1層配線層43，該第1層配線層43由上層之層間絕緣膜44覆蓋。又，於層間絕緣膜44上設置第2層配線層45，該第2層配線層45由上層之層間絕緣膜46覆蓋。又，於層間絕緣膜46上設置第3層配線層47，該第3層配線層47由上層之層間絕緣膜48覆蓋。
於第1～第3層配線層43、45、47各者，形成有各種配線。圖6中，分別圖示形成於第1層配線43之配線43a、43s、43c、43d、形成於第2層配線層45之配線45a、及形成於第3層配線層47之配線47a。
配線43a經由嵌入至層間絕緣膜41之接觸電極(導電插塞)42a，與放大電晶體AMP之閘極電極36a電性連接。配線43c經由嵌入至層間絕緣膜41之接觸電極42c，與放大電晶體AMP之另一主電極區域(汲極區域)37c電性連接。配線43s經由嵌入至層間絕緣膜41之接觸電極(導電插塞)42s，與選擇電晶體SEL之閘極電極36s電性連接。配線43d經由嵌入至層間絕緣膜41之接觸電極(導電插塞)42d，與選擇電晶體SEL之一主電極區域37d電性連接。
第1～第3層之各配線層43、45、47各者例如以銅(Cu)或將Cu作為主體之合金等之金屬膜構成。層間絕緣膜41、44、46及保護膜48例如以積層膜構成，該積層膜積層有氧化矽膜、氮化矽(Si 3N 4)膜或碳化矽(SiCN)膜中之1個單層膜、或該等中之2者以上。接觸電極42a、42c、42d及42s各者例如以鎢(W)膜或鈦(Ti)膜等高熔點金屬膜構成。
讀出電路15所含之像素電晶體經由各配線層43、45、47之配線受驅動。且，由於多層配線層40配置於半導體層20之光入射面側(第2面S2側)之相反側，故可自由設定配線之佈局。
＜支持基板＞ 支持基板50設置於多層配線層40之半導體層20側之相反側。支持基板50為固體攝像裝置1A之製造中，用以確保半導體層20之強度之基板。作為支持基板50之材料，可使用例如矽(Si)。
＜電晶體之平面配置圖案＞ 如圖4所示，俯視時介隔分離區域25於X方向彼此相鄰之2個光電轉換區域21(像素3)之一光電轉換區域21所含之像素電晶體(AMP、SEL、RST、FDG、TRL)之配置圖案、與另一光電轉換區域21所含之像素電晶體(AMP、SEL、RST、FDG、TRL)之配置圖案由以各者間之分離區域25為反轉軸之反轉圖案構成。又，俯視時介隔分離區域25於Y方向彼此相鄰之2個光電轉換區域21(像素3)中，一光電轉換區域21所含之像素電晶體(AMP、SEL、RST、FDG、TRL)之配置圖案、與另一光電轉換區域21所含之像素電晶體(AMP、SEL、RST、FDG、TRL)之配置圖案亦由以各者間之分離區域25為反轉軸之反轉圖案構成。即，該第1實施形態之像素陣列部2A如圖4及圖5所示，包含俯視時同一功能之像素電晶體介隔分離區域25彼此相鄰之光電轉換區域21。圖7中，作為一例，圖示各個放大電晶體AMP彼此相鄰之光電轉換區域21。
＜分離區域＞ 如圖4及圖5所示，分離區域25包含俯視時於X方向延伸之第1部分25x、及於Y方向延伸之第2部分25y。且，第1部分25x與第2部分25y互相正交。
第1部分25x空出特定之間隔於Y方向重複配置。又，第2部分25y空出特定之間隔於X方向重複配置。即，分離區域25之俯視時之平面圖案成為格柵狀之平面圖案。且，複數個光電轉換區域21之各個光電轉換區域21之X方向之兩端側由分離區域25之彼此相鄰之2個第2部分25y區劃，Y方向之兩端側由分離區域25之彼此相鄰之2個第1部分25x區劃。
如圖6及圖7所示，分離區域25之第1部分25x及第2部分25y各自於半導體層20之厚度方向延伸，將俯視時彼此相鄰之光電轉換區域21之間電性及光學性分離。第1部分25x及第2部分25y各者於半導體層20之厚度方向上，一端側與元件分離區域31連結，另一端側到達半導體層20之第2面S2。
分離區域25之第1部分25x及第2部分25y各自包含：分離絕緣膜27，其沿於半導體層20之厚度方向(Z方向)延伸之掘入部26之內壁設置；及導體28，其介隔分離絕緣膜27設置於半導體層20之掘入部26。導體28藉由分離絕緣膜27與半導體層20絕緣分離。即，分離區域25包含導體28，該導體28介隔分離絕緣膜27嵌入至半導體層20，且與半導體層20絕緣分離。分離絕緣膜27及導體28於半導體層20之厚度方向延伸，各者之一端側與元件分離區域31連結，各者之另一端到達半導體層20之第2面S2。
作為分離絕緣膜27，可使用例如氧化矽膜。作為導體28，可使用例如導入有降低電阻值之雜質之半導體膜。該第1實施形態之導體28雖不限定於此，但例如以導入有硼(B)作為雜質之p型之摻雜多晶矽膜構成。
此處，掘入部26包含選擇性去除半導體層20之一部分而形成之溝槽部及貫通孔。
＜絕緣膜及遮光膜＞ 如圖6及圖7所示，絕緣膜51設置於半導體層20之第2面S2側。且，絕緣膜51以半導體層20之第2面S2(光入射面)側成為無凹凸之平坦面之方式，於像素陣列部2A中，覆蓋半導體層20之第2面S2側之整體。作為絕緣膜51，使用例如具有透光性之氧化矽膜。
遮光膜54設置於透明電極52之半導體層20側之相反側。遮光膜54俯視時之平面圖案成為將複數個光電轉換區域21各者之受光面側開口之格柵狀平面圖案，以使入射至特定之光電轉換區域21之光不向旁邊之光電轉換區域21漏入。遮光膜54以與分離區域25之格柵狀平面圖案相同之格柵狀平面圖案構成，配置於俯視時與分離區域25重疊之位置。作為該遮光膜54，使用例如具有遮光性之鎢(W)膜。 絕緣膜51b以覆蓋遮光膜54之方式設置於透明電極52之半導體層20側之相反側。且，絕緣膜51b以半導體層20之第2面S2(光入射面)側成為無凹凸之平坦面之方式，於像素陣列部2A中，覆蓋半導體層20之第2面S2側之整體。作為絕緣膜51b，例如與絕緣膜51同樣，使用具有遮光性之氧化矽膜。
＜彩色濾光片及微透鏡＞ 如圖6及圖7所示，彩色濾光片55於透明電極52之半導體層20側之相反側(光入射面側)，設置於每個光電轉換區域21(像素3)。彩色濾光片55將自半導體晶片2之光入射面側入射之入射光進行色分離。作為彩色濾光片55，有紅色(R)之第1彩色濾光片、綠色(G)之第2彩色濾光片、藍色(B)之第3彩色濾光片。該第1實施形態中，具備R、G、B之三色之彩色濾光片55。
微透鏡56於彩色濾光片55之透明電極52側之相反側(光入射面側)，設置於每個光電轉換區域21(像素3)。微透鏡56將照射光聚光，使聚集之光效率良好地入射至光電轉換區域21。
＜透明電極＞ 如圖6及圖7所示，透明電極52介隔絕緣膜51設置於半導體層20之第2面S2側，與半導體層20絕緣分離。透明電極52於俯視時與分離區域25重疊。且，透明電極52於半導體層20之第2面S2側，與分離區域25之導體28電性連接。
該第1實施形態之透明電極52與分離區域25之導體28直接連接，但並非限定於此。例如，透明電極52亦可經由其他導電膜與分離區域25之導體28間接連接。又，該第1實施形態之透明電極52不限定於此，如圖6及圖7所示，以俯視時遍及複數個光電轉換區域21擴展之整面狀平面圖案52a構成，如圖1所示，跨及像素陣列部2A之整體設置。作為透明電極52，可使用例如氧化銦錫(ITO：Indium Tin Oxide)膜、氧化錫(SnO 2)膜、氧化鋅(ZnO)等透明性導電膜。
對透明電極52施加第1基準電位作為電源電位(電源電壓)。且，分離區域25之導體28電位固定為施加於透明電極52之第1基準電位。透明電極52雖未圖示，但例如與供給恆定之電源電位之電源產生電路(驅動電路)電性連接，被施加自該電源產生電路供給之電源電位。該第1實施形態中，不限定於此，對透明電極52施加例如0 V作為第1基準電位。對透明電極52施加第1基準電位，及導體28之第1基準電位之電位固定係於光電轉換部24之光電轉換期間，或讀出電路15所含之像素電晶體(AMP、SEL、RST、FDG、TRL)之驅動期間保持。 另，透明電極52亦可構成為與圖1所示之複數個接合墊14中自外部施加電源電位之接合墊14電性連接。
《第1實施形態之主要效果》 接著，一面參照圖7及圖8，一面針對該第1實施形態之主要效果進行說明。圖8係模式性顯示比較例之分離區域之縱剖面構造之剖視圖。 如圖8所示，比較例之分離區域61成為嵌入型分離構造，該嵌入型分離構造介隔分離絕緣膜27，於半導體層20之掘入部26嵌入有例如包含未摻雜之矽膜之非導體61a。另一方面，固體攝像裝置之製作製程中，包含若干雜質離子注入步驟。例如，圖8所示之放大電晶體AMP之源極區域及汲極區域藉由雜質之離子注入而形成。
該雜質之離子注入步驟中，將雜質離子亦注入至分離區域61之非導體61a之上部，將非導體61a之上部導電化。且，藉由該非導體61a之上部之導電化，如圖8所示，有時於分離區域61之上部形成導電部61b。該導電部61b為電性浮動狀態(漂浮狀態)。
形成有此種導電部61b之情形時，如圖8所示，各個放大電晶體AMP(AMP1、AMP2)介隔分離區域25彼此相鄰之2個光電轉換區域21中，形成將配置於一光電轉換區域21之放大電晶體AMP1之閘極電極36a設為一電極，將分離區域61之導電部61b設為另一電極之第1寄生電容(第1電容性耦合)62a 1。又，形成將配置於另一光電轉換區域21之放大電晶體AMP2之閘極電極36a設為一電極，將分離區域61之導電部61b設為另一電極之第2寄生電容(第2電容性耦合)62a 2。且，該第1寄生電容62a 1與第2寄生電容62a 2經由分離區域61之導電部61b電容耦合(耦合性耦合)。且，一放大電晶體AMP1動作時之雜訊經由該電容耦合傳播至另一放大電晶體AMP2，又，相反地，另一放大電晶體AMP2動作時之雜訊傳播至一放大電晶體AMP1。該放大電晶體AMP(AMP1、AMP2)間之雜訊傳播成為招致畫質劣化之原因，可靠性降低。
具體而言，具有紅色(R)之彩色濾光片55之像素3(Gr像素3)、與具有藍色(B)之彩色濾光片55之像素3(Gb像素3)中，光電轉換部24經由導電路徑連接於不同之讀出電路15之放大電晶體AMP。因此，藉由經由第1寄生電容62a 1與第2寄生電容62a 2之電容耦合，於放大電晶體AMP(AMP1、AMP2)間傳播雜訊，而於Gr像素3與Gb像素3間產生輸出階差，於像素3間產生輸出偏差。該像素3間之輸出偏差成為招致畫質劣化之原因，可靠性降低。
相對於此，第1實施形態之分離區域25如圖7所示，成為介隔分離絕緣膜27於半導體層20之掘入部26嵌入有導體28之嵌入型分離構造。且，被施加電源電位之透明電極52於半導體層20之第2面S2側與分離區域25之導體28電性連接。其結果，與上述之比較例同樣，形成第1寄生電容62a 1及第2寄生電容62a 2，但可抑制放大電晶體AMP間之雜訊傳播。且，由於可抑制放大電晶體AMP(AMP1、AMP2)間之雜訊傳播，故可抑制因Gr像素3與Gb像素3間之輸出階差引起之像素3間之輸出偏差，抑制畫質劣化。換言之，可謀求高畫質化。因此，根據該第1實施形態之固體攝像裝置1A，可謀求高畫質化。又，根據該第1實施形態之固體攝像裝置1A，可抑制畫質劣化，謀求可靠性之進一步提高。
又，由於透明電極52配置於半導體層20之多層配線層40側(第1面S1側)之相反側之光入射面側(第2面S2側)，故即使伴隨像素3(光電轉換區域21)之細微化，多層配線層40之配線密度變高，亦可容易進行對導體28之電位固定(供電)。
又，由於透明電極52以整面狀之平面圖案構成，故可抑制分離區域25之導體28之電位因場所而不同之電位不均(不均一)。尤其，可抑制像素陣列部2A之中央區域與周邊區域之電位差。
另，該第1實施形態中，作為一例，已針對抑制彼此相鄰之2個光電轉換區域21各者之放大電晶體AMP間之雜訊傳播進行說明。然而，本技術並非限定於抑制該放大電晶體AMP間之雜訊傳播，當然於介隔分離區域25彼此相鄰之其他像素電晶體中，亦可抑制雜訊傳播。
《第1實施形態之變化例》 上述第1實施形態中，已針對俯視時遍及複數個光電轉換區域21(像素3)擴展之整面狀平面圖案52a作為透明電極52之平面圖案進行說明。然而，本技術並非限定於整面狀平面圖案52a作為透明電極52之平面圖案，亦可為其他平面圖案。
＜第1變化例＞ 例如如圖9所示，透明電極52亦可以與分離區域25相同之格柵狀平面圖案52b 1構成。較佳為該第1變化例之透明電極52配置於俯視時與分離區域25重疊之位置。且，該第1變化例之透明電極52與分離區域25之導體28連接之連接部亦可沿格柵狀之平面圖案52b 1連續或斷續進行。該第1實施形態之第1變化例中，亦可獲得與上述第1實施形態相同之效果。
＜第2變化例＞ 又，如圖10所示，透明電極52亦可以沿像素陣列部2A周圍之環狀之平面圖案52b 2構成。較佳為該第2變化例之透明電極52中，亦配置於俯視時與分離區域25重疊之位置。且，該第2變化例之透明電極52與分離區域25之導體28連接之連接部亦可沿環狀之平面圖案52b 2連續或斷續進行。該第1實施形態之第2變化例中，亦可獲得與上述第1實施形態相同之效果。
＜第3變化例＞ 又，如圖11所示，透明電極52亦可以於Y方向延伸之條紋狀之平面圖案52b 3構成。較佳為該第3變化例之透明電極52於X方向重複配置於俯視時與分離區域25重疊之位置。且，該第3變化例之透明電極52與分離區域25之導體28連接之連接部亦可沿條紋狀之平面圖案52b 3連續或斷續進行。該第1實施形態之第3變化例中，亦可獲得與上述第1實施形態相同之效果。
＜第4變化例＞ 又，如圖12所示，透明電極52亦可以於X方向延伸之條紋狀之平面圖案52b 4構成。較佳為該第4變化例之透明電極52於Y方向重複配置於俯視時與分離區域25重疊之位置。且，該第4變化例之透明電極52與分離區域25之導體28連接之連接部亦可沿條紋狀之平面圖案52b 4連續或斷續進行。該第1實施形態之第4變化例中，亦可獲得與上述第1實施形態相同之效果。
[第2實施形態] 本技術之第2實施形態之固體攝像裝置1B基本上為與上述第1實施形態之固體攝像裝置1A相同之構成，以下之構成不同。
即，上述第1實施形態中，如圖6及圖7所示，成為於分離區域25之導體28直接連接有透明電極52之構成。
相對於此，該第2實施形態中，如圖13所示，於分離區域25之導體28，介隔隧道絕緣膜51a連接有透明電極52。且，導體28藉由電容性耦合劑63供給施加於透明電極52之電源電位，且電位固定為該供給之電源電位。由於其他構成與上述第1實施形態大致相同，故省略該第2實施形態之說明。
該第2實施形態之固體攝像裝置1B中，亦可獲得與上述第1實施形態之固體攝像裝置1A相同之效果。
[第3實施形態] 該第3實施形態中，針對將分離區域之導體浮動化，抑制因電容耦合引起之畫質劣化之技術進行說明。 本技術之第3實施形態之固體攝像裝置1C基本上為與上述第1實施形態之固體攝像裝置1A相同之構成，以下之構成不同。 即，如圖14所示，該第3實施形態之固體攝像裝置1C係光電轉換區域21所含之第2元件形成區域32b之朝向不同。又，該第3實施形態之固體攝像裝置1C如圖15所示，具備分離區域25C，取代上述第1實施形態之圖6及圖7所示之分離區域25。且，上述第1實施形態中具備透明電極52，但該第3實施形態中不具備透明電極52。
＜第2元件分離區域＞ 如圖14所示，該第3實施形態之第2元件分離區域32b之第2部分32b 2位於較第1部分32b 1更靠第1元件形成區域32a側，且第1部分32b 1及第2部分32b 2各者以與第3部分32b 3排列於Y方向之朝向配置。
該第3實施形態之第2元件形成區域32b中，與上述第1實施形態不同，於第1部分32b 2設有重設電晶體RST，於第3部分32b 3設有切換電晶體FDG。且，於第1部分32b 1設有傳輸電晶體RTL。
＜傳輸電晶體＞ 如圖15所示，傳輸電晶體TRL與放大電晶體AMP或選擇電晶體SEL同樣，包含：閘極絕緣膜35，其設置於半導體層20之第1面S1側之第2元件形成區域32b上；閘極電極36t，其介隔閘極絕緣膜35設置於第2元件形成區域32a上；及側壁間隔件，其以包圍閘極電極36t之方式設置於閘極電極36t之側壁。又，傳輸電晶體TRL進而包含：通道形成區域，其於閘極電極36t之正下之p型井區域22形成通道(導通路)；一對主電極區域37e及37f，其等隔著該通道形成區域於通道長度方向(閘極長度方向)互相隔開設置於p型井區域22內，且作為源極區域及汲極區域發揮功能。且，傳輸電晶體TRL與上述之放大電晶體AMP或選擇電晶體SEL不同，進而包含n型中繼區域38，該中繼區域38設置於一主電極區域37e與n型半導體區域23間之p型井區域22，且與一主電極區域37e及n型半導體區域23各者電性連接。n型中繼區域38以n型半導體區域構成。
如圖15所示，一對主電極區域37e及37f各者包含：延伸區域，其包含n型半導體區域，且相對於閘極電極36t自我整合而形成；及接觸區域，其包含雜質濃度高於該延伸區域之n型半導體區域，且相對於閘極電極36t之側壁之側壁間隔件自動對準而形成，但不限定於此。
傳輸電晶體TRL之一主電極區域(源極區域)經由n型中繼區域38與光電轉換部24之n型半導體區域23電性連接，另一主電極區域(汲極區域)與切換電晶體FDG之一主電極區域(源極區域)共用。且，該傳輸電晶體TRL之另一主電極區域(汲極區域)37f作為圖2所示之電荷保持區域FD發揮功能。
如圖15所示，於第1層之配線層43，亦設有配線43f及配線43t。配線43t經由嵌入至層間絕緣膜41之接觸電極(導電插塞)42t，與傳輸電晶體TRL之閘極電極36t電性連接。配線43f經由嵌入至層間絕緣膜41之接觸電極(導電插塞)42f，與傳輸電晶體TRL之另一主電極區域37f(電荷保持區域FD)電性連接。該配線43f與上述讀出電路15之輸入側電性連接。
＜分離區域＞ 該第3實施形態之分離區域25C基本上為與第1實施形態之分離區域25相同之構成，沿半導體層20之厚度方向(Z方向)之縱剖面之構造不同。即，如圖15所示，該第3實施形態之分離區域25C包含：分離絕緣膜27，其沿於半導體層20之厚度方向(Z方向)延伸之掘入部26之內壁設置；及浮動導體64，其介隔分離絕緣膜27設置於半導體層20之掘入部26。換言之，分離區域25C包含浮動導體64，其介隔分離絕緣膜27嵌入至半導體層20，且與半導體層20絕緣分離。分離絕緣膜27及浮動導體64於半導體層20之厚度方向延伸，各者之一端側與元件分離區域31連結，各者之另一端側到達半導體層20之第2面S2。
浮動導體64由包含分離絕緣膜27之絕緣體包圍，與被施加電源電位之導體或半導體絕緣。且，浮動導體64雖具有導電性，但與第1實施形態之導體28不同，未電位固定為電源電位，於電性浮動之狀態(漂浮狀態)下使用。浮動導體64中，作為導電性半導體膜，例如由將作為降低電阻值之雜質之磷(P)導入至成膜中(堆積中)之n型矽膜64a構成。
另，分離區域25C與第1實施形態之分離區域25同樣，成為於X方向延伸之第1部分25x及於Y方向延伸之第2部分25y正交之格柵狀之平面圖案。且，分離區域25C之浮動導體64亦成為格柵狀之平面圖案。
《第3實施形態之主要效果》 接著，一面參照圖16及圖17，一面針對該第3實施形態之主要效果進行說明。圖16係顯示附加於第3實施形態之分離區域25C之寄生電容之圖。圖17係模式性顯示比較例之分離區域之縱剖面構造之剖視圖。圖18係顯示分離區域25C之深度之縱剖視圖。另，圖16至圖18中，省略圖15所示之彩色濾光片55、微透鏡56及支持基板50之圖示。
如圖17所示，比較例之分離區域61成為嵌入型分離構造，該嵌入型分離構造介隔分離絕緣膜27，於半導體層20之掘入部26嵌入有例如包含無摻雜之矽膜之非導體61a。另一方面，固體攝像裝置之製造製程中，包含若干雜質離子注入步驟。 該雜質離子注入步驟中，將雜質離子亦注入至分離區域61之非導體61a之上部，將非導體61a之上部導電化。且，藉由該非導體61a之上部之導電化，如圖17所示，有時於分離區域61之上部形成例如p型導電部61c。該導電部61c為電性浮動狀態(漂浮狀態)。
形成有此種導電部61c之情形時，如圖17所示，形成將多層配線層之配線45a設為一電極，將分離區域61之導電部61c設為另一電極之第1寄生電容(第1電容性耦合)62b 1。又，形成將半導體層20之p型井區域22設為一電極，將分離區域61之導電部61c設為另一電極之第2寄生電容(第2電容性耦合)62b 2。又，形成將電荷保持區域FD(傳輸電晶體TRL之另一主電極區域37f)設為一電極，將分離區域61之導電部61c設為另一電極之第3寄生電容(第3電容性耦合)62b 3。且，該等第1至第3寄生電容62b 1、62b 2、62b 3經由分離區域61之導電部61c電容耦合(耦合性耦合)。 且，對配線45a施加信號時，分離區域61之導電部62c之電位經由第1寄生電容62b 1而波動。此時，由於導電部61c之Z方向之深度較淺，第2寄生電容62b 2較小，故導電部61c之電位之波動變大。且，藉由導電部61c之電位大幅波動，電荷保持區域FD之電位經由第3寄生電容62b 3大幅波動。 即，經由第1至第3寄生電容62b 1、62b 2、62b 3之電容耦合，配線45a之雜訊傳播至電荷保持區域FD(n型半導體區域37f)。藉由該雜訊之傳播，於讀出Gr像素3與Gb像素3之信號電荷之狀態下，配線之信號之狀態大幅變化，配線之信號狀態按照每個讀出而變化，故Gr像素3與Gb像素3中產生輸出階差，於像素3間產生輸出偏差。又，亦產生隨機雜訊(RN)。該像素3間之輸出偏差或隨機雜訊成為招致畫質劣化之原因，可靠性降低。
相對於此，該第3實施形態之分離區域25C如圖16所示，成為嵌入型分離構造，該嵌入型分離構造於半導體層20之厚度方向(Z方向)延伸，且將電性浮動狀態之浮動導體64介隔分離絕緣膜27嵌入至半導體層20之掘入部26。該嵌入型分離構造之分離區域25C之情形時，如圖16所示，亦與上述比較例之分離區域61同樣，形成第1至第3寄生電容62b 1、62b 2、62b 3。然而，由於可根據浮動導體64之Z方向(半導體層20之厚度方向)之長度增大第2寄生電容62b 2，故對配線45a施加信號時，可抑制經由第1寄生電容62b 1產生於分離區域61之浮動導體64之電位之波動。且，由於可抑制產生於分離區域61之浮動導體64之電位之波動，故可減小經由第3寄生電容62b 3產生於電荷保持區域FD之電位之波動。其結果，可減小因Gr像素3與Gb像素3之輸出階差引起之像素3間之輸出偏差，或對隨機雜訊(RN)之影響，可抑制畫質劣化。換言之，可謀求高畫質化。因此，根據該第3實施形態之固體攝像裝置1C，可謀求高畫質化。又，根據該第3實施形態之固體攝像裝置1C，可抑制畫質劣化，謀求可靠性之進而提高。
此處，如圖18所示，浮動導體64之Z方向之深度(長度)De較佳為2 μm以上。若浮動導體64之Z方向之深度De為2 μm以上，則可將信號變動抑制為1/10。該情形時，浮動導體64亦可到達半導體層20之第2面S2，又，亦可與半導體層20之第2面S2分開。圖18中，顯示浮動導體64到達半導體層20之第2面S2之狀態。
又，背面照射型之影像感測器之情形時，光電轉換區域21之半導體層20之厚度通常為2.5 μm以上，分離區域25C之浮動導體64之深度方向(Z方向)整體成為第2浮動電容62b 2之對象。 另一方面，近紅外感測器等中，亦有半導體層20之厚度變為6 μm以上之情形，亦有藉由自半導體層20之第1面S1側與第2面S2側之兩者嵌入嵌入材相連而構建分離區域25C之情形，亦可僅將來自半導體層20之第1面S1側之嵌入材設為浮動導體64。
《第3實施形態之變化例》 上述第3實施形態中，已針對例如以導入有磷(P)之n型矽膜64a作為導電性半導體膜，構成浮動導體64之情形進行說明。然而，本技術中，作為浮動導體64之材料，不限定於n型矽膜64a。
＜第1變化例＞ 例如如圖19所示，例如亦可以p型矽膜64b作為導電性半導體膜，構成浮動導體64。p型矽膜64b導入有例如硼作為降低電阻值之雜質。以該p型矽膜64b構成浮動導體64之情形時，亦可根據浮動導體64之Z方向之長度增大第2寄生電容62b 2，故可獲得與上述第3實施形態相同之效果。
＜第2變化例＞ 又，如圖20所示，亦可以金屬膜64c構成浮動導體64。作為金屬膜64c，可使用鎢(W)、鈦(Ti)、鉬(Mo)等高熔點金屬膜。以該金屬膜64c構成浮動導體64之情形時，亦可根據浮動導體64之Z方向之長度增大第2寄生電容62b 2，故可獲得與上述第3實施形態相同之效果。 另，圖19及圖20中，省略圖15所示之彩色濾光片55、微透鏡56及支持基板50之圖示。
[第4實施形態] 該第4實施形態中，針對井區域之電位固定(供電)進行說明。 本技術之第4實施形態之固體攝像裝置1D基本上為與上述第1實施形態之固體攝像裝置1A相同之構成，以下之構成不同。
即，如圖21及圖22所示，該第4實施形態之固體攝像裝置1D具備光電轉換區域21D及分離區域25D，取代上述第1實施形態之圖5及圖6所示之光電轉換區域21及分離區域25。且，該第4實施形態之固體攝像裝置1D中，亦與上述第3實施形態之固體攝像裝置1C同樣，不具備透明電極52。
如圖21及圖22所示，該第4實施形態之固體攝像裝置1D具備：半導體層20，其具有互相位於相反側之第1面S1及第2面S2；作為分離區域之分離區域25D，其設置於該半導體層20，且於半導體層20之厚度方向(Z方向)延伸；及複數個光電轉換區域21D，其等介隔分離區域25D彼此相鄰設置於半導體層20。
＜光電轉換區域＞ 如圖21及圖22所示，複數個光電轉換區域21D之各個光電轉換區域21D由分離區域25D區劃。且，光電轉換區域21D與上述第1實施形態之光電轉換區域21同樣，設置於每個像素3。
複數個光電轉換區域21D之各個光電轉換區域21D具備：光電轉換部24，其設置於半導體層20；p型井區域22，其於俯視時與光電轉換部24重疊設置於半導體層20之第1面S1側；及像素電晶體，其設置於該p型井區域22。作為像素電晶體，與上述第1實施形態同樣，具備讀出電路15所含之放大電晶體AMP、選擇電晶體SEL、重設電晶體RST、切換電晶體FDG及傳輸電晶體TRL。放大電晶體AMP及選擇電晶體SEL設置於以元件分離區域31區劃之第1元件形成區域32a。重設電晶體RST、切換電晶體FDG及傳輸電晶體TRL設置於由元件分離區域31區劃之第2元件形成區域32b。
又，如圖22所示，複數個光電轉換區域21D之各個光電轉換區域21D具備：n型半導體區域65，其沿半導體層20之厚度方向(Z方向)設置於光電轉換部24之側面部與分離區域25D之間；及p型井區域22d，其設置於光電轉換部24之底面部與半導體層20之第2面S2之間。
光電轉換區域21D設置於每個像素3。光電轉換部24如上所述，主要以n型半導體區域23構成，作為p型井區域22、22d與n型半導體區域23之pn接合型光電二極體(PD)構成。p型井區域22d與p型井區域22同樣，以p型半導體區域構成。n型半導體區域65以高於n型半導體區域23之雜質濃度構成。n型半導體區域65作為用以累積電荷之電荷累積區域發揮功能。
又，如圖21及圖22所示，複數個光電轉換區域21D之各個光電轉換區域21D與上述第1實施形態同樣，具備由元件分離區域31區劃之供電區域32z。
＜供電區域＞ 如圖22所示，於供電區域32z設有p型供電用接觸區域37z。該p型供電用接觸區域37z在設置於光電轉換區域21D之p型井區域22，與p型井區域22相接設置，與p型井區域22電性連接。又，p型供電用接觸區域37z經由嵌入至層間絕緣膜41之供電用接觸電極42z，與形成於第1層配線層43之供電用配線43z電性連接。該p型供電用接觸區域37z以高於p型井區域22之雜質濃度之p型半導體區域構成，降低與供電用接觸電極42z之歐姆接觸電阻。
於供電用配線43z，雖未圖示，但例如電性連接有產生恆定之電源電壓之電源產生電路。即，自電源產生電路經由供電用43z及供電用接觸電極42z等，對複數個光電轉換區域21D之各個p型供電用接觸區域37z施加(供給)電源電位。且，複數個光電轉換區域21D之各個p型井區域22電位固定為施加於各個p型供電用接觸區域37z之電源電位。該第4實施形態中，雖不限定於此，但對p型供電用接觸區域37z供給例如0 V之第1基準電位作為電源電位。對p型供電用接觸區域37z施加電源電位，及p型井區域22之電源電位之電位固定於光電轉換部24之光電轉換期間，或讀出電路15所含之像素電晶體(AMP、SEL、RST、FDG、TRL)之驅動期間保持。
另，亦可構成為將圖1所示之複數個接合墊14中，自外部供給電源電位之接合墊14與p型供電用接觸區域37z電性連接。
＜分離區域＞ 如圖22所示，分離區域25D包含導體66。且，介隔分離區域25D彼此相鄰之光電轉換區域21D之各個p型井區域22經由分離區域25D之導體66互相電性連接。即，分離區域25D包含與彼此相鄰之光電轉換區域21D之各個p型井區域22電性連接之導體66。
導體66設置於在半導體層20之厚度方向(Z方向)延伸之掘入部26。導體66與掘入部26同樣，於半導體層20之厚度方向延伸，一端側與元件分離區域31連結，一端側之相反側之另一端側到達半導體層20之第2面S2。且，導體66之一端側於半導體層20之內部與彼此相鄰之光電轉換區域21D之各個p型井區域22直接連接，與各個p型井區域22電性及機械性連接。且，導體66之另一端側於半導體層20之內部與彼此相鄰之光電轉換區域21D之各個p型井區域22d直接連接，與各個p型井區域22d電性及機械性連接。
導體66以與p型井區域22同一導電型之半導體膜構成。例如，導體66以導入有硼(B)作為降低電阻值之雜質之p型矽膜66a構成。
包含p型矽膜66a之導體66於彼此相鄰之光電轉換區域21D之各個n型半導體區域65間，與各個n型半導體區域65形成pn接合而設置。即，該第4實施形態之導體66一方面藉由與n型半導體區域65之pn接合，與彼此相鄰之光電轉換區域21D之各個n型半導體區域65及n型半導體區域23電性分離，另一方面，與彼此相鄰之光電轉換區域21D之各個p型井區域22電性連接。
另，該第4實施形態之分離區域25D與上述第1實施形態之分離區域25同樣，成為於X方向延伸之第1部分25x及於Y方向延伸之第2部分25y正交之格柵狀之平面圖案。且，導體66中，亦成為與分離區域25D同樣之格柵狀之平面圖案。因此，介隔分離區域25D於X方向及Y方向之各個方向重複配置於像素陣列部2A之複數個光電轉換區域21D之各個p型井區域22經由分離區域25D之導體66電性連接。
《第4實施形態之主要效果》 接著，針對該第4實施形態之主要效果，使用圖22及圖23進行說明。圖23係模式性顯示比較例之分離區域之縱剖面構造之縱剖視圖。
如圖23所示，比較例之分離區域67成為嵌入型分離構造，該嵌入型分離構造介隔分離絕緣膜27於半導體層20之掘入部26嵌入有例如無摻雜之矽膜68。且，於介隔分離區域67彼此相鄰之2個光電轉換區域21D中，一光電轉換區域21D之p型井區域22與另一光電轉換區域21D之p型井區域22藉由分離區域67電性及構造性分離。
另一方面，於介隔分離區域67彼此相鄰之2個光電轉換區域21D之各個p型井區域22，按照每個光電轉換區域21D設有用以對各個p型井區域22供給電源電位之供電用接觸區域37z。且，於各光電轉換區域22D之供電用接觸區域37z，經由嵌入至層間絕緣膜41之供電用接觸電極42z電性連接有供電用配線43z。
供電用接觸電極42z藉由於層間絕緣膜41形成連接孔，對該連接孔選擇性嵌入導電膜而形成。因此，該供電用接觸電極42z之形成步驟中，因於層間絕緣膜41形成連接孔時之遮罩之對齊偏移，或對連接孔嵌入導電膜時之步驟覆蓋率之降低，而供電用接觸區域37z與供電用接觸電極42z導通不良之情形時，該光電轉換區域21D之井區域22成為浮動狀態(漂浮狀態)，光電轉換區域21D(像素3)變為不良。由於此種光電轉換區域21D之不良會降低製造良率，故由可靠性之觀點而言，有改良之餘地。
相對於此，該第4實施形態之分離區域25D包含導體66。且，介隔分離區域25D彼此相鄰之2個光電轉換區域21D之各個p型井區域22經由分離區域25D之導體66互相電性連接。因此，藉由對介隔分離區域25D彼此相鄰之2個光電轉換區域21D之任一光電轉換區域21D之供電用接觸區域37z施加(供給)電源電位，可將該等2個光電轉換區域21D之各個p型井區域22進行電位固定。其結果，介隔分離區域25D彼此相鄰之2個光電轉換區域21D之任一光電轉換區域21D中，即使產生供電用接觸區域37z與供電用接觸電極42z之導通不良，亦可將該一光電轉換區域21D之p型井區域22電位固定為電源電位，可避免一光電轉換區域21D之不良。因此，根據該第4實施形態之固體攝像裝置1D，可謀求製造良率之提高。又，根據該第4實施形態之固體攝像裝置1D，由於可謀求製造良率之提高，故可謀求可靠性之進而提高。 又，由於分離區域25D之導體66與p型井區域22電性連接，故藉由對供電用接觸區域37z施加電源電位，分離區域25D之導體66亦與p型井區域22一起被固定電位。因此，與上述第1實施形態同樣，於介隔分離區域25D彼此相鄰之2個光電轉換區域21D中，可抑制因一光電轉換區域21D之像素電晶體與另一光電轉換區域21D之像素電晶體間之寄生電容之電容耦合引起之雜訊傳播。藉此，該第4實施形態之固體攝像裝置1D中，亦與上述第1實施形態之固體攝像裝置1A同樣，可謀求高畫質化。 另，圖22中雖省略圖示，但該第4實施形態之固體攝像裝置1D中，亦於半導體層20之光入射面側(第2面S2側)，具備圖6所示之彩色濾光片55、微透鏡56。
《第4實施形態之變化例》 上述第4實施形態中，已針對按照每個光電轉換區域21D設有供電用接觸區域37z之情形進行說明。然而，由於分離區域25D及導體66成為格柵狀之平面圖案，故亦可由複數個分離區域25D共用1個供電用接觸區域37z。
＜第1變化例＞ 例如如圖24所示，亦可由以虛線包圍之4個光電轉換區域21D共用1個供電用接觸區域37z。該圖24所示之第1變化例之情形時，構成像素陣列部2A之複數個光電轉換區域21D包含：第1光電轉換區域21D 1，其具有被施加電源電位之供電用接觸區域37z；及第2光電轉換區域21D 2，其不具有供電用接觸區域37z。
＜第2變化例＞ 又，如圖25所示，亦可由成行配置於X方向及Y方向之每複數個光電轉換區域21D共用1個或2個以上之供電用接觸區域37z。該圖25所示之第2變化例中，構成像素陣列部2A之複數個光電轉換區域21D亦包含：第1光電轉換區域21D 1，其具有被施加電源電位之供電用接觸區域37z；及第2光電轉換區域21D 2，其不具有供電用接觸區域37z。
如該第4實施形態之第1變化例及第2變化例般，藉由每複數個光電轉換區域21D共用1個供電用接觸區域37z，可減少供電用接觸區域37z及供電用接觸電極42z之數量，可謀求製造良率之進而提高。
又，不具有供電用接觸區域37z之光電轉換區域21D 2中，像素電晶體(AMP、SEL、RST、FDG、TRL)之配置自由度提高，將光電轉換區域21D 2之平面尺寸設為一定之情形時，可增大光電轉換部24(n型半導體區域23)之體積，可改善飽和信號量Qs。其結果，可謀求高畫質化。又，將光電轉換部24之體積設為一定之情形時，可謀求光電轉換區域21D之細微化。
《第5實施形態》 本技術之第5實施形態之固體攝像裝置1E基本上為與上述第4實施形態之固體攝像裝置1D相同之構成，以下之構成不同。 即，如圖26所示，該第5實施形態之固體攝像裝置1E進而具備設置於光電轉換區域21D之分離區域25D側之p型半導體區域70。
p型半導體區域70沿半導體層20之深度方向，設置於n型半導體區域65與分離區域25D之導體66(p型矽膜66a)之間。p型半導體區域70以高於p型井區域22之雜質濃度構成。p型半導體區域70之一端側與元件分離區域31連結，一端側之相反側之另一端側到達半導體層20之第2面S2。且，p型半導體區域70之一端側設置於p型井區域22與導體66之間，p型井區域22與導體66經由該p型半導體區域67之一端側互相電性連接。且，彼此相鄰之光電轉換區域21D之各個p型井區域22經由p型半導體區域70及導體66互相電性連接。又，p型半導體區域70之另一端側設置於p型井區域22d與導體66之間，p型井區域22d與導體66經由該p型半導體區域67之另一端側互相電性連接。且，彼此相鄰之光電轉換區域21D之各個p型井區域22d經由p型半導體區域70及導體66互相電性連接。p型半導體區域70作為確保分離區域25D之側壁釘札之釘札層發揮功能。
該實施形態5之固體攝像裝置1E中，亦可獲得與上述第4實施形態之固體攝像裝置1D相同之效果。 另，圖26中雖省略圖示，但該第5實施形態之固體攝像裝置1E中，亦於半導體層20之光入射面側(第2面S2側)，具備圖6所示之彩色濾光片55、微透鏡56。
《第6實施形態》 本技術之第6實施形態之固體攝像裝置1F基本上為與上述第4實施形態之固體攝像裝置1D相同之構成，以下之構成不同。
即，如圖27所示，該第6實施形態之固體攝像裝置1F具備分離區域25F，取代上述第4實施形態之圖22所示之分離區域25D。
如圖27所示，該第6實施形態之分離區域25F於半導體層20之掘入部26，包含於半導體層20之厚度方向(Z方向)串聯設置之非導體71a及導體71b。且，介隔分離區域25F彼此相鄰之光電轉換區域21D之各個p型井區域22經由分離區域25F之導體71b互相電性連接。即，分離區域25F包含與彼此相鄰之光電轉換區域21D之各個p型井區域22電性連接之導體71b。
非導體71a於半導體層20之厚度方向(Z方向)延伸，一端側與導體71b連結，一端側之相反側之另一端側到達半導體層20之第2面S2。導體71b於半導體層20之厚度方向(Z方向)延伸，一端側與元件分離區域31連結，一端側之相反側之另一端側與非導體71a之一端側連結。
非導體71a及導體71b各自例如以半導體膜構成。非導體71a例如以未導入降低電阻值之雜質之不導電性(非導電性)矽膜(無摻雜矽膜)構成。導體71b例如以導入有硼(B)作為降低電阻值之雜質之p型矽膜(摻雜矽膜)構成，與p型井區域22為同一導電型。
非導體71a設置於彼此相鄰之光電轉換區域21D之各個n型半導體區域65間，將該各個n型半導體區域65絕緣分離。又，非導體71a設置於彼此相鄰之光電轉換區域21D之各個p型井區域22d間。 導體71b跨及彼此相鄰之光電轉換區域21D之各個p型井區域22間，及各個n型半導體區域65間設置。導體71b於半導體層20之內部與彼此相鄰之光電轉換區域21D之各個p型井區域22直接連接，與該各個p型井區域22電性及構造性連接。導體71b與彼此相鄰之光電轉換區域21D之各個n型半導體區域65pn接合，將該各個n型半導體區域65絕緣分離。即，該第6實施形態之導體71b一方面與彼此相鄰之光電轉換區域21D之各個p型井區域22電性連接，另一方面，與彼此相鄰之光電轉換區域21D之各個n型半導體區域65電性分離。
另，該第6實施形態之分離區域25F與上述第1實施形態之分離區域25同樣，成為於X方向延伸之第1部分25x及於Y方向延伸之第2部分25y正交之格柵狀之平面圖案。且，非導體71a及導體71b中，亦成為與分離區域25F同樣之格柵狀之平面圖案。因此，介隔分離區域25F於X方向及Y方向之各個方向重複配置於像素陣列部2A之複數個光電轉換區域21D之各個p型井區域22於像素陣列部2A之整體中，經由分離區域25D之導電部71b電性連接。
該實施形態6之固體攝像裝置1F中，亦可獲得與上述第4實施形態之固體攝像裝置1D相同之效果。
另，該第6實施形態中，亦可具備上述第5實施形態之圖26所示之作為釘扎層發揮功能之p型半導體區域70。該第6實施形態中，較佳為p型半導體區域70跨及p型井區域22、n型半導體區域65及p型井區域22d各者，設置於p型井區域22、n型半導體區域65及p型井區域22d各自之分離區域25F側。 又，圖27中雖省略圖示，但該第6實施形態之固體攝像裝置1F中，亦於半導體層20之光入射面側(第2面S2側)，具備圖6所示之彩色濾光片55、微透鏡56。
[第7實施形態] 本技術之第7實施形態之固體攝像裝置1G基本上為與上述第5實施形態之固體攝像裝置1E相同之構成，以下之構成不同。 即，如圖28所示，該第7實施形態之固體攝像裝置1G具備分離區域25G，取代上述第5實施形態所示之圖26所示之分離區域25D。
如圖27所示，該第7實施形態之分離區域25G於半導體層20之掘入部26，包含沿半導體層20之厚度方向(Z方向)串聯設置之第1導體72a及第2導體72b。且，介隔分離區域25G彼此相鄰之光電轉換區域21D之各個p型井區域22經由分離區域25F之第2導體72b、及設置於該第2導體72b之側壁之p型半導體區域70互相電性連接。即，分離區域25G於彼此相鄰之光電轉換區域21D之各個p型井區域22，包含經由p型半導體區域70電性連接之第2導體72b。
第1導體72a於半導體層20之厚度方向(Z方向)延伸，一端側與第2導體72b連結，一端側之相反側之另一端側到達半導體層20之第2面S2。第2導體72b於半導體層20之厚度方向(Z方向)延伸，一端側與元件分離區域31連結，一端側之相反側之另一端側與第1非導體71a之一端側連結。
第1導體72a及第2導體72b各者例如以半導體膜構成。第1非導體71a例如以導入有磷(P)作為降低電阻值之雜質之n型矽膜構成。導體71b例如以導入有硼(B)作為降低電阻值之雜質之p型矽膜構成，與p型井區域22為同一導電型。
第1導體71a設置於彼此相鄰之光電轉換區域21D之各個n型半導體區域65間。第2導體71b跨及彼此相鄰之光電轉換區域21D之各個p型井區域22間、及各個n型半導體區域65間設置。
如圖28所示，於光電轉換區域21D之分離區域25D側，與上述第5實施形態同樣，設有p型半導體區域70。p型半導體區域70於半導體層20之深度方向延伸，跨及p型井區域22、n型半導體區域65及p型井區域22d、與分離區域25D之第1導體72a(n型矽膜)及第2導體72b(p型矽膜)間設置。p型半導體區域70之一端側與元件分離區域31連結，另一端側到達半導體層20之第2面S2。
第1導體72a及第2導體72b各者介隔p型半導體區域70，與彼此相鄰之光電轉換區域21D之各個n型半導體區域65電性分離。且，第2導體72b經由p型半導體區域70，與彼此相鄰之光電轉換區域21D之各個p型井區域22電性連接。且，第1導體72a經由p型半導體區域70，與彼此相鄰之光電轉換區域21D之各個p型井區域22電性連接。
另，該第7實施形態之分離區域25G與上述第1實施形態之分離區域25同樣，成為於X方向延伸之第1部分25x及於Y方向延伸之第2部分25y正交之格柵狀之平面圖案。且，第1導體72a及第2導體72b中，亦成為與分離區域25G同樣之格柵狀之平面圖案。因此，介隔分離區域25G於X方向及Y方向之各個方向重複配置於像素陣列部2A之複數個光電轉換區域21D之各個p型井區域22經由分離區域25G之第2導體72b電性連接。
該實施形態7之固體攝像裝置1G中，亦可獲得與上述實施形態4之固體攝像裝置1D相同之效果。 另，亦可不於n型半導體區域65及p型井區域22與第2導體72b間設置p型半導體區域70。 又，圖28中雖省略圖示，但該第7實施形態之固體攝像裝置1G中，亦於半導體層20之光入射面側(第2面S2側)，具備圖6所示之彩色濾光片55、微透鏡56。
[第8實施形態] 本技術之第8實施形態之固體攝像裝置1H基本上為與上述第4實施形態之固體攝像裝置1D相同之構成，以下之構成不同。
即，上述第4實施形態中，如圖21及圖22所示，光電轉換區域21D具備供電用接觸區域37z。且，於該供電用接觸區域37z經由供電用接觸電極42z電性連接有供電用配線43z。且，構成為藉由自電源產生電路經由供電用配線43z及供電用接觸電極42z等，對供電用接觸電極37z施加(供給)電源電位，而將p型井區域22電位固定(施加)為電源電位。
相對於此，如圖29及圖30所示，該第8實施形態中，光電轉換區域21D與上述第4實施形態不同，不具備供電用接觸區域37z。且，供電用接觸電極42z與分離區域25D之導體66電性及機械性連接。即，分離區域25D之導體66於半導體層20之第1面S1側，與被施加電源電位之供電用接觸電極42z電性及機械性連接。
如此，第8實施形態中，由於分離區域25D之導體66與被施加電源電位之供電用接觸電極42z電性及機械性連接，故藉由對供電用接觸電極42z施加電源電位，可將介隔分離區域25D彼此相鄰之光電轉換區域21D之各個p型井區域22進行電位固定，故可將上述第4實施形態之圖21及圖22所示之供電用接觸區域37z廢止。
又，藉由廢止供電用接觸區域37z，光電轉換區域21D之像素電晶體(AMP、SEL、RST、FDG、TRL)之配置自由度提高，將光電轉換區域21D之平面尺寸設為一定之情形時，可增大光電轉換部24之體積，可改善飽和信號量Qs。其結果，可謀求高畫質化。又，將光電轉換部24之體積設為一定之情形時，可謀求光電轉換區域21D之細微化。 又，藉由對供電用接觸電極42z施加電源電位，而將分離區域25D之導體66進行電位固定。因此，與上述第1實施形態同樣，於介隔分離區域25D彼此相鄰之2個光電轉換區域21D中，可抑制因一光電轉換區域21D之像素電晶體與另一光電轉換區域21D之像素電晶體間之寄生電容之電容耦合引起之雜訊傳播。藉此，該第8實施形態之固體攝像裝置1H中，亦與上述第1實施形態之固體攝像裝置1A同樣，可謀求高畫質化。
另，該第8實施形態中，亦可具備上述第5實施形態之圖26所示之作為釘扎層發揮功能之p型半導體區域70。該第8實施形態中，較佳為p型半導體區域70跨及p型井區域22、n型半導體區域65及p型井區域22d各者，設置於p型井區域22、n型半導體區域65及p型井區域22d各自之分離區域25D側。 又，圖30中雖省略圖示，但該第8實施形態之固體攝像裝置1H中，亦於半導體層20之光入射面側(第2面S2側)，具備圖6所示之彩色濾光片55、微透鏡56。
[第9實施形態] 本技術之第9實施形態之固體攝像裝置1I基本上為與上述第8實施形態之固體攝像裝置1D相同之構成，以下之構成不同。
即，上述第8實施形態中，如圖30所示，於半導體層20之第1面S1側，將分離區域25D之導體66、與被施加電源電位之供電用接觸電極42z電性及機械性連接。
相對於此，如圖31所示，該第9實施形態中，於半導體層20之第2面S2側，將分離區域25D之導體66、與被供給電源電位之供電用接觸電極42z 1電性及機械性連接。即，分離區域25D之導體66於半導體層20之第2面S2側，與被施加電源電位之供電用接觸電極42z 1電性及機械性連接。且，將遮光膜54作為被施加電源電位之供電用配線使用，將該遮光膜54與供電用接觸電極42z 1電性及機械性連接。
如此，第9實施形態中，由於分離區域25D之導體66與被施加電源電位之供電用接觸電極42z 1於半導體層20之第2面S2側電性及機械性連接，故藉由對供電用接觸電極42z 1施加電源電位，可將介隔分離區域25D彼此相鄰之光電轉換區域21D之各個p型井區域22電位固定，故與上述第8實施形態同樣，可將上述第4實施形態之圖21及圖22所示之供電用接觸區域37z廢止。
且，由於可將供電用接觸電極37z廢止，故與上述第8實施形態同樣，將光電轉換區域21D之平面尺寸設為一定之情形時，可改善飽和信號量Qs，可謀求高畫質化。又，將光電轉換部24之體積設為一定之情形時，可謀求光電轉換區域21D之細微化。 又，與上述第1實施形態同樣，於介隔分離區域25D彼此相鄰之2個光電轉換區域21D中，可抑制因一光電轉換區域21D之像素電晶體與另一光電轉換區域21D之像素電晶體間之寄生電容之電容耦合引起之雜訊傳播。藉此，該第9實施形態之固體攝像裝置1I中，亦與上述第1實施形態之固體攝像裝置1A同樣，可謀求高畫質化。
另，該第9實施形態中，亦可具備上述第5實施形態之圖26所示之作為釘扎層發揮功能之p型半導體區域70。該第9實施形態中，較佳為p型半導體區域70跨及p型井區域22、n型半導體區域65及p型井區域22d各者，設置於p型井區域22、n型半導體區域65及p型井區域22d各自之分離區域25D側。 又，圖31中雖省略圖示，但該第9實施形態之固體攝像裝置1I中，亦於半導體層20之光入射面側(第2面S2側)，具備圖6所示之彩色濾光片55、微透鏡56。
[第10實施形態] 本技術之第10實施形態之固體攝像裝置1J基本上為與上述第4實施形態之固體攝像裝置1D相同之構成，以下之構成不同。
即，如圖32所示，該第10實施形態之固體攝像裝置1J具備分離區域25J，取代上述第4實施形態之圖22所示之分離區域25D。其他構成與上述第4實施形態大致相同。
該第10實施形態之分離區域25J包含：分離絕緣膜27，其沿於半導體層20之厚度方向(Z方向)延伸之掘入部26之內壁設置；及導體73，其介隔分離絕緣膜27設置於半導體層20之掘入部26。換言之，分離區域25J包含導體73，其介隔分離絕緣膜27嵌入至半導體層20，且與半導體層20絕緣分離。
導體73於半導體層20之厚度方向(Z方向)延伸，一端側與元件分離區域31連結，一端側之相反側之另一端側到達半導體層20之第2面S2。導體73包含：頭部73a，其設置於半導體層20之第1面S1側，且與介隔分離區域25J彼此相鄰之光電轉換區域21D之各個p型井區域22電性連接；及主體部73b，其自該頭部73a以較頭部73a窄幅朝半導體層20之第2面S2側突出。
分離絕緣膜27於半導體層20之厚度方向(Z方向)延伸，一端側於導體73之頭部73a之下表面部終止，一端側之相反側之另一端側到達半導體層20之第2面S2。
導體73之頭部73a設置於彼此相鄰之光電轉換區域21D之各個p型井區域22間，與該各個p型井區域22電性連接。導體73之主體部73b分別介隔分離絕緣膜27，設置於彼此相鄰之光電轉換區域21D之各個n型半導體區域65間，與該各個n型半導體區域65絕緣分離。又，導體73之主體部73b分別介隔分離絕緣膜27，設置於彼此相鄰之光電轉換區域21D之各個p型半導體區域22d間，與各個p型半導體區域22d絕緣分離。
包含頭部73a及主體部73b之導體73例如以與p型井區域22同一導電型之半導體膜構成。例如，導體73以導入有硼(B)作為降低電阻值之雜質之p型矽膜構成。
另，該第10實施形態之分離區域25J與上述第1實施形態之分離區域25同樣，成為於X方向延伸之第1部分25x及於Y方向延伸之第2部分25y正交之格柵狀之平面圖案。且，包含頭部73a及主體部73b之導體73中，亦成為與分離區域25J同樣之格柵狀之平面圖案。因此，介隔分離區域25J於X方向及Y方向之各個方向重複配置於像素陣列部2A之複數個光電轉換區域21J之各個p型井區域22經由分離區域25J之導體73電性連接。
該第10實施形態之固體攝像裝置1J中，亦可獲得與上述第4實施形態之固體攝像裝置1D相同之效果。
另，該第10實施形態中，亦可具備上述第5實施形態之圖26所示之作為釘扎層發揮功能之p型半導體區域70。該第10實施形態中，較佳為p型半導體區域70跨及p型井區域22、n型半導體區域65及p型井區域22d各者，設置於p型井區域22、n型半導體區域65及p型井區域22d各自之分離區域25J側。 又，圖32中雖省略圖示，但該第10實施形態之固體攝像裝置1J中，亦於半導體層20之光入射面側(第2面S2側)，具備圖6所示之彩色濾光片55、微透鏡56。
[第11實施形態] 該第11實施形態中，針對將分離區域之導體與供電用配線電性連接之供電用接觸部之配置進行說明。 本技術之第11實施形態之固體攝像裝置1K基本上為與上述第1實施形態之固體攝像裝置1A相同之構成，以下之構成不同。
即，該第11實施形態之固體攝像裝置1K具備圖34C所示之傳輸電晶體TRV及讀出電路15K，取代上述第1實施形態之圖3所示之傳輸電晶體TRL及讀出電路15。 又，該第11實施形態之固體攝像裝置1K具備圖34B所示之第3元件形成區域32c，取代上述第1實施形態之圖5及圖6所示之第1及第2元件形成區域32a、32b。 又，該第11實施形態之固體攝像裝置1K具備圖33及圖36所示之供電用配線45b，取代上述第1實施形態之圖1及圖6所示之透明電極52。其他構成與上述第1實施形態大致相同。
＜讀出電路＞ 如圖34C所示，該第11實施形態之讀出電路15K具備放大電晶體AMP、選擇電晶體SEL及重設電晶體RST，作為像素電晶體。該讀出電路15K與第1實施形態之讀出電路15同樣，讀出保持於電荷保持區域FD之信號電荷，輸出基於該信號電荷之像素信號。
＜第3元件形成區域＞ 如圖34B及圖36所示，該第11實施形態之第3元件形成區域32c於半導體層20之第1面S1側由元件分離區域31區劃，設置於每個光電轉換區域21。且，第3元件形成區域32c於俯視時與光電轉換區域21之光電轉換部24重疊。即，該第11實施形態之光電轉換區域21具備第3元件形成區域32c，取代第1實施形態之第1及第2元件形成區域32a、32b。
第3元件形成區域32c以C字形狀之平面圖案構成，該C字形狀之平面圖案具有：第1部分32c 1及第2部分32c 2，其等各自於X方向延伸，且各自於Y方向互相分開；及第3部分32c 3，其於Y方向延伸，且連結於第1部分32c 1及第2部分32c 2各自之一端側。於第1部分32c 1，以串聯連接配置有放大電晶體AMP及選擇電晶體SEL。於第2部分32c 2，以串聯連接配置有重設電晶體RST及傳輸電晶體TRV。該第11實施形態中，如圖34A所示，第3元件形成區域32c之平面圖案之朝向於複數個光電轉換區域中相同。
＜重設電晶體及傳輸電晶體＞ 如圖36所示，重設電晶體RST包含：閘極絕緣膜35，其設置於半導體層20之第1面S1側之第3元件形成區域32c上；閘極電極36r，其介隔閘極絕緣膜35設置於第3元件形成區域32c上；及側壁間隔件，其以包圍閘極電極36a之方式設置於閘極電極36r之側壁。又，重設電晶體RST進而包含：通道形成區域，其於閘極電極36r之正下之p型井區域22形成通道(導通路)；一對主電極區域37g及37h，其等隔著該通道形成區域於通道長度方向(閘極長度方向)互相分開設置於p型井區域22內，且作為源極區域及汲極區域發揮功能。重設電晶體RST藉由施加於閘極電極36r之閘極電壓，控制形成於通道形成區域之通道。一對主電極區域37g及37h各自與放大電晶體AMP或選擇電晶體SEL同樣，包含具有n型半導體區域之延伸區域及接觸區域。
如圖36所示，該第11實施形態之傳輸電晶體TRV構成於第3元件形成區域32c之p型井區域22中。且，傳輸電晶體TRV以縱向型(縱型)構成。具體而言，傳輸電晶體TRV包含：閘極電極36v，其設置於半導體層20之第1面S1側之閘極溝槽部；閘極絕緣膜35，其介置於該閘極電極36v與半導體層20間；及通道形成區域，其包含於閘極電極36v之側壁介隔閘極絕緣膜35排列之p型井區域22。又，傳輸電晶體TRV包含作為源極區域及汲極區域發揮功能之一對主電極區域。該一對主電極區域中之一主電極區域以n型半導體區域23(光電轉換部24)構成，另一主電極區域以作為重設電晶體RST之源極區域發揮功能之主電極區域37g構成。即，傳輸電晶體TRV及重設電晶體RST共用作為傳輸電晶體TRV之汲極區域發揮功能之主電極區域37g、及作為重設電晶體RST之源極區域發揮功能之主電極區域37g。且，該主電極區域37g作為圖34C所示之電荷保持區域FD發揮功能。傳輸電晶體TRV藉由施加於閘極電極36v之閘極電壓，控制形成於通道形成區域之通道。 閘極電極36v包含：第1部分(垂直閘極電極部)，其介隔閘極絕緣膜35設置於半導體層20之閘極溝槽部；及第2部分，其與該第1部分一體成形，且自閘極溝槽部突出。第2部分較第1部分寬幅。
如圖36所示，重設電晶體RST之閘極電極36r經由嵌入至層間絕緣膜41之接觸電極(導電插塞)42r，與形成於第2層配線層43之配線43r電性連接。傳輸電晶體TRV之閘極電極36v經由嵌入至層間絕緣膜41之接觸電極42v，與形成於第2層配線層43之配線43v電性連接。作為電荷保持區域FD發揮功能之主電極區域37g經由嵌入至層間絕緣膜41之接觸電極42g，與形成於第2層配線層44之配線43g電性連接。該配線43g與上述讀出電路15K之輸入側電性連接。
＜供電用配線及供電用接觸電極＞ 如圖33所示，供電用配線45b設置於像素陣列部2A周圍。且，供電用配線45b例如成為以包圍像素陣列部2A周圍之方式延伸之環狀之平面圖案。供電用配線45b雖未圖示，但例如設置於半導體晶片2之周邊部2B，且與供給恆定之電源電位之電源產生電路(驅動電路)電性連接，被施加自該電源產生電路供給之電源電位。該第11實施形態中，雖不限定於此，但對供電用配線45b施加例如0 V之第1基準電位作為電源電位。對供電用配線45b施加電源電位於光電轉換部24之光電轉換期間，或讀出電路15K所含之像素電晶體(AMP、SEL、RST、FDG、TRV)之驅動期間保持。
如圖36所示，供電用配線45b例如形成於第3個配線層45。且，供電用配線45b經由跨及多層配線層40之層間絕緣膜44及41延伸之作為接觸部之供電用接觸電極44b，與分離區域25之導體28電性連接。即，分離區域25之導體28於像素陣列部2A周圍，經由供電用接觸電極44b與被施加電源電位之供電用配線45b電性連接。
如圖34A及圖34B所示，分離區域25以格柵狀之平面圖案構成。且，如圖35所示，導體28亦與分離區域25同樣，以格柵狀之平面圖案構成。且，該導體28包含環狀部28v，其以俯視時包圍像素陣列部2A周圍之方式延伸，且與供電用配線45b重疊。導體28之由環狀部28v包圍之內側成為格柵狀之平面圖案。
如圖34A及圖35所示，供電用接觸電極44b於像素陣列部2A周圍散佈存在複數個。且，供電用接觸電極44b配置於俯視時與分離區域25重疊之位置。且，分離區域25之導體28經由供電用接觸電極44b被供給施加於供電用配線45b之電源電位，電位固定為該供給之電位電位。供電用接觸電極44b例如以鎢(W)膜或鈦(Ti)膜等高熔點金屬膜構成。
另，如圖34A及圖35所示，較佳為供電用接觸電極44b於像素陣列部2A周圍，設置於分離區域25之X方向延伸之X第1部分25x、及於Y方向延伸之第2部分25y交叉之交點部25z。然而，如該第11實施形態，亦可於交點部25z與交點部25z間之分離區域25設置供電用接觸電極44b。
又，亦可構成為將圖33所示之複數個接合墊14中自外部供給電源電位之接合墊14與供電用配線45電性連接。
＜第11實施形態之主要效果＞ 接著，針對該第11實施形態之主要效果進行說明。 該第11實施形態之固體攝像裝置1K如上所述，分離區域25之導體28於像素陣列部2A周圍，經由供電用接觸電極44b與被施加電源電位之供電用配線45b電性連接。因此，藉由對供電用配線45b施加例如0 V之第1基準電位，將分離區域25之導體28電位固定為第1基準電位，與上述第1實施形態同樣，於介隔分離區域25彼此相鄰之2個光電轉換區域21中，可抑制因一光電轉換區域21之像素電晶體與另一光電轉換區域21之像素電晶體間之寄生電容之電容耦合引起之雜訊傳播。因此，該第11實施形態之固體攝像裝置1K中，亦與上述第1實施形態之固體攝像裝置1A同樣，可謀求高畫質化。又，可謀求可靠性之進而提高。
另，分離區域25之導體28可以n型半導體膜構成，又，亦可以金屬膜構成。 又，圖36中雖省略圖示，但該第11實施形態之固體攝像裝置1K中，亦於半導體層20之光入射面側(第2面S2側)，具備圖6所示之彩色濾光片55、微透鏡56。
[第12實施形態] 本技術之第12實施形態之固體攝像裝置1L基本上為與上述第11實施形態之固體攝像裝置1K相同之構成，以下之構成不同。 即，如圖37所示，該第12實施形態之固體攝像裝置1L設置於俯視時供電用接觸電極44b與像素陣列部2A周圍之分離區域25重疊之位置，且亦設置於與較像素陣列部2A周圍更內側之分離區域25重疊之位置。且，分離區域25之導體28經由設置於像素陣列部2A周圍之供電用接觸電極44b、及設置於較像素陣列部2A周圍更內側之供電用接觸電極44b，與多層配線層40之供電用配線45b電性連接。該第12實施形態中，供電用配線45b包含：主線部45b 1，其於像素陣列部周圍與分離區域25重疊；及副線部45b 2，其自該主線部45b 1朝像素陣列部2A之內側延伸。
該第12實施形態之固體攝像裝置1L中，亦可獲得與上述第11實施形態之固體攝像裝置1L相同之效果。 另，圖37中雖省略圖示，但該第12實施形態之固體攝像裝置1L中，亦於半導體層20之光入射面側(第2面S2側)，亦具備圖6所示之彩色濾光片55、微透鏡56。
[第13實施形態] 本技術之第13實施形態之固體攝像裝置1M基本上為與上述第11實施形態之固體攝像裝置1K相同之構成，以下之構成不同。
即，如圖38所示，該第13實施形態之固體攝像裝置1M具備分離區域25M，取代上述第11實施形態之圖36所示之分離區域25。其他構成與上述第11實施形態相同。
如圖38所示，該第13實施形態之分離區域25M於半導體層20之第1面S1側之上部，具備與半導體層20之第2面S2分開設置之導體71b。且，供電用配線45b於像素陣列部2A周圍，經由供電用接觸電極44b與分離區域25M之導體71b電性連接。
分離區域25M包含：分離絕緣膜27，其沿於半導體層20之厚度方向(Z方向)延伸之掘入部26之內壁設置；導體71b及非導體71a，其等介隔分離絕緣膜27設置於該掘入部27，且自半導體層20之第1面S1側朝深度方向依序配置。
分離絕緣膜27於半導體層20之厚度方向延伸，一端側與元件分離區域31連結，一端側之相反側之另一端側到達半導體層20之第2面S2。
非導體71a於半導體層20之厚度方向(Z方向)延伸，一端側與導體71b連結，一端側之相反側之另一端側到達半導體層20之第2面S2。導體71b於半導體層20之厚度方向(Z方向)延伸，一端側與元件分離區域31連結，一端側之相反側之另一端側與非導體71a之一端側連結。
非導體71a及導體71b各自藉由分離絕緣膜27，與彼此相鄰之光電轉換區域21之各個p型井區域22絕緣分離。非導體71a及導體71b各者例如以半導體膜構成。非導體71a例如以不導電性(非導電性)之矽膜(無摻雜矽膜)構成。導體71b以p型矽膜(摻雜矽膜)構成。
該第13實施形態之固體攝像裝置1M中，亦可獲得與上述第11實施形態之固體攝像裝置1K相同之效果。 另，圖38中雖省略圖示，但該第13實施形態之固體攝像裝置1M中，亦於半導體層20之光入射面側(第2面S2側)，具備圖6所示之彩色濾光片55、微透鏡56。
[第14實施形態] 本技術之第14實施形態之固體攝像裝置1N基本上為與上述第11實施形態之固體攝像裝置1K相同之構成，以下之構成不同。
即，如圖39所示，該第14實施形態之固體攝像裝置1N進而具備於像素陣列2A之外側之周邊部2B中設置於半導體層20之p型周邊井區域22n。又，該第14實施之固體攝像裝置1N於半導體層20之第1面S1側，進而具備：p型供電用接觸區域37n，其設置於p型周邊井區域22n之上部；及供電用接觸電極44c，其跨及多層配線層40之層間絕緣膜44及41以及元件分離區域31嵌入。且，供電用接觸電極44c之一端側與供電用配線45b電性及機械性連接，一端側之相反側之另一端側與供電用接觸電極37n電性及機械性連接。即，p型周邊井區域22n經由p型供電用接觸區域37n及供電用接觸電極44c，與供電用配線45b電性連接。
p型周邊井區域22n以p型半導體區域構成。該p型周邊井區域22n例如以與p型井區域22相同之步驟形成。 p型供電用接觸區域37n以雜質濃度高於p型周邊井區域22n之p型半導體區域構成，降低與供電用接觸電極44c之歐姆接觸電阻。
p型周邊井區域22n通過供電用接觸電極44c及p型供電用接觸電極37n，被供給施加於供電用配線45b之電源電位，且電位固定為該電源電位。即，p型周邊井區域22n與分離區域25之導體28一起電位固定為電源電位。
複數個光電轉換區域21之各個p型井區域22如上述第1實施形態所說明，通過供電區域32z之供電供用接觸區域37z被供給電源電位，且電位固定為該電源電位。因此，該第14實施形態之固體攝像裝置1N中，可將分離區域25之導體28設為與p型井區域22(亦包含22n)相同之電位。
該第14實施形態之固體攝像裝置1N中，亦可獲得與上述第11實施形態之固體攝像裝置1K相同之效果。
又，根據該第14實施形態之固體攝像裝置1N，由於可將分離區域25之導體28設為與p型井區域22(亦包含22n)相同之電位，故和與導體28相鄰之p型井區域22之接觸界面附近之電位差消失，即，可獲得緩和電場，改善白點之效果。 另，圖39中雖省略圖示，但該第14實施形態之固體攝像裝置1N中，亦於半導體層20之光入射面側(第2面S2側)，具備圖6所示之彩色濾光片55、微透鏡56。
[第15實施形態] 本技術之第15實施形態之固體攝像裝置1P基本上為與上述第11實施形態之固體攝像裝置1K相同之構成，以下之構成不同。
即，如圖40所示，該第15實施形態之固體攝像裝置1P具備供電用接觸電極(接觸部)74a及供電用配線74，取代上述第11實施形態之圖36所示之供電用接觸電極44b及供電用配線45b。其他構成與上述第11實施形態大致相同。
如圖40所示，供電用配線74介隔絕緣膜51設置於半導體層20之第2面S1側。且，供電用配線74於半導體層20之第2面S2側，經由嵌入至絕緣膜51之供電用接觸部74a，與分離區域25之導體28電性連接。該第15實施形態之供電用接觸部74a例如以供電用配線74之一部分構成。供電用接觸部74a亦可如上述第11實施形態之圖36所示之供電用接觸電極44b般，以與供電用配線74分開之供電用接觸電極構成。
對供電用配線74施加電源電位。且，分離區域25之導體28電位固定為施加於透明電極52之電源電位。供電用配線74與上述第11實施形態同樣，與設置於半導體晶片2之周邊部2B之電源產生電路(驅動電路)電性連接，被施加自該電源產生電路供給之電源電位(例如0 V之第1基準電位)。對供電用配線74施加電源電位，及導體28之電源電位之電位固定於光電轉換部24之光電轉換期間，或讀出電路15所含之像素電晶體(AMP、SEL、RST、FDG、TRL)之驅動期間保持。
供電用配線74雖未詳細圖示，但與上述第11實施形態之供電用配線45b同樣，設置於像素陣列部2A周圍。且，供電用配線74例如成為以包圍像素陣列部2A周圍之方式延伸之環狀之平面圖案。
供電用接觸部74a雖未詳細圖示，但與上述第11實施形態之供電用接觸電極44b同樣，於像素陣列部2A周圍散佈存在複數個。且，供電用接觸部74b配置於俯視時與分離區域25重疊之位置。且，分離區域25之導體28經由供電用接觸部74a被供給施加於供電用配線74之電源電位，電位固定為該供給之電源電位。
另，供電用接觸部74a亦與上述第11實施形態之供電用接觸電極44b同樣，較佳為於像素陣列部2A周圍，設置於分離區域25之X方向延伸之X第1部分25x、及於Y方向延伸之第2部分25y交叉之交點部25z。且，亦可如上述第11實施形態般，於交點部25z與交點部25z間之分離區域25設置供電用接觸部74a。 又，亦可構成為將圖33所示之複數個接合墊14中自外部供給電源電位之接合墊14與供電用配線74電性連接。 該第15實施形態之固體攝像裝置1P中，亦可獲得與上述第11實施形態之固體攝像裝置1K相同之效果。 另，圖40中雖省略圖示，但該第15實施形態之固體攝像裝置1P中，亦於半導體層20之光入射面側(第2面S2側)，具備圖6所示之彩色濾光片55、微透鏡56。
[第16實施形態] 該第16實施形態中，針對藉由於2個接觸電極間設置障壁導體，抑制因寄生電容引起之畫質劣化之技術進行說明。 本技術之第16實施形態之固體攝像裝置1Q基本上為與上述第3實施形態之固體攝像裝置1C相同之構成，以下之構成不同。
即，如圖41及圖42所示，該第16實施形態之固體攝像裝置1Q具備像素間分離區域25Q，取代上述第3實施形態之圖14及圖15所示之分離區域25C。且，該第16實施形態之固體攝像裝置1Q重新具備接觸電極42q 1、42q 2及配線43q。其他構成大致與上述第3實施形態相同。
此處，該第16實施形態中，元件分離區域31相當於本技術之「分離區域」之一具體例，接觸電極42q 1及42q 2相當於本技術之「障壁導體」之一具體例。 另，圖42及圖43中，雖省略圖示，但該第16實施形態之固體攝像裝置1Q中，亦於半導體層20之光入射面側(第2面S2側)，具備圖15所示之彩色濾光片55、微透鏡56。
＜元件分離區域＞ 如圖41及圖42所示，該第16實施形態之元件分離區域31與上述第1實施形態之元件分離區域31(參照圖5及圖6)及第3實施形態之元件分離區域31(圖14及圖15)同樣，以STI構造構成，該STI構造設置於半導體層20之第1面S1側之表層部，且於自半導體層20之第1面S1側朝第2面S2側凹陷之溝槽部33內選擇性嵌入有絕緣膜34。
＜元件形成區域＞ 如圖41、圖42及圖43所示，於半導體層20之第1面S1側，與上述第3實施形態同樣，按照每個光電轉換區域21(像素3)設有由元件分離區域31區劃之第1元件形成區域32a及第2元件形成區域32b。
如圖41所示，第1元件形成區域32a及第2元件形成區域32b於1個光電轉換區域21中，於Y方向彼此相鄰配置。第1元件形成區域32a之俯視時之平面圖案以於X方向延伸之條紋狀之平面圖案構成。第2元件形成區域32b以C字形狀之平面圖案構成，該C字形狀之平面圖案具有：第1部分32b 1及第2部分32b 2，其等各自於X方向延伸，且各自於Y方向互相分開；及第3部分32c 3，其於Y方向延伸，且連結於第1部分32b 1及第2部分32b 2各者之一端側。且，第2元件形成區域32b與上述第3實施形態之第2元件形成區域32b同樣，第1部分32b 1位於第1元件形成區域32a側，第1部分32b 1及第2部分32b 2以與第1元件形成區域32a排列並延伸之朝向配置。圖41中，作為一例，例示第1元件形成區域32a及第2元件形成區域32之平面圖案，但第1元件形成區域32a及第2元件形成區域32之平面圖案並非限定於圖41之一例，亦可為其他平面圖案。
如圖41所示，於第1元件形成區域32a，與上述第3實施形態同樣，以串聯連接設有放大電晶體AMP及選擇電晶體SEL。且，與上述第3實施形態同樣，第2元件形成區域32b中，於第1部分32b 1設有傳輸電晶體TRL，於第2部分32b 2設有重設電晶體RST，於第3部分32b 3設有切換電晶體FDG。圖41中，作為一例，例示像素電晶體(AMP、SEL、RST、FDG、TRL)之配置圖案，但像素電晶體之配置圖案並非限定於圖41之一例，亦可為其他配置圖案。
＜放大電晶體及選擇電晶體＞ 如圖43所示，放大電晶體AMP與上述第1實施形態同樣，包含：閘極絕緣膜35，其設置於半導體層20之第1面S1側之第1元件形成區域32a上；閘極電極36a，其介隔閘極絕緣膜35設置於第1元件形成區域32a上；及側壁間隔件，其以包圍閘極電極36a之方式設置於閘極電極36a之側壁。又，放大電晶體AMP進而包含：通道形成區域，其於閘極電極36a之正下之p型井區域22形成通道(導通路)；一對主電極區域37b及37c，其等隔著該通道形成區域於通道長度方向(閘極長度方向)互相分開設置於p型井區域22內，且作為源極區域及汲極區域發揮功能。
選擇電晶體SEL與上述第1實施形態同樣，包含：閘極絕緣膜35，其設置於半導體層20之第1面S1側之第1元件形成區域32a上；閘極電極36s，其介隔閘極絕緣膜35設置於第1元件形成區域32a上；及側壁間隔件，其以包圍閘極電極36s之方式設置於閘極電極36s之側壁。又，選擇電晶體SEL進而包含：通道形成區域，其於閘極電極36s之正下之p型井區域22形成通道(導通路)；一對主電極區域37d及37b，其等隔著該通道形成區域於通道長度方向(閘極長度方向)互相分開設置於p型井區域22內，且作為源極區域及汲極區域發揮功能。
該第16實施形態中，如圖43所示，放大電晶體AMP及選擇電晶體SEL亦共用放大電晶體AMP之一主電極區域(源極區域)37b、及選擇電晶體SEL之另一主電極區域(汲極區域)37b。
＜傳輸電晶體＞ 如圖42所示，傳輸電晶體TRL與上述第3實施形態同樣，包含：閘極絕緣膜35，其設置於半導體層20之第1面S1側之第2元件形成區域32b上；閘極電極36t，其介隔閘極絕緣膜35設置於第2元件形成區域32a上；及側壁間隔件，其以包圍閘極電極36t之方式設置於閘極電極36t之側壁。又，傳輸電晶體TRL進而包含：通道形成區域，其於閘極電極36t之正下之p型井區域22形成通道(導通路)；一對主電極區域37e及37f，其等隔著該通道形成區域於通道長度方向(閘極長度方向)互相分開設置於p型井區域22內，且作為源極區域及汲極區域發揮功能。且，傳輸電晶體TRL與上述之放大電晶體AMP或選擇電晶體SEL不同，進而包含n型中繼區域38，該n型中繼區域38設置於一主電極區域37e與n型半導體區域23間之p型井區域22，且與一主電極區域37e及n型半導體區域23各自電性連接。n型中繼區域38以n型半導體區域構成。 該實施形態中，傳輸電晶體TRL以一對主電極區域(源極區域及汲極區域)互相分開配置於與半導體層20之厚度方向(Z方向)正交之方向(X方向或Y方向)之橫向型(橫型)構成，但亦可以閘極電極之一部分或整體介隔閘極絕緣膜嵌入至半導體層20之溝槽部內之縱向型(縱型)構成。
＜重設電晶體及切換電晶體＞ 圖41所示之重設電晶體RST及切換電晶體FDG各者雖未詳細圖示，但為與上述放大電晶體AMP及選擇電晶體SEL大致相同之構成。且，重設電晶體RST及切換電晶體FDG共用重設電晶體RST之一主電極區域(源極區域)、及切換電晶體FDG之另一主電極區域(汲極區域)。
＜像素間分離區域＞ 如圖42及圖43所示，該第16實施形態之像素間分離區域25Q基本上為與上述第3實施形態之分離區域25C相同之構成，沿半導體層20之厚度方向之縱剖面之構造不同。即，該第16實施形態之像素間分離區域25Q包含設置於半導體層20之掘入部26、及填充於該掘入部26之填充絕緣膜29。作為填充絕緣膜29，可使用例如氧化矽膜。
像素間分離區域25Q於半導體層20之厚度方向延伸，一端側與元件形成區域31連結，一端側之相反側到達半導體層20之第2面S2。且，像素間分離區域25Q與上述第1實施形態之分離區域25及第3實施形態之分離區域25C同樣，成為於X方向延伸之第1部分25x及於Y方向延伸之第2部分25y正交之格柵狀之平面圖案。且，複數個光電轉換區域21之各個光電轉換區域21之X方向之兩端側由像素間分離區域25Q之彼此相鄰之2個第2部分25y區劃，Y方向之兩端側由像素間分離區域25Q之彼此相鄰之2個第1部分25x區劃。
＜元件分離區域之平面圖案及像素電晶體之平面配置圖案＞ 如圖41所示，X方向上彼此相鄰之2個光電轉換區域21、21中，各個元件分離區域(32a、32b)之平面圖案及像素電晶體(AMP、SEL、TRL、RST、FDG)之配置平面圖案成為以該等2個光電轉換區域21、21間之像素間分離區域25Q(25y)為反轉軸之反轉圖案。又，Y方向上彼此相鄰之2個光電轉換區域21、21中，各個元件分離區域(32a、32b)之平面圖案及像素電晶體(AMP、SEL、TRL、RST、FDG)之平面配置圖案成為以該等2個光電轉換區域21、21間之像素間分離區域25Q(25x)為反轉軸之反轉圖案。即，該第16實施形態之像素陣列部2A與上述第1及第3實施形態同樣，包含俯視時同一功能之像素電晶體介隔像素間分離區域25Q彼此相鄰之光電轉換區域21。圖42及圖43中，作為一例，圖示X方向上各個傳輸電晶體TRL及各個放大電晶體AMP彼此相鄰之2個光電轉換區域21(21q 1、21q 2)。
如圖42所示，彼此相鄰之2個光電轉換區域21(21q 1、21q 2)之各個傳輸電晶體TRL(TRL1、TRL2)中，一對主電極區域37e及37f中之另一主電極區域37f介隔元件分離區域31彼此相鄰。 又，如圖43所示，彼此相鄰之2個光電轉換區域21(21q 1、21q 2)之各個放大電晶體AMP(AMP1、AMP2)中，一對主電極區域37b及37c中之另一主電極區域37c介隔元件分離區域31彼此相鄰。 另，光電轉換區域21之配置圖案並非限定於圖41所示之反轉圖案，亦可為其他配置圖案。
＜多層配線層＞ 如圖42及圖43所示，於半導體層20之第1面S1側，設有多層配線層40。該第16實施形態之多層配線層40基本上為與上述第1及第3實施形態之多層配線層40相同之構成。且，該第16實施形態之多層配線層40重新包含接觸電極42q 1、42q 2及配線43q。接觸電極42q 1及42q 2設置於多層配線層40之層間絕緣膜41。配線43q形成於第1層配線層。層間絕緣膜41以覆蓋半導體層20之第1面S1側之像素電晶體(AMP、SEL、RST、FDG、TRL)之方式設置。
如圖42所示，2個光電轉換區域21(21q 1、21q 2)中，設置於一光電轉換區域21q 1之傳輸電晶體TRL1之另一主電極區域37f經由嵌入至多層配線層40之層間絕緣膜41之接觸電極42f(42f 1)，與形成於多層配線層40之第1層配線層43之配線43f(43f 1)電性連接。又，設置於另一光電轉換區域21q 2之傳輸電晶體TRL2之另一主電極區域37f經由嵌入至多層配線層40之層間絕緣膜41之接觸電極42f(42f 2)，與形成於多層配線層40之第1層配線層43之配線43f(43f 2)電性連接。配線43f 1及配線43f 2與設置於每個光電轉換區域21(像素3)之上述讀出電路15之輸入側分別單獨地電性連接。
如圖43所示，於2個光電轉換區域21(21q 1、21q 2)中，設置於一光電轉換區域21q 1之放大電晶體AMP1之另一主電極區域37c經由嵌入至多層配線層40之層間絕緣膜41之接觸電極42c(42c 1)，與形成於多層配線層40之第1層配線層43之配線43c(43c 1)電性連接。又，設置於另一光電轉換區域21q 2之放大電晶體AMP2之另一主電極區域37b經由嵌入至多層配線層40之層間絕緣膜41之接觸電極42c(42c 2)，與形成於多層配線層40之第1層配線層43之配線43c(43c 2)電性連接。
此處，該第16實施形態中，圖42所示之接觸電極42f 1及42f 2相當於本技術之「第1及第2接觸電極」之一具體例，圖43所示之接觸電極42c 1及42c 2相當於本技術之「第1及第2接觸電極」之一具體例。且，接觸電極42q 1及42q 2相當於本技術之「障壁導體」之一具體例。
如圖41及圖42所示，俯視時於接觸電極42f 1與接觸電極42f 2間，設有作為障壁導體之接觸電極42q 1。接觸電極42q 1與接觸電極42f 1及42f 2同樣，嵌入至層間絕緣膜41。且，接觸電極42q 1與形成於多層配線層40之第1層配線層43之配線43q電性連接。
又，如圖41及圖43所示，俯視時於接觸電極42c 1與接觸電極42c 2間，設有作為障壁導體之接觸電極42q 2。接觸電極42q 2與接觸電極42c 1及42c 2同樣，嵌入至層間絕緣膜41。且，接觸電極42q 2與接觸電極42q 1同樣，與配線43q電性連接。
如圖42及圖43所示，接觸電極42q 1及42q 2各自於俯視時與元件分離區域31及像素間分離區域25Q重疊設置。即，接觸電極42q 1及42q 2各自介隔元件分離區域31，設置於像素間分離區域25Q上。且，接觸電極42q 1及42q 2各自於層間絕緣膜41之膜厚方向(Z方向)延伸，一端側連接於元件分離區域31之表面，另一端側與配線43q電性及機械性連接。
如圖42及圖43所示，配線43q與接觸電極42q 1及42q 2各者電性連接。且，該第16實施形態中，雖不限定於此，但對配線43q施加第1基準電位V 1作為電源電位。即，接觸電極42q 1及42q 2各自經由配線43q被施加(供給)第1基準電位V 1，電位固定為該第1基準電位V 1。作為第1基準電位V 1，例如施加0 V。
配線43q雖未圖示，但例如與供給一定之電源電位之電源產生電路(驅動電路)電性連接，被施加自該電源產生電路供給之第1基準電位V 1。對配線43q施加(供給)第1基準電位V 1於光電轉換部24之光電轉換期間，或讀出電路15所含之像素電晶體(AMP、SEL、RST、FDG、TRL)之驅動期間保持。 另，配線43q亦可構成為與圖1所示之複數個接合墊14中自外部施加電源電位之接合墊14電性連接。
如圖42所示，配線43q於俯視時設置於配線43f 1與43f 2之間。又，如圖43所示，配線43q於俯視時設置於配線43c 1與43c 2之間。
如圖42所示，接觸電極42q 1不限定於此，橫剖面(與接觸電極42q 1之延伸方向(Z方向)正交之方向之剖面)之形狀及大小與接觸電極42f 1及42f 2相同。又，接觸電極42q 2亦不限定於此，橫剖面(與接觸電極42q 2之延伸方向(Z方向)正交之方向之剖面)之形狀及大小與接觸電極42c 1及42c 2相同。接觸電極42q 1及42q 2可以與接觸電極42f(42f 1、42f 2)及42c(42c 1、42c 2)相同之步驟形成，該情形時，以與接觸電極42f及42c相同之材料構成。
《第16實施形態之主要效果》 接著，針對該第16實施形態之主要效果，使用圖44及圖45進行說明。圖44係用以說明該第16實施形態之效果之縱剖視圖。圖45係模式性顯示比較例之縱剖面構造之縱剖視圖。
如圖45所示，比較例中，排列於X方向之2個光電轉換區域21(21q 1、21q 2)中，設置於一光電轉換區域21q 1之傳輸電晶體TRL1之另一主電極區域37f、與設置於另一光電轉換區域21q 2之傳輸電晶體TR2之另一主電極區域37f介隔元件分離區域31彼此相鄰。且，於傳輸電晶體TRL1之主電極區域37f連接有接觸電極42f 1，於傳輸電晶體TRL2之主電極區域37f連接有接觸電極42f 2。即，2個接觸電極42f 1、42f 2彼此相鄰配置。
如此，於2個接觸電極42f 1、42f 2彼此相鄰配置之情形時，如圖45所示，形成將一接觸電極42f 1設為一電極，將另一接觸電極42f 2設為另一電極之寄生電容(耦合電容)62q。且，一傳輸電晶體TRL1動作時之雜訊(電位之波動)經由該寄生電容62q自一接觸電極42f 1傳播至另一接觸電極42f 2，又，相反地，另一傳輸電晶體TRL2動作時之雜訊自另一接觸電極42f 2傳播至一接觸電極42f 1。該等2個接觸電極42f 1與42f 2間之雜訊傳播成為招致畫質劣化之原因，可靠性降低。
具體而言，若參照上述第3實施形態之圖15說明，則具有紅色(R)之彩色濾光片55之像素3(Gr像素3)、與具有藍色(B)之彩色濾光片55之像素3(Gb像素3)中，光電轉換部24經由導電路徑連接於不同之讀出電路15。因此，如圖45所示，經由寄生電容62q，雜訊於接觸電極42f 1與接觸電極42f 2間傳播，於Gr像素3與Gb像素3中產生輸出階差，於像素3間產生輸出偏差。該像素3間之輸出偏差成為招致畫質劣化之原因，於謀求提高可靠性而言需要解決。
相對於此，如圖44所示，該第16實施形態中，於接觸電極42f 1與接觸電極42f 2間設有接觸電極42q 1。且，該接觸電極42q 1例如與被施加0 V之第1基準電位V 1之配線42q電性連接。其結果，雖於接觸電極42f 1與接觸電極42q 1間、及接觸電極42f 2與接觸電極42q 1間分別形成寄生電容62q 1，但可以配線42q吸收雜訊(電位之波動)，可減小接觸電極42f 1與接觸電極42f 2間之寄生電容。換言之，可抑制接觸電極42f 1與接觸電極42f 2間之雜訊(電位波動)之傳播。 且，由於可抑制2個接觸電極42f 1與42f 2間之雜訊(電位波動)之傳播，故可抑制因Gr像素3與Gb像素3之輸出階差引起之像素3間之輸出偏差，抑制畫質劣化。換言之，可謀求高畫質化。因此，根據該第16實施形態之固體攝像裝置1Q，可謀求高畫質化。又，根據該第16實施形態之固體攝像裝置1Q，可抑制畫質劣化，謀求可靠性之進而提高。
近年來，固體攝像裝置或測距裝置等光檢測裝置中，由於伴隨光電轉換區域21之細微化，有2個接觸電極42f 1與42f 2間之距離變小之傾向，故如該第16實施形態般，重要的是於2個接觸電極42f 1與42f 2間配置接觸電極42q 1，抑制雜訊(電位波動)之傳播。因此，藉由抑制2個接觸電極42f 1與42f 2間之雜訊傳播，可抑制畫質劣化，且謀求光電轉換區域21之細微化。
該第16實施形態之固體攝像裝置1Q於連接於接觸電極42f 1之配線43f 1、與連接於接觸電極42f 2之配線43f 2間，配置有被施加電位之配線43q。其結果，亦可抑制配線43f 1與配線43f 2間之雜訊(電位波動)之傳播，可抑制畫質劣化，且進而謀求光電轉換區域21之細微化。
如圖43所示，該第16實施形態之固體攝像裝置1Q中，於彼此相鄰之2個光電轉換區域21q 1與21q 2中，設置於一光電轉換區域21q 1之放大電晶體AMP1之另一主電極區域37c、與設置於另一光電轉換區域21q 2之放大電晶體AMP2之另一主電極區域37c介隔元件分離區域31彼此相鄰。且，於放大電晶體AMP1之主電極區域37c連接有接觸電極42c 1，於放大電晶體AMP2之主電極區域37c連接有接觸電極42c 2。且，該等2個接觸電極42c 1與42c 2於X方向上彼此相鄰。且，亦於該2個接觸電極42c 1與42c 2間，設有接觸電極42q 2。且，該接觸電極42q 2與上述接觸電極42q 1同樣，例如與被施加0 V之第1基準電位V 1之配線43q電性連接。因此，根據該第16實施形態之固體攝像裝置1Q，與抑制上述2個接觸電極42f 1與42f 2間之雜訊傳播同樣，可抑制接觸電極42c 1與接觸電極42c 2間之雜訊(電位波動)之傳播。
另，該第16實施形態中，已針對抑制如下之雜訊傳播進行說明，即，分別單獨連接於彼此相鄰之2個光電轉換區域21q 1、21q 2之各個傳輸電晶體TRL1、TRL2之主電極區域37f之2個接觸電極42c 1與42c 2間之雜訊傳播，及分別單獨連接於各個放大電晶體AMP1、AMP2之主電極區域37c之2個接觸電極42c 1與42c 2間之雜訊傳播。然而，本技術並非限定於抑制該等2個接觸電極42f 1(42c 1)與42f 2(42c 2)間之雜訊傳播者，當然可抑制分別連接於介隔元件分離區域31彼此相鄰之其他2個像素電晶體之主電極區域之2個接觸電極間之雜訊傳播。
例如如圖41所示，藉由於分別單獨連接於Y方向上介隔元件分離區域31彼此相鄰之2個選擇電晶體SEL及SEL之各個主電極區域之2個接觸電極42d與42d間設置接觸電極42q 3，可抑制該等2個接觸電極42d與42d間之雜訊傳播。
又，如圖41所示，藉由於分別單獨連接於Y方向上介隔元件分離區域31彼此相鄰之2個重設電晶體RST及RST之各個主電極區域之2個接觸電極42r與42r間設置接觸電極42q 4，可抑制該等2個接觸電極42r與42r間之雜訊傳播。
又，如圖41所示，藉由於分別單獨連接於Y方向上介隔元件分離區域31彼此相鄰之2個放大電晶體AMP及AMP之各個主電極區域之2個接觸電極42c與42c間設置接觸電極42q 5，可抑制該等2個接觸電極42c與42c間之雜訊傳播。
又，如圖41所示，1個光電轉換區域21中，傳輸電晶體TRL之主電極區域37f(參照圖42)與放大電晶體AMP之主電極區域37c(參照圖43)介隔元件分離區域31彼此相鄰之情形時，藉由於連接於傳輸電晶體TRL之主電極區域37f之接觸電極42f、與連接於放大電晶體AMP之主電極區域37c之接觸電極42c間設置接觸電極42q 6，可抑制該等2個接觸電極42f與42c間之雜訊傳播。
即，本技術藉由於分別單獨連接於介隔元件分離區域31彼此相鄰之2個像素電晶體之各個主電極區域之2個接觸電極間設置障壁導體，可抑制該等2個接觸電極42f與42c間之雜訊傳播。障壁導體無須設置於2個接觸電極間之全部，亦可考慮雜訊之傳播程度或佈局等而選擇性設置。
另，該第16實施形態之接觸電極42q 3～42q 6亦相當於本技術之「障壁導體」。
《第16實施形態之變化例》 ＜第1變化例＞ 上述第16實施形態中，已針對關於接觸電極42q 1及42q 2之橫剖面形狀及大小，彼此相鄰之2個接觸電極(42f 1與42f 2，42c 1與42c 2)之橫剖面形狀及大小相同之情形進行說明。然而，接觸電極42q 1及42q 2之橫剖面形狀及大小並非必須與2個接觸電極(42f 1與42f 2，42c 1與42c 2)相同。總之，只要俯視時於2個接觸電極(42f 1與42f 2，42c 1與42c 2)間配置接觸電極42q 1、42q 2即可。
例如如圖46所示，亦可以俯視時橫穿X方向上互相分開排列之2個接觸電極42f 1(42c 1)與42f 2(42c 2)間之方式，使接觸電極42q 1(42q 2)之Y方向之寬度Y 1大於接觸電極42f 1及42f 2(42c 1及42c 2)之Y方向之寬度Y 2。又，雖未圖示，但亦可使接觸電極42q 1(42q 2)之Y方向之寬度Y 1小於接觸電極42f 1及42f 2(42c 1及42c 2)之Y方向之寬度Y 2。
此處，接觸電極42q 1(42q 2)作為抑制2個接觸電極42f 1與42f 2間(42c 1與42c 2間)之雜訊傳播之障壁發揮功能。因此，較佳為接觸電極42q 1(42q 2)以俯視時橫穿2個接觸電極42f 1與42f 2間(42c 1與42c 2間)之方式設置。
該第16實施形態之第1變化例之固體攝像裝置1Q 1中，亦可獲得與上述第16實施形態之固體攝像裝置1Q相同之效果。
＜第2變化例＞ 上述第16實施形態中，如圖41所示，已針對接觸電極42q 1～42q 5散佈存在之情形進行說明。 相對於此，如圖47所示，該第16實施形態之第2變化例中，接觸電極42q以與像素間分離區域25Q同樣之格柵狀之平面圖案構成。該情形時，接觸電極42q成為俯視時按照每個光電轉換區域21包圍光電轉換區域21周圍之平面圖案。換言之，接觸電極42q成為個別包圍彼此相鄰之2個光電轉換區域21各者之平面圖案。
該第16實施形態之第2變化例之固體攝像裝置1Q 2中，亦可獲得與上述第16實施形態之固體攝像裝置1Q相同之效果。
＜第3變化例＞ 上述第16實施形態中，作為接觸電極42q 1、42q 2之縱向之構造，如圖42及圖43所示，已針對接觸電極42q 1及42q 2各自之一端側連接於元件分離區域31之表面之構造進行說明。
相對於此，如圖48所示，該第16實施形態之第3變化例中，接觸電極42q 1之一端側設置於元件分離區域31內。換言之，接觸電極42q 1跨及層間絕緣膜41及元件分離區域31延伸。進而換言之，接觸電極42q 1跨及2個接觸電極42f 1與42f 2間及2個傳輸電晶體TRL1與TRL2間延伸。即，接觸電極42q 1設置於2個接觸電極42q 1與42q 2間，且亦設置於2個傳輸電晶體TRL1及TRL2各自之主電極區域37f間。
根據該第16實施形態之第3變化例之固體攝像裝置1Q 3，介隔元件分離區域31彼此相鄰設置之2個傳輸電晶體TRL1及TRL2中，可減小連接於一傳輸電晶體TRL1之主電極區域37f之接觸電極42f 1、與連接於另一傳輸電晶體TRL2之主電極區域37f之接觸電極42f 2間之寄生電容，且減小一傳輸電晶體TRL1之主電極區域37f與另一傳輸電晶體TRL2之主電極區域37f間之寄生電容。換言之，可抑制接觸電極42f 1與接觸電極42f 2間之雜訊(電位波動)之傳播，且可抑制一傳輸電晶體TRL1之主電極區域37f與另一傳輸電晶體TRL2之主電極區域37f間之雜訊(電位波動)之傳播。因此，根據該第16實施形態之第3變化例之固體攝像裝置1Q 3，可謀求進而高畫質化。又，根據該第16實施形態之第3變化例之固體攝像裝置，可抑制畫質劣化，謀求可靠性之進而提高。
另，該第16實施形態之第3變化例中，作為一例，顯示接觸電極42q 1，但其他接觸電極42q 2～43q 6中，亦與接觸電極42q 1同樣，可設為跨及層間絕緣膜41及元件分離區域31延伸之構成。
＜第4變化例＞ 如圖49所示，該第16實施形態之第4變化例中，具備俯視時嵌入至2個接觸電極42f 1與42f 2間之元件分離區域31之嵌入導體81。且，嵌入導體81設置於傳輸電晶體TRL1之主電極區域37f與傳輸電晶體TRL2之主電極區域37f之間。且，接觸電極42q 1之一端側與嵌入導體81電性及機械性連接，一端側之相反側之另一端側與配線43q電性及機械性連接。
該第16實施形態之第4變化例之固體攝像裝置1Q 4中，亦可獲得與上述第16實施形態之第3變化例之固體攝像裝置相同之效果。
另，該第16實施形態之第4變化例中，作為一例，例示接觸電極42q 1，但其他接觸電極42q 2～43q 6中，亦與接觸電極42q 1同樣，亦可構成為將一端側電性及機械性連接於嵌入至元件分離區域31之嵌入導體81，將另一端側電性及機械性連接於配線43q。
嵌入導體81可如上述第16實施形態之圖41所示之接觸電極42q 1～42q 6般散佈存在，又，亦可如像素間分離區域25Q般由格柵狀之平面圖案構成。於散佈存在之情形時，較佳為以俯視時橫穿2個接觸電極間之方式設置嵌入導體81。作為嵌入導體81，例如可使用導入有降低電阻值之雜質之半導體膜或金屬膜等。
＜第5變化例＞ 上述第16實施形態及第16實施形態之第1～第4實施形態中，如圖42所示，已針對施加0 V之第1基準電位V 1作為施加於配線43q之電源電位之情形進行說明。然而，作為施加於配線43q之電源電位，亦可施加高於第1基準電位V 1之正電位之第2基準電位V 2，或低於第1基準電位V 1之負電位之第3基準電位V 3。該情形時，亦可獲得與上述第16實施形態及第16實施形態之第1～第4實施形態相同之效果。
＜第6變化例＞ 又，配線43q亦可不電位固定為電源電位，而設為電性懸浮之浮動狀態(漂浮狀態)。該情形時，較佳為配線43q保持可吸收2個接觸電極42f 1與42f 2間之雜訊(電位波動)之電容。例如，於配線層43內拉繞配線43q，將與其他電位之配線之寄生電容附加於配線43q。該情形時，亦可獲得與上述第16實施形態及第16實施形態之第1～第5變化例相同之效果。 另，將配線43q設為浮動狀態，將與其他電位之配線之寄生電容附加於配線43q之方法亦可適用於上述第16實施形態及第16實施形態之第1～第4變化例中。
[第17實施形態] 本技術之第17實施形態之固體攝像裝置1R基本上為與上述第16實施形態之固體攝像裝置1Q相同之構成，以下之構成不同。 即，如圖50所示，該第16實施形態之固體攝像裝置1R具備上述第3實施形態之圖15所示之分離區域25C，取代上述第16實施形態之圖42所示之像素間分離區域25Q。且，接觸電極42q 1之一端側與分離區域25C之浮動導體64電性及機械性連接。且，上述第16實施形態中，具備配線43q，但該第17實施形態中，不具備配線43q。 另，圖50中雖省略圖示，但該第17實施形態之固體攝像裝置1R中，亦於半導體層20之光入射面側(第2面S2側)，具備圖42所示之彩色濾光片55、微透鏡56。
浮動導體64未電位固定為電源電位，而成為電性懸浮之浮動狀態。且，浮動導體64於半導體層20之厚度方向延伸，成為俯視時之形狀為格柵狀之平面圖案，故保持可吸收2個接觸電極42f 1與42f 2間之雜訊(電位波動)之電容。 因此，該第17實施形態之固體攝像裝置1R中，亦可獲得與上述第16實施形態及第16實施形態之第1～第6變化例相同之效果。
另，該第17實施形態中，作為一例，例示接觸電極42q 1，但圖42所示之其他接觸電極42q 2～42q 6中，亦與接觸電極42q 1同樣，較佳為將各自之一端側與分離區域25C之浮動導體64電性及機械性連接。 又，該第17實施形態中，已針對將作為障壁導體之接觸電極42q 1連接於分離區域25C之浮動導體64之情形進行說明，但亦可將分離區域25C之浮動導體64作為對接觸電極42q 1供給電位之電位供給用配線使用。該情形時，浮動導體64例如與供給恆定之電源電位之電源產生電路(驅動電路)電性連接，被施加自該電源產生電路供給之電源電位。又，該情形時，浮動導體64亦可構成為與圖1所示之複數個接合墊14中自外部施加電源電位之接合墊14電性連接。總之，亦可對分離區域之導體連接障壁導體。
[第18實施形態] 本技術之第18實施形態之固體攝像裝置1S基本上為與上述第16實施形態之固體攝像裝置1Q相同之構成，以下之構成不同。 即，如圖51所示，該第18實施形態之固體攝像裝置1S具備上述第1實施形態之圖6所示之分離區域25，進而具備圖6所示之透明電極52，取代上述第16實施形態之圖42所示之像素間分離區域25Q。且，接觸電極42q 1之一端側與分離區域25之導體28電性及機械性連接。且，上述第16實施形態中，具備配線43q，但該第17實施形態中，亦與上述第17實施形態同樣，不具備上述第16實施形態之圖42所示之配線43q。 另，圖51中雖省略圖示，但該第18實施形態之固體攝像裝置1S中，亦於半導體層20之光入射面側(第2面S2側)，具備圖6所示之彩色濾光片55、微透鏡56。
對透明電極52施加第1基準電位V 1作為電源電位(電源電壓)。且，分離區域25之導體28電位固定為施加於透明電極52之第1基準電位V 1。透明電極52雖未圖示，但例如與供給恆定之電源電位之電源產生電路(驅動電路)電性連接，被施加自該電源產生電路供給之電源電位。該第18實施形態中，雖不限定於此，但對透明電極52施加例如0 V作為第1基準電位V 1。對透明電極52施加第1基準電位V 1，及導體28之第1基準電位之電位固定係於光電轉換部24之光電轉換期間，或讀出電路15所含之像素電晶體(AMP、SEL、RST、FDG、TRL)之驅動期間保持。
透明電極52及分離區域25之導體28可視為(作為)被施加電位之配線(處理)。因此，該第18實施形態之接觸電極42q 1與被施加電源電位之透明電極52及分離區域25之導體28電性連接。
另，作為電源電位，亦可施加高於第1基準電位V 1之正電位之第2基準電位V 2，或低於第1基準電位V 1之負電位之第3基準電位V 3。 又，透明電極52亦可構成為與圖1所示之複數個接合墊14中自外部施加電源電位之接合墊14電性連接。
該第18實施形態之固體攝像裝置1S中，亦可獲得與上述第16實施形態及第16實施形態之第1～第6變化例相同之效果。
[第19實施形態] 本技術之第19實施形態之固體攝像裝置1T基本上為與上述第16實施形態之固體攝像裝置1Q相同之構成，元件分離區域之構成不同。 即，如圖52所示，該第19實施形態之固體攝像裝置1T具備包含半導體區域之元件分離區域82，取代上述第16實施形態之圖42所示之元件分離區域31。元件分離區域82例如以p型半導體區域構成。元件分離區域82相當於本技術之「分離區域」之一具體例。 另，圖52中雖省略圖示，但該第19實施形態之固體攝像裝置1T中，亦於半導體層20之光入射面側(第2面S2側)，具備圖42所示之彩色濾光片55、微透鏡56。
該第19實施形態中，接觸電極42q 1之一端側連接於元件分離區域8之表面，一端側之相反側之另一端側與配線43q電性及機械性連接。像素間分離區域25Q之一端側與元件分離區域82連結，一端側之相反側到達半導體層20之第2面S2。第2元件形成區域32b及第1元件形成區域32a由元件分離區域82區劃，電性及構造性分離。
圖52中，作為一例，例示接觸電極42q 1，但其他接觸電極42q 2～42q 6中，亦與接觸電極42q 1同樣，各自之一端側連接於元件分離區域8之表面，一端側之相反側之另一端側與各個配線電性及機械性連接。
該第19實施形態之固體攝像裝置1T中，亦可獲得與上述第16實施形態及第16實施形態之第1～第6變化例相同之效果。
另，上述第16實施形態中，已針對於半導體層20之掘入部26嵌入有填充絕緣膜29之嵌入型像素間分離區域進行說明。然而，本技術亦可適用於使用包含半導體區域之擴散型像素間分離區域之情形。
又，上述第16實施形態中，已針對一端側與元件形成區域31連結，一端側之相反側到達半導體層20之第2面S2之像素間分離區域25Q進行說明。然而，本技術亦可適用於像素間分離區域25Q與元件形成區域31及半導體層20之第2面S2之至少任一者分開之情形。 又，上述第16實施形態中，已將元件分離區域31作為本技術之「分離區域」之一具體例進行說明，但亦可包括元件分離區域31及像素間分離區域25Q在內視作(處理)為本技術之「分離區域」。
[第20實施形態] 《對電子機器之應用例》 本技術(本揭示之技術)可適用於例如數位靜態相機、數位視訊相機等攝像裝置、具備攝像功能之行動電話、或具備攝像功能之其他機器等各種電子機器。
圖53係顯示本技術之第20實施形態之電子機器(例如相機)之概略構成之圖。
如圖53所示，電子機器200具備固體攝像裝置201、光學透鏡202、快門裝置203、驅動電路204及信號處理電路205。顯示該電子機器200將本技術之第1實施形態至第19實施形態之固體攝像裝置作為固體攝像裝置201，使用於電子機器(例如相機)時之實施形態。
光學透鏡202使來自被攝體之像光(入射光206)成像於固體攝像裝置1之攝像面上。藉此，遍歷一定期間，於固體攝像裝置201內累積信號電荷。快門裝置203控制向固體攝像裝置201之光照射期間及遮光期間。驅動電路204供給控制固體攝像裝置201之傳輸動作及快門裝置203之快門動作之驅動信號。藉由自驅動電路204供給之驅動信號(時序信號)，進行固體攝像裝置201之信號傳輸。信號處理電路205對自固體攝像裝置201輸出之信號(像素信號)進行各種信號處理。將進行信號處理後之影像信號記憶於記憶體等記憶媒體或輸出至監視器。
藉由此種構成，第20實施形態之電子機器200中，固體攝像裝置201中，藉由光反射抑制部，可抑制遮光膜或與空氣層相接之絕緣膜之光反射，故可抑制偏差，可謀求畫質提高。
另，作為可適用上述實施形態之固體攝像裝置之電子機器200，並非限定於相機者，亦可適用於其他電子機器。例如，亦可適用於行動電話或平板終端等移動機器專用之相機模組等攝像裝置。
又，本技術除作為上述之影像感測器之固體攝像裝置外，亦可適用於包含稱為ToF(Time of Flight：飛行時間)感測器，測定距離之測距感測器等之光檢測裝置全體。測距感測器為如下之感測器：向物體發出照射光，檢測該照射光於物體之表面反射而返回之反射光，基於自發出照射光至接收反射光之飛行時間，算出與物體相隔之距離。作為該測距感測器之元件分離區域之構造，可採用上述之元件分離區域之構造。
另，本技術亦可採取如下之構成。 (1) 一種光檢測裝置，其具備： 半導體層，其具有於厚度方向上互相位於相反側之第1面及第2面； 複數個光電轉換區域，其等介隔於上述半導體層之厚度方向延伸之分離區域，彼此相鄰設置於上述半導體層； 電晶體，其按照上述每個光電轉換區域設置於上述半導體層之上述第1面側； 導體，其設置於上述分離區域，且於上述半導體層之厚度方向延伸；及 透明電極，其設置於上述半導體層之上述第2面側，於上述半導體層之上述第2面側與上述導體電性連接，且被施加電位。 (2) 如上述(1)所記載之光檢測裝置，其中上述透明電極於俯視時與上述分離區域重疊。 (3) 如上述(1)或(2)所記載之光檢測裝置，其中上述透明電極以俯視時遍及上述複數個光電轉換區域擴展之整面狀之平面圖案構成。 (4) 如上述(1)或(2)所記載之光檢測裝置，其中上述透明電極以格柵狀之平面圖案構成。 (5) 如上述(1)或(2)所記載之光檢測裝置，其中上述透明電極以環狀之平面圖案構成。 (6) 如上述(1)或(2)所記載之光檢測裝置，其中上述透明電極以條紋狀之平面圖案構成。 (7) 如上述(1)至(6)中任一者所記載之光檢測裝置，其中上述導體介隔分離絕緣膜嵌入至上述半導體層之掘入部。 (8) 一種光檢測裝置，其具備： 半導體層，其具有於厚度方向上互相位於相反側之第1面及第2面； 複數個光電轉換區域，其等介隔於上述半導體層之厚度方向延伸之分離區域，彼此相鄰設置於上述半導體層；及 電晶體，其按照上述每個光電轉換部，設置於上述半導體層之上述第1面側；且 上述分離區域包含於上述半導體層之厚度方向延伸，且為電性懸浮狀態之浮動導體。 (9) 如上述(8)所記載之光檢測裝置，其中上述浮動導體之深度為距上述半導體層之上述第1面2 μm以上。 (10) 如上述(8)或(9)所記載之光檢測裝置，其中上述浮動導體到達上述半導體層之上述第2面。 (11) 如上述(8)至(10)中任一者所記載之光檢測裝置，其中上述浮動導體與上述半導體層之第2面分開。 (12) 如上述(8)至(11)中任一者所記載之光檢測裝置，其中上述浮動導體由導電性之半導體膜或金屬膜構成。 (13) 如上述(8)至(12)中任一者所記載之光檢測裝置，其中上述浮動導體介隔分離絕緣膜嵌入至上述半導體層之掘入部。 (14) 如上述(8)至(13)中任一者所記載之光檢測裝置，其進而具備設置於上述半導體層之上述第1面側的多層配線層。 (15) 一種光檢測裝置，其具備： 半導體層，其具有於厚度方向上互相位於相反側之第1面及第2面； 複數個光電轉換區域，其等介隔於上述半導體層之厚度方向延伸之分離區域，彼此相鄰設置於上述半導體層；且 上述複數個光電轉換區域之各個光電轉換區域具備： 光電轉換部，其設置於上述半導體層； 井區域，其於俯視時與上述光電轉換部重疊設置於上述半導體層之第1面側；及 電晶體，其設置於上述井區域；且 上述分離區域包含於上述半導體層之厚度方向延伸之導體， 介隔上述分離區域彼此相鄰之上述光電轉換區域之各個上述井區域經由上述分離區域之上述導體電性連接。 (16) 如上述(15)所記載之光檢測裝置，其中上述導體由與上述井區域同一導電型之半導體膜構成。 (17) 如上述(15)或(16)所記載之光檢測裝置，其中上述導體包含：頭部，其設置於上述半導體層之上述第1面側，且與上述井區域電性連接；及主體部，其自上述頭部朝上述半導體層之上述第2面側以窄於上述頭部之寬度突出。 (18) 如上述(15)至(17)中任一者所記載之光檢測裝置，其中 上述井區域由第1導電型構成， 上述光電轉換區域包含： 第2導電型之第1半導體區域；及 第1導電型之第2半導體區域，其設置於上述第1半導體區域之上述分離區域側間。 (19) 如上述(15)至(18)中任一者所記載之光檢測裝置，其中 上述複數個光電轉換區域包含： 第1光電轉換區域，其具有設置於上述井區域，且被施加電位之供電用接觸區域；及 第2光電轉換區域，其不具有上述供電用接觸區域。 (20) 如上述(15)至(19)中任一者所記載之光檢測裝置，其中上述導體於上述半導體層之上述第1面側，與被施加電位之電極電性連接。 (21) 如上述(15)至(19)中任一者所記載之光檢測裝置，其中上述導體於上述半導體層之上述第2面側，與被施加電位之電極電性連接。 (22) 一種光檢測裝置，其具備： 半導體層，其具有於厚度方向上互相位於相反側之第1面及第2面；及 像素陣列部，其二維平面狀配置有複數個像素，該等像素於上述半導體層具有由於上述半導體層之厚度方向延伸之分離區域區劃之光電轉換區域；且 上述光電轉換區域具備： 光電轉換部，其設置於上述半導體層；及 電晶體，其設置於上述半導體層之上述第1面側；且 上述分離區域包含於上述半導體層之厚度方向延伸之導體， 上述導體於上述像素陣列部周圍，經由接觸部與被施加電位之配線電性連接。 (23) 如上述(22)所記載之光檢測裝置，其中上述接觸部於上述像素陣列部周圍散佈存在複數個。 (24) 如上述(22)或(23)所記載之光檢測裝置，其中上述接觸部配置於俯視時與上述分離區域重疊之位置。 (25) 如上述(22)至(24)中任一者所記載之光檢測裝置，其中 上述分離區域及上述導體以格柵狀之平面圖案構成， 上述分離區域包含位於上述像素陣列部周圍之第1分離區域、及位於較上述第1分離區域更內側之第2分離區域， 上述接觸部分別配置於俯視時與上述第1分離區域重疊之位置及與上述第2分離區域重疊之位置。 (26) 如上述(22)至(25)中任一者所記載之光檢測裝置，其中於上述像素陣列部外側之上述半導體層設置周邊井區域， 上述周邊井區域與上述配線電性連接。 (27) 如上述(22)至(26)中任一者所記載之光檢測裝置，其進而具備設置於上述半導體層之上述第1面側，且包含上述配線及上述接觸部的多層配線層。 (28) 如上述(22)至(27)中任一者所記載之光檢測裝置，其中上述配線設置於上述半導體層之上述第2面側。 (29) 一種光檢測裝置，其具備： 半導體層，其具有於厚度方向上互相位於相反側之第1面及第2面； 分離區域，其設置於上述半導體層； 第1及第2電晶體，其等之各個主電極區域介隔上述分離區域，彼此相鄰設置於上述半導體層之上述第1面側； 絕緣層，其覆蓋上述第1及第2電晶體，設置於上述半導體層之上述第1面側； 第1及第2接觸電極，其等設置於上述絕緣層，且分別與上述第1及第2電晶體之各個上述主電極區域單獨電性連接；及 障壁導體，其設置於上述第1接觸電極與上述第2接觸電極之間。 (30) 如上述(29)所記載之光檢測裝置，其中上述障壁導體與被施加電位之配線電性連接。 (31) 如上述(29)或(30)所記載之光檢測裝置，其中上述障壁導體與電性浮動狀態之配線電性連接。 (32) 如上述(29)至(31)中任一者所記載之光檢測裝置，其中上述障壁導體與上述分離區域重疊設置。 (33) 如上述(29)至(32)中任一者所記載之光檢測裝置，其中上述障壁導體橫穿上述第1接觸電極與上述第2接觸電極之間。 (34) 如上述(29)至(33)中任一者所記載之光檢測裝置，其進而具備複數個光電轉換區域，其等由於上述半導體層之厚度方向延伸之像素間分離區域區劃，且 上述複數個光電轉換區域包含設有上述第1電晶體之第1光電轉換區域、及設有上述第2電晶體之第2光電轉換區域， 上述障壁導體以個別包圍上述第1及第2光電轉換區域之各者之平面圖案構成。 (35) 如上述(29)至(34)中任一者所記載之光檢測裝置，其中上述障壁導體亦設置於上述第1電晶體之上述主電極區域與上述第2電晶體之上述主電極區域之間。 (36) 如上述(29)至(35)中任一者所記載之光檢測裝置，其進而具備分離導體，該分離導體設置於上述第1電晶體之上述主電極區域與上述第2電晶體之上述主電極區域間之上述分離區域，且與上述障壁導體電性連接。 (37) 如上述(29)至(36)中任一者所記載之光檢測裝置，其中上述分離區域為設置於上述半導體層之上述第1面側之元件分離區域。 (38) 如上述(29)至(36)中任一者所記載之光檢測裝置，其中上述分離區域包含：元件分離區域，其設置於上述半導體層之上述第1面側；及像素間分離區域，其自上述元件分離區域朝上述半導體層之上述第2面側延伸。 (39) 一種電子機器，其具備：上述(1)、(8)、(15)、(22)及(29)中任一者所記載之光檢測裝置；光學透鏡，其使來自被攝體之像光成像於上述光檢測裝置之攝像面上；及信號處理電路，其對自上述光檢測裝置輸出之信號進行信號處理。
本技術之範圍並非限定於圖示所記載之例示性實施形態者，亦包含發揮與本技術之目標效果均等之效果之所有實施形態。再者，本技術之範圍並非限定於由技術方案劃定之發明特徵之組合者，可由所有揭示之各個特徵中特定特徵之所有期望之組合劃定。
本技術之範圍並非限定於圖示所記載之例示性實施形態者，亦包含發揮與本技術之目標效果均等效果之所有實施形態。再者，本技術之範圍並非限定於由技術方案劃定之發明特徵之組合者，可由全部揭示之各個特徵中特定特徵之所有期望之組合劃定。
1A:固體攝像裝置 1B:固體攝像裝置 1C:固體攝像裝置 1D:固體攝像裝置 1E:固體攝像裝置 1F:固體攝像裝置 1G:固體攝像裝置 1H:固體攝像裝置 1I:固體攝像裝置 1J:固體攝像裝置 1K:固體攝像裝置 1L:固體攝像裝置 1M:固體攝像裝置 1N:固體攝像裝置 1P:固體攝像裝置 1Q:固體攝像裝置 1Q 1:固體攝像裝置 1Q 2:固體攝像裝置 1Q 3:固體攝像裝置 1Q 4:固體攝像裝置 1R:固體攝像裝置 1S:固體攝像裝置 1T:固體攝像裝置 2:半導體晶片 2A:像素陣列部 2B:周邊部 3:像素 4:垂直驅動電路 5:行信號處理電路 6:水平驅動電路 7:輸出電路 8:控制電路 10:像素驅動線 11:垂直信號線 12:水平信號線 13:邏輯電路 14:接合墊 15:讀出電路 15K:讀出電路 16a:第1像素區塊 16b:第2像素區塊 20:半導體層 21:光電轉換區域 21D:光電轉換區域 21D 1:第1光電轉換區域 21D 2:第2光電轉換區域 21q 1:光電轉換區域 21q 2:光電轉換區域 22:p型井區域 22d:p型井區域 23:n型半導體區域 24:光電轉換部 25:分離區域 25C:分離區域 25D:分離區域 25E:分離區域 25F:分離區域 25G:分離區域 25J:分離區域 25M:分離區域 25Q:像素間分離區域 25x:第1部分 25y:第2部分 25z:交點部 26:掘入部 27:分離絕緣膜 28:導體 29:填充絕緣膜 31:分離區域(元件間分離區域) 32a:第1元件形成區域 32b:第2元件形成區域 32b 1:第1部分 32b 2:第2部分 32b 3:第3部分 32c:第3元件形成區域 32c 1:第1部分 32c 2:第2部分 32c 3:第3部分 32z:供電區域 33:溝槽部 34:絕緣膜(嵌入絕緣膜) 35:閘極絕緣膜 36a:閘極電極 36f:閘極電極 36r:閘極電極 36s:閘極電極 36t:閘極電極 36v:閘極電極 37b:主電極區域 37c:主電極區域 37d:主電極區域 37e:主電極區域 37f:主電極區域 37g:主電極區域 37h:主電極區域 37n:p型供電用接觸區域 37z:供電用接觸區域 38:中繼區域(n型半導體區域) 40:多層配線層 41:層間絕緣膜 42a:接觸電極 42c:接觸電極 42c 1:接觸電極 42c 2:接觸電極 42d:接觸電極 42f:接觸電極 42f 1:接觸電極 42f 2:接觸電極 42g:接觸電極 42q 1～42q 6:接觸電極 42r:接觸電極 42s:接觸電極 42t:接觸電極 42v:接觸電極 42z:供電用接觸電極 42z 1:供電用接觸電極 43:第1層配線層 43a:配線 43c:配線 43c 1:配線 43c 2:配線 43d:配線 43f:配線 43f 1:配線 43f 2:配線 43g:配線 43q:配線 43r:配線 43s:配線 43t:配線 43v:配線 43z:供電用配線 44:層間絕緣膜 44b:供電用接觸電極 44c:供電用接觸電極 45:第2配線層 45a:配線 45b:供電用配線 45b 1:主線部 45b 2:副線部 45c:供電用配線 46:層間絕緣膜 47:第3層配線層 47a:配線 48:保護膜 50:支持基板 51:絕緣膜 51a:隧道絕緣膜 51b:絕緣膜 52:透明電極 52a:整面狀之平面圖案 52b 1:平面圖案 52b 2:平面圖案 52b 3:平面圖案 52b 4:平面圖案 53b 1:格柵狀之平面圖案 53b 2:環狀之平面圖案 53b 3:條紋狀之平面圖案 53b 4:條紋狀之平面圖案 54:遮光膜 55:彩色濾光片 56:微透鏡 61:分離區域 61a:非導體(非摻雜矽膜) 61b:導體(摻雜矽膜) 61c:p型導電部 62a 1:第1寄生電容 62a 2:第2寄生電容 62b 1:第1寄生電容 62b 2:第2寄生電容 62b 3:第3寄生電容 62q 1:寄生電容 63:電容性耦合 64:浮動導體 64a:n型矽膜 64b:p型矽膜 64c:金屬膜 65:n型半導體區域 66:導體 66a:p型矽膜 67:分離區域 68:非摻雜矽膜 70:p型半導體區域 71a:非導體 71b:導體 72a:第1導體 72b:第2導體 73:導體 73a:頭部 73b:主體部 74:供電用配線 74a:供電用接觸部 81:嵌入導體 82:元件分離區域 200:電子機器 201:固體攝像裝置 202:光學透鏡 203:快門裝置 204:驅動電路 205:信號處理電路 206:入射光 AMP:放大電晶體 AMP1:放大電晶體 AMP2:放大電晶體 FD:電荷保持區域 FDG:切換電晶體 PD:pn接合型光電二極體 RST:重設電晶體 S1:第1面 S2:第2面 SEL:選擇電晶體 TRL:傳輸電晶體 TRL1:傳輸電晶體 TRL2:傳輸電晶體 TRV:傳輸電晶體 V 1:第1基準電位 V 2:第2基準電位 V 3:第3基準電位 Vdd:電源線 VSL:垂直信號線 Y 1:寬度 Y 2:寬度
圖1係模式性顯示本技術之第1實施形態之固體攝像裝置之一構成例之平面佈局圖。 圖2係模式性顯示本技術之第1實施形態之固體攝像裝置之一構成例之方塊圖。 圖3係顯示本技術之第1實施形態之固體攝像裝置之像素之一構成例之等效電路圖。 圖4係模式性顯示本技術之第1實施形態之固體攝像裝置之像素陣列部中之分離區域之平面圖案及像素電晶體之配置圖案的俯視圖。 圖5係將圖4之一部分放大之俯視圖。 圖6係模式性顯示沿圖5之a5-a5切斷線之縱剖面構造之縱剖視圖。 圖7係模式性顯示沿圖5之b5-b5切斷線之剖面構造之縱剖視圖。 圖8係模式性顯示比較例之分離區域之縱剖面構造之縱剖視圖。 圖9係模式性顯示第1實施形態之第1變化例之平面佈局圖。 圖10係模式性顯示第1實施形態之第2變化例之平面佈局圖。 圖11係模式性顯示第1實施形態之第3變化例之平面佈局圖。 圖12係模式性顯示第1實施形態之第4變化例之平面佈局圖。 圖13係模式性顯示本技術之第2實施形態之固體攝像裝置之縱剖面構造之縱剖視圖。 圖14係模式性顯示本技術之第3實施形態之固體攝像裝置之像素陣列部中之分離區域之平面圖案及像素電晶體之配置圖案之俯視圖。 圖15係模式性顯示沿圖14之a14-a14切斷線之縱剖面構造之縱剖視圖。 圖16係顯示附加於第3實施形態之分離區域之寄生電容之圖。 圖17係模式性顯示比較例之分離區域之縱剖面構造之縱剖視圖。 圖18係顯示第3實施形態中，分離區域之浮動導體之深度之縱剖視圖。 圖19係模式性顯示第3實施形態之第1變化例之縱剖視圖。 圖20係模式性顯示第3實施形態之第2變化例之縱剖視圖。 圖21係模式性顯示本技術之第4實施形態之固體攝像裝置之像素陣列部中之分離區域之平面圖案及像素電晶體之配置圖案之俯視圖。 圖22係模式性顯示沿圖21之a21-a21切斷線之縱剖面構造之縱剖視圖。 圖23係模式性顯示比較例之分離區域之縱剖面構造之縱剖視圖。 圖24係顯示第4實施形態之第1變化例之俯視圖。 圖25係顯示第4實施形態之第2變化例之俯視圖。 圖26係模式性顯示本技術之第5實施形態之固體攝像裝置之縱剖面構造之縱剖視圖。 圖27係模式性顯示本技術之第6實施形態之固體攝像裝置之縱剖面構造之縱剖視圖。 圖28係模式性顯示本技術之第7實施形態之固體攝像裝置之縱剖面構造之縱剖視圖。 圖29係模式性顯示本技術之第8實施形態之固體攝像裝置之像素陣列部中之分離區域之平面圖案及像素電晶體之配置圖案的俯視圖。 圖30係模式性顯示沿圖29之a29-a29切斷線之縱剖面構造之剖視圖。 圖31係模式性顯示本技術之第9實施形態之固體攝像裝置之縱剖面構造之縱剖視圖。 圖32係模式性顯示本技術之第10實施形態之固體攝像裝置之縱剖面構造之縱剖視圖。 圖33係模式性顯示本技術之第11實施形態之固體攝像裝置之一構成例之平面佈局圖。 圖34A係模式性顯示本技術之第11實施形態之固體攝像裝置之像素陣列部中之分離區域之平面圖案及像素電晶體之配置圖案之俯視圖。 圖34B係將圖34A之一部分放大之俯視圖。 圖34C係顯示本技術之第11實施形態之像素之一構成例之等效電路圖。 圖35係顯示與半導體層之厚度方向正交之橫剖面中之分離區域之橫剖面圖案之圖。 圖36係模式性顯示沿圖34a之a34-a34切斷線之縱剖面構造之要部剖視圖。 圖37係模式性顯示本技術之第12實施形態之固體攝像裝置之縱剖面構造之要部剖視圖。 圖38係模式性顯示本技術之第13實施形態之固體攝像裝置之縱剖面構造之要部剖視圖。 圖39係模式性顯示本技術之第14實施形態之固體攝像裝置之縱剖面構造之要部剖視圖。 圖40係模式性顯示本技術之第15實施形態之固體攝像裝置之縱剖面構造之要部剖視圖。 圖41係模式性顯示本技術之第16實施形態之固體攝像裝置之像素陣列部中之分離區域之平面圖案及像素電晶體之配置圖案之俯視圖。 圖42係模式性顯示沿圖41之a41-a41切斷線之縱剖面構造之縱剖視圖。 圖43係模式性顯示沿圖41之b41-b41切斷線之縱剖面構造之縱剖視圖。 圖44係用以說明第16實施形態之效果之縱剖視圖。 圖45係模式性顯示比較例之縱剖面構造之縱剖視圖。 圖46係模式性顯示第16實施形態之第1變化例之俯視圖。 圖47係模式性顯示第16實施形態之第2變化例之俯視圖。 圖48係模式性顯示第16實施形態之第3變化例之俯視圖。 圖49係模式性顯示第16實施形態之第4變化例之俯視圖。 圖50係模式性顯示本技術之第17實施形態之固體攝像裝置之縱剖面構造之縱剖視圖。 圖51係模式性顯示本技術之第18實施形態之固體攝像裝置之縱剖面構造之縱剖視圖。 圖52係模式性顯示本技術之第19實施形態之固體攝像裝置之縱剖面構造之縱剖視圖。 圖53係顯示本技術之第20實施形態之電子機器之概略構成之圖。
3:像素
20:半導體層
21:光電轉換區域
22:p型井區域
23:n型半導體區域
24:光電轉換部
25:分離區域
25x:第1部分
26:掘入部
27:分離絕緣膜
28:導體
31:分離區域(元件間分離區域)
32a:第1~第3元件形成區域
35:閘極絕緣膜
36a:閘極電極
40:多層配線層
41:層間絕緣膜
42a:接觸電極
43:第1層配線層
43a:配線
51:絕緣膜
51b:絕緣膜
52:透明電極
54:遮光膜
55:彩色濾光片
56:微透鏡
AMP:放大電晶體
AMP1:放大電晶體
PD:pn接合型光電二極體
S1:第1面
S2:第2面

Claims (39)

  1. 一種光檢測裝置，其具備： 半導體層，其具有於厚度方向上互相位於相反側之第1面及第2面； 複數個光電轉換區域，其等介隔於上述半導體層之厚度方向延伸之分離區域，彼此相鄰設置於上述半導體層； 電晶體，其按照上述每個光電轉換區域設置於上述半導體層之上述第1面側； 導體，其設置於上述分離區域，且於上述半導體層之厚度方向延伸；及 透明電極，其設置於上述半導體層之上述第2面側，於上述半導體層之上述第2面側與上述導體電性連接，且被施加電位。
  2. 如請求項1之光檢測裝置，其中上述透明電極於俯視時與上述分離區域重疊。
  3. 如請求項1之光檢測裝置，其中上述透明電極以俯視時遍及上述複數個光電轉換區域擴展之整面狀之平面圖案構成。
  4. 如請求項1之光檢測裝置，其中上述透明電極以格柵狀之平面圖案構成。
  5. 如請求項1之光檢測裝置，其中上述透明電極以環狀之平面圖案構成。
  6. 如請求項1之光檢測裝置，其中上述透明電極以條紋狀之平面圖案構成。
  7. 如請求項1之光檢測裝置，其中上述導體介隔分離絕緣膜嵌入至上述半導體層之掘入部。
  8. 一種光檢測裝置，其具備： 半導體層，其具有於厚度方向上互相位於相反側之第1面及第2面； 複數個光電轉換區域，其等介隔於上述半導體層之厚度方向延伸之分離區域，彼此相鄰設置於上述半導體層；及 電晶體，其按照上述每個光電轉換部，設置於上述半導體層之上述第1面側；且 上述分離區域包含於上述半導體層之厚度方向延伸，且為電性懸浮狀態之浮動導體。
  9. 如請求項8之光檢測裝置，其中上述浮動導體之深度為距上述半導體層之上述第1面2 μm以上。
  10. 如請求項8之光檢測裝置，其中上述浮動導體到達上述半導體層之上述第2面。
  11. 如請求項8之光檢測裝置，其中上述浮動導體與上述半導體層之第2面隔開。
  12. 如請求項8之光檢測裝置，其中上述浮動導體由導電性之半導體膜或金屬膜構成。
  13. 如請求項11之光檢測裝置，其中上述浮動導體介隔分離絕緣膜嵌入至上述半導體層之掘入部。
  14. 如請求項8之光檢測裝置，其進而具備設置於上述半導體層之上述第1面側的多層配線層。
  15. 一種光檢測裝置，其具備： 半導體層，其具有於厚度方向上互相位於相反側之第1面及第2面； 複數個光電轉換區域，其等介隔於上述半導體層之厚度方向延伸之分離區域，彼此相鄰設置於上述半導體層；且 上述複數個光電轉換區域之各個光電轉換區域具備： 光電轉換部，其設置於上述半導體層； 井區域，其於俯視時與上述光電轉換部重疊設置於上述半導體層之第1面側；及 電晶體，其設置於上述井區域；且 上述分離區域包含於上述半導體層之厚度方向延伸之導體， 介隔上述分離區域彼此相鄰之上述光電轉換區域之各個上述井區域經由上述分離區域之上述導體電性連接。
  16. 如請求項15之光檢測裝置，其中上述導體由與上述井區域同一導電型之半導體膜構成。
  17. 如請求項15之光檢測裝置，其中上述導體包含：頭部，其設置於上述半導體層之上述第1面側，且與上述井區域電性連接；及主體部，其自上述頭部朝上述半導體層之上述第2面側以窄於上述頭部之寬度突出。
  18. 如請求項15之光檢測裝置，其中 上述井區域以第1導電型構成， 上述光電轉換區域包含： 第2導電型之第1半導體區域；及 第1導電型之第2半導體區域，其設置於上述第1半導體區域之上述分離區域側間。
  19. 如請求項15之光檢測裝置，其中 上述複數個光電轉換區域包含： 第1光電轉換區域，其具有設置於上述井區域，且被施加電位之供電用接觸區域；及 第2光電轉換區域，其不具有上述供電用接觸區域。
  20. 如請求項15之光檢測裝置，其中上述導體於上述半導體層之上述第1面側，與被施加電位之電極電性連接。
  21. 如請求項15之光檢測裝置，其中上述導體於上述半導體層之上述第2面側，與被施加電位之電極電性連接。
  22. 一種光檢測裝置，其具備： 半導體層，其具有於厚度方向上互相位於相反側之第1面及第2面；及 像素陣列部，其二維平面狀配置有複數個像素，該等像素於上述半導體層具有由於上述半導體層之厚度方向延伸之分離區域區劃之光電轉換區域；且 上述光電轉換區域具備： 光電轉換部，其設置於上述半導體層；及 電晶體，其設置於上述半導體層之上述第1面側；且 上述分離區域包含於上述半導體層之厚度方向延伸之導體， 上述導體於上述像素陣列部周圍，經由接觸部與被施加電位之配線電性連接。
  23. 如請求項22之光檢測裝置，其中上述接觸部於上述像素陣列部周圍散佈存在複數個。
  24. 如請求項22之光檢測裝置，其中上述接觸部配置於俯視時與上述分離區域重疊之位置。
  25. 如請求項22之光檢測裝置，其中 上述分離區域及上述導體以格柵狀之平面圖案構成， 上述分離區域包含位於上述像素陣列部周圍之第1分離區域、及位於較上述第1分離區域更內側之第2分離區域， 上述接觸部分別配置於俯視時與上述第1分離區域重疊之位置及與上述第2分離區域重疊之位置。
  26. 如請求項22之光檢測裝置，其中於上述像素陣列部外側之上述半導體層設置周邊井區域， 上述周邊井區域與上述配線電性連接。
  27. 如請求項22之光檢測裝置，其進而具備設置於上述半導體層之上述第1面側，且包含上述配線及上述接觸部的多層配線層。
  28. 如請求項22之光檢測裝置，其中上述配線設置於上述半導體層之上述第2面側。
  29. 一種光檢測裝置，其具備： 半導體層，其具有於厚度方向上互相位於相反側之第1面及第2面； 分離區域，其設置於上述半導體層； 第1及第2電晶體，其等之各個主電極區域介隔上述分離區域，彼此相鄰設置於上述半導體層之上述第1面側； 絕緣層，其覆蓋上述第1及第2電晶體而設置於上述半導體層之上述第1面側； 第1及第2接觸電極，其等設置於上述絕緣層，且分別與上述第1及第2電晶體之各個上述主電極區域單獨電性連接；及 障壁導體，其設置於上述第1接觸電極與上述第2接觸電極之間。
  30. 如請求項29之光檢測裝置，其中上述障壁導體與被施加電位之配線電性連接。
  31. 如請求項29之光檢測裝置，其中上述障壁導體與電性浮動狀態之配線電性連接。
  32. 如請求項29之光檢測裝置，其中上述障壁導體與上述分離區域重疊設置。
  33. 如請求項29之光檢測裝置，其中上述障壁導體橫穿上述第1接觸電極與上述第2接觸電極之間。
  34. 如請求項29之光檢測裝置，其進而具備由於上述半導體層之厚度方向延伸之像素間分離區域區劃的複數個光電轉換區域，且 上述複數個光電轉換區域包含設有上述第1電晶體之第1光電轉換區域、及設有上述第2電晶體之第2光電轉換區域， 上述障壁導體以個別包圍上述第1及第2光電轉換區域各者之平面圖案構成。
  35. 如請求項29之光檢測裝置，其中上述障壁導體亦設置於上述第1電晶體之上述主電極區域與上述第2電晶體之上述主電極區域之間。
  36. 如請求項29之光檢測裝置，其進而具備分離導體，該分離導體設置於上述第1電晶體之上述主電極區域與上述第2電晶體之上述主電極區域間之上述分離區域，且與上述障壁導體電性連接。
  37. 如請求項29之光檢測裝置，其中上述分離區域為設置於上述半導體層之上述第1面側之元件分離區域。
  38. 如請求項29之光檢測裝置，其中上述分離區域包含：元件分離區域，其設置於上述半導體層之上述第1面側；及像素間分離區域，其自上述元件分離區域朝上述半導體層之上述第2面側延伸。
  39. 一種電子機器，其具備： 光檢測裝置；光學透鏡，其使來自被攝體之像光成像於上述光檢測裝置之攝像面上；及信號處理電路，其對自上述光檢測裝置輸出之信號進行信號處理；且 上述光檢測裝置具備： 半導體層，其具有於厚度方向上互相位於相反側之第1面及第2面； 複數個光電轉換區域，其等介隔於上述半導體層之厚度方向延伸之分離區域，彼此相鄰設置於上述半導體層； 電晶體，其按照上述每個光電轉換區域設置於上述半導體層之上述第1面側； 導體，其設置於上述分離區域，且於上述半導體層之厚度方向延伸；及 透明電極，其設置於上述半導體層之上述第2面側，於上述半導體層之上述第2面側與上述導體電性連接，且被施加電位。
TW111141947A 2021-12-08 2022-11-03 光檢測裝置及電子機器 TW202341454A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021199270 2021-12-08
JP2021-199270 2021-12-08

Publications (1)

Publication Number Publication Date
TW202341454A true TW202341454A (zh) 2023-10-16

Family

ID=86730226

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111141947A TW202341454A (zh) 2021-12-08 2022-11-03 光檢測裝置及電子機器

Country Status (2)

Country Link
TW (1) TW202341454A (zh)
WO (1) WO2023106156A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014022448A (ja) * 2012-07-13 2014-02-03 Toshiba Corp 固体撮像装置
JP2015012126A (ja) * 2013-06-28 2015-01-19 ソニー株式会社 固体撮像素子および駆動方法、並びに電子機器
JP2016039315A (ja) * 2014-08-08 2016-03-22 株式会社東芝 固体撮像素子
JP2017054890A (ja) * 2015-09-08 2017-03-16 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
CN111226318A (zh) * 2017-11-09 2020-06-02 索尼半导体解决方案公司 摄像器件和电子设备
KR20200085983A (ko) * 2019-01-07 2020-07-16 삼성전자주식회사 이미지 센서 및 이의 제조 방법
KR102662233B1 (ko) * 2019-02-28 2024-05-02 삼성전자주식회사 이미지 센서
CN114586161A (zh) * 2019-12-09 2022-06-03 索尼半导体解决方案公司 固态摄像元件和电子设备
JP2021101491A (ja) * 2021-03-31 2021-07-08 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Also Published As

Publication number Publication date
WO2023106156A1 (ja) 2023-06-15

Similar Documents

Publication Publication Date Title
US11476286B2 (en) Solid-state image pickup device
US10825849B2 (en) Solid-state image pickup device
TWI447902B (zh) 固態影像裝置、其製造方法及電子設備
KR101422995B1 (ko) 고체 촬상 장치 및 카메라
KR101693880B1 (ko) 고체 촬상 소자, 촬상 장치
JP2012164768A (ja) 固体撮像装置
TW202247443A (zh) 光檢測裝置及電子機器
US20230005981A1 (en) Solid-state image sensor and electronic device
US20230197753A1 (en) Solid-state image element and electronic device
TW202341454A (zh) 光檢測裝置及電子機器
JP2013162077A (ja) 固体撮像装置
WO2023084989A1 (ja) 光検出装置及び電子機器
KR20240095209A (ko) 광 검출 장치 및 전자 기기
WO2023188891A1 (ja) 光検出装置及び電子機器
WO2024116633A1 (ja) 光検出装置及び電子機器
US20210242270A1 (en) Image sensor including transistor including protruding channel electrode
TW202312471A (zh) 光檢測裝置及電子機器