TW202329351A - 用於堆疊晶粒的熱旁路 - Google Patents

用於堆疊晶粒的熱旁路 Download PDF

Info

Publication number
TW202329351A
TW202329351A TW111143992A TW111143992A TW202329351A TW 202329351 A TW202329351 A TW 202329351A TW 111143992 A TW111143992 A TW 111143992A TW 111143992 A TW111143992 A TW 111143992A TW 202329351 A TW202329351 A TW 202329351A
Authority
TW
Taiwan
Prior art keywords
thermal block
thermal
semiconductor element
microelectronic device
die
Prior art date
Application number
TW111143992A
Other languages
English (en)
Inventor
貝高森 哈巴
克里斯多福 奧布肯
Original Assignee
美商艾德亞半導體接合科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商艾德亞半導體接合科技有限公司 filed Critical 美商艾德亞半導體接合科技有限公司
Publication of TW202329351A publication Critical patent/TW202329351A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

所揭露的技術是有關於微電子裝置，其可以有效率地散熱。在某些態樣中，此種微電子裝置包含第一半導體元件以及被設置在所述第一半導體元件上的至少一第二半導體元件。此種微電子裝置可以進一步包含熱塊，其被設置在所述第一半導體元件上並且相鄰所述至少一第二半導體元件。所述熱塊可包含導熱的路徑以從所述第一半導體元件傳導熱至被設置在所述熱塊上的散熱器。在某些實施例中，所述熱塊的熱膨脹係數(CTE)是小於10μm/m℃。在某些實施例中，所述熱塊在室溫的導熱率是高於150Wm -1K -1。

Description

用於堆疊晶粒的熱旁路
本案領域是有關於在微電子電路中的散熱，並且尤其是在由直接接合的元件所形成的微電子電路中的散熱。 相關申請案之交互參照
此申請案是主張2021年11月17日申請的名稱為“用於堆疊晶粒的熱旁路”的美國臨時申請案號63/264,214的優先權，所述美國臨時申請案的內容是以其整體被納入作為參考。
在電子構件的小型化及高密度的整合下，在微電子電路中的熱通量密度正在增加。若在微電子電路的操作期間產生的熱未被耗散，則所述微電子電路可能會停機或燒毀。尤其，在高功率裝置及/或堆疊的裝置中的散熱是嚴重的問題。
本發明的第一態樣為一種微電子裝置，其包括：第一半導體元件；至少一第二半導體元件，其被設置在所述第一半導體元件上；以及熱塊，其被設置在所述第一半導體元件上並且相鄰所述至少一第二半導體元件，所述熱塊包括導熱的路徑以從所述第一半導體元件傳導熱至被設置在所述熱塊上的散熱器，其中所述熱塊的熱膨脹係數是小於10μm/m℃，以及其中所述熱塊在室溫的導熱率是高於150Wm -1K -1。
本發明的第二態樣為一種形成微電子裝置之方法，所述方法包括：提供第一半導體元件；將第二半導體元件以及熱塊接合至所述第一半導體元件；以及在所述熱塊之上提供散熱器，所述熱塊是在所述第一半導體元件以及所述散熱器之間提供熱路徑，其中所述熱塊的熱膨脹係數是小於10μm/m℃，以及其中所述熱塊在室溫的導熱率是高於150Wm -1K -1。
本發明的第三態樣為一種微電子裝置，其包括：第一整合的裝置晶粒；第二整合的裝置晶粒，其被設置在所述第一整合的裝置晶粒上；熱塊，其在無黏著劑下直接接合至所述第一整合的裝置晶粒；以及散熱器，其被設置在至少所述熱塊之上。
本發明的第四態樣為一種微電子裝置，其包括：第一整合的裝置晶粒；第二整合的裝置晶粒，其被設置在所述第一整合的裝置晶粒上；熱塊，其被設置在所述第一整合的裝置晶粒上；以及散熱器，其被設置在至少所述熱塊之上，其中在所述微電子裝置的操作期間，通過所述熱塊的熱通量是大於通過所述第二整合的裝置晶粒的熱通量。
本發明的第五態樣為一種操作微電子裝置之方法，所述微電子裝置包括第一整合的裝置晶粒以及被設置在所述第一整合的裝置晶粒上的第二整合的裝置晶粒，所述方法包括：導引第一熱通量通過熱塊，其被設置在所述第一整合的裝置晶粒上、以及第二熱通量通過所述第二整合的裝置晶粒，其中通過所述熱塊的所述第一熱通量是大於通過所述第二整合的裝置晶粒的所述第二熱通量。
微電子元件(例如，晶粒/晶片)可以彼此堆疊及接合以形成一裝置。在具有晶片堆疊的裝置中，尤其當晶片變得更薄時，散熱是困難的。例如是黏著劑接合的晶片接合方法的使用可能會使得在所述裝置中的散熱更不有效的，因為黏著劑可能會降低或隔離傳熱。再者，特定降低在所述裝置的一所要的部分中的溫度是困難的。例如，當封裝晶粒堆疊時，散熱通常是藉助於所述堆疊頂端的散熱器，但是從下方的晶粒抽取熱是具有挑戰性的。尤其在高功率的晶片中，散熱可能是一嚴重的問題。於是，對於改良的技術以在微電子裝置中散熱仍然是有持續的需求。
方法及結構被提出以用於在一堆疊中重新導向熱路徑從下方的晶粒至上方的散熱結構，例如是散熱器。例如，一微電子裝置100可包含熱塊137，其可以重新導向在所述裝置中的熱流，因此降低通過某一晶片(例如，101及102)或是在所述裝置中的一晶片的特定區域的熱流。在某些實施例中，一微電子裝置100可包含一熱塊。在其它實施例中，一微電子裝置100可包含多個和彼此間隔開的熱塊。例如，所述熱塊137可包含一導熱的路徑以從一底部半導體元件1000傳導熱至一被設置在所述熱塊137的頂端上的散熱器131。此種熱塊137(或熱旁路)可以只佔用在一裝置100中的小的覆蓋區。在某些實施例中，所述熱塊137可以沒有主動電路(例如，沒有電晶體)。在其它實施例中，其亦可以沒有被動電路。
在某些實施例中，一熱塊137是直接接合到所述裝置100中的另一元件(例如，一下方的晶粒1000)，因此避免可能會降低傳熱的黏著劑的使用。所述熱塊137的熱膨脹係數(CTE)可被選擇成實質匹配該元件的CTE，以在所述裝置100的操作期間溫度上升時，避免在所述接合的結構中的斷裂或裂縫。例如，所述熱塊137直接接合到的元件(例如，所述下方的晶粒1000)可以是由矽所形成的，並且所述熱塊材料可以具有一CTE是類似於矽的CTE。
在某些實施例中，所述熱塊137是由一高導熱率材料所形成的(例如，一種至少在所述裝置操作溫度附近，例如是約0-40℃具有比矽或銅的導熱率更高的導熱率的材料)。所述熱塊137的導熱率可以是高於一相鄰的晶片(例如，101及102)的導熱率，因此其重新導向在所述裝置100中的熱流並且降低通過該相鄰的晶片(例如，101及102)的熱流。例如，所述熱塊137可包括單晶鑽石塊、奈米纖維區塊、或是填入奈米多孔的金屬(例如，鎢(W))塊。
在一例子中，一堆疊的系統100可包含一熱路徑單元137，其藉由直接接合(例如，非傳導的直接接合或是混合接合，其中非傳導的區域直接接合到彼此並且傳導的特徵直接接合到彼此)而直接附接(例如，在無黏著劑下直接接合)至一底部元件1000(其可能在操作期間具有高溫)。所述熱路徑單元137可以相鄰至少一晶片，例如第一晶粒101。所述熱路徑單元137可以連接至一頂端散熱器131。所述熱路徑單元137可以具有一低於10μm/m℃(或是接近Si的CTE)的CTE、以及一高於銅的導熱率之導熱率(例如，銅的許多倍)。因此，在所述堆疊的系統100中的熱通量可被改變方向，因而通過所述熱塊137的熱通量是大於通過所述第一晶粒101的熱通量。因此，所揭露的技術的一非限制的優點是大多數的熱繞過所述操作的晶粒，例如所述第一晶粒101及/或所述第二晶粒102，以免負面地影響其操作。
圖1及圖2是概要地描繪一範例的微電子系統100的橫截面圖及平面圖，其具有堆疊的半導體元件(例如，晶粒/晶片)以及一熱塊137(或是熱旁路)，其連接至在所述堆疊的頂端的一散熱器131(例如，一金屬散熱器或是一具有流體冷卻液的熱導管)。如同由箭頭所描繪的，由所述半導體元件在操作期間所產生的熱可被轉移至所述散熱器，並且被耗散離開所述系統。例如，所述熱塊137可包含一導熱的路徑，以從一底部半導體元件/基底元件1000傳導熱至一被設置在所述熱塊137的頂端上的散熱器131。所述熱塊137以及一或複數個晶片(例如，“第一晶粒”101、“第二晶粒”102及“第三晶粒”103)可被安裝在一基底元件1000之上，所述基底元件1000可以是一晶粒、晶圓、等等。所述熱塊137可以相鄰至少一晶片(例如，至少“第一晶粒”101)，並且因此降低通過所述至少一晶片的熱流。在其它實施例中，所述熱塊137亦可以是相鄰被設置在所述基底元件1000上的額外的晶片。例如，所述熱塊137亦可以是相鄰所述第二晶粒102及/或所述第三晶粒103。在使用中，一種操作所述微電子系統100的方法可包含導引一熱通量通過被設置在所述基底元件1000上的熱塊137、以及一熱通量通過所述第一晶粒101(或所述第二晶粒102)，使得通過所述熱塊137的熱通量大於通過所述第一晶粒101(或所述第二晶粒102)的熱通量。
在某些實施例中，所述熱塊137具有一CTE是非常接近所述基底元件1000的CTE。例如，所述熱塊137可以具有一CTE是接近矽(Si)的CTE。在一例子中，所述熱塊137至少在所述裝置操作溫度附近可以具有一CTE是低於銅的CTE、或是不超過(例如，小於)10μm/m℃、不超過9μm/m℃、不超過8μm/m℃、或者更佳的是不超過7μm/m℃。
在某些實施例中，所述熱塊137具有一導熱率是大於一相鄰的晶片(例如，“第一晶粒”)的導熱率，因此降低通過所述相鄰的晶片的熱流。例如，所述相鄰的晶片(例如，“第一晶粒”)可包含矽，並且所述熱塊137可以具有一導熱率大於矽的導熱率。在某些實施例中，所述熱塊137具有一導熱率類似於銅的導熱率或是更高的(例如，大約銅的導熱率的3倍、或是大約銅的導熱率的5倍)。在某些實施例中，所述熱塊137在室溫具有約1000至2000Wm -1K -1的導熱率。
在某些實施例中，所述熱塊137可包含鑽石塊(例如，單晶鑽石)或類似的、奈米纖維塊、填入奈米多孔的金屬(例如，W)塊、石墨、或是GeSe。在某些實施例中，所述熱塊137可以是由一電性非傳導或半導的材料，例如非金屬所形成的。在各種的實施例中，所述熱塊137是由具有一低CTE(例如，低於10μm/m℃，例如是低於8μm/m℃或低於7μm/m℃)以及至少在裝置操作溫度附近下的一高於Si的導熱率(例如，所述熱塊在室溫可以具有一高於100Wm -1K -1，例如是高於150Wm -1K -1的導熱率)材料的所形成的。
在某些實施例中，所述熱塊137可以在無中介黏著劑下藉由直接的接合，例如非傳導的直接接合技術或混合的直接接合技術而被安裝到基底元件1000。例如，所述熱塊137可以利用由加州聖荷西的Adeia所販售的被配置以用於室溫、大氣壓力的直接接合的ZIBOND ®及/或DBI ®製程、或被配置以用於低溫混合接合的DBI ®Ultra製程來加以安裝。在某些實施例中，所述熱塊137可以藉由焊料接合或黏著劑接合而被安裝至所述底部晶片。在某些實施例中，所述熱塊可以經由一熱介面材料(TIM)而被安裝至所述底部晶片。
在某些實施例中，所述堆疊的半導體元件可以在無中介黏著劑下直接接合至彼此。例如，“第一晶粒”101、“第二晶粒”102及/或“第三晶粒”103可以直接接合(例如，直接混合接合)至所述基底元件1000。在某些實施例中，所述頂端散熱器可以直接接合至所述半導體元件(例如，“第一晶粒”101、“第二晶粒”102及/或“第三晶粒”103)及/或所述熱塊137、或是可以經由一TIM而被安裝至所述半導體元件及/或所述熱塊。例如，所述直接接合的製程可包含由加州聖荷西的Adeia所販售的被配置以用於室溫、大氣壓力的直接接合的ZIBOND ®及/或DBI ®製程、或被配置以用於低溫混合接合的DBI ®Ultra製程。所述直接接合可以是在被接合的元件的介電材料之間，並且在某些實施例中亦可以在或接近所述接合介面包含傳導材料以用於直接混合接合。在所述接合介面的所述傳導材料可以是焊墊，其被形成在晶粒及/或被動電子構件之上的一重分佈層(RDL)中或是之上。
例如，一種微電子裝置可包含一第一半導體元件；至少一第二半導體元件，其被設置在所述第一半導體元件上；以及一熱塊，其被設置在所述第一半導體元件上並且相鄰所述至少一第二半導體元件，所述熱塊包括一導熱的路徑以從所述第一半導體元件傳導熱至一被設置在所述熱塊上的散熱器，其中所述熱塊的一熱膨脹係數(CTE)是小於10μm/m℃，並且其中所述熱塊在室溫的一導熱率是高於150Wm -1K -1。所述熱塊被配置以降低通過所述至少一第二半導體元件的熱流。所述至少一第二半導體元件可包括矽，並且所述熱塊在所述裝置操作溫度附近的一導熱率是高於矽的導熱率，使得在所述微電子裝置的操作期間通過所述熱塊的一熱通量是大於通過所述至少一第二半導體元件的熱通量。
在一實施例中，所述熱塊的一熱膨脹係數(CTE)是實質類似於所述第一半導體元件的一CTE。在一實施例中，所述第一半導體元件包括矽，並且其中所述熱塊的一熱膨脹係數(CTE)是實質類似於矽的CTE。在一實施例中，所述熱塊的一熱膨脹係數(CTE)是低於銅的CTE。在一實施例中，所述熱塊的一熱膨脹係數(CTE)是低於7μm/m℃。在一實施例中，所述熱塊的一導熱率是高於所述至少一第二半導體元件的導熱率。在一實施例中，所述熱塊的一導熱率是高於矽的導熱率。在一實施例中，所述熱塊在室溫的一導熱率是高於200Wm -1K -1。在一實施例中，所述熱塊的一導熱率是在銅的導熱率的10%之內。在一實施例中，所述熱塊的一導熱率是銅的導熱率的至少三倍。在一實施例中，所述熱塊包括鑽石、奈米纖維、一奈米多孔的金屬、石墨、或是GeSe。在一實施例中，所述熱塊是由一電性非傳導或半導的材料所形成的。
在一實施例中，所述熱塊是在無中介黏著劑下直接接合至所述第一半導體元件。在一實施例中，在所述熱塊以及所述第一半導體元件之間的所述介面包括介電質至介電質的直接接合。在一實施例中，所述熱塊是藉由焊料接合而被接合至所述第一半導體元件。在一實施例中，所述熱塊是藉由黏著劑接合而被接合至所述第一半導體元件。在一實施例中，所述熱塊是藉由一熱介面材料(TIM)而被接合至所述第一半導體元件。在一實施例中，所述至少一第二半導體元件是在無中介黏著劑下直接接合至所述第一半導體元件。在一實施例中，在所述至少一第二半導體元件以及所述第一半導體元件之間的所述介面包括導體至導體以及介電質至介電質的直接接合。
在一實施例中，所述散熱器是接觸所述至少一第二半導體元件。在一實施例中，所述散熱器是在無中介黏著劑下直接接合至所述至少一第二半導體元件。在一實施例中，所述散熱器是在無中介黏著劑下直接接合至所述熱塊。在一實施例中，所述第一半導體元件包括一整合的裝置晶粒。在一實施例中，所述至少一第二半導體元件包括一整合的裝置晶粒。在一實施例中，所述熱塊並沒有主動電路。在一實施例中，所述熱塊更沒有被動電路。
圖3是概要地描繪另一範例的微電子系統300的橫截面圖，其具有堆疊的半導體元件301(例如，晶粒/晶片)、數個熱塊337、以及在所述堆疊的頂端的一散熱器331(例如，一金屬散熱器或是一具有流體冷卻液的熱導管)。所述熱塊337可以用各種方式來配置。在某些實施例中，一熱塊337可以從所述底部元件3000延伸至一連接至所述散熱器331的上方的晶粒。在其它實施例中，一熱塊337可以從所述底部元件3000直接延伸至所述散熱器331。在另一實施例中，一熱塊337可以從一下方的晶粒(其被安裝在所述底部元件3000之上)延伸至所述散熱器331。如同由箭頭所指出的，所述熱塊337可以重新導向在所述系統中的熱流，因此降低通過其相鄰/鄰接的晶片的熱流。
例如，一種微電子裝置可包含一第一整合的裝置晶粒；一第二整合的裝置晶粒，其被設置在所述第一整合的裝置晶粒上；一熱塊，其在無黏著劑下直接接合至所述第一整合的裝置晶粒；以及一散熱器，其被設置在至少所述熱塊之上。在一實施例中，所述熱塊包括一導熱的路徑以從所述第一整合的裝置晶粒傳導熱至所述散熱器。在一實施例中，所述熱塊被配置以降低一通過所述第二整合的裝置晶粒的熱流。在一實施例中，所述第二整合的裝置晶粒包括矽，並且其中所述熱塊的一導熱率是高於矽的導熱率。在一實施例中，所述熱塊的一熱膨脹係數(CTE)是低於10μm/m℃。在一實施例中，在所述微電子裝置的操作期間，通過所述熱塊的一熱通量是大於通過所述第二整合的裝置晶粒的熱通量。在一實施例中，所述第二整合的裝置晶粒是在無黏著劑下直接接合至所述第一整合的裝置晶粒。
在另一例子中，一種微電子裝置可包含一第一整合的裝置晶粒；一第二整合的裝置晶粒，其被設置在所述第一整合的裝置晶粒上；一熱塊，其被設置在所述第一整合的裝置晶粒上；以及一散熱器，其被設置在至少所述熱塊之上，其中在所述微電子裝置的操作期間，通過所述熱塊的一熱通量是大於通過所述第二整合的裝置晶粒的熱通量。在一實施例中，所述熱塊的一熱膨脹係數(CTE)是低於10μm/m℃，並且其中所述熱塊的一導熱率是高於矽的導熱率。在一實施例中，所述第二整合的裝置晶粒是在無黏著劑下直接接合至所述第一整合的裝置晶粒。在一實施例中，所述熱塊是在無黏著劑下直接接合至所述第一整合的裝置晶粒。
在此揭露的一種形成一微電子裝置之方法可包含：提供一第一半導體元件；將一第二半導體元件以及一熱塊接合至所述第一半導體元件；並且在所述熱塊之上提供一散熱器，所述熱塊是在所述第一半導體元件以及所述散熱器之間提供一熱路徑，其中所述熱塊的一熱膨脹係數(CTE)是小於10μm/m℃，並且其中所述熱塊在室溫的一導熱率是高於150Wm -1K -1。在一實施例中，所述第二半導體元件是在無中介黏著劑下直接接合至所述第一半導體元件。在一實施例中，所述熱塊是在無中介黏著劑下直接接合至所述第一半導體元件。
一種操作一微電子裝置之方法，所述微電子裝置包括一第一整合的裝置晶粒、以及一第二整合的裝置晶粒，其被設置在所述第一整合的裝置晶粒上，所述方法可包含：導引一第一熱通量通過一被設置在所述第一整合的裝置晶粒上的熱塊、以及一第二熱通量通過所述第二整合的裝置晶粒，其中通過所述熱塊的所述第一熱通量是大於通過所述第二整合的裝置晶粒的所述第二熱通量。在一實施例中，所述熱塊的一熱膨脹係數(CTE)是低於10μm/m℃，並且其中所述熱塊的一導熱率是高於矽的導熱率。在一實施例中，一散熱器被設置在至少所述熱塊之上。 電子元件
一晶粒可以是指任何適當類型的整合的裝置晶粒。例如，所述整合的裝置晶粒可包括電子構件，例如是積體電路(例如處理器晶粒、控制器晶粒、或是記憶體晶粒)、微機電系統(MEMS)晶粒、光學元件、或是任何其它適當類型的裝置晶粒。在某些實施例中，所述電子構件可包括例如是電容器、電感器的被動裝置、或是其它表面安裝的裝置。在各種的實施例中，電路(例如像是電晶體的主動構件)可被圖案化在或接近所述晶粒的主動表面。所述主動表面可以是在所述晶粒的與所述晶粒的背面相反的一側上。所述背面可包含或是可不包含任何主動電路或被動裝置。
一整合的裝置晶粒可包括一接合表面以及一與所述接合表面相反的背表面。所述接合表面可以具有複數個傳導的焊墊，其包含一傳導的焊墊、以及接近所述傳導的焊墊的一種非傳導材料。在某些實施例中，所述整合的裝置晶粒的傳導的焊墊可以在無中介黏著劑下直接接合至所述基板或晶圓的對應的傳導的墊，並且所述整合的裝置晶粒的非傳導材料可以在無中介黏著劑下直接接合到所述基板或晶圓的對應的非傳導材料的一部分。在無黏著劑下的直接接合被描述在遍及美國專利號7,126,212；8,153,505；7,622,324；7,602,070；8,163,373；8,389,378；7,485,968；8,735,219；9,385,024；9,391,143；9,431,368；9,953,941；9,716,033；9,852,988；10,032,068；10,204,893；10,434,749；以及10,446,532中，所述美國專利的每一個的內容是藉此以其整體並且為了所有的目的而被納入在此作為參考。 直接接合的方法以及直接接合的結構的例子
在此揭露的各種實施例是有關於直接接合的結構，其中兩個元件可以在無中介黏著劑下直接接合到彼此。兩個或多個電子元件(其可以是半導體元件(例如整合的裝置晶粒、晶圓、等等))可以彼此堆疊或接合，以形成一接合的結構。一元件的傳導的接觸墊可以電連接至另一元件的對應的傳導的接觸墊。任何適當數目的元件都可以堆疊在所述接合的結構中。所述接觸墊可包括形成在一非傳導的接合區域中的金屬墊，並且可以連接至下面的金屬化，例如是一重分佈層(RDL)。
在某些實施例中，所述元件是在無黏著劑下直接接合到彼此。在各種的實施例中，一第一元件的一非傳導或介電材料可以在無黏著劑下直接接合到一第二元件的一對應的非傳導或介電場區域。所述非傳導材料可被稱為所述第一元件的一非傳導的接合區域或接合層。在某些實施例中，所述第一元件的非傳導材料可以利用介電質至介電質的接合技術而直接接合至所述第二元件的對應的非傳導材料。例如，介電質至介電質的接合可以在無黏著劑下，利用至少在美國專利號9,564,414；9,391,143；以及10,434,749中揭露的直接接合技術而被形成，所述美國專利的每一個的整體內容是以其整體並且為了所有的目的而被納入在此作為參考。適當的用於直接接合的介電材料包含但不限於無機介電質，例如是矽氧化物、矽氮化物、或是氮氧化矽、或是可包含碳，例如是碳化矽、氮碳氧化矽、碳氮化矽或是類鑽碳。在某些實施例中，所述介電材料並不包括聚合物材料，例如是環氧樹脂、樹脂或模製材料。
在各種的實施例中，混合直接接合可以在無中介黏著劑下形成。例如，介電質接合表面可被拋光至高度的平滑度。所述接合表面可被清洗及曝露到電漿及/或蝕刻劑以活化所述表面。在某些實施例中，所述表面可以在活化之後或是在活化期間(例如，在所述電漿及/或蝕刻製程期間)利用一物種而被終止。在不受限於理論下，在某些實施例中，所述活化製程可被執行以斷開在所述接合表面的化學鍵，並且所述終止製程可以在所述接合表面提供額外的化學物種，其改善在直接接合期間的接合能量。在某些實施例中，所述活化及終止是在同一步驟中提供的，例如一電漿或濕式蝕刻劑用來活化及終止所述表面。在其它實施例中，所述接合表面可以在一個別的處理中被終止，以提供用於直接接合的額外的物種。在各種的實施例中，所述終止物種可包括氮。再者，在某些實施例中，所述接合表面可被曝露到氟。例如，接近層及/或接合介面可以有一或多個氟峰。因此，在所述直接接合的結構中，在兩個介電材料之間的接合介面可包括一具有較高氮含量的非常平順的介面及/或在所述接合介面的氟峰。活化及/或終止處理的額外的例子可見於遍及美國專利號9,564,414；9,391,143；以及10,434,749中，所述美國專利的每一個的整個內容是以其整體且為了所有的目的而被納入在此作為參考。
在各種的實施例中，所述第一元件的傳導的接觸墊亦可以直接接合到所述第二元件的對應的傳導的接觸墊。例如，一混合的直接接合技術可被利用以提供沿著一接合介面的導體至導體的直接接合，其包含如上所述製備的共價直接接合的介電質至介電質的表面。在各種的實施例中，所述導體至導體(例如，接觸墊至接觸墊)的直接接合以及所述介電質至介電質的混合接合可以利用至少在美國專利號9,716,033以及9,852,988中揭露的直接接合的技術來加以形成，所述美國專利的每一個的整體內容是以其整體且為了所有的目的而被納入在此作為參考。
例如，如上所解說的，介電質接合表面可被製備並且在無中介黏著劑下直接接合到彼此。傳導的接觸墊(其可以由非傳導的介電質場區域所圍繞)亦可以在無中介黏著劑下直接接合至彼此。在某些實施例中，所述個別的接觸墊可以凹陷在所述介電質場或非傳導的接合區域的外(例如，上)表面之下，例如是凹陷小於30nm、小於20nm、小於15nm、或是小於10nm，例如是凹陷在2nm至20nm的範圍內、或是在4nm至10nm的範圍內。在某些實施例中，所述非傳導的接合區域可以在室溫無黏著劑下，用在此所述的接合工具來直接接合到彼此，並且接著所述接合的結構可被退火。退火可以在一個別的設備中執行。在退火之際，所述接觸墊可以膨脹且接觸彼此以形成一金屬到金屬的直接接合。有利的是，來自加州聖荷西的Xperi市售的例如直接接合互連或DBI ®的混合接合技術的使用可以致能高密度的墊能夠橫跨所述直接接合介面的連接(例如，用於規則的陣列的小或細微的間距)。在某些實施例中，所述焊墊或是內嵌在所述接合的元件中之一的接合表面中的傳導線路的間距可以是小於40微米、或是小於10微米、或甚至是小於2微米。針對於某些應用，所述焊墊的間距相對所述焊墊的尺寸中之一的比例是小於5、或是小於3、以及有時期望是小於2。在其它應用中，內嵌在所述接合的元件中之一的接合表面中的傳導線路的寬度範圍可以是在0.3至5微米之間。在各種的實施例中，所述接觸墊及/或線路可包括銅，儘管其它金屬也可以是適當的。
因此，在直接接合的製程中，一第一元件可以在無中介黏著劑下直接接合到一第二元件。在某些配置中，所述第一元件可包括一單粒化的元件，例如一單粒化的整合的裝置晶粒。在其它配置中，所述第一元件可包括一載體或基板(例如，一晶圓)，其包含複數個(例如，數十個、數百個、或是更多個)裝置區域，當被單粒化時，其形成複數個整合的裝置晶粒。在此所述的實施例中，不論是否為晶粒或是基板，所述第一元件都可被視為一主機基板，並且安裝在所述接合工具中的一支撐件之上，以從一拾放或機器人的末端效應器接收所述第二元件。所舉例說明的實施例的第二元件包括一晶粒。在其它配置中，所述第二元件可包括一載體、或是一平板、或是基板(例如，一晶圓)。
如同在此所解說的，所述第一及第二元件可以在無黏著劑下直接接合到彼此，其不同於沉積製程。在一應用中，在所述接合的結構中的第一元件的寬度可以是類似於所述第二元件的寬度。在某些其它實施例中，在所述接合的結構中的第一元件的寬度可以是不同於所述第二元件的寬度。在所述接合的結構中的較大的元件的寬度或面積可以是至少10%大於較小的元件的寬度或面積。所述第一及第二元件於是可包括非沉積的元件。再者，不同於沉積的層，直接接合的結構可以沿著所述接合介面包含一缺陷區域，其中存在奈米空孔。所述奈米空孔可以是由於所述接合表面的活化(例如，曝露到電漿)而形成的。如上所解說的，所述接合介面可能包含來自所述活化及/或上一個化學處理製程的材料的濃度。例如，在利用氮電漿於活化的實施例中，一氮峰可能形成在所述接合介面。在利用氧電漿於活化的實施例中，一氧峰可能形成在所述接合介面。在某些實施例中，所述接合介面可包括氮氧化矽、氮碳氧化矽、或是碳氮化矽。如同在此所解說的，所述直接的接合可包括一共價鍵，其是比凡得瓦鍵強的。所述接合層亦可包括拋光的表面，其被平坦化至高度的平滑度。例如，所述接合層可以具有小於每微米2nm均方根(RMS)、或是小於每微米1nm RMS的表面粗糙度。
在各種的實施例中，在直接混合接合的結構中的接觸墊之間的金屬到金屬的接合可被接合，使得在所述傳導的特徵上的例如是銅顆粒的傳導的特徵顆粒橫跨所述接合介面而生長到彼此中。在某些實施例中，所述銅可以使得顆粒沿著111晶面而被定向，以獲得橫跨所述接合介面的改善的銅擴散。所述接合介面可以實質完全地延伸至所述接合的接觸墊的至少一部分，使得在或是接近所述接合的接觸墊的非傳導的接合區域之間實質沒有間隙。在某些實施例中，一阻障層可被設置在所述接觸墊(例如，其可包含銅)之下。然而，在其它實施例中，在所述接觸墊之下可以沒有阻障層，例如是如同在US2019/0096741中所述的，其是以其整體且為了所有的目的而被納入在此作為參考。
在一態樣中，所揭露的技術是有關於一種微電子裝置包括：一第一半導體元件；至少一第二半導體元件，其被設置在所述第一半導體元件上；以及一熱塊，其被設置在所述第一半導體元件上並且相鄰所述至少一第二半導體元件，所述熱塊包括一導熱的路徑以從所述第一半導體元件傳導熱至一被設置在所述熱塊上的散熱器，其中所述熱塊的一熱膨脹係數(CTE)是小於10μm/m℃，並且其中所述熱塊在室溫的一導熱率是高於150Wm -1K -1。
在一實施例中，所述熱塊被配置以降低通過所述至少一第二半導體元件的熱流。
在一實施例中，所述至少一第二半導體元件包括矽，並且其中所述熱塊在所述裝置操作溫度附近的一導熱率是高於矽的導熱率。
在一實施例中，在所述微電子裝置的操作期間通過所述熱塊的一熱通量是大於通過所述至少一第二半導體元件的熱通量。
在一實施例中，所述熱塊的一熱膨脹係數(CTE)是實質類似於所述第一半導體元件的一CTE。
在一實施例中，所述第一半導體元件包括矽，並且其中所述熱塊的一熱膨脹係數(CTE)是實質類似於矽的CTE。
在一實施例中，所述熱塊的一熱膨脹係數(CTE)是低於銅的CTE。
在一實施例中，所述熱塊的一熱膨脹係數(CTE)是低於7μm/m℃。
在一實施例中，所述熱塊的一導熱率是高於所述至少一第二半導體元件的導熱率。
在一實施例中，所述熱塊的一導熱率是高於矽的導熱率。
在一實施例中，所述熱塊在室溫的一導熱率是高於200Wm -1K -1。
在一實施例中，所述熱塊的一導熱率是在銅的導熱率的10%之內。
在一實施例中，所述熱塊的一導熱率是銅的導熱率的至少三倍。
在一實施例中，所述熱塊包括鑽石、奈米纖維、一奈米多孔的金屬、石墨、或是GeSe。
在一實施例中，所述熱塊是由一電性非傳導或半導的材料所形成的。
在一實施例中，所述熱塊是在無中介黏著劑下直接接合至所述第一半導體元件。
在一實施例中，在所述熱塊以及所述第一半導體元件之間的所述介面包括介電質至介電質的直接接合。
在一實施例中，所述熱塊是藉由焊料接合而被接合至所述第一半導體元件。
在一實施例中，所述熱塊是藉由黏著劑接合而被接合至所述第一半導體元件。
在一實施例中，所述熱塊是藉由一熱介面材料(TIM)而被接合至所述第一半導體元件。
在一實施例中，所述至少一第二半導體元件是在無中介黏著劑下直接接合至所述第一半導體元件。
在一實施例中，在所述至少一第二半導體元件以及所述第一半導體元件之間的所述介面包括導體至導體以及介電質至介電質的直接接合。
在一實施例中，所述散熱器是接觸所述至少一第二半導體元件。
在一實施例中，所述散熱器是在無中介黏著劑下直接接合至所述至少一第二半導體元件。
在一實施例中，所述散熱器是在無中介黏著劑下直接接合至所述熱塊。
在一實施例中，所述第一半導體元件包括一整合的裝置晶粒。
在一實施例中，所述至少一第二半導體元件包括一整合的裝置晶粒。
在一實施例中，所述熱塊並沒有主動電路。
在一實施例中，所述熱塊更沒有被動電路。
在另一態樣中，所揭露的技術是有關於一種形成一微電子裝置之方法，所述方法包括：提供一第一半導體元件；將一第二半導體元件以及一熱塊接合至所述第一半導體元件；並且在所述熱塊之上提供一散熱器，所述熱塊是在所述第一半導體元件以及所述散熱器之間提供一熱路徑，其中所述熱塊的一熱膨脹係數(CTE)是小於10μm/m℃，並且其中所述熱塊在室溫的一導熱率是高於150Wm -1K -1。
在一實施例中，所述第二半導體元件是在無中介黏著劑下直接接合至所述第一半導體元件。
在一實施例中，所述熱塊是在無中介黏著劑下直接接合至所述第一半導體元件。
在另一態樣中，所揭露的技術是有關於一種微電子裝置，其包括：一第一整合的裝置晶粒；一第二整合的裝置晶粒，其被設置在所述第一整合的裝置晶粒上；一熱塊，其在無黏著劑下直接接合至所述第一整合的裝置晶粒；以及一散熱器，其被設置在至少所述熱塊之上。在一實施例中，所述熱塊包括一導熱的路徑以從所述第一整合的裝置晶粒傳導熱至所述散熱器。
在一實施例中，所述熱塊被配置以降低一通過所述第二整合的裝置晶粒的熱流。
在一實施例中，所述第二整合的裝置晶粒包括矽，並且其中所述熱塊的一導熱率是高於矽的導熱率。
在一實施例中，所述熱塊的一熱膨脹係數(CTE)是低於10μm/m℃。
在一實施例中，在所述微電子裝置的操作期間，通過所述熱塊的一熱通量是大於通過所述第二整合的裝置晶粒的熱通量。
在一實施例中，所述第二整合的裝置晶粒是在無黏著劑下直接接合至所述第一整合的裝置晶粒。
在另一態樣中，所揭露的技術是有關於一種微電子裝置，其包括：一第一整合的裝置晶粒；一第二整合的裝置晶粒，其被設置在所述第一整合的裝置晶粒上；一熱塊，其被設置在所述第一整合的裝置晶粒上；以及一散熱器，其被設置在至少所述熱塊之上，其中在所述微電子裝置的操作期間，通過所述熱塊的一熱通量是大於通過所述第二整合的裝置晶粒的熱通量。
在一實施例中，所述熱塊的一熱膨脹係數(CTE)是低於10μm/m℃，並且其中所述熱塊的一導熱率是高於矽的導熱率。
在一實施例中，所述第二整合的裝置晶粒是在無黏著劑下直接接合至所述第一整合的裝置晶粒。
在一實施例中，所述熱塊是在無黏著劑下直接接合至所述第一整合的裝置晶粒。
在另一態樣中，所揭露的技術是有關於操作一微電子裝置之方法，所述微電子裝置包括一第一整合的裝置晶粒以及一被設置在所述第一整合的裝置晶粒上的第二整合的裝置晶粒，所述方法包括：導引一第一熱通量通過一被設置在所述第一整合的裝置晶粒上的熱塊、以及一第二熱通量通過所述第二整合的裝置晶粒，其中通過所述熱塊的所述第一熱通量是大於通過所述第二整合的裝置晶粒的所述第二熱通量。
在一實施例中，所述熱塊的一熱膨脹係數(CTE)是低於10μm/m℃，並且其中所述熱塊的一導熱率是高於矽的導熱率。
在一實施例中，一散熱器被設置在至少所述熱塊之上。
除非上下文另有清楚要求，否則在整個所述說明及請求項，所述字詞"包括"、"包含"與類似者是欲用包含的意思來解釋，而非互斥或窮舉的意思；換言之是用"包含但不限於"的意思來解釋。如同在此一般使用的字詞"耦接"是兩個或多個元件可以直接連接或是藉由一或多個中間的元件連接的。同樣地，如同在此一般使用的字詞"連接"是指兩個或多個元件可以直接連接或是藉由一或多個中間的元件連接的。此外，所述字詞"在此"、"以上"、"以下"以及具有類似意義的字詞當被使用在此申請案時，其應是指此整體申請案，而非此申請案的任何特定的部分。再者，如同在此所用的，當一第一元件被描述為是在一第二元件"上"或"之上"時，所述第一元件可以是直接在所述第二元件上或之上，使得所述第一及第二元件直接接觸、或是所述第一元件可以是間接在所述第二元件上或之上，使得一或多個元件是插置在所述第一及第二元件之間。在其中上下文允許的情形中，在以上的詳細說明中利用單數或複數的字亦分別可包含複數或單數。所述字"或"是關於一表列的兩個或多個項目，該字是涵蓋所述字的以下解釋的全部：在所述表列中的項目的任一個、在所述表列中的全部項目、以及在所述表列中的項目的任意組合。
再者，在此使用的條件語言，例如尤其是"可"、"可以"、"可能"、"或許"、"例如"、"像是"與類似者，除非另有明確陳述、或者在被使用的上下文之內另有理解，否則一般是欲傳達某些實施例有包含、而其它實施例並不包含某些特徵、元件及/或狀態。因此，此種條件語言一般並非欲意指特徵、元件及/或狀態以任何方式對於一或多個實施例而言是必要的。
儘管某些實施例已經加以敘述，但是這些實施例只是為了舉例而被提出，因而並不欲限制本揭露內容的範疇。確實，在此所述的新穎的設備、方法及系統可以用各種其它形式來體現；再者，以在此所述的方法及系統的形式的各種省略、替代、以及改變可加以完成，而不脫離本揭露內容的精神。例如，儘管區塊是以一給定的配置來呈現，但是替代實施例可以利用不同的構件及/或電路拓樸來執行類似的功能，並且某些區塊可被刪除、移動、加入、細分、組合、及/或修改。這些區塊的每一個可以用各種不同的方式來實施。上述各種實施例的元件及動作的任何適當的組合都可以結合以提供進一步的實施例。所附的請求項及其等同物是欲涵蓋此種將會落入本揭露內容的範疇及精神之內的形式或修改。
100:微電子裝置 101:第一晶粒 102:第二晶粒 103:第三晶粒 131:散熱器 137:熱塊 300:微電子系統 301:堆疊的半導體元件 331:散熱器 337:熱塊 1000:底部半導體元件 3000:底部元件
特定的實施方式現在將會參考以下的圖式來加以描述，其是舉例提供的，而非限制性的。
[圖1]是概要地描繪根據所揭露的技術的某些實施例的一範例的微電子系統的橫截面圖。
[圖2]是概要地描繪圖1中所示的範例的微電子系統的平面圖。
[圖3]是概要地描繪根據所揭露的技術的某些實施例的另一範例的微電子系統的橫截面圖。
100:微電子裝置
101:第一晶粒
102:第二晶粒
131:散熱器
137:熱塊
1000:底部半導體元件

Claims (46)

  1. 一種微電子裝置，其包括： 第一半導體元件； 至少一第二半導體元件，其被設置在所述第一半導體元件上；以及 熱塊，其被設置在所述第一半導體元件上並且相鄰所述至少一第二半導體元件，所述熱塊包括導熱的路徑以從所述第一半導體元件傳導熱至被設置在所述熱塊上的散熱器， 其中所述熱塊的熱膨脹係數是小於10μm/m℃，以及 其中所述熱塊在室溫的導熱率是高於150Wm -1K -1。
  2. 如請求項1之微電子裝置，其中所述熱塊被配置以降低通過所述至少一第二半導體元件的熱流。
  3. 如請求項2之微電子裝置，其中所述至少一第二半導體元件包括矽，並且其中所述熱塊在所述裝置操作溫度附近的導熱率是高於矽的導熱率。
  4. 如請求項2之微電子裝置，其中在所述微電子裝置的操作期間，通過所述熱塊的熱通量是大於通過所述至少一第二半導體元件的熱通量。
  5. 如請求項1之微電子裝置，其中所述熱塊的熱膨脹係數是實質類似於所述第一半導體元件的熱膨脹係數。
  6. 如請求項1之微電子裝置，其中所述第一半導體元件包括矽，並且其中所述熱塊的熱膨脹係數是實質類似於矽的熱膨脹係數。
  7. 如請求項1之微電子裝置，其中所述熱塊的熱膨脹係數是低於銅的熱膨脹係數。
  8. 如請求項1之微電子裝置，其中所述熱塊的熱膨脹係數是低於7μm/m℃。
  9. 如請求項1之微電子裝置，其中所述熱塊的導熱率是高於所述至少一第二半導體元件的導熱率。
  10. 如請求項1之微電子裝置，其中所述熱塊的導熱率是高於矽的導熱率。
  11. 如請求項1之微電子裝置，其中所述熱塊在室溫的導熱率是高於200Wm -1K -1。
  12. 如請求項1之微電子裝置，其中所述熱塊的導熱率是在銅的導熱率的10%之內。
  13. 如請求項1之微電子裝置，其中所述熱塊的導熱率是銅的導熱率的至少三倍。
  14. 如請求項1之微電子裝置，其中所述熱塊包括鑽石、奈米纖維、奈米多孔的金屬、石墨、或是GeSe。
  15. 如請求項1之微電子裝置，其中所述熱塊是由電性非傳導或半導的材料所形成的。
  16. 如請求項1之微電子裝置，其中所述熱塊是在無中介黏著劑下直接接合至所述第一半導體元件。
  17. 如請求項16之微電子裝置，其中在所述熱塊以及所述第一半導體元件之間的所述介面包括介電質至介電質的直接接合。
  18. 如請求項1之微電子裝置，其中所述熱塊是藉由焊料接合而被接合至所述第一半導體元件。
  19. 如請求項1之微電子裝置，其中所述熱塊是藉由黏著劑接合而被接合至所述第一半導體元件。
  20. 如請求項1之微電子裝置，其中所述熱塊是藉由熱介面材料而被接合至所述第一半導體元件。
  21. 如請求項1之微電子裝置，其中所述至少一第二半導體元件是在無中介黏著劑下直接混合接合至所述第一半導體元件。
  22. 如請求項21之微電子裝置，其中在所述至少一第二半導體元件以及所述第一半導體元件之間的所述介面包括導體至導體以及介電質至介電質的直接接合。
  23. 如請求項1之微電子裝置，其中所述散熱器接觸所述至少一第二半導體元件。
  24. 如請求項1之微電子裝置，其中所述散熱器是在無中介黏著劑下直接接合至所述至少一第二半導體元件。
  25. 如請求項1之微電子裝置，其中所述散熱器是在無中介黏著劑下直接接合至所述熱塊。
  26. 如請求項1之微電子裝置，其中所述第一半導體元件包括整合的裝置晶粒。
  27. 如請求項1之微電子裝置，其中所述至少一第二半導體元件包括整合的裝置晶粒。
  28. 一種形成微電子裝置之方法，所述方法包括： 提供第一半導體元件； 將第二半導體元件以及熱塊接合至所述第一半導體元件；以及 在所述熱塊之上提供散熱器，所述熱塊是在所述第一半導體元件以及所述散熱器之間提供熱路徑， 其中所述熱塊的熱膨脹係數是小於10μm/m℃，以及 其中所述熱塊在室溫的導熱率是高於150Wm -1K -1。
  29. 如請求項28之方法，其中所述第二半導體元件是在無中介黏著劑下直接接合至所述第一半導體元件。
  30. 如請求項28之方法，其中所述熱塊是在無中介黏著劑下直接接合至所述第一半導體元件。
  31. 如請求項1之微電子裝置，其中所述熱塊並沒有主動電路。
  32. 如請求項31之微電子裝置，其中所述熱塊更沒有被動電路。
  33. 一種微電子裝置，其包括：  第一整合的裝置晶粒； 第二整合的裝置晶粒，其被設置在所述第一整合的裝置晶粒上； 熱塊，其在無黏著劑下直接接合至所述第一整合的裝置晶粒；以及 散熱器，其被設置在至少所述熱塊之上。
  34. 如請求項33之微電子裝置，其中所述熱塊包括導熱的路徑以從所述第一整合的裝置晶粒傳導熱至所述散熱器。
  35. 如請求項33之微電子裝置，其中所述熱塊被配置以降低通過所述第二整合的裝置晶粒的熱流。
  36. 如請求項33之微電子裝置，其中所述第二整合的裝置晶粒包括矽，並且其中所述熱塊的導熱率是高於矽的導熱率。
  37. 如請求項33之微電子裝置，其中所述熱塊的熱膨脹係數是低於10μm/m℃。
  38. 如請求項33之微電子裝置，其中在所述微電子裝置的操作期間，通過所述熱塊的熱通量是大於通過所述第二整合的裝置晶粒的熱通量。
  39. 如請求項33之微電子裝置，其中所述第二整合的裝置晶粒是在無黏著劑下直接接合至所述第一整合的裝置晶粒。
  40. 一種微電子裝置，其包括：  第一整合的裝置晶粒； 第二整合的裝置晶粒，其被設置在所述第一整合的裝置晶粒上； 熱塊，其被設置在所述第一整合的裝置晶粒上；以及 散熱器，其被設置在至少所述熱塊之上， 其中在所述微電子裝置的操作期間，通過所述熱塊的熱通量是大於通過所述第二整合的裝置晶粒的熱通量。
  41. 如請求項40之微電子裝置，其中所述熱塊的熱膨脹係數是低於10μm/m℃，並且其中所述熱塊的導熱率是高於矽的導熱率。
  42. 如請求項40之微電子裝置，其中所述第二整合的裝置晶粒是在無黏著劑下直接接合至所述第一整合的裝置晶粒。
  43. 如請求項40之微電子裝置，其中所述熱塊是在無黏著劑下直接接合至所述第一整合的裝置晶粒。
  44. 一種操作微電子裝置之方法，所述微電子裝置包括第一整合的裝置晶粒以及被設置在所述第一整合的裝置晶粒上的第二整合的裝置晶粒，所述方法包括：  導引第一熱通量通過熱塊，其被設置在所述第一整合的裝置晶粒上、以及第二熱通量通過所述第二整合的裝置晶粒， 其中通過所述熱塊的所述第一熱通量是大於通過所述第二整合的裝置晶粒的所述第二熱通量。
  45. 如請求項44之方法，其中所述熱塊的熱膨脹係數是低於10μm/m℃，並且其中所述熱塊的導熱率是高於矽的導熱率。
  46. 如請求項44之方法，其中散熱器被設置在至少所述熱塊之上。
TW111143992A 2021-11-17 2022-11-17 用於堆疊晶粒的熱旁路 TW202329351A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163264214P 2021-11-17 2021-11-17
US63/264,214 2021-11-17
US18/055,798 2022-11-15
US18/055,798 US20230154816A1 (en) 2021-11-17 2022-11-15 Thermal bypass for stacked dies

Publications (1)

Publication Number Publication Date
TW202329351A true TW202329351A (zh) 2023-07-16

Family

ID=86324028

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111143992A TW202329351A (zh) 2021-11-17 2022-11-17 用於堆疊晶粒的熱旁路

Country Status (3)

Country Link
US (1) US20230154816A1 (zh)
TW (1) TW202329351A (zh)
WO (1) WO2023091430A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US11158606B2 (en) 2018-07-06 2021-10-26 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US20200075533A1 (en) 2018-08-29 2020-03-05 Invensas Bonding Technologies, Inc. Bond enhancement in microelectronics by trapping contaminants and arresting cracks during direct-bonding processes
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
US10854578B2 (en) 2019-03-29 2020-12-01 Invensas Corporation Diffused bitline replacement in stacked wafer memory
US11373963B2 (en) 2019-04-12 2022-06-28 Invensas Bonding Technologies, Inc. Protective elements for bonded structures
US11355404B2 (en) 2019-04-22 2022-06-07 Invensas Bonding Technologies, Inc. Mitigating surface damage of probe pads in preparation for direct bonding of a substrate
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11862602B2 (en) 2019-11-07 2024-01-02 Adeia Semiconductor Technologies Llc Scalable architecture for reduced cycles across SOC
WO2021133741A1 (en) 2019-12-23 2021-07-01 Invensas Bonding Technologies, Inc. Electrical redundancy for bonded structures
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102184989B1 (ko) * 2013-09-11 2020-12-01 삼성전자주식회사 반도체 패키지 및 그 제조방법
US10483187B2 (en) * 2017-06-30 2019-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreading device and method
US10319700B1 (en) * 2017-12-30 2019-06-11 Intel Corporation Stacked semiconductor architecture including semiconductor dies and thermal spreaders on a base die
US10573630B2 (en) * 2018-04-20 2020-02-25 Advanced Micro Devices, Inc. Offset-aligned three-dimensional integrated circuit
KR20210027567A (ko) * 2019-08-28 2021-03-11 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
WO2023091430A1 (en) 2023-05-25
US20230154816A1 (en) 2023-05-18

Similar Documents

Publication Publication Date Title
TW202329351A (zh) 用於堆疊晶粒的熱旁路
US20230197559A1 (en) Thermoelectric cooling for die packages
TW202329360A (zh) 用於晶粒堆疊的流體冷卻
US20230197560A1 (en) Thermoelectric cooling in microelectronics
US20230245950A1 (en) Heat dissipating system for electronic devices
US11728313B2 (en) Offset pads over TSV
US20230215836A1 (en) Direct bonding on package substrates
TWI320227B (en) Die exhibiting an effective coefficient of thermal expansion equivalent to a substrate mounted thereon, and processes of making same
CN105489512B (zh) 临时半导体结构键合方法和相关的键合半导体结构
US20080237844A1 (en) Microelectronic package and method of manufacturing same
TWI633636B (zh) 電子裝置及其製造方法
TW201729362A (zh) 半導體裝置及其製造方法
US7414316B2 (en) Methods and apparatus for thermal isolation in vertically-integrated semiconductor devices
TW202240809A (zh) 具有熱增強的三維ｉｃ封裝
TWI764681B (zh) 半導體封裝及封裝組件及製造方法
TW201238015A (en) Inner layer heat-dissipating board and multi-chip stack package structure having inner layer heat-dissipating board and fabrication method thereof
JP5559773B2 (ja) 積層半導体装置の製造方法
TWI313505B (en) Die exhibiting an effective coefficient of thermal expansion equivalent to a substrate mounted thereon, and processes of making same
Sekhar et al. Thin Memory Chip Fabrication for Multi-stack Hybrid Bonding Applications
US20240128146A1 (en) Semiconductor package for enhanced cooling
TWI827402B (zh) 鍵合頭以及包括該鍵合頭的鍵合裝置
TWI220305B (en) 3-dimensional chip stacking packaging structure with heat conduction gain
TW202226455A (zh) 半導體裝置及形成半導體裝置的方法
CN117038469A (zh) 一种基于金刚石衬底的扇出封装结构和晶圆级制备工艺
TW202133354A (zh) 半導體封裝