TW202322214A - 金屬蝕刻方法 - Google Patents

金屬蝕刻方法 Download PDF

Info

Publication number
TW202322214A
TW202322214A TW111137815A TW111137815A TW202322214A TW 202322214 A TW202322214 A TW 202322214A TW 111137815 A TW111137815 A TW 111137815A TW 111137815 A TW111137815 A TW 111137815A TW 202322214 A TW202322214 A TW 202322214A
Authority
TW
Taiwan
Prior art keywords
metal layer
gas
metal
plasma
layer
Prior art date
Application number
TW111137815A
Other languages
English (en)
Inventor
謝爾蓋 沃羅寧
琪 王
克里斯多福 內茨班德
加布里埃爾 吉伯尼
相哲 韓
披特 拜歐錫
阿格爾古德 斯提拉姆
克里斯托夫 凡列
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202322214A publication Critical patent/TW202322214A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • C23F4/04—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00 by physical dissolution
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23G—CLEANING OR DE-GREASING OF METALLIC MATERIAL BY CHEMICAL METHODS OTHER THAN ELECTROLYSIS
    • C23G5/00—Cleaning or de-greasing metallic material by other methods; Apparatus for cleaning or de-greasing metallic material with organic solvents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/335—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/336—Changing physical properties of treated surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8003—Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area
    • H01L2224/80031—Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area by chemical means, e.g. etching, anodisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

一種金屬蝕刻方法包含執行蝕刻製程至少兩個循環。該蝕刻製程的每一循環包含：在基板上方之金屬層的外露表面上執行表面改質，於金屬層上執行氫處理，以及於金屬層上執行清潔處理。氫處理係在金屬層上形成一層反應產物。清潔處理則移除了該層反應產物。

Description

金屬蝕刻方法
[相關申請案] 本申請案係主張於2021年10月6日申請之美國臨時專利申請案第63/252,738號的優先權，其發明名稱為「Atomic Layer Etching of Copper」，上述申請案之內容係合併於此以作為參考。
本發明內容係關於半導體生產領域以及半導體裝置，且在特定實施例中係關於金屬之原子層蝕刻的系統及方法。
在原子級水平上對金屬（例如銅金屬（Cu））進行選擇性乾式蝕刻可用於在半導體工業中的許多不同應用。例如對於3D整合來說，包含與金屬/金屬接合（例如Cu/Cu接合）之混合式接合，以具有對金屬墊凹陷深度的奈米級控制而產生適當且可靠之電接觸可能是有利的。儘管可以藉由化學機械平坦化（CMP）製程達成使金屬墊凹陷，但隨著特徵尺寸的縮小以及金屬和介電質表面以相同的速率拋光，這可能會變得更加困難。
根據一實施例，一種金屬蝕刻方法包含：執行蝕刻製程至少兩個循環，其中每一循環包含在基板上方之金屬層的外露表面上執行表面改質；於該金屬層上執行氫處理，其中該氫處理係在該金屬層上形成一層反應產物；以及於該金屬層上執行清潔處理，其中該清潔處理係移除了該層反應產物。
根據另一實施例，一種使表面平滑的方法包含：提供一基板，一金屬層係位於該基板上方，該金屬層係具有一粗糙或氧化表面；以及執行一或多個循環的平滑化製程，其中該每一循環係包含將該粗糙或氧化表面暴露至一電漿激發的H 2氣體，其中該電漿激發的H 2氣體乃化學性地還原該金屬層之該氧化表面且在該金屬層上形成一層反應產物；以及將該粗糙或氧化表面暴露至一電漿激發的Ar氣體，其中該電漿激發的Ar氣體乃移除了覆蓋在該金屬層上之該層反應產物，其中該電漿激發的Ar氣體之動能係處於或低於將金屬自該金屬層移除的濺射閾值。
根據又一實施例，一種電漿處理系統包含：一腔室，該腔室包含配置用以支撐基板的基板支撐件；耦合至該腔室之氣體注入系統；耦合至該腔室之真空泵系統；以及耦合至該氣體注入系統以及該真空泵系統之電腦，其中該電腦係配置用以執行一程式，該程式包含執行下列各者之指令：將該基板上之金屬層暴露至一氧化氣體；將該金屬層暴露至一電漿激發的H 2氣體；以及將該金屬層暴露至一電漿激發的惰性氣體。
吾人應當理解，前面的大致描述以及下面的詳細描述僅為示例性和解釋性的，並非對所主張之揭露內容的限制。
下面將詳細討論各個實施例的製作和使用。然而，吾人應當理解，本文描述的各個實施例乃適用於廣泛的特定環境。所討論的具體實施例僅僅是說明製作和使用各個實施例的具體方式，不應被解釋為限制範圍。
根據本揭露內容的一或多個實施例，本申請案係關於金屬（例如Cu）的氣相原子層蝕刻（ALE）方法。這些方法提供了相對於半導體裝置中發現之其他材料（例如介電質）的金屬選擇性蝕刻。此處所揭露的方法可以包含氫處理步驟（例如暴露至H 2電漿）、接著是清潔處理步驟（例如藉由低能Ar +離子定向移除氫化層）的循環。在氫處理步驟之前，可以進行表面改質步驟（例如暴露至氧電漿）以增加金屬的表面粗糙度。這對於在多個循環中保持蝕刻製程的線性度可能是有用的。換句話說，表面改質步驟可以允許選擇性蝕刻製程的每一循環皆蝕刻類似量的金屬（例如每一循環3Å至4Å的金屬厚度）。在一些實施例中，基板係經平坦化且在同一水平面中包含外露的Cu層和外露的介電層。選擇性原子層蝕刻的方法可用於使晶圓頂表面上的導電特徵部凹陷，同時減少蝕刻或損壞相鄰的介電特徵部，這可能有利於晶圓的後續接合。另外，選擇性原子層蝕刻的方法可用於在金屬（例如Cu）的頂表面上執行膜表面精處理或膜表面修復。
在附圖的上下文中描述了本揭露內容的實施例。本文將使用圖1A-1F來描述金屬之原子層蝕刻（ALE）方法的實施例。將使用圖2描述金屬之原子層蝕刻（ALE）方法之實施例在一個循環內的金屬蝕刻線性度的實驗結果。本文將使用圖3A-3D來描述金屬蝕刻方法之實施例對混合式接合製程流程的應用。接合晶圓之方法的實施例將使用圖4和5來描述。本文將使用圖6、7、8和9來描述用於選擇性金屬蝕刻之電漿處理系統的實施例。用於蝕刻金屬之方法的實施例將使用圖10和11來描述。本文將使用圖12A和12B來描述氫原子與不同粗糙度表面的相互作用。本文將使用圖13來描述每一循環之金屬蝕刻量隨著額外循環的增加而減少的實驗結果。本文將使用圖14A-14D和圖15來描述使表面平滑化之方法的實施例。
圖1A-1F圖示了根據一些實施例中之金屬（例如Cu）的氣相原子層蝕刻（ALE）的方法。圖1A顯示基板102和基板102上方之金屬層104的橫剖面圖。在各個實施例中，基板102係具有100mm至500mm範圍內之直徑的矽晶圓，例如直徑150mm、200mm、300mm或450mm。在各個實施例中，基板102是半導體裝置的一部分或包含半導體裝置，且可以在傳統製程（例如後段（BEOL）製程）之後經歷多個處理步驟。因此，基板102可以包含在各種微電子學中有用的半導體層。例如，半導體結構可以包含其中形成多種裝置區域的基板102。
在一或多個實施例中，基板102可以是矽晶圓或絕緣體上矽（SOI）晶圓。在某些實施例中，基板102可以包含矽鍺、碳化矽、砷化鎵、氮化鎵或其他化合物半導體。在其他實施例中，基板102包含異質層，例如矽上的矽鍺、矽上的氮化鎵、矽上的矽碳，以及矽或SOI基板上的矽層。在各個實施例中，基板102係經圖案化或被嵌入到半導體裝置的其他組件中。在一些實施例中，基板102包含嵌入其中的導電特徵部（例如金屬線）。導電特徵部可以電耦合到進一步嵌入基板102中的主動式裝置（未顯示）。
金屬層104係包含例如銅（Cu）等的金屬。金屬層104可以用合適的製程形成，例如電鍍、CVD、PVD、ALD等或其組合。在各個實施例中，金屬層104為導電特徵部的一部分，例如用於與另一基板之後續接合製程的金屬線或金屬墊（見下文，圖3A-3D）。
在圖1B中，在金屬層104上執行表面處理106。表面處理106包含將金屬層104暴露至表面改質氣體108，其對金屬層104之頂表面進行改質。在一些實施例中，表面改質氣體108包含氧氣且金屬層104之頂表面的改質為一氧化製程。在一例中，表面改質氣體108包含電漿激發的O 2氣體。在其他示例中，表面改質氣體包含一或多種其他反應性或氧化性前驅物，例如能夠化學氧化金屬（例如Cu）的其他含氧氣體或不含氧氣體。換言之，表面改質氣體係增加了金屬層104之頂表面上之金屬的氧化態（例如從零到+1），由附著到金屬層104之表面改質氣體108的顆粒可以說明。在金屬層104是Cu層且表面改質氣體108包含氧的各個實施例中，金屬層104之表面的氧化乃形成了CuO x物質。隨後將金屬層104的氧化表面化學還原成元素金屬（例如Cu）乃可以增加金屬層104的表面粗糙度（見下文，圖1C）。Cu金屬層之表面粗糙度的增加可以增加藉由氣相原子層蝕刻（ALE）進行的金屬蝕刻量，如下面關於圖1F所述。
在一些實施例中，省略了表面處理106，而直接在外露的金屬層104上進行後續的氫處理。這可能有利於增加金屬層104之頂表面的粗糙度。
在圖1C和1D中，對金屬層104進行氫處理110（也稱為氫處理步驟）。在一些實施例中，氫處理110包含將金屬層104暴露至電漿激發的H 2氣體。圖1C說明氫處理110化學還原了氧化表面（例如藉由移除氧原子）。圖1D說明氫處理110進一步在金屬層104上形成一層反應產物114。在金屬層104是Cu層的一些實施例中，反應產物114包含例如CuH 2的CuH x物質。在一例中，在大多數高電漿密度放電且沒有偏置加速電壓的情況下，氫處理110的自偏壓將小於（例如小幾伏）以H +離子對Cu金屬的濺射閾值（87.3eV）。以此方式，在氫處理110期間避免了Cu金屬從金屬層104的物理濺射（例如暴露至電漿激發的H 2氣體）。
接下來，在圖1E中，執行清潔處理120以從金屬層104之頂表面移除反應產物114。在一些實施例中，清潔處理120包含將金屬層104暴露至電漿激發的惰性氣體，該氣體係從金屬層104物理性逐出並移除反應產物114（例如含Cu的反應產物，例如CuH x）。反應產物114的形成以及反應產物114的移除的組合因此便蝕刻了金屬層104，而作為原子層蝕刻（ALE）製程之循環的一部分。
作為清潔處理120的示例，惰性氣體可包含氬氣（Ar）、氪氣（Kr）、氖氣（Ne）、另一種惰性氣體、或前述之組合。在一些實施例中，在清潔處理120期間施加偏壓到基板102（例如當暴露至電漿激發的惰性氣體）。在一例中，偏壓係經選擇使得Ar +離子的動能低於從金屬層104移除金屬（例如Cu）所用之濺射閾值（15.8eV）。以此方式，在暴露至電漿激發的Ar氣體期間，可以很大程度上避免從金屬層104的金屬物理濺射。在一些示例中，偏壓可以是30V或更小、20V或更小、或15V或更小。
在一些實施例中，首先進行氫處理110（例如暴露至電漿激發的H 2氣體），然後進行清潔處理120（例如暴露至電漿激發的惰性氣體）。在一些實施例中，氫處理110和清潔處理120可以在時間上至少部分重疊。
在一例中，外露的金屬層104和外露的介電層（例如SiO 2）的相應頂表面係在基板102上方的同一水平面中被平坦化。此種結構的一例係顯示在下面的圖3A中，金屬層之導電特徵部210和介電層208係具有共面的頂表面。執行以上關於圖1B-1E描述的暴露步驟可以提供相對於介電質（例如SiO 2）的選擇性金屬（例如Cu）蝕刻，同時可以避免濺射移除SiO 2，因為以Ar +離子移除SiO 2的濺射閾值約為50eV。因此，關於圖1B-1E所示之原子層蝕刻（ALE）製程可用於相對於SiO 2和許多其他介電質而選擇性地蝕刻Cu金屬。其他介電質包含高k材料，例如HfO 2、ZrO 2、Al 2O 3、TiO 2等。
圖1F顯示在已經執行一或多個蝕刻循環以使金屬層104凹陷之後的金屬層104。表面處理106（例如將金屬層104暴露至表面改質氣體）、氫處理110（例如將金屬層104暴露至電漿激發的H 2氣體），以及清潔處理120（例如將金屬層104暴露至電漿激發的惰性氣體，例如氬氣）的蝕刻循環可以重複至少一次以進一步蝕刻金屬層104。蝕刻循環的步驟為自限制的，因此原子層蝕刻（ALE）製程提供了對蝕刻速率和蝕刻均勻性的極好控制。在一些實施例中，當表面處理106包含在蝕刻循環中時，每一蝕刻循環係移除3Å至4Å厚度的金屬。根據一些實施例，可以從一些蝕刻循環中省略將金屬層104暴露至表面改質氣體的步驟，例如在最後的蝕刻循環和緊接在其之前的蝕刻循環中。這對於增加金屬層104之頂表面的平滑度可能是有利的。
圖2顯示根據一些實施例中之金屬層104（例如Cu金屬層）在上述關於圖1A-1F所描述之原子層蝕刻（ALE）製程的一個循環中之金屬蝕刻線性度的實驗結果。實驗結果顯示出，當多次執行上述關於圖1A-1F所描述之ALE製程的蝕刻循環並省略表面處理106的步驟（例如將金屬層104暴露至表面改質氣體，例如電漿激發的O 2氣體），在每一蝕刻循環中所蝕刻之Cu金屬量乃隨著蝕刻循環次數的增加而減少。這可歸因於在每一蝕刻循環之後增加Cu金屬層104之平滑度的平滑效應。Cu金屬層104之表面的平滑度係具有在氫處理110（例如將金屬層104暴露到電漿激發的H 2氣體）期間減少在Cu金屬層104上形成含Cu反應產物（例如CuH x）的量的效果。如此可能進而導致在每一蝕刻循環中對Cu金屬的蝕刻減少。每一蝕刻循環的Cu蝕刻量可以從每一蝕刻循環約3Å持續減少到每一蝕刻循環約0.4Å，如圖2中的跡線0A Ar 濺射所示。
在一些實施例中，可以藉由在一或多個蝕刻循環中包含表面處理106（例如將金屬層104暴露至電漿激發的O 2氣體）來解決每一蝕刻循環中的這種平滑效果和所得之Cu蝕刻量的減少。對Cu金屬層104的表面進行氧化以在表面處理106中形成CuO x物質（也稱為表面改質步驟）且接著在氫處理110（例如將金屬層104暴露至電漿激發的H 2氣體）期間將Cu金屬層的氧化表面進行化學還原成元素Cu係被認為是增加了Cu金屬層104的表面粗糙度。Cu金屬層104之表面粗糙度的增加乃增加了每一循環中Cu的蝕刻量，且恢復了在每一循環中之Cu蝕刻量的線性度。表面改質步驟提供了藉由高能Ar +離子物理濺射Cu金屬層104的替代方案，以至少部分地恢復Cu金屬層的初始表面粗糙度。如圖2中O 2處理的跡線所示，當將基板暴露至電漿激發之O 2氣體的表面改質步驟引入到每一蝕刻循環的開始時，蝕刻線性度便得以恢復。然而，由於製程條件的變化，每一循環出現的蝕刻量更小了。另外，暴露至電漿激發的O 2氣體係使用不會導致Cu金屬物理濺射的製程條件所進行的。
為了比較，圖2進一步顯示了使用原子層蝕刻的Cu蝕刻，此時將Cu濺射步驟添加到每一蝕刻循環的開始，作為包含表面改質步驟（例如將金屬層104暴露至電漿激發的O 2氣體）的替代方案。Cu濺射步驟移除了大約2Å（跡線2A Ar 濺射）和4Å（跡線4A Ar濺射）的Cu金屬。Cu濺射步驟係藉由使用施加約80eV（遠高於Ar +對Cu金屬的濺射閾值）的偏壓到基板並將Cu金屬層暴露至電漿激發的Ar氣體來執行。結果顯示出，在暴露至電漿激發的H 2氣體、接著暴露至電漿激發的惰性氣體期間，Cu濺射步驟增加了後續的Cu金屬的蝕刻量。這歸因於藉由高能Ar +離子的物理濺射增加了Cu金屬層的表面粗糙度。
圖2中的結果顯示，藉由表面改質步驟（例如將金屬層104暴露至電漿激發的O 2氣體）對Cu層的氧化可導致與Cu濺射步驟類似的表面粗糙度增加。此外，可以藉由表面改質步驟（例如將金屬層104暴露至電漿激發的O 2氣體）來增加Cu蝕刻量和蝕刻線性度，其中表面改質步驟並不導致Cu金屬的物理濺射。因此，在Cu蝕刻製程中可以減少或避免不期望的Cu濺射以及對與Cu金屬層相鄰之介電部分的蝕刻。
在一些實施例中，每一ALE循環包含在H 2電漿中的氫處理步驟，隨後是使用Ar +轟擊的清潔處理步驟（也稱為Ar電漿步驟）。在H 2電漿暴露期間並沒有施加加速電壓到基板。在各個實施例中，離子轟擊能量為100eV或更小。可以藉由在給定電壓下將DC脈衝波形施加到基板（例如每一週期具有1µs的開啟時間和2µs的關閉時間）來實現在隨後之Ar電漿步驟期間的精確離子能量控制。在一些實施例中，氫處理步驟是用以體積百分比40%H 2和60%Ar的氣體組成、100mTorr的氣壓、60秒的暴露時間和200W的ICP電漿功率進行的。在一些實施例中，清潔處理步驟（例如暴露至電漿激發的Ar氣體）係使用50mTorr的Ar氣體，20V的偏壓，使用DC和33%的工作週期（例如每一循環1µs開啟和2µs關閉）下120秒的暴露時間。在各個實施例中，表面改質步驟（例如將Cu金屬層暴露至電漿激發的O 2氣體）係在一或多個ALE循環中的氫處理步驟和清潔處理步驟之前執行。在一些實施例中，表面改質步驟是以體積百分比50％O 2和50％Ar的氣體組成、50mTorr的氣壓和0V偏壓下30秒的暴露時間進行的。用於表面改質概念演示的實驗性物理濺射步驟的一例是在50mTorr和80V脈衝直流電壓下使用100%Ar進行的。藉由將濺射時間從0秒更改為60秒，便可能物理性地濺射表面材料的0Å、2Å或4Å，如圖2的相應跡線0A Ar濺射、2A Ar濺射和4A Ar濺射所示。
圖3A-3D顯示如上關於圖1A-2所描述之金屬蝕刻方法可以如何應用於示例性的三維整合（3DI）混合式接合製程流程。晶圓接合製程係包含將頂部晶圓200接合到底部晶圓202。在晶圓接合製程之前，在頂部晶圓200的頂表面上精確移除2nm至5nm的金屬（例如Cu）到底部晶圓202是有利的，其中金屬移除製程對頂部晶圓200和底部晶圓202之頂表面上的介電質（例如SiO 2）具有選擇性。這可以減少對介電質表面的損壞，減少介電質表面粗糙度的增加，並減少介電質圓角，以減少或避免在晶圓接合製程後形成空隙。此外，金屬移除製程可受益於非腐蝕性化學物質，並且可有利地減少或消除揮發性反應產物（例如含Cu反應產物）對製程室的污染。上面關於圖1A-2描述的金屬蝕刻方法提供了上述優點。
圖3A顯示要結合在一起的頂部晶圓200和底部晶圓202的橫剖面圖。在一些實施例中，頂部晶圓200和底部晶圓202中的每一晶圓均包含各自的基板102和基板102上方之CMOS後段製程（BEOL）層206。BEOL層206可以包含藉由BEOL層206中之導電特徵部耦合的主動式裝置（例如電晶體，如CMOS裝置）。
頂部晶圓200和底部晶圓202中的每一晶圓還包含BEOL層206上方的導電特徵部210。在各個實施例中，導電特徵部為金屬線、金屬墊等並包含銅金屬（Cu）等。導電特徵部210係被BEOL層206上方的介電層208分開。介電層208乃包含合適的介電質，例如SiO 2等。導電特徵部210可以藉由可接受的製程而形成在介電層208中，例如鑲嵌製程等。
圖3B顯示在選擇性蝕刻製程之後的頂部晶圓200和底部晶圓202，該選擇性蝕刻製程係將導電特徵部210凹陷至介電層208的相應頂表面下方。如上文關於圖1A-1F所述之選擇性金屬蝕刻方法可以用於此步驟。
在圖3C中，於頂部晶圓200和底部晶圓202的相應介電層208之間執行初始介電-介電接合。在一些實施例中，介電-介電接合為SiO 2對SiO 2接合。
在圖3D中，頂部晶圓200和底部晶圓202的個別導電特徵部210係經接合以完成頂部晶圓200和底部晶圓202之間的混合式接合。可以進行金屬回流來執行熱處理以填充頂部晶圓200和底部晶圓202兩者之間的空隙。在一些實施例中，導電特徵部210的金屬為銅（Cu）且熱處理會導致Cu回流，Cu回流在頂部晶圓200和底部晶圓202之間則產生Cu對Cu接合。
在一些實施例中，上述關於圖1A-1F所述之金屬蝕刻的選擇性方法係在獨立式蝕刻平台中執行，且頂部晶圓200和底部晶圓202隨後被轉移到單獨的接合系統，以執行熱處理以及在熱處理之前執行的任何表面處理，如下面關於圖4所述。用於執行圖3C-3D之接合製程的示例性接合系統係在美國專利第11,424,142號中有所描述，該專利乃以參照方式全部併入本文。在其他實施例中，用於執行上述關於圖1A-1F所述之金屬蝕刻的選擇性方法的蝕刻平台以及用於接合頂部晶圓200和底部晶圓202之接合系統係一起整合到單個系統中，如下面就圖5進行之描述。
圖4圖示了一製程流程圖，說明根據一些實施例中之用於使用蝕刻平台和單獨的接合設備來接合晶圓的方法400。在步驟402中，在上述關於圖3A-3B所述之蝕刻平台上於第一晶圓200和第二晶圓202之相應金屬特徵部210上執行原子層蝕刻（ALE）製程（例如上述關於圖1A-1F所述之選擇性金屬蝕刻方法）。在步驟404中，將第一晶圓200和第二晶圓202移動到與蝕刻平台分開的接合設備。在一些實施例中，第一晶圓200和第二晶圓202可以在適當的排隊時間之後從蝕刻平台轉移到接合設備。
在步驟406中，對第一晶圓200和第二晶圓202的表面進行改質，以便為第一晶圓200和第二晶圓202準備接合製程。第一晶圓200和第二晶圓202的表面改質以及對接合製程的準備可以包含下列步驟：清潔第一晶圓200和第二晶圓202、檢查第一晶圓200和第二晶圓202是否有不期望的沉積物、將第一晶圓200和第二晶圓202的表面（例如用氧電漿）進行改質、使第一晶圓200和第二晶圓202的表面親水化（例如使純水在第一晶圓200和第二晶圓202上流動並同時旋轉它們）、且在接合設備中將第一晶圓200定位在第二晶圓202之上。然而，可以使用任何合適的改質和準備步驟。
在步驟408中，第一晶圓200和第二晶圓202係在接合設備中藉由合適的接合製程接合。例如第一晶圓200和第二晶圓202可以藉由各自的卡盤定位在一起並且藉由在中心點處將第一晶圓200和第二晶圓202壓在一起的壓針所產生之接合波而接合在一起。然而，可以使用用於晶圓之任何合適的接合製程。
圖5顯示一製程流程圖，說明根據一些實施例中之用於使用包含接合設備之整合蝕刻平台來接合晶圓的方法500。在步驟502中，在第一晶圓200和第二晶圓202的相應金屬特徵部210上執行原子層蝕刻（ALE）製程（例如上文關於圖1A-1F所述之選擇性金屬蝕刻方法），如上文關於圖3A-3B所述，該製程係在具有配置用以執行蝕刻製程和接合製程之製程腔室的整合蝕刻平台中執行。
在步驟504中，將第一晶圓200和第二晶圓202的表面進行改質，以便為第一晶圓200和第二晶圓202準備接合製程。在第一晶圓200和第二晶圓202上進行的表面改質和接合準備可以使用與上文關於圖4之步驟406所描述的類似方法來進行。在步驟506中，第一晶圓200和第二晶圓202係在整合蝕刻平台中採用合適的接合製程來接合。該接合製程可以用與上面關於圖4之步驟408所描述的類似方法來執行。
圖6-9顯示橫剖面圖，說明根據各個實施例中之用於執行如上文關於圖1A-1F所述之金屬蝕刻選擇性方法的電漿處理系統。
圖6顯示根據一些實施例中之電漿處理系統4。電漿處理系統4包含腔室10、待處理之基板25固定在其上的基板支架20、氣體注入系統40和真空泵系統50。腔室10係配置用以促進電漿在鄰近基板25之表面的處理區域45中產生，其中電漿係藉由經加熱電子和可離子化氣體之間的碰撞形成。經由氣體注入系統40引入可離子化氣體或氣體混合物並調節製程壓力。例如，閘閥（未顯示）係用於節流真空泵系統50。電漿係用於產生電漿激發的氣態物質，以用於從基板25的外露表面移除材料。
基板25藉由槽閥（未顯示）以及腔室饋通裝置（未顯示）經由機器人基板傳送系統傳送進出腔室10，其中基板25係由容納在基板支架20內的基板升降銷（未顯示）接收並藉由安裝在其中的裝置進行機械性移動。一旦從基板傳送系統接收到基板25，基板25便下降到基板支架20的上表面。
在其他實施例中，基板25係藉由靜電夾具（未顯示）固定到基板支架20。此外，基板支架20還可以包含冷卻系統，該冷卻系統包含再循環冷卻劑流，其在以冷卻模式操作時從基板支架20接收熱量並將熱量傳遞到熱交換器系統（未顯示）。當以加熱模式運行時，冷卻系統還可以傳遞來自熱交換器系統的熱量。可以將氣體輸送到基板25的背面以提高基板25和基板支架20之間的氣隙熱導率。當需要在升高或降低的溫度下控制基板的溫度時使用這種系統。例如，在超過穩態溫度的溫度下對基板的溫度控制是有用的，而穩態溫度係因從電漿傳遞到基板25的熱通量以及藉由傳導到基板支架20而從基板25移除熱通量兩者的平衡而達成。在其他實施例中，例如電阻加熱元件或熱電加熱器/冷卻器的加熱元件係包含在基板支架20中。
仍然參考圖6，基板支架20係進一步作為電極，RF功率藉由該電極而耦合到處理區域45中的電漿。例如基板支架20可以經由RF功率的傳輸而在RF電壓下電偏置，該RF功率係來自RF產生器30通過阻抗匹配網路32向基板支架20供應。RF偏壓係用於藉由激發電子來形成和維持電漿。在此配置中，此系統係作為反應離子蝕刻（RIE）反應器運行，其中腔室和上部氣體注入電極係用作接地表面。RF偏置的典型頻率可以在1MHz到100MHz的範圍內，例如13.56MHz。在其他實施例中，基板支架20可以使用脈衝DC電壓加以電偏置。例如可以在100Hz至10MHz範圍內的頻率施加脈衝DC電壓，脈衝工作週期在1％至99％範圍內，這相當於連續波（CW）RF功率。另外，如果需要，可以以較低頻率（例如小於100Hz）調製脈衝DC電壓以執行脈波列或脈衝波。
在一例中，RF功率係以多個頻率施加到基板支架電極。此外，阻抗匹配網路32可以藉由降低反射功率來增加RF功率到處理室10中的電漿的傳輸。阻抗匹配網路32可以具有本領域已知之任何合適的匹配網路布局（例如L型、π型、T型等）及/或自動控制方法。
製程氣體42（也稱為蝕刻氣體）係藉由氣體注入系統40而引入至處理區域45。在一些實施例中，氣體注入系統40包含噴淋頭，其中製程氣體42係從氣體輸送系統（未顯示）通過氣體注入氣室（未顯示）、一系列擋板（未顯示）以及多孔噴淋頭氣體注入板（未顯示）而供應到處理區域45。
真空泵系統50可包含泵速高達每秒5000公升（或更高）的渦輪分子真空泵（TMP）以及用於節流腔室壓力的閘閥。在一些用於乾式電漿蝕刻製程的電漿處理裝置中，可以採用每秒1000至3000公升的TMP。TMP可用於例如壓力小於50mTorr的低壓處理。在較高的壓力下，TMP泵抽速度可能會急劇下降。對於高壓處理（例如大於100mTorr），可以使用機械增壓泵和乾式粗抽泵。
電腦55包含微處理器、記憶體和數位I/O埠，其能夠產生足以傳送和激活到電漿處理系統4的輸入以及監測來自電漿處理系統4之輸出的控制電壓。電腦55乃進一步耦合到RF產生器30、阻抗匹配網路32、氣體注入系統40和真空泵系統50並與其交換資訊。儲存在電腦55之記憶體中的程式係用於根據儲存的製程配方而啟動對電漿處理系統4之上述組件的輸入。在各個實施例中，該程式係包含將基板支架20支撐之基板上的金屬層暴露至氧化氣體、將金屬層暴露至電漿激發的H 2氣體以及將金屬層暴露至電漿激發的Ar氣體的指令，如上文關於圖1A-1F所述。
圖7顯示根據一些實施例中之電漿處理系統5。除了上文參考圖6描述之電漿處理系統4的各個組件之外，電漿處理系統5還包含機械或電旋轉DC磁場系統60，以便潛在地增加電漿密度和/或改進電漿處理均勻性。另外，電腦55係耦合到旋轉磁場系統60且係配置用以調節旋轉速度和磁場強度。
圖8顯示根據一些實施例中之電漿處理系統6。除了上文參考圖6描述之電漿處理系統4的各個組件之外，電漿處理系統6還包含上板電極70，RF功率係藉由阻抗匹配網路74從RF產生器72耦合到上板電極70。可以以10MHz至200MHz範圍內的頻率（例如60MHz）向上部電極供電。可以以0.1MHz至60MHz範圍內的頻率（例如40MHz）向下部電極供電。另外，電腦55係耦合到RF產生器72和阻抗匹配網路74且係配置用以控制RF功率到上部電極70的應用。
圖9顯示根據一些實施例中之電漿處理系統7。電漿處理系統7為一電感耦合電漿（ICP）系統，除了參考上述圖6中描述之電漿處理系統4的各個組件之外，其進一步包含感應線圈80，RF功率係藉由阻抗匹配網路84經由RF產生器82耦合到感應線圈80。RF功率係通過介電窗（未顯示）而從感應線圈80感應耦合到電漿處理區域45。RF功率可以在400kHz至100MHz之範圍內的頻率（例如13.56MHz）供應到感應線圈80。此外，帶狹縫的法拉第屏蔽（未顯示）係用來減少感應線圈80和電漿處理區域45中之電漿之間的電容耦合。此外，電腦55乃耦合到RF產生器82和阻抗匹配網路84，且係配置用以控制施加到感應線圈80的功率。RF偏置功率可以在1MHz至100MHz範圍內的頻率下施加到基板支架20。在其他實施例中，基板支架20可以使用脈衝DC電壓而被電偏置。例如可以在100Hz至10MHz範圍內的頻率施加脈衝DC電壓，且脈衝工作週期在1％至99％範圍內。
在其他實施例中，係使用300MHz至9GHz範圍內的頻率（例如2.54GHz）來使用電子迴旋共振（ECR）形成電漿。在更其他的實施例中，電漿係由螺旋波的發射形成。在更其他的實施例中，電漿由傳播的表面波形成。
圖10圖示了根據一些實施例中之用於蝕刻金屬的方法1000的製程流程圖。在步驟1002中，在基板102上方之金屬層104的外露表面上執行表面改質106，如上文關於圖1B所述。表面改質乃增加了金屬層104的表面粗糙度。
在步驟1004中，對金屬層104進行氫處理110，如上文關於圖1C-1D所述。氫處理110在金屬層104上形成一層反應產物114。在步驟1006中，在金屬層104上進行清潔處理120，如上文關於圖1E所述。清潔處理120移除了該層反應產物114。在各個實施例中，蝕刻製程的一個循環包含步驟1002、1004和1006，且蝕刻製程執行至少兩個循環。在一些實施例中，在一或多個蝕刻循環中省略了表面改質的步驟1002，這可能有利於增加金屬層104之頂表面的平滑度。
圖11圖示了根據一些實施例中之用於蝕刻金屬的方法1100的製程流程圖。在步驟1102中，提供了於基板102上方具有Cu金屬層104的基板102，如上文關於圖1A所述。
接下來，執行蝕刻製程，其中蝕刻製程的第一循環係包含步驟1104至1108。在步驟1104中，Cu金屬層104在表面處理106中係暴露至表面改質氣體（例如電漿激發的O 2電漿），如上文關於圖1B所述。表面改質氣體乃氧化了Cu金屬層104的表面。在步驟1106中，Cu金屬層104係暴露至電漿激發的H 2氣體112，如上文關於圖1C-1D所述。電漿激發的H 2氣體112乃化學還原了Cu金屬層104之氧化表面並在Cu金屬層104上形成一層含Cu反應產物114。
在步驟1108中，Cu金屬層104在清潔處理120中係暴露至電漿激發的Ar氣體，如上文關於圖1E所述。電漿激發的Ar氣乃移除了覆蓋在Cu金屬層104的該層含Cu反應產物114。在一些實施例中，電漿激發的Ar氣的動能係處於或低於從Cu金屬層104移除Cu金屬的濺射閾值。隨後，可以執行蝕刻製程的額外循環，其中每一額外循環係包含步驟1104至1108。在一些實施例中，在蝕刻製程的一或多個循環中係省略了包含將Cu金屬層104暴露至表面改質氣體的步驟1104，這可能有利於增加Cu金屬層104之頂表面的平滑度。
選擇性原子層蝕刻的方法對於在金屬（例如Cu）的頂表面上執行膜表面精處理或膜表面修復是有用的。例如Cu膜之類的金屬膜在其外露的表面上可能具有天然氧化物，或者具有其他基本粗糙的表面。薄膜表面精處理或平滑化可能有利於例如在晶圓的混合式接合期間改進Cu金屬墊的接合。本揭露內容的方法允許藉由以循環方式（例如在幾個原子層蝕刻（ALE）循環之後）選擇性移除幾個原子層來增加金屬表面平滑度。在一些實施例中，使用對金屬表面（例如Cu表面）之高選擇性、自限性、循環兩步驟處理來移除天然氧化物及修復表面。這種表面處理允許選擇性地奈米級修復圖案化結構上的小金屬（例如Cu）墊和區域。
根據一些實施例，圖12A和12B圖示了氫原子與不同粗糙度表面的相互作用。圖12A顯示粗糙金屬表面304的橫剖面圖，例如金屬層104之頂表面的特寫圖（見上文，圖1A-1B）。金屬表面304是粗糙的，並在其金屬晶格的頂部原子之間具有空間。在不同示例中，金屬表面304的粗糙度是表面改質106（參見上文，圖1B）或Ar +濺射的結果。由於金屬表面304的粗糙度，氫原子（例如電漿激發的H 2氣體112的）可能更容易進入金屬表面304的空間並與金屬表面304的原子反應和/或化學吸附金屬表面304的原子。這可能會增加ALE製程之後續循環所移除的材料量（參見上文，圖1C-1E）。
圖12B顯示了平滑金屬表面306的橫剖面圖，例如在表面改質106之前或ALE製程的多個循環之後金屬層104之頂表面的特寫視圖（見上文，圖1F）。金屬表面306是平滑的，並具有更均勻的原子分佈。由於金屬表面306的平滑度，氫原子（例如電漿激發的H 2氣體112的氫原子）可能更難與金屬表面306的金屬原子反應。這可能會減少ALE製程之後續循環所移除的材料量。
圖13顯示了每一循環從金屬表面所蝕刻之材料量的實驗結果，也稱為每一循環的蝕刻量（EA），其乃隨著原子層蝕刻（ALE）製程的額外循環增加而減少。圖13所示的實驗結果為上面圖2所示之累積蝕刻量跡線0A Ar濺射的詳細視圖。ALE製程的每一循環包含氫處理步驟（也稱為改質）和清潔處理步驟（也稱為Ar +轟擊）。在圖示的實驗結果中，氫處理步驟是在100 mTorr的氣壓、60秒的暴露時間以及無偏壓的200W電漿功率下進行的，而清潔處理步驟是在Ar氣體的50mTorr、200W的電漿功率和20V的偏壓條件下進行ALE製程的十個循環。如圖13所示，每一循環的EA會隨著循環的增加而減少。這可能是由於每一循環之後表面粗糙度的降低可能會抑制氫原子在金屬表面上的反應和化學吸附，如上文關於圖12A和12B所述。因此，包含氫處理步驟和清潔處理步驟之ALE製程的重複循環可用於在金屬（例如Cu）的頂表面上執行膜表面精處理或膜表面修復。
圖14A至14D圖示了根據一些實施例中之使金屬表面平滑化的方法。圖14A顯示基板102和基板102上方之金屬層104的橫剖面圖。粗糙或氧化表面320係存在於金屬層104上方。在各個實施例中，粗糙或氧化表面320包含天然氧化物，且其為新形成銅膜的基本上粗糙的表面，或者已經被表面改質106氧化（見上文，圖1B）。在一些實施例中，在金屬層104上方形成遮罩316以暴露出粗糙或氧化表面320的一部分。遮罩316可以是例如藉由合適的光刻製程而圖案化的光阻。然而，可以使用任何合適的遮罩316。
在圖14B中，在粗糙或氧化表面320上進行氫處理110。在一些實施例中，氫處理110包含將金屬層104暴露至電漿激發的H 2氣體。氫處理110可以用如上文關於圖1B-1C所述的類似方法進行。圖14B顯示氫處理110藉由在粗糙或氧化表面320上進一步形成一層反應產物114來激活粗糙或氧化表面320。
在圖14C中，進行清潔處理120以從粗糙或氧化表面320的頂表面移除反應產物114。在一些實施例中，清潔處理120包含將粗糙或氧化表面320暴露至電漿激發的惰性氣體，該氣體乃從粗糙或氧化表面320物理性逐出並移除反應產物114（例如含Cu反應產物，例如CuH x）。清潔處理120可用與上文關於圖1E所述的類似方法來執行，例如用低能Ar +離子轟擊。反應產物114之形成以及反應產物114之移除的組合便因此作為原子層蝕刻（ALE）製程之一循環的一部分而從粗糙或氧化表面320移除原子層。
圖14D說明了在ALE製程的多個循環已經移除粗糙或氧化表面320之後的結構的橫剖面圖。在移除粗糙或氧化表面320的幾個埃級原子層之後，剩餘的金屬層104頂表面便具有增加的平滑度。ALE製程的多個循環允許在圖案化結構上以奈米級選擇性修復小金屬（例如Cu）墊和區域。在存在有遮罩316的一些實施例中，在完成ALE製程之後，遮罩316便藉由合適的製程（例如氧電漿中的灰化）移除。
圖15圖示了根據一些實施例中之使表面平滑的方法1200的製程流程圖。在步驟1202中，提供在基板102上方具有金屬層104的基板102，其中金屬層104具有粗糙或氧化表面320，如上文關於圖14A所述。在一些實施例中，粗糙或氧化表面320乃是表面改質106的產物，表面改質106係作為蝕刻金屬之方法1000或1200的步驟執行的，如上文分別關於圖10和11所述。
接下來，執行蝕刻製程，其中蝕刻製程的第一循環包含步驟1204和1206。在步驟1204中，將粗糙或氧化表面320暴露至電漿激發的H 2氣體112，如上文關於圖14B所述。電漿激發的H 2氣體112乃化學還原了粗糙或氧化表面320並在粗糙或氧化表面320上形成一層反應產物114。
在步驟1206中，在清潔處理120中將粗糙或氧化表面320暴露至電漿激發的Ar氣體，如上文關於圖14C所述。電漿激發的Ar氣體乃移除了覆蓋粗糙或氧化表面320的該層反應產物114。在一些實施例中，電漿激發的Ar氣體的動能係處於或低於用於從金屬層104移除金屬之濺射閾值。接下來，可以執行蝕刻製程的額外循環，其中每一額外循環均包含步驟1204和1206，直到移除粗糙或氧化表面320或者金屬層104的外露表面達到期望的平滑度。
這裡總結了本揭露內容的示例實施例。從整個說明書以及在此提交的申請專利範圍也可以理解其他實施例。
示例1。一種金屬蝕刻方法，該方法包含：執行一蝕刻製程至少兩個循環，其中該每一循環包含：在基板上方之金屬層的外露表面上執行表面改質；於該金屬層上執行氫處理，其中該氫處理係在該金屬層上形成一層反應產物；以及於該金屬層上執行清潔處理，其中該清潔處理係移除了該層反應產物。
示例2。如示例1的方法，其中該表面改質係包含氧化該金屬層之該外露表面。
示例3。如示例1或2其中之一的方法，其中該氫處理係包含將該金屬層暴露至電漿激發的H 2氣體。
示例4。如示例1至3其中之一的方法，其中該清潔處理係包含將該金屬層暴露至電漿激發的惰性氣體。
示例5。如示例1至4其中之一的方法，其中該蝕刻製程之第一循環係移除了該金屬層之3Å到4Å之厚度。
示例6。一種使金屬表面平滑的方法，該方法包含：提供基板，金屬層係位於該基板上方，該金屬層係具有一粗糙或氧化表面；以及執行一或多個循環的平滑化製程，其中該每一循環係包含：將該粗糙或氧化表面暴露至電漿激發的H 2氣體，其中該電漿激發的H 2氣體乃化學性地還原該金屬層之該氧化表面且在該金屬層上形成一層反應產物；以及將該粗糙或氧化表面暴露至電漿激發的Ar氣體，其中該電漿激發的Ar氣體乃移除了覆蓋在該金屬層上之該層反應產物，其中該電漿激發的Ar氣體之動能係處於或低於將金屬自該金屬層移除的濺鍍閾值。
示例7。如示例6的方法，其進一步包含：於該金屬層上方形成遮罩，該遮罩係暴露出該粗糙或氧化表面；以及於該一或多個循環的該平滑化製程執行完成之後，移除該遮罩。
示例8。如示例6或7其中之一的方法，其進一步包含在執行該平滑化製程之前先執行蝕刻製程，其中該蝕刻製程之一循環係包含：將該金屬層暴露至氧化氣體；將該金屬層暴露至該電漿激發的H 2氣體；以及將該金屬層暴露至該電漿激發的Ar氣體。
示例9。如示例6至8其中之一的方法，該基板係經平坦化且在相同水平面上包含該金屬層及介電層。
示例10。如示例9的方法，其中該金屬層係相對於該介電層而被選擇性蝕刻。
示例11。如示例10的方法，其中該介電層包含SiO 2或高k材料。
示例12。如示例6至11其中之一的方法，其中該平滑化製程係使用一感應耦合電漿（ICP）系統。
示例13。如示例6至11其中之一的方法，其中該電漿激發的Ar氣體之該動能係藉由施加RF或脈衝DC偏壓至該基板來控制。
示例14。如示例6至13其中之一的方法，其中該金屬層包含銅。
示例15。一種電漿處理系統包含：腔室，該腔室係包含配置用以支撐基板的基板支撐件；耦合至該腔室之氣體注入系統；耦合至該腔室之真空泵系統；以及耦合至該氣體注入系統以及該真空泵系統之電腦，其中該電腦係配置用以執行程式，該程式包含執行下列各者之指令：將該基板上之金屬層暴露至氧化氣體；將該金屬層暴露至電漿激發的H 2氣體；以及將該金屬層暴露至電漿激發的惰性氣體。
示例16。如示例15的電漿處理系統，其進一步包含第一RF產生器，該第一RF產生器係耦合至該基板支撐件，其中該基板支撐件係作為電極，RF功率係透過該電極而耦合至該腔室內之電漿。
示例17。如示例16的電漿處理系統，其進一步包含圍繞該腔室的旋轉DC磁場系統。
示例18。如示例16的電漿處理系統，其進一步包含：位於該基板支撐件之上的上板電極；以及耦合至該上板電極之第二RF產生器。
示例19。如示例16的電漿處理系統，其進一步包含：圍繞著該腔室之感應線圈；以及耦合至該感應線圈之第二RF產生器。
示例20。如示例19的電漿處理系統，其中在400kHz到100 MHz之頻率範圍內的RF功率係自該感應線圈感應耦合至該腔室內的電漿處理區域。
示例21。一種蝕刻金屬的方法，該方法包含：提供基板，其中Cu金屬層位於基板之上；執行蝕刻製程的第一循環，第一循環包含：將Cu金屬層暴露至表面改質氣體，其中表面改質氣體乃氧化了Cu金屬層的表面；將Cu金屬層暴露至電漿激發的H 2氣體，其中電漿激發的H 2氣體乃化學還原了Cu金屬層的氧化表面，並在Cu金屬層上形成一層含Cu的反應產物；以及將Cu金屬層暴露至電漿激發的Ar氣體，其中電漿激發的Ar氣體乃移除了覆蓋Cu金屬層的該層含Cu反應產物，其中電漿激發的Ar氣體的動能係處於或低於用於從Cu金屬層移除Cu金屬的濺射閾值。
示例22。如示例21的方法，其進一步包含執行蝕刻製程的第二循環，其中蝕刻製程的第二循環係包含與第一循環相同的步驟。
示例23。如示例21或22其中之一的方法，其中表面改質氣體包含電漿激發的O 2氣體。
示例24。如示例23的方法，電漿激發的O 2氣體的動能係處於或低於用於從Cu金屬層移除Cu金屬的濺射閾值。
示例25。如示例21至24其中之一的方法，其中基板係經平坦化且在同一水平面中包含Cu金屬層和介電層。
示例26。如示例25的方法，其中Cu金屬層係相對於介電層而被選擇性地蝕刻。
示例27。如示例25或26其中之一的方法，其中介電層包含SiO 2或高k材料。
示例28。如示例21至27其中之一的方法，其中蝕刻製程的第一循環係利用電感耦合電漿（ICP）系統。
示例29。如示例21至27其中之一的方法，其中電漿激發的Ar氣體的動能係藉由向基板施加RF或脈衝DC偏壓來控制。
雖然本發明已經參考說明性實施例進行了描述，但是本描述並不旨在解釋為限制的意義。示例性實施例的各個修改和組合以及本發明的其他實施例對於熟習本技藝者在參考描述後將是顯而易見的。因此，所附申請專利範圍旨在涵蓋任何此類修改或實施例。
4:電漿處理系統 5:電漿處理系統 6:電漿處理系統 7:電漿處理系統 10:腔室 20:基板支架 25:基板 30:RF產生器 32:阻抗匹配網路 40:氣體注入系統 42:製程氣體 45:處理區域 50:真空泵系統 55:電腦 60:機械或電旋轉DC磁場系統 70:上板電極、上部電極 72:RF產生器 74:阻抗匹配網路 80:感應線圈 82:RF產生器 84:阻抗匹配網路 102:基板 104:金屬層 106:表面處理 108:表面改質氣體 110:氫處理 112:H 2氣體 114:反應產物 120:清潔處理 200:頂部晶圓 202:底部晶圓 206:後段製程（BEOL）層 208:介電層 210:導電特徵部 304:金屬表面 306:金屬表面 316:遮罩 320:粗糙或氧化表面 400:方法 402:步驟 404:步驟 406:步驟 408:步驟 500:方法 502:步驟 504:步驟 506:步驟 1000:方法 1002:步驟 1004:步驟 1006:步驟 1100:方法 1102:步驟 1104:步驟 1106:步驟 1108:步驟 1200:方法 1202:步驟 1204:步驟 1206:步驟
為更完整地理解本發明及其優點，現結合附圖並參考以下說明，其中：
圖1A-1F圖示了根據一些實施例中之金屬之原子層蝕刻（ALE）方法；
圖2顯示了根據一些實施例中之金屬蝕刻線性度的實驗結果；
圖3A-3D顯示根據一些實施例中之金屬蝕刻方法在混合式接合製程流程中的應用；
圖4和圖5顯示根據一些實施例中之用於接合晶圓之方法的製程流程圖；
圖6-9圖示了根據一些實施例中之用於選擇性金屬蝕刻的電漿處理系統；
圖10和11圖示了根據一些實施例中之用於蝕刻金屬之方法的製程流程圖；
圖12A和12B圖示了根據一些實施例中之氫原子與不同平滑度表面的相互作用；
圖13圖示了根據一些實施例中每一循環之金屬蝕刻量隨著額外循環的增加而減少的實驗結果；
圖14A-14D圖示了根據一些實施例中之使表面平滑的方法；以及
圖15圖示了根據一些實施例中之用於使表面平滑化之方法的製程流程圖。
除非另有說明，否則不同附圖中的相應數字和符號通常指代相應的部分。附圖的繪製係為了清楚說明實施例的相關態樣且不一定按比例繪製。圖中繪製的特徵邊緣不一定表示特徵範圍的終止。
102:基板
104:金屬層
106:表面處理
108:表面改質氣體

Claims (20)

  1. 一種金屬蝕刻方法，該方法包含： 執行一蝕刻製程至少兩個循環，其中該每一循環係包含： 在一基板上方之一金屬層的一外露表面上執行一表面改質； 於該金屬層上執行一氫處理，其中該氫處理係在該金屬層上形成一層反應產物；以及 於該金屬層上執行一清潔處理，其中該清潔處理係移除了該層反應產物。
  2. 如請求項1之金屬蝕刻方法，其中該表面改質係包含氧化該金屬層之該外露表面。
  3. 如請求項1之金屬蝕刻方法，其中該氫處理係包含將該金屬層暴露至一電漿激發的H 2氣體。
  4. 如請求項1之金屬蝕刻方法，其中該清潔處理係包含將該金屬層暴露至一電漿激發的惰性氣體。
  5. 如請求項1之金屬蝕刻方法，其中該蝕刻製程之一第一循環係移除了該金屬層之3Å到4Å之一厚度。
  6. 一種使表面平滑的方法，該方法包含： 提供一基板，一金屬層係位於該基板上方，該金屬層係具有一粗糙或氧化表面；以及 執行一或多個循環的一平滑化製程，其中該每一循環係包含： 將該粗糙或氧化表面暴露至一電漿激發的H 2氣體，其中該電漿激發的H 2氣體乃化學性地還原該金屬層之該氧化表面且在該金屬層上形成一層反應產物；以及 將該粗糙或氧化表面暴露至一電漿激發的Ar氣體，其中該電漿激發的Ar氣體乃移除了覆蓋在該金屬層上之該層反應產物，其中該電漿激發的Ar氣體之動能係處於或低於將金屬自該金屬層移除的一濺射閾值。
  7. 如請求項6之使表面平滑的方法，其進一步包含： 於該金屬層上方形成一遮罩，該遮罩係暴露出該粗糙或氧化表面；以及 於該一或多個循環的該平滑化製程執行完成之後，移除該遮罩。
  8. 如請求項6之使表面平滑的方法，其進一步包含在執行該平滑化製程之前先執行一蝕刻製程，其中該蝕刻製程之一循環係包含： 將該金屬層暴露至一氧化氣體； 將該金屬層暴露至該電漿激發的H 2氣體；以及 將該金屬層暴露至該電漿激發的Ar氣體。
  9. 如請求項6之使表面平滑的方法，其中該基板係經平坦化且在一相同水平面上包含該金屬層及一介電層。
  10. 如請求項9之使表面平滑的方法，其中該金屬層係相對於該介電層而被選擇性蝕刻。
  11. 如請求項10之使表面平滑的方法，其中該介電層係包含SiO2或一高k材料。
  12. 如請求項6之使表面平滑的方法，其中該平滑化製程係使用一感應耦合電漿（ICP）系統。
  13. 如請求項6之使表面平滑的方法，其中該電漿激發的Ar氣體之該動能係藉由施加一RF或脈衝DC偏壓至該基板來控制。
  14. 如請求項6之使表面平滑的方法，其中該金屬層係包含銅。
  15. 一種電漿處理系統，其包含： 一腔室，該腔室係包含配置用以支撐一基板的一基板支撐件； 耦合至該腔室之一氣體注入系統； 耦合至該腔室之一真空泵系統；以及 耦合至該氣體注入系統以及該真空泵系統之一電腦，其中該電腦係配置用以執行一程式，該程式包含執行下列各者之指令： 將該基板上之一金屬層暴露至一氧化氣體； 將該金屬層暴露至一電漿激發的H 2氣體；以及 將該金屬層暴露至一電漿激發的惰性氣體。
  16. 如請求項15之電漿處理系統，其進一步包含一第一RF產生器，該第一RF產生器係耦合至該基板支撐件，其中該基板支撐件係作為一電極，RF功率係透過該電極而耦合至該腔室內之電漿。
  17. 如請求項16之電漿處理系統，其進一步包含圍繞該腔室的一旋轉DC磁場系統。
  18. 如請求項16之電漿處理系統，其進一步包含： 位於該基板支撐件之上的一上板電極；以及 耦合至該上板電極之一第二RF產生器。
  19. 如請求項16之電漿處理系統，其進一步包含： 圍繞著該腔室之一感應線圈；以及 耦合至該感應線圈之一第二RF產生器。
  20. 如請求項19之電漿處理系統，其中在400kHz到100 MHz之一頻率範圍內的RF功率係自該感應線圈感應耦合至該腔室內的一電漿處理區域。
TW111137815A 2021-10-06 2022-10-05 金屬蝕刻方法 TW202322214A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163252738P 2021-10-06 2021-10-06
US63/252,738 2021-10-06

Publications (1)

Publication Number Publication Date
TW202322214A true TW202322214A (zh) 2023-06-01

Family

ID=85773923

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111137815A TW202322214A (zh) 2021-10-06 2022-10-05 金屬蝕刻方法

Country Status (4)

Country Link
US (1) US20230108117A1 (zh)
KR (1) KR20240075839A (zh)
TW (1) TW202322214A (zh)
WO (1) WO2023059588A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5522917B2 (ja) * 2007-10-10 2014-06-18 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
US9793127B2 (en) * 2013-11-13 2017-10-17 Taiwan Semiconductor Manufacturing Company Limited Plasma generation and pulsed plasma etching
US10208383B2 (en) * 2017-02-09 2019-02-19 The Regents Of The University Of Colorado, A Body Corporate Atomic layer etching processes using sequential, self-limiting thermal reactions comprising oxidation and fluorination
DE102017211539A1 (de) * 2017-07-06 2019-01-10 Carl Zeiss Smt Gmbh Verfahren zum Entfernen einer Kontaminationsschicht durch einen Atomlagen-Ätzprozess
WO2020223011A1 (en) * 2019-04-30 2020-11-05 Lam Research Corporation Atomic layer etch and selective deposition process for extreme ultraviolet lithography resist improvement

Also Published As

Publication number Publication date
WO2023059588A1 (en) 2023-04-13
US20230108117A1 (en) 2023-04-06
KR20240075839A (ko) 2024-05-29

Similar Documents

Publication Publication Date Title
TWI630654B (zh) 使用遠端電漿源以凹陷超低ｋ介電質
TWI600083B (zh) Plasma etching method
JP6049871B2 (ja) エッチング及びアッシング中での低誘電率材料の側壁保護
TWI604524B (zh) 用於蝕刻低ｋ及其它介電質膜的製程腔室
TW417174B (en) Plasma processing method
US11189499B2 (en) Atomic layer etch (ALE) of tungsten or other metal layers
TW201717276A (zh) 蝕刻方法
JP2003023000A (ja) 半導体装置の製造方法
TWI722187B (zh) 蝕刻方法
TWI488235B (zh) 全金屬閘極結構之圖案成形方法
TW201705265A (zh) 蝕刻方法
TW201701349A (zh) 蝕刻方法（一）
JP2005537668A (ja) 高誘電率誘電体材料の除去を改良する方法及びシステム
US6746925B1 (en) High-k dielectric bird's beak optimizations using in-situ O2 plasma oxidation
TW201001535A (en) Method of semiconductor processing
US20080217294A1 (en) Method and system for etching a hafnium containing material
JP2009076711A (ja) 半導体装置の製造方法
JP4577328B2 (ja) 半導体装置の製造方法
TW202322214A (zh) 金屬蝕刻方法
TWI497586B (zh) Plasma etching method
US20200006081A1 (en) Method of Isotropic Etching of Silicon Oxide Utilizing Fluorocarbon Chemistry
KR20150095593A (ko) Ge-함유 반도체 장치에의 컨택 형성
US11658042B2 (en) Methods for etching structures and smoothing sidewalls
TW200302694A (en) Etching method and etching device
WO2024044373A1 (en) High aspect ratio gap fill using cyclic deposition and etch