TW202312232A - 半導體製造裝置及半導體裝置的製造方法 - Google Patents

半導體製造裝置及半導體裝置的製造方法 Download PDF

Info

Publication number
TW202312232A
TW202312232A TW111100050A TW111100050A TW202312232A TW 202312232 A TW202312232 A TW 202312232A TW 111100050 A TW111100050 A TW 111100050A TW 111100050 A TW111100050 A TW 111100050A TW 202312232 A TW202312232 A TW 202312232A
Authority
TW
Taiwan
Prior art keywords
substrate
wafer
semiconductor manufacturing
manufacturing apparatus
outer peripheral
Prior art date
Application number
TW111100050A
Other languages
English (en)
Other versions
TWI802197B (zh
Inventor
鈴木葵
小野良治
森愛
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202312232A publication Critical patent/TW202312232A/zh
Application granted granted Critical
Publication of TWI802197B publication Critical patent/TWI802197B/zh

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/08—Devices involving relative movement between laser beam and workpiece
    • B23K26/10—Devices involving relative movement between laser beam and workpiece using a fixed support, i.e. involving moving the laser beam
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/70—Auxiliary operations or equipment
    • B23K26/702—Auxiliary equipment
    • B23K26/703—Cooling arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Thin Film Transistor (AREA)
  • Thyristors (AREA)
  • Recrystallisation Techniques (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Light Receiving Elements (AREA)
  • Bipolar Transistors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

實施形態是在於提供一種可適宜地加工貼合對象的基板之半導體製造裝置及半導體裝置的製造方法。 實施形態的半導體製造裝置係具備： 改質層形成部，其係將第1基板部分地改質，而在前述第1基板內的第1部分與第2部分之間形成改質層； 剝離層形成部，其係在被設於前述第1基板的表面的第2基板與前述第2部分之間形成剝離層；及 除去部，其係使前述第1部分殘存於前述第2基板的表面，同時從前述第2基板的表面除去前述第2部分。 前述除去部係具備： 加熱部，其係藉由加熱前述第1部分或前述第2部分，在前述剝離層剝離前述第2基板與前述第2部分，且將前述第1部分與前述第2部分分割；及 移動部，其係藉由使前述第2基板對於前述第2部分相對移動，使前述第1部分殘存於前述第2基板的表面，同時從前述第2基板的表面除去前述第2部分。

Description

半導體製造裝置及半導體裝置的製造方法
本案的實施形態是關於半導體製造裝置及半導體裝置的製造方法。 [關聯申請案的參照] 本案是享有以日本專利第2021-144980號(申請日：2021年9月6日)作為基礎申請案的優先權。本申請案是藉由參照此基礎申請案而包含基礎申請案的全部的內容。
將基板彼此間貼合而製造半導體裝置時，大多藉由例如修整(trimming)或研磨來加工該等的基板。如此的情況，最好藉由適宜的方法來加工該等的基板。
本發明所欲解決的課題是在於提供一種可適宜地加工貼合對象的基板的半導體製造裝置及半導體裝置的製造方法。 實施形態的半導體製造裝置係具備： 改質層形成部，其係將第1基板部分地改質，而在前述第1基板內的第1部分與第2部分之間形成改質層； 剝離層形成部，其係在被設於前述第1基板的表面的第2基板與前述第2部分之間形成剝離層；及 除去部，其係使前述第1部分殘存於前述第2基板的表面，同時從前述第2基板的表面除去前述第2部分。 前述除去部係具備： 加熱部，其係藉由加熱前述第1部分或前述第2部分，在前述剝離層剝離前述第2基板與前述第2部分，且將前述第1部分與前述第2部分分割；及 移動部，其係藉由使前述第2基板對於前述第2部分相對移動，使前述第1部分殘存於前述第2基板的表面，同時從前述第2基板的表面除去前述第2部分。
以下，參照圖面說明有關本發明的實施形態。在圖1～圖20中，對於相同的構成附上相同的符號，重複的說明是省略。 (第1實施形態) 圖1是表示第1實施形態的半導體製造裝置的構造的平面圖。 本實施形態的半導體製造裝置是具備：載置部1、搬送部2、測出部3、改質層形成部4、剝離層形成部5、除去部6及控制部7。載置部1是具備複數的裝載埠1a，搬送部2是具備搬送機械手臂2a。改質層形成部4是具備吸盤台4a，剝離層形成部5是具備吸盤台5a。 圖1是顯示彼此垂直的X方向、Y方向及Z方向。就此說明書而言，是以+Z方向作為上方向看待，以-Z方向作為下方向看待。-Z方向是亦可與重力方向一致，或亦可未與重力方向一致。 本實施形態的半導體製造裝置是為了加工晶圓W而使用。如後述般，本實施形態的晶圓W是包括下晶圓及上晶圓，具有該等2片的晶圓貼合的構造。有關晶圓W的進一步的詳細後述。 載置部1是為了載置用以收容晶圓W的FOUP(Front Opening Unified Pod)而使用。在半導體製造裝置的框體內搬入晶圓W時，收容晶圓W的FOUP會被載置於任一的裝載埠1a上，晶圓W會從FOUP搬入至框體內。另一方面，從框體搬出的晶圓W是被收容於任一的裝載埠1a上的FOUP內。 搬送部2是藉由搬送機械手臂2a來搬送框體內的晶圓W。測出部3是進行藉由搬送部2來搬送的晶圓W的缺口對準(notch alignment)，進一步檢測出晶圓W的中心。改質層形成部4是將從測出部3搬送的晶圓W載置於吸盤台4a上，在晶圓W內所含的上晶圓內形成改質層。剝離層形成部5是將從改質層形成部4搬送的晶圓W載置於吸盤台5a上，在晶圓W內的上晶圓與下晶圓之間形成剝離層。除去部6是將從剝離層形成部5搬送的晶圓W內的上晶圓部分地除去。經過測出部3、改質層形成部4、剝離層形成部5及除去部6的晶圓W是藉由搬送部2來搬出至框體外。 控制部7是控制本實施形態的半導體製造裝置的各種的動作。例如，控制部7是控制搬送機械手臂2a來搬送晶圓W，或控制吸盤台4a、5a來使晶圓W旋轉。 圖2～圖11是表示第1實施形態的半導體裝置的製造方法的剖面圖及平面圖。 本實施形態的半導體裝置是從圖1所示的晶圓W製造。又，本實施形態的半導體裝置的製造方法的一部分是使用圖1所示的半導體製造裝置來實行。因此，在以下的說明中，圖1所示的符號會被適當使用。 圖2(a)是表示晶圓W的剖面形狀，圖2(b)是表示晶圓W的平面形狀。這是在圖3(a)～圖11(b)也同樣。 首先，準備圖2(a)及圖2(b)所示的晶圓W。如前述般，本實施形態的晶圓W是包括下晶圓10及上晶圓20，具有下晶圓10的表面(上面)與上晶圓20的表面(下面)貼合的構造。上晶圓20是第1基板的例子。下晶圓10是第2基板的例子。 下晶圓10是包括：半導體晶圓11、被形成於半導體晶圓11的下面和側面的膜12及被形成於半導體晶圓11的上面的膜13。上晶圓20是包括：半導體晶圓21、被形成於半導體晶圓21的上面和側面的膜22及被形成於半導體晶圓21的下面的膜23。上晶圓20是以膜13與膜23貼合的形式來載置於下晶圓10上。 半導體晶圓11、21的各者是例如矽晶圓。膜13、23的各者是例如層間絕緣膜、配線層、柱塞(plug)層、焊墊層等的各種的絕緣膜、半導體層及導體層。膜13、23是例如亦可包含記憶格陣列或電晶體等的裝置。本實施形態的膜13、23的各者是在膜13與膜23的界面含有矽氧化膜，膜13內的矽氧化膜與膜23內的矽氧化膜會被貼合。 圖2(a)及圖2(b)是表示上晶圓20的中心C、上晶圓20內的中心C側的部分亦即中央部20a及上晶圓20內的與中心C相反側的部分亦即外周部20b。下晶圓10的中心是位於上晶圓20的中心C的大致正下方(-Z方向)。就本實施形態的半導體裝置的製造方法而言，是上晶圓20的外周部20b會藉由後述的工程來從晶圓W除去。中央部20a是第1部分的例子，外周部20b是第2部分的例子。 其次，將晶圓W退火(圖3(a)及圖3(b))。其結果，膜23的下面會與膜13的上面接合，在膜13、23內的膜13與膜23的界面附近形成有接合層26。這樣，下晶圓10與上晶圓20會藉由接合層26來接合。 其次，將上晶圓20部分地改質，而在上晶圓20內的中央部20a與外周部20b之間形成改質層24(圖4(a)及圖4(b))。圖4(a)是表示被設在改質層形成部4內，射出雷射L1的射出部P1。本實施形態的改質層24是藉由將雷射L1照射至上晶圓20而形成，具體而言，被形成於雷射L1所照射之處。就本實施形態而言，雷射L1所照射之處會被非晶質化，例如半導體晶圓21內的單結晶矽會變化成非晶矽。因此，形成非晶質層作為改質層24。 本實施形態的改質層24是如圖4(a)所示般，被形成為在上晶圓20內往-Z方向延伸而貫通上晶圓20。又，本實施形態的改質層24是如圖4(b)所示般，以具有環狀的平面形狀之方式形成於上晶圓20內。因此，圖4(b)所示的中央部20a亦即上晶圓20的改質層24的內側的部分是具有圓形的平面形狀。另一方面，圖4(b)所示的外周部20b亦即上晶圓20的改質層24的外側的部分是具有環狀的平面形狀，將中央部20a環狀地包圍。改質層24是例如藉由將晶圓W載置於吸盤台4a上，邊旋轉吸盤台4a邊照射雷射L1至晶圓W而形成。雷射L1的波長是最好設定於被半導體晶圓21吸收的值，例如被設定於1117nm以上。 另外，改質層24是亦可被形成為具有與圖4(a)及圖4(b)所示的形狀不同的形狀。例如，改質層24是亦可被形成為中央部20a的平面形狀成為圓形以外的形狀。又，當中央部20a的平面形狀為圓形時，中央部20a的直徑的值是按照所欲從晶圓W除去的外周部20b的大小，設定成怎樣的值皆可。例如，外周部20b內的半導體晶圓21的大小是亦可比半導體晶圓21的斜角(bevel)部的尺寸更大。此情況，外周部20b的最內周與最外周的距離是例如設為1～6mm。又，改質層24，就本實施形態而言是在上晶圓20與下晶圓10的貼合後被形成，但亦可取而代之，在該等的貼合前被形成。 其次，在下晶圓10與外周部20b之間形成用以剝離下晶圓10與外周部20b的剝離層25(圖5(a)及圖5(b))。圖5(a)是表示被設在剝離層形成部5內，射出雷射L2的射出部P2。本實施形態的剝離層25是藉由將雷射L2照射至膜13、23而形成，具體而言，被形成於雷射L2所照射之處。本實施形態的剝離層25是藉由膜13、23吸收雷射L2而形成。因此，本實施形態的膜13、23的界面是最好以吸收雷射L2的材料所形成。如此的材料的例子是矽氧化膜。雷射L2的波長是最好設定於被膜13、23吸收的值。 本實施形態的剝離層25是如圖5(a)所示般，在膜13、23內被形成於膜13與膜23的界面附近。又，本實施形態的剝離層25是如圖5(b)所示般，被形成為具有環狀的平面形狀。剝離層25是被形成於下晶圓10與外周部20b之間，因此對於改質層24而言是被形成於與中心C相反側。本實施形態的剝離層25是被形成於改質層24附近。又，本實施形態的剝離層25是只被形成於中央部20a及外周部20b之中的外周部20b內。藉此，外周部20b容易從下晶圓10剝離。剝離層25是例如藉由將晶圓W載置於吸盤台5a上，邊旋轉吸盤台5a邊照射雷射L2至晶圓W而形成。 另外，剝離層25是亦可被形成為具有與圖5(a)及圖5(b)所示的形狀不同的形狀。又，就本實施形態而言，剝離層25是在形成改質層24之後形成，但亦可取而代之，在形成改質層24之前形成。又，當膜13為包括含有複數的層的層疊膜時，剝離層25是亦可被形成於此層疊膜內的任一2個的層間。同樣，當膜23為包括含有複數的層的層疊膜時，剝離層25是亦可被形成於此層疊膜內的任一2個的層間。 圖3(a)及圖3(b)所示的退火是亦可進行為僅中央部20a及外周部20b之中的內周部20a被退火。此情況，中央部20a內是在膜13與膜23的界面附近形成有接合層26，但外周部20b內是在膜13與膜23的界面附近未形成有接合層26。因此，外周部20b是退火後也容易從下晶圓10剝離。所以，此情況，亦可省略圖5(a)及圖5(b)所示的工程。 其次，使晶圓W的方向反轉(圖6(a)及圖6(b))。其結果，圖6(a)所示的晶圓W是在晶圓W內的下側含有上晶圓20，在晶圓W內的上側含有下晶圓10。本實施形態的除去部6是具備未圖示的反轉部，反轉部會使從剝離層形成部5搬送至除去部6的晶圓W的方向反轉。 其次，藉由除去部6內的上部真空吸盤31來吸附晶圓W，藉此保持晶圓W(圖7(a)及圖7(b))。上部真空吸盤31是藉由從下晶圓10的上方接觸於下晶圓10，可藉由吸附來保持下晶圓10。上部真空吸盤31是進一步可使藉由吸附來保持的下晶圓10移動。又，由於下晶圓10是與上晶圓20貼合，因此上部真空吸盤31是可使上晶圓20與下晶圓10一起移動。上部真空吸盤31是移動部的第1保持部的例子。 上部真空吸盤31是具備真空溝31a，藉由來自真空溝31a的吸附力而保持下晶圓10。上部真空吸盤31是亦可更具備冷卻下晶圓10的冷卻機構。藉此，可藉由、該冷卻機構來冷卻藉由上部真空吸盤31所保持的下晶圓10。該冷卻機構是例如使用液體氮等的冷卻流體來冷卻下晶圓10。該冷卻機構是亦可藉由冷卻下晶圓10，上晶圓20也間接地冷卻。 其次，藉由上部真空吸盤31來使晶圓W移動，在中央真空吸盤32及外周真空吸盤33上載置晶圓W(圖8(a)及圖8(b))。除去部6是具備：用以保持下晶圓10的1個的上部真空吸盤31，及用以保持上晶圓20的2個的下部真空吸盤(中央真空吸盤32及外周真空吸盤33)。中央真空吸盤32是藉由接觸於中央部20a，可藉由吸附來保持中央部20a。外周真空吸盤33是藉由接觸於外周部20b，可藉由吸附來保持外周部20b。中央真空吸盤32是移動部的第2保持部的例子。外周真空吸盤33是移動部的第3保持部的例子。 中央真空吸盤32是具備真空溝32a，藉由來自真空溝32a的吸附力而保持中央部20a。中央真空吸盤32是亦可進一步具備冷卻中央部20a的冷卻機構。藉此，可藉由該冷卻機構來冷卻藉由中央真空吸盤32所保持的中央部20a。該冷卻機構是例如使用液體氮等的冷卻流體來冷卻中央部20a。該冷卻機構是亦可藉由冷卻中央部20a，下晶圓10也間接地冷卻。 外周真空吸盤33是具備真空溝33a，藉由來自真空溝33a的吸附力而保持外周部20b。外周真空吸盤33是進一步具備加熱外周部20b的加熱部33b。藉此，可藉由加熱部33b來加熱藉由外周真空吸盤33所保持的外周部20b。就本實施形態而言，是在外周真空吸盤33上載置晶圓W之前，預先將加熱部33b的溫度設定成高溫。因此，若在外周真空吸盤33上載置晶圓W，則外周部20b會藉由加熱部33b來迅速地加熱，外周部20b的溫度會急劇地上昇。本實施形態的外周部20b是如圖8(a)所示般，被載置於加熱部33b上。本實施形態的加熱部33b的上面是為了容易保持外周部20b，和為了容易接觸於外周部20b，而對於XY平面傾斜。 就本實施形態而言，是藉由加熱外周部20b，冷卻中央部20a，在外周部20b與中央部20a之間產生溫度差。其結果，在外周部20b與中央部20a之間產生熱應力，龜裂在改質層24內進展。藉此，可分割外周部20b與中央部20a。加上，本實施形態的晶圓W是在外周部20b與下晶圓10之間具備剝離層25，因此外周部20b成為容易從下晶圓10剝離。所以，若根據本實施形態，則可藉由熱應力來分割外周部20b與中央部20a，且在剝離層25剝離外周部20b與下晶圓10(圖9(a)及圖9(b))。 本實施形態的除去部6是藉由加熱部33b來加熱外周部20b，使得外周部20b的溫度比中央部20a的溫度更高，藉由上述冷卻機構來冷卻中央部20a及下晶圓10。該等的加熱及冷卻是最好以外周部20b與中央部20a之間溫度差會成為200～400℃的方式進行。藉此，可充分擴大外周部20b與中央部20a之間的膨脹･收縮量的差，使在外周部20b與中央部20a之間產生充分的熱應力。例如，半導體晶圓21為矽基板時的外周部20b與中央部20a之間的膨脹･收縮量的差是藉由200～400℃的溫度差，成為0.2～0.5mm程度。 另外，外周部20b與中央部20a之間的溫度差是亦可藉由根據加熱部33b的加熱及根據上述冷卻機構的冷卻來使產生，或亦可只藉由根據加熱部33b的加熱來使產生。前者的方法是例如具有不需要將外周部20b的溫度設為非常高的優點。後者的方法是例如具有在除去部6不需要上述冷卻機構的優點。在採用後者的方法時，不被冷卻的中央部20a的溫度會成為室溫。同樣，不被冷卻的下晶圓10的溫度也成為室溫。又，外周部20b與中央部20a之間的溫度差是亦可藉由只加熱中央部20a來實現，或亦可藉由加熱中央部20a冷卻外周部20b來實現。 本實施形態的除去部6是之後在上部真空吸盤31、中央真空吸盤32及外周真空吸盤33藉由吸附來保持下晶圓10、中央部20a及外周部20b的狀態下，使上部真空吸盤31及中央真空吸盤32上昇至上方向(+Z方向)(圖9(a)及圖9(b))。亦即，使上部真空吸盤31及中央真空吸盤32對於外周真空吸盤33相對移動。其結果，下晶圓10及中央部20a會在被夾於上部真空吸盤31與中央真空吸盤32之間的狀態下上昇，從外周部20b分離。藉此，可使中央部20a殘存於上晶圓10的表面，同時從上晶圓10的表面除去外周部20b。換言之，可將晶圓W修整為外周部20b會被除去。 另外，外周真空吸盤33吸附外周部20b的情形是例如有容易從外周部20b分離下晶圓10及中央部20a的優點，或可防止分離後的外周部20b從外周真空吸盤33落下而破裂的優點。又，冷卻下晶圓10的情形是例如有可抑制上述的龜裂進展至下晶圓10的效果、或可抑制下晶圓10與中央部20a的剝離的優點。 就本實施形態而言，改質層24是與Z方向平行延伸，但亦可對於Z方向傾斜。例如，改質層24是亦可對於Z方向傾斜，使得中央部20a的直徑在膜23的側變大，在膜23的相反側變小。藉此，具有圓形的平面形狀的中央部20a會容易從具有環狀的平面形狀的外周部20b之中穿過，容易從外周部20b分離中央部20a。此情況，中央部20a的外周面或外周部20b的內周面是成為錐面。 其次，使晶圓W的方向再度反轉(圖10(a)及圖10(b))。其結果，圖10(a)所示的晶圓W是在晶圓W內的下側含有下晶圓10，在晶圓W內的上側含有上晶圓20(中央部20a)。就本實施形態的除去部6而言，上述的反轉部會使修整後的晶圓W的方向反轉。 然後，本實施形態的晶圓W是藉由搬送機械手臂2a來搬出至半導體製造裝置的框體外。又，從晶圓W除去的外周部20b也藉由搬送機械手臂2a來搬出至框體外。搬送機械手臂2a是搬送機構的例子。一般的修整是藉由削去外周部20b來除去外周部20b，因此外周部20b形成大量的粉末而從晶圓W除去。相對的，本實施形態的修整是從中央部20a分割外周部20b，從下晶圓10剝離，藉此除去外周部20b，因此外周部20b不會形成大量的粉末，從晶圓W除去。因此，若根據本實施形態，則可藉由搬送機械手臂2a來從框體簡單地搬出外周部20b，可抑制從框體除去大量的粉末的麻煩。另外，本實施形態的半導體製造裝置是亦可藉由搬送機械手臂2a以外的搬送機構來將外周部20b搬出至框體外。外周部20b是例如被回收至FOUP內。 其次，藉由研磨機(grinder)P3來研磨上晶圓20的上面(圖11(a)及圖11(b))。其結果，上晶圓20會被薄膜化。另外，圖11(a)及圖11(b)所示的工程是藉由本實施形態的半導體製造裝置以外的裝置來進行。 然後，晶圓W會藉由各種的工程來加工。如此，製造本實施形態的半導體裝置。本實施形態的半導體裝置是例如立體半導體記憶體。 圖12是表示第1實施形態的半導體製造裝置的構造的剖面圖及平面圖。具體而言，圖12(a)及圖12(b)是分別表示本實施形態的半導體製造裝置內的除去部6的構造的剖面圖及平面圖。 本實施形態的除去部6是如圖12(a)所示般，具備前述的上部真空吸盤31、中央真空吸盤32及外周真空吸盤33。上部真空吸盤31是具備真空溝31a。中央真空吸盤32是具備真空溝32a。外周真空吸盤33是具備真空溝33a及加熱部33b。圖12(a)是表示圖8(a)及圖8(b)所示的工程的晶圓W。圖12(a)是以符號C1來表示上部真空吸盤31所具備的上述的冷卻機構，以符號C2來表示中央真空吸盤32所具備的上述的冷卻機構。 中央真空吸盤32與外周真空吸盤33是隔著間隙G互相離離。本實施形態的間隙G是充滿空氣。藉此，可使中央真空吸盤32與外周真空吸盤33之間的隔熱性提升。另一方面，除去部6是亦可在間隙G內具備某些構件(例如隔熱材)。 圖12(b)是以網狀線來表示中央真空吸盤32的平面形狀，以點影線來表示外周真空吸盤33的平面形狀，以底白色來表示間隙G的平面形狀。圖12(b)是進一步以粗實線來表示真空溝32a、33a的位置，以虛線表示晶圓W的輪廓。 如圖12(b)所示般，中央真空吸盤32是具有平面視圓形的形狀，使得容易保持中央部20a。另一方面，外周真空吸盤33是具有平面視環狀的形狀，使得容易保持外周部20b，環狀地包圍中央部20a。又，真空溝32a是沿著圓圈延伸於中央真空吸盤32內，真空溝33a是沿著圓圈延伸於外周真空吸盤33內。這是關於真空溝31a也同樣。真空溝31a是沿著圓圈延伸於上部真空吸盤31內(圖12(a))。 圖13是表示第1實施形態的外周真空吸盤33的構造的平面圖。 圖13是與圖12(b)同樣，以點影線來表示外周真空吸盤33的平面形狀。圖13是進一步以粗實線來表示真空溝33a的位置，以虛線來表示加熱部33b的輪廓。本實施形態的加熱部33b是如圖13所示般，具有平面視環狀的形狀，使得容易加熱外周部20b。藉此，可迅速地加熱外周部20b全體。 其次，將本實施形態的半導體裝置的製造方法與第1比較例或第2比較例的半導體裝置的製造方法作比較。 (1)第1比較例 圖14～圖16是表示第1實施形態的第1比較例的半導體裝置的製造方法的剖面圖。就本比較例而言，在貼合下晶圓10與上晶圓20之前，上晶圓20會被修整。 首先，準備圖14(a)所示的上晶圓20，如圖14(b)所示般修整上晶圓20。圖14(b)是表示上晶圓20的修整部分T1。其次，使用CMP(Chemical Mechanical Polishing)裝置P4來研磨上晶圓20內的膜23(圖15(a))，然後將上晶圓20與下晶圓10貼合(圖15(b))。其次，藉由將晶圓W退火，使膜23的下面與膜13的上面接合(圖16(a))。其次，藉由研磨機P3來研磨上晶圓20的上面，使上晶圓20薄膜化(圖16(b))。此時，在上晶圓20內的修整部分T1上的部分會成為端材20c。 就本比較例而言，在以圖14(b)的工程來修整上晶圓20時，修整部分T1會成為大量的粉末。又，就本比較例而言，在以圖15(a)的工程來研磨膜23時，恐有膜23的邊緣會被過研磨之虞。但若不研磨膜23，則恐有修整的影響遺留在膜23之虞。又，就本比較例而言，需要用以回收端材20c的麻煩的處理。相對的，若根據本實施形態，則可抑制該等的問題。 (2)第2比較例 圖17及圖18是表示第1實施形態的第2比較例的半導體裝置的製造方法的剖面圖。就本比較例而言，在貼合下晶圓10及上晶圓20之後，上晶圓20會被修整。 首先，將上晶圓20與下晶圓10貼合(圖17(a))。其次，藉由將晶圓W退火，使膜23的下面與膜13的上面接合(圖17(b))。其次，藉由刀刃(blade)P5來修整上晶圓20(圖18(a))。圖18(a)是表示上晶圓20的修整部分T2。其次，藉由研磨機P3來研磨上晶圓20的上面，藉此使上晶圓20薄膜化(圖18(b))。 就本比較例而言，在以圖18(a)的工程來修整上晶圓20時，修整部分T2會成為大量的粉末。又，就本比較例而言，在以圖18(a)的工程來修整上晶圓20時，不僅上晶圓20，恐有連下晶圓10也被修整之虞。相對的，若根據本實施形態，則可抑制該等的問題。 就本實施形態的晶圓W的修整而言，是在晶圓W內形成改質層24及剝離層25，加熱晶圓W內的外周部20b(參照圖8(a)及圖8(b))。藉此，從中央部20a分割外周部20b，且從下晶圓10剝離外周部20b，可從晶圓W除去外周部20b(參照圖9(a)及圖9(b))。因此，若根據本實施形態，則如上述般，可不使外周部20b成為大量的粉末，從晶圓W除去。 另一方面，晶圓W的修整是可思考取代加熱晶圓W內的外周部20b，而藉由在下晶圓10與上晶圓20之間***刀刃來進行。亦即，可思考不是藉由加熱所產生的熱應力，而是藉由從刀刃施加的機械性的力量來實現晶圓W的修整。若藉由根據刀刃的修整，則與根據熱應力的修整同樣，可不使外周部20b成為大量的粉末，從晶圓W除去。然而，若藉由根據刀刃的修整，則若不適當地操作刀刃，則會有下晶圓10與上晶圓20的剝離進展至中央部20a的可能性，或過剩的力量施加於晶圓W而引起碎屑(chipping)的可能性。若根據本實施形態，則該等的問題也可抑制。 如以上般，就本實施形態而言，是藉由加熱晶圓W，從中央部20a分割外周部20b，且從下晶圓10剝離外周部20b。因此，若根據本實施形態，則例如可使外周部20b不成為大量的粉末，從晶圓W簡單地除去等，可將晶圓W適宜地加工。 (第2實施形態) 圖19是表示第2實施形態的半導體製造裝置的構造的剖面圖及平面圖。 本實施形態的半導體製造裝置是與第1實施形態的半導體製造裝置同樣，具有圖1所示的構造，為了實行圖2(a)～圖11(b)所示的方法的一部分而使用。另一方面，第1實施形態的半導體製造裝置的除去部6是具有圖12(a)及圖12(b)所示的構造，相對的，本實施形態的半導體製造裝置的除去部6是具有圖19(a)及圖19(b)所示的構造。圖19(a)及圖19(b)是分別表示本實施形態的除去部6的構造的剖面圖及平面圖。 本實施形態的除去部6是其次的2個點，與第1實施形態的除去部6不同。第1，本實施形態的上部真空吸盤31是具備使上部真空吸盤31旋轉的旋轉軸31b。本實施形態的除去部6是藉由使上部真空吸盤31旋轉，可使藉由上部真空吸盤31所保持的晶圓W旋轉。第2，本實施形態的外周真空吸盤33是具備後述的複數的加熱部33b。本實施形態的除去部6是可邊藉由旋轉軸31b來使晶圓W旋轉，邊藉由該等的加熱部33b來加熱外周部20b。 圖20是表示第2實施形態的外周真空吸盤33的構造的平面圖。 本實施形態的外周真空吸盤33是如圖20所示般，具備複數的加熱部33b。就本實施形態而言，加熱部33b的個數是4個，但亦可為4個以外。又，就本實施形態而言，各加熱部33b的平面形狀是四角形，但亦可為其他的形狀。例如，外周真空吸盤33是亦可具備複數個具有圓弧形(扇形)的平面形狀的加熱部33b，或亦可只具備1個具有圓弧形(扇形)的平面形狀的加熱部33b。 若假設不使本實施形態的晶圓W旋轉，加熱外周部20b，則容易在外周部20b內產生溫度的不均。例如，在外周部20b內接近任一的加熱部33b之處，該處的溫度會容易變高。另一方面，在外周部20b內遠離任一的加熱部33b之處，該處的溫度容易變低。然而，本實施形態的晶圓W是一邊被旋轉一邊被加熱，因此可抑制在外周部20b內溫度產生不均。 以上，說明可幾個的實施形態，但該等的實施形態是舉例提示者，並非意圖限定發明的範圍者。在本說明書說明的新穎的裝置及方法是可用其他各種的形態實施。又，對於在本說明書說明的裝置及方法的形態，可在不脫離發明的要旨的範圍內進行各種的省略、置換、變更。附上的申請專利範圍及其均等的範圍是意圖包括發明的範圍或主要內容中所含諸如此類的形態或變形例。
1:載置部 1a:裝載埠 2:搬送部 2a:搬送機械手臂 3:測出部 4:改質層形成部 4a:吸盤台 5:剝離層形成部 5a:吸盤台 6:除去部 7:控制部 10:下晶圓 11:半導體晶圓 12:膜 13:膜 20:上晶圓 20a:中央部 20b:外周部 20c:端材 21:半導體晶圓 22:膜 23:膜 24:改質層 25:剝離層 26:接合層 31:上部真空吸盤 31a:真空溝 31b:旋轉軸 32:中央真空吸盤 32a:真空溝 33:外周真空吸盤 33a:真空溝 33b:加熱部
[圖1]是表示第1實施形態的半導體製造裝置的構造的平面圖。 [圖2]～[圖11]是表示第1實施形態的半導體裝置的製造方法的剖面圖及平面圖。 [圖12]是表示第1實施形態的半導體製造裝置的構造的剖面圖及平面圖。 [圖13]是表示第1實施形態的外周真空吸盤的構造的平面圖。 [圖14]～[圖16]是表示第1比較例的半導體裝置的製造方法的剖面圖。 [圖17]及[圖18]是表示第2比較例的半導體裝置的製造方法的剖面圖。 [圖19]是表示第2實施形態的半導體製造裝置的構造的剖面圖及平面圖。 [圖20]是表示第2實施形態的外周真空吸盤的構造的平面圖。
6:除去部
10:下晶圓
11:半導體晶圓
12:膜
13:膜
20:上晶圓
20a:中央部
20b:外周部
21:半導體晶圓
22:膜
23:膜
24:改質層
25:剝離層
26:接合層
31:上部真空吸盤
31a:真空溝
32:中央真空吸盤
32a:真空溝
33:外周真空吸盤
33a:真空溝
33b:加熱部
C1:符號
C2:符號
G:間隙
W:晶圓

Claims (20)

  1. 一種半導體製造裝置，其特徵係具備： 改質層形成部，其係將第1基板部分地改質，而在前述第1基板內的第1部分與第2部分之間形成改質層； 剝離層形成部，其係在被設於前述第1基板的表面的第2基板與前述第2部分之間形成剝離層；及 除去部，其係使前述第1部分殘存於前述第2基板的表面，同時從前述第2基板的表面除去前述第2部分， 前述除去部係具備： 加熱部，其係藉由加熱前述第1部分或前述第2部分，在前述剝離層剝離前述第2基板與前述第2部分，且將前述第1部分與前述第2部分分割；及 移動部，其係藉由使前述第2基板對於前述第2部分相對移動，使前述第1部分殘存於前述第2基板的表面，同時從前述第2基板的表面除去前述第2部分。
  2. 如請求項1記載的半導體製造裝置，其中，前述第2部分係具有環狀地包圍前述第1部分的形狀。
  3. 如請求項1記載的半導體製造裝置，其中，前述改質層形成部係藉由將前述第1基板部分地非晶質化，形成非晶質層作為前述改質層。
  4. 如請求項1記載的半導體製造裝置，其中，前述改質層形成部係藉由雷射來將前述第1基板部分地改質。
  5. 如請求項1記載的半導體製造裝置，其中，前述剝離層係只被形成於前述第1部分及前述第2部分之中的前述第2部分內。
  6. 如請求項1記載的半導體製造裝置，其中，前述剝離層形成部係藉由雷射來形成前述剝離層。
  7. 如請求項1記載的半導體製造裝置，其中，前述加熱部係加熱前述第1部分或前述第2部分，使得前述第2部分的溫度比前述第1部分的溫度更高。
  8. 如請求項1記載的半導體製造裝置，其中，前述加熱部係加熱前述第1部分或前述第2部分，使得前述第1部分的溫度與前述第2部分的溫度的差成為200～400℃。
  9. 如請求項1記載的半導體製造裝置，其中，前述加熱部係具有平面視環狀的形狀。
  10. 如請求項1記載的半導體製造裝置，其中，前述除去部係邊使前述第1基板及前述第2基板旋轉，邊藉由前述加熱部來加熱前述第1部分或前述第2部分。
  11. 如請求項1記載的半導體製造裝置，其中，前述移動部係具備：保持前述第2基板的第1保持部、保持前述第1部分的第2保持部及保持前述第2部分的第3保持部。
  12. 如請求項11記載的半導體製造裝置，其中，前述第1保持部係具備冷卻前述第2基板的機構。
  13. 如請求項11記載的半導體製造裝置，其中，前述第2保持部係具備冷卻前述第1部分的機構。
  14. 如請求項11記載的半導體製造裝置，其中，前述第3保持部係具備加熱前述第2部分的前述加熱部。
  15. 如請求項11記載的半導體製造裝置，其中，前述第3保持部係具有包圍前述第2保持部的環狀的形狀。
  16. 如請求項1記載的半導體製造裝置，其中，更具備：搬送從前述第2基板剝離的前述第2部分之搬送機構。
  17. 一種半導體製造裝置，其特徵係具備： 加熱部，其係藉由加熱被設於第2基板的表面的第1基板內的第1部分或第2部分，將前述第1部分與前述第2部分分割；及 移動部，其係藉由使前述第2基板對於前述第2部分相對移動，使前述第1部分殘存於前述第2基板的表面，同時從前述第2基板的表面除去前述第2部分。
  18. 如請求項17記載的半導體製造裝置，其中，更具備改質層形成部，其係將前述第1基板部分地改質，而在前述第1基板內的前述第1部分與前述第2部分之間形成改質層， 前述加熱部係在前述改質層的形成後，加熱前述第1部分或前述第2部分。
  19. 如請求項17記載的半導體製造裝置，其中，更具備剝離層形成部，其係在前述第2基板與前述第2部分之間形成剝離層， 前述加熱部係藉由加熱前述第1部分或前述第2部分，在前述剝離層剝離前述第2基板與前述第2部分，且將前述第1部分與前述第2部分分割。
  20. 一種半導體裝置的製造方法，其特徵係包括： 將第1基板部分地改質，而在前述第1基板內的第1部分與第2部分之間形成改質層， 在被設於前述第1基板的表面的第2基板與前述第2部分之間形成剝離層， 藉由將前述第1部分或前述第2部分加熱，在前述剝離層剝離前述第2基板與前述第2部分，且將前述第1部分與前述第2部分分割， 藉由使前述第2基板對於前述第2部分相對移動，使前述第1部分殘存於前述第2基板的表面，同時從前述第2基板的表面除去前述第2部分。
TW111100050A 2021-09-06 2022-01-03 半導體製造裝置及半導體裝置的製造方法 TWI802197B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-144980 2021-09-06
JP2021144980A JP2023038075A (ja) 2021-09-06 2021-09-06 半導体製造装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW202312232A true TW202312232A (zh) 2023-03-16
TWI802197B TWI802197B (zh) 2023-05-11

Family

ID=85386157

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111100050A TWI802197B (zh) 2021-09-06 2022-01-03 半導體製造裝置及半導體裝置的製造方法

Country Status (4)

Country Link
US (1) US20230076961A1 (zh)
JP (1) JP2023038075A (zh)
CN (1) CN115775748A (zh)
TW (1) TWI802197B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2954585B1 (fr) * 2009-12-23 2012-03-02 Soitec Silicon Insulator Technologies Procede de realisation d'une heterostructure avec minimisation de contrainte
US7883991B1 (en) * 2010-02-18 2011-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Temporary carrier bonding and detaching processes
US8361842B2 (en) * 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
JP6216727B2 (ja) * 2014-05-08 2017-10-18 東京応化工業株式会社 支持体分離方法
CN112639156B (zh) * 2018-08-16 2023-04-18 悟劳茂材料公司 框架一体型掩模的制造方法及框架

Also Published As

Publication number Publication date
TWI802197B (zh) 2023-05-11
US20230076961A1 (en) 2023-03-09
JP2023038075A (ja) 2023-03-16
CN115775748A (zh) 2023-03-10

Similar Documents

Publication Publication Date Title
TWI470722B (zh) 基板搬送機構、基板處理裝置及半導體裝置之製造方法
TWI795577B (zh) 基板處理系統及基板處理方法
TW202025369A (zh) 處理系統及處理方法
TWI734727B (zh) 加工方法
TWI578426B (zh) Joint system
JP2010194680A (ja) ワーク加工方法およびワーク加工装置
TWI802197B (zh) 半導體製造裝置及半導體裝置的製造方法
JP7330284B2 (ja) チップ付き基板の製造方法、及び基板処理装置
KR20150007946A (ko) 성막 시스템
US11929268B2 (en) Substrate processing system, substrate processing method and computer-readable recording medium
JP2013102052A (ja) 基板処理装置及び基板処理方法
JP2015035583A (ja) 熱処理装置及び成膜システム
JP2010021171A (ja) 半導体装置の製造方法およびそれに用いる半導体製造装置
TWI762698B (zh) 基板處理方法
CN115440580A (zh) 晶片的加工方法
US11823924B2 (en) Semiconductor manufacturing apparatus, and method of manufacturing semiconductor device
TW202018794A (zh) 基板處理系統及基板處理方法
TWI839619B (zh) 半導體製造裝置及半導體裝置之製造方法
WO2023032833A1 (ja) 基板処理方法及び基板処理装置
JP6466217B2 (ja) 剥離装置及び剥離システム
US11521877B2 (en) Carrier tray
JP7262891B2 (ja) ダミーウェーハ及びダミーウェーハの製造方法
US11328945B2 (en) Wafer forming apparatus
US20240136193A1 (en) Method of processing wafer
TW202242559A (zh) 半導體製造裝置及半導體裝置之製造方法