JP2010021171A - 半導体装置の製造方法およびそれに用いる半導体製造装置 - Google Patents
半導体装置の製造方法およびそれに用いる半導体製造装置 Download PDFInfo
- Publication number
- JP2010021171A JP2010021171A JP2008177556A JP2008177556A JP2010021171A JP 2010021171 A JP2010021171 A JP 2010021171A JP 2008177556 A JP2008177556 A JP 2008177556A JP 2008177556 A JP2008177556 A JP 2008177556A JP 2010021171 A JP2010021171 A JP 2010021171A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- film
- semiconductor
- silicon substrate
- conductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
- H01L21/67748—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a single workpiece
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
- H01L21/67742—Mechanical parts of transfer devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05655—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01021—Scandium [Sc]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01073—Tantalum [Ta]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Robotics (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】裏面電極を有する半導体装置の信頼性を向上させる。
【解決手段】シリコン基板の表面f1に半導体素子を形成(工程s01)した後、その反対側の裏面f2に、処理装置SP内で以下の工程を施す。まず、第1チャンバch1内でシリコン基板の裏面f2に第1金属膜M1を堆積(工程s03)した後、熱処理を施すことで金属シリサイド膜E1を形成する(工程s04)。続いて、第3チャンバch3内でニッケル膜E3を堆積し(工程s06)、第2チャンバch2内で酸化防止導体膜E4を堆積する(工程s07)。第1金属膜M1とシリコン基板とを合金化するための熱処理(工程s04)は、少なくともニッケル膜E3を堆積する前に施す。そのために、第1チャンバch1は第1金属膜M1を堆積する機構とランプ加熱機構とを有する。
【選択図】図1
【解決手段】シリコン基板の表面f1に半導体素子を形成(工程s01)した後、その反対側の裏面f2に、処理装置SP内で以下の工程を施す。まず、第1チャンバch1内でシリコン基板の裏面f2に第1金属膜M1を堆積(工程s03)した後、熱処理を施すことで金属シリサイド膜E1を形成する(工程s04)。続いて、第3チャンバch3内でニッケル膜E3を堆積し(工程s06)、第2チャンバch2内で酸化防止導体膜E4を堆積する(工程s07)。第1金属膜M1とシリコン基板とを合金化するための熱処理(工程s04)は、少なくともニッケル膜E3を堆積する前に施す。そのために、第1チャンバch1は第1金属膜M1を堆積する機構とランプ加熱機構とを有する。
【選択図】図1
Description
本発明は、半導体装置の製造技術に関し、特に、裏面電極を有する半導体装置の製造方法に適用して有効な技術に関するものである。
半導体装置の製造工程において、単結晶シリコンなどに代表される半導体材料に素子を作り込んでいくプロセスでは、その半導体材料を、半導体ウェハと称される平面略円形状の半導体の薄板の状態で扱う。そして、所望の素子を形成した後、半導体ウェハを同等の領域に切断して半導体チップとする。
半導体ウェハに作り込む素子として、MIS(Metal Insulator Semiconductor)型の電界効果トランジスタ(Field Effect Transistor:FETとも言う)(以下、単にMISトランジスタ)やダイオードなどがある。また、MISトランジスタのうち、高耐圧であり、大電流を扱うことができる構成のものは、パワーMISトランジスタと称される。
ここで、パワーMISトランジスタやダイオードに代表される多くの素子は、上記の半導体ウェハにおいて、素子を作り込んだ表面とは反対側の裏面に電極としての導体膜を要する。半導体ウェハの裏面に導体膜を形成する技術として、以下のような例がある。
例えば、特開2001−332465号公報(特許文献1)には、被処理体であるウェハを載置する絶縁性の載置台に導電性被膜を形成する技術が開示されている。これによって、載置台に帯電した静電気を容易に除電できる。
また、例えば、特開2005−136350号公報(特許文献2)には、絶縁体基板に対して種々のプラズマ処理を施すための装置として、基板を支持するサセプタや、静電吸着部を有する処理装置が開示されている。
また、例えば、特開2005−93886号公報(特許文献3)には、上記のようなサセプタとして、石英で構成されたサセプタを適用する技術が開示されている。
特開2001−332465号公報
特開2005−136350号公報
特開2005−93886号公報
上記のような半導体装置において本発明者らが検討した裏面電極は、種々の機能を有する導体膜を積層した構造となっている。特に、半導体ウェハとの積層裏面電極との界面には、密着性が良く、接触抵抗が低い金属シリサイド層が形成されている。この金属シリサイド層を形成する工程として、本発明者らが検討した方法は以下の通りである。
まず、単結晶シリコンからなる半導体ウェハ上にシリサイド化の対象となる金属膜を堆積する。その後、所望の機能を有する種々の導体膜を堆積する。そして、最後に炉体内にて熱処理を施すことで、上記の金属膜と半導体ウェハとの界面を金属シリサイド化することで、当該界面に金属シリサイド層を形成する。
このように、本発明者らが検討した製造方法では、半導体ウェハとのシリサイド化の対象となる金属膜をはじめ、他の積層膜を全て形成した後に熱処理を施すことで、金属シリサイド層を形成する。これは、金属膜や他の積層導体膜の表面酸化を防ぐため、裏面電極を形成している間は大気曝露を回避するためである。即ち、積層導体膜を堆積するための真空装置から、シリサイド化のための熱処理を施す炉体への輸送は、積層導体膜を全て形成した後に行う必要があるからである。これにより、積層導体膜を形成する過程で、その界面などに表面酸化膜が形成されることなく、抵抗率の低い裏面電極を実現できる。
しかしながら、上記のような金属シリサイド層を形成する工程を含む半導体装置の製造方法において、本発明者らが更に検討したところ、以下のような課題を有することが明らかとなった。即ち、種々の導体材料からなる積層導体膜は熱膨張率がそれぞれ異なることから、シリサイド化のための熱処理によって、半導体ウェハに応力を作用させる。
特に、本発明者らが検討した裏面電極の積層導体膜には、外部フレームなどへの接続に用いるハンダとの接着性を向上させるために、ニッケル(Ni)からなる導体膜を含んでいる。ニッケルはハンダと合金化する機能を有し、これによってハンダと裏面電極との接着性が向上する。このニッケル膜は、半導体ウェハと比較して、熱膨張率が大きく異なるため、半導体ウェハに対して大きな応力を作用させる。そして、このような応力が半導体ウェハに作用されると、半導体ウェハに反りが生じてしまう。
半導体ウェハが反った状態であると、その後の工程中において、通常接しない部分との接触による吸着や、カセットなどへの収容不調などが起こり易くなる。これらは、半導体ウェハの割れや損傷などの原因となる。結果として、半導体装置の信頼性を低下させる原因となる。
また、半導体ウェハが反った状態であると、半導体チップ状に切断した後にもその反りが残り得る。半導体チップが反った状態であると、フレームへのマウント不調や、パッケージクラックの発生などが起こりやすくなる。結果として、半導体装置の信頼性を低下させる原因となる。
特に、半導体装置の更なる高性能化の要求に伴い、半導体ウェハに形成する素子が更に微細化され、半導体ウェハがより薄くなるという技術動向にあっては、応力による半導体ウェハの反りはより顕著になる。即ち、本発明者らが検討した製造方法では、より高性能な半導体装置において、その信頼性を向上させるのが困難である。
以上のように、本発明者らが検討した金属シリサイド層の形成工程を含む半導体装置の製造方法では、それによって形成された半導体装置の信頼性を低下させてしまうという課題を有することが、本発明者らの更なる検討によって明らかになった。
そこで、本発明の目的は、裏面電極を有する半導体装置の信頼性を向上させる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願においては、複数の発明が開示されるが、そのうちの一実施例の概要を簡単に説明すれば以下の通りである。
半導体基板の第1主面に半導体素子を形成し、その反対側の第2主面に導体膜を形成する工程を有し、半導体基板の第2主面に導体膜を形成する工程は、まず、第1金属膜を堆積した後、熱処理を施すことで第1金属膜と半導体基板との界面を合金化して第1導体膜を形成し、続いて、ニッケルを主体とする第2導体膜、金を主体とする第3導体膜を堆積する工程を有する。特に、第1金属膜と半導体基板とを合金化するための熱処理は第2導体膜を堆積する前に施し、かつ、第2主面に施す上記の工程は、半導体基板を大気に曝露しないように同一の処理装置内で施す。
本願において開示される複数の発明のうち、上記一実施例により得られる効果を代表して簡単に説明すれば以下のとおりである。
即ち、裏面電極を有する半導体装置の信頼性を向上させることができる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付すようにし、その繰り返しの説明は可能な限り省略するようにしている。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
(実施の形態1)
本実施の形態1の半導体装置の製造方法に関して、図面を用いて詳しく説明する。図1は、本実施の形態1の半導体装置の製造方法における各工程の順序を示すフロー図である。また、図2以降には、本実施の形態1の半導体装置の製造工程中における要部断面図や製造装置の説明図などを示している。
本実施の形態1の半導体装置の製造方法に関して、図面を用いて詳しく説明する。図1は、本実施の形態1の半導体装置の製造方法における各工程の順序を示すフロー図である。また、図2以降には、本実施の形態1の半導体装置の製造工程中における要部断面図や製造装置の説明図などを示している。
本実施の形態1の半導体装置の製造工程は、高純度の単結晶シリコンからなるシリコン基板1(半導体基板)に対して施す。シリコン基板1は、平面略円形状の薄板(半導体ウェハと称される)であり、その厚さ方向に沿って互いに反対側に位置する表面(第1主面)f1および裏面(第2主面)f2を有する。本実施の形態1の半導体装置の製造工程では、まず、シリコン基板1の表面f1に所望の半導体素子を形成する(図1の工程s01)。本工程s01によって、半導体素子を形成した層を、図2では、半導体素子層2として示している。半導体素子層2は、素子を形成するためのウェル、素子形成領域を規定するための分離部、MISトランジスタ、ダイオード、電気抵抗、容量などの各種素子、および、層間絶縁膜、コンタクトプラグ、導体配線、ビアプラグなどの配線層を含む。
次に、図3に示すように、シリコン基板1の裏面f2を研削することで、シリコン基板1を薄くする(図1の工程s02)。これには、例えば、バックグラインダと称される研削機を用いて機械的に裏面f2を研削し、その後、機械的化学的研磨(Chemical Mechanical Polishing:CMP)法によって裏面f2を平坦化する。
続く工程では、シリコン基板1の裏面f2に裏面電極としての積層導体膜を堆積する。その方法を以下で、詳しく説明する。
表面研削および研磨を施したシリコン基板1の裏面f2に各種の導体膜を堆積するために、シリコン基板1を、図4に示すような処理装置SPからなる半導体製造装置に投入する。ここでは、まず、シリコン基板1の裏面f2に、各種の導体膜をはじめとする薄膜を形成するための処理装置SPの構成について、詳しく説明する。
本実施の形態1の処理装置SPは、真空環境である複数のチャンバ(処理室)CHを有している。複数のチャンバCHは、それぞれ、真空ポンプなど、室内を真空環境とするための装置を有している。チャンバCH内には、シリコン基板1に対してスパッタリング法や、真空蒸着法を施せるような機構が備えられており、これらの方法によって、シリコン基板1に各種の薄膜を堆積する。
また、本実施の形態1の処理装置SPは、複数のチャンバCHをそれぞれ繋ぐ搬送室trを有している。搬送室trにおいても、複数のチャンバCHとは独立して真空装置が設けられており、搬送室tr内を真空環境にすることができる。
また、本実施の形態1の処理装置SPは、処理装置SP内においてシリコン基板1を輸送するための、ロボットアーム(輸送機構)crを有している。このロボットアームを用いて、実際にシリコン基板1を輸送する機構については、後に図5〜図7を用いて詳しく説明する。
また、本実施の形態1の処理装置SPは、シリコン基板1を処理装置SPの外に出すためのロードロック室LLを有している。ロードロック室LLは、独立して真空装置が設けられており、室内を真空環境にすることができる。特に、ロードロック室LLは、搬送室trと同程度かそれよりも高い程度の圧力まで、比較的速く減圧することができる。このロードロック室LLを介して、処理装置SPの外部と搬送室trとの間でのシリコン基板1の出し入れを実現する。ロードロック室LLを減圧した状態でシリコン基板1を輸送することで、シリコン基板1を処理装置SPに出し入れする際にも、搬送室trおよび複数のチャンバCHが大気に曝露されることは無い。
以下では、本実施の形態1の処理装置SP内においてシリコン基板1を輸送する機構について、図5〜図7を用いて詳しく説明する。
図5に示すように、処理装置SP内において、シリコン基板1はサセプタ(支持体)scによって支持される。サセプタscはウェハ状であるシリコン基板1の径よりも小さい内径と、大きい外径を持つ枠状の部材であり、ウェハ状であるシリコン基板1の外周を保持することで、シリコン基板1を支持する。
ロボットアームcrは、サセプタscを支持して移動することで、シリコン基板1を輸送する機能を有している。このようにして、シリコン基板1は、ロボットアームcrによってサセプタ載置台3aから、他のサセプタ載置台3b,3cなどへと輸送される。これらサセプタ載置台3は、サセプタscに支持されたシリコン基板1を載置するために、複数のチャンバCH内、ロードロック室LL、または、搬送室trなどに設置されている。そのため、ロボットアームcrは、各サセプタ載置台3と同面内を回転するように可動である。また、ロボットアームcrは、サセプタscをサセプタ載置台3に載せたり、離したりするために、上下にも可動である。その工程を、以下で詳しく説明する。
図6、図7は、サセプタscに支持されたシリコン基板1を、ロボットアームによって輸送する工程中を示した要部断面図である。
図6に示すように、サセプタscに支持されたシリコン基板1は、サセプタ載置台3に載置されている。サセプタscは、サセプタ載置台3よりも大きい径の部分を有する。この状態で、ロボットアームcrは、サセプタscを下部から上部へと持ち上げ、サセプタ載置台3から離す。その後、図7に示すように、ロボットアームscがサセプタ載置台3から離れる方向へ移動することで、サセプタscに支持されたシリコン基板1を輸送する。サセプタscに支持されたシリコン基板1は、上記図4の処理装置SPのロードロック室LLに投入された後、上記の機構によって、複数のチャンバCHと搬送室trとの間において輸送される。
以上のように、本実施の形態1の処理装置SPは、搬送室trとロボットアームcrとを備えることで、シリコン基板1を大気に曝露することなく、複数のチャンバCH間を輸送し得る機能を有する。
本実施の形態1の製造方法では、上記図3の工程によって裏面f2を研削、研磨(図1の工程s02)したシリコン基板1は、上記の搬送機構によって、上記図4の処理装置SP内の複数のチャンバCHの一つである第1チャンバ(第1処理室)ch1に搬送する。
続く工程では、第1チャンバsh1内において、図8に示すように、シリコン基板1の裏面f2に第1金属膜M1を堆積する(図1の工程s03)。その後、シリコン基板1に熱処理を施す。シリコンと第1金属膜M1とが接する部分で合金化(シリサイド化)反応が起こり、シリコン基板1の裏面f2と第1金属膜M1との界面に金属シリサイド膜(第1導体膜)E1を形成することができる(図1の工程s04)。
この金属シリサイド膜E1は、後に形成する上層の積層導体膜からなる裏面電極とシリコン基板1との接着性の向上、および、接続抵抗の低下を目的として形成する。このような目的に合う金属シリサイド膜E1として、ニッケルシリサイド膜、または、金シリサイド膜などを主体とする導体膜を用いる。この場合、上記図1の工程s03では、第1金属膜M1として、それぞれ、ニッケル、または、金を主体とする金属膜を堆積する。
本実施の形態1の半導体製造装置では、上記のようにして金属シリサイド膜E1を形成する工程を実現するために、以下のような構成を有する。即ち、処理装置SPの第1チャンバch1は、上記工程のように、第1チャンバch1内において第1金属膜M1を堆積した直後に熱処理を施し、金属シリサイド膜E1を形成するために、以下のような構成を有する。
本実施の形態1の第1チャンバch1は、シリコン基板1の裏面f2(表面f1でも良い)に、スパッタリング法によって、ニッケルまたは金を主体とする第1金属膜M1を堆積する機構を備えている。更に、本実施の形態1の第1チャンバch1は、チャンバ内においてシリコン基板1を加熱する加熱機構を備えている。以下では、本実施の形態1の第1チャンバch1が有する加熱機構に関し、図9を用いて詳しく説明する。
図9に示すように、サセプタscに支持されたシリコン基板1は、第1チャンバch1内において、サセプタ載置台3に載置される。このとき、シリコン基板1は、その裏面f2が、上記のスパッタリング法により第1金属膜M1が堆積される側を向くように、サセプタscおよびサセプタ載置台3に載置する。そして、第1チャンバch1はランプヒーター(ランプ加熱機構)LHを有している。ランプヒーターLHはシリコン基板1の下方に配置され、シリコン基板1を加熱できるようになっている。シリコン基板1の下方とは、上記でスパッタリング法によって第1金属膜M1が堆積される方と逆の面側(ここでは、シリコン基板1の表面f1側)である。ランプヒーターLHはループ形状である。ループ形状のランプヒーターLHは、その円周が、サセプタscに支持されたシリコン基板1に沿うようにして配置されている。ランプヒーターLHは、多重のループ形状であっても良い。図9には、一例として、2重のループ形状であるランプヒーターLHを示している。
上記の様なランプヒーターLHによって、シリコン基板1に第1金属膜M1を堆積する処理室と同じ第1チャンバch1内において、シリコン基板1を加熱することができる。従って、本実施の形態1では、シリコン基板1の裏面f2に第1金属膜M1を堆積した直後に、ランプヒーターLHによってシリコン基板1に加熱処理を施し、第1金属膜M1とシリコン基板1との界面を合金化して、金属シリサイド膜E1を形成できる。
また、本実施の形態1の第1チャンバch1は、サセプタscに支持されたシリコン基板1が配置された状態で、シリコン基板1とランプヒーターLHとの間の位置に配置されるような、均熱板HEが配置されている。この均熱板HEは、シリコン基板1と同様の平面略円形状の薄板であり、シリコン基板1よりも径が小さい。また、シリコン基板1と同軸となるように配置されている。
本実施の形態1のランプヒーターLHによってシリコン基板1を加熱する場合、そのランプヒーターLHがループ形状であることから、シリコン基板1の中心部の温度が最も高くなる。そこで、上記のような均熱板HEを設けることで、ウェハ状のシリコン基板1の中心部に集中する輻射熱を遮り、温度上昇を抑える。これによって、ランプヒーターLHによるシリコン基板1の熱処理において、シリコン基板1面内での温度上昇をより均一にできる。
上記のような目的で用いる均熱板HEは、赤外線の透過を防ぎ、高融点な材料であることが望ましい。例えば、タンタル(Ta)、モリブデン(Mo)、タングステン(W)等の高融点金属材料、または、アルミナやシリコンカーバイド等のセラミックス材料を適用する。
また、本実施の形態1の第1チャンバは、均熱板HEとランプヒーターLHとの間の位置に配置されるような、半透板HTが配置されている。この半透板HTはすりガラス状であり、ランプヒーターLHからの輻射熱を、直接シリコン基板1に照射させないために適用する。これによって、シリコン基板1の急激な温度上昇を防ぐことができ、温度を管理し易くなる。
より具体的には、本工程(図1の工程s03,s04)では、以上のような第1チャンバch1に備えられた機構によって、以下のようにして施工する。一例として、まず、スパッタリング法により、シリコン基板1の裏面f2上に約50nm程度の第1金属膜M1を堆積する。その後、ランプヒーターLHによって、約350℃程度で約60秒間加熱する。これによって、シリコン基板1の裏面f2に金属シリサイド膜E1を形成する。以上を、同一の第1チャンバch1内において行う。
続く工程では、図10に示すように、シリコン基板1の裏面f2において、金属シリサイド膜E1を覆うようにして、バリア導体膜(第4導体膜)E2を堆積する(図1の工程s05)。続いて、シリコン基板1の裏面f2において、バリア導体膜E2を介して、金属シリサイド膜E1を覆うようにして、ニッケル膜(第2導体膜)E3を堆積する(図1の工程s06)。続いて、同様にして、酸化防止導体膜(第3導体膜)E4を堆積する(図1の工程s07)。以上のようにして、シリコン基板1の裏面f2に、金属シリサイド膜E1、バリア導体膜E2、ニッケル膜E3、および、酸化防止導体膜E4の積層導体膜からなる裏面電極BEを形成する。
ここでは、まず、それぞれの層の役割を詳しく説明し、後に、その詳しい堆積方法を説明する。
本実施の形態1のバリア導体膜E2は、チタン、タングステン、または、それらの化合物を主体とする導体膜である。このようなバリア導体膜E2は、拡散し易い金属原子が、上層から拡散し、シリコン基板1に侵入するのを防ぐ機能を有する。例えば、後に説明する酸化防止導体膜は、比較的拡散し易い金を含んでいる。金原子がシリコン基板にまで到達すると、電気特性を変化させてしまう。そこで、そのような金原子などの拡散し易い原子がシリコン基板1にまで達しないように、バリア導体膜E2を堆積している。
本実施の形態1のニッケル膜E3は、ニッケルを主体とする導体膜である。このニッケル膜E3は、後の工程で、シリコン基板1を外部のフレームなどにハンダ付けする際に、ハンダの成分である錫(Sn)と合金化し、密着性を高める機能を有する。
本実施の形態1の酸化防止導体膜E4は、金を主体とする導体膜である。このような酸化防止導体膜E4は、自然酸化に対して比較的不活性である。後に詳しく説明するように、本工程によってシリコン基板1の裏面f2に裏面電極BEを形成した後、他の工程に移るために、シリコン基板1を本実施の形態1の処理装置SPの外に出す。即ち、裏面電極BEを形成した後に、シリコン基板1を大気に曝露する。そこで、裏面電極BEの最表面には、自然酸化し難い金を主体とする導体膜からなる酸化防止導体膜E4を堆積する。
続いて、各導体膜の形成方法、および、それを実現するための製造装置の構成について、詳しく説明する。
まず、バリア導体膜E2は、複数のチャンバCHの一つである第2チャンバ(第2処理室)ch2(上記図4参照)内で堆積する(図1の工程s05)。第2チャンバch2は、シリコン基板1の裏面f2などに、チタン、タングステン、または、それらの化合物を主体とする導体膜を、スパッタリング法によって堆積する機構を備えている。特に、第2チャンバch2は、上記以外の材料をスパッタリング法によって堆積し得る機構を備えている。即ち、本実施の形態1の第2チャンバch2は、シリコン基板1の主面(ここでは、表面f1または裏面f2など)に、複数種類の薄膜を堆積する機構を備えている。本工程では、一例として、約100nm程度の厚さとなるようにして、上記のバリア導体膜E2をシリコン基板1の裏面f2上に堆積する。
続いて、ニッケル膜E3は、複数のチャンバCHの一つである第3チャンバ(第3処理室)ch3(上記図4参照)内で堆積する(図1の工程s06)。第3チャンバch3は、シリコン基板1の主面(ここでは、表面f1または裏面f2など)に、ニッケルを主体とする導体膜からなる第2導体膜を、スパッタリング法によって堆積する機構を備えている。本工程では、200nm〜400nmの膜厚となるようにして、上記のニッケル膜E2をシリコン基板1の裏面f2上に堆積する。
続いて、酸化防止導体膜E4は、上記のバリア導体膜E2を堆積した処理室と同じ、第2チャンバch2内で堆積する(図1の工程s07)。そのため、第2チャンバch2内では、チタン、タングステンのほかに、金を主体とする導体膜をスパッタリング法によって堆積する機構を備えている。本工程では、一例として、約100nm程度の厚さとなるようにして、上記の酸化防止導体膜E4をシリコン基板1の裏面f2上に堆積する。
以上のようにして、本実施の形態1の製造方法では、複数のチャンバCHを有する本実施の形態1の処理装置SPを用いて、金属シリサイド膜E1、バリア導体膜E2、ニッケル膜E3、および、酸化防止導体膜E4からなる裏面電極BEを、シリコン基板1の裏面f2上に形成する。この裏面電極BEを形成する工程は、その工程中にシリコン基板1を大気に曝露しないように、同一の真空環境下にある処理装置SP内で施す。特に、本実施の形態1の半導体装置の製造方法では、第1金属膜M1をシリサイド化して金属シリサイド膜E1を形成するための熱処理(図1の工程s04)は、第1金属膜M1を形成した直後であり、直上のバリア導体膜E2を形成する前に施す。本実施の形態1の製造方法でこのようにして裏面電極BEを形成することの効果は、後に詳しく説明する。
その後、シリコン基板1を処理装置SPから出し、続く工程を施す。続く工程では、図11に示すように、シリコン基板1の裏面電極BEとフレーム4とを、錫を成分として有するハンダSDによってハンダ付けする(図1の工程s08)。より具体的には、ハンダSDを介して裏面電極BEとフレーム4とを対抗して接触させ、ハンダSDの融点以上の熱を加える(通常のハンダ付け工程と同様)。これにより、裏面電極BEとフレーム4とは電気的に接続する。このようなフレーム4は、シリコン基板1に形成した半導体素子層2に対して電圧を印加するために、裏面電極BEを介して外部から通電するための部材であり、例えば銅(Cu)を主体とする導電体からなる。
ここで、上記図10などを用いて説明した構成の裏面電極BEをフレーム4にハンダ付けする場合、金からなる最表面の酸化防止導体膜E4はハンダSD内に拡散し、ハンダSDとニッケル膜E3とが接触する。そして、ハンダSDの成分である錫とニッケル膜E3とが合金化し、ニッケル錫合金膜A1を形成する。このように、ニッケル錫合金膜A1を形成することで、裏面電極BEとハンダSDとの密着性が増し、また、接触抵抗がより低減する。
以上のように、本実施の形態1の半導体装置の製造方法は、本実施の形態1の処理装置SPからなる半導体製造装置を用いて、シリコン基板1の裏面f2に裏面電極BEを形成する工程を有する。以下では、その作用、効果について、詳しく説明する。
本実施の形態1の裏面電極BEではニッケル膜E3を適用している。これは、上述のように、ハンダSDとの電気的な接続のために必要な構成である。本発明者らの検討によれば、このニッケル膜E3はシリコン基板1との熱膨張率の相違が、裏面電極BEを構成する他の層と比較して特に大きい。従って、シリコン基板1上に堆積した後の熱処理によって、シリコン基板1に応力を作用する。
ここで、本発明者らの検討では、積層導体膜の裏面電極を形成する場合、本実施の形態1の製造方法とは異なり、スパッタリング法などによって積層膜を同一の真空環境内で形成した後、炉体などの他の製造装置で熱処理を施すことで、シリコン基板との界面に金属シリサイド層を形成することがある。この熱処理の際には、シリコン基板上には裏面電極の構成要素としてニッケルからなる導体膜を形成しているため、シリコン基板に応力を作用し、反りの原因となっていた。ニッケル膜を堆積する前に、金属シリサイド層を形成するための熱処理を施すためには、シリコン基板を一度大気に曝露し、炉体に搬送しなければならず、表面酸化の観点から適当な手法ではなかった。
これに対し、本実施の形態1の処理装置SPは、第1金属膜M1をスパッタリング法により堆積するための第1チャンバch1がランプヒーターLHを有している。これにより、シリコン基板1の裏面f2に第1金属膜M1を堆積した直後に、熱処理を施して金属シリサイド膜E1を形成できる。従って、本実施の形態1の製造方法によれば、ニッケル膜E3に熱処理を施すことなく、かつ、シリコン基板1を大気に曝露することなく、裏面電極BEを形成することができる。即ち、ニッケル膜E3の応力によるシリコン基板1の反りを低減できる。これにより、製造工程中のシリコン基板1の割れや損傷、また、チップのマウント不調やパッケージクラックの発生を低減できる。結果として、裏面電極を有する半導体装置の信頼性を向上させることができる。
また、本発明者らの検討によれば、裏面電極BEを構成する各導体膜のうち、シリコン基板1との熱膨張率の違いが最も大きいのはニッケル膜E3である。従って、本実施の形態1の製造方法のように、裏面電極BEを形成する過程で、処理装置SP内において熱処理を施す場合、第1金属膜M1を堆積した後、ニッケル膜E3を堆積する前に、熱処理を施すことで、十分に効果を有する。
一方、他の導体膜(バリア導体膜E2、酸化防止導体膜E4)においても、シリコン基板1との熱膨張率は異なる。従って、裏面電極BEの第1層目としての金属シリサイド膜E1を形成するための熱処理は、シリコン基板1の裏面f2上に第1金属膜M1を堆積後、第2層目のバリア導体膜E2を堆積する前に施す方が、より好ましい。なぜなら、これによって、バリア導体膜E2などの熱膨張率の違いによるシリコン基板1への応力の作用を低減できるからである。即ち、熱処理によるシリコン基板1の反りの量を、より低減できる。結果として、裏面電極を有する半導体装置の信頼性をより向上させることができる。
また、本実施の形態1の製造方法では、金属シリサイド膜E1とニッケル膜E3との間に、バリア導体膜E2を堆積する工程を説明した。このチタンやタングステンからなるバリア導体膜E2は、裏面電極BEを構成する本質的な要素ではなく、バリア導体膜E2を適用した裏面電極BEの構成に限定されるものではない。ただし、本実施の形態1の製造方法では、裏面電極BEの構成として、上記図10を用いて説明したようなバリア導体膜E2を有した構成を形成した方が、より好ましい。なぜなら、このようなバリア導体膜E2は、金原子などの拡散し易い金属原子をブロックすることができる。本実施の形態1の製造方法においては、裏面電極BE最上層の酸化防止導体膜E4は金を用いており、このシリコン基板1への侵入を防ぐことができる。従って、シリコン基板1の電気特性が、より変化し難い構造とすることができる。結果として、裏面電極を有する半導体装置の信頼性をより向上させることができる。
また、本実施の形態1の製造方法では、第1金属膜M1としてニッケルまたは金を主体とする金属膜を形成し、これを熱処理することで、金属シリサイド膜E1としてニッケルシリサイドまたは金シリサイドを主体とする導体膜を形成する方法を示した。上述のように、金属シリサイド膜E1は、裏面電極BEとシリコン基板1との接着性の向上と、接触抵抗の低下を目的として形成している。この観点から、上記の材料を適用することが好ましい。
更に、本実施の形態1の製造方法では、第1金属膜M1としてニッケルを主体とする金属膜を形成し、これを熱処理することで、金属シリサイド膜E1としてニッケルシリサイドを主体とする導体膜を形成する方が、より好ましい。なぜなら、上述のように、金原子は拡散し易く、シリコン基板1の電気特性を変化させる汚染物質となる可能性を有し、ニッケルを適用することで、汚染物質導入の可能性を、より低減できるからである。結果として、裏面電極を有する半導体装置の信頼性をより向上させることができる。
また、本実施の形態1の処理装置SP内において、ロボットアームcrによってシリコン基板1を搬送するために、シリコン基板1をサセプタscによって支持する方法を説明した。このサセプタscは、少なくとも、上記図5〜図7を用いて説明したようにしてシリコン基板1を支持できれば良く、その材質は限定されない。
ただし、本実施の形態1の処理装置SPでは、サセプタscは石英製(石英ガラスなど)である方が、より好ましい。即ち、本実施の形態1の製造方法では、処理装置SPを用いて裏面電極BEを形成する工程の際に、石英製のサセプタscによってシリコン基板1を支持して各工程を施す方が、より好ましい。石英製のサセプタscは、例えば、金属製(ステンレス鋼(SUS)製など)のサセプタscと比較して熱容量が小さく、シリコン基板1の熱を逃がし難い。従って、石英製のサセプタscを用いることで、上記図9を用いて説明した金属シリサイド膜E1を形成するための熱処理工程において、シリコン基板1がサセプタscと接する外周部の温度低下を防ぐことができる。これにより、熱処理におけるシリコン基板1の温度上昇の面内均一性を向上させることができる。特に、金属シリサイド膜E1を形成する工程において、外周部の温度低下によるシリサイド化不調を起こし難くすることができる。結果として、裏面電極を有する半導体装置の信頼性をより向上させることができる。
なお、この効果は、少なくとも、金属シリサイド膜E1を形成するための熱処理を施す工程の際に、石英製のサセプタscを適用することで得られる。一方、処理装置SP内でサセプタscを変更する必要(またはその機構)が無い場合は、処理装置SP内で行われる全ての工程の際に、石英製のサセプタscを適用しても良い。
また、上記の説明では、本実施の形態1の第1チャンバch1内には、シリコン基板1を加熱するランプヒーターLHとともに、均熱板HEおよび半透板HTを設置した構成を説明した。本実施の形態1の処理装置SPでは、第1チャンバch1に、シリコン基板1に第1金属膜M1を堆積する機構と、シリコン基板1を加熱して金属シリサイド膜E1を形成する機構とが備えられていることに効果的が有り、その効果を発現する構成要素として均熱板HEまたは半透板HTを備えている構成は必須ではない。
ただし、本実施の形態1の処理装置SPでは、第1チャンバch1内に、上記図9を用いて説明したような均熱板HEおよび半透板HTを備えている方が、より好ましい。なぜなら、上述のように、均熱板HEを設置することでシリコン基板1の中心部での温度上昇を緩和できる。また、半透板HTを設置することで、シリコン基板1に直接ランプヒーターの熱輻射が照射されるのを防ぎ、温度制御がより容易になる。このように、シリコン基板1の加熱中における、シリコン基板1の面内温度の均一性をより向上させることができる。従って、金属シリサイド膜E1を形成する工程において、局所的なシリサイド化不調を起こし難くすることができる。結果として、裏面電極を有する半導体装置の信頼性をより向上させることができる。
本実施の形態1の製造方法は、シリコン基板1の裏面f2を研削、研磨した後に裏面電極BEを形成する工程を説明したが、シリコン基板1の裏面f2に研削、研磨を施さない工程に適用しても効果を有する。ただし、シリコン基板1が薄いほど、応力による反りの量は大きくなる。ここで、本実施の形態1の製造方法では、シリコン基板1の反りを抑制できるので、シリコン基板1の裏面f2を研削、研磨してシリコン基板1を薄くする必要がある製造方法に適用して、より効果的である。
また、本実施の形態1の製造方法では、第1金属膜M1とシリコン基板1の裏面f2とを合金化して金属シリサイド膜E1を形成する工程において、合金化されなかった第1金属膜M1は除去しないとして説明した。このような余分な第1金属膜M1は除去しても良いが、除去しない方がより好ましい。なぜなら、シリコン基板1を処理装置SPの外に出すことなく、積層構造の裏面電極を形成できるからである。これにより、積層構造の裏面電極の各層界面に、高抵抗の酸化膜を生じさせることなく、裏面電極を形成できる。結果として、裏面電極を有する半導体装置の信頼性をより向上させることができる。
また、本実施の形態1の製造方法では、第1金属膜M1とシリコン基板1の裏面f2とを合金化する工程では、全ての第1金属膜M1を合金化して金属シリサイド膜E1となるように熱処理を施す方が、より好ましい。本実施の形態1の製造方法では、合金化せずに残った第1金属膜M1は除去せずに残しても良いとして説明した。この場合、第1金属膜M1を全て合金化することで、抵抗の高い第1金属膜M1を、全て、第1金属膜M1と比較して抵抗(抵抗率)の低い金属シリサイド膜E1とすることができる。これにより、裏面電極BEの抵抗をより低くすることができる。結果として、裏面電極を有する半導体装置の信頼性をより向上させることができる。
また、本実施の形態1の製造方法では、ニッケル膜E3の膜厚を200nm〜400nmとなるように堆積するとして説明した。上述のように、ニッケル膜E3はハンダSDとの接着を目的として形成している。この観点からは、ニッケル膜E3の膜厚は上記の値に限定されるものではない。一方、本実施の形態1の製造方法では、ニッケル膜E3は上記の膜厚となるように堆積した方が、より好ましい。なぜなら、シリコン基板1に応力をもたらすという観点からニッケル膜E3は薄いほど良い。また、ニッケル膜E3は、酸化防止導体膜E4の金原子を溶融しているハンダSDと合金化させて接着するため、金原子の拡散の影響を低減するために、ニッケル膜E3は相応の膜厚を要する。これらの観点から、ニッケル膜E3は200nm〜400nmとなるように堆積することがより好適である。結果として、裏面電極を有する半導体装置の信頼性をより向上させることができる。
(実施の形態2)
上記実施の形態1の製造方法では、熱処理によってシリコン基板1に最も大きな応力をもたらすニッケル膜E3において、それを堆積する前に金属シリサイド膜E1を形成するための熱処理を施し、シリコン基板1への応力を低減させる工程を説明した。一方、本発明者らの更なる検討によれば、ニッケル膜E3を堆積する工程自体の最中においても、輻射熱によってシリコン基板1の温度が上昇し、加熱状態になるということが分かった。この熱によっても、ニッケル膜E3はシリコン基板1に応力を作用し得る。そこで、本実施の形態2では、ニッケル膜E3を形成する際に生じる加熱の影響を低減する方法と、その実現に必要な製造装置の構成を示す。
上記実施の形態1の製造方法では、熱処理によってシリコン基板1に最も大きな応力をもたらすニッケル膜E3において、それを堆積する前に金属シリサイド膜E1を形成するための熱処理を施し、シリコン基板1への応力を低減させる工程を説明した。一方、本発明者らの更なる検討によれば、ニッケル膜E3を堆積する工程自体の最中においても、輻射熱によってシリコン基板1の温度が上昇し、加熱状態になるということが分かった。この熱によっても、ニッケル膜E3はシリコン基板1に応力を作用し得る。そこで、本実施の形態2では、ニッケル膜E3を形成する際に生じる加熱の影響を低減する方法と、その実現に必要な製造装置の構成を示す。
本実施の形態2では、上記実施の形態1の半導体装置の製造方法において、上記図10などを用いて説明した、シリコン基板1の裏面f2上へのニッケル膜E3の堆積方法に関するものである。本実施の形態2では、以下に示すニッケル膜E3の堆積工程、および、それに用いる製造装置の構成以外は、上記実施の形態1と同様である。即ち、シリコン基板1の裏面f2にニッケル膜E3を堆積するまでの工程、および、当該工程に続く工程と、それに用いる製造装置の構成とは上記実施の形態1の説明と同様であり、ここでの重複した説明は省略する。また、同様の製造方法および製造装置が有する作用、効果に関しても、上記実施の形態1の説明と同様であり、ここでの重複した説明は省略する。
上述のように、シリコン基板1の裏面f2上へのニッケル膜E3の堆積は、第3チャンバch3内でスパッタリング法により施される。ここで、本実施の形態2の第3チャンバch3は、以下のような構成を有する。
図12に示すように、本実施の形態2の第3チャンバch3には、サセプタscに支持されたシリコン基板1を載置するための基板載置台stが配置されている。そして、基板載置台stは冷却機構CLを有している。冷却機構CLは、基板載置台stの内部に冷却水wを循環させる機構となっており、これにより、基板載置台stを冷却する機能を有する。本実施の形態2の第3チャンバch3は、上記のような冷却機構CLを有する基板載置台stを備えることで、シリコン基板1にニッケル膜E3を堆積する間、シリコン基板1を冷却する機能を有する。
そこで、本実施の形態2の製造方法では、上記図1の工程s06において、第3チャンバch3内に配置された、冷却機構CLを有する基板配置台stにシリコン基板1を載置することで、シリコン基板1を冷却しながら、スパッタリング法によってニッケル膜E3を堆積する。このようにすることで、ニッケル膜E3を堆積する際のシリコン基板1の温度上昇を緩和できる。そして、熱処理の際にニッケル膜E3から作用するシリコン基板1に対する応力をより緩和できる。従って、裏面電極BEを形成する際のシリコン基板1の反りをより低減できる。これにより、製造工程中のシリコン基板1の割れや損傷、また、チップのマウント不調やパッケージクラックの発生をより低減できる。結果として、裏面電極を有する半導体装置の信頼性をより向上させることができる。
更に、本実施の形態2の第3チャンバch3内に配置された基板載置台stは、静電吸着機構を有している方が、より好ましい。静電吸着機構は、シリコン基板1にニッケル膜E3を堆積する間、シリコン基板を静電気力によって吸着する機能、所謂静電チャック(Electrostatic chuck:ESC)機能を有する。即ち、基板載置台stのうち、少なくともシリコン基板1を載置した状態でシリコン基板1に接触する面は、電気的に通電し得る機構を備え、帯電できるようになっている。これにより、静電気的にシリコン基板1を吸着する。このようにすることで、上記のような冷却機構CLを有する基板載置台stとシリコン基板1とをより密着させることができ、冷却効率を上げることができる。これにより、ニッケル膜E3を堆積する際のシリコン基板1の温度上昇をより緩和でき、熱処理の際にニッケル膜E3から作用するシリコン基板1に対する応力をより緩和できる。結果として、裏面電極を有する半導体装置の信頼性をより向上させることができる。
ここで、本発明者らの更なる検討によって、以下で図18を用いて説明するような現象が起こりうることが明らかとなった。一般的に、スパッタリング法によって基板に薄膜を堆積した場合、その基板が帯電状態となり得る。このとき、例えば、上記図9などのように、シリコン基板1と接するのは外周部のサセプタscだけであり、そのサセプタscごとロボットアームcrによって輸送されるのであれば、上記のようなシリコン基板1の帯電は大きな問題とはならない。
一方、本実施の形態2の製造方法においては、上記図12を用いて説明したニッケル膜E3を堆積する工程のように、シリコン基板1と広い面積で接触する基板載置台stを適用している。従って、基板載置台st自体は除電できる機構であっても、シリコン基板1の除電がされないと、図18に示すように、シリコン基板1と基板載置台stとが静電的に接着してしまう。この状態で、上記図6、図7に示す方法で、サセプタscに支持されたシリコン基板を輸送させようとすると、シリコン基板1が基板載置台stに張り付いてしまう。これは、シリコン基板1の傷、割れなどの原因となる。更に、本実施の形態2の製造方法において、石英製のサセプタscを用いた場合、その除電はより難くなる。
本実施の形態2の製造方法および製造装置によれば、上記のような冷却機構CLを備えることは、ニッケル膜E3堆積中のシリコン基板1への応力を緩和する効果を有する。そして、更に、サセプタscに以下のような構成を付加することで、ニッケル膜E3を堆積する工程中に帯電したシリコン基板1を除電することが可能となる。
まず、その構成を図13、図14を用いて説明する。図14は、図13における要部p100の拡大図である。本実施の形態2のサセプタscは、除電体FEを有している。除電体FEは、例えば、アルミニウムまたは銅を主体とする導電体からなる部材であり、サセプタscにおいて、以下の条件を満たす位置に配置されている。
第1に、除電体FEは、サセプタsc上のうち、第3チャンバch3内においてシリコン基板1の裏面f2にニッケル膜E3を堆積する際に、シリコン基板1とともに一体的に覆われる位置に配置されている。例えば、サセプタscにシリコン基板1を載置した状態で、ニッケル膜E3を堆積するシリコン基板1の裏面f2と同じ方を向くサセプタscの面に、除電体FEが配置されている。この状態で、第3チャンバch3内においてスパッタリング法によってニッケル膜E3を堆積した場合、シリコン基板1と除電体FEとは、ニッケル膜E3によって一体的に覆われる。即ち、この状態でニッケル膜E3を堆積することで、当該ニッケル膜E3を介して、シリコン基板1と除電体FEとが電気的に接続された状態となる。
第2に、除電体FEは、サセプタsc上のうち、シリコン基板1をサセプタscごと輸送するためのロボットアームcrに接する位置に配置されている。上記図6、図7などを用いて、サセプタscに支持されたシリコン基板1をロボットアームcrによって輸送する機構を説明した。そこでは、ロボットアームcrがサセプタscを下から上へ持ち上げることで、サセプタ載置台3から離し、その後輸送する機構を説明した。そこで、本実施の形態2の除電体FEは、ロボットアームcrがサセプタscを持ち上げる際に、サセプタscに接触し得る位置に配置されている。
第3に、除電体FEは、サセプタsc上のうち、上記第1と第2の条件で説明したサセプタsc上の位置に配置された除電体FEの両者を、一体的に接続するようにして配置されている。除電体FEを以上のようにしてサセプタscに配置することで、シリコン基板1の裏面f2にニッケル膜E3を堆積した際に、シリコン基板1および除電体FEがニッケル膜E3を介して電気的に接続された状態となる。
本実施の形態2の除電体FEは、一例として、サセプタscの上面(シリコン基板1の裏面f2が向く面)から、サセプタscの下面(ロボットアームcrが持ち上げる位置)に渡って、サセプタscを一体的に挟むようなクリップ状であっても上記の条件を満たす。
続いて、上記のような除電体FEを備えたサセプタscを用いることで、ニッケル膜E3を堆積する工程で帯電したシリコン基板1を除電する機構について説明する。本工程は、第3チャンバch3内において、シリコン基板1の裏面f2にニッケル膜E3を堆積し終え、ロボットアームcrによってサセプタscに支持されたシリコン基板1を輸送する工程である。
図15に示すように、サセプタscに支持されたシリコン基板1を、サセプタ載置台3および基板載置台stから離し、輸送するために、ロボットアームcrがサセプタscの下部から上昇してくる。そして、図16に示すように、ロボットアームcrは、サセプタscに接触し、サセプタscを持ち上げる。
その際、本実施の形態2のサセプタscは、ロボットアームcrが接触し得る位置に、除電体FEを備えている。従って、ロボットアームcrはサセプタsc上に配置された除電体FEに接触し、サセプタscを持ち上げることになる。
このとき、上記図13、図14を用いて説明したように、除電体FEは、第3チャンバch3内で堆積したニッケル膜E3を介して、シリコン基板1と電気的に接続している。従って、サセプタscを持ち上げるために、ロボットアームcrが除電体FEに接触した際に、シリコン基板1とロボットアームcrとが、除電体FEおよびニッケル膜E3を介して電気的に接続し導通状態となる。これにより、例えば、ロボットアームcrが接地(アース)電位であった場合、帯電していたシリコン基板1は、ロボットアームcrを通じて除電される。従って、図17に示すように、ロボットアームcrがサセプタscを持ち上げても、帯電していないシリコン基板1と基板載置台stとは張り付くことなく、離すことができる。
本実施の形態2では、以上のような構成の製造方法および製造装置とすることで、ニッケル膜E3を堆積する際に帯電したシリコン基板1において、搬送する時点での除電を実現し、基板載置台stに張り付くことなくシリコン基板1を離し、輸送することができる。除電体FEを設ける上記の方法は、他の熱処理工程などで重要となるシリコン基板1の温度均一性を向上させるため、石英製のサセプタscを用いた場合にも適用して有効である。従って、ニッケル膜E3を堆積する際に、シリコン基板1に作用する応力を緩和させることに効果的な冷却機構CLを備えた基板載置台stを適用しても、シリコン基板1の帯電による、シリコン基板1の割れ、損傷を回避できる。即ち、搬送の際に生じ得るシリコン基板1への損傷を懸念することなく、ニッケル膜E3のシリコン基板1への応力作用を、より緩和できる。これにより、シリコン基板1への損傷を懸念することなく、工程中のシリコン基板1に生じる反りを、より低減できる。結果として、裏面電極を有する半導体装置の信頼性をより向上させることができる。
また、上記実施の形態1または本実施の形態2の処理装置SPからなる半導体製造装置において、複数のチャンバCHのうち、第1チャンバch1と第3チャンバch3とは、特徴的な構成を有している。具体的には、第1チャンバch1は、シリコン基板1上に第1金属膜M1を堆積するためのスパッタリング機構と、シリコン基板1に熱処理を施す加熱機構とを備えている。また、第3チャンバch3は、シリコン基板1を冷却する冷却機構と、静電吸着機構とを有する基板載置台stを備えている。
これに対し、バリア導体膜E2および酸化防止導体膜E4は、一般的なスパッタリング法によってシリコン基板1上に堆積する。ここで、上記実施の形態1および本実施の形態2の製造方法で示したように、上記のバリア導体膜E2および酸化防止導体膜E4を堆積する工程は、同一の第2チャンバch2で施す方が、より好ましい。なぜなら、このように、処理室を共有することで、処理装置SP自体が小型化、簡略化され、メンテナンスの高効率化や、コスト減を実現できるからである。結果として、半導体装置の製造工程をより高品質化することができ、裏面電極を有する半導体装置の信頼性をより向上させることができる。
また、本実施の形態2の製造方法および製造装置では、ニッケル膜E3はシリコン基板1に対して特に大きな応力作用が懸念されるため、これを堆積する第3チャンバch3に、上記のような冷却機構CLおよび静電吸着機構を備えた基板載置台stを配置した構成を説明した。一方、例えば、他の裏面電極BEの構成要素であるバリア導体膜E2や酸化防止導体膜E4においても、シリコン基板1との熱膨張率の相違を有している。そして、その応力によるシリコン基板1の反りが顕著になる場合には、同様の構成の基板載置台stを第2チャンバch2に適用しても良い。こうすることで、裏面電極BEを形成する工程中に生じ得るシリコン基板1の反りを、より低減できる。結果として、裏面電極を有する半導体装置の信頼性をより向上させることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、例えば、パーソナルコンピュータやモバイル機器等において、情報処理を行なうために必要な半導体産業に適用することができる。
1 シリコン基板(半導体基板)
2 半導体素子層
3,3a〜3c サセプタ載置台
4 フレーム
A1 ニッケル錫合金膜
BE 裏面電極
CH 複数のチャンバ(複数の処理室)
ch1 第1チャンバ(第1処理室)
ch2 第2チャンバ(第2処理室)
ch3 第3チャンバ(第3処理室)
CL 冷却機構
cr ロボットアーム(輸送機構)
E1 金属シリサイド膜(第1導体膜)
E2 バリア導体膜(第4導体膜)
E3 ニッケル膜(第2導体膜)
E4 酸化防止導体膜(第3導体膜)
f1 表面(第1主面)
f2 裏面(第2主面)
FE 除電体
HE 均熱板
HT 半透板
LH ランプヒーター(ランプ加熱機構)
LL ロードロック室
M1 第1金属膜
PE 導電性クリップ
sc サセプタ(支持体)
SD ハンダ
SP 処理装置
st 基板載置台
tr 搬送室
w 冷却水
2 半導体素子層
3,3a〜3c サセプタ載置台
4 フレーム
A1 ニッケル錫合金膜
BE 裏面電極
CH 複数のチャンバ(複数の処理室)
ch1 第1チャンバ(第1処理室)
ch2 第2チャンバ(第2処理室)
ch3 第3チャンバ(第3処理室)
CL 冷却機構
cr ロボットアーム(輸送機構)
E1 金属シリサイド膜(第1導体膜)
E2 バリア導体膜(第4導体膜)
E3 ニッケル膜(第2導体膜)
E4 酸化防止導体膜(第3導体膜)
f1 表面(第1主面)
f2 裏面(第2主面)
FE 除電体
HE 均熱板
HT 半透板
LH ランプヒーター(ランプ加熱機構)
LL ロードロック室
M1 第1金属膜
PE 導電性クリップ
sc サセプタ(支持体)
SD ハンダ
SP 処理装置
st 基板載置台
tr 搬送室
w 冷却水
Claims (17)
- (a)厚さ方向に沿って互いに反対側に位置する第1主面および第2主面を有する半導体基板の前記第1主面に、半導体素子を形成する工程と、
(b)前記半導体基板の第2主面に、第1金属膜を堆積する工程と、
(c)熱処理を施すことで前記第1金属膜と前記半導体基板との界面を合金化して、第1導体膜を形成する工程と、
(d)前記第1導体膜を覆うようにして、第2導体膜を堆積する工程と、
(e)前記第2導体膜を覆うようにして、第3導体膜を堆積する工程とを有し、
前記(d)工程では、ニッケルを主体とする導体膜によって前記第2導体膜を堆積し、
前記(e)工程では、金を主体とする導体膜によって前記第3導体膜を堆積し、
前記(c)工程は、前記(b)工程の後、少なくとも、前記(d)工程に至る前に施し、
前記(b)〜(e)工程は、その工程中に前記半導体基板を大気に曝露しないように、同一の処理装置内で施すことを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記(b)工程では、ニッケルを主体とする金属膜によって、第1金属膜を堆積することを特徴とする半導体装置の製造方法。 - 請求項2記載の半導体装置の製造方法において、
前記(c)工程では、石英製の支持体によって前記半導体基板を支持しながら、前記熱処理を施すことを特徴とする半導体装置の製造方法。 - 請求項3記載の半導体装置の製造方法において、
前記(b)工程の後、前記(d)工程に至る前に、更に、
(f)前記半導体基板の第2主面上に、第4導体膜を堆積する工程を有し、
前記(d)工程では、前記第4導体膜上に前記第2導体膜を堆積し、
前記(f)工程では、チタン、タングステンまたはそれらの化合物を主体とする導体膜によって、前記第4導体膜を堆積することを特徴とする半導体装置の製造方法。 - 請求項4記載の半導体装置の製造方法において、
前記(c)工程は、前記(b)工程後、前記(f)工程に至る前に施し、
前記(f)工程では、前記半導体基板の第2主面上において前記第1導体膜を覆うようにして、前記第4導体膜を堆積することを特徴とする半導体装置の製造方法。 - 請求項5記載の半導体装置の製造方法において、
前記(a)工程の後、前記(b)工程に至る前に、更に、
(g)前記半導体基板の第2主面を研削することで、前記半導体基板を薄くする工程を有することを特徴とする半導体装置の製造方法。 - 請求項6記載の半導体装置の製造方法において、
前記(d)工程では、前記半導体基板を冷却しながら、前記第2導体膜を堆積することを特徴とする半導体装置の製造方法。 - 請求項7記載の半導体装置の製造方法において、
前記(d)工程では、200nm〜400nmの膜厚となるようにして、前記第2導体膜を堆積することを特徴とする半導体装置の製造方法。 - 請求項8記載の半導体装置の製造方法において、
前記(e)工程および前記(f)工程は、前記処理装置内に配置された同一の第2処理室内で施すことを特徴とする半導体装置の製造方法。 - 半導体基板の主面に薄膜を堆積するための処理装置からなる半導体製造装置であって、
前記処理装置は、
(a)真空環境である複数の処理室と、
(b)前記複数の処理室をそれぞれ繋ぎ、真空環境である搬送室と、
(c)前記処理装置内において、前記半導体基板を輸送するための輸送機構とを有し、
前記処理装置内において、前記半導体基板は支持体によって支持され、
前記輸送機構は、前記支持体を下部から持ち上げ、移動することで、前記半導体基板を輸送する機能を有し、
前記複数の処理室のうちの第1処理室は、前記半導体基板の主面に第1金属膜を堆積する機構を有し、
前記第1処理室は、前記半導体基板に熱処理を施し、前記半導体基板に堆積された前記第1金属膜と前記半導体基板との界面を合金化して、第1導体膜を形成するためのランプ加熱機構を有し、
前記処理装置は、前記搬送室と前記輸送機構とを備えることで、前記半導体基板を大気に曝露することなく、前記複数の処理室間を輸送する機能を有することを特徴とする半導体製造装置。 - 請求項10記載の半導体製造装置において、
前記支持体は石英製であることを特徴とする半導体製造装置。 - 請求項11記載の半導体製造装置において、
前記第1処理室は、前記支持体に支持された前記半導体基板が配置された状態で、前記半導体基板と前記ランプ加熱機構との間の位置に配置されるような、均熱板を備えていることを特徴とする半導体製造装置。 - 請求項12記載の半導体製造装置において、
前記第1処理室は、前記均熱板と前記ランプ加熱機構との間の位置に配置されるような、半透板を備えていることを特徴とする半導体製造装置。 - 請求項13記載の半導体製造装置において、
前記複数の処理室のうちの第2処理室は、前記半導体基板の主面に、複数種類の薄膜を堆積する機構を有することを特徴とする半導体製造装置。 - 請求項14記載の半導体製造装置において、
前記複数の処理室のうちの第3処理室は、前記半導体基板の主面にニッケルを主体とする導体膜からなる第2導体膜を堆積する機構を有し、
前記第3処理室には、前記支持体に支持された前記半導体基板を載置するための基板載置台が配置され、
前記基板載置台は冷却機構を有し、
前記冷却機構は、前記半導体基板に前記第2導体膜を堆積する間、前記半導体基板を冷却する機能を有することを特徴とする半導体製造装置。 - 請求項15記載の半導体製造装置において、
前記第3処理室の基板載置台は静電吸着機構を有し、
前記静電吸着機構は、前記半導体基板に前記第2導体膜を堆積する間、前記半導体基板を静電気力によって吸着する機能を有することを特徴とする半導体製造装置。 - 請求項16記載の半導体製造装置において、
前記支持体は除電体を有し、
前記除電体は、前記支持体において、
前記第3処理室内において前記半導体基板に前記第2導体膜を堆積する際に、前記半導体基板と共に一体的に覆われる位置から、前記半導体基板を輸送するための輸送機構に接触する位置に渡って、一体的に配置され、
前記除電体を備えることで、前記半導体基板に前記第2導体膜を堆積すると、前記第2導体膜および前記除電体を介して、前記半導体基板と前記輸送機構とを導通状態とする機能を有することを特徴とする半導体製造装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008177556A JP2010021171A (ja) | 2008-07-08 | 2008-07-08 | 半導体装置の製造方法およびそれに用いる半導体製造装置 |
US12/436,158 US8008193B2 (en) | 2008-07-08 | 2009-05-06 | Manufacturing method of semiconductor device and semiconductor manufacturing apparatus therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008177556A JP2010021171A (ja) | 2008-07-08 | 2008-07-08 | 半導体装置の製造方法およびそれに用いる半導体製造装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010021171A true JP2010021171A (ja) | 2010-01-28 |
Family
ID=41505531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008177556A Pending JP2010021171A (ja) | 2008-07-08 | 2008-07-08 | 半導体装置の製造方法およびそれに用いる半導体製造装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8008193B2 (ja) |
JP (1) | JP2010021171A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012251214A (ja) * | 2011-06-03 | 2012-12-20 | Renesas Electronics Corp | 半導体装置の製造方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101303859B1 (ko) * | 2011-11-24 | 2013-09-04 | 연세대학교 산학협력단 | 코어/쉘 구조를 갖는 열전 나노와이어의 제조 방법 |
JP2015133424A (ja) * | 2014-01-14 | 2015-07-23 | 住友電工デバイス・イノベーション株式会社 | 電子部品の製造方法 |
US10177109B2 (en) * | 2015-05-26 | 2019-01-08 | Mitsubishi Electric Corporation | Method of manufacturing semiconductor device |
Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5416979A (en) * | 1977-07-07 | 1979-02-07 | Mitsubishi Electric Corp | Production of semiconuctor device |
JPH0521372A (ja) * | 1991-07-17 | 1993-01-29 | Nippondenso Co Ltd | 半導体装置の電極形成方法 |
JPH0637301A (ja) * | 1992-07-20 | 1994-02-10 | Toyota Motor Corp | 半導体装置及びその製造方法 |
JPH06252091A (ja) * | 1993-02-24 | 1994-09-09 | Hitachi Ltd | 半導体装置およびその製造方法 |
JPH10261596A (ja) * | 1997-03-18 | 1998-09-29 | Sony Corp | 半導体装置の製造方法 |
JPH10321547A (ja) * | 1997-05-22 | 1998-12-04 | Kokusai Electric Co Ltd | 熱処理装置 |
JP2001332465A (ja) * | 2000-05-22 | 2001-11-30 | Tokyo Electron Ltd | 枚葉式処理装置 |
JP2003068674A (ja) * | 2001-08-30 | 2003-03-07 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2005019830A (ja) * | 2003-06-27 | 2005-01-20 | Denso Corp | 半導体装置の製造方法 |
JP2005093886A (ja) * | 2003-09-19 | 2005-04-07 | Hitachi Kokusai Electric Inc | 半導体製造装置 |
JP2005136350A (ja) * | 2003-10-31 | 2005-05-26 | Tokyo Electron Ltd | 静電吸着装置、プラズマ処理装置及びプラズマ処理方法 |
JP2006237374A (ja) * | 2005-02-25 | 2006-09-07 | Toshiba Corp | 半導体集積回路装置及びその製造方法 |
JP2006339187A (ja) * | 2005-05-31 | 2006-12-14 | Kokusai Electric Semiconductor Service Inc | 熱処理装置及び熱処理方法 |
JP2007019458A (ja) * | 2005-06-07 | 2007-01-25 | Denso Corp | 半導体装置およびその製造方法 |
JP2007194514A (ja) * | 2006-01-23 | 2007-08-02 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2008117862A (ja) * | 2006-11-01 | 2008-05-22 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3745213B2 (ja) * | 2000-09-27 | 2006-02-15 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP2003059860A (ja) * | 2001-08-13 | 2003-02-28 | Mitsubishi Electric Corp | 半導体装置 |
-
2008
- 2008-07-08 JP JP2008177556A patent/JP2010021171A/ja active Pending
-
2009
- 2009-05-06 US US12/436,158 patent/US8008193B2/en not_active Expired - Fee Related
Patent Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5416979A (en) * | 1977-07-07 | 1979-02-07 | Mitsubishi Electric Corp | Production of semiconuctor device |
JPH0521372A (ja) * | 1991-07-17 | 1993-01-29 | Nippondenso Co Ltd | 半導体装置の電極形成方法 |
JPH0637301A (ja) * | 1992-07-20 | 1994-02-10 | Toyota Motor Corp | 半導体装置及びその製造方法 |
JPH06252091A (ja) * | 1993-02-24 | 1994-09-09 | Hitachi Ltd | 半導体装置およびその製造方法 |
JPH10261596A (ja) * | 1997-03-18 | 1998-09-29 | Sony Corp | 半導体装置の製造方法 |
JPH10321547A (ja) * | 1997-05-22 | 1998-12-04 | Kokusai Electric Co Ltd | 熱処理装置 |
JP2001332465A (ja) * | 2000-05-22 | 2001-11-30 | Tokyo Electron Ltd | 枚葉式処理装置 |
JP2003068674A (ja) * | 2001-08-30 | 2003-03-07 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2005019830A (ja) * | 2003-06-27 | 2005-01-20 | Denso Corp | 半導体装置の製造方法 |
JP2005093886A (ja) * | 2003-09-19 | 2005-04-07 | Hitachi Kokusai Electric Inc | 半導体製造装置 |
JP2005136350A (ja) * | 2003-10-31 | 2005-05-26 | Tokyo Electron Ltd | 静電吸着装置、プラズマ処理装置及びプラズマ処理方法 |
JP2006237374A (ja) * | 2005-02-25 | 2006-09-07 | Toshiba Corp | 半導体集積回路装置及びその製造方法 |
JP2006339187A (ja) * | 2005-05-31 | 2006-12-14 | Kokusai Electric Semiconductor Service Inc | 熱処理装置及び熱処理方法 |
JP2007019458A (ja) * | 2005-06-07 | 2007-01-25 | Denso Corp | 半導体装置およびその製造方法 |
JP2007194514A (ja) * | 2006-01-23 | 2007-08-02 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2008117862A (ja) * | 2006-11-01 | 2008-05-22 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012251214A (ja) * | 2011-06-03 | 2012-12-20 | Renesas Electronics Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US8008193B2 (en) | 2011-08-30 |
US20100009532A1 (en) | 2010-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3537269B2 (ja) | マルチチャンバースパッタリング装置 | |
JP3485390B2 (ja) | 静電チャック | |
US7846255B2 (en) | Processing equipment for object to be processed | |
JPH02288352A (ja) | ウェーハを絶縁されたブレードにより静電的にクランプする方法 | |
JP3787366B2 (ja) | 背面を金属化した半導体及びその製造方法 | |
JP2009532913A (ja) | 半導体基板を金属基板に結合する方法 | |
JP7339905B2 (ja) | 貼合装置および貼合方法 | |
KR101963933B1 (ko) | 기판을 코팅 및 본딩하기 위한 방법 | |
JP2010021171A (ja) | 半導体装置の製造方法およびそれに用いる半導体製造装置 | |
KR20200076600A (ko) | 적재대 및 적재대의 제작 방법 | |
TW201021103A (en) | Method for manufacturing a semiconductor device | |
JP2020184575A (ja) | ロボット用ハンド、ウェハ搬送用ロボット及びウェハ搬送装置 | |
JP2015079832A (ja) | 薄基板の矯正方法および矯正装置 | |
JPH10335657A (ja) | 半導体装置の製造方法 | |
WO2022176687A1 (ja) | 半導体デバイス、接合方法、及び接合システム | |
JP4281447B2 (ja) | 半導体装置の製造方法 | |
JP6873058B2 (ja) | 基板を保持するための装置 | |
TWI802197B (zh) | 半導體製造裝置及半導體裝置的製造方法 | |
WO2019031374A1 (ja) | 基板処理方法 | |
TWI847615B (zh) | 具有虛設導電件的半導體結構及其製造方法 | |
US20060128138A1 (en) | Gate structure having diffusion barrier layer | |
KR20090092025A (ko) | 웨이퍼 스택 제작 방법 | |
JP2018060885A (ja) | 半導体装置の製造方法 | |
TW202414757A (zh) | 具有虛設導電件的半導體結構及其製造方法 | |
JP2009260041A (ja) | 半導体装置の製造方法および成膜装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110202 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130521 |